JP2007081346A - Nitride semiconductor field effect transistor - Google Patents
Nitride semiconductor field effect transistor Download PDFInfo
- Publication number
- JP2007081346A JP2007081346A JP2005270903A JP2005270903A JP2007081346A JP 2007081346 A JP2007081346 A JP 2007081346A JP 2005270903 A JP2005270903 A JP 2005270903A JP 2005270903 A JP2005270903 A JP 2005270903A JP 2007081346 A JP2007081346 A JP 2007081346A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate
- field effect
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は窒化物半導体電界効果トランジスタに関するものであり、特に、携帯基地局や衛星通信に用いられる高温動作、高速スイッチング、大電力動作が可能なMIS型電界効果トランジスタ、特に、MIS−HEMTのゲートリーク電流を低減するための構成に特徴のある窒化物半導体電界効果トランジスタに関するものである。 The present invention relates to a nitride semiconductor field effect transistor, and more particularly to a MIS field effect transistor capable of high-temperature operation, high-speed switching, and high-power operation used for mobile base stations and satellite communications, particularly a gate of MIS-HEMT. The present invention relates to a nitride semiconductor field effect transistor characterized by a configuration for reducing a leakage current.
近年のワイヤレス通信技術或いは衛星通信技術の発展にともなって、デバイスの高速化や高出力化が要請されており、従来のSiデバイスやGaAs系デバイスでは不可能な領域での動作も要求されている。 With the recent development of wireless communication technology or satellite communication technology, there is a demand for higher speed and higher output of devices, and there is also a demand for operation in areas where conventional Si devices and GaAs devices cannot. .
GaN、AlN、InNやその混晶に代表されるIII 族窒化物半導体は、その優れた材料特性からGaAs系デバイスに代わる高出力電子デバイスや短波長発光デバイスとして非常に注目を浴びている。 Group III nitride semiconductors typified by GaN, AlN, InN and mixed crystals thereof have attracted a great deal of attention as high-power electronic devices and short-wavelength light-emitting devices that replace GaAs-based devices because of their excellent material properties.
例えば、その代表であるGaNの場合は、
a.バンドギャップが3.4eVと高く、200℃近傍での高温動作も可能であり、
b.破壊電界が2×106 V・cm-1と高耐圧であり、
c.電子の飽和ドリフト速度が、GaAsより低いものの、2.7×107 cm/秒と比較的高い、 という特徴を有している。
For example, in the case of the representative GaN,
a. The band gap is as high as 3.4 eV, and high temperature operation near 200 ° C is possible
b. Breakdown electric field and 2 × 10 6 V · cm -1 a high breakdown voltage,
c. Although the saturation drift velocity of electrons is lower than that of GaAs, it has a characteristic that it is relatively high at 2.7 × 10 7 cm / sec.
このような特性を生かした高出力電子デバイスとしては、電界効果トランジスタ、特に、イオン化不純物散乱の少ない二次元電子ガスをチャネル層に形成した高電子移動度トランジスタ(HEMT)についての報告が数多くなされている。 As a high-power electronic device utilizing such characteristics, many reports have been made on field-effect transistors, particularly high-electron mobility transistors (HEMTs) in which a two-dimensional electron gas with little ionized impurity scattering is formed in a channel layer. Yes.
しかし、GaNをはじめとするIII 族窒化物半導体はあまり結晶性が良くないため、結晶中にダングリング・ボンドや表面準位が多く存在し、これらのダングリング・ボンドや表面準位に起因してゲートリーク電流が大きいという問題がある。 However, since Group III nitride semiconductors such as GaN are not very crystalline, there are many dangling bonds and surface levels in the crystal, which are attributed to these dangling bonds and surface levels. There is a problem that the gate leakage current is large.
そこで、近年、逆方向、順方向のゲートリーク電流を低減するとともに、耐圧を向上するために、ゲート電極とIII 族窒化物半導体との間にSiN膜を挿入したMIS−HEMTが報告されている(例えば、非特許文献1参照)。
しかしながら、III 族窒化物半導体自体のバンドギャップが大きいため、ゲート絶縁膜として従来から用いられているSiN、SiO2 、Al2 O3 等の酸化物や窒化物ではバンドギャップが充分ではなく、特にゲートに順方向の電圧を印加した際にゲートリーク電流を抑えきれないという問題がある。 However, since the band gap of the group III nitride semiconductor itself is large, the band gap is not sufficient in oxides and nitrides such as SiN, SiO 2 , and Al 2 O 3 that are conventionally used as a gate insulating film. There is a problem that the gate leakage current cannot be suppressed when a forward voltage is applied to the gate.
したがって、本発明は、ゲートリーク電流を低減するとともに、優れた高出力特性を実現することを目的とする。 Accordingly, an object of the present invention is to reduce gate leakage current and to realize excellent high output characteristics.
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号3,4は、それぞれゲート電極、ソース・ドレイン電極である。 図1参照
上記課題を解決するために、本発明は、窒化物半導体電界効果トランジスタにおいて、ゲート絶縁膜2がハロゲン化物からなることを特徴とする。
FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
CaF2 、MgF2 、LiF等に代表されるハロゲン化物はバンドギャップが大きく、GaNやAlGaN等の窒化物半導体に対する伝導帯の障壁高も充分であることから、ハロゲン化物をゲート絶縁膜2として用いることによってゲートリーク電流を非常に低く抑えることができる。
Halides represented by CaF 2 , MgF 2 , LiF, etc. have a large band gap and a sufficient barrier height of the conduction band for nitride semiconductors such as GaN and AlGaN. Therefore, halides are used as the
或いは、ゲート絶縁膜2は、少なくとも一層のハロゲン化物層を含む多層構造膜としても良いものであり、特に、窒化物半導体層1側にSiO2 、SiON、Al2 O3 、或いは、多結晶AlNのいずれかからなる絶縁膜を設けた多層構造膜とすることによって、界面準位をより低減することができる。
Alternatively, the gate
この場合のハロゲン化物としては、塩化物でも良いが、LiF等のアルカリ金属の弗化物、CaF2 等のアルカリ土類金属の弗化物、CeF2 等の希土類元素の弗化物、或いは、MgF2 のうちのいずれかが好適であり、特に、取り扱い等の容易性や安定性の観点からCaF2 、MgF2 或いはLiFが望ましい。
なお、広義にはMgはアルカリ土類金属に含まれるが、本発明においては、アルカリ土類金属に含まれないとする。
The halide in this case may be a chloride, but an alkali metal fluoride such as LiF, an alkaline earth metal fluoride such as CaF 2 , a rare earth element fluoride such as CeF 2 , or MgF 2 Any one of them is preferred, and CaF 2 , MgF 2 or LiF is particularly desirable from the viewpoint of ease of handling and the like and stability.
In a broad sense, Mg is included in the alkaline earth metal, but in the present invention, Mg is not included in the alkaline earth metal.
また、ゲート絶縁膜2は、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けるようにしても良いものであり、それによって、ソース・ゲート間及びゲート・ドレイン間の露出部は保護絶縁膜で覆われるので表面準位を低減して安定な特性を得ることができる。
The
また、ゲート絶縁膜2の膜厚としては、1nm〜50nmの範囲が望ましく、1nm以下の場合には安定な膜質を確保することが困難になり、50nmを超えるとゲート絶縁膜2が厚くなり過ぎて駆動能力が大幅に低下する。
なお、実用的な観点からは5nm〜30nmの範囲がより好適である。
The film thickness of the
From a practical viewpoint, the range of 5 nm to 30 nm is more preferable.
本発明では、ゲート絶縁膜としてバンドギャップの大きなハロゲン化物を用いているので、ゲートリーク電流を大幅に低減することができ、優れた高出力特性を示す窒化物半導体によるMIS型電界効果トランジスタを実現することができる。 In the present invention, since a halide having a large band gap is used as the gate insulating film, the gate leakage current can be greatly reduced, and an MIS field effect transistor using a nitride semiconductor having excellent high output characteristics is realized. can do.
本発明は、二次元キャリアガス層を形成するためのAlGaN層等のキャリア供給層上に直接或いはGaN等の表面保護半導体層を介してCaF2 、MgF2 或いはLiF等のバンドギャップの大きなハロゲン化物からなるゲート絶縁膜を設け、その上にゲート電極を設けたものである。 The present invention provides a halide having a large band gap such as CaF 2 , MgF 2 or LiF directly on a carrier supply layer such as an AlGaN layer for forming a two-dimensional carrier gas layer or via a surface protective semiconductor layer such as GaN. A gate insulating film is provided, and a gate electrode is provided thereon.
ここで、図2及び図3を参照して、本発明の実施例1のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図2参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
Here, with reference to FIG.2 and FIG.3, the manufacturing process of the AlGaN / GaN-type MIS-HEMT of Example 1 of this invention is demonstrated.
See Figure 2
First, an i-type GaN
次いで、厚さが10〜200nm、例えば、100nmのパッシベーション膜となるSiN膜16を全面に堆積する。
Next, a
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のSiN膜16及びn型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
Next, a resist pattern having openings in the source electrode / drain electrode formation region is provided by photolithography, and the
In this case, the distance between the source electrode formation region and the drain electrode formation region is, for example, 10 μm.
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
Next, after sequentially depositing a Ti film and an Al film on the removal portion by using an evaporation / lift-off method, the
図3参照
次いで、フォトリソグラフィを用いてゲート電極形成領域にチャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、弗素系ガスを用いたドライエッチングによりゲート電極形成領域のSiN膜16を除去してn型GaN保護層15を露出させる。
See Figure 3
Next, a resist pattern having an opening with a length of, for example, 1.0 μm along the channel direction is provided in the gate electrode formation region using photolithography, and SiN in the gate electrode formation region is formed by dry etching using a fluorine-based gas. The
次いで、蒸着・リフトオフ法を用いてゲート絶縁膜19として厚さが5〜20nm、例えば、10nmのCaF2 膜、ゲート電極20としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
Next, an AlGaN / GaN system is formed by sequentially depositing a CaF 2 film having a thickness of 5 to 20 nm, for example, 10 nm as a
このAlGaN/GaN系MIS−HEMTにおいては、ゲート絶縁膜19としてバンドギャップの大きなCaF2 を用いているので、GaNやAlGaN等の窒化物半導体に対する伝導帯の障壁高を充分高くすることができ、それによって、従来のSiN膜をゲート絶縁膜として用いたAlGaN/GaN系MIS−HEMTに比べて充分にゲートリーク電流が小さく、良好な高出力特性を得ることができる。
In this AlGaN / GaN-based MIS-HEMT, since the
また、ソース・ゲート間及びドレイン・ゲート間のn型GaN保護層15の表面はパッシベーション性に優れたSiN膜16で覆われているので、素子特性を安定に保つことができる。
Further, since the surface of the n-type GaN
また、n型AlGaN電子供給層上には、n型GaN保護層15を設けているので、界面準位等に起因する実効的な電位障壁の低下を効果的に抑制することができる。
In addition, since the n-type GaN
次に、図4及び図5を参照して、本発明の実施例2のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図4参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
Next, with reference to FIG.4 and FIG.5, the manufacturing process of the AlGaN / GaN-type MIS-HEMT of Example 2 of this invention is demonstrated.
See Figure 4
First, an i-type GaN
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのゲート絶縁膜となるCaF2 膜21を全面に堆積する。 Next, a CaF 2 film 21 serving as a gate insulating film having a thickness of 5 to 20 nm, for example, 10 nm is deposited on the entire surface by vapor deposition.
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のCaF2 膜21及びn型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
Then, a resist pattern having a respective opening in the source electrode and drain electrode formation region by using photolithography is provided, by dry etching, removing the CaF 2 film 21 and the n-type GaN
In this case, the distance between the source electrode formation region and the drain electrode formation region is, for example, 10 μm.
図5参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
See Figure 5
Next, after sequentially depositing a Ti film and an Al film on the removal portion by using an evaporation / lift-off method, the
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極22としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
Next, a resist pattern having an opening with a length of, for example, 1.0 μm along the channel direction is provided, and an Ni film and an Au film as the
この本発明の実施例2のAlGaN/GaN系MIS−HEMTにおいては、SiN膜の堆積工程及びゲート電極形成用の凹部の形成工程を省略しているので、上記の実施例1より製造工程が簡素化される。 In the AlGaN / GaN-based MIS-HEMT according to the second embodiment of the present invention, the SiN film deposition step and the formation step of the recess for forming the gate electrode are omitted, and therefore the manufacturing process is simpler than the first embodiment. It becomes.
次に、図6及び図7を参照して、本発明の実施例3のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図6参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
Next, with reference to FIG.6 and FIG.7, the manufacturing process of the AlGaN / GaN-type MIS-HEMT of Example 3 of this invention is demonstrated.
See FIG.
First, an i-type GaN
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのSiN膜23及び厚さが5〜20nm、例えば、10nmのCaF2 膜24を全面に堆積する。
Next, a
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のCaF2 膜24乃至n型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
Next, a resist pattern having openings in the source electrode / drain electrode formation region is provided using photolithography, and the CaF 2 film 24 to the n-type GaN
In this case, the distance between the source electrode formation region and the drain electrode formation region is, for example, 10 μm.
図7参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
See FIG.
Next, after sequentially depositing a Ti film and an Al film on the removal portion by using an evaporation / lift-off method, the
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極25としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
Next, a resist pattern having an opening with a length of, for example, 1.0 μm along the channel direction is provided, and an Ni film and an Au film as the
この本発明の実施例3のAlGaN/GaN系MIS−HEMTにおいては、ゲート絶縁膜をGaNに対してパッシベーション性に優れたSiN膜を下地としたSiN膜/CaF2 膜の多層構造膜で構成しているので、界面準位をより低減することができる。 In the AlGaN / GaN-based MIS-HEMT of Example 3 of the present invention, the gate insulating film is composed of a multilayer structure film of SiN film / CaF 2 film with a SiN film having excellent passivation properties with respect to GaN as a base. Therefore, the interface state can be further reduced.
次に、図8及び図9を参照して、本発明の実施例4のAlGaN/GaN系MIS−HEMTの製造工程を説明する。
図8参照
まず、(0001)面を主面とするSiC基板11上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さが、例えば、3μmのi型GaN電子走行層12、厚さが、例えば、5nmのi型AlGaN層13、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、30nmのn型AlGaN電子供給層14、及び、Siドーピング濃度が例えば5×1018cm-3で、厚さが、例えば、10nmのn型GaN保護層15を順次堆積させる。
Next, with reference to FIG.8 and FIG.9, the manufacturing process of the AlGaN / GaN-type MIS-HEMT of Example 4 of this invention is demonstrated.
See FIG.
First, an i-type GaN
次いで、蒸着法を用いて厚さが5〜20nm、例えば、10nmのSiN膜23を全面に堆積する。
Next, a
次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のSiN膜23乃至n型GaN保護層15を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、10μmとする。
Next, a resist pattern having openings in the source electrode / drain electrode formation region is provided using photolithography, and dry etching using a fluorine-based gas and a chlorine-based gas is performed to form the
In this case, the distance between the source electrode formation region and the drain electrode formation region is, for example, 10 μm.
図9参照
次いで、蒸着・リフトオフ法を用いて除去部にTi膜及びAl膜を順次堆積させたのち、窒素雰囲気中において、例えば、600℃で熱処理を行うことによってオーミック特性のソース電極17及びドレイン電極18を形成する。
See FIG.
Next, after sequentially depositing a Ti film and an Al film on the removal portion by using an evaporation / lift-off method, the
次いで、チャネル方向に沿った長さが例えば、1.0μmの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いて厚さが、5〜20nm、例えば、10nmのCaF2 膜26及びゲート電極27としてのNi膜及びAu膜を順次堆積することによって、AlGaN/GaN系MIS−HEMTの基本構造が完成する。
Next, a resist pattern having an opening having a length of, for example, 1.0 μm along the channel direction is provided, and a CaF 2 film 26 and a gate having a thickness of 5 to 20 nm, for example, 10 nm, are formed using a vapor deposition / lift-off method. The basic structure of the AlGaN / GaN-based MIS-HEMT is completed by sequentially depositing the Ni film and the Au film as the
この本発明の実施例4のAlGaN/GaN系MIS−HEMTにおいても、ゲート絶縁膜をGaNに対してパッシベーション性に優れたSiN膜を下地としたSiN膜/CaF2 膜の多層構造膜で構成しているので、界面準位をより低減することができる。 Also in the AlGaN / GaN MIS-HEMT of Example 4 of the present invention, the gate insulating film is composed of a multilayer structure film of SiN film / CaF 2 film based on a SiN film having excellent passivation properties with respect to GaN. Therefore, the interface state can be further reduced.
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては基板としてSiC基板を用いているが、SiC基板に限られるものではなく、例えば、SiCと同様にGaN系半導体との格子整合性に優れたサファイア基板或いはZnO基板を用いても良いものである。
なお、サファイア基板を用いた場合には、AlN低温バッファ層或いはGaN低温バッファ層を介してi型GaNキャリア走行層を設ければ良い。
The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example, in each embodiment, a substrate is used. However, the present invention is not limited to the SiC substrate. For example, a sapphire substrate or a ZnO substrate excellent in lattice matching with a GaN-based semiconductor may be used as in the case of SiC.
When a sapphire substrate is used, an i-type GaN carrier traveling layer may be provided via an AlN low-temperature buffer layer or a GaN low-temperature buffer layer.
また、上記の各実施例における半導体の積層構造は単なる一例であり、電界効果トランジスタとして機能するのであれば、積層数及び材料組成は全く任意である。
例えば、上記の各実施例におけるn型GaN保護層は省略しても良いものであり、また、i型AlGaN層及びn型AlGaN層の組成はAl0.3 Ga0.7 Nを前提としているが、Al0.25Ga0.75N等の他の組成比でも良いものである。
In addition, the stacked structure of the semiconductor in each of the above embodiments is merely an example, and the number of stacked layers and the material composition are completely arbitrary as long as they function as a field effect transistor.
For example, the n-type GaN protective layer in each of the above embodiments may be omitted, and the composition of the i-type AlGaN layer and the n-type AlGaN layer is premised on Al 0.3 Ga 0.7 N, but Al 0.25 Other composition ratios such as Ga 0.75 N may be used.
さらには、MIS−HEMTに限られるものではなく、例えば、バルクGaN半導体層を用いたMISFETにも適用されるものである。 Furthermore, the present invention is not limited to the MIS-HEMT, and can be applied to, for example, a MISFET using a bulk GaN semiconductor layer.
また、上記の各実施例におけるソース・ドレイン電極及びゲート電極の層構造・形成方法は一例であり、他の層構造・材料でも良いし、また、製造方法としてもリフトオフ法に限られるものではなく、全面に堆積したのち選択的にエッチング除去してソース・ドレイン電極或いはゲート電極を形成しても良いものである。 In addition, the layer structure / formation method of the source / drain electrode and the gate electrode in each of the above embodiments is an example, and other layer structures / materials may be used, and the manufacturing method is not limited to the lift-off method. The source / drain electrode or the gate electrode may be formed by depositing the entire surface and then selectively removing it by etching.
また、上記の各実施例においては、ゲート絶縁膜を構成するバンドギャップの大きな絶縁物としてCaF2 を用いているが、CaF2 に限られるものではなく、CaF2 と同様のアルカリ土類金属の弗化物、MgF2 、または、LiF等のアルカリ金属の弗化物、或いは、CeF2 等の希土類元素の弗化物を用いても良く、いずれにしても、SiNよりバンドギャップの大きな絶縁物であれば良い。 Further, in the above-mentioned embodiments, although using CaF 2 as a large insulator band gap of the gate insulating film is not limited to the CaF 2, similar to the CaF 2 alkaline earth metal Fluoride, alkali metal fluoride such as MgF 2 or LiF, or rare earth element fluoride such as CeF 2 may be used. In any case, an insulator having a larger band gap than SiN good.
さらには、フッ化物に限られるものではなく、CaCl2 等の塩化物等の他のハロゲン元素を用いたハロゲン化合物、即ち、アルカリ金属のハロゲン化合物、アルカリ土類金属のハロゲン化合物、希土類元素のハロゲン化合物を用いても良いものである。
但し、取り扱い等の容易性、入手容易性や安定性の観点からCaF2 、MgF2 或いはLiFが望ましい。
Further, the halogen compounds are not limited to fluorides, but halogen compounds using other halogen elements such as chlorides such as CaCl 2 , that is, alkali metal halogen compounds, alkaline earth metal halogen compounds, rare earth element halogens. A compound may be used.
However, CaF 2 , MgF 2, or LiF is desirable from the viewpoints of ease of handling, availability, and stability.
また、上記の各実施例においては、CaF2 を成膜する際に蒸着法を用いているが、蒸着法に限られるものではなく、スパッタ法、分子線エピタキシーなど他の成膜方法を用いても良いものである。 In each of the above embodiments, the vapor deposition method is used when forming the CaF 2 film. However, it is not limited to the vapor deposition method, and other film formation methods such as sputtering and molecular beam epitaxy are used. Is also good.
また、上記の各実施例においては、ソース・ドレイン電極の形成工程において、ジャストエッチングを前提に説明しているが、必ずしもジャストエッチングである必要はなく、n型GaN保護層を少し残しても、或いは、逆に過剰エッチングしてAlGaN層を少し削っても構わない。 In each of the above embodiments, the source / drain electrode formation process is described on the premise of just etching. However, it is not always necessary to perform just etching, and even if a little n-type GaN protective layer is left, Alternatively, the AlGaN layer may be slightly etched by excessive etching.
また、上記の実施例2においては、ソース・ゲート間及びドレイン・ゲート間のn型GaN保護層15の表面はゲート絶縁膜と同じ厚さのCaF2 膜に覆われているだけであるので、安定性を高めるためにこの領域のCaF2 膜の厚さをゲート絶縁膜より厚くしても良い。
In the second embodiment, the surface of the n-type GaN
例えば、最初にCaF2 膜を十分厚く形成しておき、ゲート電極の形成工程において、リフトオフ法に用いるレジストパターンを利用してゲート電極形成領域のCaF2 膜を厚さが10nm程度になるようにエッチングしたのちゲート電極を堆積するようにしても良いものである。 For example, the CaF 2 film is first formed to be sufficiently thick, and the gate electrode forming region is made to have a CaF 2 film thickness of about 10 nm using a resist pattern used in the lift-off method in the gate electrode formation process. The gate electrode may be deposited after etching.
また、上記の実施例3及び実施例4においては、下地ゲート絶縁膜となるSiN膜の厚さを例えば、10nmとしているが、この場合のゲート絶縁膜としてのSiN膜はより薄いほうが望ましいので、例えば、SiN膜を10nm程度に成膜したのち、ゲート電極形成部を選択的にエッチングして5nm以下にしたのち、CaF2 膜を堆積するようにしても良い。 Further, in the above-described Example 3 and Example 4, the thickness of the SiN film serving as the base gate insulating film is, for example, 10 nm. However, in this case, it is desirable that the SiN film as the gate insulating film is thinner. For example, after forming the SiN film to about 10 nm, the gate electrode forming portion is selectively etched to 5 nm or less, and then the CaF 2 film is deposited.
また、上記の実施例3及び実施例4においては、ゲート絶縁膜をSiN/CaF2 の2層構造としているが、下地は必ずしもSiN膜である必要はなく、CaF2 等のハロゲン化物よりIII 族窒化物半導体に対するパッシベーション性に優れた絶縁物であれば良く、例えば、SiO2 、SiON、Al2 O3 、或いは、多結晶AlN等を用いても良いものである。 Further, in the above-described Example 3 and Example 4, the gate insulating film has a two-layer structure of SiN / CaF 2 , but the underlying layer does not necessarily need to be a SiN film, and is a group III from a halide such as CaF 2. Any insulator having excellent passivation properties for nitride semiconductors may be used. For example, SiO 2 , SiON, Al 2 O 3 , polycrystalline AlN, or the like may be used.
ここで再び図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) ゲート絶縁膜2が、ハロゲン化物からなることを特徴とする窒化物半導体電界効果トランジスタ。
(付記2) ゲート絶縁膜2が、少なくとも一層のハロゲン化物層を含む多層構造膜からなることを特徴とする窒化物半導体電界効果トランジスタ。
(付記3) 上記多層構造膜が、上記ハロゲン化物と窒化物半導体層1との間にSiN、SiO2 、SiON、Al2 O3 、或いは、多結晶AlNのいずれかからなる絶縁膜を有することを特徴とする付記3記載の窒化物半導体電界効果トランジスタ。
(付記4) 上記ハロゲン化物が、アルカリ金属の弗化物、アルカリ土類金属の弗化物、希土類元素の弗化物、或いは、MgF2 のうちのいずれかであることを特徴とする付記1乃至3のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記5) 上記ハロゲン化物が、CaF2 、MgF2 或いはLiFのいずれかであることを特徴とする付記4記載の窒化物半導体電界効果トランジスタ。
(付記6) 上記ゲート絶縁膜2が、ソース・ゲート間及びゲート・ドレイン間において、保護絶縁膜を介して設けられていることを特徴とする付記1乃至5のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記7) 上記ゲート絶縁膜2の膜厚が、1nm〜50nmであることを特徴とする付記1乃至6のいずれか1に記載の窒化物半導体電界効果トランジスタ。
(付記8) 上記ゲート絶縁膜2の膜厚が、5nm〜30nmであることを特徴とする付記7記載の窒化物半導体電界効果トランジスタ。
The detailed features of the present invention will be described again with reference to FIG. 1 again.
Again see Figure 1
(Additional remark 1) The nitride semiconductor field effect transistor characterized by the
(Additional remark 2) The nitride semiconductor field effect transistor characterized by the
(Appendix 3) The multilayer structure film has an insulating film made of SiN, SiO 2 , SiON, Al 2 O 3 , or polycrystalline AlN between the halide and the nitride semiconductor layer 1. 4. The nitride semiconductor field effect transistor according to
(Supplementary note 4) The supplementary items 1 to 3, wherein the halide is any one of an alkali metal fluoride, an alkaline earth metal fluoride, a rare earth element fluoride, or MgF 2 . The nitride semiconductor field effect transistor according to any one of the above.
(Supplementary note 5) The nitride semiconductor field effect transistor according to
(Appendix 6) The nitride according to any one of appendices 1 to 5, wherein the
(Supplementary note 7) The nitride semiconductor field effect transistor according to any one of supplementary notes 1 to 6, wherein the
(Supplementary note 8) The nitride semiconductor field effect transistor according to supplementary note 7, wherein the
本発明の活用例としては、携帯基地局或いは衛星通信用の高出力トランジスタが典型的なものであるが、青色半導体レーザ等の青色半導体発光素子の駆動用トランジスタとして青色半導体発光素子とモノリシックに一体化しても良いものである。 As a practical example of the present invention, a high-power transistor for a mobile base station or satellite communication is typical, but it is monolithically integrated with a blue semiconductor light emitting element as a driving transistor for a blue semiconductor light emitting element such as a blue semiconductor laser. It is possible to make it.
1 窒化物半導体層 2 ゲート絶縁膜
3 ゲート電極
4 ソース・ドレイン電極
11 SiC基板
12 i型GaN電子走行層
13 i型AlGaN層
14 n型AlGaN電子供給層
15 n型GaN保護層
16 SiN膜
17 ソース電極
18 ドレイン電極
19 ゲート絶縁膜
20 ゲート電極
21 CaF2 膜
22 ゲート電極
23 SiN膜
24 CaF2 膜
25 ゲート電極
26 CaF2 膜
27 ゲート電極
DESCRIPTION OF SYMBOLS 1
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005270903A JP4945979B2 (en) | 2005-09-16 | 2005-09-16 | Nitride semiconductor field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005270903A JP4945979B2 (en) | 2005-09-16 | 2005-09-16 | Nitride semiconductor field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007081346A true JP2007081346A (en) | 2007-03-29 |
JP4945979B2 JP4945979B2 (en) | 2012-06-06 |
Family
ID=37941285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005270903A Active JP4945979B2 (en) | 2005-09-16 | 2005-09-16 | Nitride semiconductor field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4945979B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224760A (en) * | 2007-12-07 | 2009-10-01 | Northrop Grumman Space & Mission Systems Corp | Field effect transistor |
WO2011039800A1 (en) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | Semiconductor device |
JP2012124438A (en) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
CN103000685A (en) * | 2011-09-15 | 2013-03-27 | 富士通株式会社 | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
KR101439015B1 (en) | 2012-03-29 | 2014-09-05 | 후지쯔 가부시끼가이샤 | Semiconductor device and method for manufacturing semiconductor device |
JP2016136555A (en) * | 2015-01-23 | 2016-07-28 | 株式会社島津製作所 | Pulse laser device |
US10084052B2 (en) | 2014-09-29 | 2018-09-25 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP2018182058A (en) * | 2017-04-13 | 2018-11-15 | 国立研究開発法人物質・材料研究機構 | Mis type semiconductor device and method of manufacturing the same |
CN112133741A (en) * | 2020-08-27 | 2020-12-25 | 西安电子科技大学 | Enhanced hydrogen terminal diamond field effect transistor and preparation method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6410671A (en) * | 1987-07-03 | 1989-01-13 | Nippon Telegraph & Telephone | Compound semiconductor field effect transistor |
JPH02250376A (en) * | 1989-03-23 | 1990-10-08 | Nec Corp | Mis-type semiconductor device and its manufacture |
JPH0391931A (en) * | 1989-09-04 | 1991-04-17 | Oki Electric Ind Co Ltd | Polycrystalline silicon thin film transistor |
JPH05160108A (en) * | 1991-05-31 | 1993-06-25 | Texas Instr Inc <Ti> | Optical pumping etching of caf2 |
JPH10223901A (en) * | 1996-12-04 | 1998-08-21 | Sony Corp | Field effect transistor and manufacture of the same |
JP2005183597A (en) * | 2003-12-18 | 2005-07-07 | Nec Corp | Nitride semiconductor misfet |
-
2005
- 2005-09-16 JP JP2005270903A patent/JP4945979B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6410671A (en) * | 1987-07-03 | 1989-01-13 | Nippon Telegraph & Telephone | Compound semiconductor field effect transistor |
JPH02250376A (en) * | 1989-03-23 | 1990-10-08 | Nec Corp | Mis-type semiconductor device and its manufacture |
JPH0391931A (en) * | 1989-09-04 | 1991-04-17 | Oki Electric Ind Co Ltd | Polycrystalline silicon thin film transistor |
JPH05160108A (en) * | 1991-05-31 | 1993-06-25 | Texas Instr Inc <Ti> | Optical pumping etching of caf2 |
JPH10223901A (en) * | 1996-12-04 | 1998-08-21 | Sony Corp | Field effect transistor and manufacture of the same |
JP2005183597A (en) * | 2003-12-18 | 2005-07-07 | Nec Corp | Nitride semiconductor misfet |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224760A (en) * | 2007-12-07 | 2009-10-01 | Northrop Grumman Space & Mission Systems Corp | Field effect transistor |
JP5537555B2 (en) * | 2009-09-29 | 2014-07-02 | 株式会社東芝 | Semiconductor device |
WO2011039800A1 (en) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | Semiconductor device |
US9276099B2 (en) | 2009-09-29 | 2016-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2012124438A (en) * | 2010-12-10 | 2012-06-28 | Fujitsu Ltd | Compound semiconductor device and method of manufacturing the same |
CN103000685A (en) * | 2011-09-15 | 2013-03-27 | 富士通株式会社 | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
KR101357358B1 (en) * | 2011-09-15 | 2014-02-03 | 후지쯔 가부시끼가이샤 | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
TWI482280B (en) * | 2011-09-15 | 2015-04-21 | Fujitsu Ltd | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
US9165851B2 (en) | 2011-09-15 | 2015-10-20 | Fujitsu Limited | Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit |
JP2013065613A (en) * | 2011-09-15 | 2013-04-11 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same, power supply device, and high frequency amplifier |
KR101439015B1 (en) | 2012-03-29 | 2014-09-05 | 후지쯔 가부시끼가이샤 | Semiconductor device and method for manufacturing semiconductor device |
US10084052B2 (en) | 2014-09-29 | 2018-09-25 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP2016136555A (en) * | 2015-01-23 | 2016-07-28 | 株式会社島津製作所 | Pulse laser device |
JP2018182058A (en) * | 2017-04-13 | 2018-11-15 | 国立研究開発法人物質・材料研究機構 | Mis type semiconductor device and method of manufacturing the same |
CN112133741A (en) * | 2020-08-27 | 2020-12-25 | 西安电子科技大学 | Enhanced hydrogen terminal diamond field effect transistor and preparation method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4945979B2 (en) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8101972B2 (en) | Nitride semiconductor device and method for fabricating the same | |
US7956383B2 (en) | Field effect transistor | |
JP4945979B2 (en) | Nitride semiconductor field effect transistor | |
US9236464B2 (en) | Method of forming a high electron mobility transistor | |
JP5200936B2 (en) | Field effect transistor and manufacturing method thereof | |
US20140080277A1 (en) | Compound semiconductor device and manufacturing method thereof | |
TWI469343B (en) | Compound semiconductor device and method for fabricating the same | |
JP5495257B2 (en) | Group III nitride field effect transistor and method of manufacturing the same | |
JP2009182107A (en) | Semiconductor device | |
JP5401775B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP7317936B2 (en) | Nitride semiconductor device | |
JP2007149794A (en) | Field effect transistor | |
JP2001230407A (en) | Semiconductor device | |
JP2005086171A (en) | Semiconductor device and method of fabricating same | |
JP2002359256A (en) | Field effect compound semiconductor device | |
JP2011044647A (en) | Group-iii nitride-based field-effect transistor and method of manufacturing the same | |
JP7175727B2 (en) | Nitride semiconductor device | |
TWI605552B (en) | Semiconductor device, semiconductor substrate and method of forming the same | |
JP2013074210A (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2009170546A (en) | GaN-BASED FIELD-EFFECT TRANSISTOR | |
JP5673501B2 (en) | Compound semiconductor device | |
JP2011054809A (en) | Nitride semiconductor device, and method of manufacturing the same | |
JP2019114581A (en) | Compound semiconductor device and manufacturing method thereof | |
US6864510B2 (en) | Nitride semiconductor field effect transistor (FET) and method of fabricating the same | |
JP6166508B2 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4945979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |