JP2007078900A - 表示装置及び制御回路 - Google Patents

Abstract

【課題】
本発明は、異常放電を抑圧するのに適した表示装置を提供することである。
【解決手段】
本発明に係る表示装置は、走査電圧が順次印加される複数の走査線と、入力された映像信号に応じた駆動電圧が印加される複数の信号線と、前記複数の走査線と前記複数の信号線との交差部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、前記電子源から放出された電子を加速させる加速電圧を印加する加速電圧印加部と、を含む表示デバイスと、前記表示デバイスの前記表示デバイスを駆動させるための電源立ち上げ時からの時間を計測する時間計測器と、制御部と、備え前記制御部は、前記時間計測器の測定した時間に基づき前記加速電圧印加部を制御することを特徴とする。
【選択図】 図３

Description

本発明は、電子放出素子（所謂電子源）から放出された電子を高電圧で加速させ、加速電子で蛍光体を励起こさせて発光させる表示装置に関する。

電子源として電子放出素子を備え、電子放出素子から放出された電子を高電圧で加速させ、加速電子で蛍光体を励起こさせて発光表示させる電子放出型表示パネルと、該表示パネルを用いた表示装置が、例えば下記特許文献１に記載されている。

電子放出素子としては、例えば表面伝導型、カーボンナノチューブ型、スピント型やＭＩＭ（金属−絶縁体−金属）型，ＭＩＳ（金属−絶縁体−半導体）型などの薄膜型等がある。以下では、これらの電子放出素子を用いた表示パネルを総称して、ＦＥＤ (Field Emission Displayの略称)と呼ぶものとする。

また、電界放出型電子銃の立ち上げにおいて、実測した電界放出型電子銃内の真空度もしくはエミッション電流値に応じて電子の引き出し電圧を印加する技術が特許文献２に記載されている。

特開平11-149273号公報（図５） 特開平8-293277号公報

ＦＥＤを用いた表示装置は、上記特許文献１の図１に示されるように、電子放出素子から放出された電子を加速する加速電圧を供給する加速電圧源を備えている。そして、電源オン時には、一般に、ＦＥＤの駆動回路に電力を供給する電源とともに、加速電圧源も同時に一気に立ち上げられる。そのため、ＦＥＤパネル内部で異常放電現象が生じる恐れがある。この異常放電現象が生じると、電子放出素子等を破壊する可能性がある。

また、前述のようなＦＥＤパネルは、真空度が１０^−４Ｐａ程度以下の真空気密容器の内部に電子放出素子や蛍光体などが配設されている。これらの部材は周知の如くガス発生源であり、特に蛍光体には高速の電子が照射されるので、蛍光体からはガスが発生しやすい。従って、長時間年にわたり表示した場合には真空度が劣化し、異常放電が発生しやすい問題がある。

さらに、特許文献２に記載の技術では、電子の引き出し電圧を決定するのに、電界放出型電子銃内の真空度もしくはエミッション電流値を測定する必要があり、これらを測定する測定器が必要となる。

本発明は、上記の課題に鑑みてなされたものであり、その目的は、異常放電を抑圧するのに適した表示装置を提供することにある。

上記目的を達成するための、本発明に係る表示装置は、走査電圧が順次印加される複数の走査線と、入力された映像信号に応じた駆動電圧が印加される複数の信号線と、前記複数の走査線と前記複数の信号線との交差部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、前記電子源から放出された電子を加速させる加速電圧を印加する加速電圧印加部と、を含む表示デバイスと、前記表示デバイスの前記表示デバイスを駆動させるための電源立ち上げ時からの時間を計測する時間計測器と、制御部と、備え前記制御部は、前記時間計測器の測定した時間に基づき前記加速電圧印加部を制御することを特徴とする。たとえば、表示デバイスの電源立ち上げ時に、時間計測器により計測された電源立ち上げ時から前記加速電圧が所定の電圧になるまでの時間が所定時間以上になるように加速電圧を立ち上げるように制御を行う。この加速電圧は段階的に立ち上がるようにしてもよい。また、これと同時に、加速電圧の変化に応じて、映像の振幅を調整して明るさを一定に保つように制御を行ってもよい。また、累積稼動時間が長時間期にわたる場合には、加速電圧をさげると同時に、映像振幅を調整してもよい。

上記本発明の構成によれば、表示デバイスの電源立ち上げ時に、加速電圧の立ち上がりを時間計測器により計測された時間に基づいて行うので、異常放電の発生頻度を低減することができる。また加速電圧に応じて映像信号の振幅を調整するので明るさを一定に保つことができる。

また、長期にわたりディスプレイを動作させた場合は、ディスプレイ内部の真空度が
下がり異常放電が起こりやすい。このような場合は、加速電圧をさげ異常放電が起こりにくいようにする。また、同時に映像振幅をあげるので、加速電圧をさげることによる明るさの減少を抑えることができる。

また、本発明では、表示デバイスとして、冷陰極の電子放出素子がマトリクス状に配置された表示デバイス、すなわちＦＥＤを用いている。更に、このＦＥＤの加速電圧を調整する機能、表示デバイスに入力される映像データを調整する機能、電源立ち上げからの時間計測もしくは連続動作時間を計測する機能を設けて、前記動作を実現することができる。

本発明によれば、異常放電を抑圧するのに適した表示装置を提供することができる。

以下、本発明の最良の形態について、図面を参照しつつ説明する。なお、以下では、説明を容易とするために、画素（固定画素）がマトリクス状に配置されたマトリクス型の表示パネルとして、マトリクス状に配置された電子放出素子を備え、該電子放出素子から放出された電子を高電圧の加速電圧で加速させ、高速電子で蛍光体を励起こさせ発光表示させるＦＥＤを用いて説明する。しかしながら、電子放出素子からの放出された電子を高電圧で加速する表示パネルを用いた表示装置であれば、同様に本発明を適用でき、本発明と同様な効果を得られる。

図１は、第１実施例に係る電子放出素子を有するＦＥＤを用いた表示装置のブロック図である。

図１に示すように、本実施例の表示装置は、複数の電子放出素子がマトリクス状に配設された表示パネル１と、表示パネル１を駆動するスキャンドライバ２，３およびデータドライバ４，５と、表示パネル１に印加される高電圧の加速電圧を発生させる加速電圧発生回路６と、ビデオ入力端子１０から入力される映像信号に対して表示パネル１で表示できるように所定の信号処理を行うビデオ信号処理回路９と、ビデオ信号処理回路９からの映像信号のフォーマット変換を行うフォーマット変換回路１１と、入力映像信号に基づいてスキャンドライバ２，３およびデータドライバ４，５の制御を行うタイミングコントローラ７と、表示装置全体の制御を行う演算制御回路１３と、を備える。

ビデオ信号入力端子１０には、例えばＴＶ信号等のインターレース形式の映像信号(例えばアナログ信号のＮＴＳＣ信号，ＰＡＬ信号等。以下、「インターレース信号」と呼ぶ)、またはパソコン等からのデジタル信号のプログレッシブ形式映像信号(以下、「プログレッシブ信号」と呼ぶ)が入力される。ビデオ信号入力端子１０に入力された映像信号は、ビデオ信号処理回路９により所定の信号処理が施される。ビデオ信号処理回路９は、入力された映像信号がＴＶ信号の場合にはそのデコード処理も行い、デジタル信号に変換する。ビデオ信号処理回路９からの出力信号（デジタル信号）は、フォーマット変換回路１１に供給される。フォーマット変換回路１１は、入力された映像信号がインターレース信号であった場合に、インターレース信号をプログレッシブ信号に変換する。そして、入力映像信号がプログレッシブ信号の場合にはそのまま出力する。また、フォーマット変換回路１１は電子放出型の表示パネル１の画素数に合うように、映像信号の拡大，縮小，画素数の変換などを行う。タイミングコントローラ７は、表示パネルに映像を表示できるように、フォーマット変換回路１１からの入力映像信号に基づいて映像データの並べ替えや、タイミングパルスの発生を行う。

演算制御回路１３は、それに内蔵されるプログラムに従って表示装置のシステム制御を行うものであり、例えばＣＰＵ等で構成される。演算制御回路１３は、例えば表示装置全体の電源のオン−オフ制御、ビデオ信号処理回路９、フォーマット変換回路１１などの制御以外に、本実施例に係わるシステム制御機能として、次の機能を有している。すなわち、電源オンからの経過時間計測機能、最初の電源オンからの累積稼働時間の時間計測機能、電源オン時の経過時間による加速電圧制御機能、累積稼働時間による加速電圧制御機能、加速電圧制御に伴う輝度変動を補正する映像データ振幅制御機能、などを有している。これらの本実施例による機能の詳細については後述する。

次に、表示部の構成の一例について説明する。表示部は、表示パネル１、スキャンドライバ２，３およびデータドライバ４，５、加速電圧発生回路６、からなる。

表示パネル１は、パッシブマトリクス方式の表示パネルであり、互いに対向する背面基板（図示せず）と前面基板（図示せず）を有している。背面基板には、列方向(画面垂直方向)に延びる複数（Ｎ本）のデータ線４２，４３が行方向(画面水平方向)に配列され、行方向に延びる複数のスキャン線４１が列方向に配列されている。そして、複数のデータ線と複数のスキャン線の各交差部に電子放出素子１ａを設ける。これにより、複数の電子放出素子１ａはマトリクス状に配置される。前面基板には、各電子表出素子と対向する位置に、図示しない蛍光体が配置されている。

表示パネル１のスキャン線４１には、スキャンドライバ２および３が接続されている。スキャンドライバ２および３が左右に配置されている理由は、スキャン線の有する抵抗で生じる電圧降下に起因する輝度傾斜を低減するためである。本実施例では、２つのスキャンドライバ２，３により、左右同時にスキャン線４１にスキャンパルスを供給するシステムとしている。

スキャンドライバ２および３は、タイミングコントローラ７からのタイミング信号であるスキャン制御信号Ｔｓｃａｎに基づき、複数の電子放出素子１ａを行単位(１または２行)で選択するための選択信号を出力する。この選択信号は、列方向に順次スキャン線に印加され、次々に行の選択動作が行われる。これにより、スキャン線が列方向に順次スキャンされる。

また、表示パネル１のデータ線は、スキャン線とデータ線との結合容量によるパルスノイズで生じる誤点灯を低減するために、表示パネルの画面上側領域と画面下側領域で分割されている。そして、分割された画面上側領域と画面下側領域は、それぞれ個別に駆動されている。画面上側領域のデータ線４２にはデータドライバ４が接続され、画面下側領域のデータ線４３にはデータドライバ５が接続されている。

図２に本実施例によるデータドライバの概略ブロック構成図を示す。データドライバ４，５は同一構成であり、ここでは、代表的にデータドライバ４の構成図を用いてデータドライバについて説明する。データドライバ５も同様であることはいうまでもない。データドライバ５の構成要素を示す場合には、符号番号の百桁を５として示す。

図２において、データドライバ４はシフトレジスタ４０１と、ラッチ回路４０２と、Ｄ／Ａ変換回路４０３と、増幅回路４０４とからなる。

シフトレジスタ４０１には、タイミングコントローラ７から出力された映像データが供給される。このシフトレジスタ４０１は、時系列的にシリアルに入力される映像データを、映像の１ラインを単位としてシリアル／パラレル変換するためのもので、タイミングコントローラ７から入力されるクロックＴｃｌｋに基づいて、デジタル映像データを１画素ずつ入力して保持する。こうしてシフトレジスタ４０１に保持された１ライン分の映像データ（電子放出素子の１ライン（Ｎ素子）分の駆動データに相当する）は、Ｎ個の並列信号としてラッチ回路４０２に出力される。

ラッチ回路４０２は、１ライン分の映像データを必要時間（ここでは１水平期間）の間だけ記憶するための記憶回路であり、タイミングコントローラ７からのタイミング信号Ｔｍによりシフトレジスタ４０１から出力されるＮ個の並列信号を同時にラッチして記憶する。ラッチのタイミングは、スキャンドライバ２，３による行選択のタイミングにほぼ同期している。このラッチ回路４０２に記憶された映像データは、Ｄ／Ａ変換回路４０３に対して出力される。

Ｄ／Ａ変換回路４０３は、ラッチ回路４０２からの出力されたＮ個のデジタル映像信号をＮ個のアナログ映像信号に変換する。そして、Ｄ／Ａ変換回路４０３から出力されたＮ個のアナログ映像信号は、増幅回路４０４でそれぞれ増幅されてデータ線４２に駆動信号として供給される。駆動信号のレベルは、画素毎の映像データに対応しており、その輝度レベルが大きい程その振幅値が大きい。すなわち、Ｄ／Ａ変換回路４０３と増幅回路４０４は所謂振幅変調回路を構成している。また、増幅回路４０４には演算制御回路１３から利得制御信号Ｓｇａｉｎが入力されており、増幅回路４０４の利得（ゲイン）は、利得制御信号Ｓｇａｉｎにより可変される構成となっている。つまり、増幅回路４０４は、Ｄ／Ａ変換回路４０３のアナログ映像信号出力を利得制御信号Ｓｇａｉｎで増減させる映像振幅調整回路の機能を有している。演算制御回路１３による増幅回路４０４の利得制御動作の詳細は後述する。

上記したデータドライバの動作を述べると次のようになる。すなわち、データドライバ４，５には、タイミングコントローラ７から出力された映像データが供給されている。そして、データドライバ４，５は、スキャンドライバ２，３による行選択に対応して、上記映像データに基づく駆動信号をデータ線４２または４３に供給する。またデータドライバ４および５は、タイミングコントローラ７からのタイミング信号(水平同期信号、表示パネルの精細度に応じたクロック周波数を持つクロック信号信号)Ｔｍに基づいて、表示パネル１の１行分のデータ、すなわちタイミングコントローラ７からの１ラインの映像データを１水平期間保持し、１水平周期毎にデータを書き換える。なお、画面上側領域の表示期間ではデータドライバ４から、画面下側領域の表示期間ではデータドライバ５から駆動信号が供給される。

ところで、表示部は前述したように、電子放出素子を用いており、通常プログレッシブ表示が行なわれるが、本実施例では、表示パネル１は画面上側領域と画面下側領域に２分割されているものとする。画面を上下に分割して表示するための画素データの並べ替えは、上記タイミングコントローラ７で行われる。

表示パネル１のアノード線４４には、高圧(例えば７ｋＶ)の加速電圧を発生させる加速電圧発生回路６が接続されている。加速電圧発生回路６から供給されるこの加速電圧は、図示しない背面基板上に設けられた電子放出素子１ａから放出された電子を、図示しない蛍光体が配設された前面基板側に加速するためのものである。本実施例では、加速電圧発生回路６は、演算制御回路１３によって制御され、その出力電圧である加速電圧が可変されるようになっている（詳細は後述）。

次に表示パネルにおける、表示に係る動作について説明する。上記スキャンドライバ２および３によってスキャン線４１を介して選択信号が印加された(すなわち選択された)１行の電子放出素子１ａに、データドライバ４，５からデータ線４２，４３を介して駆動信号が与えられると、当該行の電子放出素子は、上記選択信号と駆動信号との電位差に応じた量の電子を放出する。選択時において印加される選択信号のレベルは、電子放出素子の位置に関わらず一定であるため、電子放出素子からの電子放出量は、駆動信号のレベルにより変化する。すなわち、駆動信号の基となる映像信号のレベルによって定まる。そして、表示パネル１のアノード線４４には、加速電圧発生回路６からの加速電圧(例えば７ｋＶ)が加えられている。このため、電子放出素子から放出された電子は、この加速電圧により加速され、表示パネル１の図示しない前面基板に配置された蛍光体に衝突する。蛍光体は、この加速電子の衝突により励起こされ、発光する。これにより、選択された１水平ラインの映像が表示される。さらに、スキャンドライバ２および３は、複数のスキャン線に対し、プログレッシブ表示の場合には列方向に順次選択信号を印加することにより１行ずつ電子放出素子の選択を行う。これにより、１フレームあるいは１フィールドの映像を表示パネル１の表示面上に形成すことができる。

次に、異常放電が起こる過程を説明する。異常放電とはいわゆる、絶縁破壊である。FEDの場合、加速電圧が加わっている電極間は真空であるから、通常絶縁が保たれている。この電極間に所定電圧が加わると絶縁破壊が起き、電極間に異常放電電流が流れることになる。また、表示デバイスを駆動する電源を立ち上げて、加速電圧をあげていくと、絶縁破壊がおきる電圧までは、電極間に前駆電流と言われる電流が流れる。この前駆電流は加速電圧が高いほど、多くの電流が流れ、最後は加速電圧が絶縁破壊に至る電圧を越えた場合に、一気に電流が流れることになる。これが異常放電である。

一方、加速電圧を上げると、当然前駆電流は多くなるが、ある加速電圧がかかった状態で、時間を経過させると、前駆電流は減少する（異常放電しにくくなる）。

従って、異常放電を防ぐためには、前駆電流が閾値を超えないように、加速電圧の印加を一定時間以上かけて行うことにより、異常放電の発生を低減することが可能となる。例えば、（１）加速電圧をあげる→前駆電流は増加、（２）時間を経過させる→前駆電流は減少の繰り返しで、異常放電を抑えることができる。

図３を用いて、本実施例による加速電圧制御、映像データ振幅制御の動作について、説明する。

上述したように、表示パネルでは、加速電圧源である加速電圧発生回路をオンして、加速電圧を一気に立ち上げると異常放電が生じやすい。そこで、本実施例では、表示装置全体の電源オン後、加速電圧発生回路から出力される加速電圧を次第に立ち上げるようにする。具体的には加速電圧を階段状に立ち上げる。これが本実施例による加速電圧制御機能である。

また、このように加速電圧をゆっくりと立ち上げると、加速電圧が所定電圧に達するまで、電源オン直後の映像が暗くなる。そのため、その間においても輝度（明るさ）が変動しないように、表示パネルのデータ線に供給される駆動信号の振幅（厳密には利得）を、電源オン直後では大きくし、加速電圧が所定電圧に近づくにつれて次第に小さくなるようにする。これが本実施例による映像データ振幅制御機能である。

図３に、本実施例による、表示装置全体の電源オンからの経過時間に対する加速電圧特性、増幅回路の利得特性を示す。なお、図３においては、見易くするために、加速電圧特性と増幅回路の利得特性が重ならないようにしてある。

図３において、横軸は表示装置の電源オンからの経過時間ｔ、左縦軸は加速電圧発生回路６から表示パネル１に供給される加速電圧Ｖａ、右縦軸はデータドライバ４（５）に内蔵される増幅回路４０４（５０４）の利得Ｇである。図中、４５は増幅回路４０４の経過時間ｔに対する利得特性で、６５が加速電圧発生回路６から出力される経過時間ｔに対する加速電圧特性である。

上記機能を実行するため、例えばＣＰＵで構成された演算制御回路１３は、電源オンからの経過時間を計測する機能を有している。そして、図３に示すように、異常放電が生じないように加速電圧を階段状にステップアップする経過時間ｔ１，ｔ２が複数（ここでは２ポイントであるが、これに限定されるものではない）予め設定されている。また、この設定された各経過時間ｔｉ（ｉ：１，２）に対応する加速電圧発生回路６から表示パネル１に供給される加速電圧Ｖａ１，Ｖａ２および初期値Ｖａ０が設定されている。さらに、輝度（明るさ）を一定に補正するために、増幅回路４０４（５０４）の利得である初期値Ｇ０，Ｇ１，Ｇ２も対応して設定されている。これらの経過時間ｔｉと加速電圧Ｖａｉ（含む初期値Ｖａ０）と利得Ｇｉ（含む初期値Ｇ０）は、演算制御回路１３に内蔵される図示しない不揮発性メモリに、予め表示パネル１で実験的に求められて記憶されている。

たとえば、上記特性を求めるには、電極間に流れる前駆電流を基に時間を設定してもよい。また、経過時間ｔｉは、異常放電確率が減るように好ましくは数分もしくは数十分で設定されるが、必要に応じて再び設定すればよい。

本実施例による加速電圧制御，映像データ振幅制御処理について、図４に示すのフロー図を用いて説明する。

図４において、演算制御回路１３は、表示装置の電源オンが指示されたら、表示装置全体の電源をオンするとともに、加速電圧制御，映像データ振幅制御処理を開始する。処理を開始すると、まず、ステップ（以下、「Ｓ」と省略）１で、加速電圧発生回路６を制御して加速電圧が初期設定値Ｖａ０となるようにする。そして、増幅回路４０４（５０４）の利得を初期設定値Ｇ０とする。

次に、Ｓ２で、演算制御回路１３は電源オンからの経過時間ｔがｔ１を越えたかチェックし、経過時間がｔ１を越えれば、Ｓ３で経過時間ｔ１に対応した加速電圧Ｖａ１，利得Ｇ１をそれぞれ加速電圧発生回路６，増幅回路４０４（５０４）に設定する。次に、Ｓ４で経過時間ｔがｔ２を越えたかチェックし、経過時間がｔ２を越えれば、Ｓ５で経過時間ｔ２に対応した加速電圧Ｖａ２，利得Ｇ２をそれぞれ加速電圧発生回路６，増幅回路４０４（５０４）に設定する。本実施例では、経過時間ｔ２に対応したＶａ２，Ｇ２が正常動作時の所定値となるため、加速電圧制御，映像データ振幅制御の動作を終了する。

以上述べたように、本実施例では、電源をオンしたら、加速電圧を経過時間ｔ１、ｔ２に対応させて段階的に加速電圧を上げていく処理を行う。また同時に、映像データの初期利得を大きくし、段階的に経過時間ｔ１、ｔ２に対応させて利得をさげて行く処理を行う。

従って、本実施例によれば、電源オン時からの、加速電圧を段階的にあげることで、異常放電の発生頻度を抑えることができる。また、加速電圧を段階的にあげることによる明るさ（輝度）の変動を抑えることができる。

また、予め異常放電の発生確率を低減可能な加速電圧の印加の時間特性を記憶させておき、時間計測を行うことで加速電圧印加を行うことで、電極間の真空度や電流を測定する測定器が必要なく、よりシンプルな構成で異常放電を低減することが可能となる。

上記では、データドライバに、輝度（明るさ）を駆動信号の振幅で変化させる振幅変調方式を用いた。しかし、本実施例はこれに限定されるものではなく、特許文献１に記載の表示装置で使用されているパルス幅変調方式にも適用できる。パルス幅変調方式では、輝度（明るさ）はパルス幅に比例するので、通常時のパルス幅を加速電圧に対応させて所定比率で制御するようにすればよい。すなわち、映像振幅調整回路に代えて、映像パルス幅調整回路を用いればよい。

実施例１では、電源オン時の加速電圧の階段状立ち上げによる輝度変動を低減するために、データドライバに映像信号振幅調整回路を設け、アナログ映像信号の利得制御を行い、データドライバの出力振幅を調整した。しかし、映像信号の振幅調整（レベル調整）は、ビデオ信号処理回路９や、フォーマット変換回路１１で行うようにしてもよい。

以下、フォーマット変換回路で映像信号振幅調整を行う第２の実施例について、図５を用いて説明する。なお、本実施例は、映像信号振幅調整回路がフォーマット変換回路に備えられた点で異なり、その他は実施例１に同じである。従って、図５では、図１に同一な機能を有する要素には同一符号を付して示し、その説明を省略し、異なる点についてのみ説明する
図５は第２実施例によるフォーマット変換回路の概略ブロック構成図である。図５において、フォーマット変換回路１１０は、インターレース信号をプログレッシブ信号に変換するプログレッシブ変換回路１１０１と、画素数変換回路１１０２と、拡大・縮小回路１１０３と、増幅回路１１０４で構成される。

ビデオ信号処理回路９からの映像信号Ｙ，Ｃｂ，Ｃｒ信号は、インターレース信号の場合には、まずプログレッシブ変換回路でプログレッシブ信号に変換される。そして、画素数変換回路１１０２と拡大・縮小回路１１０３で、表示パネル１の画素数に合うように、画素数変換，拡大，縮小がなされる。その後、映像信号振幅調整回路として機能する増幅回路１１０４で、デジタル的に画素毎の映像データの利得制御が行われ、タイミングコントーラ７へ出力される。

増幅回路１１０４には、演算制御回路１３'から利得制御信号Ｓ'ｇａｉｎが入力されている。該利得制御信号Ｓ'ｇａｉｎにより、図３の利得特性４５に対応して、増幅回路１１０４の利得が適宜可変され、利得制御が行われ、映像振幅の調整がなされる。

また、この映像振幅制御は、映像信号の輝度信号Ｙに対してのみ行うものである。従って、ゲイン増大伴い、色の濃さが低下した映像になる可能性がある。このため、この対策としてゲインの増大に対応して映像の色の濃さを増大させる補正を行う。この補正は図５における色信号Ｃｂ，Ｃｒに対して行われる。これによって、輝度信号の調整時の色の濃さの低下を抑えられる。

以上により、本実施例によれば、異常放電を低減しつつ、好ましい画像を提供することができる。

実施例１では、段階的に加速電圧を上げていくことで異常放電を低減するようにした。しかし、課題の項で指摘したように、電子放出型表示パネルを長く使用すると内部から発生したガスにより真空度が劣化して異常放電を起こしやすい。そこで、表示装置の最初の電源オンからの累積稼働時間Ｔによって、加速電圧Ｖａを低下させれば、異常放電を低減することができる。しかし、これでは、輝度（明るさ）が変動する。そのため、駆動信号の振幅（厳密には利得）を次第に大きくする。これが第３の実施例による加速電圧制御機能、映像データ振幅制御機能である。以下、これらの機能について、詳細に説明するが、表示装置のブロック構成は図１に同じあり、その説明を省略する。

図６に、本実施例による、累積稼働時間に対する加速電圧特性、増幅回路の利得特性を示す。図６において、横軸は累積稼働時間Ｔ、左縦軸は加速電圧発生回路６から表示パネル１に供給される加速電圧Ｖａ、右縦軸はデータドライバ４（５）に内蔵される増幅回路４０４（５０４）の利得Ｇである。図中、４７は増幅回路４０４の累積稼働時間Ｔに対する利得特性で、６７が加速電圧発生回路６から出力される累積稼働時間Ｔに対する加速電圧特性である。

上記機能を実行するため、例えば演算制御回路１３は、累積稼働時間を計測する機能を有している。そして、図６に示すように、ガス発生にともなう真空度劣化による異常放電が生じないように、想定している寿命時間の間で、加速電圧を階段状にステップダウンする累積稼働時間Ｔ１１，Ｔ１２が複数（ここでは２ポイントであるが、これに限定されるものではない）予め設定されている。また、この設定された各累積稼働時間Ｔ１ｉ（ｉ：１，２）に対応する加速電圧Ｖａ１１，Ｖａ１２が設定されている。さらに、加速電圧のステップダウンによる輝度（明るさ）変動を補正するために、増幅回路４０４（５０４）の利得Ｇ１１，Ｇ１２も設定されている。なお、Ｖａ１０，Ｇ１０はそれぞれ加速電圧，利得の正常動作時の初期値である。これらの累積稼働時間Ｔ１ｉと加速電圧Ｖａ１ｉ（含む初期値Ｖａ１０）と利得Ｇ１ｉ（含む初期値Ｇ１０）は、演算制御回路１３に内蔵される図示しない不揮発性メモリに、予め表示パネル１で実験的に求められて記憶されている。

たとえば、上記特性を求めるには、電極間に流れる前駆電流を基に時間を設定してもよい。また、累積稼動時間Ｔ１ｉ、Ｔ２ｉは、好ましくは寿命の観点から真空度の劣化が問題になる数年レベルで設定されるが、必要に応じて変更することができる。

次に、演算制御回路１３の本実施例による加速電圧制御，映像データ振幅制御処理について説明する。これらの処理は、図４のフローを少し手直しするだけで実現でき、特に図示しない。

演算制御回路１３は、表示装置の電源オンが指示されたら、表示装置全体の電源をオンするとともに、まず、前回までの累積稼働時間を図示しない内蔵するメモリから呼び出し、該累積稼働時間がＴ１１に達しているかチェックする。Ｔ１１以下であれば、初期値の加速電圧Ｖａ１０を加速電圧発生回路６に設定するとともに、増幅回路４０４（５０４）の利得を初期設定値Ｇ１０に設定する。累積稼働時間がＴ１１以上でＴ１２以下の間であれば、図６に示すように、加速電圧としてＶａ１１を加速電圧発生回路６に設定し、利得としてＧ１１を増幅回路４０４（５０４）に設定する。累積稼働時間がＴ１２以上であれば、加速電圧としてＶａ１２を加速電圧発生回路６に設定し、利得としてＧ１２を増幅回路４０４（５０４）に設定する。以降、通常動作をおこなう。

電源オフ時には、電源オフ時までの累積稼働時間をメモリに記憶させ、次回の累積稼働時間の判定処理を電源オン時、直ちに実行できるようにしておく。

上記では、電源オン時に、累積稼働時間の判定処理を行ったが、これに限定されるものではなく、電源オフ時に、累積稼働時間の判定処理をおこない、その判定結果に基づいた加速電圧Ｖａ１ｉ，利得Ｇ１ｉをメモリに記憶させておき、次回の電源オン時に、これらの値を設定するようにしてもよい。

以上述べたように、本実施例では、累積稼働時間に応じて、次第に加速電圧をさげて、真空度劣化に伴う異常放電発生の頻度をさげる。また同時に、映像データの利得をあげることで、加速電圧発生回路６で加速電圧を下げたことによる明るさの劣化を補償する処理を行う。

従って、本実施例によれば、長時間通電後の異常放電の発生頻度を下げると同時に、明るさを一定に保つことができる。

本実施例は、実施例１と同様、パルス幅変調方式のデータドライバを用いた場合にも適用できる。

また、実施例１では電源オン時の異常放電抑制の発明について、実施例３では真空度劣化で引き起こされる異常放電抑制の発明について述べたが、これらを組合せて用いてもよいことはいうまでもない。組合せて用いれば、電源オン時の異常放電の発生頻度を下げると同時に、明るさを一定に保つことができる。また、長時間通電後の異常放電の発生頻度を下げると同時に、明るさを一定に保つことができる。

第１実施例に係る電子放出素子を有するＦＥＤを用いた表示装置のブロック図。 第１実施例によるデータドライバの概略ブロック構成図。 経過時間に対する加速電圧特性、増幅回路の利得特性を示す図。 第１実施例による加速電圧制御，映像データ振幅制御処理フローを示す図。 第２実施例によるフォーマット変換回路の概略ブロック構成図。 第３実施例による累積稼働時間に対する加速電圧特性、増幅回路の利得特性を示す図。

符号の説明

１…表示パネル、２，３…スキャンドライバ、４，５…データドライバ、６…加速電圧発生回路、７…タイミングコントローラ、１０…ビデオ信号入力端子、９…ビデオ信号処理回路、１１…フォーマット変換回路、１３…演算制御回路、４１…スキャン線、４２，４３…データ線、４４…アノード線、４５，４７…利得特性、６５，６７…加速電圧特性、１１０…フォーマット変換回路、１１０１…プログレッシブ変換回路、１１０２…画素数変換回路、１１０３…拡大・縮小回路、１１０４…増幅回路、

Claims (20)

1. 表示装置において、
   走査電圧が順次印加される複数の走査線と、
   入力された映像信号に応じた駆動電圧が印加される複数の信号線と、
   前記複数の走査線と前記複数の信号線との交差部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
   前記電子源から放出された電子を加速させる加速電圧を印加する加速電圧印加部と、を含む表示デバイスと、
   前記表示デバイスを駆動させるための電源立ち上げ時からの時間を計測する時間計測器と、
   制御部と、備え
   前記制御部は、前記時間計測器の測定した時間に基づき前記加速電圧印加部を制御することを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記制御部は、前記時間計測器で計測した前記電源立ち上げ時から前記加速電圧が所定の電圧になるまでの時間が所定時間以上となるように前記加速電圧印加部を制御することを特徴とする表示装置。
3. 請求項２に記載の表示装置において、
   前記制御部は、前記表示デバイスの電源立ち上げ時から前記加速電圧が所定の電圧になるまで段階的に加速電圧を印加するように前記加速電圧印加部を制御することを特徴とする表示装置。
4. 請求項１または請求項２にいずれかに記載の表示装置において、
   前記映像信号の輝度情報を調整する輝度調整部を備え、
   前記制御部は、前記加速電圧印加部より印加される加速電圧の変化に応じて前記輝度情報を調整するように前記輝度調整部を制御することを特徴とする表示装置。
5. 請求項４に記載の表示装置において、
   前記制御部は、前記表示デバイスに表示される映像の明るさが一定になるように前記輝度調整部を制御することを特徴とする表示装置。
6. 請求項４または５のいずれかに記載の表示装置において、
   前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加するデータドライバを備え、
   前記輝度調整部は、前記データドライバへ入力されるデジタル映像信号の輝度情報を調整することを特徴とする表示装置。
7. 請求項４または５のいずれかに記載の表示装置において、
   前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加するデータドライバを備え、
   前記輝度調整部は、前記データドライバから出力された映像信号の輝度情報を調整することを特徴とする表示装置。
8. 請求項４または５のいずれかに記載の表示装置において、
   前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加するデータドライバを備え、
   前記輝度調整部は、前記データドライバから印加される駆動電圧のパルス幅を調整することを特徴とする表示装置。
9. 表示装置において、
   走査電圧が順次印加される複数の走査線と、
   入力された映像信号に応じた駆動電圧が印加される複数の信号線と、
   前記複数の走査線と前記複数の信号線との交差部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
   前記電子源から放出された電子を加速させる加速電圧を印加する加速電圧印加部と、を含んだ表示デバイスと、
   前記表示デバイスを駆動させるための電源立ち上げ時からの前記表示デバイスの累積稼働時間を計測する時間計測器と、
   制御部と、を備え、
   前記制御部は、前記時間計測器が計測した前記累積稼働時間が所定時間を経過した場合に、前記加速電圧を所定の電圧に減少させるように前記加速電圧印加部を制御することを特徴とする表示装置。
10. 請求項９に記載の表示装置において、
    前記制御部は、前記表示デバイスの前記累積稼動時間が所定時間経過した場合に、前記加速電圧を段階的に所定の電圧に減少させるように前記加速電圧印加部を制御することを特徴とする表示装置。
11. 請求項９に記載の表示装置において、
    前記映像信号の輝度情報を調整する輝度調整部を備え、
    前記制御部は、前記加速電圧印加部より印加される加速電圧の変化に応じて前記輝度情報を調整するように前記輝度調整部を制御することを特徴とする表示装置。
12. 請求項１１に記載の表示装置において、
    前記制御部は、前記表示デバイスに表示される映像の明るさが一定になるように前記輝度調整部を制御することを特徴とする表示装置。
13. 請求項１１または１２のいずれかに記載の表示装置において、
    前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加するデータドライバを備え、
    前記輝度調整部は、前記データドライバへ入力されるデジタル映像信号の輝度情報を調整することを特徴とする表示装置。
14. 請求項１１または１２のいずれかに記載の表示装置において、
    前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加するデータドライバを備え、
    前記輝度調整部は、前記データドライバから出力された映像信号の輝度情報を調整することを特徴とする表示装置。
15. 請求項１１または１２のいずれかに記載の表示装置において、
    前記複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加するデータドライバを備え、
    前記輝度調整部は、前記データドライバから印加される駆動電圧のパルス幅を調整することを特徴とする表示装置。
16. 表示装置において、
    走査電圧が順次印加される複数の走査線と、
    入力された映像信号に応じた駆動電圧が印加される複数の信号線と、
    前記複数の走査線と前記複数の信号線との交差部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
    前記電子源から放出された電子を加速させる加速電圧を印加する加速電圧印加部と、を含む表示デバイスと、
    前記映像信号の輝度情報を調整する輝度調整部と、
    制御部と、備え
    前記制御部は、前記加速電圧印加部より印加される加速電圧の変化に応じて前記輝度情報を調整するように前記輝度調整部を制御することを特徴とする表示装置。
17. 請求項１６に記載の表示装置において、
    前記制御部は、前記表示デバイスに表示される映像の明るさが一定になるように前記輝度調整部を制御することを特徴とする表示装置。
18. 走査電圧が順次印加される複数の走査線と、
    入力された映像信号に応じた駆動電圧が印加する複数の信号線と、
    前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
    前記電子源から放出された電子を加速させる加速電圧を印加する加速電圧印加部と、
    を含んだ表示デバイスを制御する制御回路において、
    前記制御回路は、前記表示デバイスの電源立ち上げ時から前記加速電圧が所定の電圧になるまでの時間が所定時間以上となるように前記加速電圧印加部を制御することを特徴とする制御回路。
19. 請求項１８に記載の制御回路において、
    前記制御回路は、前記表示デバイスの電源立ち上げ時からの時間を計測する時間計測回路を含み、かつ前記時間計測回路の測定した時間に基づき前記加速電圧印加部を制御することを特徴とする制御回路。
20. 請求項１８に記載の制御回路において、
    前記制御回路は、前記加速電圧印加部より印加される加速電圧の変化に応じて前記映像信号の輝度情報を調整する制御することを特徴とする制御回路。
    

Images