JP2007078407A

JP2007078407A - 半導体集積回路及びそのテストシステム

Info

Publication number: JP2007078407A
Application number: JP2005263878A
Authority: JP
Inventors: Kinichi Negishi; 錦一根岸
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2005-09-12
Filing date: 2005-09-12
Publication date: 2007-03-29
Anticipated expiration: 2025-09-12
Also published as: JP4701939B2

Abstract

【課題】物理コンタクトを廃した非接触テストを可能とする半導体集積回路及びそのテストシステムを実現することを目的とする。
【解決手段】内部回路により動作する半導体集積回路において、前記内部回路に対して試験を行なう試験部と、この試験部と電気的に接続し、無線通信を行なう無線インターフェースモジュールとを設けた半導体集積回路、
及びこの半導体集積回路の無線インターフェースモジュールと無線で通信を行なう無線部を備えるテストシステム。
【選択図】図１

Description

本発明は、内部回路により動作する半導体集積回路及びそのテストシステム関にするものである。

図４は、ウェハー上に生成された被テスト対象の半導体集積回路（以下、ＤＵＴ:Device Under Test）に対する従来のテスト手法を示すイメージ図である。従来のテスト手法では、ウェハー上に生成されたＤＵＴ１の表面に、プローブカード２に実装された縫い針のようなプローブピン３を押し当てて行なう形態が主流である。

しかしながら、ＤＵＴにおいては高集積化、多Ｉ／Ｏ化が進み、従来のテスト手法では物理的に限界が予想される。現状においても、プローブピンを実装したプローブカードは、ＤＵＴの大きさやパッド配置形状に合わせて個々に用意する必要があり、テストコストに影響を与えている。

物理コンタクトによる信頼性の低下（劣化）をテストするための時間や、プローブピンを位置決めするための機構や時間も、テストコストに影響を与える。これらに対応するための手法として、ＤＦＴ手法（テスト容易化手法）等を利用してプローブピン数を減らしたテスターの開発が進み、採用が進むことが予想される。

図５は、ＤＦＴ手法の規格であるＪＴＡＧ（Joint Test Active Group）による、プリント配線板に実装されたＤＵＴのテストシステムを示す機能ブロック図である。ＪＴＡＧ対応のテストシステムに関しては、特許文献１に詳細が開示されている。

図５において、４はＤＵＴ１を実装するプリント配線板である。ＤＵＴ１の内部回路１１は、バウンダリスキャンセル１２を介してパッケージの信号ピン１３に接続されている。
５は、ＪＴＡＧ対応のテストを実行するためにパッケージ内部に組み込まれたＴＡＰコントローラ（組み込み型試験制御装置）である。

ＴＡＰコントローラ５は、パッケージのピンＰ１乃至Ｐ４を介してプリント配線板４に設けられたＩ／Ｆコネクタ６に接続されている。テスト手段７は、専用ケーブル８を介してこのＩ／Ｆコネクタ６に接続され、ＴＡＰコントローラ５と通信してテストを実行する。

特開平６−１７４７９５号公報

ＤＦＴ手法によりテスト対象のピン数を減らしたとは言え、プリント配線板上にはテスト手段に接続するためのＩ／Ｆコネクタを設けて専用ケーブルで接続しなくてはならない。テスト対象のプリント配線板とテスト手段とは、コネクタを介した物理コンタクトであり、コンタクト部の劣化等の問題点は、図４の全ピン接触を行なうプローブカードの問題点と共通する。

本発明は上述した問題点を解決するためになされたものであり、物理コンタクトを廃した非接触テストを可能とする半導体集積回路とそのテストシステムを実現することを目的とする。

このような課題を達成するために、本発明の構成は次の通りである。
（１）内部回路により動作する半導体集積回路において、
前記内部回路に対して試験を行なう試験部と、
この試験部と電気的に接続し、無線通信を行なう無線インターフェースモジュールと、を設けたことを特徴とする半導体集積回路。

（２）請求項１記載の半導体集積回路の無線インターフェースモジュールと無線で通信を行なう無線部を備え、前記半導体集積回路の試験を行なうことを特徴とするテストシステム。

（３）前記無線部と電気的に接続するテスト手段を具備したことを特徴とする請求項２記載のテストシステム。

（４）請求項１記載の半導体集積回路の無線インターフェースモジュールと無線で通信を行なうプローバと、
このプローバと電気的に接続するテスト手段と、
を有することを特徴とするテストシステム。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）物理コンタクトを伴はないため、プローブカードが不要であり、高集積化及び多Ｉ／Ｏ化への対応が容易である。

（２）コンタクト部劣化のテスト(コンタクトテスト)が不要であり、プロービング時の高精度な位置決め機構、装置が不要となる。

（３）物理コンタクトを伴はないため、プリント配線板上のＩ／Ｆコネクタ、専用配線並びにテスト自動化のための高精度な位置決め機構、装置が不要となる。

（４）物理コンタクトを使わない非接触ンターフェースでテスト信号の送受信を行なうことにより、テストの信頼性向上、テスト時間の短縮、プローブカード等のコスト削減が可能となる。

以下、本発明を図面により詳細に説明する。図１は、本発明を適用した半導体集積回路及びそのテストシステムの一実施形態を示す機能ブロック図である。図４、図５で説明した要素と同一要素には同一符号を付して説明を省略する。以下、本発明の特徴部につき説明する。

図１（Ａ）は、ウェハー８上に複数個が格子状に生成されたＤＵＴの１個を代表してＤＵＴ１として示す。図１（Ｂ）は、ＤＵＴ１の内部構成を示す拡大図である。１００は試験部であり、ＤＵＴ１の内部回路に接続して試験を実行する。この試験部は、特許文献１に開示されているＪＴＡＧ規格等のＤＦＴ手法によるテストシステムと同一構成とすることができる。

２００は、試験部１００と電気的に接続された無線インターフェースモジュールである。この無線インターフェースモジュールとしては、汎用カード等で実用化されている超小型の無線チップ（RFID chip）の技術を応用し、試験部１００と共に集積回路にインテグレーションする。

３００は無線部、４００はこの無線部と接続されたテスト手段であり、ＤＵＴ１側の無線インターフェースモジュール２００と連携してテストシステムを形成する。ウェハーテストにおいて、無線部３００のアンテナユニットから、無線（ＲＦで示す）により無線インターフェースモジュール２００にテストデータ／テスト命令を送信し、この無線インターフェースモジュール２００より返される自己診断テスト結果の受信を行う。

図２は、本発明の他の実施形態を示すテストシステムの機能ブロック図である。５００は、ウェハー８が搭載されるプローバであり、図１に示した無線部３００の機能を備えている。５０１はアンテナユニットであり、ウェハー８上のＤＵＴ１の無線インターフェースモジュールと対向配置する。

５０２はアンテナ移動手段であり、連結部材５０３によりアンテナユニット５０１に連結され、位置制御手段によりテスト対象のＤＵＴにアンテナユニット５０１を順次移動操作する。尚、アンテナユニット５０１を固定配置し、ウェハー８を移動制御する構成であってもよい。テストの手順及び手法は、図１のテストシステムと同一である。

図３は、本発明の更に他の実施形態を示すテストシステムの機能ブロック図であり、パッケージ化されたＤＵＴ１のテストシステムを示す。ＤＵＴ１の内部構成は図５に示した従来構成と同一であるが、この実施形態ではプリント配線板に実装される前のパッケージ状態でのテストシステムを示す。

試験部２００は、内部回路１１に接続され、ＴＡＰコントローラの機能を備える。無線インターフェースモジュール１００は、この試験部２００に電気的に接続され、無線（ＲＦ）により無線部３００と通信し、テスト手段４００によりテストが実行される。

本発明によれば、ＤＵＴ１内の試験部２００は、非接触でテスト手段４００と通信できるので、図５に示した従来構成で必要とされたＩ／Ｆコネクタをプリント配線板に実装する必要がない。従って、プリント配線板に実装される前のパッケージ状態でのテストが可能である。

本発明を適用したテストを実施するためのＤＵＴ１への電源供給は、無線部３００からの電波エネルギーを利用し、ＤＵＴ１内部に給電部を形成することにより、ＤＵＴ１への接触ピンを完全に廃することが可能である。また、ＤＵＴ１への電源供給のみ、接続部を設ける構成にしてもよい。

本発明を適用した半導体集積回路及びそのテストシステムの一実施形態を示す機能ブロック図である。本発明の他の実施形態を示すテストシステムの機能ブロック図である。本発明の更に他の実施形態を示すテストシステムの機能ブロック図である。ウェハー上に生成された被テスト対象の半導体集積回路に対する従来のテスト手法を示すイメージ図である。ＪＴＡＧによる、プリント配線板に実装されたＤＵＴのテストシステムを示す機能ブロック図である。

符号の説明

１ＤＵＴ
１００試験部
２００無線Ｉ／Ｆモジュール
３００無線部
４００テスト手段

Claims

内部回路により動作する半導体集積回路において、
前記内部回路に対して試験を行なう試験部と、
この試験部と電気的に接続し、無線通信を行なう無線インターフェースモジュールと、を設けたことを特徴とする半導体集積回路。
請求項１記載の半導体集積回路の無線インターフェースモジュールと無線で通信を行なう無線部を備え、前記半導体集積回路の試験を行なうことを特徴とするテストシステム。
前記無線部と電気的に接続するテスト手段を具備したことを特徴とする請求項２記載のテストシステム。
請求項１記載の半導体集積回路の無線インターフェースモジュールと無線で通信を行なうプローバと、
このプローバと電気的に接続するテスト手段と、
を有することを特徴とするテストシステム。