JP2007077454A - スパッタ方法 - Google Patents

スパッタ方法 Download PDF

Info

Publication number
JP2007077454A
JP2007077454A JP2005267324A JP2005267324A JP2007077454A JP 2007077454 A JP2007077454 A JP 2007077454A JP 2005267324 A JP2005267324 A JP 2005267324A JP 2005267324 A JP2005267324 A JP 2005267324A JP 2007077454 A JP2007077454 A JP 2007077454A
Authority
JP
Japan
Prior art keywords
voltage
target
magnetic field
magnets
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005267324A
Other languages
English (en)
Inventor
Shozo Kusube
庄三 楠部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2005267324A priority Critical patent/JP2007077454A/ja
Publication of JP2007077454A publication Critical patent/JP2007077454A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】歩留まりを向上できるDCマグネトロンスパッタ装置を提供する。
【解決手段】マグネットの2回目以降の揺動の際にターゲットに印加する電圧の30%以下の電圧をマグネットの1回目の揺動の際にターゲットに印加する。マグネットの1回目の揺動時の放電電圧を抑制できる。マグネットの揺動を開始した時点に発生しやすい異常放電を抑制できる。異常放電の回数を抑制できる。ガラス基板の表面へのスプラッシュを防止できる。ガラス基板上に成膜されるメタル層での線欠陥や点欠陥を効率良く防止できる。薄膜トランジスタの歩留まりを向上できる。
【選択図】図1

Description

本発明は、磁場形成手段にて形成される磁場を変化させながらターゲットに電圧を印加してターゲット中の物質を基板上に成膜するスパッタ方法に関する。
従来、この種のスパッタ方法を用いたマグネトロンスパッタ方法としては、チャンバ内にターゲットが配設され、このターゲットに対向してステージが設置されている。また、このターゲットの裏側に揺動可能にマグネットが配設されている。
そして、ステージ上に基板を設置してターゲットに対向させつつ、チャンバ内にアルゴン(Ar)やクリプトン(Kr)などの不活性ガスを充填した状態で、マグネットを揺動させながらターゲットに電圧を印加して、このターゲットを構成する物質を基板上にスパッタして成膜させる方法が知られている(例えば、特許文献1参照。)。
特開平9−59772号公報
しかしながら、上述したマグネトロンスパッタ法では、スパッタを開始して1回目のマグネットの揺動時の放電電圧が、2回目のマグネットの揺動時の放電電圧に比べて70V程度高くなってしまう。
そして、この1回目のマグネットの揺動時の放電電圧が高いと、ターゲットに異常放電が発生しやすくなり、このターゲットが高いエネルギを有することになるから、ターゲット上に溶けた比較的大きな塊が基板上に付着する、いわゆるスプラッシュが発生してしまうおそれがある。
さらに、このスプラッシュにて基板上に付着する塊は、一般的に1μm以下から数十μmまで存在するので、このスプラッシュにて基板上に付着した塊によって、基板上に成膜した膜に線欠陥や点欠陥などが発生してしまうおそれがある。このため、この基板上の膜の歩留まりの向上が容易ではないという問題を有している。
本発明は、このような点に鑑みなされたもので、歩留まりを向上できるスパッタ方法を提供することを目的とする。
本発明は、基板が設置されるステージと、前記ステージに離間対向して前記ステージに沿って磁場が変化可能に配設された磁場形成手段と、前記磁場形成手段と前記ステージとの間に配設されたターゲットとを具備し、前記磁場形成手段によって形成される磁場を複数回に亘って変化させながら前記ターゲットに電圧を印加して、前記ターゲットを構成する物質を前記基板上に成膜するスパッタ方法であって、前記成膜を開始してから1回目の前記磁場形成手段からの磁場の変化の際に前記ターゲットに印加する電圧を、この1回目の前記磁場形成手段からの磁場の変化の際に前記基板上に前記物質を成膜させない電圧とするものである。
そして、ステージに基板を設置した状態で、ステージに離間対向して配設された磁場形成手段からの磁場をステージに沿って変化させながら、ターゲットに電圧を印加して、このターゲットを構成する物質を基板上に成膜させる。このとき、この基板上への成膜を開始してから1回目の磁場形成手段からの磁場の変化の際にターゲットに印加する電圧を、この1回目の磁場形成手段からの磁場の変化の際に基板上に物質を成膜させない電圧とする。
本発明によれば、1回目の磁場形成手段からの磁場の変化の際に発生しやすいターゲットでの異常放電を防止できるから、この1回目の磁場形成手段からの磁場の変化の際に発生し得るターゲット上に溶けて固まった比較的大きな物質が基板上に付着することを防止できる。このため、このターゲットを構成する物質が基板上に成膜されて形成される膜の欠陥を防止できるから、この膜の歩留まりを向上できる。
以下、本発明のスパッタ方法を用いたDCマグネトロンスパッタ装置の一実施の形態の構成を図2を参照して説明する。
図2において、1は成膜装置としてのDC(Direct Current:直流)マグネトロンスパッタ装置である。このDCマグネトロンスパッタ装置1は、マグネット17,18,19を揺動させながら直流電圧を印加させるDCマグネトロンスパッタ法を用いて、電子部品などのメタル配線である物質としてのメタル層9を形成するスパッタ装置である。さらに、このDCマグネトロンスパッタ装置1は、絶縁性を有するとともに透光性を有する基板であるガラス基板8の一主面である表面に、所定の膜をスパッタリングして成膜してメタル配線であるメタル層9を形成させる。
具体的に、このDCマグネトロンスパッタ装置1は、中空な槽であるチャンバ2を備えている。このチャンバ2は、このチャンバ2内の雰囲気がスパッタ時に10−4Pa程度の略真空な状態に排気されて保持されている。そして、このチャンバ2内の一側面には、矩形平板状のターゲット3が配設されている。このターゲット3は、長手方向を上下方向に沿わせた状態で、チャンバ2内の一側面に取り付けられている。そして、このターゲット3には、図示しない高圧電源から所定の電圧であるとともに矩形波である直流電流が印加される。ここで、この高圧電源は、放電開始から放電終了までの間に亘って出力密度が一定の矩形波長である直流電圧を印加させる。
また、このチャンバ2内のターゲット3の外周縁部には、このターゲット3の外周縁を覆うように矩形枠状のグランドシールド4が取り付けられている。このグランドシールド4は、電気的に絶縁されたアースシールドであって、放電時に発生するプラズマの広がりを抑制させる。さらに、チャンバ2内のターゲット3の一主面である表面の外周縁に対向する位置には、矩形枠状である平板状の外マスク5が設置されている。この外マスク5は、長手方向を上下方向に沿わせた状態で、ターゲット3の表面の外周縁に離間対向して設置されている。また、この外マスク5の中央部には、矩形状の開口部6が設けられている。そして、この外マスク5の開口部6の開口縁の外側には、この開口部6の周方向に沿って絶縁体7が取り付けられている。
また、この外マスク5の開口部6に対向して、対向電極としてのサセプタ11が移動可能に取り付けられている。このサセプタ11は、外マスク5の開口部6が開閉可能となるように、この外マスク5の外側面に対して回動可能に取り付けられている。さらに、このサセプタ11の外マスク5の開口部6に対向する側の一主面である内側面の中央部には、矩形平板状のステージ12が取り付けられている。このステージ12は、サセプタ11を回動させて外マスク5の開口部6を閉塞した際に、この開口部6に対向する位置に取り付けられている。
さらに、このステージ12の一主面である表面の周縁部には、このステージ12に設置されるガラス基板8を保持する矩形枠状の内マスク13が取り付けられている。この内マスク13の中央部には、ステージ12上に設置されたガラス基板8の表面をターゲット3に対向させて露出させる露出開口部14が設けられている。さらに、この内マスク13は、サセプタ11を回動させて外マスク5の開口部6を閉塞した際に、この内マスク13の外側面が外マスク5の絶縁体7に当接して電気的に絶縁された状態で気密に保持できるように構成されている。
また、チャンバ2内の内マスク13および外マスク5にて閉塞されたターゲット3に対向した空間が放電空間15となる。そして、この放電空間15には、図示しないマスフロコントローラからアルゴン(Ar)やクリプトン(Kr)などの不活性ガスが導入されて充填される。さらに、この放電空間15は、チャンバ2の外側に取り付けられているポンプ16によって真空保持される。
一方、外マスク5に対向する側とは反対側のターゲット3の他主面である裏面に対向した位置には、複数、例えば3つの磁場形成手段としてのマグネット17,18,19が揺動可能に設置されている。これらマグネット17,18,19は、ステージ12上に設置されるガラス基板8の表面積に対して10%以上150%以下の表面積を有する大きさに形成されている。また、これらマグネット17,18,19は、チャンバ2の外側に配置されており、これらマグネット17,18,19それぞれの長手方向をターゲット3の長手方向に沿わせた状態で、このターゲット3の長手方向に沿って並設されている。
さらに、これらマグネット17,18,19は、ターゲット3の長手方向に沿って所定の間隔ほど所定の周期で往復移動可能に取り付けられている。したがって、これらマグネット17,18,19は、ステージ12の表面に沿って所定の間隔を介して往復運動が可能に移動可能に設けられ、このステージ12の表面に沿ってターゲット3およびステージ12上のガラス基板8に形成される磁場が変化できるように配設されている。
具体的に、これらマグネット17,18,19は、これらマグネット17,18,19の揺動によって、ステージ12上に設置されているガラス基板8上に、例えば200ガウス以上250ガウス以下の磁場を変化させながら形成させる。すなわち、これらマグネット17,18,19は、ガラス基板8上へのメタル層9のスパッタリング時に揺動させることによって、このガラス基板8上のメタル層9の膜厚均一性を確保させる。また、これらマグネット17,18,19の揺動は、ガラス基板8上に成膜するメタル層9の膜厚に応じて揺動回数が調整される。
さらに、ターゲット3に電圧を印加する高圧電源は、ガラス基板8上へのメタル層9のスパッタリングによる成膜を開始してから1回目(1st)のマグネット17,18,19の揺動の際に、ターゲット3に印加する電圧を、この1回目のマグネット17,18,19の揺動の際にガラス基板8上にメタル層9が成膜されない程度の電圧、すなわちこのマグネット17,18,19の2回目(2nd)以降の揺動の際にターゲット3に印加する電圧の30%以下の電圧とする。
次に、上記DCマグネトロンスパッタ装置にてスパッタリングされたメタル層を備えた液晶表示装置の構成を説明する。
図3において、21は液晶表示装置としての液晶パネルで、この液晶パネル21は、ガラス基板8を有する略矩形平板状のアレイ基板22を備えている。このアレイ基板22のガラス基板8の一主面である表面上には、このガラス基板8の幅方向に沿って等間隔に平行に離間された図示しない複数の走査線と、このガラス基板8の縦方向に沿って等間隔に平行に離間された複数の信号線とが直交に交差して配線されて格子状に設けられている。
さらに、これら走査線および信号線にて仕切られて囲まれた各領域のそれぞれに画素23が設けられている。これら画素23には、スイッチング素子としての薄膜トランジスタ(TFT)24と、画素電極25と、蓄積容量としての画素補助容量である図示しない補助容量とのそれぞれが設けられている。ここで、これら各画素電極25は、同一画素23内の薄膜トランジスタ24に電気的に接続されており、この薄膜トランジスタ24にて制御される。
また、ガラス基板8の表面には、このガラス基板8からの不純物の拡散を防止する絶縁性のアンダーコート層31が成膜されている。このアンダーコート層31上には、ポリシリコンにて構成された半導体層としての島状の活性層32が設けられている。そして、この活性層32の幅方向の中央部にチャネル領域33が設けられており、このチャネル領域33を挟んだ両側にソース領域34およびドレイン領域35が設けられている。さらに、この活性層32を含むアンダーコート層31上にゲート絶縁膜36が成膜されており、この活性層32のチャネル領域33に対向するゲート絶縁膜36上にゲート電極37が積層されている。このゲート電極37は、走査線に一体的に接続され、この走査線とともにメタル層9にて構成されている。
そして、このゲート電極37、ゲート絶縁膜36および活性層32によって、スイッチング素子である薄膜トランジスタ24が形成されている。
さらに、この薄膜トランジスタ24のゲート電極37を含むゲート絶縁膜36上に層間絶縁膜38が積層されている。また、この層間絶縁膜38およびゲート絶縁膜36には、これら層間絶縁膜38およびゲート絶縁膜36を貫通し、活性層32のソース領域34およびドレイン領域35に連通した第1のコンタクトホール41,42が設けられている。そして、活性層32のソース領域34に貫通した第1のコンタクトホール41を含む層間絶縁膜38上にソース電極43が積層されて、このソース電極43が活性層32のソース領域34に電気的に接続されている。さらに、この活性層32のドレイン領域35に貫通した第1のコンタクトホール42を含む層間絶縁膜38上にドレイン電極44が積層されて、このドレイン電極44が活性層32のドレイン領域35に電気的に接続されている。
また、これらソース電極43およびドレイン電極44を含む層間絶縁膜38上に保護膜であるパッシベーション膜45が積層されている。このパッシベーション膜45には、このパッシベーション膜45を貫通してドレイン電極44に連通した第2のコンタクトホール46が設けられている。そして、この第2のコンタクトホール46を含むパッシベーション膜45上に画素電極25が積層されて、この画素電極25が第2のコンタクトホール46を介してドレイン電極44に電気的に接続されている。さらに、この画素電極25を含むパッシベーション膜45上には、配向処理されたポリイミドにて構成された配向膜47が積層されている。
さらに、この配向膜47に対向して対向基板51が配設されている。この対向基板51は、略透明な透光性を有する絶縁基板としてのガラス基板52を備えている。このガラス基板52の配向膜47に対向した側に位置する表面の全面に、着色層としてのカラーフィルタ層53が積層されている。また、このカラーフィルタ層53上には、コモン電極としての対向電極54が積層されている。さらに、この対向電極54上には、配向処理されたポリイミドにて構成された配向膜55が積層されている。そして、これらアレイ基板22の配向膜47と対向基板51の配向膜55との間の空間の液晶封止領域56には、液晶組成物57が注入されて封止されて光変調層としての液晶層58が設けられている。
次に、上記一実施の形態の液晶表示装置の製造方法について説明する。
まず、DCマグネトロンスパッタ装置1のサセプタ11を回動させて、外マスク5の開口部6を開口させる。
この後、ステージ12上にガラス基板8を設置して、このガラス基板8の外周縁を内マスク13の露出開口部14に係止させる。
この状態で、このステージ12とともにサセプタ11を回動させて、内マスク13を絶縁体7に接触させて、これら内マスク13と外マスク5との間を、絶縁体7を介して気密に閉塞させて、チャンバ2内の放電空間15を気密に閉塞させる。
この後、マスフロコントローラから不活性ガスを所定の流量でチャンバ2内の放電空間15に導入させて、この放電空間15を略真空である10−4Pa程度の圧力に調整する。
さらに、各マグネット17,18,19のそれぞれを所定の周期で所定回数、例えば15回ほど揺動させて、ステージ12上のガラス基板8の表面に、例えば200ガウス以上250ガウス以下の磁場を形成させる。
このとき、これらマグネット17,18,19の1回目の揺動の際には、ガラス基板8上にメタル層9が成膜されない程度の電圧、すなわちこのマグネット17,18,19の2回目以降の揺動の際にターゲット3に印加する電圧の(1回目の揺動時の印加電圧)/(2回目以降の揺動時の印加電圧)×100=30%以下、例えば5kWあるいは13kW程度の高電圧を高圧電源からターゲット3へと印加させて、放電空間15内に600V以上780V以下の放電電圧を印加させる。
次いで、これらマグネット17,18,19の2回目以降の揺動の際には、ガラス基板8上に膜としてメタル層9が成膜される程度の電圧、すなわちこのマグネット17,18,19の1回目の揺動の際にターゲット3に印加する電圧の70%以上、例えば50kW程度の高電圧を高圧電源からターゲット3へと印加させて、放電空間15内に800V以上850V以下の放電電圧を印加させる。
この結果、これらマグネット17,18,19の計15回の揺動の間に、ステージ12上のガラス基板8の表面に所定の膜厚のメタル層9が略均一な膜厚で形成される。
ここで、これら各マグネット17,18,19の揺動回数に関わらず、ターゲット3への印加電圧を変化させない場合には、これら各マグネット17,18,19の揺動と放電空間15への放電電圧との関係を調べたところ、これらマグネット17,18,19の1回目の揺動時の放電電圧が、これらマグネット17,18,19の2回目以降の揺動時の放電電圧と比べると、70V近く高くなっている。そして、この放電電圧が高い場合には、DCマグネトロンスパッタ装置1でのスパッタリング時にターゲット3で異常放電が発生しやすくなり、この異常放電によってターゲット3が高いエネルギを有する。
このため、このターゲット3の表面に溶けた塊が、ステージ12上のガラス基板8の表面に付着し、いわゆるスプラッシュが発生してしまい、このスプラッシュによってガラス基板8上に形成したメタル層9に線欠陥や点欠陥などが生じてしまうおそれがある。
そこで、上述の一実施の形態のように、マグネット17,18,19の1回目の揺動の際に、これらマグネット17,18,19の2回目以降の揺動の際にターゲット3に印加する電圧の30%以下の電圧を高圧電源からターゲット3へと印加させて、放電空間15内に600V以上780V以下の放電電圧を印加させる構成とした。この結果、図1に示すように、これらマグネット17,18,19の1回目の揺動時の放電電圧を抑制して低下できる。
このため、これらマグネット17,18,19の揺動を開始させた時点、すなわちスパッタリング開始時に発生しやすい異常放電を抑制できるとともに、この異常放電の回数も抑制できる。したがって、ガラス基板8の表面へのスプラッシュを防止できるので、このガラス基板8上に成膜されるメタル層9での線欠陥や点欠陥などを効率良く防止できる。よって、このガラス基板8上に形成する薄膜トランジスタ24の歩留まりを向上できるので、液晶パネル21を歩留まり良く製造できる。
なお、上記一実施の形態では、マグネット17,18,19の揺動によって、ステージ12上に設置させたガラス基板8およびターゲット3へと形成される磁場を変化させる構成としたが、これらステージ12上に設置されたガラス基板8およびターゲット3へと形成される磁場をステージ12に沿って変化できる、例えば電磁コイルなどの磁場形成手段であっても対応させて用いることができる。
また、コプラナ型であるトップゲートタイプの薄膜トランジスタ24について説明したが、逆スタガ型などのボトムゲートタイプの薄膜トランジスタ24などであっても、対応させて用いることができる。また、ポリシリコンを用いた薄膜トランジスタ24について説明したが、アモルファスシリコンを用いた薄膜トランジスタ24、その他の薄膜ダイオード(Thin Film Diode:TFD)などのスイッチング素子や半導体素子などの電気素子であっても対応させて用いることができる。
さらに、液晶パネル21以外の、画素23ごとに有機色材料が配置された色層に電流を流すことによって、この色層を自己発光させるOLED(Organic Light Emitting Diode:有機発光ダイオード)ディスプレイなどの有機EL(electroluminescence)表示装置であっても、対応させて用いることができる。
次に、上記一実施の形態にて説明したDCマグネトロンスパッタ装置の実施例を図4および図5を参照して説明する。
まず、図4に示すように、実施例1ないし3として、DCマグネトロンスパッタ装置1の放電空間15内に、不活性ガスとしてアルゴン(Ar)ガスを50Sccmの流量で充填して、この放電空間15内の圧力を0.1Paに調整した。
この後、このDCマグネトロンスパッタ装置1の各マグネット17,18,19の1回目の揺動時のターゲット3への印加電圧を、実施例1で5kW、実施例2で15kW、および実施例3で25kWとするとともに、これら各マグネット17,18,19の2回目以降の揺動時のターゲット3への印加電圧を50kWとして、1回目の揺動時の印加電圧と2回目以降の揺動時の印加電圧との比、すなわち(1回目の揺動時の印加電圧)/(2回目以降の揺動時の印加電圧)×100を、実施例1で10%、実施例2で30%、および実施例3で50%とした。
また、実施例4ないし6として、DCマグネトロンスパッタ装置1の放電空間15内に、アルゴンガスを100Sccmの流量で充填して、この放電空間15内の圧力を0.4Paに調整した。
この後、このDCマグネトロンスパッタ装置1の各マグネット17,18,19の1回目の揺動時のターゲット3への印加電圧を、実施例4で5kW、実施例5で15kW、および実施例6で25kWとするとともに、これら各マグネット17,18,19の2回目以降の揺動時のターゲット3への印加電圧を50kWとして、1回目の揺動時の印加電圧と2回目以降の揺動時の印加電圧との比を、実施例1で10%、実施例2で30%、および実施例3で50%とした。
さらに、実施例7ないし9として、DCマグネトロンスパッタ装置1の放電空間15内に、アルゴンガスを160Sccmの流量で充填して、この放電空間15内の圧力を1.0Paに調整した。
この後、このDCマグネトロンスパッタ装置1の各マグネット17,18,19の1回目の揺動時のターゲット3への印加電圧を、実施例4で5kW、実施例5で15kW、および実施例6で25kWとするとともに、これら各マグネット17,18,19の2回目以降の揺動時のターゲット3への印加電圧を50kWとして、1回目の揺動時の印加電圧と2回目以降の揺動時の印加電圧との比を、実施例1で10%、実施例2で30%、および実施例3で50%とした。
同時に、比較例1ないし3として、DCマグネトロンスパッタ装置1の放電空間15内に、比較例1で50Sccm、比較例2で100Sccm、比較例3で160Sccmの流量としてアルゴンガスを充填して、この放電空間15内の圧力を、比較例1で0.1Pa、比較例2で0.4Pa、および比較例3で1.0Paに調整した。
この後、このDCマグネトロンスパッタ装置1の各マグネット17,18,19の1回目の揺動時のターゲット3への印加電圧と、これら各マグネット17,18,19の2回目以降の揺動時のターゲット3への印加電圧とのそれぞれを、50kWにして変化させずに、1回目の揺動時の印加電圧と2回目以降の揺動時の印加電圧との比を、比較例1ないし3のそれぞれで100%とした。
この結果、図5に示すように、実施例1においては、1回目のマグネット17,18,19揺動時の放電電圧が630Vとなり、異常放電回数が0.1回であった。また、実施例2においては、1回目のマグネット17,18,19揺動時の放電電圧が701Vとなり、異常放電回数が0.2回であった。さらに、実施例3においては、1回目のマグネット17,18,19揺動時の放電電圧が772Vとなり、異常放電回数が0.8回であった。
また、実施例4においては、1回目のマグネット17,18,19揺動時の放電電圧が620Vとなり、異常放電回数が0.2回であった。さらに、実施例5においては、1回目のマグネット17,18,19揺動時の放電電圧が689Vとなり、異常放電回数が0.2回であった。また、実施例6においては、1回目のマグネット17,18,19揺動時の放電電圧が758Vとなり、異常放電回数が0.4回であった。
さらに、実施例7においては、1回目のマグネット17,18,19揺動時の放電電圧が605Vとなり、異常放電回数が0.0回であった。また、実施例8においては、1回目のマグネット17,18,19揺動時の放電電圧が672Vとなり、異常放電回数が0.2回であった。さらに、実施例9においては、1回目のマグネット17,18,19揺動時の放電電圧が738Vとなり、異常放電回数が0.3回であった。
これに対し、比較例1においては、1回目のマグネット17,18,19揺動時の放電電圧が950Vとなり、異常放電回数が7.9回であった。また、比較例2においては、1回目のマグネット17,18,19揺動時の放電電圧が932Vとなり、異常放電回数が6.1回であった。さらに、比較例3においては、1回目のマグネット17,18,19揺動時の放電電圧が904Vとなり、異常放電回数が4.3回であった。
この結果、DCマグネトロンスパッタ装置1の各マグネット17,18,19の1回目の揺動の際の印加電圧を、これらマグネット17,18,19の2回目以降の揺動の際の印加電圧の30%以下にすることによって、これら各マグネット17,18,19の1回目の揺動時の放電電圧を抑制できるとともに、スパッタリング開始時の異常放電回数を抑制できることが分かった。
本発明のスパッタ方法の一実施の形態の磁場形成手段による揺動回数と放電電圧との関係を示すグラフである。 同上スパッタ方法を用いたDCマグネトロンスパッタ装置の一部を示す説明構成図である。 同上スパッタ方法にて形成されたメタル層を有する液晶表示装置を示す説明断面図である。 本発明のスパッタ方法の実施例1ないし9および比較例1ないし3での各数値を示す表である。 同上実施例1ないし9および比較例1ないし3での放電電圧および異常放電回数を示す表である。
符号の説明
3 ターゲット
8 基板としてのガラス基板
9 物質としての膜であるメタル層
12 ステージ
17,18,19 磁場形成手段としてのマグネット

Claims (2)

  1. 基板が設置されるステージと、
    前記ステージに離間対向して前記ステージに沿って磁場が変化可能に配設された磁場形成手段と、
    前記磁場形成手段と前記ステージとの間に配設されたターゲットとを具備し、
    前記磁場形成手段によって形成される磁場を複数回に亘って変化させながら前記ターゲットに電圧を印加して、前記ターゲットを構成する物質を前記基板上に成膜するスパッタ方法であって、
    前記成膜を開始してから1回目の前記磁場形成手段からの磁場の変化の際に前記ターゲットに印加する電圧を、この1回目の前記磁場形成手段からの磁場の変化の際に前記基板上に前記物質を成膜させない電圧とする
    ことを特徴とするスパッタ方法。
  2. 1回目の前記磁場形成手段からの磁場の変化の際に前記基板上に前記物質を成膜させない電圧は、2回目以降の前記磁場形成手段からの磁場の変化の際に前記ターゲットに印加する電圧の30%以下の電圧である
    ことを特徴とする請求項1記載のスパッタ方法。
JP2005267324A 2005-09-14 2005-09-14 スパッタ方法 Pending JP2007077454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267324A JP2007077454A (ja) 2005-09-14 2005-09-14 スパッタ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267324A JP2007077454A (ja) 2005-09-14 2005-09-14 スパッタ方法

Publications (1)

Publication Number Publication Date
JP2007077454A true JP2007077454A (ja) 2007-03-29

Family

ID=37938055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267324A Pending JP2007077454A (ja) 2005-09-14 2005-09-14 スパッタ方法

Country Status (1)

Country Link
JP (1) JP2007077454A (ja)

Similar Documents

Publication Publication Date Title
US9627459B2 (en) Display device having sealing material
US6930047B2 (en) Dry etching apparatus, etching method, and method of forming a wiring
TWI447915B (zh) 半導體裝置的製造方法
JP2009117398A (ja) 発光装置
JP2010109394A (ja) 発光装置及びその作製方法
JP2003288983A (ja) 発光装置およびその作製方法、及び製造装置
JP2007180511A (ja) 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル
CN107507839A (zh) 一种阵列基板及其制造方法
KR20160006871A (ko) 박막 트랜지스터 제조방법 및 박막 트랜지스터를 포함하는 표시기판 제조방법
JP2007077454A (ja) スパッタ方法
US20070298610A1 (en) Method for producing electro-optical apparatus
JP2008053642A (ja) 半導体薄膜、薄膜トランジスタ、それらの製造方法、及び半導体薄膜の製造装置
KR101402961B1 (ko) 비정질 인듐-갈륨-징크-옥사이드 박막 증착용 스퍼터링 장치와, 이를 이용한 전자기기용 기판 및 디스플레이 장치 제조 방법
JP2010271445A (ja) 電気光学装置、電気光学装置の製造方法
JP2010037594A (ja) スパッタリング装置
KR20240022051A (ko) 증착 장치 및 이를 이용한 표시 장치의 제조 방법
KR100968874B1 (ko) 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법
KR101003157B1 (ko) 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법
KR101007665B1 (ko) 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법
KR102194765B1 (ko) 대향 스퍼터링 장치의 타겟 모듈, 대향 스퍼터링 장치 및 이를 이용한 박막 증착 방법
KR100977622B1 (ko) 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법
KR20110009953A (ko) 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
KR20050049654A (ko) 스퍼터링 장치
JP2009270153A (ja) 薄膜形成方法及び多層構造体の製造方法
JP2003003265A (ja) プラズマ試料処理法、薄膜及び平面表示装置