KR101003157B1 - 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 - Google Patents
금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 Download PDFInfo
- Publication number
- KR101003157B1 KR101003157B1 KR1020080063787A KR20080063787A KR101003157B1 KR 101003157 B1 KR101003157 B1 KR 101003157B1 KR 1020080063787 A KR1020080063787 A KR 1020080063787A KR 20080063787 A KR20080063787 A KR 20080063787A KR 101003157 B1 KR101003157 B1 KR 101003157B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal catalyst
- doping
- process chamber
- negative electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
Claims (36)
- 금속촉매를 매개로 하여 비정질실리콘을 결정화하기 위해, 비정질실리콘이 형성된 기판 상에 금속촉매을 도핑하는 공정이 진행되는 공정챔버를 포함하는 다수의 챔버들과;상기 공정챔버의 높이방향을 따라 고정되고, 전면에 플라즈마를 형성하는 음극부와;상기 공정챔버에 위치하고, 윈도우를 갖는 하우징과;상기 기판에 상기 금속촉매를 도핑하기 위해, 상기 기판이 상기 윈도우를 통해 상기 음극부를 바라보며 상기 공정챔버의 길이방향으로 선형운동을 하도록 움직이는 캐리어를 포함하는 금속촉매도핑장비.
- 제 1 항에 있어서,상기 하우징은, 상기 윈도우에 마련된 적어도 하나의 창살을 포함하는 금속촉매도핑장비.
- 제 2 항에 있어서,상기 창살은, 서로 교차하는 제 1 창살과 제 2 창살을 포함하는 금속촉매도핑장비.
- 제 3 항에 있어서,상기 제 1 창살은, 상기 윈도우의 길이방향을 따라 연장되거나 상기 윈도우의 길이방향을 기준축으로 기울어져 연장된 금속촉매도핑장비.
- 제 1 항에 있어서,상기 하우징은, 접지되거나 전압을 인가받는 금속촉매도핑장비.
- 제 1 항에 있어서,상기 하우징은, 상기 공정챔버의 내벽과 함께 상기 음극부를 수용하고 상기 플라즈마를 가두는 공간을 형성하는 금속촉매도핑장비.
- 제 1 항에 있어서,상기 음극부는, 상기 공정챔버의 높이방향을 따라 배치된 다수의 부음극부를 포함하는 금속촉매도핑장비.
- 제 7 항에 있어서,상기 다수의 부음극부 중 적어도 하나에 대해, 상기 기판과의 이격거리와 상기 기판에 투사되는 투사면적 중 적어도 하나가 조절되는 금속촉매도핑장비.
- 제 8 항에 있어서,상기 이격거리의 조절은, 상기 다수의 부음극부 중 적어도 하나가 상기 기판을 향하는 방향으로 전진하거나, 상기 기판을 향하는 방향과 반대방향으로 후진하여 이루어지는 금속촉매도핑장비.
- 제 8 항에 있어서,상기 투사면적의 조절은, 상기 다수의 부음극부 중 적어도 하나가 회전하여 이루어지는 금속촉매도핑장비.
- 제 8 항에 있어서,상기 다수의 부음극부에 대해, 상기 이격거리와 상기 투사면적 중 적어도 하나에 대한 조절이, 서로 독립적으로 이루어지는 금속촉매도핑장비.
- 제 1 항에 있어서,상기 다수의 챔버들은, 상기 캐리어가 연속적으로 이동하는 기판이송로를 따라 배치된 금속촉매도핑장비.
- 제 12 항에 있어서,상기 공정챔버는, 상기 음극부가 설치된 도핑부와, 상기 도핑부 양측에 각각 위치하여 상기 기판을 수용하는 제 1 및 2 예비부를 포함하는 금속촉매도핑장비.
- 제 1 항에 있어서,상기 음극부는, 비자석형태의 음극부인 금속촉매도핑장비.
- 금속촉매를 매개로 하여 비정질실리콘을 결정화하기 위해, 음극부를 갖는 공정챔버에서 상기 비정질실리콘이 형성된 기판 상에 금속촉매를 도핑하는 단계로서,상기 기판이, 상기 공정챔버에 위치하는 하우징에 형성된 윈도우를 통해, 상기 공정챔버의 높이방향을 따라 고정된 음극부를 바라보며 상기 공정챔버의 길이방향으로 선형운동을 하여 상기 금속촉매를 도핑하는 금속촉매도핑방법.
- 제 15 항에 있어서,상기 하우징은, 상기 윈도우에 마련된 적어도 하나의 창살을 포함하는 금속촉매도핑방법.
- 제 16 항에 있어서,상기 창살은, 서로 교차하는 제 1 창살과 제 2 창살을 포함하는 금속촉매도핑방법.
- 제 17 항에 있어서,상기 제 1 창살은, 상기 윈도우의 길이방향을 따라 연장되거나 상기 윈도우의 길이방향을 기준축으로 기울어져 연장된 금속촉매도핑방법.
- 제 15 항에 있어서,상기 하우징은, 접지되거나 전압을 인가받는 금속촉매도핑방법.
- 제 15 항에 있어서,상기 하우징은, 상기 공정챔버의 내벽과 함께 상기 음극부를 수용하고, 상기 음극부 전면에 형성되는 플라즈마를 가두는 공간을 형성하는 금속촉매도핑방법.
- 제 15 항에 있어서,상기 음극부는, 상기 공정챔버의 높이방향을 따라 배치된 다수의 부음극부를 포함하는 금속촉매도핑방법.
- 제 21 항에 있어서,상기 다수의 부음극부 중 적어도 하나에 대해, 상기 기판과의 이격거리와 상기 기판에 투사되는 투사면적 중 적어도 하나를 조절하는 단계를 더욱 포함하는 금속촉매도핑방법.
- 제 22 항에 있어서,상기 이격거리를 조절하는 단계는, 상기 다수의 부음극부 중 적어도 하나가 상기 기판을 향하는 방향으로의 전진하거나, 상기 기판을 향하는 방향과 반대방향으로의 후진하여 이루어지는 금속촉매도핑방법.
- 제 22 항에 있어서,상기 투사면적을 조절하는 단계는, 상기 다수의 음극부 중 적어도 하나가 회전하여 이루어지는 금속촉매도핑방법.
- 제 22 항에 있어서,상기 다수의 부음극부에 대해, 상기 이격거리와 상기 투사면적 중 적어도 하나를, 서로 독립적으로 조절하는 금속촉매도핑방법.
- 제 15 항에 있어서,상기 기판은, 상기 공정챔버를 포함하는 다수의 챔버들이 배치되며 연속적으로 이어지는 기판이송로를 따라 이동하는 금속촉매도핑방법.
- 제 26 항에 있어서,상기 기판은, 상기 금속촉매를 도핑하기 전후 각각에, 상기 음극부가 설치된 공정챔버의 도핑부 양측에 위치하는 상기 공정챔버의 제 1 및 2 예비부에 수용되는 금속촉매도핑방법.
- 제 15 항에 있어서,상기 금속촉매가 도핑되는 기판은, 상기 비정질실리콘이 증착된 기판과, 상기 비정질실리콘 상에 상기 비정질실리콘을 부분적으로 노출하는 차단패턴이 형성된 기판과, 상기 비정질실리콘을 덮는 덮개층이 형셩된 기판 중 어느 하나인 금속촉매도핑방법.
- 기판 상에 비정질실리콘을 형성하는 단계와;음극부를 갖는 공정챔버에서 상기 비정질실리콘이 형성된 기판 상에 금속촉매를 도핑하는 단계로서,상기 기판이, 상기 공정챔버에 위치하는 하우징에 형성된 윈도우를 통해, 상기 공정챔버의 높이방향을 따라 고정된 음극부를 바라보며 상기 공정챔버의 길이방향으로 선형운동을 하여 상기 금속촉매를 도핑하는 단계와;상기 금속촉매를 매개로 하여 상기 비정질실리콘을 결정화하는 단계와;상기 결정화된 실리콘과 함께 박막트랜지스터를 구성하는 게이트전극과 소스 및 드레인전극을 형성하는 단계와;상기 박막트랜지스터와 전기적으로 연결되며, 제 1 및 2 전극과 상기 제 1 및 2 전극 사이에 위치하는 유기발광물질을 포함하는 유기발광다이오드를 형성하는 단계를 포함하는유기전계발광소자 제조방법.
- 제 29 항에 있어서,상기 하우징은, 상기 윈도우에 마련된 적어도 하나의 창살을 포함하며, 접지되거나 전압을 인가받는 유기전계발광소자 제조방법.
- 제 29 항에 있어서,상기 음극부는, 상기 공정챔버의 높이방향을 따라 배치된 다수의 부음극부를 포함하는 유기전계발광소자 제조방법.
- 제 31 항에 있어서,상기 다수의 부음극부 중 적어도 하나에 대해, 상기 기판과의 이격거리와 상기 기판에 투사되는 투사면적 중 적어도 하나를 조절하는 단계를 더욱 포함하는 유기전계발광소자 제조방법.
- 기판 상에 비정질실리콘을 형성하는 단계와;음극부를 갖는 공정챔버에서 상기 비정질실리콘이 형성된 기판 상에 금속촉매를 도핑하는 단계로서,상기 기판이, 상기 공정챔버에 위치하는 하우징에 형성된 윈도우를 통해, 상기 공정챔버의 높이방향을 따라 고정된 음극부를 바라보며 상기 공정챔버의 길이방향으로 선형운동을 하여 상기 금속촉매를 도핑하는 단계와;상기 금속촉매를 매개로 하여 상기 비정질실리콘을 결정화하는 단계와;상기 결정화된 실리콘과 함께 박막트랜지스터를 구성하는 게이트전극과 소스 및 드레인전극을 형성하는 단계와;상기 박막트랜지스터와 전기적으로 연결되는 화소전극을 형성하는 단계를 포함하는액정표시장치 제조방법.
- 제 33 항에 있어서,상기 하우징은, 상기 윈도우에 마련된 적어도 하나의 창살을 포함하며, 접지되거나 전압을 인가받는 액정표시장치 제조방법.
- 제 33 항에 있어서,상기 음극부는, 상기 공정챔버의 높이방향을 따라 배치된 다수의 부음극부를 포함하는 액정표시장치 제조방법.
- 제 35 항에 있어서,상기 다수의 부음극부 중 적어도 하나에 대해, 상기 기판과의 이격거리와 상기 기판에 투사되는 투사면적 중 적어도 하나를 조절하는 단계를 더욱 포함하는 액정표시장치 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063787A KR101003157B1 (ko) | 2008-07-02 | 2008-07-02 | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080063787A KR101003157B1 (ko) | 2008-07-02 | 2008-07-02 | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100003792A KR20100003792A (ko) | 2010-01-12 |
KR101003157B1 true KR101003157B1 (ko) | 2010-12-22 |
Family
ID=41813499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080063787A KR101003157B1 (ko) | 2008-07-02 | 2008-07-02 | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101003157B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296729A (ja) | 2003-03-26 | 2004-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR100636343B1 (ko) | 2005-08-16 | 2006-10-18 | 주식회사 에이브이엠에스 | 저온 폴리 실리콘 결정화용 촉매 금속 도핑 장치 |
-
2008
- 2008-07-02 KR KR1020080063787A patent/KR101003157B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296729A (ja) | 2003-03-26 | 2004-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR100636343B1 (ko) | 2005-08-16 | 2006-10-18 | 주식회사 에이브이엠에스 | 저온 폴리 실리콘 결정화용 촉매 금속 도핑 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20100003792A (ko) | 2010-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8609476B2 (en) | Manufacturing method of light emitting device | |
US9627459B2 (en) | Display device having sealing material | |
US8882922B2 (en) | Organic layer deposition apparatus | |
EP2290118A2 (en) | Thin film deposition apparatus and method of manufacturing organic light-emitting display apparatus using the same | |
CN103299712B (zh) | 被成膜基板和有机el显示装置 | |
US7223504B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
US9234270B2 (en) | Electrostatic chuck, thin film deposition apparatus including the electrostatic chuck, and method of manufacturing organic light emitting display apparatus by using the thin film deposition apparatus | |
KR20030069896A (ko) | 발광 장치 및 그의 제조 방법, 그리고 제조 장치의 조작방법 | |
JP4558277B2 (ja) | 発光装置の作製方法 | |
KR101003157B1 (ko) | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 | |
KR101007665B1 (ko) | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 | |
KR100977622B1 (ko) | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 | |
KR100968874B1 (ko) | 금속촉매도핑장비 및 도핑방법과 이를 이용한평판표시장치제조방법 | |
WO2004042781A2 (en) | Thin film transistor array panel | |
KR20060042459A (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
JP2007077454A (ja) | スパッタ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131212 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141216 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161213 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180105 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191231 Year of fee payment: 10 |