JP2007073762A - Method of releasing in burn-in test and alignment device for use in burn-in test - Google Patents

Method of releasing in burn-in test and alignment device for use in burn-in test Download PDF

Info

Publication number
JP2007073762A
JP2007073762A JP2005259649A JP2005259649A JP2007073762A JP 2007073762 A JP2007073762 A JP 2007073762A JP 2005259649 A JP2005259649 A JP 2005259649A JP 2005259649 A JP2005259649 A JP 2005259649A JP 2007073762 A JP2007073762 A JP 2007073762A
Authority
JP
Japan
Prior art keywords
inspection
electrode
electrodes
substrate
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005259649A
Other languages
Japanese (ja)
Inventor
Kenji Yamada
健司 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005259649A priority Critical patent/JP2007073762A/en
Publication of JP2007073762A publication Critical patent/JP2007073762A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reliably prevent generation of a drag dent in the surface of a bump electrode caused by the material of a wiring board in a releasing step in a burn-in test. <P>SOLUTION: A method of releasing in a burn-in test includes a series of steps of: bringing inspecting electrodes of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer 1, located on the upper surface of a wafer tray 30 into contact with probe electrodes provided on a wiring substrate 13 of an inspection board 5 supported by a reception base 23; collectively inspecting electrical characteristics of the plurality of semiconductor integrated circuit elements; sucking a stage 29 on the lower surface of the wafer tray 30; and releasing the probe electrodes from the inspecting electrodes. The releasing method comprises a step (a) of releasing fixing of a position of the inspecting board 5 in a horizontal direction immediately before the stage 29 is sucked on the lower surface of the wafer tray 30, and a step (b) of releasing the probe electrodes from the inspecting electrodes with the fixing of the position of the inspecting board 5 being released and with the stage 29 being sucked on the lower surface of the wafer tray 30. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、バーンイン検査に関するものであって、特に、バーンイン検査における引き離し方法及びバーンイン検査に用いるアライメント装置に関するものである。   The present invention relates to burn-in inspection, and more particularly to a separation method in burn-in inspection and an alignment apparatus used for burn-in inspection.

半導体ウエハ上に複数の半導体集積回路素子(以下、半導体チップと記す)が形成されてなる半導体装置は、従来、ボンディングワイヤにより半導体チップとリードフレームとを電気的に接続し、樹脂又はセラミックスにより封止した状態で、回路基板に実装されてきた。   2. Description of the Related Art Conventionally, a semiconductor device in which a plurality of semiconductor integrated circuit elements (hereinafter referred to as “semiconductor chips”) are formed on a semiconductor wafer has electrically connected the semiconductor chip and the lead frame with bonding wires and sealed with resin or ceramics. It has been mounted on a circuit board in a stopped state.

しかしながら、近年では、半導体装置が搭載された電子機器の小型化及び低価格化の進展が目覚しく、半導体装置の小型化及び低価格化に対する要求が強まっており、このため、近年では、半導体チップを半導体ウエハから切り出したままの状態で、回路基板に実装する方法が主流になりつつあり、このような半導体チップを低価格で提供すると共に、このような半導体チップ(ベアチップ)の品質を保証することが強く望まれている。   However, in recent years, the progress of miniaturization and price reduction of electronic devices in which semiconductor devices are mounted has been remarkable, and the demand for miniaturization and price reduction of semiconductor devices has been increasing. The method of mounting on a circuit board while being cut out from a semiconductor wafer is becoming mainstream, and such a semiconductor chip is provided at a low price and the quality of such a semiconductor chip (bare chip) is guaranteed. Is strongly desired.

ここで、半導体チップの品質を保証するためには、半導体ウエハ上に複数の半導体チップが形成された状態で、例えば、バーンイン等の検査を行うことによって、潜在欠陥を持つ半導体チップを予め除去することが必要である。このとき、複数の半導体チップの各々に対してバーンイン検査を行う、又は複数の半導体チップに対して数個ずつ毎にバーンイン検査を行うことは、時間的にもコスト的にも現実的ではない。そのため、半導体ウエハ上に形成されている全ての半導体チップに対して、一括してバーンイン検査を行う方法が開発されつつある。   Here, in order to guarantee the quality of the semiconductor chip, the semiconductor chip having a latent defect is removed in advance by performing an inspection such as burn-in in a state where a plurality of semiconductor chips are formed on the semiconductor wafer. It is necessary. At this time, it is not realistic in terms of time and cost to perform burn-in inspection for each of the plurality of semiconductor chips or to perform burn-in inspection for each of the plurality of semiconductor chips. Therefore, a method for performing a burn-in inspection on all semiconductor chips formed on a semiconductor wafer is being developed.

半導体ウエハ上に形成されている複数の半導体チップに対して、一括してバーンイン検査を行うには、半導体チップにおけるパッド電極の各々に電圧を同時に印加して、半導体チップの各々を動作させる必要がある。そのため、半導体チップにおけるパッド電極の配置に合わせて、例えば、導電性材料よりなるプローブ針が配列されたプローブカードを準備する必要がある。しかしながら、パッド電極の配置に合わせて、非常に多く(通常、数万個以上)のプローブ針をプローブカード上に配列させなければならず、数量の点からも価格の点からも実現することは困難である。   In order to perform a burn-in inspection on a plurality of semiconductor chips formed on a semiconductor wafer, it is necessary to simultaneously apply a voltage to each pad electrode in the semiconductor chip to operate each semiconductor chip. is there. Therefore, for example, a probe card in which probe needles made of a conductive material are arranged needs to be prepared in accordance with the arrangement of the pad electrodes in the semiconductor chip. However, very many (usually tens of thousands or more) probe needles must be arranged on the probe card in accordance with the arrangement of the pad electrodes, and this can be realized in terms of quantity and price. Have difficulty.

そこで、近年では、プローブ電極として、プローブ針ではなく、突起状の接続電極であるバンプ電極が用いられ、半導体チップにおけるパッド電極の配置に合わせて、プローブカード上にバンプ電極を配列させることにより、パッド電極の各々とバンプ電極の各々とを一括して接触させることができるので、パッド電極の各々に電圧を同時に印加させることができる。このように、プローブ電極としてバンプ電極を用いることにより、半導体ウエハ上に形成された複数の半導体チップに対して、一括してバーンイン検査を行うことが可能である(例えば、特許文献1参照)。   Therefore, in recent years, as a probe electrode, a bump electrode that is a protruding connection electrode is used instead of a probe needle, and by arranging the bump electrode on the probe card according to the arrangement of the pad electrode in the semiconductor chip, Since each of the pad electrodes and each of the bump electrodes can be brought into contact with each other, a voltage can be simultaneously applied to each of the pad electrodes. As described above, by using the bump electrode as the probe electrode, it is possible to perform a burn-in inspection on a plurality of semiconductor chips formed on the semiconductor wafer in a lump (see, for example, Patent Document 1).

ここで、半導体チップにおける複数のパッド電極の各々と、プローブカード上に配列された複数のバンプ電極の各々とを確実に接触させるためには、パッド電極の配置位置とバンプ電極の配置位置とを観測しながら、両者の位置合わせ(アライメント)を精度良く行わなければならない。   Here, in order to reliably contact each of the plurality of pad electrodes in the semiconductor chip and each of the plurality of bump electrodes arranged on the probe card, the arrangement position of the pad electrodes and the arrangement position of the bump electrodes are determined. While observing, both must be aligned with high precision.

一般に、アライメントは、アライメント装置内において、プローブカード上に配列された複数のバンプ電極の各々の位置を基準にして、バンプ電極の各々と半導体ウエハ上に形成された複数の半導体チップにおけるパッド電極の各々とが接触するように、半導体ウエハを相対的に移動させることによって行われている。また、プローブカードに、例えば、開口部等のアライメントマークを形成し、画像認識装置を用いて、画像処理が施されたアライメントマークの位置を認識して、バンプ電極の各々とパッド電極の各々とが接触するように、半導体ウエハを相対的に移動させる方法も提案されている(例えば、特許文献2参照)。   In general, in the alignment apparatus, each of the bump electrodes and the pad electrodes in the plurality of semiconductor chips formed on the semiconductor wafer are referenced with respect to the positions of the plurality of bump electrodes arranged on the probe card. This is done by relatively moving the semiconductor wafers so that they are in contact with each other. Further, for example, an alignment mark such as an opening is formed on the probe card, and the position of the alignment mark subjected to the image processing is recognized using an image recognition device, and each of the bump electrode and each of the pad electrodes is recognized. There has also been proposed a method of relatively moving the semiconductor wafer so as to come into contact with each other (see, for example, Patent Document 2).

このように、半導体ウエハ上に形成された複数の半導体チップに対して、一括してバーンイン検査を行うには、プローブカードにおける各バンプ電極と半導体ウエハにおける各パッド電極との位置合わせを精度良く行うことが重要であり、更には、プローブカード(:第1の基板)における各バンプ電極と半導体ウエハ(:第2の基板)における各パッド電極とを均一に貼り合わせることも重要である。   As described above, in order to perform a burn-in inspection on a plurality of semiconductor chips formed on a semiconductor wafer, the bump electrodes on the probe card and the pad electrodes on the semiconductor wafer are accurately aligned. In addition, it is also important to uniformly bond each bump electrode on the probe card (: first substrate) and each pad electrode on the semiconductor wafer (: second substrate).

例えば、近年では、第1の基板と第2の基板とを均一に貼り合わせるための、第1の方法として、第1の基板を下降させて、第1の基板の下方に配置されステージ上に支持された第2の基板に、第1の基板を貼り合わせる際に、第2の基板がステージから浮上している状態で、第1の基板を下降させて、第1の基板(貼り合わせる側)に第2の基板(貼り合わされる側)を倣わせる方法が提案されている(例えば、特許文献3参照)。また、第2の方法として、第1の基板を下降させて、第1の基板の下方に配置された第2の基板に、第1の基板を貼り合わせる際に、第1の基板の上面に弾性部材が設けられている状態で、第1の基板を下降させて、第2の基板(貼り合わされる側)に第1の基板(貼り合わせる側)を沿わせる方法が提案されている(例えば、特許文献4又は特許文献5参照)。   For example, in recent years, as a first method for uniformly bonding a first substrate and a second substrate, the first substrate is lowered and placed below the first substrate on the stage. When the first substrate is bonded to the supported second substrate, the first substrate is lowered while the second substrate is floating from the stage, and the first substrate (the bonding side) ) Has been proposed (see Patent Document 3, for example). Further, as a second method, when the first substrate is lowered and bonded to the second substrate disposed below the first substrate, the first substrate is attached to the upper surface of the first substrate. A method has been proposed in which the first substrate is lowered in a state where the elastic member is provided, and the first substrate (bonding side) is aligned with the second substrate (bonding side) (for example, Patent Document 4 or Patent Document 5).

以下に、バーンイン検査に用いられる装置について、図13を参照しながら説明する。図13は、バーンイン検査に用いられる装置について示す図である。一般に、バーンイン検査は、バーンイン検査に長時間(平均的に、約3時間)を要するのに対し、アライメント動作に短時間(平均的に、約5分間)を要するので、貼り合わせ工程とバーンイン検査工程との各々は別々の装置内で行われ、図13に示すように、アライメント装置36とバーンイン検査装置37とに分かれている場合が多い。更には、バーンイン検査時間(平均的に、約3時間)とアライメント動作時間(平均的に、約5分間)との間に大きな差異があることから、アライメント装置36は、貼り合わせ機能と引き離し機能とを兼用する場合が多い。   Hereinafter, an apparatus used for burn-in inspection will be described with reference to FIG. FIG. 13 is a diagram showing an apparatus used for burn-in inspection. In general, the burn-in inspection requires a long time (on average, about 3 hours) while the burn-in inspection requires a short time (on average, about 5 minutes). Each of the steps is performed in a separate apparatus, and is often divided into an alignment apparatus 36 and a burn-in inspection apparatus 37 as shown in FIG. Furthermore, since there is a large difference between the burn-in inspection time (on average, about 3 hours) and the alignment operation time (on average, about 5 minutes), the alignment device 36 has a bonding function and a separation function. Often used as both.

上記の場合、半導体ウエハは、検査ボード5に搭載された状態で、アライメント装置36とバーンイン検査装置37との間を搬送される。具体的には、図13に示すように、検査ボード5は、主要な構成要素としてプローブカード6を含んでおり、検査ボード5を構成するプローブカード6上には、プローブカード6上に配列された複数のバンプ電極の各々と、半導体ウエハ上に形成された複数の半導体チップにおけるパッド電極の各々とが貼り合わされた状態で、半導体ウエハが搭載されている。半導体ウエハが搭載された検査ボード5は、図13に示すように、アライメント装置36とバーンイン検査装置37との間を搬送されて、アライメント装置36内では、貼り合わせ工程/引き離し工程が行われると共に、バーンイン検査装置37内では、バーンイン検査工程が行われる。   In the above case, the semiconductor wafer is transferred between the alignment device 36 and the burn-in inspection device 37 while being mounted on the inspection board 5. Specifically, as shown in FIG. 13, the inspection board 5 includes a probe card 6 as a main component, and is arranged on the probe card 6 on the probe card 6 constituting the inspection board 5. The semiconductor wafer is mounted in a state where each of the plurality of bump electrodes is bonded to each of the pad electrodes in the plurality of semiconductor chips formed on the semiconductor wafer. As shown in FIG. 13, the inspection board 5 on which the semiconductor wafer is mounted is transported between an alignment device 36 and a burn-in inspection device 37, and in the alignment device 36, a bonding process / separation process is performed. In the burn-in inspection apparatus 37, a burn-in inspection process is performed.

以下に、バーンイン検査について、図14(a) 及び(b) 並びに図15(a) 及び(b) を参照しながら簡単に説明する。図14(a) 及び(b) は、バーンイン検査における貼り合わせ方法について示す要部工程断面図であり、また、図15(a) 及び(b) は、バーンイン検査における引き離し方法について示す要部工程断面図である。ここで、バーンイン検査については、詳細に後述する( [発明を実施するための最良の形態] 参照)ので、以下の説明では簡単に説明する。
<アライメント装置による貼り合わせ工程>
まず、図14(a) に示すように、アライメント装置内において、検査ボード5を構成するプローブカード6におけるコンタクトプローブ15上に配列された複数のバンプ電極(図示せず)の各々と、ウエハトレイ30に設置された半導体ウエハ1上に形成された複数の半導体チップ(図示せず)におけるパッド電極(図示せず)の各々とが、互いに対応するように、検査ボード5に対する半導体ウエハ1の位置合わせステップを行う。
The burn-in inspection will be briefly described below with reference to FIGS. 14 (a) and 14 (b) and FIGS. 15 (a) and 15 (b). 14 (a) and 14 (b) are principal part process sectional views showing the bonding method in the burn-in inspection, and FIGS. 15 (a) and 15 (b) are principal part processes showing the separating method in the burn-in inspection. It is sectional drawing. Here, since the burn-in inspection will be described later in detail (see [Best Mode for Carrying Out the Invention]), it will be briefly described in the following description.
<Bonding process by alignment device>
First, as shown in FIG. 14A, each of a plurality of bump electrodes (not shown) arranged on the contact probe 15 in the probe card 6 constituting the inspection board 5 and the wafer tray 30 in the alignment apparatus. Alignment of the semiconductor wafer 1 with respect to the inspection board 5 so that each of the pad electrodes (not shown) in the plurality of semiconductor chips (not shown) formed on the semiconductor wafer 1 placed on the inspection board 5 corresponds to each other. Do step.

次に、図14(b) に示すように、ステージ29を上昇させて、ウエハトレイ30内に設置された半導体ウエハ1上に形成された複数の半導体チップにおけるパッド電極の各々を、検査ボード5を構成するプローブカード6におけるコンタクトプローブ15上に配列された複数のバンプ電極の各々に接触させる。次に、図14(b) に示すように、高真空用カプラ32に連結されている真空引き用ノズル(図示せず)を用いて、ウエハトレイ30の上面に設けられたシールリング31がコンタクトプローブ15に密着することによって形成された空間内の雰囲気の真空引きを行う。   Next, as shown in FIG. 14 (b), the stage 29 is raised, and each of the pad electrodes in the plurality of semiconductor chips formed on the semiconductor wafer 1 installed in the wafer tray 30 is replaced with the inspection board 5. Each of the bump electrodes arranged on the contact probe 15 in the probe card 6 to be configured is brought into contact with each other. Next, as shown in FIG. 14B, the seal ring 31 provided on the upper surface of the wafer tray 30 is contact probe by using a vacuuming nozzle (not shown) connected to the high vacuum coupler 32. The atmosphere in the space formed by being in close contact with the vacuum is evacuated.

このように、空間内の雰囲気を大気状態から真空状態へ調整することにより、空間外の大気圧を利用して、各バンプ電極と各パッド電極との間に、各バンプ電極と各パッド電極とが互いに接触するように、各バンプ電極と各パッド電極とが接触する面に対して垂直な方向に、瞬時に且つ均一に力を働かせることができるので、各バンプ電極と各パッド電極とを平行且つ均一に貼り合わせることができる。
<バーンイン検査装置による検査工程>
各バンプ電極と各パッド電極との貼り合わせ工程後、半導体ウエハ1が搭載された検査ボード5は、アライメント装置内から取り出され、バーンイン検査装置内へ搬送される。バーンイン検査装置内において、高温(例えば、125℃の温度)の下、各パッド電極に貼り合わせた各バンプ電極を用いて、半導体チップの各々に電圧を同時に印加して、半導体チップの各々を同時に動作させて、半導体チップの各々における電気的特性について検査を行う。
<アライメント装置による引き離し工程>
バーンインによる半導体チップの検査工程後、半導体ウエハ1が搭載された検査ボード5は、バーンイン検査装置内から取り出され、アライメント装置内へ搬送される。アライメント装置内において、図15(a) に示すように、ウエハトレイ30とステージ29とが互いに対応するように、ウエハトレイ30に対するステージ29の位置合わせステップを行う。
In this way, by adjusting the atmosphere in the space from the atmospheric state to the vacuum state, using the atmospheric pressure outside the space, between each bump electrode and each pad electrode, each bump electrode and each pad electrode Can be applied instantaneously and uniformly in a direction perpendicular to the surface where each bump electrode and each pad electrode are in contact with each other, so that each bump electrode and each pad electrode are parallel to each other. And it can stick together uniformly.
<Inspection process with burn-in inspection equipment>
After the bonding process of each bump electrode and each pad electrode, the inspection board 5 on which the semiconductor wafer 1 is mounted is taken out from the alignment apparatus and transferred into the burn-in inspection apparatus. In the burn-in inspection apparatus, a voltage is simultaneously applied to each semiconductor chip using each bump electrode bonded to each pad electrode at a high temperature (for example, a temperature of 125 ° C.), and each semiconductor chip is simultaneously applied. Operate and test for electrical characteristics in each of the semiconductor chips.
<Drawing process by alignment device>
After the semiconductor chip inspection process by burn-in, the inspection board 5 on which the semiconductor wafer 1 is mounted is taken out from the burn-in inspection apparatus and transferred into the alignment apparatus. In the alignment apparatus, as shown in FIG. 15A, the stage 29 is aligned with the wafer tray 30 so that the wafer tray 30 and the stage 29 correspond to each other.

次に、ステージ29を上昇させて、ステージ29の上面をウエハトレイ30の下面に吸着させた後、図15(b) に示すように、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の雰囲気を真空状態から大気状態へ開放させながら、ステージ29を下降させて、各パッド電極と各バンプ電極との引き離しステップを行うことにより、検査ボード5と半導体ウエハ1とを互いに分離させる。   Next, after the stage 29 is raised and the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30, the seal ring 31 is formed in close contact with the contact probe 15 as shown in FIG. While releasing the atmosphere in the space from the vacuum state to the atmospheric state, the stage 29 is lowered to separate the pad electrode and the bump electrode, thereby separating the inspection board 5 and the semiconductor wafer 1 from each other. .

以上のようにして、バーンイン検査が終了する。   As described above, the burn-in inspection is completed.

このように、バーンイン検査は、貼り合わせ工程/バーンイン検査工程/引き離し工程に大別され、具体的には、アライメント装置による各バンプ電極と各パッド電極との貼り合わせ工程の後、バーンイン検査装置による半導体チップの検査工程が行われ、続いて、アライメント装置による各バンプ電極と各パッド電極との引き離し工程が行なわれる。
特開平7−231019号公報 特開平11−154694号公報 特開平08−304835号公報 特開平11−326857号公報 特開2001−189553号公報
As described above, the burn-in inspection is roughly classified into the bonding process / burn-in inspection process / separation process. Specifically, after the bonding process between each bump electrode and each pad electrode by the alignment apparatus, the burn-in inspection apparatus uses the burn-in inspection. A semiconductor chip inspection step is performed, and subsequently, a step of separating each bump electrode and each pad electrode by the alignment apparatus is performed.
Japanese Patent Laid-Open No. 7-231019 Japanese Patent Laid-Open No. 11-154694 Japanese Patent Laid-Open No. 08-304835 JP 11-326857 A JP 2001-189553 A

しかしながら、バーンイン検査における引き離し方法では、以下に示す問題がある。   However, the separation method in the burn-in inspection has the following problems.

バーンイン検査における従来例に係る引き離し方法では、図15(a) に示すように、ウエハトレイ30に対するステージ29の位置合わせステップの際に、水平方向用シリンダ21及び鉛直方向用シリンダ22による押圧力によって、半導体ウエハ1が搭載された検査ボード5は規制されているので、検査ボード5を構成するプローブカード6における配線基板13に内部応力が発生する。更には、各パッド電極と各バンプ電極との引き離しステップの際に、ステージ29の上面がウエハトレイ30の下面に吸着することによって、配線基板13に更なる内部応力が発生する。   In the separation method according to the conventional example in the burn-in inspection, as shown in FIG. 15 (a), during the alignment step of the stage 29 with respect to the wafer tray 30, the pressing force by the horizontal cylinder 21 and the vertical cylinder 22 is used. Since the inspection board 5 on which the semiconductor wafer 1 is mounted is regulated, internal stress is generated in the wiring board 13 in the probe card 6 constituting the inspection board 5. Further, when the pad electrode and the bump electrode are separated, the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30, thereby generating further internal stress on the wiring substrate 13.

また、バーンイン検査における従来例に係る引き離し方法では、ウエハトレイ30の下面にステージ29の上面を吸着させて、図15(b) に示すように、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の雰囲気を真空状態から大気状態へ開放させながら、ステージ29を下降させることによって、各パッド電極と各バンプ電極との引き離しステップを行う。   In the separation method according to the conventional example in the burn-in inspection, the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30, and the seal ring 31 is in close contact with the contact probe 15 as shown in FIG. While releasing the atmosphere in the space from the vacuum state to the atmospheric state, the stage 29 is lowered to perform a step of separating each pad electrode from each bump electrode.

このように、配線基板13に内部応力が発生した状態では、空間内の雰囲気を真空状態から大気状態へ解放させる際に、配線基板13に内部応力による撓み又は歪みが発生するおそれがある。また、このように、大気に曝された状態では、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とを引き離すように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力を働かせることができないため、各パッド電極と各バンプ電極との引き離しを均一に行うことが困難であり、更には、配線基板13に撓み又は歪みが発生している場合、各パッド電極と各バンプ電極との引き離しを均一に行うことがより一層困難であるので、各パッド電極と各バンプ電極との引き離しを行うタイミングに差異が発生する。   As described above, in a state where the internal stress is generated in the wiring board 13, there is a possibility that the wiring board 13 may be bent or distorted due to the internal stress when the atmosphere in the space is released from the vacuum state to the atmospheric state. In addition, when exposed to the atmosphere as described above, each pad electrode and each bump electrode are in contact with each other so as to separate each pad electrode and each bump electrode between each pad electrode and each bump electrode. Since force cannot be applied in a direction perpendicular to the surface, it is difficult to uniformly separate each pad electrode and each bump electrode, and further, the wiring board 13 is bent or distorted. In this case, it is more difficult to uniformly separate each pad electrode and each bump electrode, so that a difference occurs in timing for separating each pad electrode and each bump electrode.

このため、引き離しステップの際に、貼り合わされた状態で残留する各パッド電極と各バンプ電極との間に、配線基板13に発生する内部応力によって、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が働くので、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生するという問題がある。   For this reason, the surface which each pad electrode and each bump electrode contact with each other by the internal stress which generate | occur | produces in the wiring board 13 between each pad electrode and each bump electrode which remain in the bonded state in the step of separating Since a force acts in a horizontal direction, there is a problem that a drag impression mark is generated by the bump electrode on the surface of the pad electrode.

ここで、第1の基板と第2の基板とを均一に貼り合わせる方法として、前述したように、第1の基板(貼り合わせる側)に第2の基板(貼り合わされる側)を倣わせる方法(例えば、前述した特許文献3参照)、又は第2の基板(貼り合わされる側)に第1の基板(貼り合わせる側)を沿わせる方法(例えば、前述した特許文献4及び5参照)を用いて、半導体ウエハ(第1の基板:貼り合わせる側)における各パッド電極と、プローブカード(第2の基板:貼り合わされる側)における各バンプ電極との貼り合わせを行った場合、半導体ウエハにプローブカードを倣わせる、又はプローブカードに半導体ウエハを沿わせるように、各パッド電極と各バンプ電極との貼り合わせを行うため、各パッド電極と各バンプ電極との貼り合わせ時に、各パッド電極と各バンプ電極との間に位置ズレが発生するので、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生するという問題がある。更には、各パッド電極と各バンプ電極との引き離し時においても、貼り合わせ時と同様に、各パッド電極と各バンプ電極との間に位置ズレが発生するので、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することが予想される。   Here, as a method for uniformly bonding the first substrate and the second substrate, as described above, the second substrate (side to be bonded) is copied to the first substrate (side to be bonded). A method (for example, refer to Patent Document 3 described above) or a method for aligning the first substrate (the side to be bonded) to the second substrate (the side to be bonded) (for example, refer to Patent Documents 4 and 5 described above). When the bonding is performed between each pad electrode on the semiconductor wafer (first substrate: bonding side) and each bump electrode on the probe card (second substrate: bonding side), In order to paste each pad electrode and each bump electrode so that the probe card is copied or along the semiconductor wafer to the probe card, when bonding each pad electrode and each bump electrode, Since misalignment between the pad electrode and the bump electrode is generated on the surface of the pad electrode, indentation marks dragging by the bump electrodes there is a problem that occurs. Further, even when the pad electrodes and the bump electrodes are separated from each other, a positional shift occurs between the pad electrodes and the bump electrodes as in the case of bonding. It is expected that a dragging impression will be generated.

このように、バーンイン検査では、貼り合わせ工程において、各パッド電極と各バンプ電極とを、均一に貼り合わせるだけでなく、平行に貼り合わせる必要があり、同様に、引き離し工程においても、各パッド電極と各バンプ電極とを平行且つ均一に引き離すことが非常に重要である。   Thus, in the burn-in inspection, in the bonding process, it is necessary not only to bond each pad electrode and each bump electrode uniformly but also to bond them in parallel. Similarly, in the separation process, each pad electrode It is very important to separate the bump electrodes from each other in parallel and uniformly.

更には、近年では、検査ボード5の製造コストの削減を図る、又は半導体チップへ印加する検査用電流の高電流化を図るために、プローブカード6における配線基板13を構成する材料として、ガラス材料ではなく樹脂材料が用いられつつある。   Furthermore, in recent years, a glass material is used as a material constituting the wiring board 13 in the probe card 6 in order to reduce the manufacturing cost of the inspection board 5 or to increase the current for inspection applied to the semiconductor chip. Instead, resin materials are being used.

ここで、配線基板13の平面度は、配線基板13を構成する材料によって決定されるものであり、具体的には、配線基板13を構成する材料の平面度精度によって、配線基板13の平面度に発生する誤差の程度が異なる。更には、配線基板13を構成する材料の機械的強度によって、配線基板13に発生する撓み又は歪みの頻度が異なる。   Here, the flatness of the wiring board 13 is determined by the material constituting the wiring board 13. Specifically, the flatness of the wiring board 13 is determined by the flatness accuracy of the material constituting the wiring board 13. The degree of error that occurs is different. Furthermore, the frequency of bending or distortion occurring in the wiring board 13 varies depending on the mechanical strength of the material constituting the wiring board 13.

一般に、樹脂材料は、ガラス材料と比較して平面度精度が悪い。このため、配線基板13を構成する材料として樹脂材料を用いた場合、配線基板13の平面度に誤差が発生し、更に、誤差の程度が大きい場合には、配線基板13の傾斜となって現れる。また、一般に、樹脂材料は、ガラス材料と比較して機械的強度が弱い。このため、配線基板13を構成する材料として樹脂材料を用いた場合、配線基板13に発生する内部応力によって、配線基板13に撓み又は歪みが発生する。   Generally, resin materials have poor flatness accuracy compared to glass materials. For this reason, when a resin material is used as the material constituting the wiring board 13, an error occurs in the flatness of the wiring board 13, and when the degree of error is large, the wiring board 13 appears as an inclination. . In general, resin materials have lower mechanical strength than glass materials. For this reason, when a resin material is used as a material constituting the wiring board 13, the wiring board 13 is bent or distorted due to internal stress generated in the wiring board 13.

このため、図15(a) に示すように、水平方向用シリンダ21及び鉛直方向用シリンダ22による押圧力よって、検査ボード5が規制された状態では、配線基板13の平面度の誤差、又は配線基板13の傾斜に起因して、検査ボード5を構成するプローブカード6における配線基板13に内部応力が発生する。更には、配線基板13に発生する内部応力の大きさ、及び配線基板13を構成する樹脂材料の機械的強度に起因して、配線基板13に撓み又は歪みが発生する。   For this reason, as shown in FIG. 15A, in the state where the inspection board 5 is regulated by the pressing force by the horizontal direction cylinder 21 and the vertical direction cylinder 22, the flatness error of the wiring board 13 or the wiring Due to the inclination of the substrate 13, internal stress is generated in the wiring substrate 13 in the probe card 6 constituting the inspection board 5. Furthermore, the wiring board 13 is bent or distorted due to the magnitude of internal stress generated in the wiring board 13 and the mechanical strength of the resin material constituting the wiring board 13.

このため、バーンイン検査における従来例に係る引き離し方法では、配線基板13を構成する材料として樹脂材料を用いた場合、引き離しステップの際に、配線基板13に内部応力による撓み又は歪みが発生するため、各パッド電極と各バンプ電極との引き離しを均一に行うことができないので、各パッド電極と各バンプ電極との引き離しを行うタイミングに顕著な差異が発生する。   For this reason, in the separation method according to the conventional example in the burn-in inspection, when a resin material is used as the material constituting the wiring substrate 13, the wiring substrate 13 is bent or distorted due to internal stress during the separation step. Since the separation between the pad electrodes and the bump electrodes cannot be performed uniformly, a significant difference occurs in the timing of performing the separation between the pad electrodes and the bump electrodes.

このため、引き離しステップの際に、貼り合わされた状態で残留する各パッド電極と各バンプ電極との間に、配線基板13に発生する内部応力によって、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が働くので、パッド電極の表面に、バンプ電極による引きずり圧痕跡が顕著に発生するという問題がある。このように、バーンイン検査における従来例に係る引き離し方法では、配線基板13を構成する材料に起因して、具体的には、該材料の平面度精度又は機械的強度に起因して、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生する。   For this reason, the surface which each pad electrode and each bump electrode contact with each other by the internal stress which generate | occur | produces in the wiring board 13 between each pad electrode and each bump electrode which remain in the bonded state in the step of separating Since a force is applied in a horizontal direction, there is a problem that a dragging impression by the bump electrode is remarkably generated on the surface of the pad electrode. Thus, in the separation method according to the conventional example in the burn-in inspection, due to the material constituting the wiring board 13, specifically, due to the flatness accuracy or mechanical strength of the material, the pad electrode A dragging impression due to the bump electrode is generated on the surface.

前記に鑑み、本発明の目的は、配線基板を構成する材料に影響されることなく、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことにより、引き離し時に、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを防止することができる、バーンイン検査における引き離し方法及びバーンイン検査に用いるアライメント装置を提供することである。   In view of the above, the object of the present invention is to perform the separation of each pad electrode and each bump electrode in a parallel and uniform manner without being affected by the material constituting the wiring substrate. Another object of the present invention is to provide a separation method in a burn-in inspection and an alignment apparatus used for the burn-in inspection, which can prevent the generation of a drag impression due to a bump electrode.

前記の課題を解決するために、本発明に係る引き離し方法は、ウエハトレイの上面に設置された半導体ウエハ上に形成された複数の半導体集積回路素子の各検査用電極を、受け台に支持された検査用基板の配線基板上に設けられた各プローブ電極に接触させて、複数の半導体集積回路素子の電気的特性を一括して検査した後に、ウエハトレイの下面にステージを吸着させて、各検査用電極と各プローブ電極とを引き離す一連の工程を含むバーンイン検査における引き離し方法であって、ステージをウエハトレイの下面に吸着させる直前に、検査用基板に対する水平方向における位置固定を解除する工程(a)と、検査用基板の位置固定が解除された状態で、ウエハトレイの下面にステージを吸着させて、各検査用電極と各プローブ電極とを引き離す工程(b)とを備えることを特徴とする。   In order to solve the above-described problems, in the separation method according to the present invention, each inspection electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer installed on the upper surface of a wafer tray is supported by a cradle. After inspecting the electrical characteristics of a plurality of semiconductor integrated circuit elements at once by contacting each probe electrode provided on the wiring board of the inspection substrate, the stage is adsorbed on the lower surface of the wafer tray for each inspection. A separation method in burn-in inspection including a series of steps of separating the electrodes and the probe electrodes, the step (a) of releasing the position fixing in the horizontal direction with respect to the inspection substrate immediately before the stage is attracted to the lower surface of the wafer tray; With the position of the inspection substrate being released, the stage is attracted to the lower surface of the wafer tray, and each inspection electrode and each probe electrode is pulled. Characterized in that it comprises a step (b) away.

本発明に係る引き離し方法によると、ステージをウエハトレイに吸着させる直前に、例えば、水平方向用シリンダによる、検査用基板に対する水平方向における位置固定を解除する工程を行う。   According to the separation method of the present invention, immediately before the stage is attracted to the wafer tray, for example, a step of releasing the position fixing in the horizontal direction with respect to the inspection substrate by the horizontal cylinder is performed.

これにより、引き離し工程の際に、受け台に支持された検査用基板に対して、水平方向における位置固定による押圧力が加重されることはないので、検査用基板の配線基板を構成する材料の平面度精度に起因して、配線基板に僅かな傾斜が発生することがあっても、検査用基板の配線基板に内部応力が発生することを防止することができる。   Thereby, in the separation process, the pressing force due to the position fixing in the horizontal direction is not applied to the inspection substrate supported by the cradle, so that the material constituting the wiring substrate of the inspection substrate can be reduced. Even if a slight inclination occurs in the wiring board due to the flatness accuracy, internal stress can be prevented from being generated in the wiring board of the inspection board.

このため、引き離し工程の際に、配線基板に発生する内部応力によって、配線基板に撓み又は歪みが発生することがないため、各検査用電極と各プローブ電極との引き離しを均一に行うと共に、各検査用電極と各プローブ電極との間に、配線基板に発生する内部応力によって、各検査用電極と各プローブ電極とが接触する面に対して水平な方向に力が働くことを防止することができるので、検査用電極の表面に、プローブ電極による引きずり圧痕跡が発生することを防止することができる。   For this reason, during the separation process, the internal stress generated in the wiring board does not cause bending or distortion in the wiring board, so that each inspection electrode and each probe electrode are uniformly separated, and each It is possible to prevent a force from acting in a horizontal direction with respect to a surface where each inspection electrode and each probe electrode are in contact between the inspection electrode and each probe electrode due to internal stress generated in the wiring board. Therefore, it is possible to prevent the occurrence of a dragging impression due to the probe electrode on the surface of the inspection electrode.

また、本発明に係る引き離し方法によると、ステージをウエハトレイに吸着させる直前に、例えば、水平方向用シリンダによる、検査用基板に対する水平方向における位置固定を解除するため、ステージをウエハトレイに吸着させる直前のウエハトレイの位置を、例えば、認識カメラを用いて認識させながら、ステージをウエハトレイに吸着させることができるので、ウエハトレイに対するステージの吸着を精度良く行うことができる。   Further, according to the pulling method according to the present invention, immediately before the stage is attracted to the wafer tray, for example, in order to release the position fixing in the horizontal direction with respect to the inspection substrate by the horizontal cylinder, immediately before the stage is attracted to the wafer tray. For example, the stage can be attracted to the wafer tray while recognizing the position of the wafer tray using a recognition camera, so that the stage can be attracted to the wafer tray with high accuracy.

このように、本発明に係る引き離し方法では、従来例のように、検査用基板の配線基板を構成する材料の平面度精度に起因して、配線基板の傾斜が発生することがあっても、半導体ウエハが搭載された検査用基板に対して、検査用基板に対する水平方向における位置固定による押圧力が加重されることはないので、配線基板の傾斜に起因して、配線基板に内部応力が発生することを防止することができる。   Thus, in the separation method according to the present invention, as in the conventional example, due to the flatness accuracy of the material constituting the wiring substrate of the inspection substrate, the wiring substrate may be inclined, The internal stress is generated in the wiring board due to the inclination of the wiring board because the pressing force due to the fixed position in the horizontal direction with respect to the inspection board is not applied to the inspection board on which the semiconductor wafer is mounted. Can be prevented.

本発明に係る引き離し方法において、検査用基板の位置固定を解除する工程(a)は、検査用基板に対する鉛直方向における位置固定を更に解除する工程を含み、各検査用電極と各プローブ電極とを引き離す工程(b)は、検査用基板の位置固定が解除された状態で、ウエハトレイの下面にステージを吸着させた後に、ステージを用いて検査用基板を受け台から浮かせた状態で、各検査用電極と各プローブ電極とを引き離す工程を含むことが好ましい。   In the separation method according to the present invention, the step (a) of releasing the position fixing of the inspection substrate includes a step of further releasing the position fixing in the vertical direction with respect to the inspection substrate. The separating step (b) is performed for each inspection in a state in which the position of the inspection substrate is released, the stage is adsorbed on the lower surface of the wafer tray, and then the inspection substrate is lifted from the cradle using the stage. It is preferable to include a step of separating the electrode and each probe electrode.

このようにすると、ステージをウエハトレイに吸着させる直前に、例えば、鉛直方向用シリンダによる、検査用基板に対する鉛直方向における位置固定を更に解除させた状態で、ステージをウエハトレイの下面に吸着させた後に、ステージを押し上げることによって、半導体ウエハが搭載された検査用基板を受け台から浮かせた状態で、各検査用電極と各プローブ電極との引き離しを行うことができる。   In this way, immediately after the stage is adsorbed to the lower surface of the wafer tray immediately before the stage is adsorbed to the wafer tray, for example, in a state where the vertical position fixing with respect to the inspection substrate by the vertical direction cylinder is further released, By pushing up the stage, each inspection electrode and each probe electrode can be separated while the inspection substrate on which the semiconductor wafer is mounted is lifted from the cradle.

これにより、半導体ウエハが搭載された検査用基板は、何ら外的な力を受けることなく、ステージ上に支持された状態となり、引き離し工程の際に、検査用基板の配線基板を構成する材料の平面度精度に起因して、配線基板に僅かな傾斜が発生することがあっても、検査用基板の配線基板に内部応力が発生することをより一層防止することができる。   Thereby, the inspection substrate on which the semiconductor wafer is mounted is supported on the stage without receiving any external force, and the material constituting the wiring substrate of the inspection substrate is removed during the separation process. Even if a slight inclination occurs in the wiring substrate due to the flatness accuracy, it is possible to further prevent the internal stress from being generated in the wiring substrate of the inspection substrate.

このため、引き離し工程の際に、配線基板に発生する内部応力によって、配線基板に撓み又は歪みが発生することがないため、各検査用電極と各プローブ電極との引き離しを均一に行うと共に、各検査用電極と各プローブ電極との間に、配線基板に発生する内部応力によって、各検査用電極と各プローブ電極とが接触する面に対して水平な方向に力が働くことをより一層防止することができるので、検査用電極の表面に、プローブ電極による引きずり圧痕跡が発生することをより一層防止することができる。   For this reason, during the separation process, the internal stress generated in the wiring board does not cause bending or distortion in the wiring board, so that each inspection electrode and each probe electrode are uniformly separated, and each Further preventing the force from acting in a horizontal direction with respect to the surface where each inspection electrode and each probe electrode are in contact with each other by the internal stress generated in the wiring board between the inspection electrode and each probe electrode. Therefore, it is possible to further prevent the occurrence of a dragging impression trace due to the probe electrode on the surface of the inspection electrode.

このように、本発明に係る引き離し方法では、従来例のように、検査用基板の配線基板を構成する材料の平面度精度に起因して、配線基板の傾斜が発生することがあっても、半導体ウエハが搭載された検査用基板は、何ら外的な力を受けることなく、ステージ上に支持されているので、配線基板の傾斜に起因して、配線基板に内部応力が発生することを確実に防止することができる。   Thus, in the separation method according to the present invention, as in the conventional example, due to the flatness accuracy of the material constituting the wiring substrate of the inspection substrate, the wiring substrate may be inclined, The inspection substrate on which the semiconductor wafer is mounted is supported on the stage without receiving any external force, so that internal stress is surely generated in the wiring substrate due to the inclination of the wiring substrate. Can be prevented.

本発明に係る引き離し方法において、各検査用電極と各プローブ電極とを引き離す工程(b)は、各検査用電極と各プローブ電極とを接触させた状態で、検査用基板に半導体ウエハを搭載させることが可能な、ウエハトレイの上面に設けられた環状のシール部材が、検査用基板に密着することによって形成された空間内に、高圧エアーを導入する工程を含むことが好ましい。   In the separation method according to the present invention, in the step (b) of separating each inspection electrode and each probe electrode, the semiconductor wafer is mounted on the inspection substrate in a state where each inspection electrode and each probe electrode are in contact with each other. It is preferable that the annular sealing member provided on the upper surface of the wafer tray includes a step of introducing high-pressure air into a space formed by closely contacting the inspection substrate.

このようにすると、環状のシール部材が検査用基板に密着することによって形成された空間内に高圧エアーを導入することにより、空間内の雰囲気を高圧状態に調整することができるため、各検査用電極と各プローブ電極との間に、各検査用電極と各プローブ電極とを引き離すように、各検査用電極と各プローブ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各検査用電極と各プローブ電極との引き離しを平行且つ均一に行うことができる。   In this way, the atmosphere in the space can be adjusted to a high pressure state by introducing high-pressure air into the space formed by the annular seal member being in close contact with the inspection substrate. A force is instantaneously and evenly applied in a direction perpendicular to the surface where each inspection electrode and each probe electrode contact so that each inspection electrode and each probe electrode are separated from each other between the electrode and each probe electrode. Therefore, the inspection electrodes and the probe electrodes can be separated from each other in a parallel and uniform manner.

このように、本発明に係る引き離し方法では、従来例のように、検査用基板の配線基板を構成する材料の平面度精度に起因して、配線基板の平面度に誤差が発生することがあっても、空間内の雰囲気を高圧状態に調整することにより、各検査用電極と各プローブ電極との引き離しを平行且つ均一に行うことができるため、各検査用電極と各プローブ電極との間に、各検査用電極と各プローブ電極とが接触する面に対して水平な方向に力が働くことがないので、検査用電極の表面に、プローブ電極による引きずり圧痕跡が発生することを確実に防止することができる。   As described above, in the separation method according to the present invention, an error may occur in the flatness of the wiring board due to the flatness accuracy of the material constituting the wiring board of the inspection board as in the conventional example. However, by adjusting the atmosphere in the space to a high-pressure state, each inspection electrode and each probe electrode can be separated in a parallel and uniform manner. Since no force is applied in the horizontal direction with respect to the surface where each inspection electrode and each probe electrode are in contact, it is possible to reliably prevent the occurrence of dragging impressions caused by the probe electrode on the surface of the inspection electrode. can do.

また、このようにすると、前述したように、例えば、水平方向用シリンダ及び鉛直方向用シリンダによる、検査用基板の位置固定が予め解除されているため、環状のシール部材が検査用基板に密着することによって形成された空間内に高圧エアーを導入することによって、各検査用電極と各プローブ電極とが引き離されて、半導体ウエハと検査用基板との相対的な位置関係が変化することを阻害することがないので、空間内に高圧エアーを効果的に導入することができる。   In this case, as described above, for example, since the position fixing of the inspection substrate by the horizontal direction cylinder and the vertical direction cylinder is released in advance, the annular seal member is in close contact with the inspection substrate. By introducing high-pressure air into the space formed by this, each inspection electrode and each probe electrode are separated from each other, and the relative positional relationship between the semiconductor wafer and the inspection substrate is prevented from changing. Therefore, high-pressure air can be effectively introduced into the space.

更には、このようにすると、配線基板を構成する材料に影響されることなく、各検査用電極と各プローブ電極との引き離しを平行且つ均一に行うことにより、引き離し工程の際に、検査用電極の表面に、プローブ電極による引きずり圧痕跡が発生することを確実に防止することができるため、配線基板を構成する材料の選択肢の範囲を拡げることができるので、例えば、配線基板を構成する材料として、樹脂材料を用いることにより、検査用基板の製造コストの削減を図ると共に、バーンイン検査の際に半導体チップへ印可する検査用電流の高電流化を図ることができる。   Further, in this way, the inspection electrode and the probe electrode are separated in parallel and uniformly without being affected by the material constituting the wiring board, so that the inspection electrode can be used in the separation step. Since it is possible to reliably prevent the occurrence of drag impressions due to the probe electrode on the surface of the substrate, the range of options for the material constituting the wiring board can be expanded. For example, as a material constituting the wiring board By using the resin material, it is possible to reduce the manufacturing cost of the inspection substrate and increase the inspection current applied to the semiconductor chip during the burn-in inspection.

本発明に係るアライメント装置は、ウエハトレイの上面に設置された半導体ウエハ上に形成された複数の半導体集積回路素子の各検査用電極を、受け台に支持された検査用基板の配線基板上に設けられた各プローブ電極に接触させて、複数の半導体集積回路素子の電気的特性を一括して検査した後に、ウエハトレイの下面にステージを吸着させて、各検査用電極と各プローブ電極とを引き離す一連の工程を含むバーンイン検査に用いるアライメント装置であって、各検査用電極と各プローブ電極とを接触させた状態で、検査用基板に半導体ウエハを搭載させることが可能な、ウエハトレイの上面に設けられた環状のシール部材が、検査用基板に密着することによって形成された、空間内の雰囲気を高圧状態に調整し、且つ空間内の雰囲気を大気状態に調整可能な第1の電磁弁と、空間内の雰囲気を真空状態に調整可能な第2の電磁弁とを備えることを特徴とする。   In the alignment apparatus according to the present invention, each inspection electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer installed on an upper surface of a wafer tray is provided on a wiring substrate of an inspection substrate supported by a cradle. A series of inspecting the electrical characteristics of a plurality of semiconductor integrated circuit elements by bringing them into contact with each of the probe electrodes, and then attracting the stage to the lower surface of the wafer tray to separate each inspection electrode from each probe electrode The alignment apparatus used for the burn-in inspection including the above-described process is provided on the upper surface of a wafer tray that can mount a semiconductor wafer on an inspection substrate in a state where each inspection electrode and each probe electrode are in contact with each other. The ring-shaped sealing member is formed in close contact with the substrate for inspection, adjusts the atmosphere in the space to a high pressure state, and increases the atmosphere in the space. Wherein the first solenoid valve can be adjusted to a state, that the atmosphere in the space and a tunable second solenoid valve to a vacuum state.

本発明に係るアライメント装置によると、第1の電磁弁及び第2の電磁弁を用いて、環状のシール部材が検査用基板に密着することによって形成された空間内の雰囲気を、高圧状態/大気状態/真空状態に適宜調整することができる。   According to the alignment apparatus of the present invention, the atmosphere in the space formed by the annular seal member in close contact with the inspection substrate using the first solenoid valve and the second solenoid valve is changed to a high pressure state / atmosphere. The state / vacuum state can be appropriately adjusted.

これにより、例えば、引き離し工程の際に、空間内の雰囲気を真空状態から高圧状態へ調整することにより、各検査用電極と各プローブ電極との間に、各検査用電極と各プローブ電極とを引き離すように、各検査用電極と各プローブ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各検査用電極と各プローブ電極との引き離しを平行且つ均一に行うことができる。   Thus, for example, during the separation process, by adjusting the atmosphere in the space from a vacuum state to a high pressure state, each inspection electrode and each probe electrode are placed between each inspection electrode and each probe electrode. Since the force can be applied instantaneously and uniformly in the direction perpendicular to the surface where each inspection electrode and each probe electrode are in contact with each other, the separation between each inspection electrode and each probe electrode is parallel. And uniform.

また、これにより、例えば、貼り合わせ工程の際に、空間内の雰囲気を大気状態から真空状態へ調整することにより、各検査用電極と各プローブ電極との間に、各検査用電極と各プローブ電極とを貼り合わせるように、各検査用電極と各プローブ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各検査用電極と各プローブ電極との貼り合わせを平行且つ均一に行うことができる。   In addition, by this, for example, in the bonding process, by adjusting the atmosphere in the space from the atmospheric state to the vacuum state, between each inspection electrode and each probe electrode, each inspection electrode and each probe Since the force can be applied instantaneously and uniformly in the direction perpendicular to the surface where each inspection electrode and each probe electrode are in contact with each other, the inspection electrode and each probe electrode Can be bonded in parallel and uniformly.

このように、バーンイン検査において、本発明に係るアライメント装置を用いることにより、貼り合わせ工程の際に、各検査用電極と各プローブ電極との貼り合わせを平行且つ均一に行うと共に、引き離し工程の際に、各検査用電極と各プローブ電極との引き離しを平行且つ均一に行うことができる。   As described above, in the burn-in inspection, by using the alignment apparatus according to the present invention, in the bonding process, the inspection electrodes and the probe electrodes are bonded in parallel and uniformly, and in the separation process. In addition, the inspection electrodes and the probe electrodes can be separated in parallel and uniformly.

更には、本発明に係るアライメント装置によると、空間内の雰囲気を切り替えることが可能な第1の電磁弁及び第2の電磁弁を用いることにより、貼り合わせ工程の際に、空間内の雰囲気を大気状態から真空状態へ調整すると共に、引き離し工程の際に、空間内の雰囲気を真空状態から高圧状態へ調整することができるため、貼り合わせ機能と引き離し機能との双方を備えるアライメント装置を提供することができるので、アライメント装置を有効に活用することができる。   Furthermore, according to the alignment apparatus according to the present invention, by using the first solenoid valve and the second solenoid valve capable of switching the atmosphere in the space, the atmosphere in the space is changed during the bonding process. Provided is an alignment apparatus having both a bonding function and a separation function because the atmosphere in the space can be adjusted from a vacuum state to a high pressure state during the separation step while adjusting from the atmospheric state to the vacuum state. Therefore, the alignment apparatus can be used effectively.

バーンイン検査における本発明に係る引き離し方法によると、検査ボードの規制が解除された状態で、空間内の雰囲気を高圧状態に調整することにより、各パッド電極と各バンプ電極との引き離しを行う。   According to the separation method according to the present invention in the burn-in inspection, each pad electrode and each bump electrode are separated by adjusting the atmosphere in the space to a high pressure state in a state where the restriction of the inspection board is released.

このように、検査ボードの規制を解除することにより、配線基板を構成する材料の平面度精度に起因して、配線基板に僅かな傾斜が発生することがあっても、配線基板に内部応力が発生することを確実に防止することができるため、配線基板を構成する材料の機械的強度に起因して、配線基板に撓み又は歪みが発生することがないので、各パッド電極と各バンプ電極との引き離しを均一に行うことができる。   In this way, by releasing the restriction on the inspection board, even if a slight inclination occurs in the wiring board due to the flatness accuracy of the material constituting the wiring board, the internal stress is applied to the wiring board. Since it is possible to reliably prevent the occurrence of occurrence, there is no occurrence of bending or distortion in the wiring board due to the mechanical strength of the material constituting the wiring board. Can be evenly separated.

更には、空間内の雰囲気を高圧状態に調整することにより、配線基板を構成する材料の平面度精度に起因して、配線基板の平面度に誤差が発生することがあっても、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とを引き離すように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことができる。   Furthermore, by adjusting the atmosphere in the space to a high pressure state, even if an error may occur in the flatness of the wiring board due to the flatness accuracy of the material constituting the wiring board, each pad electrode Between each bump electrode and each bump electrode so that each pad electrode and each bump electrode are separated from each other, and a force is applied instantaneously and uniformly in a direction perpendicular to the surface where each pad electrode and each bump electrode are in contact with each other. Therefore, the pad electrodes and the bump electrodes can be separated from each other in parallel and uniformly.

このように、配線基板を構成する材料の平面度精度に起因して、配線基板に僅かな傾斜が発生する、又は配線基板の平面度に誤差が発生することがあっても、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことにより、各パッド電極と各バンプ電極との間に、配線基板に発生する内部応力によって、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が働くことがないため、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを確実に防止することができるので、配線基板を構成する材料の選択肢の範囲を拡げることができる。   Thus, even if a slight inclination occurs in the wiring board due to the flatness accuracy of the material constituting the wiring board or an error occurs in the flatness of the wiring board, each pad electrode and By separating the bump electrodes from each bump in parallel and evenly, the internal stress generated on the wiring board between each pad electrode and each bump electrode causes the pad electrode and each bump electrode to contact each other. Since no force is applied in the horizontal direction, it is possible to reliably prevent the occurrence of drag impressions caused by bump electrodes on the surface of the pad electrode. Can be expanded.

<本発明の前提となるバーンイン検査について>
以下に、本発明の前提となるバーンイン検査について詳細に説明する。
<半導体ウエハについて>
図1(a) 及び(b) は、半導体ウエハの構成を示す上面図であり、具体的には、図1(a) は全体図であって、図1(b) は拡大図(特に、半導体チップ形成領域の拡大図)である。図1(a) に示すように、半導体ウエハ1における半導体チップ形成領域2には、複数の半導体チップが形成されている。また、図1(b) に示すように、半導体ウエハ1上に形成された複数の半導体チップ3の各々の周縁部には、複数のパッド電極(検査用電極)4が形成されている。
<検査ボードについて>
図2(a) 及び(b) は、検査ボードの構成を示す図であり、具体的には、図2(a) は検査ボードの構成を示す斜視図であって、図2(b) は検査ボードの構成を示す断面図である。検査ボード(検査用基板)5は、主な構成要素として、図2(a) 及び(b) に示すように、プローブカード6、多層配線基板7、コネクタ8、配線基板受け台9、押さえゴム10、押さえ11、フレーム12を含んでおり、また、後述するように、プローブカード6は、配線基板13、局在型異方導電ゴム14、及びコンタクトプローブ15から構成されている(後述する図3参照)。
<About Burn-In Inspection as a Premise of the Present Invention>
Hereinafter, the burn-in inspection as a premise of the present invention will be described in detail.
<About semiconductor wafers>
1 (a) and 1 (b) are top views showing the structure of a semiconductor wafer. Specifically, FIG. 1 (a) is an overall view, and FIG. 1 (b) is an enlarged view (in particular, It is an enlarged view of a semiconductor chip formation region. As shown in FIG. 1A, a plurality of semiconductor chips are formed in the semiconductor chip forming region 2 of the semiconductor wafer 1. As shown in FIG. 1B, a plurality of pad electrodes (inspection electrodes) 4 are formed on the peripheral edge of each of the plurality of semiconductor chips 3 formed on the semiconductor wafer 1.
<About inspection board>
2 (a) and 2 (b) are diagrams showing the configuration of the inspection board. Specifically, FIG. 2 (a) is a perspective view showing the configuration of the inspection board, and FIG. It is sectional drawing which shows the structure of an inspection board. As shown in FIGS. 2 (a) and 2 (b), the inspection board (inspection board) 5 includes, as shown in FIGS. 2 (a) and 2 (b), a probe card 6, a multilayer wiring board 7, a connector 8, a wiring board cradle 9, a pressing rubber 10, a presser 11, and a frame 12, and as will be described later, the probe card 6 includes a wiring substrate 13, a localized anisotropic conductive rubber 14, and a contact probe 15 (see the drawings described later). 3).

図2(a) に示すように、多層配線基板7上には、プローブカード6が設けられており、多層配線基板7におけるプローブカード6が設けられている側の面と相対している側の面には、コネクタ8が設けられている。また、多層配線基板7を構成する材料は樹脂材料であり、多層配線基板7の形状は膜厚が約3[mm]であって1辺が約450[mm]の方形状である。図2(b) に示すように、多層配線基板7上には、配線基板受け台9を介して、配線基板13、局在型異方導電ゴム(図示せず)及びコンタクトプローブ15が下から順に配置されてなるプローブカード6が設けられている。   As shown in FIG. 2 (a), a probe card 6 is provided on the multilayer wiring board 7, and the side of the multilayer wiring board 7 opposite to the surface on which the probe card 6 is provided. A connector 8 is provided on the surface. Moreover, the material which comprises the multilayer wiring board 7 is a resin material, and the shape of the multilayer wiring board 7 is a square shape whose film thickness is about 3 [mm] and one side is about 450 [mm]. As shown in FIG. 2B, a wiring board 13, a localized anisotropic conductive rubber (not shown), and a contact probe 15 are provided on the multilayer wiring board 7 from below through a wiring board cradle 9. A probe card 6 arranged in order is provided.

−−配線基板受け台について−−
図2(b) に示すように、配線基板13の周縁部における8箇所には、配線基板受け台9が配置されており、配線基板受け台9を介して、多層配線基板7上には、配線基板13が設けられている。これにより、多層配線基板7と配線基板13とが互いに直接接触することはないため、バーンインによる半導体チップの検査時に、配線基板13が高温(例えば、約125℃の温度)に曝されて、配線基板13から多層配線基板7へ熱が伝導することにより、樹脂材料よりなる多層配線基板7に歪みが発生することを防止することができる。
--- About the wiring board cradle ---
As shown in FIG. 2 (b), the wiring board cradle 9 is arranged at eight positions on the peripheral edge of the wiring board 13, and the multilayer wiring board 7 is placed on the multilayer wiring board 7 via the wiring board cradle 9. A wiring board 13 is provided. As a result, the multilayer wiring board 7 and the wiring board 13 are not in direct contact with each other. Therefore, when the semiconductor chip is inspected by burn-in, the wiring board 13 is exposed to a high temperature (for example, a temperature of about 125 ° C.). When heat is conducted from the substrate 13 to the multilayer wiring substrate 7, it is possible to prevent the multilayer wiring substrate 7 made of a resin material from being distorted.

−−押さえ及び押さえゴムについて−−
図2(b) に示すように、配線基板13における配線基板受け台9が設けられている側の面と相対している側の面には、配線基板受け台9と対応するように、シリコンゴムよりなる押さえゴム10が設けられており、押さえゴム10は、多層配線基板7上に設けられた押さえ11によって固定されている。このように、配線基板13は、押さえ11によって、多層配線基板7上に固定されており、配線基板13と押さえ11との間に、押さえゴム10を介在させることによって、押さえ11による配線基板13への圧力を緩和することができるので、配線基板13に割れが発生することを防止することができる。
--- Presser and presser rubber ---
As shown in FIG. 2 (b), the surface of the wiring board 13 on the side opposite to the side on which the wiring board cradle 9 is provided is silicon so as to correspond to the wiring board cradle 9. A pressing rubber 10 made of rubber is provided, and the pressing rubber 10 is fixed by a pressing 11 provided on the multilayer wiring board 7. In this way, the wiring board 13 is fixed on the multilayer wiring board 7 by the presser 11, and the presser rubber 10 is interposed between the wiring board 13 and the presser 11, whereby the wiring board 13 by the presser 11. Since the pressure on the wiring board 13 can be relaxed, it is possible to prevent the wiring board 13 from being cracked.

−−フレームについて−−
多層配線基板7の角部には、図2(b) に示すように、フレーム12が取り付けられており、フレーム12によって、検査ボード5全体の剛性が高められている。
<プローブカードについて>
以下に、プローブカードの構成について、図3、図4(a) 及び(b) 、並びに図5(a) 及び(b) を参照しながら詳細に説明する。
−プローブカードについて(断面図)−
図3は、プローブカードの構成を示す断面図であって、具体的には、各パッド電極と各バンプ電極とが貼り合わされた状態での、プローブカードの構成を示す断面図である。また、図4(a) 及び(b) は、プローブカードの構成を示す拡大図(特に、バンプ電極の周辺部の拡大図)であって、図4(a) は断面図であり、図4(b) は上面図(具体的には、バンプ電極側から見た上面図)である。図3に示すように、プローブカード6は、配線基板13、局在型異方導電ゴム14及びコンタクトプローブ15から構成されている。図3に示すように、多層配線基板(図示せず)上には、配線基板受け台(図示せず)を介して、配線基板13が設けられており、配線基板13上には、局在型異方導電ゴム14及びコンタクトプローブ15が下から順に設けられている。
--About the frame--
As shown in FIG. 2B, a frame 12 is attached to the corner of the multilayer wiring board 7, and the rigidity of the entire inspection board 5 is enhanced by the frame 12.
<About probe card>
Hereinafter, the configuration of the probe card will be described in detail with reference to FIGS. 3, 4 (a) and (b), and FIGS. 5 (a) and 5 (b).
-About probe card (cross section)-
FIG. 3 is a cross-sectional view showing the configuration of the probe card, specifically, a cross-sectional view showing the configuration of the probe card in a state where each pad electrode and each bump electrode are bonded together. 4 (a) and 4 (b) are enlarged views showing the structure of the probe card (particularly, an enlarged view of the periphery of the bump electrode), and FIG. 4 (a) is a sectional view. (b) is a top view (specifically, a top view as seen from the bump electrode side). As shown in FIG. 3, the probe card 6 includes a wiring board 13, a localized anisotropic conductive rubber 14, and a contact probe 15. As shown in FIG. 3, a wiring board 13 is provided on a multilayer wiring board (not shown) via a wiring board cradle (not shown). A type anisotropic conductive rubber 14 and a contact probe 15 are provided in order from the bottom.

−−コンタクトプローブについて−−
図3に示すように、プローブカード6を構成するコンタクトプローブ15は、薄膜フィルム15a、バンプ電極(プローブ電極)15b、銅薄膜15c及びセラミックスリング15dから構成されている。図3に示すように、めっき法により、薄膜フィルム15a上には、半球状のバンプ電極15bが複数形成されており、また、薄膜フィルム15aにおけるバンプ電極15bが形成されている側の面と相対している側の面には、複数のバンプ電極15bの各々に対応するように、複数の銅薄膜15cの各々が設けられている。また、図3に示すように、薄膜フィルム15aにおけるバンプ電極15bが形成されている側の面の周縁部上には、セラミックスリング15dが設けられており、セラミックスリング15dによって、複数のバンプ電極15b及び複数の銅薄膜15cが形成された薄膜フィルム15aは保持されている。図4(a) 及び(b) に示すように、銅薄膜15c上には、開口部を有する薄膜フィルム15aが形成されており、薄膜フィルム15a上には、開口部の内部を埋め込むように、銅よりなるバンプ電極15bが形成されている。このように、銅薄膜15cは、めっき法によるバンプ電極15bの形成の際に、シード層としての役割を果たしている。
-Contact probe-
As shown in FIG. 3, the contact probe 15 constituting the probe card 6 includes a thin film 15a, a bump electrode (probe electrode) 15b, a copper thin film 15c, and a ceramic ring 15d. As shown in FIG. 3, a plurality of hemispherical bump electrodes 15b are formed on the thin film 15a by plating, and the surface of the thin film 15a is relatively opposite to the surface on which the bump electrodes 15b are formed. Each of the plurality of copper thin films 15c is provided on the surface on the side corresponding to each of the plurality of bump electrodes 15b. Further, as shown in FIG. 3, a ceramic ring 15d is provided on the peripheral portion of the surface of the thin film 15a where the bump electrodes 15b are formed, and the bumps 15b are formed by the ceramic rings 15d. And the thin film 15a in which the several copper thin film 15c was formed is hold | maintained. As shown in FIGS. 4A and 4B, a thin film 15a having an opening is formed on the copper thin film 15c. On the thin film 15a, the interior of the opening is embedded. A bump electrode 15b made of copper is formed. Thus, the copper thin film 15c serves as a seed layer when the bump electrode 15b is formed by a plating method.

−−局在型異方導電ゴムについて−−
図3に示すように、プローブカード6を構成する局在型異方導電ゴム14は、半導体ウエハ1上に形成された半導体チップ3における各パッド電極4、及びコンタクトプローブ15における各バンプ電極15bでの、高さのバラツキを吸収するクッション的な役割を果たしながら、コンタクトプローブ15と配線基板13との導通を図っている。また、図3に示すように、局在型異方導電ゴム14と薄膜フィルム15aとの間には、銅薄膜15cが介在しており、また、図4(a) に示すように、開口部に露出する銅薄膜15cとバンプ電極15bとは、互いに直接接触している。そのため、銅薄膜15cは、コンタクトプローブ15と局在型異方導電ゴム14との導通の向上を図る役割も果たしている。
--Localized anisotropic conductive rubber--
As shown in FIG. 3, the localized anisotropic conductive rubber 14 constituting the probe card 6 is composed of the pad electrodes 4 in the semiconductor chip 3 formed on the semiconductor wafer 1 and the bump electrodes 15 b in the contact probe 15. The contact probe 15 and the wiring board 13 are connected to each other while serving as a cushion that absorbs the variation in height. Further, as shown in FIG. 3, a copper thin film 15c is interposed between the localized anisotropic conductive rubber 14 and the thin film 15a, and as shown in FIG. The copper thin film 15c and the bump electrode 15b exposed to each other are in direct contact with each other. For this reason, the copper thin film 15 c also plays a role of improving the conduction between the contact probe 15 and the localized anisotropic conductive rubber 14.

−電気的接続方法について−
このように、コンタクトプローブ15における複数のバンプ電極15bの各々と半導体チップ3における複数のパッド電極4の各々との電気的接続は、配線基板13によって、配線基板13と多層配線基板7との間に設けられたフレキ基板(図示せず)を介して、多層配線基板7へ電気的に接続されており、更には、多層配線基板7によって、コネクタ8(図2(a) 参照)を介して、バーンイン検査装置(図示せず)へ電気的に接続されている。
−プローブカードについて(上面図)−
図5(a) 及び(b) は、プローブカードの構成を示す上面図であり、具体的には、コンタクトプローブ側から見たプローブカードの構成を示す上面図であって、図5(a) は全体図であり、図5(b) は拡大図(特に、バンプ電極形成領域の拡大図)である。図5(a) に示すように、薄膜フィルム15aの中央部には、半導体ウエハ1における半導体チップ形成領域2(図1(a) 参照)に対応するように、バンプ形成領域16が設けられている。また、図5(a) に示すように、薄膜フィルム15aの周縁部には、コンタクトプローブ15におけるバンプ電極15bと半導体チップにおけるパッド電極との位置合わせの基準となるアライアライメントマーク(17a〜17d)が形成されている。このように、アライメントマーク(17a〜17d)は、薄膜フィルム15aにおける中心点に関して、互いに点対称の関係にあるアライメントマークの組み合わせ( (17a ,17d)又は(17b, 17c) )を1組として、2組以上設けられているのが一般的である。
-Electrical connection method-
Thus, the electrical connection between each of the plurality of bump electrodes 15 b in the contact probe 15 and each of the plurality of pad electrodes 4 in the semiconductor chip 3 is performed between the wiring substrate 13 and the multilayer wiring substrate 7 by the wiring substrate 13. Is electrically connected to the multilayer wiring board 7 via a flexible board (not shown) provided on the board, and further via the connector 8 (see FIG. 2 (a)) by the multilayer wiring board 7. , Electrically connected to a burn-in inspection device (not shown).
-Probe card (top view)-
5 (a) and 5 (b) are top views showing the configuration of the probe card. Specifically, FIG. 5 (a) is a top view showing the configuration of the probe card as viewed from the contact probe side. FIG. 5B is an enlarged view (particularly, an enlarged view of a bump electrode formation region). As shown in FIG. 5 (a), a bump forming region 16 is provided at the center of the thin film 15a so as to correspond to the semiconductor chip forming region 2 (see FIG. 1 (a)) in the semiconductor wafer 1. Yes. Further, as shown in FIG. 5 (a), an alignment mark (17a to 17d) serving as a reference for alignment between the bump electrode 15b in the contact probe 15 and the pad electrode in the semiconductor chip is provided on the peripheral portion of the thin film 15a. Is formed. As described above, the alignment marks (17a to 17d) are a combination of the alignment marks ((17a, 17d) or (17b, 17c)) that are symmetrical with respect to each other with respect to the center point in the thin film 15a. In general, two or more sets are provided.

更に詳しくは、バンプ形成領域16は、図5(b) に示すように、半導体チップ形成領域2に形成された複数の半導体チップ3(図1(b) 参照)の各々に対応するように、複数のバンプエリア18に区画されており、バンプエリア18の周縁部には、図5(b) に示すように、半導体チップ3の周縁部に形成された複数のパッド電極4(図1(b) 参照)の各々に対応するように、複数のバンプ電極15bが配列されている。   More specifically, as shown in FIG. 5B, the bump formation region 16 corresponds to each of the plurality of semiconductor chips 3 (see FIG. 1B) formed in the semiconductor chip formation region 2. As shown in FIG. 5 (b), a plurality of pad electrodes 4 (FIG. 1 (b) formed on the periphery of the semiconductor chip 3 are formed on the periphery of the bump area 18 as shown in FIG. A plurality of bump electrodes 15b are arranged so as to correspond to each of the above).

以下に、アライメント装置の構成について、図6及び図7を参照しながら説明する。
<アライメント装置について>
図6及び図7は、アライメント装置の構成を示す図であり、具体的には、図6は、検査ボード及び半導体ウエハが設置された状態での、アライメント装置の構成を示す斜視図であり、図7は、検査ボード及び半導体ウエハが設置された状態での、アライメント装置の構成を示す断面図(特に、検査ボードと半導体ウエハとの周辺部の拡大図)である。
Hereinafter, the configuration of the alignment apparatus will be described with reference to FIGS. 6 and 7.
<About alignment device>
6 and 7 are diagrams showing the configuration of the alignment apparatus. Specifically, FIG. 6 is a perspective view showing the configuration of the alignment apparatus in a state where the inspection board and the semiconductor wafer are installed. FIG. 7 is a cross-sectional view (particularly, an enlarged view of the periphery of the inspection board and the semiconductor wafer) showing the configuration of the alignment apparatus in a state where the inspection board and the semiconductor wafer are installed.

図6及び図7に示すように、アライメント装置は、主な構成要素として、ユニットベース19(図6参照)、ユニットベース19の上面に取り付けられたローラ20(図6参照)及び水平方向用シリンダ21(図6参照)、鉛直方向用シリンダ22(図7参照)、ユニットベース19に取り付けられた受け台23(図7参照)、ユニットベース19の下面に設置された半導体ウエハ用認識カメラ24(図6参照)、ユニットベース19の下方に配置されたX軸テーブル25(図6及び図7参照)、X軸テーブル25上に設けられたY軸テーブル26(図6及び図7参照)、Y軸テーブル26上に設けられたZθ軸テーブル27(図6及び図7参照)及び検査ボード用認識カメラ28(図6及び図7参照)、並びにZθ軸テーブル27上に設けられたステージ29(図6及び図7参照)を含んでいる。尚、X軸テーブル25、Y軸テーブル26、Zθ軸テーブル27及び検査ボード用認識カメラ28の各々に図示する矢印の方向は、各々が移動可能な方向である。   As shown in FIGS. 6 and 7, the alignment apparatus includes, as main components, a unit base 19 (see FIG. 6), a roller 20 (see FIG. 6) attached to the upper surface of the unit base 19, and a horizontal cylinder. 21 (see FIG. 6), a vertical cylinder 22 (see FIG. 7), a cradle 23 (see FIG. 7) attached to the unit base 19, and a semiconductor wafer recognition camera 24 (see FIG. 7) installed on the lower surface of the unit base 19. 6), an X-axis table 25 (see FIGS. 6 and 7) disposed below the unit base 19, a Y-axis table 26 (see FIGS. 6 and 7) provided on the X-axis table 25, Y The Zθ axis table 27 (see FIGS. 6 and 7) and the inspection board recognition camera 28 (see FIGS. 6 and 7) provided on the axis table 26 and the Zθ axis table 27 are provided. Stage 29 (see FIGS. 6 and 7). Note that the directions of the arrows shown in the X-axis table 25, the Y-axis table 26, the Zθ-axis table 27, and the inspection board recognition camera 28 are directions in which they can move.

−−アライメント装置内での検査ボードの固定方法−−
図7に示すように、検査ボード5における多層配線基板7の角部に設けられた複数のフレーム12の各々には、内部を貫通するように、平行用調整ネジ12aが設けられており、フレーム12内を貫通する平行用調整ネジ12aが、受け台23に配置されることによって、検査ボード5は、ユニットベース19(図6参照)に取り付けられた受け台23によって支持されている。また、図6に示すように、ユニットベース19には、水平方向に移動することが可能なローラ20と水平方向に加圧することが可能な水平方向用シリンダ21とが設けられており、検査ボード5は、ローラ20と水平方向用シリンダ21とによって、水平方向での位置決めがなされており、検査ボード5の位置ズレが防止されている。更には、図7に示すように、フレーム12上には、鉛直方向に加圧することが可能な鉛直方向用シリンダ22が設けられており、検査ボード5は、鉛直方向用シリンダ22によって、鉛直方向の位置決めがなされており、検査ボード5の浮き上がりが防止されている。
--- Fixing method of inspection board in alignment device ---
As shown in FIG. 7, each of a plurality of frames 12 provided at the corners of the multilayer wiring board 7 in the inspection board 5 is provided with a parallel adjusting screw 12a so as to penetrate the inside. Since the parallel adjusting screw 12a penetrating through the inside 12 is disposed on the cradle 23, the inspection board 5 is supported by the cradle 23 attached to the unit base 19 (see FIG. 6). As shown in FIG. 6, the unit base 19 is provided with a roller 20 that can move in the horizontal direction and a cylinder 21 for horizontal direction that can be pressurized in the horizontal direction. 5 is positioned in the horizontal direction by the roller 20 and the cylinder 21 for the horizontal direction, and the displacement of the inspection board 5 is prevented. Furthermore, as shown in FIG. 7, a vertical cylinder 22 that can be pressurized in the vertical direction is provided on the frame 12, and the inspection board 5 is moved vertically by the vertical cylinder 22. The positioning of the inspection board 5 is prevented.

−−アライメント装置内での半導体ウエハの固定方法−−
図7に示すように、ステージ29上には、ウエハトレイ30内に設置された半導体ウエハ1が支持されており、ウエハトレイ30は、ステージ29の上面が、ウエハトレイ30の下面に吸着することによって、ステージ29上に保持されている。ウエハトレイ30の周縁部には、図7に示すように、コンタクトプローブ15の上面に密着することが可能なシールリング31が設けられている。また、図7に示すように、ウエハトレイ30の側面には、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の雰囲気を真空状態に維持することが可能な、高真空用カプラ32が設けられており、高真空用カプラ32には、真空引き用ノズル(図示せず)が連結されている。ここで、高真空用カプラ32には、真空引き用ノズルが高真空用カプラ32から取り外されたときの、空間内の雰囲気状態を維持することが可能な、自動閉塞型カプラが採用されている。
-Fixing method of semiconductor wafer in alignment device-
As shown in FIG. 7, the semiconductor wafer 1 installed in the wafer tray 30 is supported on the stage 29, and the wafer tray 30 is configured such that the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30. 29 is held on. As shown in FIG. 7, a seal ring 31 that can be in close contact with the upper surface of the contact probe 15 is provided at the peripheral portion of the wafer tray 30. Further, as shown in FIG. 7, on the side surface of the wafer tray 30, a high-vacuum coupler capable of maintaining the atmosphere in the space formed by the seal ring 31 being in close contact with the contact probe 15 in a vacuum state. 32 is provided, and a evacuation nozzle (not shown) is connected to the high vacuum coupler 32. Here, the high vacuum coupler 32 employs an automatic closing type coupler capable of maintaining the atmospheric state in the space when the vacuuming nozzle is removed from the high vacuum coupler 32. .

以下に、バーンイン検査について、前述した図14(a) 及び(b) 並びに図15(a) 及び(b) を参照しながら詳細に説明する。
<アライメント装置による貼り合わせ工程>
−−検査ボードの平行度の調整ステップ−−
図14(a) に示すように、受け台23に検査ボード5が支持された状態で、フレーム12内を貫通する平行用調整ネジ12aを用いて、半導体ウエハ1に対する検査ボード5の平行度を調整する。このように、バーンイン検査における貼り合わせ方法では、位置合わせステップを行う前に、半導体ウエハ1に対する検査ボード5の平行度の調整ステップを行うので、後ステップである貼り合わせステップを精度良く行うことができる。
Hereinafter, the burn-in inspection will be described in detail with reference to FIGS. 14 (a) and 14 (b) and FIGS. 15 (a) and 15 (b).
<Bonding process by alignment device>
--- Adjustment step of inspection board parallelism--
As shown in FIG. 14A, in a state where the inspection board 5 is supported on the cradle 23, the parallelism of the inspection board 5 with respect to the semiconductor wafer 1 is set using the parallel adjustment screw 12a penetrating through the frame 12. adjust. As described above, in the bonding method in the burn-in inspection, the adjustment step of the parallelism of the inspection board 5 with respect to the semiconductor wafer 1 is performed before the alignment step, so that the subsequent bonding step can be accurately performed. it can.

−−半導体ウエハの位置合わせステップ−−
次に、画像認識装置(図示せず)を用いて、画像処理が施された各認識カメラ(24及び28)の撮影画像から、半導体ウエハ1における複数のパッド電極(図示せず)の各々の位置と、プローブカード6を構成するコンタクトプローブ15における複数のバンプ電極(図示せず)の各々の位置とを認識し、最適コンタクト位置を演算する。最適コンタクト位置に基づいて、各XYZθテーブル(25、26及び27)におけるX軸、Y軸、Z軸及びθ軸を用いて、例えば、制御用モータ(図示せず)等によって、バンプ電極の各々とパッド電極の各々とが互いに対応するように、検査ボード5に対する半導体ウエハ1の位置合わせを行う。このように、バーンイン検査における貼り合わせ方法では、貼り合わせステップを行う前に、検査ボード5に対する半導体ウエハ1の位置合わせステップを行うので、後ステップである貼り合わせステップを精度良く行うことができる。
-Semiconductor wafer alignment step-
Next, each of a plurality of pad electrodes (not shown) on the semiconductor wafer 1 is obtained from images taken by the respective recognition cameras (24 and 28) subjected to image processing using an image recognition device (not shown). The position and the position of each of a plurality of bump electrodes (not shown) in the contact probe 15 constituting the probe card 6 are recognized, and the optimum contact position is calculated. Based on the optimum contact position, each of the bump electrodes is controlled by, for example, a control motor (not shown) using the X-axis, Y-axis, Z-axis, and θ-axis in each XYZθ table (25, 26, and 27). Alignment of the semiconductor wafer 1 with respect to the inspection board 5 is performed so that the pad electrode and each of the pad electrodes correspond to each other. As described above, in the bonding method in the burn-in inspection, the alignment step of the semiconductor wafer 1 with respect to the inspection board 5 is performed before the bonding step, so that the subsequent bonding step can be performed with high accuracy.

−−ステージによる半導体ウエハの上昇ステップ−−
次に、図14(b) に示すように、Zθテーブル27におけるZ軸を用いて、ウエハトレイ30内に設置された半導体ウエハ1を最適コンタクト位置まで上昇させる。このとき、ウエハトレイ30の側面に設けられた高真空用カプラ32に連結されている真空引き用ノズル(図示せず)は、大気に解放されている。これにより、シールリング31がコンタクトプローブ15に密着することによって、空間内の雰囲気が密封状態になることを防止すると共に、空間内の雰囲気が密封状態となって、各パッド電極を各バンプ電極に接触させることができずに、検査ボード5の中央部が持ち上げられることを防止する。
--Raising step of semiconductor wafer by stage--
Next, as shown in FIG. 14B, the semiconductor wafer 1 installed in the wafer tray 30 is raised to the optimum contact position by using the Z axis in the Zθ table 27. At this time, a vacuuming nozzle (not shown) connected to the high vacuum coupler 32 provided on the side surface of the wafer tray 30 is released to the atmosphere. As a result, the seal ring 31 is in close contact with the contact probe 15 to prevent the atmosphere in the space from being sealed, and the atmosphere in the space is sealed, so that each pad electrode is attached to each bump electrode. The center part of the inspection board 5 is prevented from being lifted without being brought into contact.

−−各パッド電極と各バンプ電極との貼り合わせステップ−−
次に、図14(b) に示すように、半導体ウエハ1における複数のパッド電極の各々を、プローブカード6を構成するコンタクトプローブ15における複数のバンプ電極の各々に接触させた後、高真空用カプラ32に連結されている真空引き用ノズルを用いて、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の真空引きを行う。
-Bonding step for each pad electrode and each bump electrode-
Next, as shown in FIG. 14 (b), each of the plurality of pad electrodes in the semiconductor wafer 1 is brought into contact with each of the plurality of bump electrodes in the contact probe 15 constituting the probe card 6, and then for high vacuum. Using the vacuuming nozzle connected to the coupler 32, vacuuming is performed in the space formed when the seal ring 31 is in close contact with the contact probe 15.

このように、空間内の雰囲気を大気状態から真空状態へ調整することにより、空間外の大気圧を利用して、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とが互いに接触するように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各バンプ電極と各パッド電極とを平行且つ均一に貼り合わせることができる。ここで、空間内の圧力は、プローブカード6を構成するコンタクトプローブ15におけるバンプ電極の個数によって調整されており、例えば、空間内の圧力は、通常、約−50[kPa]〜約−80[kPa]に調整されており、1個当たりのバンプ電極に対して、約10[g]の圧力が加重されるように調整されている。   In this way, by adjusting the atmosphere in the space from the atmospheric state to the vacuum state, using the atmospheric pressure outside the space, between each pad electrode and each bump electrode, each pad electrode and each bump electrode Force can be applied instantaneously and uniformly in a direction perpendicular to the surface where each pad electrode and each bump electrode are in contact with each other, so that each bump electrode and each pad electrode are parallel and Can be bonded evenly. Here, the pressure in the space is adjusted by the number of bump electrodes in the contact probe 15 constituting the probe card 6. For example, the pressure in the space is usually about −50 [kPa] to about −80 [ kPa], and the pressure is adjusted so that a pressure of about 10 [g] is applied to each bump electrode.

以上のようにして、アライメント装置による貼り合わせ工程を行う。
<バーンイン検査装置による検査工程>
各パッド電極と各バンプ電極との貼り合わせ工程後、半導体ウエハ1が搭載された検査ボード5は、アライメント装置内から取り出され、バーンイン検査装置内へ搬送される。バーンイン検査装置内において、高温(例えば、125℃の温度)の下、各パッド電極に貼り合わせた各バンプ電極を用いて、半導体チップの各々に電圧を同時に印加して、半導体チップの各々を同時に動作させて、半導体チップの各々における電気的特性について検査を行う。
<アライメント装置による引き離し工程>
バーンインによる半導体チップの検査工程後、半導体ウエハ1が搭載された検査ボード5は、バーンイン検査装置内から取り出され、アライメント装置内へ搬送される。アライメント装置内において、各パッド電極と各バンプ電極との引き離し工程が行われる。
As described above, the bonding process by the alignment apparatus is performed.
<Inspection process with burn-in inspection equipment>
After the bonding process of each pad electrode and each bump electrode, the inspection board 5 on which the semiconductor wafer 1 is mounted is taken out from the alignment apparatus and conveyed into the burn-in inspection apparatus. In the burn-in inspection apparatus, a voltage is simultaneously applied to each semiconductor chip using each bump electrode bonded to each pad electrode at a high temperature (for example, a temperature of 125 ° C.), and each semiconductor chip is simultaneously applied. Operate and test for electrical characteristics in each of the semiconductor chips.
<Drawing process by alignment device>
After the semiconductor chip inspection process by burn-in, the inspection board 5 on which the semiconductor wafer 1 is mounted is taken out from the burn-in inspection apparatus and transferred into the alignment apparatus. In the alignment apparatus, a step of separating each pad electrode from each bump electrode is performed.

ここで、前述したように、本発明の解決すべき課題は、引き離し工程の際に、配線基板13を構成する材料に起因して、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを防止することであり、後述するように、本発明は、引き離し方法を工夫することによって、本発明の課題を解決するものである。このため、以下の説明では、本発明の理解を容易に促すために、従来例に係る引き離し方法について詳細に説明した後に、本発明に係る引き離し方法について詳細に説明する。   Here, as described above, the problem to be solved by the present invention is that, in the separation step, a drag impression due to the bump electrode is generated on the surface of the pad electrode due to the material constituting the wiring substrate 13. As described later, the present invention solves the problems of the present invention by devising a separation method. Therefore, in the following description, in order to facilitate understanding of the present invention, the separation method according to the conventional example will be described in detail, and then the separation method according to the present invention will be described in detail.

−従来例に係る引き離し方法−
−−ステージとウエハトレイとの位置関係−−
ここで、以下の説明では、配線基板13を構成する材料として樹脂材料を用いた場合を例に挙げて、従来例に係る引き離し方法について説明する。
-Drawing method according to conventional example-
-Positional relationship between stage and wafer tray-
Here, in the following description, a separation method according to a conventional example will be described by taking as an example a case where a resin material is used as a material constituting the wiring board 13.

図8は、引き離し工程を行う前の、半導体ウエハが搭載された状態の検査ボードとステージとの位置関係を示す断面図である。ここで、判り易いように、図8では、配線基板13を極端に傾けて図示しているが、実際には、配線基板13が僅かに傾斜する、又は配線基板13の平面度に誤差(〜約50[μm])が発生する程度である。このように、配線基板13を構成する材料として樹脂材料を用いた場合、前述したように、配線基板13を構成する材料の平面度精度に起因して、配線基板13が僅かに傾斜する、又は、配線基板13の平面度に誤差が発生する。   FIG. 8 is a cross-sectional view showing the positional relationship between the inspection board and the stage on which the semiconductor wafer is mounted before performing the separation step. Here, for easy understanding, FIG. 8 shows the wiring board 13 tilted extremely, but actually, the wiring board 13 is slightly tilted or there is an error in the flatness of the wiring board 13 (˜˜). About 50 [μm]). As described above, when the resin material is used as the material constituting the wiring board 13, the wiring board 13 is slightly inclined due to the flatness accuracy of the material constituting the wiring board 13, or as described above. An error occurs in the flatness of the wiring board 13.

−−ウエハトレイに対するステージの位置合わせステップ−−
図15(a) に示すように、半導体ウェハ1が搭載された検査ボード5が、水平方向用シリンダ21及び鉛直方向用シリンダ22による押圧力によって規制された状態で、ウエハトレイ30に対するステージ29の位置合わせを行う。このとき、図15(a) の状態は、検査ボード5が、水平方向用シリンダ21及び鉛直方向用シリンダ22によって規制された状態にあり、また、配線基板13を構成する材料の平面度精度に起因して、配線基板13に僅かな傾斜(図8参照)又は配線基板13の平面度に誤差が発生した状態であるので、配線基板13には、撓み又は歪みの発生要因となる内部応力が発生する。
-Stage alignment step for wafer tray-
As shown in FIG. 15A, the position of the stage 29 relative to the wafer tray 30 in a state where the inspection board 5 on which the semiconductor wafer 1 is mounted is regulated by the pressing force by the horizontal cylinder 21 and the vertical cylinder 22. Align. At this time, the state shown in FIG. 15A is a state in which the inspection board 5 is regulated by the horizontal direction cylinder 21 and the vertical direction cylinder 22 and the flatness accuracy of the material constituting the wiring board 13 is improved. Due to the slight inclination (see FIG. 8) in the wiring board 13 or an error in the flatness of the wiring board 13, the wiring board 13 is subject to internal stress that causes bending or distortion. appear.

−−ウエハトレイに対するステージの吸着ステップ−−
このような状態で、ステージ29を上昇させて、ウエハトレイ30の下面へステージ29の上面を吸着させると、ステージ29の剛性が高いため、ウエハトレイ30の下面がステージ29の上面に沿うように吸着されるので、ウエハトレイ30はステージ29側へ引っ張られて、配線基板13には、撓み又は歪みの発生要因となる内部応力が更に発生する。
-Stage adsorption step to wafer tray-
In this state, when the stage 29 is raised and the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30, since the rigidity of the stage 29 is high, the lower surface of the wafer tray 30 is attracted along the upper surface of the stage 29. As a result, the wafer tray 30 is pulled toward the stage 29, and internal stress is further generated on the wiring substrate 13 that causes bending or distortion.

−−各パッド電極と各バンプ電極との引き離しステップ−−
次に、図15(b) に示すように、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の雰囲気を真空状態から大気状態へ開放させながら、ステージ29を下降させて、半導体ウエハ1における各パッド電極とプローブカード6を構成するコンタクトプローブ15における各バンプ電極との引き離しを行うことにより、検査ボード5と半導体ウエハ1とを互いに分離させる。
--- Separation step between each pad electrode and each bump electrode--
Next, as shown in FIG. 15 (b), the stage 29 is lowered while releasing the atmosphere in the space formed by the seal ring 31 closely contacting the contact probe 15 from the vacuum state to the atmospheric state, By separating each pad electrode on the semiconductor wafer 1 from each bump electrode on the contact probe 15 constituting the probe card 6, the inspection board 5 and the semiconductor wafer 1 are separated from each other.

このとき、従来例に係る引き離し方法では、配線基板13の傾斜(図8参照)に起因して、配線基板13に発生する内部応力によって、配線基板13に撓み又は歪みが発生するので、各パッド電極と各バンプ電極との引き離しを行うタイミングに差異が発生する。更には、配線基板13の平面度の誤差にも起因して、各パッド電極と各バンプ電極との引き離しを行うタイミングに差異が発生する。このように、配線基板13を構成する材料として樹脂材料を用いた場合、配線基板13の傾斜(図8参照)又は配線基板13の平面度の誤差に起因して、各パッド電極と各バンプ電極との引き離しを行うタイミングに差異が発生するので、各パッド電極と各バンプ電極との引き離しを均一に行うことはできないので、以下に示す問題が発生する。   At this time, in the separation method according to the conventional example, the wiring substrate 13 is bent or distorted due to the internal stress generated in the wiring substrate 13 due to the inclination of the wiring substrate 13 (see FIG. 8). There is a difference in the timing at which the electrodes are separated from the bump electrodes. Further, due to an error in the flatness of the wiring board 13, a difference occurs in the timing of separating the pad electrodes and the bump electrodes. As described above, when a resin material is used as the material constituting the wiring board 13, each pad electrode and each bump electrode is caused by the inclination of the wiring board 13 (see FIG. 8) or the flatness error of the wiring board 13. Since there is a difference in the timing at which the pad electrode and the bump electrode are separated from each other, the pad electrode and the bump electrode cannot be evenly separated from each other, resulting in the following problems.

以下に、本発明の課題が発生する過程について、詳細に説明する。
<引きずり圧痕跡が発生する過程について>
各パッド電極と各バンプ電極との引き離しが進行するに従い、貼り合わされた状態で残留する各パッド電極と各バンプ電極とのなかには、バンプ電極がパッド電極に食い込むように貼り合わされた状態で残留するものが多いので、各パッド電極と各バンプ電極との間に、配線基板に発生する内部応力によって、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が発生することがあっても、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することはない。
Hereinafter, a process in which the problem of the present invention occurs will be described in detail.
<About the process in which dragging impressions are generated>
As each pad electrode and each bump electrode is separated, the pad electrode and each bump electrode remaining in the bonded state remain in a state in which the bump electrode is stuck so as to bite into the pad electrode. Therefore, a force is generated between each pad electrode and each bump electrode in a horizontal direction with respect to the surface where each pad electrode and each bump electrode are contacted by internal stress generated in the wiring board. Even in such a case, no dragging impression due to the bump electrode is generated on the surface of the pad electrode.

しかしながら、各パッド電極と各バンプ電極との引き離しが更に進行するに従い、バンプ電極がパッド電極に食い込むように貼り合わされた状態で残留する各パッド電極と各バンプ電極とが減少するので、各パッド電極と各バンプ電極との間に発生する、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に働く力に耐え切れず、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生するという問題がある。   However, as the separation between the pad electrodes and the bump electrodes further progresses, the pad electrodes and the bump electrodes remaining in a state where the bump electrodes are stuck so as to bite into the pad electrodes are reduced, so that each pad electrode And the bump electrode cannot withstand the force acting in the horizontal direction with respect to the surface where each pad electrode and each bump electrode are in contact, and there is a drag impression by the bump electrode on the surface of the pad electrode. There is a problem that occurs.

このように、バンプ電極による引きずり圧痕跡は、半導体チップの周縁部に形成された複数のパッド電極のうちの、全てのパッド電極の表面に発生するのではなく、一部のパッド電極の表面に発生する場合が多く、配線基板の傾斜(図8参照)又は配線基板の平面度の誤差に起因して、バンプ電極とパッド電極との引き離しのタイミングが遅い領域、すなわち、貼り合わされた状態で残留するパッド電極とバンプ電極とが存在する領域において、バンプ電極による引きずり圧痕跡が発生する。   As described above, the drag impression due to the bump electrode does not occur on the surface of all the pad electrodes among the plurality of pad electrodes formed on the peripheral portion of the semiconductor chip, but on the surface of some pad electrodes. This often occurs, and due to the inclination of the wiring board (see FIG. 8) or the error in the flatness of the wiring board, it remains in a region where the timing of separation of the bump electrode and the pad electrode is late, that is, in a bonded state. In the region where the pad electrode and the bump electrode to be present are present, drag impression marks are generated by the bump electrode.

以上のように、本発明は、バーンイン検査において、半導体ウエハにおける各パッド電極(検査用電極)と検査ボード(検査用基板)における各バンプ電極(プローブ電極)との、貼り合わせ/引き離しを行うために用いられる、アライメント装置に関するものであって、本発明が解決すべき課題は、バーンイン検査における引き離し工程の際に、配線基板を構成する材料に起因して、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを防止することである。そのため、本発明では、バーンイン検査における引き離し方法を工夫することによって、本発明の課題を解決するものであり、本実施形態の説明では、本発明に係る引き離し方法について詳細に説明する。   As described above, the present invention performs bonding / separation between each pad electrode (inspection electrode) on a semiconductor wafer and each bump electrode (probe electrode) on an inspection board (inspection substrate) in burn-in inspection. The problem to be solved by the present invention is that the bump electrode is formed on the surface of the pad electrode due to the material constituting the wiring board during the separation process in the burn-in inspection. This is to prevent the occurrence of dragging impressions. Therefore, in the present invention, the problem of the present invention is solved by devising a separation method in burn-in inspection. In the description of this embodiment, the separation method according to the present invention will be described in detail.

−本発明に係る引き離し方法−
以下に、本発明の一実施形態について図面を参照しながら説明する。
-Detaching method according to the present invention-
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

(一実施形態)
以下に、本発明の一実施形態に係る引き離し方法について、図9(a) 及び(b) 並びに図10(a) 及び(b) を参照しながら説明する。図9(a) 及び(b) 並びに図10(a) 及び(b) は、本発明の一実施形態に係る引き離し方法を示す要部工程断面図である。
<アライメント装置による引き離し工程>
−−ウエハトレイに対するステージの位置合わせステップ−−
図9(a) に示すように、水平方向用シリンダ21及び鉛直方向用シリンダ22による押圧力よって、半導体ウエハ1が搭載された検査ボード5が規制された状態で、画像認識装置(図示せず)を用いて、画像処理が施された半導体ウエハ用認識カメラ28の撮像画像から、ステージ29に対するウエハトレイ30の位置を認識し、最適吸着位置(すなわち、ステージ29及びウエハトレイ30の各々のセンター位置)を演算する。最適吸着位置に基づいて、各XYZθテーブル(25、26及び27)におけるX軸、Y軸、Z軸及びθ軸を用いて、ウエハトレイ30とステージ29とが互いに対応するように、ウエハトレイ30に対するステージ29の位置合わせを行う。
(One embodiment)
Hereinafter, a separation method according to an embodiment of the present invention will be described with reference to FIGS. 9 (a) and 9 (b) and FIGS. 10 (a) and 10 (b). 9 (a) and 9 (b) and FIGS. 10 (a) and 10 (b) are principal part process sectional views showing a separation method according to an embodiment of the present invention.
<Drawing process by alignment device>
-Stage alignment step for wafer tray-
As shown in FIG. 9 (a), an image recognition device (not shown) in a state where the inspection board 5 on which the semiconductor wafer 1 is mounted is regulated by the pressing force of the horizontal cylinder 21 and the vertical cylinder 22. ) Is used to recognize the position of the wafer tray 30 with respect to the stage 29 from the captured image of the semiconductor wafer recognition camera 28 that has been subjected to image processing, and the optimum suction position (that is, the center position of each of the stage 29 and the wafer tray 30). Is calculated. Based on the optimum suction position, the stage with respect to the wafer tray 30 is set so that the wafer tray 30 and the stage 29 correspond to each other by using the X axis, Y axis, Z axis, and θ axis in each XYZθ table (25, 26, and 27). Align 29.

−−ウエハトレイに対するステージの吸着ステップ−−
次に、図9(b) に示すように、Zθ軸テーブル27におけるZ軸を用いて、ステージ29を最適コンタクト位置まで上昇させることにより、ステージ29の上面をウエハトレイ30の下面へ吸着させる。
-Stage adsorption step to wafer tray-
Next, as shown in FIG. 9B, the stage 29 is raised to the optimum contact position by using the Z axis in the Zθ axis table 27, so that the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30.

吸着ステップの後、引き離しステップの準備ステップとして、自動閉塞型の高真空用カプラ32による、シールリング31とコンタクトプローブ15との密着状態の保持を行うために、真空引き用ノズル(図示せず)を高真空用カプラ32に接続させる。真空引き用ノズルを用いて、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の真空引きを行い、これにより、空間内の圧力は、バンプ電極の個数に応じて調整され、約−50[kPa]〜約−80[kPa]に保持されている。   As a preparatory step for the separation step after the adsorption step, a vacuum-drawing nozzle (not shown) is used in order to maintain the close contact between the seal ring 31 and the contact probe 15 by the automatic closing type high-vacuum coupler 32. Is connected to the high vacuum coupler 32. A vacuuming nozzle is used to evacuate the space formed by the seal ring 31 being in close contact with the contact probe 15, whereby the pressure in the space is adjusted according to the number of bump electrodes, It is held at about −50 [kPa] to about −80 [kPa].

このとき、本発明の一実施形態に係る引き離し方法では、図9(b) に示すように、ステージ29の上面をウエハトレイ30の下面に吸着させる直前に、水平方向用シリンダ21及び鉛直方向用シリンダ22による、検査ボード5の規制を解除し、検査ボード5の規制が解除された状態で、ステージ29の上面をウエハトレイ30の下面に吸着させる。このように、ステージ29の上面をウエハトレイ30の下面に吸着させる直前まで、水平方向用シリンダ21及び鉛直方向用シリンダ22による検査ボード5の規制を行い、ステージ29の上面をウエハトレイ30の下面に吸着させる際には、検査ボード5の規制を解除する。   At this time, in the separation method according to the embodiment of the present invention, as shown in FIG. 9B, immediately before the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30, the horizontal cylinder 21 and the vertical cylinder. 22, the restriction of the inspection board 5 is released, and the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30 in a state where the restriction of the inspection board 5 is released. In this manner, the inspection board 5 is regulated by the horizontal cylinder 21 and the vertical cylinder 22 until immediately before the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30, and the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30. When doing so, the restriction of the inspection board 5 is released.

更に、本発明の一実施形態に係る引き離し方法では、図9(b) に示すように、ステージ29の上面をウエハトレイ30の下面に吸着させた状態で、ステージ29を更に押し上げる(例えば、約1[mm]の押し上げを行う)ことにより、検査ボード5を、受け台23から完全に浮かせた状態にする。   Furthermore, in the separation method according to the embodiment of the present invention, as shown in FIG. 9B, the stage 29 is further pushed up (for example, about 1) while the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30. By pushing up [mm], the inspection board 5 is completely lifted from the cradle 23.

これにより、検査ボード5に対して、外的な力を何ら与えることなく、ステージ29上に、ウエハトレイ30を介して、半導体ウエハ1が搭載された検査ボード5を支持することができるため、配線基板13を構成する材料の平面度精度に起因して、配線基板13に僅かな傾斜が発生することがあっても、配線基板13に内部応力が発生することを確実に防止することができるので、配線基板13に発生する内部応力の抑制を図ることができる。   Thereby, the inspection board 5 on which the semiconductor wafer 1 is mounted can be supported on the stage 29 via the wafer tray 30 without applying any external force to the inspection board 5. Even if a slight inclination occurs in the wiring substrate 13 due to the flatness accuracy of the material constituting the substrate 13, it is possible to reliably prevent the internal stress from being generated in the wiring substrate 13. The internal stress generated in the wiring board 13 can be suppressed.

このように、本発明の一実施形態に係る引き離し方法では、ステージ29の上面をウエハトレイ30の下面に吸着させる直前に、水平方向用シリンダ21及び鉛直方向用シリンダ22による、検査ボード5の規制を解除することにより、配線基板13の傾斜に起因して、配線基板13に内部応力が発生することを確実に防止することができる。   As described above, in the separation method according to the embodiment of the present invention, the inspection board 5 is regulated by the horizontal cylinder 21 and the vertical cylinder 22 immediately before the upper surface of the stage 29 is attracted to the lower surface of the wafer tray 30. By releasing, it is possible to reliably prevent the internal stress from being generated in the wiring board 13 due to the inclination of the wiring board 13.

このため、次ステップである引き離しステップの際に、配線基板13に発生する内部応力によって、配線基板13に撓み又は歪みが発生することがないため、各パッド電極と各バンプ電極との引き離しを均一に行うと共に、各パッド電極と各バンプ電極との間に、配線基板13に発生する内部応力によって、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が働くことを抑制することができる。但し、このとき、配線基板13の平面度の誤差による内部応力の発生については解消されておらず、配線基板13には、配線基板13の平面度の誤差に起因して、内部応力が発生している。   For this reason, in the next separation step, the internal stress generated in the wiring board 13 does not cause bending or distortion in the wiring board 13, so that the separation between the pad electrodes and the bump electrodes is uniform. In addition, the internal stress generated in the wiring board 13 between each pad electrode and each bump electrode causes a force to act in a horizontal direction with respect to the surface where each pad electrode and each bump electrode contact. Can be suppressed. However, at this time, the generation of internal stress due to the flatness error of the wiring board 13 has not been eliminated, and the internal stress is generated in the wiring board 13 due to the flatness error of the wiring board 13. ing.

−−各パッド電極と各バンプ電極との引き離しステップ−−
次に、図10(a) に示すように、受け台23から検査ボード5を完全に浮かせた状態で、各パッド電極と各バンプ電極との引き離しを行う。
--- Separation step between each pad electrode and each bump electrode--
Next, as shown in FIG. 10A, the pad electrodes and the bump electrodes are separated from each other with the inspection board 5 completely lifted from the cradle 23.

ここで、従来例に係る引き離し方法では、前述したように、シールリング31がコンタクトプローブ15に密着することによって形成された空間内の雰囲気を真空状態から大気状態へ開放させながら、ステージ29を下降させることによって、各パッド電極と各バンプ電極との引き離しを行う。   Here, in the separation method according to the conventional example, as described above, the stage 29 is lowered while releasing the atmosphere in the space formed by the seal ring 31 closely contacting the contact probe 15 from the vacuum state to the atmospheric state. By doing so, each pad electrode and each bump electrode are separated.

しかしながら、大気に曝された状態では、各パッド電極と各バンプ電極との間に働く引き離し力が弱く、更には、前述したように、配線基板13の平面度の誤差に起因して、各パッド電極と各バンプ電極との引き離しを行うタイミングに差異が発生する。   However, when exposed to the atmosphere, the pulling force acting between each pad electrode and each bump electrode is weak, and furthermore, as described above, due to an error in the flatness of the wiring board 13, each pad There is a difference in the timing at which the electrodes are separated from the bump electrodes.

そこで、本発明の一実施形態に係る引き離し方法では、図10(a) に示すように、受け台23から検査ボード5を完全に浮かせた状態で、シールリング31がコンタクトプローブ15に密着することによって形成された空間内に高圧エアーを送り込むことにより、空間内の雰囲気を高圧状態(例えば、約0.1[MPa]の高圧状態)に調整することによって、各パッド電極と各バンプ電極との引き離しを行う。   Therefore, in the separation method according to the embodiment of the present invention, the seal ring 31 is in close contact with the contact probe 15 with the inspection board 5 completely lifted from the cradle 23 as shown in FIG. By adjusting the atmosphere in the space to a high pressure state (for example, a high pressure state of about 0.1 [MPa]) by sending high pressure air into the space formed by Pull apart.

これにより、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とを引き離すように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力(すなわち、引き離し力)を瞬時に且つ均一に働かせることができるので、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことができる。   Accordingly, a force (that is, a direction perpendicular to the surface where each pad electrode and each bump electrode are in contact with each other so as to separate each pad electrode and each bump electrode between each pad electrode and each bump electrode (that is, , The separating force) can be applied instantaneously and uniformly, so that each pad electrode and each bump electrode can be separated in parallel and uniformly.

このため、引き離しステップの際に、配線基板13の平面度の誤差に起因して、配線基板13に内部応力が発生することがあっても、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことができるため、各パッド電極と各バンプ電極との引き離しを行うタイミングに差異が発生することがなく、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が発生することはないので、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを確実に防止することができる。   For this reason, even when internal stress may occur in the wiring board 13 due to an error in the flatness of the wiring board 13 during the separation step, the separation between the pad electrodes and the bump electrodes is performed in parallel. Since it can be performed uniformly, there is no difference in the timing of separating each pad electrode and each bump electrode, and each pad electrode, each bump electrode, Since no force is generated in the horizontal direction with respect to the surface in contact with the surface of the pad electrode, it is possible to reliably prevent the occurrence of a dragging impression due to the bump electrode on the surface of the pad electrode.

また、図9(b) に示すように、水平方向用シリンダ21及び鉛直方向用シリンダ22による、検査ボード5の規制を予め解除することにより、引き離しステップの際に、空間内に高圧エアーを送り込むことによって、各パッド電極と各バンプ電極とが引き離されて、半導体ウエハ1と検査ボード5との相対的な位置関係が変化することを阻害することがないので、空間内に高圧エアーを効果的に送り込むことができる。   Further, as shown in FIG. 9 (b), by releasing the restriction of the inspection board 5 by the horizontal cylinder 21 and the vertical cylinder 22 in advance, high-pressure air is sent into the space during the separation step. As a result, the pad electrodes and the bump electrodes are not separated from each other, and the relative positional relationship between the semiconductor wafer 1 and the inspection board 5 is not hindered. Can be sent to.

次に、図10(b) に示すように、ステージ29を下降させて、検査ボード5を検査ボード受け台23に再び設置し、引き離し工程を終了する。   Next, as shown in FIG. 10 (b), the stage 29 is lowered, the inspection board 5 is installed again on the inspection board cradle 23, and the separation process is completed.

以上のように、本発明の一実施形態に係る引き離し方法によると、水平方向用シリンダ21及び鉛直方向用シリンダ22による、検査ボード5の規制が解除された状態で、シールリング31がコンタクトプローブ15に密着することによって形成された空間内に高圧エアーを送り込むことにより、各パッド電極と各バンプ電極との引き離しを行う。   As described above, according to the pulling method according to the embodiment of the present invention, the seal ring 31 is in contact with the contact probe 15 in a state where the restriction of the inspection board 5 by the horizontal cylinder 21 and the vertical cylinder 22 is released. Each pad electrode and each bump electrode are pulled apart by sending high-pressure air into the space formed by closely contacting with each other.

このように、検査ボード5の規制を解除することにより、配線基板13を構成する材料の平面度精度に起因して、配線基板13に僅かな傾斜が発生することがあっても、配線基板13に内部応力が発生することを確実に防止することができるため、配線基板13を構成する材料の機械的強度に起因して、配線基板13に撓み又は歪みが発生することがないので、各パッド電極と各バンプ電極との引き離しを均一に行うことができる。   Thus, even if a slight inclination may occur in the wiring board 13 due to the flatness accuracy of the material constituting the wiring board 13 by releasing the restriction of the inspection board 5, the wiring board 13. Since internal stress can be reliably prevented from occurring in the wiring board 13, the wiring board 13 is not bent or distorted due to the mechanical strength of the material constituting the wiring board 13. The electrodes and the bump electrodes can be uniformly separated.

更には、シールリング31がコンタクトプローブ15に密着することによって形成された空間内に高圧エアーを送り込むことにより、配線基板13を構成する材料の平面度精度に起因して、配線基板13の平面度に誤差が発生することがあっても、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とを引き離すように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことができる。   Further, by sending high-pressure air into the space formed by the seal ring 31 coming into close contact with the contact probe 15, the flatness of the wiring board 13 is caused by the flatness accuracy of the material constituting the wiring board 13. Even if an error may occur, the pad electrode and the bump electrode are in contact with each other so that the pad electrode and the bump electrode are separated from each other. Since the force can be applied instantaneously and uniformly in the vertical direction, each pad electrode and each bump electrode can be separated from each other in parallel and uniformly.

このように、配線基板13を構成する材料の平面度精度に起因して、配線基板13に僅かな傾斜が発生する、又は配線基板13の平面度に誤差が発生することがあっても、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことにより、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とが接触する面に対して水平な方向に力が働くことはないので、パッド電極の表面に、バンプ電極による引きずる圧痕跡が発生することを確実に防止することができる。   Thus, even if a slight inclination occurs in the wiring board 13 due to the flatness accuracy of the material constituting the wiring board 13 or an error occurs in the flatness of the wiring board 13, By separating the pad electrode and each bump electrode in a parallel and uniform manner, a force is applied between each pad electrode and each bump electrode in a direction horizontal to the surface where each pad electrode and each bump electrode contact. Since this does not work, it is possible to reliably prevent the indentation trace caused by the bump electrode from being generated on the surface of the pad electrode.

更には、このようにすると、配線基板13を構成する材料に起因して、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを防止することができるため、配線基板13を構成する材料の選択肢の範囲を拡げることができるので、例えば、配線基板13を構成する材料として樹脂材料を用いることにより、検査ボード5の製造コストの削減を図ると共に、半導体チップへ印可する検査用電流の高電流化を図ることができる。   Furthermore, in this way, it is possible to prevent the occurrence of a dragging impression due to the bump electrode on the surface of the pad electrode due to the material constituting the wiring substrate 13, so that the wiring substrate 13 is configured. Since the range of choices of materials can be expanded, for example, by using a resin material as a material constituting the wiring board 13, the manufacturing cost of the inspection board 5 can be reduced, and the inspection current applied to the semiconductor chip can be reduced. High current can be achieved.

以下に、本発明の効果を有効に説明するために、パッド電極の表面に発生する、バンプ電極による圧痕跡について、図11(a) 及び(b) を参照しながら説明する。図11(a) は、本発明に係る引き離し方法を用いた場合の、パッド電極の表面に発生する圧痕跡について示す上面図であり、図11(b) は、従来例に係る引き離し方法を用いた場合の、パッド電極の表面に発生する引きずり圧痕跡について示す上面図である。   In the following, in order to effectively explain the effects of the present invention, indentations caused by bump electrodes generated on the surface of the pad electrode will be described with reference to FIGS. 11 (a) and 11 (b). FIG. 11A is a top view showing indentations generated on the surface of the pad electrode when the separation method according to the present invention is used, and FIG. 11B uses the separation method according to the conventional example. It is a top view shown about the drag | tict impression trace which generate | occur | produces on the surface of a pad electrode in the case of being.

引きずり圧痕跡34は、図11(b) に示すように、半導体チップにおけるパッド電極4の形成領域以外の領域にまで達し、半導体チップにダメージを与える、更には、半導体チップの回路形成領域(図示せず)にまで達して、半導体チップの回路形成領域にダメージを与えるので、半導体チップを破壊させる場合がある。これに対し、圧痕跡33は、図11(a) に示すように、半導体チップにおけるパッド電極4の形成領域以外の領域にまで達することがないので、半導体チップを破損させることなく、バーンインによる半導体チップの検査を良好に行うことができる。   As shown in FIG. 11B, the drag indentation 34 reaches a region other than the formation region of the pad electrode 4 in the semiconductor chip, damages the semiconductor chip, and further, a circuit formation region of the semiconductor chip (FIG. 11B). (Not shown) and damages the circuit formation region of the semiconductor chip, which may destroy the semiconductor chip. On the other hand, as shown in FIG. 11A, the indentation 33 does not reach a region other than the formation region of the pad electrode 4 in the semiconductor chip, so that the semiconductor by burn-in can be performed without damaging the semiconductor chip. Chip inspection can be performed satisfactorily.

以下に、シールリングがコンタクトプローブに密着することによって形成された空間内の雰囲気を切り替えるために用いられる、電磁弁の配管方法の具体例について、図12(a) 〜(c) を参照しながら説明する。図12(a) 〜(c) は、電磁弁の配管方法について示す図であり、具体的には、図12(a) は、真空状態での電磁弁の配管方法について示す図であり、図12(b) は、大気状態での電磁弁の配管方法について示す図であり、図12(c) は、高圧状態での電磁弁の配管方法について示す図である。   Hereinafter, a specific example of a solenoid valve piping method used for switching the atmosphere in the space formed by the seal ring being in close contact with the contact probe will be described with reference to FIGS. 12 (a) to 12 (c). explain. 12 (a) to 12 (c) are diagrams illustrating the piping method of the solenoid valve. Specifically, FIG. 12 (a) is a diagram illustrating the piping method of the solenoid valve in a vacuum state. 12 (b) is a diagram showing the piping method of the solenoid valve in the atmospheric state, and FIG. 12 (c) is a diagram showing the piping method of the solenoid valve in the high pressure state.

本発明の一実施形態に係るアライメント装置では、第1の電磁弁35a及び第2の電磁弁35bを用いて、互いの切り替え位置を組み合わせることによって、配管チューブ(図示せず)内を流れるガスの流量を制御することにより、シールリングがコンタクトプローブに密着することによって形成された空間内の雰囲気を、真空状態(図12(a) 参照)、大気状態(図12(b) 参照)、又は高圧状態(図12(c) 参照)に調整することができる。また、本発明の一実施形態に係るアライメント装置では、各電磁弁(35a及び35b)における切り替えの応答性を向上させるために、XYZθテーブルにおける真空カプラの下方領域上に、各電磁弁(35a及び35b)が配置されており、これにより、各電磁弁(35a及び35b)における配管チューブの長さの最短化を図ると共に、配管チューブ径の最小化(例えば、約φ4)を図ることができる。   In the alignment apparatus according to the embodiment of the present invention, the first electromagnetic valve 35a and the second electromagnetic valve 35b are used to combine the switching positions of each other, thereby allowing the gas flowing in the piping tube (not shown) to flow. By controlling the flow rate, the atmosphere in the space formed by the seal ring coming into close contact with the contact probe can be in a vacuum state (see FIG. 12 (a)), an atmospheric state (see FIG. 12 (b)), or a high pressure. The state can be adjusted (see FIG. 12C). Further, in the alignment apparatus according to the embodiment of the present invention, in order to improve the responsiveness of switching in each solenoid valve (35a and 35b), each solenoid valve (35a and 35a and 35a and 35b) is placed on the region below the vacuum coupler in the XYZθ table. 35b) is arranged, thereby minimizing the length of the piping tube in each solenoid valve (35a and 35b) and minimizing the piping tube diameter (for example, about φ4).

このように、各電磁弁(35a及び35b)における切り替えの応答性の向上を図ることは重要であり、特に、引き離しステップにおいて、シールリングがコンタクトプローブに密着することによって形成された空間内の雰囲気を、真空状態から高圧状態へ切り替えるときの、各電磁弁(35a及び35b)の応答性を向上させることは非常に重要である。   Thus, it is important to improve the responsiveness of switching in each solenoid valve (35a and 35b), and in particular, the atmosphere in the space formed by the seal ring closely contacting the contact probe in the separation step. It is very important to improve the responsiveness of each solenoid valve (35a and 35b) when switching from a vacuum state to a high pressure state.

これにより、引き離しステップの際に、各電磁弁(35a及び35b)を用いて、空間内の雰囲気を真空状態から高圧状態へ瞬時に切り替えることができるので、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とを引き離すように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができる。   Thus, the atmosphere in the space can be instantaneously switched from a vacuum state to a high pressure state using each electromagnetic valve (35a and 35b) at the time of the separation step, so that between each pad electrode and each bump electrode. In addition, a force can be applied instantaneously and uniformly in a direction perpendicular to the surface where each pad electrode and each bump electrode contact so as to separate each pad electrode and each bump electrode.

このため、配線基板を構成する材料の平面度精度に起因して、配線基板の平面度に誤差が発生することがあっても、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことができるので、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを確実に防止すると共に、配線基板の平面度の誤差における許容範囲(〜約50[μm])を拡げることができる。   Therefore, even if an error occurs in the flatness of the wiring board due to the flatness accuracy of the material constituting the wiring board, the pad electrodes and the bump electrodes are separated in parallel and uniformly. As a result, it is possible to reliably prevent the occurrence of a drag impression due to the bump electrode on the surface of the pad electrode, and to expand an allowable range (up to about 50 [μm]) in the flatness error of the wiring board. it can.

また、貼り合わせステップにおいて、シールリングがコンタクトプローブに密着することによって形成された空間内の雰囲気を、大気状態から真空状態へ切り替えるときの、各電磁弁(35a及び35b)の応答性を向上させることも重要である。   Further, in the bonding step, the responsiveness of each solenoid valve (35a and 35b) is improved when the atmosphere in the space formed by the seal ring closely contacting the contact probe is switched from the atmospheric state to the vacuum state. It is also important.

これにより、貼り合わせステップの際に、各電磁弁(35a及び35b)を用いて、空間内の雰囲気を大気状態に調整しながら、各パッド電極を各バンプ電極に接触させた後に、各電磁弁(35a及び35b)を用いて、空間内の雰囲気を大気状態から真空状態へ瞬時に切り替えることができるため、各パッド電極と各バンプ電極との間に、各パッド電極と各バンプ電極とを貼り合わせるように、各パッド電極と各バンプ電極とが接触する面に対して垂直な方向に力を瞬時に且つ均一に働かせることができるので、各パッド電極と各バンプ電極との貼り合わせを平行且つ均一に行うことができる。   Thereby, in the bonding step, each electromagnetic valve (35a and 35b) is used to adjust the atmosphere in the space to the atmospheric state, and after contacting each pad electrode to each bump electrode, each electromagnetic valve (35a and 35b) can be used to instantly switch the atmosphere in the space from the atmospheric state to the vacuum state, so that each pad electrode and each bump electrode is attached between each pad electrode and each bump electrode. Since the force can be applied instantaneously and uniformly in the direction perpendicular to the surface where each pad electrode and each bump electrode are in contact with each other, the bonding between each pad electrode and each bump electrode can be performed in parallel and It can be performed uniformly.

また、各電磁弁(35a及び35b)を用いて、空間内の雰囲気を大気状態に調整しながら、各パッド電極を各バンプ電極に接触させるので、シールリングがコンタクトプローブに密着することによって、空間内の雰囲気が密封状態になることを防止すると共に、空間内の雰囲気が密封状態となって、各パッド電極を各バンプ電極に接触させることができずに、検査ボードの中央部が持ち上げられることを防止することができる。   Further, since each pad electrode is brought into contact with each bump electrode while adjusting the atmosphere in the space to an atmospheric state by using each electromagnetic valve (35a and 35b), the seal ring comes into close contact with the contact probe, thereby The inside atmosphere is prevented from being sealed, and the atmosphere inside the space is sealed, so that each pad electrode cannot be brought into contact with each bump electrode, and the center part of the inspection board is raised. Can be prevented.

また、空間内の雰囲気を大気状態に調整しながら、各パッド電極を各バンプ電極に接触させた後に、各電磁弁(35a及び35b)を用いて、空間内の雰囲気を大気状態から真空状態へ瞬時に切り替えるので、各パッド電極を各バンプ電極に接触させる前に、空間内の雰囲気を大気状態から真空状態へ切り替えることがないため、検査ボードがウエハトレイ側へ引っ張られることはないので、検査ボードに歪みが発生することを防止することができる。   Further, after adjusting the atmosphere in the space to the atmospheric state, each pad electrode is brought into contact with each bump electrode, and then the atmosphere in the space is changed from the atmospheric state to a vacuum state by using each electromagnetic valve (35a and 35b). Since switching is performed instantaneously, the inspection board is not pulled to the wafer tray side because the atmosphere in the space is not switched from the atmospheric state to the vacuum state before contacting each pad electrode with each bump electrode. It is possible to prevent distortion from occurring.

このように、本発明の一実施形態に係るアライメント装置によると、XYZθテーブルにおける真空カプラの下方領域上に設けられた、第1の電磁弁35a及び第2の電磁弁35bを用いて、シールリングがコンタクトプローブに密着することによって形成された空間内の雰囲気を、高圧状態/大気状態/真空状態に適宜調整することができる。   As described above, according to the alignment apparatus according to the embodiment of the present invention, the seal ring is formed using the first electromagnetic valve 35a and the second electromagnetic valve 35b provided on the lower region of the vacuum coupler in the XYZθ table. Can be appropriately adjusted to a high pressure state / atmospheric state / vacuum state in the space formed by closely contacting the contact probe.

このため、バーンイン検査において、本発明に係るアライメント装置を用いることにより、貼り合わせ工程の際に、各パッド電極と各バンプ電極との貼り合わせを平行且つ均一に行うと共に、引き離し工程の際に、各パッド電極と各バンプ電極との引き離しを平行且つ均一に行うことができる。   For this reason, in the burn-in inspection, by using the alignment apparatus according to the present invention, in the bonding process, the pad electrodes and the bump electrodes are bonded in parallel and uniformly, and in the separation process, The pad electrodes and the bump electrodes can be separated from each other in parallel and uniformly.

更には、本発明に係るアライメント装置によると、空間内の雰囲気を切り替えることが可能な第1の電磁弁35a及び第2の電磁弁35bを用いることにより、貼り合わせ工程の際に、空間内の雰囲気を大気状態から真空状態へ調整すると共に、引き離し工程の際に、空間内の雰囲気を真空状態から高圧状態へ調整することができるため、貼り合わせ機能と引き剥がし機能との双方を備えるアライメント装置を提供することができるので、アライメント装置を有効に活用することができる。   Furthermore, according to the alignment apparatus according to the present invention, by using the first electromagnetic valve 35a and the second electromagnetic valve 35b that can switch the atmosphere in the space, in the bonding process, An alignment device that has both a bonding function and a peeling function because the atmosphere in the space can be adjusted from the vacuum state to the high pressure state in the separation step while the atmosphere is adjusted from the atmospheric state to the vacuum state. Therefore, the alignment apparatus can be used effectively.

以上のように、本発明に係る引き離し方法によると、バーンイン検査における引き離し工程の際に、配線基板を構成する材料に起因して、パッド電極の表面に、バンプ電極による引きずり圧痕跡が発生することを確実に防止することができるため、配線基板を構成する材料の選択肢を拡げることができるので、例えば、配線基板を構成する材料として、樹脂材料を選択することにより、検査ボードの製造コストの削減を図ると共に、バーンイン検査の際に半導体チップに印加する検査用電流の高電流化を図ることができる。   As described above, according to the separation method according to the present invention, in the separation process in the burn-in inspection, a drag impression mark due to the bump electrode is generated on the surface of the pad electrode due to the material constituting the wiring board. Therefore, for example, by selecting a resin material as the material constituting the wiring board, the manufacturing cost of the inspection board can be reduced. In addition, the inspection current applied to the semiconductor chip during the burn-in inspection can be increased.

本発明は、バーンイン検査の際に、検査ボード(検査用基板)の配線基板を構成する材料に影響されることなく、半導体ウエハにおける各パッド電極(検査用電極)と検査ボードにおける各パッド電極(プローブ電極)とを平行且つ均一に引き離すことができるため、パッド電極の表面に、バンプ電極による引きずり圧痕跡を発生させることなく、バーンイン検査を良好に行うことができるので、バーンイン検査に有用である。   In the present invention, during the burn-in inspection, each pad electrode (inspection electrode) on the semiconductor wafer and each pad electrode (inspection board) on the inspection board are not affected by the material constituting the wiring board of the inspection board (inspection substrate). The probe electrode) can be separated from the probe electrode in a parallel and uniform manner, so that the burn-in inspection can be performed satisfactorily without generating the drag indentation by the bump electrode on the surface of the pad electrode, which is useful for the burn-in inspection. .

(a) 及び(b) は、半導体ウエハの構成を示す上面図である。(a) And (b) is a top view which shows the structure of a semiconductor wafer. (a) 及び(b) は、検査ボードの構成を示す図である。(a) And (b) is a figure which shows the structure of an inspection board. プローブカードの構成を示す断面図である。It is sectional drawing which shows the structure of a probe card. (a) 及び(b) は、プローブカードの構成を示す拡大図(特に、バンプ電極の周辺部の拡大図)である。(a) And (b) is an enlarged view (especially enlarged view of the peripheral part of a bump electrode) which shows the structure of a probe card. (a) 及び(b) は、プローブカードの構成を示す上面図である。(a) And (b) is a top view which shows the structure of a probe card. は、アライメント装置の構成を示す斜視図である。These are perspective views which show the structure of an alignment apparatus. は、アライメント装置の構成を示す断面図である。These are sectional drawings which show the structure of an alignment apparatus. は、引き離し工程を行う前の、半導体ウエハが搭載された状態の検査ボードとステージとの位置関係を示す断面図である。These are sectional views showing the positional relationship between the inspection board and the stage on which the semiconductor wafer is mounted before performing the separation step. (a) 及び(b) は、本発明の一実施形態に係る引き離し方法を示す要部工程断面図である。(a) And (b) is principal part process sectional drawing which shows the separation method which concerns on one Embodiment of this invention. (a) 及び(b) は、本発明の一実施形態に係る引き離し方法を示す要部工程断面図である。(a) And (b) is principal part process sectional drawing which shows the separation method which concerns on one Embodiment of this invention. (a) は、本発明に係る引き離し方法を用いた場合の、パッド電極の表面に発生する圧痕跡について示す上面図であり、(b) は、従来例に係る引き離し方法を用いた場合の、パッド電極の表面に発生する引きずり圧痕跡について示す上面図である。(a) is a top view showing an indentation generated on the surface of the pad electrode when the separation method according to the present invention is used, and (b) is a case where the separation method according to the conventional example is used. It is a top view shown about the drag | tict impression trace which generate | occur | produces on the surface of a pad electrode. (a) 〜(c) は、電磁弁の配管方法について示す図である。(a)-(c) is a figure shown about the piping method of a solenoid valve. ウエハレベルバーンイン検査に用いられる装置について示す図である。It is a figure shown about the apparatus used for a wafer level burn-in test | inspection. (a) 及び(b) は、バーンイン検査における貼り合わせ方法について示す要部工程断面図である。(a) And (b) is principal part process sectional drawing shown about the bonding method in a burn-in test | inspection. (a) 及び(b) は、バーンイン検査における従来例に係る引き離し方法について示す要部工程断面図である。(a) And (b) is principal part process sectional drawing shown about the separation method concerning the prior art example in a burn-in test | inspection.

符号の説明Explanation of symbols

1 半導体ウエハ
2 半導体チップ形成領域
3 半導体チップ
4 パッド電極(検査用電極)
5 検査ボード(検査用基板)
6 プローブカード
7 多層配線基板
8 コネクタ
9 配線基板受け台
10 押さえゴム
11 押さえ
12 フレーム
12a 平行用調整ネジ
13 配線基板
14 局在型異方導電ゴム
15 コンタクトプローブ
15a 薄膜フィルム
15b バンプ電極(プローブ電極)
15c 銅薄膜
15d セラミックスリング
16 バンプ形成領域
17a、17b、17c、17d アライメントマーク
18 バンプエリア
19 ユニットベース
20 ローラ
21 水平方向用シリンダ
22 鉛直方向用シリンダ
23 受け台
24 半導体ウエハ用認識カメラ
25 X軸テーブル
26 Y軸テーブル
27 Zθ軸テーブル
28 検査ボード用認識カメラ
29 ステージ
30 ウエハトレイ
31 シールリング
32 高真空用カプラ
33 圧痕跡
34 引きずり圧痕跡
35a 第1の電磁弁
35b 第2の電磁弁
36 アライメント装置
37 バーンイン検査装置
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Semiconductor chip formation area 3 Semiconductor chip 4 Pad electrode (inspection electrode)
5 Inspection board (Inspection board)
6 Probe Card 7 Multilayer Wiring Board 8 Connector 9 Wiring Board Base 10 Holding Rubber 11 Holding 12 Frame 12a Parallel Adjustment Screw 13 Wiring Board 14 Localized Anisotropic Conductive Rubber 15 Contact Probe 15a Thin Film 15b Bump Electrode
15c Copper thin film 15d Ceramic ring 16 Bump forming area 17a, 17b, 17c, 17d Alignment mark 18 Bump area 19 Unit base 20 Roller 21 Horizontal cylinder 22 Vertical cylinder 23 Receiving base 24 Semiconductor wafer recognition camera 25 X axis table 26 Y-axis table 27 Zθ-axis table 28 Inspection board recognition camera 29 Stage 30 Wafer tray 31 Seal ring 32 Coupler for high vacuum 33 Pressure trace 34 Drag pressure trace 35a First solenoid valve 35b Second solenoid valve 36 Alignment device 37 Burn-in Inspection device

Claims (4)

ウエハトレイの上面に設置された半導体ウエハ上に形成された複数の半導体集積回路素子の各検査用電極を、受け台に支持された検査用基板の配線基板上に設けられた各プローブ電極に接触させて、前記複数の半導体集積回路素子の電気的特性を一括して検査した後に、前記ウエハトレイの下面にステージを吸着させて、前記各検査用電極と前記各プローブ電極とを引き離す一連の工程を含むバーンイン検査における引き離し方法であって、
前記ステージを前記ウエハトレイの下面に吸着させる直前に、前記検査用基板に対する水平方向における位置固定を解除する工程(a)と、
前記検査用基板の位置固定が解除された状態で、前記ウエハトレイの下面に前記ステージを吸着させて、前記各検査用電極と前記各プローブ電極とを引き離す工程(b)とを備えることを特徴とするバーンイン検査における引き離し方法。
Each inspection electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer placed on the upper surface of the wafer tray is brought into contact with each probe electrode provided on the wiring substrate of the inspection substrate supported by the cradle. And a series of steps in which the electrical characteristics of the plurality of semiconductor integrated circuit elements are collectively inspected, the stage is adsorbed on the lower surface of the wafer tray, and the inspection electrodes and the probe electrodes are separated from each other. A separation method in burn-in inspection,
(A) releasing the position fixing in the horizontal direction with respect to the inspection substrate immediately before the stage is attracted to the lower surface of the wafer tray;
A step (b) in which the stage is attracted to the lower surface of the wafer tray and the inspection electrodes and the probe electrodes are separated from each other in a state where the position of the inspection substrate is released. Separation method in burn-in inspection.
前記検査用基板の位置固定を解除する工程(a)は、
前記検査用基板に対する鉛直方向における位置固定を更に解除する工程を含み、
前記各検査用電極と前記各プローブ電極とを引き離す工程(b)は、
前記検査用基板の位置固定が解除された状態で、前記ウエハトレイの下面に前記ステージを吸着させた後に、前記ステージを用いて前記検査用基板を前記受け台から浮かせた状態で、前記各検査用電極と前記各プローブ電極とを引き離す工程を含むことを特徴とする請求項1に記載のバーンイン検査における引き離し方法。
The step (a) of releasing the position fixing of the inspection substrate includes:
Further releasing the position fixing in the vertical direction with respect to the inspection substrate,
The step (b) of separating the inspection electrodes and the probe electrodes from each other,
In a state where the position of the inspection substrate is released, after the stage is adsorbed on the lower surface of the wafer tray, the inspection substrate is floated from the cradle using the stage, The separation method in the burn-in inspection according to claim 1, further comprising a step of separating the electrode and each probe electrode.
前記各検査用電極と前記各プローブ電極とを引き離す工程(b)は、
前記各検査用電極と前記各プローブ電極とを接触させた状態で、前記検査用基板に前記半導体ウエハを搭載させることが可能な、前記ウエハトレイの上面に設けられた環状のシール部材が、前記検査用基板に密着することによって形成された空間内に、高圧エアーを導入する工程を含むことを特徴とする請求項2に記載のバーンイン検査における引き離し方法。
The step (b) of separating the inspection electrodes and the probe electrodes from each other,
An annular seal member provided on the upper surface of the wafer tray, on which the semiconductor wafer can be mounted on the inspection substrate in a state where the inspection electrodes and the probe electrodes are in contact with each other, 3. The separation method in the burn-in inspection according to claim 2, further comprising a step of introducing high-pressure air into a space formed by being in close contact with the substrate for use.
ウエハトレイの上面に設置された半導体ウエハ上に形成された複数の半導体集積回路素子の各検査用電極を、受け台に支持された検査用基板の配線基板上に設けられた各プローブ電極に接触させて、前記複数の半導体集積回路素子の電気的特性を一括して検査した後に、前記ウエハトレイの下面にステージを吸着させて、前記各検査用電極と前記各プローブ電極とを引き離す一連の工程を含むバーンイン検査に用いるアライメント装置であって、
前記各検査用電極と前記各プローブ電極とを接触させた状態で、前記検査用基板に前記半導体ウエハを搭載させることが可能な、前記ウエハトレイの上面に設けられた環状のシール部材が、前記検査用基板に密着することによって形成された、空間内の雰囲気を高圧状態に調整し、且つ前記空間内の雰囲気を大気状態に調整可能な第1の電磁弁と、
前記空間内の雰囲気を真空状態に調整可能な第2の電磁弁とを備えることを特徴とするアライメント装置。
Each inspection electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer placed on the upper surface of the wafer tray is brought into contact with each probe electrode provided on the wiring substrate of the inspection substrate supported by the cradle. And a series of steps in which the electrical characteristics of the plurality of semiconductor integrated circuit elements are collectively inspected, the stage is adsorbed on the lower surface of the wafer tray, and the inspection electrodes and the probe electrodes are separated from each other. An alignment apparatus used for burn-in inspection,
An annular seal member provided on the upper surface of the wafer tray, on which the semiconductor wafer can be mounted on the inspection substrate in a state where the inspection electrodes and the probe electrodes are in contact with each other, A first electromagnetic valve formed by adhering to the substrate for adjusting the atmosphere in the space to a high pressure state and capable of adjusting the atmosphere in the space to an atmospheric state;
An alignment apparatus comprising: a second electromagnetic valve capable of adjusting the atmosphere in the space to a vacuum state.
JP2005259649A 2005-09-07 2005-09-07 Method of releasing in burn-in test and alignment device for use in burn-in test Pending JP2007073762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005259649A JP2007073762A (en) 2005-09-07 2005-09-07 Method of releasing in burn-in test and alignment device for use in burn-in test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005259649A JP2007073762A (en) 2005-09-07 2005-09-07 Method of releasing in burn-in test and alignment device for use in burn-in test

Publications (1)

Publication Number Publication Date
JP2007073762A true JP2007073762A (en) 2007-03-22

Family

ID=37934949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005259649A Pending JP2007073762A (en) 2005-09-07 2005-09-07 Method of releasing in burn-in test and alignment device for use in burn-in test

Country Status (1)

Country Link
JP (1) JP2007073762A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022403A (en) * 2009-03-25 2017-01-26 エイアー テスト システムズ System for testing integrated circuit of device and method for using the same
WO2017034127A1 (en) * 2015-08-21 2017-03-02 주식회사 쎄믹스 Apparatus for assembly and disassembly of cartridge for wafer prober and control method therefor
JP2018067602A (en) * 2016-10-18 2018-04-26 株式会社東京精密 Prober and probe inspection method
JP6471401B1 (en) * 2017-10-31 2019-02-20 合同会社Pleson Semiconductor wafer test unit
JP2019149500A (en) * 2018-02-28 2019-09-05 東京エレクトロン株式会社 Inspection system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022403A (en) * 2009-03-25 2017-01-26 エイアー テスト システムズ System for testing integrated circuit of device and method for using the same
WO2017034127A1 (en) * 2015-08-21 2017-03-02 주식회사 쎄믹스 Apparatus for assembly and disassembly of cartridge for wafer prober and control method therefor
JP2018067602A (en) * 2016-10-18 2018-04-26 株式会社東京精密 Prober and probe inspection method
JP6471401B1 (en) * 2017-10-31 2019-02-20 合同会社Pleson Semiconductor wafer test unit
JP2019087720A (en) * 2017-10-31 2019-06-06 合同会社Pleson Testing unit of semiconductor wafer
WO2019176238A1 (en) * 2017-10-31 2019-09-19 合同会社Pleson Semiconductor wafer testing unit
JP2019149500A (en) * 2018-02-28 2019-09-05 東京エレクトロン株式会社 Inspection system
CN110211889A (en) * 2018-02-28 2019-09-06 东京毅力科创株式会社 Inspection system
US11360115B2 (en) 2018-02-28 2022-06-14 Tokyo Electron Limited Inspection system

Similar Documents

Publication Publication Date Title
KR100550022B1 (en) Contactor for semiconductor device, test apparatus and test method using the contactor
KR100506109B1 (en) Separation mechanism for adhesive tape, separation apparatus for adhesive tape, separation method for adhesive tape, pickup apparatus for semiconductor chip, pickup method for semiconductor chip, manufacturing method for semiconductor apparatus, and manufacturing apparatus for semiconductor apparatus
TWI398916B (en) Method and apparatus for peeling electronic component
US5986459A (en) Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
CN107622955B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP4794624B2 (en) Probe card manufacturing method and manufacturing apparatus
JP2006332563A (en) Wafer conveyor, wafer lamination conveyor and method for manufacturing laminated semiconductor device
JP3741927B2 (en) Semiconductor chip or package inspection apparatus and inspection method thereof
TWI679293B (en) Film forming device
JP2007073762A (en) Method of releasing in burn-in test and alignment device for use in burn-in test
JP4967078B1 (en) Wafer holder
JP5298273B2 (en) Stage and ball mounting apparatus using the same
JP2008103390A (en) Manufacturing method of semiconductor device
JP7064749B2 (en) Ball mounting device
KR20080041579A (en) Solder ball mounting method and solder ball mounting apparatus
JP6646778B1 (en) Conductive ball mounting device
JP6770122B2 (en) Conductive ball mounting method
JP2000164647A (en) Wafer cassette and inspection device for semiconductor integrated circuit
JP4886909B1 (en) Wafer holder
JP6115617B2 (en) Mounting device
JP4655269B2 (en) Method and apparatus for mounting conductive ball
JP4184592B2 (en) Method and apparatus for sucking and arranging conductive balls
TWI661523B (en) Device for mounting columnar member and method for mounting columnar member
JP2001127421A (en) Ball mounter and mounting method
JP3249078B2 (en) Semiconductor wafer unloader