JP2007054120A - 遊技機 - Google Patents

Abstract

【課題】 遊技動作を制御する主制御部と、演出動作を制御するサブ制御部とを含んで制御部が構成された遊技機において、サブ制御部に設けられる表面実装型ＣＰＵの高性能化を容易に実現し得る、新規な構造の遊技機を提供すること。
【解決手段】 サブ制御ＣＰＵとして表面実装型のＣＰＵ９０を表面実装する第一の基板９２と、演出動作を行なう作動部４０、２８、２６と電気的に接続された第二の基板１００とを設けると共に、該第一の基板９０と該第二の基板１００を互いに着脱可能とする着脱機構１５４、１５６、１６０で接続連結することによってサブ制御部としてのサブ制御基板６６を構成した。
【選択図】 図４

Description

本発明は、遊技作動に関する制御を行なう主制御部と、演出作動に関する制御を行なうサブ制御部とによって制御部が構成された遊技機に係り、特に、それら主制御部およびサブ制御部のそれぞれにＣＰＵが設けられた遊技機に関するものである。

パチンコ機やスロットマシンなどの遊技機は、遊技作動や演出作動の制御内容が制御プログラムとしてＲＯＭに記憶されて、かかる制御プログラムをＣＰＵが実行することによって、その作動が電気的に制御されるものが多い。

ところで、異なる作動態様を有する新たな機種の開発の度に、制御基板の全体を再設計することは合理的ではない。そこで、例えば特許文献１には、機種特有の非共通的な制御プログラムが記憶されたＲＯＭを非共通回路に設けて、かかる非共通回路を交換可能に構成することによって、新たな機種への交換の際には非共通回路のみを取り換えることで対応することが可能な遊技機が開示されている。

しかし、近年においては、かかる特許文献１に記載の如き構造では対処出来ない、新たな問題が生じている。

すなわち、近年の遊技機は、例えば図柄表示画面において行なわれる演出表示の高精度化や複雑化、電飾の増加に伴う電飾態様の複雑化、音の高音質化など、遊技演出の内容の高度化、複雑化が顕著である。それ故、特許文献１に記載の如き単一のＣＰＵから構成された遊技機では、遊技作動に関する制御と演出作動に関する制御を同時に処理することは殆ど不可能となっている。

そこで、例えばパチンコ機においては、特許文献２に示されているように、制御部を遊技作動を制御する主制御部と演出作動を制御するサブ制御部とに分割して、それぞれの制御部に独立してＣＰＵを設けた構造が広く採用されつつある。このようにすれば、本来の遊技制御を行なうＣＰＵの負荷を軽減すると共に、サブ制御部のＣＰＵとして優れた性能を有するＣＰＵを用いることが出来て、より高度な演出を行なうことが可能となる。

そして、前述のような遊技演出の高度化に対応するために、サブ制御部に設けられるＣＰＵは更なる高性能化が要求されている。そこで近年では、基板に設けられたソケットにリードピンを挿し込む所謂ＤＩＰタイプのＣＰＵよりも多くの端子を備えた、表面実装型のＣＰＵが採用されつつある。

ところが、このような表面実装型のＣＰＵは、より高性能のＣＰＵに交換することが困難である。何故なら、表面実装型のＣＰＵが有する端子の数は数百と非常に多く、各端子のサイズも非常に小さい。それ故、基板に表面実装型のＣＰＵ用のソケットを設けて、基板から取り外し可能にしたとしても、ピン等の端子をソケットのコンタクト部（接触子部）に確実に挿入することは容易ではなく、着脱時にピンが曲がったり、折れてしまうおそれもある。

さらに、表面実装型のソケットにおいては、端子とソケットのコンタクト部とを確実に面接触せしめるために、ＣＰＵの上面にソケットカバーを取り付けて、均等に圧がかけられるようにする必要があり、この時に均等に圧がかかっていないと、接触不良の原因にもなり得る。加えて、表面実装型のソケットは端子とソケットとのコンタクト部を面接触せしめるのみであることから、コンタクト部に端子としてのピンを圧入するＤＩＰタイプのように圧入行為によってピン乃至はコンタクト部の酸化皮膜を除去したり、付着しているゴミを除去することも出来ない。

このように、表面実装型のＣＰＵは基板からの取り外しが困難であることから、半田等を用いて基板に固定的に設けられることが一般的であった。それ故、演出の高度化に対応するためにより高性能のＣＰＵを採用しようとする場合には、基板の全体を再設計することが必要となって、ＣＰＵの高性能化が容易には実現され得なかった。

特許第２７６９６８９号公報 特開２００４−１１３３２３号公報

ここにおいて、本発明は上述の如き事情を背景として為されたものであって、その解決課題とするところは、遊技動作を制御する主制御部と、演出動作を制御するサブ制御部とを含んで制御部が構成された遊技機において、サブ制御部に設けられる表面実装型ＣＰＵの高性能化を容易に実現し得る、新規な構造の遊技機を提供することにある。

以下、前述の如き課題を解決するために為された本発明の態様を記載する。なお、以下に記載の各態様において採用される構成要素は、可能な限り任意の組み合わせで採用可能である。また、本発明の態様乃至は技術的特徴は、以下に記載のものに限定されることなく、明細書全体および図面の記載、或いはそれらの記載から当業者が把握することの出来る発明思想に基づいて認識されるものであることが理解されるべきである。

（本発明の態様１）
すなわち、本発明の態様１は、遊技作動を制御する主制御ＣＰＵを備えた主制御部と、該主制御部からの制御信号に基づいて演出作動を制御するサブ制御ＣＰＵを備えたサブ制御部を含んで制御部が構成された遊技機において、前記サブ制御ＣＰＵとして表面実装型のＣＰＵを表面実装する第一の基板と、演出動作を行なう作動部と電気的に接続された第二の基板とを設けると共に、該第一の基板と該第二の基板を互いに着脱可能とする着脱機構で接続連結することによって前記サブ制御部を構成したことを、特徴とする。

本態様に従う構造とされた遊技機においては、ＣＰＵが表面実装された第一の基板が第二の基板に対して取り外し可能に構成されている。これにより、第一の基板を第二の基板から取り外すことによってＣＰＵを容易に取り外す事が可能とされており、ＣＰＵを高性能化する際には、より高性能のＣＰＵを表面実装する第一の基板に交換することによって容易に実現することが出来る。従って、ＣＰＵをより高性能なものに交換する際にも基板を再設計することが不要とされて、開発に要する時間の短縮を図ることも出来る。

特に本態様においては、ＣＰＵを第一の基板ごと第二の基板から取り外すことから、ＣＰＵを半田などによって第一の基板に取り外し不能に表面実装することが可能となる。これにより、ＣＰＵと第一の基板との接触状態を良好に維持することが可能となって、端子数も多く端子のサイズも小さいことに起因して基板に対する着脱が困難な表面実装型のＣＰＵであっても、接触状態を気にすることなくサブ制御部から容易に取り外す事が可能とされている。また、ＣＰＵを基板に取り付ける際にソケット等の特別な部材も不要となることから、製造コストの軽減を図ることも出来る。

そして、ＣＰＵがサブ制御部から容易に取り外し可能とされることによって、ＣＰＵを備えた第一の基板乃至はＣＰＵ以外の電子部品が設けられた第二の基板の再利用が可能となる。従って、前述の如くより高性能のＣＰＵに交換する場合には、ＣＰＵが取り付けられた第一の基板を交換するのみで足り、第二の基板の再利用が可能になる一方で、取り換えられることによって不要となった交換前の第一の基板を、同一機種におけるより簡易な処理を行なう制御基板や、高性能ＣＰＵを必要としない他機種の制御基板に再利用することも可能となる。例えば、図柄表示装置を制御するサブ制御基板のＣＰＵをより高性能のＣＰＵに交換する一方で、陳腐化したＣＰＵを音声や電飾などのより簡易な制御を行なうサブ制御基板に流用することも出来る。

なお、本態様における第一の基板と第二の基板との接続連結とは、互いの基板を物理的に連結すると共に、第一の基板に設けられたＣＰＵと第二の基板に設けられる電子部品との間での信号の授受が可能な電気的な接続を含むものである。そして、そのような接続連結を行なう着脱機構としては、従来から電子部品の物理的および電気的な接続に用いられている所謂カードエッジコネクタ等の各種公知のコネクタが適宜に採用可能である。

また、本実施形態においてサブ制御部を構成する第一および第二の基板とは、必ずしも二枚の基板のみによって構成されていることを示すものではない。即ち、例えばＣＰＵを備えた第一の基板に対して、ＲＯＭを備えた基板を直接に接続するとともに、かかるＲＯＭを備えた基板に対して、入出力回路を備えた基板を更に接続するなどしても良い。そのような場合には、ＲＯＭを備えた基板と、入出力回路を備えた基板によって第二の基板が構成されることとなる。更に、主制御部とサブ制御部は必ずしも別個の基板上に構成される必要は無く、例えば同一の基板上に主制御部とサブ制御部が設けられていても良い。

（本発明の態様２）
本発明の態様２は、前記態様１に係る遊技機において、演出作動を制御する制御プログラムを記憶する表面実装型のＲＯＭが前記第一の基板に設けられていることを、特徴とする。

前述の如き遊技演出の高度化に伴って、演出作動を制御する制御プログラムも大容量化が進んでいる。そこで、制御プログラムを記憶するＲＯＭについても、より高性能のものが採用されつつある。ところが、遊技機に用いられるＲＯＭは、例えば記憶されている制御プログラムが仕様通りの制御を行なうものか否かを検査するために、遊技機本体から取り外し可能とされる必要がある。従って、ＲＯＭとして高性能の表面実装型のＲＯＭを採用しようとしても、前述の表面実装型のＣＰＵと同様に、多くの端子を有すると共に各端子のサイズも小さく基板に対して取り外し可能に構成することが困難であることから、表面実装型のＲＯＭを遊技機のＲＯＭとして採用することは困難であった。しかし、本態様に従う構造とされた遊技機においては、表面実装型のＲＯＭを第一の基板に実装することによって遊技機本体から容易に取り外す事が可能になることから、表面実装型の高性能のＲＯＭを遊技機に好適に採用することが出来る。これにより、ＲＯＭの高性能化をより有利に実現して、より大容量の制御プログラムを記憶することが可能になると共に、検査の際のＲＯＭの取り外しも容易に行なうことが可能となる。

また、ＲＯＭを第一の基板に対して半田などで取り外し不可能に実装することが可能となることから、ＲＯＭを基板にソケットで取り付ける場合のように同じ種類のＲＯＭであれば容易に交換可能とされることも無く、ＲＯＭの付け替え等の不正を防止することも出来る。

なお、本態様における遊技機としては、前記表面実装型のＣＰＵが表面実装型のＲＯＭ内蔵ＣＰＵとされることによって、前記ＲＯＭが該ＣＰＵの内蔵ＲＯＭによって構成されている態様が、より好適に採用される。

本態様に従う構造とされた遊技機においては、表面実装型のＲＯＭ内蔵ＣＰＵを用いたことによって、ＲＯＭとＣＰＵを一体的に構成することが出来る。これにより、スペース効率の向上や、ＲＯＭとＣＰＵとの間の信号伝達の信頼性の向上を図ることが出来る。更に、ＲＯＭとＣＰＵを同時に高性能化することが出来て、ＲＯＭとＣＰＵとの性能格差が大きくなるようなことを防ぐことも出来る。

また、本発明の遊技機では、例えば、前記第一の基板及び前記第二の基板の何れか一方の基板に、他方の基板の端部を挿し込むことが可能なスロットを設けると共に、他方の基板における該端部に接続パターンを形成することによって、前記着脱機構を構成した態様も、好適に採用される。

本態様に従う構造とされた遊技機においては、一方の基板の端部を他方の基板に設けられたスロットに挿し込むことによって、第一の基板と第二の基板との着脱を容易に行なうことが出来る。また、これにより、第一の基板と第二の基板とを一体的に構成することが出来て、取り扱いを容易にすることも出来る。

また、本発明の遊技機では、例えば、前記第一の基板及び前記第二の基板のそれぞれに、互いに接続可能なコネクタを設けることによって、前記着脱機構を構成した態様も、好適に採用される。

本態様に従う構造とされた遊技機においても、コネクタによって互いの基板の物理的および電気的な接続を容易に行なうことが出来る。なお、本態様において第一の基板に設けられるコネクタの一方と、第二の基板に設けられるコネクタの他方は必ずしも互いに直接に接続される必要は無く、例えば、ケーブルを介して互いのコネクタが接続されるようにする等しても良い。

さらに、本発明の遊技機では、例えば、前記第二の基板に、制御情報を一時的に記憶するためのＲＡＭが設けられている態様も、好適に採用される。

本態様に従う構造とされた遊技機においては、ＣＰＵが制御処理を行なうのに必要な情報をＲＡＭに一時的に格納することが出来て、より高度な制御処理を行なうことが可能となる。

更にまた、本発明の遊技機では、例えば、前記ＲＯＭの記憶内容を書き換え可能なＲＯＭ書換装置と前記第一の基板とに前記着脱機構を設けて、該着脱機構によって該第一の基板を該ＲＯＭ書換装置に対して着脱可能とした態様も、好適に採用される。

本態様に従う構造とされた遊技機においては、第一の基板に設けた着脱機構を巧く用いて、多くの端子を有する表面実装型のＲＯＭを用いた場合でも、ＲＯＭ書換装置に対する着脱を容易に行なうことが出来る。なお、本態様においては、第一の基板に設けられるＲＯＭの記憶情報の不正な改ざんを防止するために、ＲＯＭ書換装置によってのみ記憶情報の書換えが可能とされていることが望ましい。

また、本発明の遊技機では、例えば、前記第一の基板に管理番号が刻印されている態様も、好適に採用される。

本態様に従う構造とされた遊技機においては、第二の基板から取り外し可能とされた第一の基板に管理番号が表示される。これにより、基板の管理を容易にすることが出来る。また、管理番号が第一の基板に対して消去困難に刻印されていることから、特に、第一の基板に制御プログラムを記憶したＲＯＭが併せて実装されているような場合には、不正な制御プログラムが記憶されたＲＯＭを備えた基板に取り換えられる等の不正を防ぐことも出来る。

上述の説明から明らかなように、本発明に従う構造とされた遊技機においては、表面実装型のＣＰＵを表面実装した第一の基板を第二の基板から取り外し可能としたことによって、サブ制御部におけるＣＰＵの交換を容易に行なうことが出来る。これにより、基板からの着脱が困難であることに起因してサブ制御部に適用することが困難であった表面実装型の高性能のＣＰＵをサブ制御部に容易に適用することが可能となって、ＣＰＵの高性能化を容易に実現することが出来る。

以下、本発明を更に具体的に明らかにするために、本発明の実施形態について、図面を参照しつつ、詳細に説明する。

先ず、図１に、本発明の一実施形態として、遊技機としてのパチンコ機１０を示す。パチンコ機１０において機体の外郭をなす外枠１２の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１４が開閉および着脱自在に組み付けられている。中枠１４の前面側には、中枠１４に対して着脱自在に組み付けられた遊技盤１６を透視保護するためのガラス板が保持されたガラス枠１８と、上皿２０を備えた皿板２２が、それぞれ、開閉可能な状態で組み付けられている。そして、ガラス枠１８の適当な複数箇所には、電飾用のランプとしてのＬＥＤ２６、２６が設けられている。また、上皿２０には、音による演出を行なうための複数のスピーカ２８、２８が設けられている。更に、上皿２０の下方には、下皿３０が設けられており、かかる下皿３０の右方には、発射ハンドル３２が設けられている。そして、遊技者が発射ハンドル３２に対して回動操作可能に装着された発射レバー３４を回動操作することにより、上皿２０に貯留された遊技球が球送り機構（図示せず）を介して発射装置（図示せず）に送られた後、遊技盤１６に形成された遊技領域３６に向けて発射されるようになっている。

遊技盤１６は、表面に合成樹脂製のシートが被着された遊技板を備えており、かかる遊技板の表面側に固定されたガイドレール３８で囲まれた略円形の遊技領域３６の略中央には、図柄表示装置としての液晶表示器４０が取り付けられている。そして、かかる液晶表示器４０に変動図柄としての左特別図柄４２ａ，中特別図柄４２ｂおよび右特別図柄４２ｃが、それぞれ変動および停止表示されるようになっている。これら三つの特別図柄４２ａ，４２ｂ，４２ｃは、本実施形態においては、何れも、「０」〜「９」までの数字図柄によって構成されており、液晶表示器４０の上側から下側に「０」→「９」「０」・・・のループ状にスクロール表示されるようになっている。

また、液晶表示器４０の下方には、始動口４４が設けられており、かかる始動口４４内には、入球した遊技球を遊技盤１６の裏側に排出する球通路上において近接スイッチによって構成された始動入球検出手段としての始動口スイッチ４６（図３参照）が配設されている。そして、始動口４４に遊技球が入球すると、始動口スイッチ４６が遊技球の通過を検出して始動信号としての電気信号（検出信号）を出力するようにされており、かかる始動信号に基づいて判定が行われた後、判定の結果に基づいて決定された内容による複数の特別図柄４２ａ，４２ｂ，４２ｃの変動表示が開始されるようになっている。

一方、液晶表示器４０の上方には、保留ＬＥＤ４８が複数（本実施形態では４つ）設けられている。保留ＬＥＤ４８は、特別図柄４２ａ，４２ｂ，４２ｃが変動表示されている最中に遊技球が始動口４４に入球する毎に１つ点灯せしめられるようになっており、特別図柄４２ａ，４２ｂ，４２ｃの変動表示が所定回数（本実施形態では最大４回）保留されていることを遊技者に報知するようになっている。

更にまた、始動口４４の下方には、可変入賞口としての大入賞口５０が設けられている。かかる大入賞口５０の入口には、液晶表示器４０において特別図柄４２ａ，４２ｂ，４２ｃの図柄が揃って停止表示された場合、即ち、大当たりが発生した場合に開閉する扉５２が配設されている。扉５２は、通常の遊技状態では閉状態に維持されて遊技者に不利な状態とされる一方、大当たりが発生した場合には開閉動作せしめられて遊技者に有利な大当たり状態とされるようになっている。

図２に、パチンコ機１０の背面を示す。パチンコ機１０の背面には、遊技動作を制御する主制御基板５４（図３参照）を収納する主制御基板収納ケース５６、液晶表示器４０の作動を制御する表示制御基板５８（図３参照）を収納する表示制御基板収納ケース６０、スピーカ２８の作動を制御する音制御基板６２（図３参照）やＬＥＤ２６の作動を制御する光制御基板６４（図３参照）、および主制御基板５４からの信号に基づいてパチンコ機１０の演出作動を統括的に制御する演出制御基板６６（図３参照）を収納する演出基板収納ケース６８、外部から電力を得ると共に、各制御基板や駆動装置へ電力を分配して供給する電源ユニット７０等が取り付けられている。

このようなパチンコ機１０は、遊技者が上皿２０に遊技球を投入して発射レバー３４を回動操作することによって、遊技球が遊技領域３６内に発射されて、遊技領域３６に打ち付けられた障害釘（図示せず）に当たりながら落下するようになっている。

ここにおいて、遊技球が始動口４４内に入球すると、液晶表示器４０において、三つの特別図柄４２ａ，４２ｂ，４２ｃの変動表示が開始される。そして、変動表示の開始から所定時間が経過すると、左特別図柄４２ａ、右特別図柄４２ｃ、中特別図柄４２ｂが当該順序で停止されて、１本の水平なラインに沿って静止した停止図柄とされる。これら三つの特別図柄４２ａ，４２ｂ，４２ｃの停止図柄の図柄組合せによって、大当たり状態またははずれ状態が遊技者に報知される。大当たり図柄となる特定の図柄組合せは、本実施形態においては、三つの特別図柄４２ａ，４２ｂ，４２ｃが全て同じ図柄で揃う組合せとされている。他方、それ以外の図柄組合せがはずれ図柄とされている。

そして、三つの特別図柄４２ａ，４２ｂ，４２ｃが大当たり図柄で停止されることによって、大当たり遊技が開始される。大当たり遊技は、大入賞口５０の扉５２を開放することによって大入賞口５０への遊技球の入賞を許容するものであり、遊技者は、通常の遊技状態、即ち、大当たりが発生していない遊技状態で得ることが出来る賞球よりも多くの賞球を得ることが出来る。かかる扉５２は、所定個数（例えば１０個）の遊技球が入賞する個数条件または所定時間（例えば２７秒）が経過する時間条件が満足されるまで開放状態に保持される。

このような扉５２の一回の開放動作は大当たりラウンドと称されており、上記条件が満足された場合には、扉５２が閉状態とされて、所定のラウンド間インターバル（本実施形態においては２秒）が経過した後に、次の大当たりラウンドが開始されるようになっている。なお、一回の大当たり遊技において行なわれる大当たりラウンドの回数は予め定められており、本実施形態においては、一回の大当たり遊技において１５回の大当たりラウンドが行なわれるようになっている。

次に、図３に、パチンコ機１０の回路構成を示す。主制御基板５４は、始動口４４へ入賞した遊技球の当たり判定や、大当たり遊技の制御を行なう等、遊技の主要な動作を制御する回路である。そして、主制御基板５４には、パチンコ機１０の演出作動を統括的に制御する演出制御基板６６が接続されており、かかる演出制御基板６６に対して、液晶表示器４０の作動を制御する表示制御基板５８、スピーカ２８の作動を制御する音制御基板６２、ＬＥＤ２６の作動を制御する光制御基板６４が接続されている。そして、これら液晶表示器４０、スピーカ２８、ＬＥＤ２６を含んで演出動作を行なう作動部が構成されている。また、表示制御基板５８、音制御基板６２、光制御基板６４と、これらを統括する演出制御基板６６がサブ制御基板とされており、これらのサブ制御基板を含んでサブ制御部が構成されている。そして、かかるサブ制御部でパチンコ機１０の演出作動を制御することによって、主制御基板５４の負荷が軽減されている。

主制御基板５４には、遊技動作を全体的に制御する主制御ＣＰＵ７２と、制御プログラムや各種制御処理に必要なデータ等が記憶された主制御ＲＯＭ７４と、各種処理データ等を記憶する主制御ＲＡＭ７６と、入力回路７８と、出力回路８０が設けられており、これらはバスにより相互に接続されている。なお、入力回路７８は、外部から入力されたアナログ信号等をデジタル信号に変換して出力する回路である。出力回路８０は、主制御ＣＰＵ７２によって生成された各種データをシリアルデータ等に変換して出力する回路である。

主制御基板５４の入力回路７８には、始動口４４に設けられて、始動口４４への入球を検出する始動口スイッチ４６、大入賞口５０に設けられて、大入賞口５０への入球数を検出するカウントスイッチ８２が接続されている。また、主制御基板５４の出力回路８０には、大入賞口５０の入口を塞いでいる扉５２を開閉駆動するための扉開閉用ソレノイド８４を駆動するソレノイド駆動回路８６，保留ＬＥＤ４８を発光制御する保留ＬＥＤ制御回路８８、主制御基板５４からの信号に基づいて演出作動を制御する演出制御基板６６等が接続されている。

演出制御基板６６は、演出制御基板６６の全体を制御するサブ制御ＣＰＵとしての演出制御ＣＰＵ９０が設けられた第一の基板としてのＣＰＵモジュール基板９２と、各種処理データを記憶する演出制御ＲＡＭ９４、入力回路９６、出力回路９８が設けられてバスによって相互に接続された第二の基板としての周辺基板１００の２つの基板を含んで構成されている。また、特に本実施形態における演出制御ＣＰＵ９０は、演出作動に関する制御プログラムや各種制御処理に必要なデータ等が記憶された演出制御ＲＯＭ１０２を内蔵する表面実装型のＲＯＭ内蔵型ＣＰＵとされている。これにより、演出制御基板６６のＣＰＵとＲＯＭは、第一の基板としてのＣＰＵモジュール基板９２に設けられることとなる。

そして、演出制御基板６６の入力回路９６には、主制御基板５４が接続されている。一方、出力回路９８には、表示制御基板５８、音制御基板６２、光制御基板６４が接続されている。これにより、演出制御ＣＰＵ９０は、主制御基板５４から受信した制御信号に対応する制御信号を表示制御基板５８、音制御基板６２、光制御基板６４のそれぞれに送信することによって、パチンコ機１０の演出作動を統括的に制御することが出来るようにされている。そして、演出制御基板６６の第二の基板としての周辺基板１００は、それら表示制御基板５８、音制御基板６２、光制御基板６４を介して、作動部としての液晶表示器４０、スピーカ２８、ＬＥＤ２６と電気的に接続されている。

表示制御基板５８は、前述の演出制御基板６６と略同様の構造とされており、表示制御基板５８の全体を制御するサブ制御ＣＰＵとしての表示制御ＣＰＵ１０４が設けられた第一の基板としてのＣＰＵモジュール基板１０６と、各種処理データを記憶する表示制御ＲＡＭ１０８、入力回路１１０、出力回路１１２、ＶＤＰ１１４が設けられてバスによって相互に接続された第二の基板としての周辺基板１１６の２つの基板を含んで構成されている。また、特に本実施形態における表示制御ＣＰＵ１０４は、演出制御基板６６から受信した制御信号に対応する画像データを選択するための選択テーブル等の制御データ等が記憶された表示制御ＲＯＭ１１８を内蔵する表面実装型のＲＯＭ内蔵型ＣＰＵとされている。これにより、表示制御基板５８のＣＰＵとＲＯＭは、第一の基板としてのＣＰＵモジュール基板１０６に設けられることとなる。また、ＶＤＰ１１４には図示しないＶＲＯＭおよびＶＲＡＭが接続されており、ＶＤＰ１１４は、表示制御ＣＰＵ１０４からの制御信号に基づいて、ＶＲＯＭに記憶された画像データを読み出し、ＶＲＡＭを作業領域として表示信号を生成するようになっている。

そして、表示制御基板５８の入力回路１１０には、演出制御基板６６が接続されている。一方、出力回路１１２には、液晶表示器４０が接続されている。これにより、表示制御ＣＰＵ１０４は、演出制御基板６６から受信した制御信号に対応する画像データを表示制御ＲＯＭ１１８から選択してＶＤＰ１１４に送信することによって、主制御基板５４からの制御信号に基づく液晶表示器４０の演出作動を制御するようにされている。

音制御基板６２は、前述の演出制御基板６６と略同様の構造とされており、音制御基板６２の全体を制御するサブ制御ＣＰＵとしての音制御ＣＰＵ１２０が設けられた第一の基板としてのＣＰＵモジュール基板１２２と、各種処理データを記憶する音制御ＲＡＭ１２４、入力回路１２６、出力回路１２８が設けられてバスによって相互に接続された第二の基板としての周辺基板１３０の２つの基板を含んで構成されている。また、特に本実施形態における音制御ＣＰＵ１２０は、演出制御基板６６から受信した制御信号に対応する音声データを選択するための選択テーブル等の制御データ等が記憶された音制御ＲＯＭ１３２を内蔵するＲＯＭ内蔵型ＣＰＵとされている。これにより、音制御基板６２のＣＰＵとＲＯＭは、第一の基板としてのＣＰＵモジュール基板１２２に設けられることとなる。

そして、音制御基板６２の入力回路１２６には、演出制御基板６６が接続されている。一方、出力回路１２８には、複数のスピーカ２８，２８が接続されている。これにより、音制御ＣＰＵ１２０は、演出制御基板６６から受信した制御信号に対応する音声データを音制御ＲＯＭ１３２から選択して、スピーカ２８，２８から出力することによって、主制御基板５４からの制御信号に基づくスピーカ２８，２８の演出作動を制御するようにされている。

光制御基板６４は、前述の演出制御基板６６と略同様の構造とされており、光制御基板６４の全体を制御するサブ制御ＣＰＵとしての光制御ＣＰＵ１３４が設けられた第一の基板としてのＣＰＵモジュール基板１３６と、各種処理データを記憶する光制御ＲＡＭ１３８、入力回路１４０、出力回路１４２が設けられてバスによって相互に接続された第二の基板としての周辺基板１４４の２つの基板を含んで構成されている。また、特に本実施形態における光制御ＣＰＵ１３４は、演出制御基板６６から受信した制御信号に対応する点灯パターンを選択するための選択テーブル等の制御データ等が記憶された光制御ＲＯＭ１４６を内蔵する表面実装型のＲＯＭ内蔵型ＣＰＵとされている。これにより、光制御基板６４のＣＰＵとＲＯＭは、第一の基板としてのＣＰＵモジュール基板１３６に設けられることとなる。

そして、光制御基板６４の入力回路１４０には、演出制御基板６６が接続されている。一方、出力回路１４２には、複数のＬＥＤ２６，２６が接続されている。これにより、光制御ＣＰＵ１３４は、演出制御基板６６から受信した制御信号に対応する点灯パターンを光制御ＲＯＭ１４６から選択して、スピーカ２８，２８から出力することによって、主制御基板５４からの制御信号に基づくスピーカ２８，２８の演出作動を制御するようにされている。

以上のように、本実施形態においてはサブ制御部を構成する演出制御基板６６、表示制御基板５８、音制御基板６２、光制御基板６４は何れも第一の基板としてのＣＰＵモジュール基板９２、１０６、１２２、１３６と、第二の基板としての周辺基板１００、１１６、１３０、１４４とを含んで構成されている。これらのＣＰＵモジュール基板９２、１０６、１２２、１３６および周辺基板１００、１１６、１３０、１４４の構造は何れも略同様の構造とされていることから、以下の説明においては、演出制御基板６６におけるＣＰＵモジュール基板９２と周辺基板１００を例に説明する。

図４に、第一の基板としてのＣＰＵモジュール基板９２の構造の概略を示す。ＣＰＵモジュール基板９２は、プリント基板１５０に演出制御ＣＰＵ９０が取り付けられて構成されている。演出制御ＣＰＵ９０は、例えば、所謂ＱＦＰやＢＧＡと呼ばれる表面実装型のＣＰＵである。更に、特に本実施形態においては、演出制御ＣＰＵ９０として、演出制御ＲＯＭ１０２を内蔵する、ＲＯＭ内蔵ＣＰＵが採用されている。

かかる演出制御ＣＰＵ９０は、端子が半田等によってプリント基板１５０の配線パターンに接続されることによって、プリント基板１５０から取り外し不可能に表面実装されている。

また、プリント基板１５０における端部には、識別番号としての管理番号１５２がエッチング等によって容易に消去することが出来ないように刻印されている。かかる管理番号１５２は、適宜の数字や文字等の組合せによって、当該ＣＰＵモジュール基板９２を識別するために用いられる。

さらに、プリント基板１５０の何れか一つの端部には、僅かに外方に突出せしめられた挿入部１５４が形成されており、かかる挿入部１５４に、演出制御ＣＰＵ９０と電気的に接続されて、演出制御ＣＰＵ９０との信号の授受を可能にするための配線パターンである接続コンタクトパターン１５６が形成されている。

このような構造とされたＣＰＵモジュール基板９２は、図５に示すように、第二の基板としての周辺基板１００に取り付けられるようになっている。本実施形態における周辺基板１００は、プリント基板１５８に対して演出制御ＲＡＭ９４、入力回路９６、出力回路９８が設けられて構成されている。

そして、周辺基板１００のプリント基板１５８における何れか一つの端部に、スロット１６０が設けられている。スロット１６０はプリント基板の端部を挿し込むことによって、互いのプリント基板を物理的および電気的に接続可能とする従来公知のコネクタである。かかるスロット１６０にＣＰＵモジュール基板９２の挿入部１５４が挿し込まれることによって、ＣＰＵモジュール基板９２が周辺基板１００と物理的に接続されると共に、ＣＰＵモジュール基板９２の挿入部１５４に形成された接続コンタクトパターン１５６がスロット１６０の内部に設けられた図示しないコンタクト部と接触せしめられることによって、電気的にも接続されることとなる。このように、本実施形態においては、ＣＰＵモジュール基板９２に形成された挿入部１５４および接続コンタクトパターン１５６と、周辺基板１００に設けられたスロット１６０によって、着脱機構が構成されている。

このようにして、ＣＰＵモジュール基板９２と周辺基板１００が物理的および電気的に接続されて、ＣＰＵモジュール基板９２に設けられた演出制御ＣＰＵ９０と、周辺基板１００に設けられたＲＡＭ９４や入出力回路９６，９８との信号の授受が可能とされている。そして、ＣＰＵモジュール基板９２と周辺基板１００とが互いに物理的および電気的に接続されることによって、サブ制御基板としての演出制御基板６６が構成されている。

このような構造とされた演出制御基板６６は、演出制御ＣＰＵ９０を備えたＣＰＵ基板モジュール基板９２が演出制御ＲＡＭ９４や入出力回路９６，９８を備えた周辺基板１００に対して、挿入部１５４およびスロット１６０を介して容易に着脱が可能とされている。これにより、例えば、演出制御基板６６のＣＰＵをより高性能のＣＰＵに変更する場合には、より高性能のＣＰＵを表面実装したＣＰＵモジュール基板に交換することによって、サブ制御部におけるＣＰＵの高性能化を容易に実現することが出来る。

特に、本実施形態におけるＣＰＵモジュール基板９２に設けられた演出制御ＣＰＵ９０は、演出制御ＲＯＭ１０２を内蔵する表面実装型のＲＯＭ内蔵ＣＰＵとされている。そして、遊技機のＲＯＭは、記憶された制御プログラムの作動を検査するために、遊技機本体から取り外し可能とされる必要があるが、本実施形態における演出制御基板６６においては、演出制御ＲＯＭ１０２がＣＰＵモジュール基板９２ごと取り外し可能とされている。これにより、多くの端子によって基板に表面実装されるＲＯＭであっても、プリント基板との接触状態を維持しつつ遊技機本体から取り外すことが可能とされており、より高性能のＲＯＭをサブ制御部に容易に適用することが出来るのである。

また、本実施形態におけるＣＰＵモジュール基板９２は、演出制御ＲＯＭ１０２に記憶情報を新たに書き込んだり、演出制御ＲＯＭ１０２に記憶された記憶情報を書き換える場合には、図６に示すように、ＲＯＭの書き換えを行なうＲＯＭ書換装置としてのＲＯＭライタ１６２に接続することが可能とされている。ＲＯＭライタ１６２は、ＲＯＭの記憶情報を書き換えるために用いられる従来公知のＲＯＭライタであり、かかるＲＯＭライタ１６２に、前述の周辺基板１００に設けられたスロット１６０と同様のスロット１６０が着脱機構として設けられている。

そして、演出制御ＲＯＭ１０２の記憶情報を更新する場合には、ＣＰＵモジュール基板９２を周辺基板１００から取り外した後に、ＣＰＵモジュール基板９２の挿入部１５４をＲＯＭライタ１６２のスロット１６０に挿し込む。ここにおいて、ＲＯＭライタ１６２には周辺基板１００と同様のスロット１６０が設けられていることから、演出制御ＲＯＭ１０２のＲＯＭライタ１６２への着脱を周辺基板１００と同様に容易に行なうことが出来ると共に、演出制御ＲＯＭ１０２を内蔵する演出制御ＣＰＵ９０の端子を損傷するようなことも防止されているのである。なお、記憶情報の流出や改ざん等の不正を防止するために、演出制御ＲＯＭ１０２の記憶情報の参照や書き換えは、ＲＯＭライタ１６２を介してのみ可能とされて、周辺基板１００に取り付けられた状態での参照や書き換えは行なえないようにされていることが望ましい。

以上、本発明の一実施形態について詳述してきたが、これはあくまでも例示であって、本発明は、かかる実施形態における具体的な記載によって、何等、限定的に解釈されるものではない。以下に、本発明に関する幾つかの異なる態様を示すが、本発明が以下に記載の態様に限定されるものではない。なお、以下に記載の各態様において前述の実施形態と同様の構造とされた部材および部位には、前述の実施形態と同一の符号を付することにより、その詳細な説明を省略する。

例えば、ＣＰＵモジュール基板９２と周辺基板１００とを互いに着脱可能とする着脱機構の異なる態様としては、図７に示すように、コネクタ１６４ａをＣＰＵモジュール基板９２に設けると共に、コネクタ１６４ａに対応するコネクタ１６４ｂを周辺基板１００に設けることによって構成すること等も可能である。かかるコネクタ１６４ａ，１６４ｂとしては、例えば、互いのケースが物理的に嵌合せしめられると共に、一方のコネクタの内部に設けられた接触部としての図示しない複数のピンが、他方のコネクタに形成されたピンホールに挿し込まれることによって電気的に接続される従来公知の各種のコネクタが適宜に採用可能である。

このようにすれば、ＣＰＵモジュール基板９２と周辺基板１００との物理的および電気的な接続を容易かつ確実に行なうことが出来る。また、互いの連結状態を強固に維持することも出来る。更に、ＣＰＵモジュール基板９２の電気的な接触部がコネクタ１６４ａの内部に形成されていることから、埃等による接触不良のおそれ等も軽減することが出来る。

そして、このようなコネクタ１６４ａが設けられたＣＰＵモジュール基板９２における演出制御ＲＯＭ１０２の記憶情報を更新するＲＯＭライタは、前述のＲＯＭライタ１６２におけるスロット１６０の代わりに、コネクタ１６４ｂを設けることによって構成することが出来る。

なお、このようなコネクタ１６４ａ，１６４ｂは、必ずしも互いが直接に接続される必要はない。例えば、図８に示すように、コネクタ１６４ａ，１６４ｂと接続可能とされた接続部１６５ａ，１６５ｂを両端に有するコネクタケーブル１６６を介して接続するなどしても良い。

また、例えば、図９に示すように、周辺基板１００は必ずしも単一のプリント基板から構成されている必要は無い。本態様においては、ＲＡＭ９４を備えたＲＡＭ基板１６８に周辺基板コネクタ１７２ａが設けられると共に、入力回路９６および出力回路９８を備えた入出力基板１７０に、周辺基板コネクタ１７２ａに対応する周辺基板コネクタ１７２ｂが設けられている。そして、周辺基板コネクタ１７２ａ，１７２ｂによってＲＡＭ基板１６８と入出力基板１７０が互いに物理的および電気的に接続されることによって第二の基板としての周辺基板１００が構成されている。また、本態様においては、ＣＰＵモジュール基板９２のコネクタ１６４ａに対応するコネクタ１６４ｂはＲＡＭ基板１６８に設けられており、ＣＰＵモジュール基板９２はＲＡＭ基板１６８に接続されるようになっている。

また、上述の何れの態様においても、演出制御ＣＰＵ９０は演出制御ＲＯＭ１０２を内蔵するＲＯＭ内蔵ＣＰＵとされていたが、必ずしもＲＯＭ内蔵ＣＰＵが用いられる必要は無い。従って、例えば図１０に示すように、演出制御ＣＰＵ９０と演出制御ＲＯＭ１０２をそれぞれ独立した表面実装型のＩＣパッケージによって構成して、それぞれをプリント基板１５０に設ける等しても良い。また、演出制御ＲＯＭ１０２は必ずしもＣＰＵモジュール基板９２側に設けられている必要は無いのであって、例えば、演出制御ＲＯＭ１０２を周辺基板１００側に設けて、ＣＰＵモジュール基板９２には演出制御ＣＰＵ９０のみを設けるなどしても良い。

また、前述の各実施形態における着脱機構としてのスロット１６０やコネクタ１６４は、ＣＰＵモジュール基板９２および周辺基板１００の端部に設けられると共に、接続状態で互いの基板が同一平面上で広がる向きに形成されていたが、互いの基板の接続の向きや着脱機構の形成位置等は何等限定されない。従って、例えば、着脱機構としてのスロット１６０を周辺基板１００の内方に配設して周辺基板１００と垂直となる向きに開口せしめることによって、ＣＰＵモジュール基板９２を周辺基板１００の内方で周辺基板１００と垂直に交差する向きで接続するなどしても良い。

更にまた、パチンコ機１０の基板構成として、図１１に示すような基板構成を採用すること等も可能である。本実施形態においては、主制御基板５４に対して、サブ制御部を構成するサブ制御基板としての演出・光制御基板１８０が接続されており、演出・光制御基板１８０が主制御基板５４からの制御信号を受信するようにされている。そして、演出・光制御基板１８０に対して、サブ制御部を構成するサブ制御基板としての表示・音制御基板１８２が接続されることによって、表示・音制御基板１８２が、演出・光制御基板１８０からの制御信号を受信するようにされている。

演出・光制御基板１８０は、前述した演出制御基板６６と光制御基板６４が一つの基板上で構成されたものであることから、詳細な説明は省略するが、演出・光制御ＲＯＭ１８４には、前述の演出制御ＲＯＭ１０２および光制御ＲＯＭ１４６に記憶された制御プログラムやＬＥＤ２６の点灯パターン等の制御情報が記憶されている。そして、サブ制御ＣＰＵとしての演出・光制御ＣＰＵ１８６が、演出・光制御ＲＯＭ１８４に記憶された制御プログラムを実行することによって、前述の演出制御ＣＰＵ９０および光制御ＣＰＵ１３４が行なう処理を実行するようにされている。また、演出・光制御基板１８０には、演出・光制御ＲＡＭ１８８、入力回路１９０、出力回路１９２が設けられている。

そして、本実施形態における演出・光制御基板１８０は、前述の演出制御基板６６のようにＣＰＵモジュール基板９２と周辺基板１００からなるＣＰＵの取り外し構造が採用されておらず、演出・光制御ＣＰＵ１８６は、演出・光制御基板１８０に対して固定的に設けられている。

また、表示・音制御基板１８２は、前述した表示制御基板５８と音制御基板６２が一つの基板上で構成されたものであることから、詳細な説明は省略するが、表示・音制御ＲＯＭ１９４には、前述の表示制御ＲＯＭ１１８および音制御ＲＯＭ１３２に記憶された制御プログラムや画像データ、音声信号等の制御情報が記憶されている。そして、サブ制御ＣＰＵとしての表示・音制御ＣＰＵ１９６が、表示・音制御ＲＯＭ１９４に記憶された制御プログラムを実行することによって、前述の表示制御ＣＰＵ１０４および音制御ＣＰＵ１２０が行なう処理を実行するようにされている。また、表示・音制御基板１８２には、表示・音制御ＲＡＭ１９８、ＶＤＰ２００、入力回路２０２、出力回路２０４が設けられている。

そして、本実施形態においては、表示・音制御ＣＰＵ１９６は、表示・音制御ＲＯＭ１９４を内蔵する表面実装型のＲＯＭ内蔵ＣＰＵとされており、第一の基板としてのＣＰＵモジュール基板２０６に設けられている。一方、表示・音制御ＲＡＭ１９８、ＶＤＰ２００、入力回路２０２、出力回路２０４が、第二の基板としての周辺基板２０８に設けられている。これにより、表示・音制御基板１８２は、サブ制御ＣＰＵとしての表示・音制御ＣＰＵ１９６と表示・音制御ＲＯＭ１９４が周辺基板２０８から取り外し可能に構成されており、ＣＰＵとＲＯＭの高性能化に容易に対応することが可能とされている。

このように、前述の実施形態におけるパチンコ機１０においては、演出制御基板６６、表示制御基板５８、音制御基板６２、光制御基板６４がそれぞれ別個独立した基板として構成されていたが、このような基板構成についても何等限定されるものではない。加えて、前述の実施形態においては、それら各サブ制御基板６６，５８、６２、６４の全てにおいて、ＣＰＵモジュール基板９２、１０６、１２２、１３６が周辺基板１００、１１６、１３０、１４４に対して取り外し可能な構造とされていたが、必ずしも全てのサブ制御基板がこのような構造とされている必要は無い。

また、本発明は、パチンコ機のみならず、スロットマシン等の遊技機にも広く適用することが可能である。

その他、一々列挙はしないが、本発明は、当業者の知識に基づいて種々なる変更，修正，改良等を加えた態様において実施され得るものであり、また、そのような実施態様が、本発明の趣旨を逸脱しない限り、何れも、本発明の範囲内に含まれるものであることは、言うまでもない。

本発明の一実施形態としてのパチンコ機を示す正面図である。 図１に示したパチンコ機の背面図である。 図１に示したパチンコ機の制御基板の構成を示すブロック図である。 図３に示した演出制御基板に設けられるＣＰＵモジュール基板の構成を説明するための説明図である。 図４に示したＣＰＵモジュール基板が周辺基板に接続された状態を説明するための説明図である。 図４に示したＣＰＵモジュール基板がＲＯＭ書換装置に接続された状態を説明するための説明図である。 着脱機構の異なる態様を説明するための説明図である。 図７に示した着脱機構の異なる接続態様を説明するための説明図である。 周辺基板の異なる態様を説明するための説明図である。 ＣＰＵモジュール基板の異なる態様を説明するための説明図である。 パチンコ機の制御基板の異なる構成を示すブロック図である。

符号の説明

１０ パチンコ機
２６ ＬＥＤ
２８ スピーカ
４０ 液晶表示器
５４ 主制御基板
５８ 表示制御基板
６２ 音制御基板
６４ 光制御基板
６６ 演出制御基板
９０ 演出制御ＣＰＵ
９２ ＣＰＵモジュール基板
９４ 演出制御ＲＡＭ
９６ 入力回路
９８ 出力回路
１００ 周辺基板
１０２ 演出制御ＲＯＭ
１５２ 管理番号
１５４ 挿入部
１５６ 接続コンタクトパターン
１５８ プリント基板
１６０ スロット
１６４ａ コネクタ
１６４ｂ コネクタ

Claims (2)

1. 遊技作動を制御する主制御ＣＰＵを備えた主制御部と、該主制御部からの制御信号に基づいて演出作動を制御するサブ制御ＣＰＵを備えたサブ制御部を含んで制御部が構成された遊技機において、
   前記サブ制御ＣＰＵとして表面実装型のＣＰＵを表面実装する第一の基板と、演出動作を行なう作動部と電気的に接続された第二の基板とを設けると共に、該第一の基板と該第二の基板を互いに着脱可能とする着脱機構で接続連結することによって前記サブ制御部を構成したことを特徴とする遊技機。
2. 演出作動を制御する制御プログラムを記憶する表面実装型のＲＯＭが前記第一の基板に設けられている請求項１に記載の遊技機。
   
   
   

Images