JP2007042886A - Method for forming group iii-v compound semiconductor film and semiconductor element - Google Patents

Method for forming group iii-v compound semiconductor film and semiconductor element Download PDF

Info

Publication number
JP2007042886A
JP2007042886A JP2005225777A JP2005225777A JP2007042886A JP 2007042886 A JP2007042886 A JP 2007042886A JP 2005225777 A JP2005225777 A JP 2005225777A JP 2005225777 A JP2005225777 A JP 2005225777A JP 2007042886 A JP2007042886 A JP 2007042886A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor film
iii
magnesium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005225777A
Other languages
Japanese (ja)
Other versions
JP4806993B2 (en
Inventor
Susumu Yoshimoto
晋 吉本
Takashi Kyono
孝史 京野
Masanori Ueno
昌紀 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005225777A priority Critical patent/JP4806993B2/en
Publication of JP2007042886A publication Critical patent/JP2007042886A/en
Application granted granted Critical
Publication of JP4806993B2 publication Critical patent/JP4806993B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming a group III-V compound semiconductor film having high degree of freedom for selecting materials, and being capable of inhibiting the lowering of a magnesium concentration and a semiconductor element with the group III-V compound semiconductor film. <P>SOLUTION: The upper section of a substrate 30 is supplied with a raw material gas G1 containing magnesium first. A p-type group III-V compound semiconductor film 32 containing magnesium is formed on the substrate 30 by using an organometallic vapor phase growth device 10. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、III−Ｖ族化合物半導体膜の形成方法及び半導体素子に関する。   The present invention relates to a method for forming a III-V compound semiconductor film and a semiconductor element.

不純物としてマグネシウム（Ｍｇ）を用いてｐ型のIII−Ｖ族化合物半導体膜を形成する場合、いわゆる「ドーピング遅れ」と呼ばれる現象により、III−Ｖ族化合物半導体膜中のマグネシウム濃度が著しく低下する問題がある（例えば特許文献１，２参照）。
特開２００４−２２６３０号公報 特開平６−１３３３４号公報 When a p-type group III-V compound semiconductor film is formed using magnesium (Mg) as an impurity, there is a problem that the magnesium concentration in the group III-V compound semiconductor film is significantly lowered due to a phenomenon called “doping delay”. (See Patent Documents 1 and 2, for example).
JP 2004-22630 A JP-A-6-13334

上記特許文献１では、Ｖ族元素としてリン（Ｐ）を含むIII−Ｖ族化合物半導体膜を形成することによって、ドーピング遅れによる問題を回避しようとしている。また、上記特許文献２では、アルミニウム（Ａｌ）を含むIII−Ｖ族化合物半導体膜を形成することによって、ドーピング遅れによる問題を回避しようとしている。   In Patent Document 1, an attempt is made to avoid a problem due to doping delay by forming a III-V compound semiconductor film containing phosphorus (P) as a group V element. Moreover, in the said patent document 2, it is going to avoid the problem by a doping delay by forming the III-V group compound semiconductor film containing aluminum (Al).

しかしながら、特許文献１，２に記載されたIII−Ｖ族化合物半導体膜の形成方法では、III−Ｖ族化合物半導体膜がリン又はアルミニウムを含むことが必須の要件となるので、III−Ｖ族化合物半導体膜を構成する材料の選択の自由度は低い。   However, in the method for forming a III-V compound semiconductor film described in Patent Documents 1 and 2, it is essential that the III-V compound semiconductor film contains phosphorus or aluminum. The degree of freedom in selecting a material constituting the semiconductor film is low.

そこで本発明は、材料選択の自由度が高く、マグネシウム濃度の低下を抑制できるIII−Ｖ族化合物半導体膜の形成方法及びIII−Ｖ族化合物半導体膜を備えた半導体素子を提供することを目的とする。   Accordingly, an object of the present invention is to provide a method for forming a group III-V compound semiconductor film having a high degree of freedom in material selection and capable of suppressing a decrease in magnesium concentration, and a semiconductor element including the group III-V compound semiconductor film. To do.

上述の課題を解決するため、本発明のIII−Ｖ族化合物半導体膜の形成方法は、(ａ)有機金属気相成長装置を用いて、マグネシウムを含むｐ型のIII−Ｖ族化合物半導体膜を基板上に形成する工程と、（ｂ）前記III−Ｖ族化合物半導体膜の形成に先立って、前記基板上にマグネシウムを含むガスを供給する工程とを含む。   In order to solve the above-described problems, a method for forming a group III-V compound semiconductor film of the present invention includes: (a) a p-type group III-V compound semiconductor film containing magnesium using an organometallic vapor phase growth apparatus. Forming on the substrate; and (b) supplying a gas containing magnesium on the substrate prior to forming the III-V compound semiconductor film.

本発明のIII−Ｖ族化合物半導体膜の形成方法では、III−Ｖ族化合物半導体の材料選択の自由度が高く、得られるIII−Ｖ族化合物半導体膜中のマグネシウム濃度の低下が抑制されている。この理由は次のように推察される。   In the method for forming a group III-V compound semiconductor film of the present invention, the degree of freedom in selecting a material for the group III-V compound semiconductor is high, and a decrease in magnesium concentration in the resulting group III-V compound semiconductor film is suppressed. . The reason is presumed as follows.

通常、有機金属気相成長装置を用いて、マグネシウムを含むｐ型のIII−Ｖ族化合物半導体膜を基板上に形成する場合、初期段階において、マグネシウムが例えば有機金属気相成長装置及び配管の内壁等に付着してしまうと考えられる。これに対して本発明では、III−Ｖ族化合物半導体膜の形成に先立って基板上にマグネシウムを含むガスを供給することによって、例えば有機金属気相成長装置及び配管の内壁等に付着するマグネシウムの量又は基板表層のマグネシウム濃度を予め飽和させることができると考えられる。その結果、膜形成開始時から安定して高いマグネシウム濃度のIII−Ｖ族化合物半導体膜を形成できると推察される。   Usually, when a p-type III-V group compound semiconductor film containing magnesium is formed on a substrate using a metal organic vapor phase epitaxy apparatus, magnesium is, for example, an inner wall of the metal organic chemical vapor deposition apparatus and piping in the initial stage. It is thought that it will adhere to etc. On the other hand, in the present invention, by supplying a gas containing magnesium onto the substrate prior to the formation of the III-V compound semiconductor film, for example, the magnesium metal adhering to the metal organic vapor phase growth apparatus and the inner wall of the pipe, etc. It is believed that the amount or substrate surface magnesium concentration can be presaturated. As a result, it is presumed that a III-V compound semiconductor film having a high magnesium concentration can be stably formed from the start of film formation.

また、前記マグネシウムを含むガスは、ビスシクロペンタジエニルマグネシウム又はビスエチルシクロペンタジエニルマグネシウムを含むことが好ましい。この場合、マグネシウムがドープされたｐ型のIII−Ｖ族化合物半導体膜が好適に得られる。   The gas containing magnesium preferably contains biscyclopentadienyl magnesium or bisethylcyclopentadienyl magnesium. In this case, a p-type III-V group compound semiconductor film doped with magnesium is preferably obtained.

本発明の半導体素子は、基板上に設けられたｎ型の半導体層と、前記半導体層上に設けられた活性層と、前記活性層上に設けられており、上述のIII−Ｖ族化合物半導体膜の形成方法によって形成されたｐ型のIII−Ｖ族化合物半導体膜とを備える。   The semiconductor element of the present invention includes an n-type semiconductor layer provided on a substrate, an active layer provided on the semiconductor layer, and the III-V group compound semiconductor provided on the active layer. And a p-type III-V group compound semiconductor film formed by the film forming method.

本発明の半導体素子は、上述のIII−Ｖ族化合物半導体の形成方法によって形成されたIII−Ｖ族化合物半導体を備える。このため、III−Ｖ族化合物半導体の材料選択の自由度が高く、得られるIII−Ｖ族化合物半導体膜中のマグネシウム濃度の低下が抑制されている。   The semiconductor element of the present invention includes a III-V group compound semiconductor formed by the above-described method for forming a III-V group compound semiconductor. For this reason, the freedom degree of selection of the material of a III-V group compound semiconductor is high, and the fall of the magnesium concentration in the III-V group compound semiconductor film obtained is suppressed.

本発明によれば、材料選択の自由度が高く、マグネシウム濃度の低下を抑制できるIII−Ｖ族化合物半導体膜の形成方法及びIII−Ｖ族化合物半導体膜を備えた半導体素子が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the formation method of the III-V compound semiconductor film which can suppress the fall of a magnesium concentration with a high freedom degree of material selection, and the semiconductor element provided with the III-V compound semiconductor film are provided.

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are used for the same or equivalent elements, and duplicate descriptions are omitted.

図１は、実施形態に係るIII−Ｖ族化合物半導体膜の形成方法を好適に実施するための有機金属気相成長装置を模式的に示す図面である。図１中、「ＭＦＣ」はマスフローコントローラーを意味する。図１に示される有機金属気相成長装置１０は反応炉１２を備える。有機金属気相成長装置１０は例えばＭＯＣＶＤ装置である。反応炉１２は、例えばガス導入口１２ａ，１２ｂを有する。ガス導入口１２ａからは、原料ガスＧ１が反応炉１２内に導入され、ガス導入口１２ｂからは、原料ガスＧ２が反応炉１２内に導入される。   FIG. 1 is a drawing schematically showing a metal organic vapor phase epitaxy apparatus for suitably carrying out a method for forming a group III-V compound semiconductor film according to an embodiment. In FIG. 1, “MFC” means a mass flow controller. An organometallic vapor phase growth apparatus 10 shown in FIG. 1 includes a reaction furnace 12. The metal organic vapor phase growth apparatus 10 is, for example, an MOCVD apparatus. The reaction furnace 12 has gas inlets 12a and 12b, for example. The source gas G1 is introduced into the reaction furnace 12 from the gas inlet 12a, and the source gas G2 is introduced into the reactor 12 from the gas inlet 12b.

原料ガスＧ１は、マグネシウム（Ｍｇ）を含む。マグネシウムは、例えばシリンダ等のマグネシウム供給源２６から配管を通して供給されるガスＧ３に含まれる。ガスＧ３は、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）又はビスエチルシクロペンタジエニルマグネシウム等を含む。 The source gas G1 contains magnesium (Mg). Magnesium is contained in gas G3 supplied through a pipe from a magnesium supply source 26 such as a cylinder. The gas G3 includes, for example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium.

原料ガスＧ１は、例えば、アルミニウム（Ａｌ）、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む。アルミニウムは、例えばシリンダ等のアルミニウム供給源２４から配管を通して供給されるガスＧ４に含まれる。ガスＧ４は、例えばトリメチルアルミニウム（ＴＭＡ）等を含む。インジウムは、例えばシリンダ等のインジウム供給源２２から配管を通して供給されるガスＧ５に含まれる。ガスＧ５は、例えばトリメチルインジウム（ＴＭＩ）等を含む。ガリウムは、例えばシリンダ等のガリウム供給源２０から配管を通して供給されるガスＧ６に含まれる。ガスＧ６は、例えばトリメチルガリウム（ＴＭＧ）等を含む。また、原料ガスＧ１は、例えばＨ２／Ｎ２等のキャリアガスＧ９を含む。キャリアガスＧ９は、キャリアガス供給源１８から配管を通して供給される。また、ガスＧ３，Ｇ４，Ｇ５，Ｇ６は、例えばＨ２／Ｎ２等のキャリアガスＧ９を含む。キャリアガスＧ９は、キャリアガス供給源１８から配管を通してマグネシウム供給源２６、アルミニウム供給源２４、インジウム供給源２２及びガリウム供給源２０にそれぞれ供給される。これにより、飽和蒸気圧に依存した量のガスＧ３，Ｇ４，Ｇ５，Ｇ６を反応炉１２内に供給することができる。 The source gas G1 includes, for example, aluminum (Al), indium (In), and gallium (Ga). Aluminum is contained in the gas G4 supplied through piping from an aluminum supply source 24 such as a cylinder. The gas G4 includes, for example, trimethylaluminum (TMA). Indium is contained in the gas G5 supplied through piping from an indium supply source 22 such as a cylinder. The gas G5 includes, for example, trimethylindium (TMI). Gallium is contained in a gas G6 supplied through a pipe from a gallium supply source 20 such as a cylinder. The gas G6 includes, for example, trimethyl gallium (TMG). The source gas G1 includes a carrier gas G9 such as H 2 / N 2 , for example. The carrier gas G9 is supplied from a carrier gas supply source 18 through a pipe. The gas G3, G4, G5, G6, for example a carrier gas G9 such H 2 / N 2. The carrier gas G9 is supplied from the carrier gas supply source 18 to the magnesium supply source 26, the aluminum supply source 24, the indium supply source 22 and the gallium supply source 20 through piping. Thereby, gas G3, G4, G5, G6 of the quantity depending on saturated vapor pressure can be supplied in the reactor 12.

原料ガスＧ２は、例えばシラン（ＳｉＨ４）等のガスＧ７、例えばアンモニア（ＮＨ３）等のガスＧ８、キャリアガスＧ９等を含むことが好ましい。ガスＧ７は、ガス供給源１４から供給される。ガスＧ８は、ガス供給源１６から供給される。 The source gas G2 preferably includes a gas G7 such as silane (SiH 4 ), a gas G8 such as ammonia (NH 3 ), a carrier gas G9, and the like. The gas G7 is supplied from the gas supply source 14. The gas G8 is supplied from the gas supply source 16.

図２は、実施形態に係るIII−Ｖ族化合物半導体膜の形成方法の各工程を模式的に示す図面である。本実施形態に係るIII−Ｖ族化合物半導体膜の形成方法は、上述の有機金属気相成長装置１０を用いて好適に実施される。   FIG. 2 is a drawing schematically showing each step of the method for forming a group III-V compound semiconductor film according to the embodiment. The method for forming a group III-V compound semiconductor film according to the present embodiment is preferably carried out using the above-described organometallic vapor phase growth apparatus 10.

（基板載置工程）
まず、図２(ａ)に示されるように、反応炉１２内のサセプタ２８上に基板３０を載置する。基板３０としては、例えば、ＧａＮ基板、サファイア基板等が挙げられる。また、基板３０は、ＧａＮ基板とＧａＮ基板上に設けられた積層体とを含むものであってもよい。 (Substrate mounting process)
First, as shown in FIG. 2A, the substrate 30 is placed on the susceptor 28 in the reaction furnace 12. Examples of the substrate 30 include a GaN substrate and a sapphire substrate. Further, the substrate 30 may include a GaN substrate and a stacked body provided on the GaN substrate.

（プリフロー工程）
続いて、図２(ａ)に示されるように、基板３０上に原料ガスＧ１及び必要に応じて原料ガスＧ２を供給する。原料ガスＧ１はマグネシウムを含む。原料ガスＧ１及びＧ２は、基板３０上に実質的に膜を形成しないようなガスであることが好ましい。また、原料ガスＧ１及びＧ２は、III族元素を含まないことが好ましい。原料ガスＧ１は、例えば、ビスシクロペンタジエニルマグネシウムを含む。原料ガスＧ２は、例えば、アンモニアを含む。アンモニアを含む原料ガスＧ２を反応炉１２内に供給すると、高温においても反応炉１２内の窒素分圧の低下を抑制できる。その結果、例えば窒化物半導体から構成される基板３０の窒素抜けを抑制することができる。 (Preflow process)
Subsequently, as shown in FIG. 2A, the source gas G1 and, if necessary, the source gas G2 are supplied onto the substrate 30. The source gas G1 contains magnesium. The source gases G1 and G2 are preferably gases that do not substantially form a film on the substrate 30. Moreover, it is preferable that source gas G1 and G2 do not contain a group III element. The source gas G1 includes, for example, biscyclopentadienyl magnesium. The source gas G2 includes, for example, ammonia. When the raw material gas G2 containing ammonia is supplied into the reaction furnace 12, a decrease in the nitrogen partial pressure in the reaction furnace 12 can be suppressed even at high temperatures. As a result, for example, nitrogen escape from the substrate 30 made of a nitride semiconductor can be suppressed.

（III−Ｖ族化合物半導体膜形成工程）
次に、図２(ｂ)に示されるように、基板３０上にマグネシウムを含むｐ型のIII−Ｖ族化合物半導体膜３２を形成する。III−Ｖ族化合物半導体膜３２は、例えばＡｌＧａＮ膜又はＧａＮ膜等の窒化物半導体膜であることが好ましい。III−Ｖ族化合物半導体膜３２中のマグネシウム濃度は、１×１０１９ｃｍ−３以上であることが好ましい。III−Ｖ族化合物半導体膜３２中のマグネシウム濃度が１×１０１９ｃｍ−３以上である場合、III−Ｖ族化合物半導体膜３２を半導体素子のｐ型半導体層として好適に用いることができる。III−Ｖ族化合物半導体膜３２は、反応炉１２内に原料ガスＧ１，Ｇ２を導入することによって形成されることが好ましい。III−Ｖ族化合物半導体膜３２は、例えばエピタキシャル膜である。 (III-V compound semiconductor film forming step)
Next, as shown in FIG. 2B, a p-type III-V group compound semiconductor film 32 containing magnesium is formed on the substrate 30. The III-V compound semiconductor film 32 is preferably a nitride semiconductor film such as an AlGaN film or a GaN film. The magnesium concentration in the III-V compound semiconductor film 32 is preferably 1 × 10 19 cm −3 or more. When the magnesium concentration in the III-V compound semiconductor film 32 is 1 × 10 19 cm −3 or more, the III-V compound semiconductor film 32 can be suitably used as the p-type semiconductor layer of the semiconductor element. The III-V compound semiconductor film 32 is preferably formed by introducing source gases G 1 and G 2 into the reaction furnace 12. The III-V group compound semiconductor film 32 is, for example, an epitaxial film.

本実施形態のIII−Ｖ族化合物半導体膜の形成方法では、III−Ｖ族化合物半導体膜３２を構成するIII族元素及びＶ族元素として、種々の元素を用いることができる。よって、III−Ｖ族化合物半導体の材料選択の自由度が高い。また、プリフロー工程を実施することによって、得られるIII−Ｖ族化合物半導体膜３２中のマグネシウム濃度の低下が抑制される。   In the method for forming a group III-V compound semiconductor film of this embodiment, various elements can be used as the group III element and the group V element constituting the group III-V compound semiconductor film 32. Therefore, the degree of freedom in selecting a material for the III-V compound semiconductor is high. Further, by performing the preflow process, a decrease in magnesium concentration in the obtained III-V compound semiconductor film 32 is suppressed.

通常、有機金属気相成長装置１０を用いて、マグネシウムを含むｐ型のIII−Ｖ族化合物半導体膜を基板３０上に形成する場合、初期段階において、原料ガスＧ１に含まれるマグネシウムが例えば有機金属気相成長装置１０の反応炉１２若しくは配管等の表面に付着すると考えられる。その結果、通常のIII−Ｖ族化合物半導体膜の形成方法では、いわゆるドーピング遅れの問題が生じてしまうと考えられる。   Usually, when a p-type III-V compound semiconductor film containing magnesium is formed on the substrate 30 using the metal organic vapor phase epitaxy apparatus 10, the magnesium contained in the source gas G1 is, for example, an organic metal in the initial stage. It is thought that it adheres to the surface of the reactor 12 or piping of the vapor phase growth apparatus 10. As a result, it is considered that a so-called doping delay problem occurs in the usual method for forming a group III-V compound semiconductor film.

これに対して本実施形態では、III−Ｖ族化合物半導体膜３２の形成に先立って基板３０上にマグネシウムを含む原料ガスＧ１を供給することによって、例えば有機金属気相成長装置１０の反応炉１２若しくは配管等の表面に予めマグネシウムを付着させることができる。このため、III−Ｖ族化合物半導体膜３２を形成する前に、例えば有機金属気相成長装置１０の反応炉１２若しくは配管等の表面に付着するマグネシウムの量を飽和させることができると考えられる。よって、本実施形態では、いわゆるドーピング遅れの問題を回避することができると考えられる。その結果、得られるIII−Ｖ族化合物半導体膜３２中のマグネシウム濃度を十分に向上させることができると推察される。   On the other hand, in this embodiment, by supplying the source gas G1 containing magnesium onto the substrate 30 prior to the formation of the III-V compound semiconductor film 32, for example, the reactor 12 of the metal organic vapor phase growth apparatus 10 is used. Alternatively, magnesium can be attached in advance to the surface of a pipe or the like. For this reason, it is considered that, for example, the amount of magnesium adhering to the surface of the reaction furnace 12 or the piping of the organometallic vapor phase growth apparatus 10 can be saturated before the III-V compound semiconductor film 32 is formed. Therefore, in this embodiment, it is considered that the problem of so-called doping delay can be avoided. As a result, it is presumed that the magnesium concentration in the obtained III-V compound semiconductor film 32 can be sufficiently improved.

また、原料ガスＧ１は、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）又はビスエチルシクロペンタジエニルマグネシウムを含むことが好ましい。この場合、マグネシウムがドープされたｐ型のIII−Ｖ族化合物半導体膜３２が好適に得られる。 The source gas G1 preferably contains biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium. In this case, a p-type group III-V compound semiconductor film 32 doped with magnesium is preferably obtained.

図３は、実施形態に係る半導体素子を模式的に示す断面図である。図３に示される半導体光素子４０（半導体素子）は、基板４２上に設けられたｎ型の半導体層４４と、半導体層４４上に設けられた活性層４６と、活性層４６上に設けられたｐ型のIII−Ｖ族化合物半導体膜４８とを備える。半導体光素子４０としては、例えば半導体レーザ、発光ダイオード等の半導体発光素子が挙げられる。半導体光素子４０は、例えば、基板４２上に、半導体層４４、活性層４６及びIII−Ｖ族化合物半導体膜４８を順に形成することによって製造される。   FIG. 3 is a cross-sectional view schematically showing the semiconductor element according to the embodiment. The semiconductor optical device 40 (semiconductor device) shown in FIG. 3 is provided on the n-type semiconductor layer 44 provided on the substrate 42, the active layer 46 provided on the semiconductor layer 44, and the active layer 46. And a p-type III-V group compound semiconductor film 48. Examples of the semiconductor optical device 40 include semiconductor light emitting devices such as semiconductor lasers and light emitting diodes. The semiconductor optical device 40 is manufactured, for example, by sequentially forming a semiconductor layer 44, an active layer 46, and a III-V group compound semiconductor film 48 on a substrate 42.

基板４２としては、基板３０と同様のものが挙げられる。半導体層４４としては、例えばｎ型のＧａＮ層等が挙げられる。活性層４６は、量子井戸構造を有することが好ましい。具体的には、活性層４６は、ＩｎＧａＮ井戸層及びＩｎＧａＮバリア層が交互に配列されてなることが好ましい。この場合、半導体光素子４０として、例えば青色発光ダイオードが好適に得られる。   As the substrate 42, the same substrate 42 can be used. Examples of the semiconductor layer 44 include an n-type GaN layer. The active layer 46 preferably has a quantum well structure. Specifically, the active layer 46 is preferably formed by alternately arranging InGaN well layers and InGaN barrier layers. In this case, for example, a blue light emitting diode is suitably obtained as the semiconductor optical element 40.

ここで、III−Ｖ族化合物半導体膜４８は、III−Ｖ族化合物半導体膜３２と同様に、本実施形態のIII−Ｖ族化合物半導体膜の形成方法によって形成される。したがって、III−Ｖ族化合物半導体膜４８を構成するIII−Ｖ族化合物半導体の材料選択の自由度は高い。また、得られるIII−Ｖ族化合物半導体膜４８中のマグネシウム濃度の低下は抑制されている。   Here, the group III-V compound semiconductor film 48 is formed by the method for forming a group III-V compound semiconductor film of the present embodiment, similarly to the group III-V compound semiconductor film 32. Therefore, the degree of freedom in selecting the material of the III-V compound semiconductor constituting the III-V compound semiconductor film 48 is high. Moreover, the fall of the magnesium concentration in the obtained III-V group compound semiconductor film 48 is suppressed.

図４は、別の実施形態に係る半導体素子を模式的に示す断面図である。図４に示される半導体光素子５０（半導体素子）は、基板４２上に設けられた積層体５８を備える。積層体５８は、ｎ型の半導体層４４と、半導体層４４上に設けられた活性層４６と、活性層４６上に設けられたｐ型のIII−Ｖ族化合物半導体膜５２と、III−Ｖ族化合物半導体膜５２上に設けられたｐ型のIII−Ｖ族化合物半導体膜５４と、III−Ｖ族化合物半導体膜５４上に設けられたｐ型のIII−Ｖ族化合物半導体膜５６とを備える。半導体光素子５０は、例えば、基板４２上に、半導体層４４、活性層４６、III−Ｖ族化合物半導体膜５２，５４，５６を順に形成することによって製造される。   FIG. 4 is a cross-sectional view schematically showing a semiconductor element according to another embodiment. The semiconductor optical device 50 (semiconductor device) shown in FIG. 4 includes a stacked body 58 provided on the substrate 42. The stacked body 58 includes an n-type semiconductor layer 44, an active layer 46 provided on the semiconductor layer 44, a p-type III-V group compound semiconductor film 52 provided on the active layer 46, and a III-V A p-type group III-V compound semiconductor film 54 provided on the group compound semiconductor film 52, and a p-type group III-V compound semiconductor film 56 provided on the group III-V compound semiconductor film 54. . The semiconductor optical device 50 is manufactured, for example, by sequentially forming a semiconductor layer 44, an active layer 46, and III-V group compound semiconductor films 52, 54, and 56 on a substrate 42.

III−Ｖ族化合物半導体膜５２は、例えばｐ型ＡｌＧａＮ層であり、III−Ｖ族化合物半導体膜５４は、例えばｐ型ＧａＮ層であり、III−Ｖ族化合物半導体膜５６は、例えばハイドープｐ型ＧａＮ層である。   The group III-V compound semiconductor film 52 is, for example, a p-type AlGaN layer, the group III-V compound semiconductor film 54 is, for example, a p-type GaN layer, and the group III-V compound semiconductor film 56 is, for example, a highly doped p-type. It is a GaN layer.

ここで、III−Ｖ族化合物半導体膜５２，５４，５６のうち少なくとも１つの膜は、III−Ｖ族化合物半導体膜３２と同様に、本実施形態のIII−Ｖ族化合物半導体膜の形成方法によって形成される。   Here, at least one of the III-V compound semiconductor films 52, 54, and 56 is formed by the method for forming a III-V compound semiconductor film of this embodiment, similarly to the III-V compound semiconductor film 32. It is formed.

例えば、III−Ｖ族化合物半導体膜５２が本実施形態のIII−Ｖ族化合物半導体膜の形成方法によって形成される場合、III−Ｖ族化合物半導体膜５２，５４，５６のいずれにおいても、III−Ｖ族化合物半導体の材料選択の自由度が高く、マグネシウム濃度の低下が抑制される。また、例えば、III−Ｖ族化合物半導体膜５４が本実施形態のIII−Ｖ族化合物半導体膜の形成方法によって形成される場合、III−Ｖ族化合物半導体膜５４，５６のいずれにおいても、III−Ｖ族化合物半導体の材料選択の自由度が高く、マグネシウム濃度の低下が抑制される。さらに、例えば、III−Ｖ族化合物半導体膜５６が本実施形態のIII−Ｖ族化合物半導体膜の形成方法によって形成される場合、III−Ｖ族化合物半導体膜５６において、III−Ｖ族化合物半導体の材料選択の自由度が高く、マグネシウム濃度の低下が抑制される。   For example, when the group III-V compound semiconductor film 52 is formed by the method for forming a group III-V compound semiconductor film of the present embodiment, any of the group III-V compound semiconductor films 52, 54, 56 has a III- The degree of freedom in selecting a material for the group V compound semiconductor is high, and a decrease in magnesium concentration is suppressed. Further, for example, when the III-V compound semiconductor film 54 is formed by the method for forming a III-V compound semiconductor film according to the present embodiment, the III-V compound semiconductor film 54, 56 has a III- The degree of freedom in selecting a material for the group V compound semiconductor is high, and a decrease in magnesium concentration is suppressed. Further, for example, when the group III-V compound semiconductor film 56 is formed by the method for forming a group III-V compound semiconductor film of the present embodiment, the group III-V compound semiconductor film 56 includes a group III-V compound semiconductor film. The degree of freedom in material selection is high, and a decrease in magnesium concentration is suppressed.

図５は、図４に示される半導体素子を製造する際のガスＧ３の流量の時間変化を示すタイミングチャートである。時刻ｔ１は、活性層４６の形成終了時刻を示す。時刻ｔ３は、III−Ｖ族化合物半導体膜５２の形成開始時刻を示し、時刻ｔ４は、III−Ｖ族化合物半導体膜５２の形成終了時刻を示す。したがって、時刻ｔ３〜ｔ４の間ガスＧ３を供給し続けることによって、III−Ｖ族化合物半導体膜５２が形成される。   FIG. 5 is a timing chart showing the change over time of the flow rate of the gas G3 when the semiconductor element shown in FIG. 4 is manufactured. Time t1 indicates the end time of formation of the active layer 46. Time t3 indicates the formation start time of the III-V compound semiconductor film 52, and time t4 indicates the formation end time of the III-V compound semiconductor film 52. Therefore, the group III-V compound semiconductor film 52 is formed by continuing to supply the gas G3 between the times t3 and t4.

同様に、時刻ｔ６は、III−Ｖ族化合物半導体膜５４の形成開始時刻を示し、時刻ｔ７は、III−Ｖ族化合物半導体膜５４の形成終了時刻を示す。したがって、時刻ｔ６〜ｔ７の間ガスＧ３を供給し続けることによって、III−Ｖ族化合物半導体膜５４が形成される。   Similarly, time t6 indicates the formation start time of the III-V compound semiconductor film 54, and time t7 indicates the formation end time of the III-V compound semiconductor film 54. Therefore, the III-V compound semiconductor film 54 is formed by continuing to supply the gas G3 during the time t6 to t7.

また同様に、時刻ｔ９は、III−Ｖ族化合物半導体膜５６の形成開始時刻を示し、時刻ｔ１０は、III−Ｖ族化合物半導体膜５６の形成終了時刻を示す。したがって、時刻ｔ９〜ｔ１０の間ガスＧ３を供給し続けることによって、III−Ｖ族化合物半導体膜５６が形成される。   Similarly, time t9 indicates the formation start time of the III-V compound semiconductor film 56, and time t10 indicates the formation end time of the III-V compound semiconductor film 56. Therefore, the III-V compound semiconductor film 56 is formed by continuing to supply the gas G3 during the time t9 to t10.

プロセスＰ１では、時刻ｔ１と時刻ｔ３との間における時刻ｔ２において、ガスＧ３の供給を開始する。これにより、III−Ｖ族化合物半導体膜５２，５４，５６のマグネシウム濃度が向上する。   In process P1, supply of gas G3 is started at time t2 between time t1 and time t3. Thereby, the magnesium concentration of the III-V compound semiconductor films 52, 54, and 56 is improved.

プロセスＰ２では、時刻ｔ４と時刻ｔ６との間における時刻ｔ５において、ガスＧ３の供給を開始する。これにより、III−Ｖ族化合物半導体膜５４，５６のマグネシウム濃度が向上する。また、時刻ｔ１〜ｔ３の間においてガスＧ３を供給していないので、プロセスＰ１に比べて、活性層４６にマグネシウムが拡散することを抑制することができる。   In process P2, supply of gas G3 is started at time t5 between time t4 and time t6. Thereby, the magnesium concentration of the III-V compound semiconductor films 54 and 56 is improved. Further, since the gas G3 is not supplied between the times t1 and t3, it is possible to suppress diffusion of magnesium in the active layer 46 as compared with the process P1.

プロセスＰ３では、時刻ｔ５に加えて、時刻ｔ７と時刻ｔ９との間における時刻ｔ８においてもガスＧ３の供給を開始する。これにより、III−Ｖ族化合物半導体膜５４，５６のマグネシウム濃度が向上する。この場合、プロセスＰ２に比べて、III−Ｖ族化合物半導体膜５６中のマグネシウム濃度を向上させることができる。例えば、高いドーピング濃度が必要とされるコンタクト層としてIII−Ｖ族化合物半導体膜５６を用いる場合、マグネシウム濃度を一層向上させることが好ましい。   In process P3, in addition to time t5, supply of gas G3 is started also at time t8 between time t7 and time t9. Thereby, the magnesium concentration of the III-V compound semiconductor films 54 and 56 is improved. In this case, the magnesium concentration in the III-V compound semiconductor film 56 can be improved as compared with the process P2. For example, when the III-V compound semiconductor film 56 is used as a contact layer that requires a high doping concentration, it is preferable to further improve the magnesium concentration.

プロセスＰ４では、時刻ｔ４〜ｔ６及び時刻ｔ７〜ｔ９の間においてガスＧ３を供給し続ける。この場合、プロセスＰ３に比べて、III−Ｖ族化合物半導体膜５４，５６中のマグネシウム濃度を向上させることができる。   In the process P4, the gas G3 is continuously supplied between time t4 to t6 and time t7 to t9. In this case, the magnesium concentration in the III-V compound semiconductor films 54 and 56 can be improved as compared with the process P3.

なお、時刻ｔ１〜ｔ３、時刻ｔ４〜ｔ６、及び時刻ｔ７〜ｔ９において、それぞれガスＧ３を連続的に供給し続けてもよいし、間欠的に供給してもよい。また、ガスＧ３の流量は、III−Ｖ族化合物半導体膜５２，５４，５６の形成時と同じでもよいし異なってもよい。   Note that, at time t1 to t3, time t4 to t6, and time t7 to t9, the gas G3 may be continuously supplied or may be supplied intermittently. Further, the flow rate of the gas G3 may be the same as or different from that at the time of forming the III-V compound semiconductor films 52, 54, and 56.

図６は、図４に示される半導体素子において原子濃度の深さ方向プロファイルの一例を示すグラフである。なお、深さが０の位置とは、III−Ｖ族化合物半導体膜５６の表面に相当する。グラフ中、プロファイルＣ１はインジウム濃度の深さ方向プロファイルを示し、プロファイルＣ２はアルミニウム濃度の深さ方向プロファイルを示す。また、プロファイルＣ３はプリフロー工程を実施した場合のマグネシウム濃度の深さ方向プロファイルを示し、プロファイルＣ４はプリフロー工程を実施しなかった場合のマグネシウム濃度の深さ方向プロファイルを示す。グラフから、プリフロー工程を実施することによって、マグネシウム濃度が向上すると共にマグネシウム濃度の深さ方向プロファイルが急峻になることが分かる。   FIG. 6 is a graph showing an example of a depth direction profile of atomic concentration in the semiconductor element shown in FIG. Note that the position where the depth is 0 corresponds to the surface of the III-V compound semiconductor film 56. In the graph, profile C1 represents a depth profile of indium concentration, and profile C2 represents a depth profile of aluminum concentration. Profile C3 indicates a depth profile of the magnesium concentration when the preflow process is performed, and profile C4 indicates a depth profile of the magnesium concentration when the preflow process is not performed. From the graph, it can be seen that by performing the preflow process, the magnesium concentration improves and the depth profile of the magnesium concentration becomes steep.

なお、図６のグラフは、具体的には下記構造を有する半導体素子を用いた場合の二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）の測定結果を示す。
・III−Ｖ族化合物半導体膜５６：ハイドープｐ型ＧａＮ層（厚さ２５ｎｍ）
・III−Ｖ族化合物半導体膜５４：ｐ型ＧａＮ層（厚さ２５ｎｍ）
・III−Ｖ族化合物半導体膜５２：ｐ型ＡｌＧａＮ層（厚さ２０ｎｍ、Ａｌ組成が０．１２）
・活性層４６：ＩｎＧａＮバリア層（厚さ１５ｎｍ、Ｉｎ組成が０．０１）及びＩｎＧａＮ井戸層（厚さ１．６ｎｍ、Ｉｎ組成が０．１５）からなる多重量子井戸構造
・半導体層４４：ｎ型ＧａＮ層（厚さ２μｍ）
・基板４２：ＧａＮ基板（厚さ４００μｍ） In addition, the graph of FIG. 6 shows the measurement result of the secondary ion mass spectrometer (SIMS: Secondary ion-microprobe mass spectrometer) at the time of using the semiconductor element which has the following structure specifically ,.
III-V compound semiconductor film 56: highly doped p-type GaN layer (thickness 25 nm)
III-V compound semiconductor film 54: p-type GaN layer (thickness 25 nm)
III-V compound semiconductor film 52: p-type AlGaN layer (thickness 20 nm, Al composition 0.12)
Active layer 46: Multiple quantum well structure comprising an InGaN barrier layer (thickness 15 nm, In composition 0.01) and an InGaN well layer (thickness 1.6 nm, In composition 0.15) Semiconductor layer 44: n Type GaN layer (thickness 2μm)
Substrate 42: GaN substrate (thickness 400 μm)

図７は、別の実施形態に係る半導体素子を模式的に示す断面図である。図７に示される半導体光素子６０（半導体素子）は、ｎ型電極６２と、ｐ型電極６４と、ｎ型電極６２及びｐ型電極６４の間に配置された基板４２と、基板４２とｐ型電極６４との間に配置された積層体５８とを備える。ｐ型電極６４は、導電性接着剤の硬化物６６を介してリードフレーム６８のマウント部６８ｂ上に電気的に接続されている。ｎ型電極６２は、ワイヤボンディング７０によってリードフレーム６８のリード部６８ａに電気的に接続されている。ｎ型電極６２の形状は、例えば直径がｄ１の円柱である。ｄ１は、例えば１００μｍである。また、ｐ型電極６４の形状は、例えば一辺がｄ２の正方形を断面とする角柱である。ｄ２は、例えば３００μｍである。   FIG. 7 is a cross-sectional view schematically showing a semiconductor device according to another embodiment. 7 includes an n-type electrode 62, a p-type electrode 64, a substrate 42 disposed between the n-type electrode 62 and the p-type electrode 64, and the substrate 42 and p. And a laminated body 58 disposed between the mold electrodes 64. The p-type electrode 64 is electrically connected to the mount portion 68b of the lead frame 68 through a cured product 66 of a conductive adhesive. The n-type electrode 62 is electrically connected to the lead portion 68 a of the lead frame 68 by wire bonding 70. The shape of the n-type electrode 62 is, for example, a cylinder having a diameter d1. d1 is, for example, 100 μm. The shape of the p-type electrode 64 is, for example, a prism having a square section with a side of d2. d2 is, for example, 300 μm.

ｎ型電極６２、基板４２、積層体５８、ｐ型電極６４及び導電性接着剤の硬化物６６は、エポキシ系樹脂封止７４によって覆われている。エポキシ系樹脂封止７４上には、必要に応じて樹脂レンズ７６が設けられている。   The n-type electrode 62, the substrate 42, the laminate 58, the p-type electrode 64, and the conductive adhesive cured product 66 are covered with an epoxy resin seal 74. A resin lens 76 is provided on the epoxy resin seal 74 as necessary.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。   As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment.

以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example and a comparative example, this invention is not limited to a following example.

（実施例１）
まず、有機金属気相成長装置の反応炉内のサセプタ上に半絶縁性のＧａＮ基板を載置した（基板載置工程）。このＧａＮ基板上に、以下のようにＧａＮ層を形成した。なお、原料ガスとしては、トリメチルガリウム、アンモニア及びビスシクロペンタジエニルマグネシウムを適宜用いた。 Example 1
First, a semi-insulating GaN substrate was placed on a susceptor in a reaction furnace of a metal organic vapor phase epitaxy apparatus (substrate placing step). A GaN layer was formed on the GaN substrate as follows. As source gases, trimethylgallium, ammonia, and biscyclopentadienylmagnesium were appropriately used.

まず、温度を１１００℃としてＨ２及びＮＨ３を反応炉内に導入することによって、ＧａＮ基板のクリーニングを行った。次に、温度１１５０℃で厚さ２μｍのＧａＮ層をＧａＮ基板上に形成した。 First, the GaN substrate was cleaned by introducing H 2 and NH 3 into the reactor at a temperature of 1100 ° C. Next, a GaN layer having a thickness of 2 μm was formed on the GaN substrate at a temperature of 1150 ° C.

次に、ビスシクロペンタジエニルマグネシウム及びアンモニアのみを４０秒間反応炉内に供給した（プリフロー工程）。   Next, only biscyclopentadienyl magnesium and ammonia were supplied into the reactor for 40 seconds (preflow step).

続いて、温度１１００℃でマグネシウムをドープしながら厚さ５００ｎｍのｐ型のＧａＮ層をＧａＮ層上に形成した（III−Ｖ族化合物半導体膜形成工程）。   Subsequently, a p-type GaN layer having a thickness of 500 nm was formed on the GaN layer while doping magnesium at a temperature of 1100 ° C. (III-V group compound semiconductor film forming step).

次に、反応炉内からＧａＮ基板を取り出して、ｐ型のＧａＮ層上にｐ型電極を形成した。ここで、ｐ型電極の接触抵抗を伝送線路法（ＴＬＭ：Transmission Line Model）により測定するために、ｐ型電極を所定の形状に加工した。   Next, the GaN substrate was taken out of the reactor and a p-type electrode was formed on the p-type GaN layer. Here, in order to measure the contact resistance of the p-type electrode by a transmission line method (TLM), the p-type electrode was processed into a predetermined shape.

ｐ型電極の接触抵抗を測定した結果、接触抵抗は１×１０−３Ω・ｃｍ２以下であった。よって、ｐ型のＧａＮ層は、ＬＥＤのｐ型半導体層として好適に用いることができることが示された。 As a result of measuring the contact resistance of the p-type electrode, the contact resistance was 1 × 10 −3 Ω · cm 2 or less. Therefore, it was shown that the p-type GaN layer can be suitably used as the p-type semiconductor layer of the LED.

（実施例２）
まず、有機金属気相成長装置の反応炉内のサセプタ上にサファイア基板を載置した（基板載置工程）。このサファイア基板上に、以下のようにＧａＮ層を形成した。なお、原料ガスとしては、トリメチルガリウム、アンモニア及びビスシクロペンタジエニルマグネシウムを適宜用いた。 (Example 2)
First, a sapphire substrate was placed on a susceptor in a reaction furnace of a metal organic vapor phase epitaxy apparatus (substrate placing step). A GaN layer was formed on the sapphire substrate as follows. As source gases, trimethylgallium, ammonia, and biscyclopentadienylmagnesium were appropriately used.

まず、温度を１１００℃としてＨ２を反応炉内に導入することによって、サファイア基板のクリーニングを行った。次に、温度４７５℃で厚さ２５ｎｍのＧａＮバッファ層をサファイア基板上に形成した。続いて、温度１１６０℃で厚さ５μｍのＧａＮ層をＧａＮバッファ層上に形成した。 First, the sapphire substrate was cleaned by introducing H 2 into the reactor at a temperature of 1100 ° C. Next, a GaN buffer layer having a thickness of 25 nm was formed on the sapphire substrate at a temperature of 475 ° C. Subsequently, a GaN layer having a thickness of 5 μm was formed on the GaN buffer layer at a temperature of 1160 ° C.

次に、ビスシクロペンタジエニルマグネシウム及びアンモニアのみを４０秒間反応炉内に供給した（プリフロー工程）。   Next, only biscyclopentadienyl magnesium and ammonia were supplied into the reactor for 40 seconds (preflow step).

続いて、温度１１００℃でマグネシウムをドープしながら厚さ５００ｎｍのｐ型のＧａＮ層をＧａＮ層上に形成した（III−Ｖ族化合物半導体膜形成工程）。   Subsequently, a p-type GaN layer having a thickness of 500 nm was formed on the GaN layer while doping magnesium at a temperature of 1100 ° C. (III-V group compound semiconductor film forming step).

次に、反応炉内からサファイア基板を取り出して、ｐ型のＧａＮ層上にｐ型電極を形成した。ここで、ｐ型電極の接触抵抗を伝送線路法（ＴＬＭ：Transmission Line Model）により測定するために、ｐ型電極を所定の形状に加工した。   Next, the sapphire substrate was taken out from the reactor and a p-type electrode was formed on the p-type GaN layer. Here, in order to measure the contact resistance of the p-type electrode by a transmission line method (TLM), the p-type electrode was processed into a predetermined shape.

ｐ型電極の接触抵抗を測定した結果、接触抵抗は１×１０−３Ω・ｃｍ２以下であった。よって、ｐ型のＧａＮ層は、ＬＥＤのｐ型半導体層として好適に用いることができることが示された。 As a result of measuring the contact resistance of the p-type electrode, the contact resistance was 1 × 10 −3 Ω · cm 2 or less. Therefore, it was shown that the p-type GaN layer can be suitably used as the p-type semiconductor layer of the LED.

（実施例３）
まず、有機金属気相成長装置の反応炉内のサセプタ上にＧａＮ基板を載置した（基板載置工程）。このＧａＮ基板上に、以下のようにＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層等を形成した。なお、原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アンモニア、シラン及びビスシクロペンタジエニルマグネシウムを適宜用いた。 (Example 3)
First, a GaN substrate was placed on a susceptor in a reaction furnace of a metal organic vapor phase epitaxy apparatus (substrate placing step). On this GaN substrate, a GaN layer, an AlGaN layer, an InGaN layer, etc. were formed as follows. As source gases, trimethylgallium, trimethylaluminum, trimethylindium, ammonia, silane, and biscyclopentadienylmagnesium were appropriately used.

まず、反応炉内を常圧に維持しながら温度１１００℃で厚さ２μｍのｎ型ＧａＮ層をＧａＮ基板上に形成した。   First, an n-type GaN layer having a thickness of 2 μm was formed on a GaN substrate at a temperature of 1100 ° C. while maintaining the inside of the reactor at normal pressure.

温度を８２０℃に下げた後、ｎ型ＧａＮ層上に、厚さ１５ｎｍの６層のＩｎ０．０１Ｇａ０．９９Ｎバリア層と、厚さ１．６ｎｍの５層のＩｎ０．１６Ｇａ０．８４Ｎ井戸層とを交互に形成した。これにより、量子井戸構造を有する活性層をｎ型ＧａＮ層上に形成した。温度を１１００℃に上げた後、マグネシウムをドープしながら厚さ２０ｎｍのＡｌ０．１２Ｇａ０．９８Ｎ層を活性層上に形成した。 After the temperature was lowered to 820 ° C., six layers of In 0.01 Ga 0.99 N barrier layer having a thickness of 15 nm and five layers of In 0.16 Ga having a thickness of 1.6 nm were formed on the n-type GaN layer. 0.84 N well layers were alternately formed. Thereby, an active layer having a quantum well structure was formed on the n-type GaN layer. After raising the temperature to 1100 ° C., an Al 0.12 Ga 0.98 N layer having a thickness of 20 nm was formed on the active layer while doping magnesium.

次に、ビスシクロペンタジエニルマグネシウム及びアンモニアのみを４０秒間反応炉内に供給した（プリフロー工程）。   Next, only biscyclopentadienyl magnesium and ammonia were supplied into the reactor for 40 seconds (preflow step).

続いて、マグネシウムをドープしながら厚さ５０ｎｍのｐ型ＧａＮ層を形成した（III−Ｖ族化合物半導体膜形成工程）。   Subsequently, a p-type GaN layer having a thickness of 50 nm was formed while doping magnesium (III-V compound semiconductor film forming step).

次に、反応炉内からＧａＮ基板を取り出して、大気中にて６００℃で１０分間熱処理を行った。これにより、マグネシウムがドープされた層の低抵抗化を行った。   Next, the GaN substrate was taken out from the reactor and heat-treated at 600 ° C. for 10 minutes in the atmosphere. Thereby, the resistance of the layer doped with magnesium was reduced.

次に、フォトリソグラフィー技術及び反応性イオンエッチング（ＲＩＥ）を用いて、ｐ型ＧａＮ層からｎ型ＧａＮ層まで塩素系エッチングガスを用いてエッチングを行った。これにより、素子分離を行った。   Next, etching was performed using a chlorine-based etching gas from the p-type GaN layer to the n-type GaN layer using a photolithography technique and reactive ion etching (RIE). Thereby, element isolation was performed.

次に、ＧａＮ基板の裏面上に、フォトリソグラフィー技術及び蒸着法を用いて４００μｍピッチで素子の中心に直径１００μｍのｎ型電極を形成した。具体的には、まず、厚さ１００ｎｍのＴｉ膜及び厚さ２５００ｎｍのＡｕ膜をこの順でＧａＮ基板の裏面上に形成した。その後、６００℃、Ｎ２雰囲気下で熱処理を行うことにより合金化を行った。 Next, on the back surface of the GaN substrate, an n-type electrode having a diameter of 100 μm was formed at the center of the element at a pitch of 400 μm using photolithography technology and vapor deposition. Specifically, first, a Ti film having a thickness of 100 nm and an Au film having a thickness of 2500 nm were formed in this order on the back surface of the GaN substrate. Thereafter, alloying was performed by performing heat treatment at 600 ° C. in an N 2 atmosphere.

一方、ｐ型ＧａＮ層上に、全面にわたって蒸着法を用いてｐ型電極を形成した。具体的には、まず、厚さ５ｎｍのＮｉ膜及び厚さ５ｎｍのＡｕ膜をこの順でｐ型ＧａＮ層上に形成した。その後、６００℃、Ｎ２雰囲気下で熱処理を行うことにより合金化を行った。 On the other hand, a p-type electrode was formed on the entire surface of the p-type GaN layer by vapor deposition. Specifically, first, a Ni film having a thickness of 5 nm and an Au film having a thickness of 5 nm were formed in this order on the p-type GaN layer. Thereafter, alloying was performed by performing heat treatment at 600 ° C. in an N 2 atmosphere.

次に、所定の形状となるようにＧａＮ基板にスクライブを施し、チップ化することによって３００μｍ角の発光素子を得た。   Next, the GaN substrate was scribed so as to have a predetermined shape, and a 300 μm square light-emitting element was obtained by forming a chip.

次に、リードフレームのマウント部上に導電性接着剤を塗布し、導電性接着剤を介して発光素子のｐ型電極をマウント部に付着させた。導電性接着剤としては、熱伝導性の高いＡｇ系導電性接着剤を用いた。リードフレームとしては、熱伝導性の高いＣｕＷ系リードフレームを用いた。   Next, a conductive adhesive was applied onto the mount portion of the lead frame, and the p-type electrode of the light emitting element was attached to the mount portion via the conductive adhesive. As the conductive adhesive, an Ag-based conductive adhesive having high thermal conductivity was used. As the lead frame, a CuW lead frame having high thermal conductivity was used.

次に、リードフレームのリード部とｎ型電極とをワイヤボンディングにより電気的に接続した。続いて、エポキシ系樹脂を用いて樹脂封止を行い、発光素子のランプ化を行った。このようにして、図７に示されるような実施例３の半導体光素子を得た。   Next, the lead part of the lead frame and the n-type electrode were electrically connected by wire bonding. Subsequently, resin sealing was performed using an epoxy resin, and the light emitting element was made into a lamp. In this way, the semiconductor optical device of Example 3 as shown in FIG. 7 was obtained.

実施例３の半導体光素子において、ｐ型電極とｎ型電極との間に２０ｍＡの電流を流し、積分球を用いて光出力の測定を行った。測定の結果、光出力は９．２ｍＷであり、駆動電圧は３．７Ｖであった。   In the semiconductor optical device of Example 3, a current of 20 mA was passed between the p-type electrode and the n-type electrode, and the optical output was measured using an integrating sphere. As a result of the measurement, the light output was 9.2 mW and the drive voltage was 3.7V.

（比較例１）
プリフロー工程を実施しなかった以外は実施例３と同様にして、比較例１の半導体光素子を得た。 (Comparative Example 1)
A semiconductor optical device of Comparative Example 1 was obtained in the same manner as Example 3 except that the preflow process was not performed.

比較例１の半導体光素子において、ｐ型電極とｎ型電極との間に２０ｍＡの電流を流し、積分球を用いて光出力の測定を行った。測定の結果、光出力は６．８ｍＷであり、駆動電圧は４．２Ｖであった。   In the semiconductor optical device of Comparative Example 1, a current of 20 mA was passed between the p-type electrode and the n-type electrode, and the optical output was measured using an integrating sphere. As a result of the measurement, the light output was 6.8 mW and the drive voltage was 4.2V.

したがって、プリフロー工程を実施することによって、得られる半導体光素子の光出力特性及び駆動電圧特性の両方を向上できることが分かった。   Therefore, it was found that by performing the preflow process, both the light output characteristics and the drive voltage characteristics of the obtained semiconductor optical device can be improved.

実施形態に係るIII−Ｖ族化合物半導体膜の形成方法を好適に実施するための有機金属気相成長装置を模式的に示す図面である。1 is a drawing schematically showing a metal organic vapor phase epitaxy apparatus for suitably carrying out a method for forming a group III-V compound semiconductor film according to an embodiment. 実施形態に係るIII−Ｖ族化合物半導体膜の形成方法の各工程を模式的に示す図面である。It is drawing which shows typically each process of the formation method of the III-V group compound semiconductor film which concerns on embodiment. 実施形態に係る半導体素子を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor element which concerns on embodiment. 別の実施形態に係る半導体素子を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor element which concerns on another embodiment. 図４に示される半導体素子を製造する際のガスＧ３の流量の時間変化を示すタイミングチャートである。It is a timing chart which shows the time change of the flow volume of gas G3 at the time of manufacturing the semiconductor element shown in FIG. 図４に示される半導体素子において原子濃度の深さ方向プロファイルの一例を示すグラフである。5 is a graph showing an example of a depth profile of atomic concentration in the semiconductor element shown in FIG. 別の実施形態に係る半導体素子を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor element which concerns on another embodiment.

符号の説明Explanation of symbols

１０…有機金属気相成長装置、３０，４２…基板、３２，４８，５２，５４，５６…III−Ｖ族化合物半導体膜、４０，５０…半導体光素子（半導体素子）、４４…半導体層、４６…活性層、Ｇ１…原料ガス（マグネシウムを含むガス）。
DESCRIPTION OF SYMBOLS 10 ... Organometallic vapor phase growth apparatus, 30, 42 ... Substrate, 32, 48, 52, 54, 56 ... III-V group compound semiconductor film, 40, 50 ... Semiconductor optical element (semiconductor element), 44 ... Semiconductor layer, 46 ... Active layer, G1 ... Raw material gas (gas containing magnesium).

Claims (3)

有機金属気相成長装置を用いて、マグネシウムを含むｐ型のIII−Ｖ族化合物半導体膜を基板上に形成する工程と、
前記III−Ｖ族化合物半導体膜の形成に先立って、前記基板上にマグネシウムを含むガスを供給する工程と、
を含む、III−Ｖ族化合物半導体膜の形成方法。 Forming a p-type group III-V compound semiconductor film containing magnesium on a substrate using an organic metal vapor phase growth apparatus;
Supplying magnesium-containing gas onto the substrate prior to forming the III-V compound semiconductor film;
A method for forming a III-V compound semiconductor film, comprising: 前記マグネシウムを含むガスは、ビスシクロペンタジエニルマグネシウム又はビスエチルシクロペンタジエニルマグネシウムを含む、請求項１に記載のIII−Ｖ族化合物半導体膜の形成方法。   2. The method for forming a III-V compound semiconductor film according to claim 1, wherein the gas containing magnesium contains biscyclopentadienyl magnesium or bisethylcyclopentadienyl magnesium. 3. 基板上に設けられたｎ型の半導体層と、
前記半導体層上に設けられた活性層と、
前記活性層上に設けられており、請求項１又は２に記載のIII−Ｖ族化合物半導体膜の形成方法によって形成されたｐ型のIII−Ｖ族化合物半導体膜と、
を備える、半導体素子。
An n-type semiconductor layer provided on the substrate;
An active layer provided on the semiconductor layer;
A p-type group III-V compound semiconductor film provided on the active layer and formed by the method for forming a group III-V compound semiconductor film according to claim 1 or 2,
A semiconductor device comprising:
JP2005225777A 2005-08-03 2005-08-03 Method for forming group III-V compound semiconductor film Expired - Fee Related JP4806993B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225777A JP4806993B2 (en) 2005-08-03 2005-08-03 Method for forming group III-V compound semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225777A JP4806993B2 (en) 2005-08-03 2005-08-03 Method for forming group III-V compound semiconductor film

Publications (2)

Publication Number Publication Date
JP2007042886A true JP2007042886A (en) 2007-02-15
JP4806993B2 JP4806993B2 (en) 2011-11-02

Family

ID=37800588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225777A Expired - Fee Related JP4806993B2 (en) 2005-08-03 2005-08-03 Method for forming group III-V compound semiconductor film

Country Status (1)

Country Link
JP (1) JP4806993B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765222B2 (en) 2009-12-10 2014-07-01 Dowa Electronics Materials Co., Ltd. Method of manufacturing a p-AlGaN layer
CN105304777A (en) * 2014-07-18 2016-02-03 丰田合成株式会社 Group III nitride semiconductor light-emitting device and production method therefor
JP2016157734A (en) * 2015-02-23 2016-09-01 豊田合成株式会社 Group iii nitride semiconductor light emitting element manufacturing method
JP2019036726A (en) * 2017-08-11 2019-03-07 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ Enhancement mode transistor gate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362584A (en) * 1989-07-31 1991-03-18 Toshiba Corp Semiconductor laser equipment
JPH03171789A (en) * 1989-11-30 1991-07-25 Toshiba Corp Semiconductor laser device
JPH0936426A (en) * 1995-07-17 1997-02-07 Sumitomo Chem Co Ltd Fabrication of iii-v compound semiconductor
JPH10190145A (en) * 1996-12-26 1998-07-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JP2005032893A (en) * 2003-07-10 2005-02-03 Hitachi Cable Ltd Vapor phase epitaxy method of compound semiconductor
JP2005203411A (en) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd Nitride semiconductor light-emitting element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362584A (en) * 1989-07-31 1991-03-18 Toshiba Corp Semiconductor laser equipment
JPH03171789A (en) * 1989-11-30 1991-07-25 Toshiba Corp Semiconductor laser device
JPH0936426A (en) * 1995-07-17 1997-02-07 Sumitomo Chem Co Ltd Fabrication of iii-v compound semiconductor
JPH10190145A (en) * 1996-12-26 1998-07-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JP2005032893A (en) * 2003-07-10 2005-02-03 Hitachi Cable Ltd Vapor phase epitaxy method of compound semiconductor
JP2005203411A (en) * 2004-01-13 2005-07-28 Matsushita Electric Ind Co Ltd Nitride semiconductor light-emitting element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765222B2 (en) 2009-12-10 2014-07-01 Dowa Electronics Materials Co., Ltd. Method of manufacturing a p-AlGaN layer
CN105304777A (en) * 2014-07-18 2016-02-03 丰田合成株式会社 Group III nitride semiconductor light-emitting device and production method therefor
JP2016025196A (en) * 2014-07-18 2016-02-08 豊田合成株式会社 Group iii nitride semiconductor light-emitting device and method for manufacturing the same
JP2016157734A (en) * 2015-02-23 2016-09-01 豊田合成株式会社 Group iii nitride semiconductor light emitting element manufacturing method
JP2019036726A (en) * 2017-08-11 2019-03-07 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ Enhancement mode transistor gate
JP7184564B2 (en) 2017-08-11 2022-12-06 アイメック・ヴェーゼットウェー Gate for enhancement mode transistor

Also Published As

Publication number Publication date
JP4806993B2 (en) 2011-11-02

Similar Documents

Publication Publication Date Title
JP5159040B2 (en) Method for forming low temperature growth buffer layer and method for manufacturing light emitting device
JP5549338B2 (en) Nitrogen compound semiconductor LED for ultraviolet light radiation and method for producing the same
JP2016157951A (en) Semiconductor wafer and method of manufacturing the same
JP2002368269A (en) Nitride semiconductor device and manufacturing method therefor
US20060169990A1 (en) Group III nitride-based compound semiconductor light-emitting device and method for producing the same
JP2014053412A (en) Epitaxial wafer, manufacturing method thereof and ultraviolet light emitting device
JP2015043413A (en) Nitride semiconductor light emitting element
JPH11340505A (en) Gallium nitride-based compound semiconductor light emitting element
JP2007227832A (en) Nitride semiconductor element
JP4806993B2 (en) Method for forming group III-V compound semiconductor film
JP3080155B2 (en) Semiconductor device having gallium nitride semiconductor layer and method of manufacturing the same
JP2006210692A (en) Group iii nitride compound semiconductor light emitting device
JP2014187159A (en) Semiconductor light-emitting element
JP4103309B2 (en) Method for manufacturing p-type nitride semiconductor
TWI360234B (en) Production method of group iii nitride semiconduct
JP2010199236A (en) Light emitting element producing method and light emitting element
JP6323782B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP4284944B2 (en) Method for manufacturing gallium nitride based semiconductor laser device
JP4720519B2 (en) Method for manufacturing p-type nitride semiconductor
JP3589000B2 (en) Gallium nitride based compound semiconductor light emitting device
JP6738455B2 (en) Electronic parts
JP3642199B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
JPH10303458A (en) Gallium nitride compound semiconductor element
JP4591111B2 (en) Group III nitride compound semiconductor device or light emitting device manufacturing method
JP2000091630A (en) Gallium nitride-based compound semiconductor light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees