JP2007040704A - 半導体装置、半導体装置の製造方法、半導体装置の製造方法プログラムおよび半導体製造装置 - Google Patents

Abstract

【課題】 テスタでのテスト結果を用いて製造段階でのばらつきを補償することが可能な微小構造体を有する半導体装置、その製造方法およびその製造方法プログラムおよび半導体製造装置を提供する。
【解決手段】 テスタ１において、テスト音波を入力して、テスト音波の入力に応答したデバイスの出力電圧を検出する。ボンダー６０は、テスタ１のテスト結果を受けて、デバイスの分類分けを実行する。そして、分類分けされたグループに対応する増幅器の増幅率となるようにボンディングを実行して調整する。
【選択図】 図１

Description

本発明は、微小構造体たとえばＭＥＭＳ（Micro Electro Mechanical Systems）を有する半導体装置、その製造方法およびその製造方法プログラムおよび半導体製造装置に関する。

近年、特に半導体微細加工技術等を用いて、機械・電子・光・化学等の多用な機能を集積化したデバイスであるＭＥＭＳが注目されている。これまでに実用化されたＭＥＭＳ技術としては、たとえば自動車・医療用の各種センサとして、マイクロセンサである加速度センサや圧力センサ、エアーフローセンサ等にＭＥＭＳデバイスが搭載されてきている。また、インクジェットプリンタヘッドにこのＭＥＭＳ技術を採用することによりインクを噴出するノズル数の増加と正確なインクの噴出が可能となり画質の向上と印刷スピードの高速化を図ることが可能となっている。さらには、反射型のプロジェクタにおいて用いられているマイクロミラーアレイ等も一般的なＭＥＭＳデバイスとして知られている。

また、今後ＭＥＭＳ技術を利用したさまざまなセンサやアクチュエータが開発されることにより光通信・モバイル機器への応用、計算機の周辺機器への応用、さらにはバイオ分析や携帯用電源への応用へと展開することが期待されている。技術調査レポート第３号（経済産業省産業技術環境局技術調査室 製造産業局産業機械課 発行 平成１５年３月２８日）には、ＭＥＭＳに関する技術の現状と課題という議題で種々のＭＥＭＳ技術が紹介されている。

一方で、ＭＥＭＳデバイスの発展に伴い、微細な構造等であるがゆえにそれを適正に検査する方式も重要となってくる。従来においては、パッケージ後にデバイスを回転させることや、あるいは振動等の手段を用いてその特性の評価を実行してきたが、微細加工技術後のウェハ状態等の初期段階において適正な検査を実行して不良を検出することにより歩留りを向上させ製造コストをより低減することが可能となる。特開平５−３４３７１号公報においては、ウェハ上に形成された加速度センサに対して、空気を吹き付けることにより変化する加速度センサの抵抗値を検出して加速度センサの特性を判別する検査方式が提案されている。

また、パッケージ前には、製造段階で生じるデバイスのばらつきを補償することも行なわれている。たとえば、特開平１０−７０２６８号公報においては、半導体圧力センサについて製造段階で生じるデバイスのばらつきにより生じるセンサ出力であるオフセット電圧の調整方式が開示されている。

これにより、製造段階で生じる各々のデバイスのばらつきに対して補償することが可能となる。
特開平５−３４３７１号公報 特開平１０−７０２８６号公報 技術調査レポート第３号（経済産業省産業技術環境局技術調査室 製造産業局産業機械課 発行 平成１５年３月２８日）

しかしながら、製造段階で生じるデバイスのばらつきはオフセット電圧のみならずたとえばセンサ感度にも現れてくる。したがって、製造段階で生じるデバイスのばらつきによりセンサの出力電圧を増幅する増幅率も調整することが必要である。

特に、製造段階で生じるデバイスのばらつきをパッケージ前のテスタで実行されるウェハテストのテスト結果に基づいて判別して後の工程において有用に用いることができれば効率的である。

本発明は上記のような問題を解決するためになされたものであって、テスタでのテスト結果を用いて製造段階でのばらつきを補償することが可能な微小構造体を有する半導体装置、その製造方法、その製造方法プログラムおよび半導体製造装置を提供することを目的とする。

本発明に係る半導体装置は、半導体基板に形成された可動部を有する微小構造体と、微小構造体の可動部の動きに基づいて検出される電気的な検出信号を増幅して出力する増幅部とを備える。増幅部は、電気的な検出信号を増幅して出力するための増幅部の特性値を調整するための調整手段を有し、半導体基板に形成された微小構造体に対して、テスト音波が出力されるウェハテストが実行され、ウェハテスト時においてテスト音波に応答した可動部の動きにより電気的な検出信号が検出されて、検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、調整手段により増幅部の特性値がパッケージ後検査前に調整される。

好ましくは、ウェハテスト時においてテスト音波に応答した可動部の動きにより検出された電気的な検出信号に基づいて、テスト結果情報に含まれる微小構造体のばらつきに対応する複数のグループのうちの対応した１つのグループに分類分けされる。調整手段は、複数のグループにそれぞれ対応して設けられた複数の調整値のうち、対応した１つのグループに属する調整値に設定する。

好ましくは、調整手段は、増幅部の増幅率およびオフセット電圧値の少なくともいずれか一方を調整する。

好ましくは、増幅部は、複数の増幅器をさらに含み、
複数の増幅器の少なくとも１つの調整値は、調整手段により分類分けされた１つのグループに対応する調整値に調整される。

特に、調整手段は、半導体基板上に設けられた複数のパッドと、各々が、複数のパッドの間にそれぞれ設けられ、複数のパッドと電気的に結合された複数の抵抗素子とを有する。複数のパッドのうちの２つのパッドが選択されて、２つのパッドの間に設けられた抵抗素子の抵抗値に基づいて増幅部の特性値を調整する。

特に、調整手段は、増幅部の特性値を決定する調整データを格納するための記憶部を含む。テスト音波に応答した可動部の動きにより検出された電気的な検出信号と予め記憶された検出結果に対応する補正情報とに基づいて、増幅部の特性値を決定する調整データが決定され、記憶部に格納される。

調整手段は、パッケージ後検査の結果に基づいて前記増幅部の特性値を再調整する。
好ましくは、半導体装置は、半導体加速度センサ、半導体圧力センサおよび半導体角速度センサのいずれか１つに相当する。

本発明に係る半導体装置の製造方法であって、基板に形成された可動部を有する微小構造体と、微小構造体の可動部の動きに基づいて検出される検出信号を増幅する増幅部とを含む半導体装置の製造方法であって、パッケージング前において半導体基板に形成された微小構造体に対してテスト音波が出力されるウェハテストを実行するステップと、ウェハテストの実行によりテスト音波に応答した可動部の動きにより電気的な検出信号を検出するステップと、検出信号の検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、増幅部の特性値をパッケージ後検査前に調整するステップとを備える。

好ましくは、パッケージ後検査の結果に基づいて増幅部の特性値を再調整するステップをさらに備える。

本発明に係る半導体装置の製造方法プログラムは、上記に記載される半導体装置の製造方法をコンピュータに実行させる。

本発明に係る半導体製造装置は、半導体基板に形成された可動部を有する微小構造体と、微小構造体の可動部の動きに基づいて検出される電気的な検出信号を増幅して出力する増幅部とを備え、増幅部は、電気的な検出信号を増幅して出力するための増幅部の特性値を調整するための調整手段を有する半導体装置を製造する半導体製造装置であって、半導体基板に形成された微小構造体に対して、テスト音波が出力されるウェハテストが実行され、ウェハテスト時においてテスト音波に応答した可動部の動きにより電気的な検出信号が検出されて、検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、パッケージ後検査前に増幅部の特性値を調整するように調整手段を制御する。

好ましくは、調整手段は、半導体基板上に設けられた複数のパッドと、各々が、複数のパッドの間にそれぞれ設けられ、複数のパッドと電気的に結合された複数の抵抗素子とを有する。ワイヤボンディングにより２つのパッドの間に設けられた抵抗素子の抵抗値に基づいて増幅部の特性値を調整するように複数のパッドのうちの２つのパッドを選択する。

好ましくは、調整手段は、増幅部の特性値を決定する調整データを格納するための記憶部を含み、テスト音波に応答した可動部の動きにより検出された電気的な検出信号と予め記憶された検出結果に対応する補正情報とに基づいて、増幅部の特性値を決定する調整データが決定され、調整手段の記憶部に格納するように指示する。

本発明に係る半導体装置、その製造方法、その製造方法プログラムおよび半導体製造装置は、ウェハテスト時においてテスト音波に応答した可動部の動きにより電気的な検出信号が検出されて、検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、増幅部の特性値を調整するための調整手段により特性値がパッケージ後検査前に調整される。

これにより、パッケージ後の出荷前検査工程において、当該検査時に出力が飽和しないように事前に粗調整を実行しておくことができるため出荷前検査時の検査時間や補正時間が短くなる。

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付しその説明は繰返さない。

（実施の形態１）
図１は、本発明の実施の形態１に従う半導体装置の処理工程の一部を説明する図である。

ここでは、半導体シリコンウェハ１０（以下、単にウェハとも称する）が処理される流れが示されている。

図１を参照して、ウェハ１０上には、図示しないが微小構造体を有する複数のチップが形成されているものとする。そして、テスタ１に搬送されてウェハテストが実行される。そして、次にダイシング部５０に搬送されてダイシング工程が実行される。具体的には、ウェハ上に形成された複数のチップがダイシングソーによりチップ毎にカッティングされる。そして、ボンダー６０に搬送される。ボンダー６０において、各チップ毎に基板側のリード電極とチップに形成されているボンディングパッドとを接続するボンディング工程が実行される。

そして、図示しないが後の工程においてチップの封入あるいは封止工程（パッケージング工程とも称する）が実行される。なお、後述するが、テスタ１でのウェハテスト結果であるテスト情報がボンダー６０に伝達される。

図２は、図１の処理の流れを説明するフロー図である。
図２に示されるように上述したテスタ１によりウェハテスト工程が実行される（ステップＳＰ０）。次に、ダイシング５０によってダイシング工程（ステップＳＰ１）が実行される。そして次にボンダー６０によりワイヤボンディング等のボンディング工程が実行される（ステップＳＰ２）。そしてボンディングが実行された後、パッケージング工程が行なわれる（ステップＳＰ３）。そして、パッケージング工程後、出荷前の完成品をテストする出荷前検査工程が実行される（ステップＳＰ４）。

本例においては、テスタ１におけるウェハテストのテスト結果に基づいて、製造段階でのデバイスのばらつきを補正する方式について説明する。具体的には、ウェハテスト時に検出されたテスト結果から当該テスト結果に対応する補正情報を参照して、デバイスの出力電圧を調整する方式について説明する。

まず、本発明の実施の形態１に従うテスタ１について説明する。
図３は、本発明の実施の形態１に従う微小構造体のテスタ１を説明する概略構成図である。

図３を参照して、ここでは本発明の実施の形態１に従うテスタ（検査装置）１と、微小な可動部を有する微小構造体のセンサチップＴＰ（以下、単にチップとも称する）が複数形成された基板（ウェハ）１０とが示されている。

本例においてはテストする微小構造体の一例として、多軸である３軸加速度センサを挙げて説明する。

テスタ１は、疎密波である音波を出力するスピーカ２と、外部とテスタ内部との間で入出力データの授受を実行するための入出力インタフェース１５と、テスタ１全体を制御する制御部２０と、テスト対象物との接触に用いられるプローブ針４と、プローブ針４を介してテスト対象物の特性評価となる測定値を検出するための測定部２５と、制御部２０からの指示に応答してスピーカ２を制御するスピーカ制御部３０と、外部の音を検出するマイクロフォン（マイク）３と、マイク３が検出した音波を電圧信号に変換し、さらに増幅して制御部２０に出力するための信号調整部３５と、各種プログラムおよびテスト対象物の特性評価となる情報を格納している記憶部４０とを備える。なお、マイク３は、テスト対象物近傍に配置することが可能である。

本発明の実施の形態１に従うテスタの検査について説明する前にまずテスト対象物である微小構造体の３軸加速度センサについて説明する。なお、ここでは、センサの検出電圧を出力するセンサ部についてのみ説明し、後のセンサから検出された検出電圧を増幅する増幅部については後述する。

図４は、３軸加速度センサのデバイス上面から見た図である。
図４に示されるように、基板１０に形成されるチップＴＰには、複数の電極パッドＰＤがその周辺に配置されている。そして、電気信号を電極パッドに対して伝達あるいは電極パッドから伝達するために金属配線が設けられている。そして、中央部には、クローバ型を形成する４つの重錐体ＡＲが配置されている。

図５は、３軸加速度センサの概略図である。
図５を参照して、この３軸加速度センサはピエゾ抵抗型であり検出素子であるピエゾ抵抗素子が拡散抵抗として設けられている。このピエゾ抵抗型の加速度センサは、安価なＩＣプロセスを利用することができるとともに、検出素子である抵抗素子を小さく形成しても感度低下がないため、小型化・低コスト化に有利である。

具体的な構成としては、中央の重錐体ＡＲは４本のビームＢＭで支持した構造となっている。ビームＢＭはＸ，Ｙの２軸方向で互いに直交するように形成されており、１軸当りに４つのピエゾ抵抗素子を備えている。Ｚ軸方向検出用の４つのピエゾ抵抗素子は、Ｘ軸方向検出用ピエゾ抵抗素子の横に配置されている。重錐体ＡＲの上面形状はクローバ型を形成し、中央部でビームＢＭと連結されている。このクローバ型構造を採用することにより、重錐体ＡＲを大きくすると同時にビーム長も長くすることができるため小型であっても高感度な加速度センサを実現することが可能である。

このピエゾ抵抗型の３軸加速度センサの動作原理は、重錐体が加速度（慣性力）を受けると、ビームＢＭが変形し、その表面に形成されたピエゾ抵抗素子の抵抗値の変化により加速度を検出するメカニズムである。そしてこのセンサ出力は、３軸それぞれ独立に組込まれた後述するホイートストンブリッジの出力から取り出す構成に設定されている。

図６は、各軸方向の加速度を受けた場合の重錐体とビームの変形を説明する概念図である。

図６に示されるようにピエゾ抵抗素子は、加えられた歪みによってその抵抗値が変化する性質（ピエゾ抵抗効果）を持っており、引張歪みの場合は抵抗値が増加し、圧縮歪みの場合は抵抗値が減少する。本例においては、Ｘ軸方向検出用ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４、Ｙ軸方向検出用ピエゾ抵抗素子Ｒｙ１〜Ｒｙ４およびＺ軸方向検出用ピエゾ抵抗素子Ｒｚ１〜Ｒｚ４が一例として示されている。

図７は、各軸に対して設けられるホイートストンブリッジの回路構成図である。
図７（ａ）は、Ｘ（Ｙ）軸におけるホイートストンブリッジの回路構成図である。Ｘ軸およびＹ軸の出力電圧としてはそれぞれＶｘｏｕｔおよびＶｙｏｕｔとする。

図７（ｂ）は、Ｚ軸におけるホイートストンブリッジの回路構成図である。Ｚ軸の出力電圧としてはＶｚｏｕｔとする。

上述したように加えられた歪みによって各軸４つのピエゾ抵抗素子の抵抗値は変化し、この変化に基づいて各ピエゾ抵抗素子は例えばＸ軸Ｙ軸においては、ホイートストンブリッジで形成される回路の出力各軸の加速度成分が独立に分離された出力電圧として検出される。なお、上記の回路が構成されるように図４で示されるような上述した金属配線等が連結され、所定の電極パッドから各軸に対する出力電圧が検出されるように構成されている。

また、この３軸加速度センサは、加速度のＤＣ成分も検出することができるため重力加速度を検出する傾斜角センサとしても用いることが可能である。

図８は、３軸加速度センサの傾斜角に対する出力応答を説明する図である。
図８に示されるようにセンサをＸ，Ｙ，Ｚ軸周りに回転させＸ，Ｙ，Ｚ軸それぞれのブリッジ出力をデジタルボルトメータで測定したものである。センサの電源としては低電圧電源＋５Ｖを使用している。なお、図８に示される各測定点は、各軸出力のゼロ点オフセットを算術的に減じた値がプロットされている。

図９は、重力加速度（入力）とセンサ出力との関係を説明する図である。
図９に示される入出力関係は、図８の傾斜角の余弦からＸ，Ｙ，Ｚ軸にそれぞれ関わっている重力加速度成分を計算し、重力加速度（入力）とセンサ出力との関係を求めてその入出力の線形性を評価したものである。すなわち加速度と出力電圧との関係はほぼ線形である。

図１０は、３軸加速度センサの周波数特性を説明する図である。
図１０に示されるようにＸ，Ｙ，Ｚ軸それぞれのセンサ出力の周波数特性は、一例として３軸ともに２００Ｈｚ付近まではフラットな周波数特性を示しておりＸ軸においては６０２Ｈｚ、Ｙ軸においては６００Ｈｚ、Ｚ軸においては８８３Ｈｚにおいて共振している。

再び図３を参照して、本発明の実施の形態１に従うテスタの検査は、微小構造体である３軸加速度センサに対して疎密波である音波を出力することによりその音波に基づく微小構造体の可動部の動きを検出してその特性を評価する方式である。

図１１のフローチャート図を用いて、本発明の実施の形態１に従う微小構造体の検査方式について説明する。

図１１を参照して、まず微小構造体の検査（テスト）を開始（スタート）する（ステップＳ０）。次に、検出チップＴＰの電極パッドＰＤにプローブ針４を接触させる（ステップＳ１）。具体的には、図５で説明したホイートストンブリッジ回路の出力電圧を検出するために所定の電極パッドＰＤにプローブ針４を接触させる。なお、図１の構成においては、一組のプローブ針４を用いた構成が示されているが、複数組のプローブ針を用いた構成とすることも可能である。複数組のプローブ針を用いることにより並列に出力信号を検出することができる。

次に、スピーカ２から出力するテスト音波を設定する（ステップＳ２ａ）。具体的には、制御部２０は、入出力インタフェース１５を介して外部からの入力データの入力を受ける。そして、制御部２０は、スピーカ制御部３０を制御し、入力データに基づいて所望の周波数および所望の音圧のテスト音波をスピーカ２から出力するようにスピーカ制御部３０に対して指示する。次に、スピーカ２から検出チップＴＰに対してテスト音波を出力する（ステップＳ２ｂ）。

次に、マイク３を用いてスピーカ２から検出チップＴＰに対して与えられるテスト音波を検出する（ステップＳ３）。マイク３で検出したテスト音波は信号調整部３５において、電圧信号に変換・増幅されて制御部２０に出力される。

次に、制御部２０は、信号調整部３５から入力される電圧信号を解析し、判定して、所望のテスト音波が到達しているかどうかを判定する（ステップＳ４）。

ステップＳ４において、制御部２０は、所望のテスト音波であると判定した場合には、次のステップＳ５に進み、検出チップの特性値を測定する。具体的には、プローブ針４を介して伝達される電気信号に基づいて測定部２５で特性値を測定する（ステップＳ５）。

具体的には、スピーカ２から出力される疎密波であるテスト音波の到達すなわち空気振動により検出チップの微小構造体の可動部は動く。この動きに基づいて変化する微小構造体である３軸加速度センサの抵抗値の変化についてプローブ針４を介して電気的な検出信号である出力電圧を測定することが可能である。

一方、ステップＳ４において、所望のテスト音波でないと判定した場合には、再びステップＳ２に戻りテスト音波を再設定する。その際、制御部２０は、スピーカ制御部３０に対してテスト音波の補正をするようにスピーカ制御部３０に対して指示する。スピーカ制御部３０は、制御部２０からの指示に応答して所望のテスト音波となるように周波数および／または音圧を微調整してスピーカ２から所望のテスト音波を出力するように制御する。なお、本例においては、テスト音波を検出して、所望のテスト音波に補正する方式について説明しているが、予め所望のテスト音波が検出チップの微小構造体に到達する場合には、特にテスト音波の補正手段およびテスト音波を補正する方式を設けない構成とすることも可能である。具体的には、予めステップＳ２ａ〜Ｓ４に至る処理をテスト開始前に実行し、スピーカ制御部３０において、所望のテスト音波を出力するための補正された制御値を記憶する。そして、実際の微小構造体のテスト時には、スピーカ制御部３０は、この記録された制御値でスピーカ２への入力を制御することにより、上述したテスト時におけるステップＳ３およびＳ４の処理を省略することも可能である。

次に、制御部２０は、測定された特性値すなわち測定データが、許容範囲であるかどうかを判定する（ステップＳ６）。ステップＳ６において、許容範囲であると判定された場合には合格（ステップＳ７）であるとし、データの出力および保存を実行する（ステップＳ８）。そして、ステップＳ９に進む。本発明の実施の形態１においては、制御部２０において、許容範囲の判定としてスピーカ２から出力されるテスト音波の入力により、３軸加速度センサの周波数応答特性を検出して、そのチップが適正な特性を有しているかどうかを判定する。なお、データの保存については、制御部２０からの指示に基づいてテスタ１内部に設けられた記憶部４０に記憶されるものとする。また、記憶部４０には、許容範囲に関する情報とともに、許容範囲に含まれるチップについて、測定データに基づいてデバイスの特性を評価あるいは判定するテスト情報も記憶されているものとする。なお、このテスト情報には、後述するが例えば後段の回路である増幅部の特性値を調整するための測定データに対応する補正情報も含まれるものとする。

ステップＳ９において、次に検査するチップがない場合には、微小構造体の検査（テスト）を終了する（ステップＳ１０）。

一方、ステップＳ９において、さらに次の検査すべきチップがある場合には、最初のステップＳ１に戻り再び上述した検査を実行する。

ここで、ステップＳ６において、制御部２０は、測定された特性値すなわち測定データが、許容範囲ではないと判定した場合には不合格（ステップＳ１１）であるとし、再検査する（ステップＳ１２）。具体的には、再検査により、許容範囲外であると判定されるチップについては除去することができる。あるいは、許容範囲外であると判定されるチップであっても複数のグループに分けることができる。すなわち、厳しいテスト条件にクリアできないチップであっても補修・補正等行なうことにより実際上出荷しても問題もないチップも多数存在することが考えられる。したがって、再検査等によりそのグループ分けを実行することによりチップを選別し、選別結果に基づいて出荷することも可能である。

なお、本例においては、一例として３軸加速度センサの動きに応答して、３軸加速度センサに設けられたピエゾ抵抗素子の抵抗値の変化を出力電圧により検出し、判定する構成について説明したが特に抵抗素子に限られず容量素子やリアクタンス素子等のインピーダンス値の変化もしくはインピーダンス値の変化に基づく電圧、電流、周波数、位相差、遅延時間および位置等の変化を検出し、判定する構成とすることも可能である。

図１２は、スピーカ２から出力されたテスト音波に応答する３軸加速度センサの周波数応答を説明する図である。

図１２においては、音圧として１Ｐａ（パスカル）のテスト音波を与えて、その周波数を変化させた場合に３軸加速度センサから出力される出力電圧が示されている。縦軸が３軸加速度センサの出力電圧振幅（ｍＶ）、横軸がテスト音波の周波数（Ｈｚ）を示している。

ここでは、特にＸ軸方向に対して得られる出力電圧が示されている。本例においては、Ｘ軸のみしか図示していないが、同様にＹ軸およびＺ軸においても同様の周波数特性を得ることが可能であるため３軸それぞれにおいて加速度センサの特性を評価することができる。

次に、上述した本発明の実施の形態１に従うテスト音波に従うウェハテストを実行した場合に、許容範囲であると判定されたチップに対して、測定データに基づいてデバイスの特性を評価あるいは判定する方式について説明する。

ここでは、一例として、デバイスのセンサ感度のばらつきの判定について説明する。
図１３は、本発明の実施の形態１に従うテスタ１の検査結果に基づいてデバイスのセンサ感度のばらつきの判定を説明する図である。

ここでは、テスタ１のテスト音波に従って検出される検出電圧の基準値をＳ０（理想的な検出電圧値）とした場合において、実際のデバイスから検出された検出電圧ｒに従って分類分けする方式が示されている。具体的には、０．５Ｓ０〜１．５Ｓ０の範囲において０．１Ｓ０毎にグループ分けされている。たとえば、ｒ＜０．５Ｓ０の場合には、グループ１とする。また、０．５Ｓ０≦ｒ＜０．６Ｓ０の場合には、グループ２とする。同様の方式に従って、１．４Ｓ０≦ｒ＜１．５Ｓ０の場合にはグループ１１とする。そして、ｒ≧１．５Ｓ０の場合には、グループ１２とする。これらの情報は、テスタ１の記憶部４０に格納されており、制御部２０の指示のもと読み出されて分類判断が実行されるものとする。

そして、この分類判断に基づいて、後述する増幅部の特性値、具体的には、増幅率を調整する。

ここでは、０．９Ｓ０≦ｒ＜１．０Ｓ０の場合におけるグループ６の増幅率１０倍（×１０）を基準としてこの増幅値Ａ０（＝１０Ｓ０）のほぼ±１０％の範囲内に各グループに対応する検出電圧が増幅されるように調整する。

たとえば、グループ２の場合には、増幅率１８倍（×１８）に設定される。また、グループ３の場合には、増幅率１５倍（×１５）に設定される。また、グループ１１の場合には、増幅率７倍（×７）に設定される。このようにデバイスから検出される検出電圧のばらつきに対応して増幅器の増幅率を調整することにより各デバイスにおけるセンサ感度の補正が可能となる。

なお、グループ１あるいはグループ１２の場合には検出電圧が小さすぎるあるいは大きすぎるすなわちセンサ感度が低すぎるあるいは高すぎるためセンサに適さないすなわち許容範囲外として不合格としている。

そして、本例においては、このテスタ１でのテスト結果がテスト結果情報としてボンダー６０に出力される。具体的には、例えば増幅部の特性値を調整するための補正情報としてセンサ感度を調整するの増幅率に関する調整データが出力される。

図１４は、本発明の実施の形態１に従う加速度センサの増幅部を説明する図である。
図１４を参照して、ここでは、図７で説明したホイートストンブリッジの回路構成で示される本発明の実施の形態１に従うセンサ部ＳＮとセンサ部ＳＮの出力結果を増幅する増幅部とが示されている。

センサ部ＳＮについては、図７で説明したように各軸（Ｘ，Ｙ，Ｚ）についてホイートストンブリッジが形成されてセンサ部ＳＮから可動部の動きに従って出力電圧が検出される。たとえば、ここでは、１軸について検出された出力電圧を増幅する場合が示されている。

増幅部は、直列に接続された多段構成の複数の増幅器で構成される。具体的には、本例においては２段構成の増幅器１００，３００が示される。また、増幅部は、増幅器１００に対してオフセット電圧を調整するオフセット電圧調整部２００をさらに含む。なお、本例においては、一例として増幅器１００の増幅率を調整する場合について説明する。ここで、増幅器１００は、いわゆるインスツルメンテーション・アンプである。

増幅器１００は、コンパレータ１１０〜１１２と、抵抗素子１０１〜１０６と、抵抗調整部１２０とを含む。なお、コンパレータ１１０および１１１は、非反転増幅段を構成し、コンパレータ１１２は、差像増幅段を構成する。

コンパレータ１１０は、ノードＮ０とノードＮ１とに伝達された入力電圧を比較して、その結果をノードＮ２に伝達する。抵抗素子１０３は、ノードＮ２とノードＮ１との間に電気的に結合される。抵抗調整部１２０は、ノードＮ１とノードＮ５との間に電気的に結合される。抵抗素子１０４は、ノードＮ５とノードＮ７との間に電気的に結合される。コンパレータ１１１は、ノードＮ５とノードＮ６とに伝達された入力電圧を比較して、その結果をノードＮ７に伝達する。抵抗素子１０１は、ノードＮ２とノードＮ３との間に電気的に結合される。抵抗素子１０５は、ノードＮ７とノードＮ８との間に電気的に結合される。コンパレータ１１２は、ノードＮ３とノードＮ８とに伝達された入力電圧を比較して、その結果をノードＮ４に伝達する。抵抗素子１０２は、ノードＮ３とノードＮ４との間に電気的に結合される。抵抗素子１０６は、ノードＮ８とノードＮ９との間に電気的に結合される。

抵抗調整部１２０は、抵抗値の調整が可能であり、この抵抗値の調整に基づいてコンパレータ１１０および１１１のゲイン（増幅率）が調整される。具体的には、基準となる基準抵抗値から抵抗値を高くすればするほど、ノードＮ１およびＮ５にかかる負荷が上昇するためゲイン（増幅率）が下がり、逆に基準となる基準抵抗値から抵抗値を低くすればするほどノードＮ１およびＮ５にかかる負荷が下降するためゲイン（増幅率）が上がることとなる。

オフセット電圧調整部２００は、コンパレータ２１０と電圧調整部２２０とを含む。
コンパレータ２１０は、ノードＮ１０とノードＮ１１とに伝達された入力電圧を比較して、その結果をノードＮ９に伝達する。なお、このコンパレータ２１０は、出力ノードＮ９と入力ノード１０とが電気的に結合されたいわゆるボルテージフォロワであり、ノードＮ１１に伝達された電圧に追従して同一の電圧がノードＮ９に伝達される。

電圧調整部２２０は、後述するが電源電圧Ｖｄｄと接地電圧ＧＮＤとの間に設けられた抵抗素子により抵抗分割されており、ノードＮ１１と接続する抵抗素子の接続位置により抵抗分割に伴う電圧の調整が可能である。

オフセット電圧の調整は、この電圧調整部２２０における抵抗素子の接続位置を調整することにより調整される。

増幅器３００は、増幅器１００の増幅出力信号と、所定の基準電圧信号Ｖｒｅｆとの入力を受けて設定されたの増幅率で増幅出力信号をさらに増幅して出力する。ここでは、簡略して記載しているが、増幅器３００についても増幅器１００と同様の構成であり、抵抗調整部の抵抗値を調整することにより増幅率を調整可能であるものとする。なお、オフセット電圧を調整するオフセット電圧調整部２００は、初段の増幅器１００に対して設けられているが、後段の増幅器３００に対して設けることも可能である。

一般的に多段構成の増幅器の場合には、各段の増幅器それぞれについて独立に調整可能であり、ここでは、前段部の増幅器１００の調整について説明しているが、これに限られずたとえば後段の増幅器３００の増幅率を調整することも可能である。

図１５は、本発明の実施の形態１に従う増幅率の調整について説明する図である。
本発明の実施の形態１においては、一例として上述したボンダー６０がテスタ１のテスト結果情報の入力を受けて、それに基づいてワイヤボンディングを実行する場合について説明する。本例においては、本発明の実施の形態１に従うテスト音波に従うテスト検査結果に含まれる補正データに基づいて製造段階でのセンサ感度のばらつきを補償する方式について説明する。

図１５を参照して、ここでは、半導体基板１０００上にセンサチップＴＰと、増幅部を構成する２つの増幅チップＡＭＴＰ，ＡＭＴＰ＃とが載置される。そして、ボンダー６０において、各チップ間の配線接続が実行される。ここでは、主に、センサチップＴＰと、増幅チップＡＭＴＰとの接続について説明する。

本発明の実施の形態１に従うチップＴＰにおいてはセンサ部ＳＮの周辺のパッド領域において複数の抵抗素子が設けられている。そして、複数のパッド間にそれぞれ複数の抵抗素子の各々が電気的に結合された状態となっている。

本例においては、チップＴＰにおいて抵抗調整部１２０を構成する複数の抵抗素子と、電圧調整部２２０を構成する複数の抵抗素子とがそれぞれ設けられている。抵抗調整部１２０は、抵抗素子Ｒａ０〜ＲａＮ−１を含み、各抵抗素子がそれぞれパッドＰＤａ０〜ＰＤａＮの間にそれぞれ設けられている。電圧調整部２２０は、複数の抵抗素子Ｒｂ０〜ＲｂＭ−１を含み、各抵抗素子がそれぞれパッドＰＤｂ０〜ＰＤｂＭの間にそれぞれ設けられている。

そして、ワイヤボンディングによりノードＮ１とノードＮ５とそれぞれ電気的に結合される２つのパッドＰＤａが複数のパッドの中から選択される。これにより、ノードＮ１とノード５との間の抵抗値が調整される。たとえば、本例においてはノードＮ１とパッドＰＤａ０とが電気的に結合される。また、ノードＮ５とパッドＰＤａ２とが電気的に結合される。これにより、抵抗Ｒａ０，Ｒａ１がノードＮ１とノードＮ５との間に直列に接続された状態となる。

したがって、このようなワイヤボンディングにより、複数のパッドＰＤａの中から２つのパッドＰＤａを選択して、電気的に結合させることによりノードＮ１とノードＮ５との間に接続される抵抗素子数を調整することが可能となり、その間の抵抗素子の抵抗値を調整することができる。これにより、上述したように例えば基準となる基準抵抗値から抵抗値を調整することにより増幅率を調整して、増幅後の出力信号の値を調整することができる。

ボンダー６０は、ワイヤボンディングに際し、上記のテスト結果情報の入力を受けて、増幅器１００の増幅率を調整するためにテスタ１でのグループ分けに従って対応するグループの増幅率となるように接続関係を決定し、複数のパッドＰＤａの中からボンディングするパッドを選択する。なお、図示しないが、ボンダー６０内においては、テスタ１からのテスト結果情報の入力を受けて増幅率を調整するためにボンディング位置を調整するための調整プログラムおよび各種制御プログラムを格納する記憶部を有しているものとする。これにより、ＲＯＭに補正値を記録して補正する方式やレーザートリミングによって抵抗体の抵抗値を変えて補正する方式に比べて非常に安価に調整することが可能となる。

また、本方式を採用することにより、パッケージング前に調整が行なわれるためパッケージング後の出荷前検査工程において、当該検査時に出力が飽和しないように設定することができるため出荷前検査時の検査時間や補正時間が短くなる。

また、上述したように電圧調整部２２０を構成する複数の抵抗素子Ｒｂ０〜ＲｂＭ−１もチップＴＰ上に構成され、パッドＰＤｂ０〜ＰＤｂＭの間にそれぞれ設けられている。ここで、パッドＰＤｂ０は、電源電圧Ｖｄｄと電気的に結合される。また、パッドＰＤｂＭは、接地電圧ＧＮＤと電気的に結合される。したがって、複数の抵抗素子が電源電圧Ｖｄｄと接地電圧ＧＮＤとの間に直列に接続された構成であり抵抗分割により、各パッドＰＤｂから出力される電圧値を調整することが可能となる。したがって、ノードＮ１１と接続されるパッドＰＤｂの位置を変えることにより抵抗分割に従う所望の電圧値がコンパレータ２１０の入力ノードに供給される。上述したようにコンパレータ２１０はボルテージフォロワであるためこの抵抗分割に従う所望の電圧値がノードＮ９に伝達されてオフセット電圧値として増幅器１００に出力される。これにより、簡易な方式により増幅器１００の特性値に含まれるオフセット電圧値を調整することが可能である。本例においては、例えば電源電圧Ｖｄｄが５Ｖである場合に、２．５Ｖを基準となるオフセット電圧値（以下、オフセット基準値とも称する）として設定する。

図１６は、本発明の実施の形態１に従うオフセット電圧補正値の分類について説明する図である。

ここでは、オフセット電圧補正値がグループ１〜グループ４２に細分化されて、それらに基づいて増幅器のオフセット電圧補正値（調整値）が決定されている。ここでは、オフセット基準値を基準に−２０ｍＶ〜２０ｍＶの範囲内において１ｍＶ毎に分類分けされた場合が示されている。そして、オフセット電圧補正値としては、オフセットのために検出された検出電圧に補正値としてオフセット電圧補正値を乗せた値がオフセット基準値に対してほぼ−０．５ｍＶ〜０．５ｍＶの範囲内に収まるように決定されている。これにより、オフセットをほぼキャンセルして精度の高い増幅器における増幅が可能となる。

たとえば、検出電圧ｑについて、ｑ＜−２０ｍＶの場合をグループ１とする。そして、−２０ｍＶ≦ｑ＜−１９ｍＶの場合をグループ２とする。同様の方式に従って、１９ｍＶ≦ｑ＜２０ｍＶの場合をグループ４１とする。さらにｑ≧２０ｍＶの場合をグループ４２とする。そして、このグループ分けに従ってオフセット電圧が決定される。たとえば、グループ２に対応する場合には、オフセット電圧補正値は＋１９．５ｍＶとされる。また、グループ３の場合には、オフセット電圧補正値は＋１８．５Ｖとされる。なお、グループ１あるいはグループ４２の場合には、オフセット電圧補正値が正負において過大となりすぎるため不良判定としている。これらの情報は、テスタ１の記憶部４０に格納されており、制御部２０の指示のもと読み出されて分類判断が実行されるものとする。

本発明の実施の形態１においては、テスタ１において、検出電圧ｑを算出して、上記の分類結果に基づき決定されるオフセット電圧補正値を決定し、そのテスト結果情報をボンダー６０に出力する。ボンダー６０は、オフセット電圧補正値を受けて、ワイヤボンディングにより所望のオフセット電圧となるように電圧調整部２２０で所定のパッドＰＤｂとノードＮ１１とを電気的に結合する。なお、検出電圧ｑは、チップＴＰから出力される出力基準値からオフセット基準値を差分した値に相当する。

ここで、チップＴＰの出力基準値について説明する。
図１７は、チップＴＰからの出力結果を説明する図である。

上記のテスタ１において、テスト音波をデバイスに入力するとプローブ針を介して出力電圧が検出される。

図１７に示される波形は、ある測定区間において所定のサンプリング期間において測定した出力電圧をプロットして、検出された出力電圧の波形図である。

ここで示されるようにチップＴＰからの出力結果は、基準となる出力基準値を中心に振幅する電圧信号波形となる。したがって、ある測定区間における平均値を求めることにより基準となる出力基準値を容易に測定することが可能となる。

なお、上述のセンサ感度の検査においては、一例としてある測定区間における最大の出力電圧を検出電圧として用いることとする。

したがって、本発明の実施の形態１に従うテスト方式により、センサ感度およびオフセット電圧について別々に特性検査を実行する必要がなく、１回のテストに従う測定データから簡易かつ高速に増幅器の特性値である増幅率およびオフセット電圧について並列に調整することが可能になる。

なお、上記で説明した本発明の実施の形態１に従うセンサ感度およびオフセット電圧補正値の少なくとも一方の分類方法についてコンピュータに実行させるプログラムを予めＦＤ、ＣＤ−ＲＯＭあるいはハードディスク等の記憶媒体に記憶させておくことも可能である。

この場合には、テスタ１に記録媒体に格納された当該プログラムを読み取るドライバ装置を設けて、ドライバ装置を介してテスタ１内の制御部２０がプログラムを受信して、上述した許容範囲の判定を実行することも可能である。さらに、ネットワーク接続されている場合には、サーバから当該プログラムをダウンロードすることも可能である。

（実施の形態２）
上記の実施の形態１においては、ボンダー６０において、テスタ１でのテスト結果情報に基づいてワイヤボンディングによりセンサの特性を調整する方式について主に説明したが、本発明の実施の形態２においては、さらに別の方式に従ってセンサの特性を調整する方式について説明する。

図１８は、本発明の実施の形態２に従う加速度センサの増幅部およびその増幅率の調整を説明する図である。

図１８を参照して、本発明の実施の形態２に従う加速度センサの増幅部は、いわゆるプログラマブルアンプ（ＰＧＡ）で構成される。

具体的には、上述したセンサ部ＳＮで構成されるセンサチップＴＰ＃と、プログラマブルアンプ４００および記憶部４５０で構成される増幅チップＡＰＴＰとが半導体基板１００１上に載置されて、各チップ間の配線接続が実行される。なお、本例においては、一例として記憶部４５０は、不揮発的なデータ記憶が可能なフラッシュメモリであるＥＥＰＲＯＭで構成したものが示されているがこれに限られず、他のメモリを用いることも可能である。

プログラムアンプ４００は、記憶部４５０に記憶されたデータに基づいてアンプの特性を調整することが可能である。

本発明の実施の形態２において、センサの特性を調整する方式について説明する。
本発明の実施の形態２においては、実施の形態１で説明したのと同様の方式に従ってテスタ１においてウェハテストを実行する。そして、テスタ１のテスト結果情報をＲＯＭデータ書き込み装置４５に出力する。

ＲＯＭデータ書き込み装置４５は、テスタ１からのテスト結果情報に基づいて、図示しないＲＯＭインタフェース（Ｉ／Ｆ）を介して記憶部４５０にアンプの特性を決定するデータを書き込む。

これにより、例えば記憶部４５０にアンプの特性に含まれる増幅率を調整する増幅率調整データを書き込むことによりプログラムアンプ４００の増幅率が調整されて、増幅後の出力信号の値を調整することができる。これに伴い、パッケージング前に調整が行なわれるためパッケージング後の出荷前検査工程において、当該検査時に出力が飽和しないように設定することができるため出荷前検査時の検査時間や補正時間が短くなる。

なお、ここでは、アンプの特性として、増幅率を調整するための増幅率調整データについて、ＲＯＭデータ書き込み装置４５を用いて記憶部４５０に書き込む場合について説明したが、増幅率調整データに限られず、たとえば、実施の形態１で説明した方式に従ってオフセット補正値を算出し、テスト結果情報としてＲＯＭデータ書き込み装置４５に与えることにより、オフセット調整データを記憶部４５０に書き込んでアンプの特性に含まれるオフセット電圧を調整することも可能である。

ここで、本発明の実施の形態２に従う増幅部は、プログラマブルアンプであるため実施の形態１においてボンダーのワイヤボンディングにしたがって増幅率の調整を実行する必要はないためパッケージ工程後においても簡易にその調整が可能であり、以下においては、パッケージ後の出荷前検査工程に再調整を実行する場合について説明する。

図１９は、本発明の実施の形態２に従う増幅部の特性の調整の処理の流れを説明する図である。

図１９を参照して、ここでは、パッケージング前とパッケージング後において、それぞれテスタのテスト結果情報を用いて調整する方式が示されている。

パッケージング前において、ここでは、図１８で説明したのと同様の構成が示されている。ここで示されているようにテスタ１でのテスト結果情報がＲＯＭデータ書き込み装置４５に入力されて、ＲＯＭデータ書き込み装置４５は、記憶部４５０に粗調整データを書き込む。例えば、ここでは、検出出力が飽和しないように増幅率を粗調整する。

パッケージング後において、ここでは、出荷前検査工程において、完成品テスト装置２により検査される場合が示されている。そして、完成品テスト装置２も図示しないが図１３で説明した分類判断を実行するためのテスタ１と同様の記憶部を有しているものとする。完成品テスト装置２は、パッケージング後の出荷前のデバイスに対して、最終テストを実行するものであり、たとえば加速度センサにおいては、加振器等を用いて振動を与えることにより所望の特性が検出されるか等種々のテストを実行する。

また、完成品テスト装置２は、上記の実施の形態１で説明したのと同様に、検出電圧に基づいてデバイスのセンサ感度のばらつきに対する図１３と同様の分類判断を実行し、増幅率を決定してテスト結果情報をＲＯＭデータ書き込み装置４５＃に出力する。ＲＯＭデータ書き込み装置４５＃は、テスト結果情報に基づいて記憶部４５０に最終調整データを書き込む。すなわち、ＲＯＭデータ書き込み装置４５＃は、テスト結果情報に基づいてパッケージ後のデバイスの増幅率を再調整する。

したがって、当該方式により、例えば、ウェハテストのテスト結果情報を用いて、増幅部の特性についてまず粗調整し、後に実行される出荷前検査工程の検査結果に基づいて再調整することにより所望の増幅率となるように調整することにより、検査時間や補正時間を短縮することが可能となる。

（実施の形態２の変形例）
図２０は、本発明の実施の形態２の変形例に従う増幅部の特性の調整の処理の流れを説明する図である。

図２０を参照して、図１９で説明した増幅部の調整の処理の流れとして異なる点は、パッケージング前およびパッケージング後、ともに同じＲＯＭデータ書き込み装置４５によりデータの書き込みが実行される。

当該装置により、ＲＯＭデータ書き込み装置をそれぞれ別途設ける必要がなく、システムが簡易となる。また、特に、図１９で示したように完成品テスト装置２と、ＲＯＭデータ書き込み装置をそれぞれ別々に設けることも可能であるが、本例に示されているように完成品テスト装置２＃にＲＯＭデータ書き込み装置４５を内蔵して１つの装置として設けることも可能である。これにより設置効率も向上するとともに、制御性も向上する。

上記の実施の形態においては、加速度センサについて形成されるチップＣＰについて説明したが本願発明は加速度センサに限られることなく他の可動部を有するＭＥＭＳデバイスに適用することが可能である。

図２１は、容量検知型センサ素子の一例としてマイクロフォンについて説明する図である。

図２１（ａ）を参照して、マイクロフォン７０は、基板８０と、基板８０上に形成された酸化膜８１と、酸化膜８１の上に形成された振動板７１（振動板から外部へ延びる延長部７６を含む）と、振動板７１の上に設けられ、絶縁材で形成された固定部７４と、固定部７４の上に設けられた背電極７２とを含む。固定部７４によって振動板７１と背電極７２との間に空間７３が形成される。背電極７２には複数の貫通孔が音響ホール７５として設けられる。また、背電極７２の表面には背電極用の取出し電極７７が設けられ、振動板７１の延長部７６の表面には振動板用の取出し電極７８が設けられている。

次に、図２１（ｂ）も参照して、振動板７１は基板８０のほぼ中央部に設けられ、矩形状を有している。ここでは説明を簡単にするために正方形として説明する。振動板７１を構成する４つの辺のほぼ中央には、それらの辺に隣接して矩形状の４つの固定部７４ａ〜７４ｄが設けられ固定部７４の上には背電極７２が設けられる。背電極７２は固定部７４の振動板側の４つの辺と、隣接する固定部７４（たとえば、７４ａと７４ｂの最短距離である隣接する頂点を結ぶ４つの辺（直線）を含む八角形状を有している。

背電極７２が矩形の振動板７１の４辺の外周部に設けた固定部７４で支持されるとともに、固定部７４の隣接する頂点間の最短距離を結ぶ形状を有しているため、背電極７２の機械強度を確保できる。

なお、図２１（ｂ）においては、理解の容易のために振動板７１と固定部７４との間に間隔を設けているが実際はこの間隔は殆どない。

また、図２１（ｂ）において各固定部７４の上に背電極用取出し電極７７を設け、振動板７１の延長部７６の表面の四隅に４個の振動板用取出し電極７８を設けているが、これは歩留りを考慮したものであって、それぞれ１個ずつ存在すれば特に問題はない。

振動板７１は、外部からの圧力変化（音声等を含む）を受けて振動する。すなわち、このマイクロフォン７０は、振動板７１と背電極７２とをコンデンサとして機能させるものであり、音圧信号によって振動板７１が振動する際のコンデンサの静電容量の変化を電気的に取出す形態で使用することができる。

そして、検出した電気的出力を上記で説明したような増幅部により増幅して出力することが可能である。

図２２は、ピエゾ抵抗型圧力センサの概念図である。
図２２（ａ）を参照して、ピエゾ抵抗型圧力センサ９０は、シリコンの基板上に異方性エッチングによりダイアフラム９１を形成し、その端部の中央に拡散型ピエゾ抵抗素子９２ａ〜９２ｄを配置している。圧力の検出には、圧力によりダイアフラム表面に形成した拡散型ピエゾ抵抗素子９２ａ〜９２ｄに応力が作用し、その電気抵抗が変化するピエゾ抵抗効果を用いる。

図２２（ｂ）を参照して、ここでは、ピエゾ抵抗型圧力センサ９０をＩＤ−ＩＤ＃で切断した断面図である。ここで示されるようにダイアフラム９１の表面に拡散型ピエゾ抵抗素子９２ａおよび９２ｃが配置されている。

図２２（ｃ）は、拡散型ピエゾ抵抗素子９２ａ〜９２ｄをブリッジ接続した場合の配線図である。

ここで、拡散型ピエゾ抵抗素子９２ａ〜９２ｄの抵抗値をそれぞれＲ１〜Ｒ４とすると、圧力印加後の抵抗値Ｒ１〜Ｒ４は次式の如く表される。

但し、Ｒ０は、無負荷時の抵抗値、α１とα２とはピエゾ抵抗係数と応力の積である。
そして、ブリッジの入出力電圧の比は次式となる。

したがって、検出した電気的出力を上記で説明したような増幅部により増幅してこの入出力電圧を測定することにより圧力を検出することができる。

なお、本例では、マイクロフォンあるいはピエゾ抵抗型圧力センサを例に挙げて説明したがこれに限られず、たとえば角速度センサ等の他のＭＥＭＳデバイスについても同様に適用可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態に従う半導体装置の処理工程の一部を説明する図である。 図１の処理の流れを説明するフロー図である。 本発明の実施の形態に従う微小構造体のテスタ１を説明する概略構成図である。 ３軸加速度センサのデバイス上面から見た図である。 ３軸加速度センサの概略図である。 各軸方向の加速度を受けた場合の重錐体とビームの変形を説明する概念図である。 各軸に対して設けられるホイートストンブリッジの回路構成図である。 ３軸加速度センサの傾斜角に対する出力応答を説明する図である。 重力加速度（入力）とセンサ出力との関係を説明する図である。 ３軸加速度センサの周波数特性を説明する図である。 本発明の実施の形態に従う微小構造体の検査方式について説明するフローチャート図である。 スピーカ２から出力されたテスト音波に応答する３軸加速度センサの周波数応答を説明する図である。 本発明の実施の形態に従うテスタ１の検査結果に基づいてデバイスのセンサ感度のばらつきの判定を説明する図である。 本発明の実施の形態に従う加速度センサの増幅部を説明する図である。 本発明の実施の形態に従う増幅率の調整について説明する図である。 本発明の実施の形態に従うオフセット電圧の分類について説明する図である。 チップＴＰからの出力結果を説明する図である。 本発明の実施の形態２に従う加速度センサの増幅部およびその増幅率の調整を説明する図である。 本発明の実施の形態２に従う増幅部の特性の調整の処理の流れを説明する図である。 本発明の実施の形態２の変形例に従う増幅部の特性の調整の処理の流れを説明する図である。 容量検知型センサ素子の一例としてマイクロフォンについて説明する図である。 ピエゾ抵抗型圧力センサの概念図である。

符号の説明

１ テスタ、２ スピーカ、５，５＃ 完成品テスト装置、１０ ウェハ、４５，４５＃ ＲＯＭデータ書き込み装置、５０ ダイシング、６０ ボンダー、７０ マイクロフォン、９０ ピエゾ抵抗型圧力センサ、１００，３００ 増幅器、１１０〜１１２，２１０ コンパレータ、１２０ 抵抗調整部、２００ オフセット電圧調整部、２２０ 電圧調整部、４００ ＰＧＡ、４５０ 記憶部、１０００，１００１ 半導体基板。

Claims (14)

1. 半導体基板に形成された可動部を有する微小構造体と、
   前記微小構造体の可動部の動きに基づいて検出される電気的な検出信号を増幅して出力する増幅部とを備え、
   前記増幅部は、前記電気的な検出信号を増幅して出力するための前記増幅部の特性値を調整するための調整手段を有し、
   前記半導体基板に形成された前記微小構造体に対して、テスト音波が出力されるウェハテストが実行され、前記ウェハテスト時において前記テスト音波に応答した前記可動部の動きにより前記電気的な検出信号が検出されて、前記検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、前記調整手段により前記増幅部の特性値がパッケージ後検査前に調整される、半導体装置。
2. 前記ウェハテスト時において前記テスト音波に応答した可動部の動きにより検出された前記電気的な検出信号に基づいて、前記テスト結果情報に含まれる前記微小構造体のばらつきに対応する複数のグループのうちの対応した１つのグループに分類分けされ、
   前記調整手段は、前記複数のグループにそれぞれ対応して設けられた複数の調整値のうち、前記対応した１つのグループに属する調整値に設定する、請求項１記載の半導体装置。
3. 前記調整手段は、前記増幅部の増幅率およびオフセット電圧値の少なくともいずれか一方を調整する、請求項１または２に記載の半導体装置。
4. 前記増幅部は、複数の増幅器をさらに含み、
   前記複数の増幅器の少なくとも１つの調整値は、前記調整手段により前記分類分けされた１つのグループに対応する調整値に調整される、請求項１〜３のいずれか一項に記載の半導体装置。
5. 前記調整手段は、
   前記半導体基板上に設けられた複数のパッドと、
   各々が、前記複数のパッドの間にそれぞれ設けられ、前記複数のパッドと電気的に結合された複数の抵抗素子とを有し、
   前記複数のパッドのうちの２つのパッドが選択されて、前記２つのパッドの間に設けられた抵抗素子の抵抗値に基づいて前記増幅部の特性値を調整する、請求項２〜４のいずれか一項に記載の半導体装置。
6. 前記調整手段は、前記増幅部の特性値を決定する調整データを格納するための記憶部を含み、
   前記テスト音波に応答した前記可動部の動きにより検出された前記電気的な検出信号と前記予め記憶された検出結果に対応する補正情報とに基づいて、前記増幅部の特性値を決定する前記調整データが決定され、前記記憶部に格納される、請求項２〜４のいずれか一項に記載の半導体装置。
7. 前記調整手段は、パッケージ後検査の結果に基づいて前記増幅部の特性値を再調整する、請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記半導体装置は、半導体加速度センサ、半導体圧力センサおよび半導体角速度センサのいずれか１つに相当する、請求項１〜７のいずれか一項に記載の半導体装置。
9. 基板に形成された可動部を有する微小構造体と、前記微小構造体の可動部の動きに基づいて検出される検出信号を増幅する増幅部とを含む半導体装置の製造方法であって、
   パッケージング前において前記半導体基板に形成された前記微小構造体に対してテスト音波が出力されるウェハテストを実行するステップと、
   前記ウェハテストの実行により前記テスト音波に応答した前記可動部の動きにより電気的な検出信号を検出するステップと、
   前記検出信号の検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、前記増幅部の特性値をパッケージ後検査前に調整するステップとを備える、半導体装置の製造方法。
10. パッケージ後検査の結果に基づいて前記増幅部の特性値を再調整するステップをさらに備える、請求項９に記載の半導体装置の製造方法。
11. 請求項９または１０に記載される半導体装置の製造方法をコンピュータに実行させる、半導体装置の製造方法プログラム。
12. 半導体基板に形成された可動部を有する微小構造体と、微小構造体の可動部の動きに基づいて検出される電気的な検出信号を増幅して出力する増幅部とを備え、前記増幅部は、前記電気的な検出信号を増幅して出力するための前記増幅部の特性値を調整するための調整手段を有する半導体装置を製造する半導体製造装置であって、
    前記半導体基板に形成された前記微小構造体に対して、テスト音波が出力されるウェハテストが実行され、前記ウェハテスト時において前記テスト音波に応答した前記可動部の動きにより前記電気的な検出信号が検出されて、前記検出結果と予め記憶された検出結果に対応する補正情報とに基づいて、パッケージ後検査前に前記増幅部の特性値を調整するように前記調整手段を制御する、半導体製造装置。
13. 前記調整手段は、
    前記半導体基板上に設けられた複数のパッドと、
    各々が、前記複数のパッドの間にそれぞれ設けられ、前記複数のパッドと電気的に結合された複数の抵抗素子とを有し、
    ワイヤボンディングにより前記２つのパッドの間に設けられた抵抗素子の抵抗値に基づいて前記増幅部の特性値を調整するように前記複数のパッドのうちの２つのパッドを選択する、請求項１２記載の半導体製造装置。
14. 前記調整手段は、前記増幅部の特性値を決定する調整データを格納するための記憶部を含み、
    前記テスト音波に応答した前記可動部の動きにより検出された前記電気的な検出信号と前記予め記憶された検出結果に対応する補正情報とに基づいて、前記増幅部の特性値を決定する前記調整データが決定され、前記調整手段の前記記憶部に格納するように指示する、請求項１２記載の半導体製造装置。

Images