JP2007036053A - 半導体装置及び電子機器 - Google Patents
半導体装置及び電子機器 Download PDFInfo
- Publication number
- JP2007036053A JP2007036053A JP2005219451A JP2005219451A JP2007036053A JP 2007036053 A JP2007036053 A JP 2007036053A JP 2005219451 A JP2005219451 A JP 2005219451A JP 2005219451 A JP2005219451 A JP 2005219451A JP 2007036053 A JP2007036053 A JP 2007036053A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor chip
- data
- serial
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体装置は、第1の半導体チップ10と、第1の半導体チップ10にスタック配置される第2の半導体チップ20を含む。第2の半導体チップ20は、外部デバイスとの間でシリアルバスを介してシリアルデータの転送を行い、第1の半導体チップ10が含む内部回路12との間でパラレルデータの転送を行う高速シリアルI/F回路30を含む。高速シリアルI/F回路30の物理層回路40は、第2の半導体チップ20の短辺である辺SB1側に配置され、ロジック回路60は、辺SB1に対向する辺SB3側に配置される。
【選択図】 図3
Description
図1(A)に示すように本実施形態では、半導体装置2、4(集積回路装置)が、各々、高速シリアルI/F(インターフェース)回路6、8を含む。そしてこの高速シリアルI/F回路6、8を用いてシリアルバスを介したデータ転送(データの送信及び受信の少なくとも一方)を行う。具体的には例えば差動信号を用いてデータ転送を行う。更に具体的には小振幅の差動信号(LVDS)を用いてデータ転送を行う。なおシリアルバスは1チャネル構成でもよいし、多チャンネル構成でもよい。また差動転送ではなくシングルエンド転送を行うようにしてもよい。
図3(A)に高速シリアルI/F回路30の構成例を示す。なお高速シリアルI/F回路30は図3(A)の構成に限定されず、図3(A)の構成要素の一部を省略したり、図3(A)に示されるもの以外の構成要素を含んでいてもよい。
図4に、高速シリアルI/F回路30の詳細な構成例を示す。図4において物理層回路40は、データ転送用のトランスミッタ回路TX0、TX1、TX2(広義には第1〜第Nのトランスミッタ回路)を含む。またクロック転送用のトランスミッタ回路TCKを含む。
本実施形態の内部I/F回路62では、第1の半導体チップ10の内部回路12との間で、第1、第2のインターフェースモードによるパラレル転送を行うことができる。
次に第1、第2の半導体チップ10、20及びそれが含む回路の詳細な配置例を説明する。例えば図9に第1、第2の半導体チップ10、20の詳細な配置例を示す。図9において、第1の半導体チップ10は、内部回路12として、G/A(ゲートアレイ)13や、DRAM14、15などを含む。ここでDRAM14、15は、スタック配置が禁止される回路(以下、スタック禁止回路と呼ぶ)になっている。
第1の半導体チップ10に第2の半導体チップ20をスタック配置する場合に、配線のボンディング長には、実装に関するデザインルールの制限がある。また低コスト化のためには第2の半導体チップ20のチップサイズはなるべく小さいことが望ましく、チップサイズが小さいと第2の半導体チップ20に配置できるパッド数にも制限が生じる。従って、これらの制限を満たしながら如何にして第2の半導体チップ20に配線をボンディングするかが課題になる。
第1、第2の半導体チップ10、20やこれが含む回路の配置手法は、以上に説明した手法には限定されず、種々の変形実施が可能である。例えば図12(A)のように、内部回路12のコーナー部分と第2の半導体チップ20のコーナー部分が一致するように第2の半導体チップ20をスタック配置してもよい。また図12(A)に示すように、辺SB1、SB2にはパッド領域81、82を設ける一方で、辺SB3や辺SB4にはパッド領域を設けないようにしてもよい。
図15(A)(B)(C)に、本実施形態の半導体装置(集積回路装置)を含む電子機器の構成例を示す。
TCK クロック転送用のトランスミッタ回路、
2、4 半導体装置、6、8 高速シリアルI/F回路、10 第1の半導体チップ、
12 内部回路、20 第2の半導体チップ、21 第3の半導体チップ、
30 高速シリアルI/F回路、40 物理層回路、42 トランスミッタ回路、
50 高速ロジック回路、52 パラレル/シリアル変換回路、60 ロジック回路、
62 内部I/F回路、64 パリティ生成回路、66 データセパレータ、
68 レジスタ、70 バイアス回路、72 PLL回路、
81、82、83、84 パッド(電極)領域、
Claims (15)
- 第1の半導体チップと、
前記第1の半導体チップにスタック配置される第2の半導体チップとを含み、
前記第2の半導体チップは、
外部デバイスとの間でシリアルバスを介してシリアルデータの転送を行い、前記第1の半導体チップが含む内部回路との間でパラレルデータの転送を行うシリアルインターフェース回路を含むことを特徴とする半導体装置。 - 請求項1において、
前記シリアルインターフェース回路は、
前記外部デバイスとの間でシリアルバスを介してデータの送信及び受信の少なくとも一方を行う物理層回路と、
前記第1の半導体チップが含む内部回路からのパラレルデータをシリアルデータに変換するパラレル/シリアル変換回路及び前記外部デバイスからのシリアルデータをパラレルデータに変換するシリアル/パラレル変換回路の少なくとも一方を有する第1のロジック回路と、
前記第1の半導体チップが含む内部回路との間でパラレルデータの転送を行う内部インターフェース回路を有する第2のロジック回路とを含むことを特徴とする半導体装置。 - 請求項2において、
前記物理層回路は、
前記第2の半導体チップの短辺である第1の辺側に配置され、
前記第2のロジック回路は、
前記第2の半導体チップの前記第1の辺に対向する第3の辺側に配置されることを特徴とする半導体装置。 - 請求項3において、
前記第1のロジック回路は、
前記物理層回路と前記第2のロジック回路の間に配置されることを特徴とする半導体装置。 - 請求項3又は4において、
前記第2のロジック回路と前記第2の半導体チップの前記第3の辺の間に、キャパシタ形成領域が設けられていることを特徴とする半導体装置。 - 請求項1乃至5のいずれかにおいて、
前記シリアルインターフェース回路は、
前記第1の半導体チップが含む内部回路との間でパラレルデータの転送を行う内部インターフェース回路を含み、
前記内部インターフェース回路は、
第1のインターフェースモードでは、前記第1の半導体チップが含む内部回路との間でKビットのパラレルデータの転送を行い、
前記第1の半導体チップへの前記第2の半導体チップのスタック配置時に設定される第2のインターフェースモードでは、前記第1の半導体チップが含む内部回路との間でJビット(J<K)のパラレルデータの転送を行うことを特徴とする半導体装置。 - 請求項6において、
Jビットのパラレルデータ用の電極が、前記第2の半導体チップの長辺である第2の辺に沿って配置され、
K−Jビットのパラレルデータ用の電極が、前記第2の半導体チップの前記第2の辺に対向する第4の辺に沿って配置されることを特徴とする半導体装置。 - 請求項6又は7において、
前記内部インターフェース回路は、
前記第1のインターフェースモードでは、パラレルデータのサンプリングクロックの立ち上がりエッジ及び立ち下がりエッジのいずれか一方で、パラレルデータのサンプリングを行い、
前記第2のインターフェースモードでは、前記サンプリングクロックの立ち上がりエッジ及び立ち下がりエッジの両方で、パラレルデータのサンプリングを行うことを特徴とする半導体装置。 - 請求項1乃至8のいずれかにおいて、
前記第1の半導体チップは、スタック配置が禁止されるスタック禁止回路を含み、
前記第2の半導体チップは、前記スタック禁止回路の領域以外の領域にスタック配置されることを特徴とする半導体装置。 - 請求項9において、
前記スタック禁止回路は、DRAMであることを特徴とする半導体装置。 - 請求項1乃至10のいずれかにおいて、
前記シリアルインターフェース回路は、
前記外部デバイスとの間でシリアルバスを介してデータの送信及び受信の少なくとも一方を行う物理層回路を含み、
前記物理層回路は、
データ転送用のトランスミッタ回路又はレシーバ回路と、
クロック転送用のトランスミッタ回路又はレシーバ回路を含み、
前記データ転送用のトランスミッタ回路又はレシーバ回路と、前記クロック転送用のトランスミッタ回路又はレシーバ回路は、前記第2の半導体チップの短辺である第1の辺に沿って配置されることを特徴とする半導体装置。 - 請求項11において、
前記物理層回路は、
第1〜第Nのチャネルのデータ転送用の第1〜第Nのトランスミッタ回路又はレシーバ回路を含み、
データ転送用の前記第1〜第Nのトランスミッタ回路又はレシーバ回路は、前記第2の半導体チップの前記第1の辺に沿って配置されることを特徴とする半導体装置。 - 請求項12において、
前記クロック転送用のトランスミッタ回路又レシーバ回路は、データ転送用の第1のトランスミッタ回路又はレシーバ回路とデータ転送用の第2〜第Nのトランスミッタ回路又はレシーバ回路との間に配置されることを特徴とする半導体装置。 - 請求項1乃至13のいずれかにおいて、
前記第2の半導体チップの第2の辺の長さをLBとし、前記第2の半導体チップの前記第2の辺と平行な、前記第1の半導体チップの第2の辺の長さをLAとし、前記第2の半導体チップの電極に接続される配線についての、前記電極から前記第1の半導体チップの端部までのデザインルール上の平面視での最大長をLMとした場合に、LB≧LA−2×LMであることを特徴する半導体装置。 - 請求項1乃至14のいずれかに記載の半導体装置と、
前記半導体装置によりシリアル転送されるデータに基づき表示動作を行う表示パネルと、
を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005219451A JP4595730B2 (ja) | 2005-07-28 | 2005-07-28 | 半導体装置及び電子機器 |
US11/483,538 US7664895B2 (en) | 2005-07-28 | 2006-07-11 | Semiconductor device and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005219451A JP4595730B2 (ja) | 2005-07-28 | 2005-07-28 | 半導体装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007036053A true JP2007036053A (ja) | 2007-02-08 |
JP4595730B2 JP4595730B2 (ja) | 2010-12-08 |
Family
ID=37695684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005219451A Expired - Fee Related JP4595730B2 (ja) | 2005-07-28 | 2005-07-28 | 半導体装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7664895B2 (ja) |
JP (1) | JP4595730B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
KR20060054811A (ko) * | 2004-11-16 | 2006-05-23 | 삼성전자주식회사 | 표시장치용 구동칩과, 이를 갖는 표시장치 |
US8300032B2 (en) * | 2007-09-05 | 2012-10-30 | Himax Technologies Limited | Method for transmitting image data to driver of display |
US8049761B1 (en) * | 2007-11-08 | 2011-11-01 | Nvidia Corporation | Bus protocol for transferring pixel data between chips |
US20140033025A1 (en) * | 2007-12-06 | 2014-01-30 | Adobe Systems Incorporated | Displaying a text-based description of digital content in a sub-frame |
US8102062B1 (en) * | 2007-12-28 | 2012-01-24 | Sandisk Technologies Inc. | Optionally bonding either two sides or more sides of integrated circuits |
IN2013CH05121A (ja) | 2013-11-12 | 2015-05-29 | Sandisk Technologies Inc | |
CN113470578B (zh) * | 2020-03-31 | 2022-06-17 | 北京小米移动软件有限公司 | 显示驱动模组、显示面板和电子设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327474A (ja) * | 2003-04-21 | 2004-11-18 | Elpida Memory Inc | メモリモジュール及びメモリシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000013414A (ja) * | 1998-06-25 | 2000-01-14 | Fujitsu Ltd | 装置内監視制御システム |
US20010044862A1 (en) * | 1998-12-10 | 2001-11-22 | James O. Mergard | Serializing and deserialing parallel information for communication between devices for communicating with peripheral buses |
JP4058888B2 (ja) * | 1999-11-29 | 2008-03-12 | セイコーエプソン株式会社 | Ram内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
JP4428272B2 (ja) * | 2005-03-28 | 2010-03-10 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
JP2007012938A (ja) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | 集積回路装置 |
-
2005
- 2005-07-28 JP JP2005219451A patent/JP4595730B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-11 US US11/483,538 patent/US7664895B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004327474A (ja) * | 2003-04-21 | 2004-11-18 | Elpida Memory Inc | メモリモジュール及びメモリシステム |
Also Published As
Publication number | Publication date |
---|---|
US7664895B2 (en) | 2010-02-16 |
JP4595730B2 (ja) | 2010-12-08 |
US20070028012A1 (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4586664B2 (ja) | 半導体装置及び電子機器 | |
JP4595730B2 (ja) | 半導体装置及び電子機器 | |
US7800600B2 (en) | Display driver | |
US8605538B2 (en) | Multiple device apparatus, systems, and methods | |
US7838960B2 (en) | Integrated circuit device and electronic instrument | |
US8436457B2 (en) | Stub minimization for multi-die wirebond assemblies with parallel windows | |
US8345441B1 (en) | Stub minimization for multi-die wirebond assemblies with parallel windows | |
US7499041B2 (en) | Integrated circuit device | |
CN104885217A (zh) | 两个或多个晶元的多晶元堆叠 | |
US9293444B2 (en) | Co-support for XFD packaging | |
JP4692503B2 (ja) | 半導体装置及び電子機器 | |
US10932358B2 (en) | Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device | |
US20070057826A1 (en) | Integrated circuit device and electronic instrument | |
US20050104649A1 (en) | Semiconductor device | |
US11842986B1 (en) | Multi-chip module (MCM) with interface adapter circuitry | |
JP2009289858A (ja) | 半導体装置 | |
US9177906B1 (en) | Semiconductor package including an extended bandwidth | |
JP4945999B2 (ja) | 集積回路装置及び電子機器 | |
US11830801B2 (en) | Chip-on-film package and semiconductor chip each having a readout circuit for a touch driving signal and a source channel circuit for outputting a pixel driving signal | |
JP4945998B2 (ja) | 集積回路装置及び電子機器 | |
KR20220145201A (ko) | SiP 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4595730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |