JP2007029110A - Game machine, data transmission method of game machine and program - Google Patents
Game machine, data transmission method of game machine and program Download PDFInfo
- Publication number
- JP2007029110A JP2007029110A JP2005211954A JP2005211954A JP2007029110A JP 2007029110 A JP2007029110 A JP 2007029110A JP 2005211954 A JP2005211954 A JP 2005211954A JP 2005211954 A JP2005211954 A JP 2005211954A JP 2007029110 A JP2007029110 A JP 2007029110A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- voltage
- digital signal
- analog
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Slot Machines And Peripheral Devices (AREA)
Abstract
Description
この発明は、スロットマシン等の遊技機及び遊技機のデータ送信方法並びに当該方法を実行させるためのプログラムに関し、特に遊技機に対する不正行為の防止手段に関する。 The present invention relates to a gaming machine such as a slot machine, a data transmission method for the gaming machine, and a program for executing the method, and more particularly, to a means for preventing illegal acts on the gaming machine.
スロットマシンやパチンコ機などの遊技機はマイコンを内蔵していて、抽選・入賞・払い出し・演出の制御をプログラムで実現している。この種の遊技機は、遊技者の操作を受けて内部抽選及び該抽選結果に応じた入賞判定を行うとともに、入賞に応じて遊技媒体の払い出し制御を行う第1処理部(いわゆるメイン基板)と、第1処理部から遊技者の操作を受けて処理を行い生成したコマンドを受けて内部抽選の結果を報知したり各種演出を行う第2処理部(いわゆるサブ基板)とを備えている。この種のスロットマシンのブロック図を図2に示す。 Pachislot machines such as slot machines and pachinko machines have built-in microcomputers that control lottery, winning, payout, and production by programs. This type of gaming machine receives a player's operation, performs an internal lottery and a winning determination according to the lottery result, and also controls a game medium payout control according to the winning and a first processing unit (so-called main board) And a second processing unit (so-called sub-board) for receiving a command generated by receiving a player's operation from the first processing unit and notifying the result of the internal lottery and performing various effects. A block diagram of this type of slot machine is shown in FIG.
サブ基板2はメイン基板1からコマンドをうけ、これに従って演出等の遊技制御の処理を行う。コマンドの流れはメイン基板1からサブ基板2への一方のみであり、逆にサブ基板2からメイン基板1へコマンド等が出されることはない。
The
メイン基板1には乱数発生部20、スタートスイッチ30,ストップスイッチ50,リール駆動部70,リール位置検出回路71、ホッパー駆動部80及びホッパー81から払い出されたメダルの枚数を数えるためのメダル検出部82が接続されている。サブ基板2には液晶表示装置62の制御基板200、スピーカ基板201、LED基板202などの周辺基板(ローカル基板)が接続されている。これらの詳細は後述する。
The
液晶表示装置62、スピーカや表示ランプ等は演出表示装置を構成する。この演出表示装置は、遊技者に入賞等を報知したり、いわゆるアシストタイム(AT)において、一定ゲーム間に特定の小役を台自体が何らかのアクションを伴ってユーザに教えたりするためのものである。(アシストタイム(AT):特定の小役が成立しても遊技者がリールの図柄を揃えないと払い戻しがない。小役による払い出しを確実にするために、ビッグボーナス終了後(もしくは成立時)あるいはその他の任意の契機にアシストタイム移行のための抽選をし、これに当選すると一定ゲーム間は特定の小役を成立させるための操作を何らかのアクションを伴って遊技者に教えるという操作補助機能)
The liquid
上記ATのように、サブ基板2側のソフトウエアで出玉の獲得割合の重みを制御するようにしている遊技機がある。サブ基板2側に出玉の調整機能を持たせたのである。具体的には、上述のように出玉を得るための指示を液晶表示装置に表示して遊技者がその指示に従って操作すれば容易に出玉を得られるようにしている。当該指示は常時出されるわけではなく、特定の場合に出される。
As with the AT, there is a gaming machine in which the weight of the winning rate is controlled by software on the
ところで、この機能を悪用して不正に出玉を得ようとするものがいる。図2に示すようにメイン基板1とサブ基板2の間のケーブルやコネクタに不正な装置Xを取り付け、この装置Xから本来特定の場合に出されるATコマンドを常時出させることにより操作補助機能を作動させ、常に容易に出玉を得るのである。ATは、内部抽選で当たっていても押し順どおりに押せないと入賞できないようになっており、この押し順が不規則に変化するから、それほど入賞しない、という前提で設計されている。しかし、不正な装置Xが取り付けられると毎回押し順が報知され取りこぼしがなくなる。これでは一般遊技者に比べて著しく不公平であるとともにホールに損害を与えかねない。
By the way, there are those that try to exploit this function and get illegally. As shown in FIG. 2, an unauthorized device X is attached to a cable or connector between the
図9(a)はメイン基板1とサブ基板2を電気的に接続する配線(ワイヤハーネス)の概要を示す。配線Hは、メイン基板1、サブ基板2のコネクタにそれぞれ嵌合するコネクタ1a,2aと、これらコネクタを接続する複数の信号線S1、S2、S3及び電源線Pとからなっている(同図はパラレル信号で伝送する例を示し、実際の信号線の数はもっと多い)。同図(b)は不正な装置Xを取り付けた状態を示す。不正行為を行う者は、正規の配線Hを取り外し、代わりに不正な基板Xを設けた不正な配線XHを取り付ける。不正な配線XHは、メイン基板1、サブ基板2のコネクタにそれぞれ嵌合するコネクタX1,X2と、複数の信号線S1、S2、S3及び電源線Pと、不正基板Xとからなっている。不正基板Xには、それ自身の動作のために電源線Pが引き込まれるとともに、信号線S1,S2、S3が引き込まれている。不正基板Xは信号線S1,S2、S3の信号に対して遊技が有利になるような不正な処理(例えばATコマンドの常時出力)を行ってからサブ基板2へ送り出す。
FIG. 9A shows an outline of wiring (wire harness) for electrically connecting the
遊技機を点検し不正な装置Xを取り外せばよいものの、しばしば不正な装置Xは目立たないように隠されていて、点検の際に見逃すこともあった。 Although it is only necessary to inspect the gaming machine and remove the unauthorized device X, the unauthorized device X is often concealed so that it may be missed during the inspection.
遊技機内にあるメイン基板1とサブ基板2間の通信は上述のように配線Hを介して行われているが、そこを流れる信号S1乃至S3に係る入出力回路は、パラレル・シリアルの別はあるが、ほとんど一般的なロジックICであるTTLやCMOSを使用した形で構成されている。そのため、一般的なロジックICを搭載して不正基板Xを製作し、当該不正基板Xを配線Hに対して接続すればコマンドの改竄などの不正な処理を行うことができた。
Communication between the
本発明は、上述の不正基板の動作を困難にして、不正基板の使用を抑制することのできる遊技機及び遊技機のデータ送信方法並びにプログラムを提供することを目的とする。 It is an object of the present invention to provide a gaming machine, a data transmission method for the gaming machine, and a program that make it difficult to operate the above-described unauthorized board and suppress the use of the unauthorized board.
この発明は、遊技者の操作を受けて内部抽選及び入賞判定を行うとともに、入賞に応じた遊技制御を行う第1処理部と、前記第1処理部からデジタル信号を受けて前記内部抽選の結果の報知を含む遊技制御を行う第2処理部と、前記第1処理部から前記第2処理部へ前記デジタル信号を送るための配線とを備える遊技機において、
前記第1処理部に、前記第1処理部のロジックICに使用されている電圧と異なり、かつ、前記配線で前記第1処理部から前記第2処理部へ送られている電圧と異なる変換用電圧に基づき前記デジタル信号を遊技機に固有のアナログ信号に変換するアナログ電圧変換部を設け、
前記第2処理部に、前記変換用電圧に対応する閾値電圧に基づき前記固有のアナログ信号をデジタル信号に戻すアナログ電圧検出部を設け、
前記アナログ電圧変換部の出力は前記配線を通って前記アナログ電圧検出部に入力され、前記アナログ電圧検出部が出力する前記デジタル信号は前記第2処理部のロジックICに入力されることを特徴とするものである。
The present invention performs an internal lottery and winning determination in response to a player's operation, and performs a game control according to the winning, and a result of the internal lottery receiving a digital signal from the first processing unit. In a gaming machine comprising: a second processing unit that performs game control including notification of: and wiring for sending the digital signal from the first processing unit to the second processing unit.
The first processing unit has a conversion voltage different from the voltage used for the logic IC of the first processing unit and different from the voltage sent from the first processing unit to the second processing unit via the wiring. An analog voltage converter that converts the digital signal into an analog signal unique to the gaming machine based on the voltage is provided,
The second processing unit is provided with an analog voltage detection unit that returns the unique analog signal to a digital signal based on a threshold voltage corresponding to the conversion voltage,
The output of the analog voltage conversion unit is input to the analog voltage detection unit through the wiring, and the digital signal output from the analog voltage detection unit is input to a logic IC of the second processing unit. To do.
前記アナログ電圧変換部は、例えば、前記変換用電圧に基づき前記デジタル信号を、増幅し、予め定められた電圧値を加算あるいは減算し、又は予め定められた電圧値でクリップあるいはクランプすることにより前記固有のアナログ信号に変換し、
前記アナログ電圧検出部は、例えば、前記固有のアナログ信号を前記閾値電圧と比較することにより前記アナログ信号をデジタル信号のHレベル又はLレベルのいずれかに変換する。
The analog voltage converter, for example, amplifies the digital signal based on the conversion voltage, adds or subtracts a predetermined voltage value, or clips or clamps the digital signal by a predetermined voltage value. Converted into a unique analog signal,
The analog voltage detection unit converts the analog signal into either an H level or an L level of a digital signal, for example, by comparing the unique analog signal with the threshold voltage.
前記変換用電圧が複数あるときに、複数の前記変換用電圧のいずれかを選択して前記アナログ電圧変換部に供給する変換用電圧切換スイッチを前記第1処理部に設けるとともに、複数の前記変換用電圧にそれぞれ対応する複数の前記閾値電圧を用意し、複数の前記閾値電圧のいずれかを選択して前記アナログ電圧検出部に供給する閾値電圧切換スイッチを前記第2処理部に設けるようにしてもよい。 When there are a plurality of conversion voltages, the first processing unit is provided with a conversion voltage changeover switch that selects any one of the plurality of conversion voltages and supplies the analog voltage conversion unit, and a plurality of the conversion voltages A plurality of the threshold voltages corresponding to the operation voltages are prepared, and a threshold voltage changeover switch that selects one of the plurality of threshold voltages and supplies the analog voltage detection unit to the analog voltage detection unit is provided in the second processing unit. Also good.
前記アナログ電圧検出部に入力される前記固有のアナログ信号の電圧を監視し、当該電圧が予め定められた範囲を超えたときにエラー信号を出力する不正基板検出器を備えるようにしてもよい。 An unauthorized substrate detector may be provided that monitors the voltage of the unique analog signal input to the analog voltage detector and outputs an error signal when the voltage exceeds a predetermined range.
前記アナログ電圧検出部が出力するデジタル信号を監視し、当該デジタル信号が予め定められた時間よりも長い期間にわたって変化しないとき(例えば、HレベルからLレベルへ又はその反対の変化がないとき)にエラー信号を出力する不正基板検出器を備えるようにしてもよい。 When the digital signal output from the analog voltage detection unit is monitored and the digital signal does not change over a period longer than a predetermined time (for example, when there is no change from H level to L level or vice versa). An illegal substrate detector that outputs an error signal may be provided.
この発明は、遊技者の操作を受けて内部抽選及び入賞判定を行うとともに、入賞に応じた遊技制御を行う第1処理部と、前記第1処理部からデジタル信号を受けて内部抽選の結果の報知を含む遊技制御を行う第2処理部と、前記第1処理部から前記第2処理部へ前記デジタル信号を送るための配線とを備える遊技機において前記第1処理部から前記第2処理部へデータを送信する方法であって、
前記第1処理部のロジックICに使用されている電圧と異なり、かつ、前記配線に含まれている電圧と異なる変換用電圧及び前記変換用電圧に対応する閾値電圧を決定するステップと、
前記第1処理部から前記第2処理部へ前記閾値電圧を通知するステップと、
前記第1処理部のロジックICが出力するデジタル信号を前記変換用電圧に基づき遊技機に固有のアナログ信号に変換するステップと、
前記第2処理部で前記固有のアナログ信号を受信するステップと、
前記第2処理部で前記閾値電圧に基づき前記固有のアナログ信号をデジタル信号に戻すステップと、
戻された前記デジタル信号を前記第2処理部のロジックICに入力するステップと、を備える遊技機のデータ送信方法である。
According to the present invention, an internal lottery and winning determination are performed in response to a player's operation, and a result of the internal lottery is received by receiving a digital signal from the first processing unit and performing a game control corresponding to the winning. In a gaming machine comprising a second processing unit for performing game control including notification, and a wiring for sending the digital signal from the first processing unit to the second processing unit, the first processing unit to the second processing unit A method for transmitting data to
Determining a conversion voltage different from a voltage used in the logic IC of the first processing unit and different from a voltage included in the wiring and a threshold voltage corresponding to the conversion voltage;
Notifying the threshold voltage from the first processing unit to the second processing unit;
Converting a digital signal output by the logic IC of the first processing unit into an analog signal unique to the gaming machine based on the conversion voltage;
Receiving the unique analog signal in the second processing unit;
Returning the unique analog signal to a digital signal based on the threshold voltage in the second processing unit;
And a step of inputting the returned digital signal to the logic IC of the second processing unit.
この発明は上記方法をコンピュータに実行させるためのプログラムである。
この発明に係るプログラムは、例えば、記録媒体に記録される。
媒体には、例えば、EPROMデバイス、フラッシュメモリデバイス、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、CD(CD−ROM、Video−CDを含む)、DVD(DVD−Video、DVD−ROM、DVD−RAMを含む)、ROMカートリッジ、バッテリバックアップ付きのRAMメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性RAMカートリッジ等を含む。
The present invention is a program for causing a computer to execute the above method.
The program according to the present invention is recorded on a recording medium, for example.
Examples of the medium include EPROM devices, flash memory devices, flexible disks, hard disks, magnetic tapes, magneto-optical disks, CDs (including CD-ROMs and Video-CDs), DVDs (DVD-Videos, DVD-ROMs, DVD-s). RAM), ROM cartridge, RAM memory cartridge with battery backup, flash memory cartridge, nonvolatile RAM cartridge, and the like.
媒体とは、何等かの物理的手段により情報(主にデジタルデータ、プログラム)が記録されているものであって、コンピュータ、専用プロセッサ等の処理装置に所定の機能を行わせることができるものである。 A medium is a medium in which information (mainly digital data, a program) is recorded by some physical means, and allows a processing device such as a computer or a dedicated processor to perform a predetermined function. is there.
この発明によれば、第1処理部と第2処理部をつなぐ配線を流れる信号のHレベルとLレベルを一般的なロジックICの信号のそれと異なるものとできるので、不正基板を接続することによる信号の改竄を抑止することができる。 According to the present invention, the H level and the L level of the signal flowing through the wiring connecting the first processing unit and the second processing unit can be different from those of a general logic IC signal. Signal tampering can be suppressed.
発明の実施の形態1.
この発明の実施の形態に係る遊技機について図面を参照して説明する。
図1は遊技機(スロットマシン)の正面図である。
スロットマシン10で遊技を楽しもうとする遊技者は、まずメダル貸機(図示しない)等から遊技媒体であるメダルを借り、メダル投入装置のメダル投入口100に直接メダルを入れる。メダル投入口100は、スロットマシン10の正面で略中央の位置に設けられている。
A gaming machine according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a front view of a gaming machine (slot machine).
A player who wants to enjoy a game with the
スロットマシン10は、四角箱状の筐体11を有する。前記筐体11の中央部及び上部には、遊技者側に向かって臨む四角窓状の表示窓12が形成されている。そして、この中央部の表示窓12の中央には、三個の回転リール40の図柄61を見ることができる図柄表示窓13が形成されている。ベットスイッチ16は、回転リール40の下方に位置するスイッチであって、貯留メダル数を減じてメダル投入に代える。精算スイッチ17は、回転リールの斜め下方に位置するスイッチであって、貯留した投入メダルを払い出す。スタートスイッチ30は回転リール40の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ16の投入を条件に、リールユニット60の駆動を開始させる。ストップスイッチ50は、リールユニット60の駆動を停止させるためのものである。リールユニット60は、三個の回転リール40とから構成されている。そして、各回転リール40は、合成樹脂からなる回転ドラムと、この回転ドラムの周囲に貼付されるテープ状のリールテープ42とを備えている。このリールテープ42の外周面には、複数個(例えば21個)の図柄61が表示されている。62は各種の演出を行うための液晶表示部である。
The
スロットマシン10の内部には、図示していないが、スロットマシン10の全体の動作を制御するための制御装置が内蔵されている。制御装置は、図示しないが、CPUを中心に構成され、ROM、RAM、I/O等を備えている。そして、CPUがROMに記憶されたプログラムを読み込むことで動作し、スタートスイッチ30及びストップスイッチ50の操作に基づき回転リール40の回転及び停止を制御するとともに、ランプやスピーカ等の表示を制御する。
Inside the
スタートスイッチ30は、前述のように回転リール40の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ16の投入を条件に、または、「再遊技(Replay)」時には前遊技からの所定時間経過を条件に、リールユニット60の駆動を開始させるためのものである。
As described above, the
ストップスイッチ50は、前述のようにリールユニット60の駆動を停止させるためのものである。具体的には、ストップスイッチ50は、各回転リール40に対応した三個のスイッチから構成され、各回転リール40の下方に1個ずつ配置されているものである。回転リール40に対応したストップスイッチ50の操作により、当該対応した回転リール40の回転を停止するように設定されている。
The
メダルの投入若しくはベットスイッチ16の投入を条件に、または、「再遊技(Replay)」時には前遊技から所定時間経過を条件に、スタートスイッチ30を操作すると、リールユニット60が駆動され、三個の回転リール40が回転を開始する。その後、ストップスイッチ50の一個を操作すると、当該対応する回転リール40の回転が停止する。そして、ストップスイッチ50を三個全て操作すると、三個の回転リール40の回転が全て停止する。このとき、表示窓12の有効入賞ライン上に、予め設定された図柄61が停止すると、図示しないホッパーユニットを介して所定枚数のメダルが払い出される。なお、メダルを払い出す代わりに、クレジットしてもよい。
When the
前述の制御装置は、スタートスイッチ30及びストップスイッチ50の操作に基づき回転リール40の回転及び停止を制御する際に、予め定めた抽選確率に基づいて入賞か否かの入賞判定の抽選を行う入賞抽選手段を含む。この入賞抽選手段による抽選結果が入賞である場合に入賞フラグが成立し、この入賞フラグ成立中に、回転リール40の停止図柄の組み合わせが予め定められた入賞図柄と一致したことを条件に入賞が確定し、遊技者にメダルの払い出しや、特別遊技等の利益が付与されるように設定されている。
When the above-described control device controls the rotation and stop of the
図2はスロットマシン10の電気的な概略構造を示すブロック図である。この図において電源系統についての表示は省略されている。スロットマシン10は、その主要な処理装置としてメイン基板(第1処理部)1とこれからコマンドを受けて動作するサブ基板(第2処理部)2とを備える。
FIG. 2 is a block diagram showing an electrical schematic structure of the
メイン基板1は、遊技者の操作を受けて内部抽選を行ったり、リールの回転・停止やメダルの払い出しなどの遊技制御の処理を行うためのコマンドを生成するものである。メイン基板1は、予め設定されたプログラムに従って制御動作を行うCPUと、記憶手段であるROMおよびRAMを含む。
The
サブ基板2は、メイン基板1からコマンド信号を受けて内部抽選の結果を報知したりする各種演出等の遊技制御を作動させるためのものである。サブ基板2は、予め設定されたプログラムに従って制御動作を行うCPUと、記憶手段であるROMおよびRAMを含む。
The
本実施形態では、サブ基板2はメイン基板1からコマンドをうけ、これに従って演出等の処理を行う。コマンドの流れはメイン基板1からサブ基板2への一方のみであり、逆にサブ基板2からメイン基板1へコマンド等が出されることはない。
In the present embodiment, the
メイン基板1には乱数発生部20、スタートスイッチ30,ストップスイッチ50,リール駆動部70,リール位置検出回路71、ホッパー駆動部80及びホッパー81から払い出されたメダルの枚数を数えるためのメダル検出部82が接続されている。サブ基板2には液晶表示装置62の制御基板200、スピーカ基板201、LED基板202などの周辺基板(ローカル基板)が接続されている。以下、スタートスイッチ30,ストップスイッチ50を除く、これらの周辺基板/装置について説明する。
The
乱数発生部20は、一定範囲の乱数を発生させる乱数発生機能と、発生した乱数の中から任意の乱数を抽出するサンプリング機能を備えるものである。具体例を挙げればカウンタとラッチで構成されるものである。
The random
リール駆動部70は、3つのリール40を回転駆動する図示しないステッピングモータを駆動する回路である。各ステッピングモータはリール駆動回路70によって1−2相励磁されており、所定数のパルスの駆動信号が供給されるとそれぞれ1回転する。
The
リール位置検出回路71は、リール40の近傍に設けられてリール40の回転位置を検出するための図示しないホトセンサから出力パルス信号を受け、3つのリール40それぞれの回転位置を検出し、その検出信号を出力するものである。図示しないホトセンサは各リール40が一回転する毎に各リール40に設けられた遮蔽板を検出してリセットパルスを発生する。このリセットパルスはリール位置検出回路71を介してメイン基板1のCPUに与えられる。メイン基板1のRAM内には、各リール40について一回転の範囲内における回転位置に対応した計数値が格納されており、CPUはリセットパルスを受け取ると、RAM内に形成されたこの計数値を“0”にクリアする。このクリア処理により、各シンボルの移動表示と各ステッピングモータの回転との間に生じるずれが、一回転毎に解消されている。
The reel
ホッパー駆動部80は、メダルを収納するとともに指示された枚数のメダルを払い出すホッパー81のモーターを駆動する回路である。
The
メダル検出部82は、ホッパー81から払い出されるメダル数を計数するためのものである。メイン基板1のCPUは、このメダル検出部82から受けた実際に払い出しのあったメダル計数値が所定の配当枚数データに達した時に、ホッパー駆動部80による駆動を停止させ、メダル払い出しを終了させる。ホッパー駆動回路80,メダル検出部82により、遊技の結果に基づいて所定枚数のメダルが遊技者に払い出される。
The
液晶制御基板200は、液晶表示部62を駆動するための回路である。
スピーカ基板201は、図示しないスピーカを吹鳴駆動するための回路である。
LED基板202は、図示しない表示ランプやバックランプを駆動するための回路である。
The liquid
The
The LED substrate 202 is a circuit for driving a display lamp and a back lamp (not shown).
液晶表示装置62、図示しないスピーカや表示ランプ等は演出表示装置を構成する。この演出表示装置は、遊技者に入賞等を報知したり、いわゆるアシストタイム(AT)において、一定ゲーム間に特定の小役を台自体が何らかのアクションを伴ってユーザに教えるためのものである。
The liquid
図2において、Xは不正行為者によって遊技機に取り付けられた不正な装置である。不正な装置(不正基板)Xはメイン基板1とサブ基板2を接続するケーブルやコネクタに設けられることが多い。
In FIG. 2, X is an unauthorized device attached to the gaming machine by an unauthorized person. An unauthorized device (illegal substrate) X is often provided in a cable or connector that connects the
図3は、発明の実施の形態におけるメイン基板1からサブ基板2への信号伝送系のブロック図を示す。図3(a)は不正基板Xが取り付けられていない正常状態を示し、同図(b)は不正基板Xが取り付けられている状態を示す。図3の符号1a,2a、S1乃至S3、P,H,X1,X2,XHは図9で示したものと同一又は相当部分である。なお、図3において不正基板Xは配線Hに直列に接続されているが、並列に接続される場合もある。
FIG. 3 shows a block diagram of a signal transmission system from the
図3(a)(b)において、1bは、メイン基板1に設けられたアナログ電圧変換部である。アナログ電圧変換部1bは、メイン基板1のCPU、その周辺回路、ドライバICを含むロジックIC(1c)に使用されている電圧Aと異なり、かつ、配線Hに含まれていない電圧B(変換用電圧)に基づきロジックIC(1c)が出力するデジタル信号を遊技機に固有のアナログ信号に変換するものである。より具体的には、ロジックIC(1c)が出力するデジタル信号のHレベルの閾値及びLレベルの閾値を変換する。具体的な閾値は後述する(図4参照)。
3A and 3B,
ロジックICとは論理回路を構成するためのICであり、最も単純なものはANDゲートやORゲートやインバータなどを複数含むものであるが、本発明の実施の形態ではバッファやCPUなどもロジックICに含める。ロジックICは0と1の二進数のデータをその入力及び出力とするものであり、高い電圧値(Hレベル)を1に、低い電圧値(Lレベル)を0にそれぞれ割り当てる(正論理)。前記割り当てを逆にする場合もある(負論理)。具体的な電圧値は後述する(図4参照)。ロジックICはもっぱら0と1のいずれかを入出力する点を特徴とし、0と1の中間のレベル(電圧値)を入出力しない点でアナログ回路と異なる。 A logic IC is an IC for configuring a logic circuit, and the simplest one includes a plurality of AND gates, OR gates, inverters, and the like. In the embodiment of the present invention, a buffer, a CPU, and the like are also included in the logic IC. . The logic IC uses binary data of 0 and 1 as its input and output, and assigns a high voltage value (H level) to 1 and a low voltage value (L level) to 0 (positive logic). The assignment may be reversed (negative logic). Specific voltage values will be described later (see FIG. 4). A logic IC is characterized in that it exclusively inputs / outputs either 0 or 1 and differs from an analog circuit in that it does not input / output an intermediate level (voltage value) between 0 and 1.
デジタル信号とは、TTLやCMOSのような標準的なロジックICの入出力信号のことである。
本発明の実施の形態において、アナログ信号とは、前記デジタル信号を増幅し、一定の電圧値を加算あるいは減算し、及び/又は一定の電圧値でクリップ(ある一定値以上の電圧の信号のみを取り出すこと)あるいはクランプ(ある一定値以下の電圧の信号のみを取り出すこと)するなどにより得た信号のことであり、その結果、前記デジタル信号のHレベル又はLレベルの閾値が変更された信号のことである。アナログ電圧変換部1bの出力にはデジタル信号のHレベルとLレベル以外の電圧値が現れるため、当該出力はアナログ信号と見ることができる。
固有とは、遊技機又は遊技機の機種ごとに互いに異なることを意味する。
The digital signal is an input / output signal of a standard logic IC such as TTL or CMOS.
In an embodiment of the present invention, the analog signal means that the digital signal is amplified, a certain voltage value is added or subtracted, and / or clipped at a certain voltage value (only a signal having a voltage higher than a certain value). Or a signal obtained by clamping (extracting only a signal having a voltage equal to or lower than a certain value). As a result, the threshold of the digital signal is changed. That is. Since voltage values other than the H level and L level of the digital signal appear at the output of the
The term “unique” means different from each other for each type of gaming machine or gaming machine.
図3(a)(b)において、2bは、サブ基板2に設けられたアナログ電圧検出部である。アナログ電圧検出部2bは、電圧B(変換用電圧)に対応する閾値(閾値電圧)に基づき、前記固有のアナログ信号をデジタル信号に戻すものである。言い換えれば、アナログ電圧変換部1bで変換されたHレベルの閾値及びLレベルの閾値を元に戻すことにより、TTLやCMOSのロジックICに適合する標準のデジタル信号に戻す。
3A and 3B,
アナログ電圧変換部1bの出力は、配線Hによってアナログ電圧検出部2bに入力され、アナログ電圧検出部2bの出力はサブ基板2のCPU、その周辺回路、ドライバICを含むロジックIC(2c)に入力される。
The output of the analog
図3(a)(b)に示された信号伝送系の特徴は次の点にある。 The characteristics of the signal transmission system shown in FIGS. 3A and 3B are as follows.
(1)メイン基板1、サブ基板2の内部のロジックはTTLやCMOSなどの一般的なロジックである。すなわち、そのHレベルの閾値及びLレベルの閾値はTTLやCMOSの規格に適合するものである。
(1) The logic inside the
(2)アナログ電圧変換部1bの出力端、配線H及びアナログ電圧検出部2bの入力端には、本発明の実施の形態に係る遊技機に固有なアナログ信号が現れる。すなわち、そのHレベルの閾値及びLレベルの閾値はTTLやCMOSの規格に適合していない。これら閾値は、ロジックIC(1c)に供給される電源の電圧Aとは異なる電圧Bにより決定される。
(2) An analog signal unique to the gaming machine according to the embodiment of the present invention appears at the output terminal of the
(3)電圧Aは配線Hに含まれるが、アナログ電圧変換部1bに供給される電圧B及びアナログ電圧検出部2bに供給される閾値は配線Hに含まれない。
(3) Although the voltage A is included in the wiring H, the voltage B supplied to the analog
本発明の実施の形態によれば、図3(b)に示すように不正基板Xが取り付けられたとしても、信号を改竄することはできず、却ってメイン基板1からサブ基板2へ信号が伝達されなくなり、遊技機にエラー状態を引き起こすことになる。なぜなら、上記(2)で述べたように不正基板Xが取り付けられる部分では、本発明の実施の形態に係る遊技機に固有なアナログ信号になっており、市販のIC等で構成された不正基板Xでは信号S1乃至S3を正しく受信及び送信できないからである。なお、不正基板XにCPUを搭載し、プログラムで信号S1乃至S3を解析することも考えられなくはないが(基板が大きくなるなどの理由で不正行為は非常に実行しづらくなるが)、その場合でも変換を行うための電圧Bと、検出を行うための閾値のいずれも配線Hには含まれず、不正基板Xはそれを利用できないから、解析がうまくいったとしても正しい動作を行うことができない。例えば、配線Hに含まれる電圧A=+5V、配線Hに含まれない電圧B=+15V及び−15V(電源Bの電圧が複数の場合もあり得る)であり、信号S1乃至S3の最大レベル=+15V、最低レベル=−15V、Hレベルの閾値=+5V及びLレベルの閾値=−5V(閾値が複数の場合もある)とした場合、不正基板Xが得られるのは+5Vの電圧だけであり、マイナスの電圧を得られないから、−5Vと−15Vを必要とするLレベルの受信及び送信は不可能である。
According to the embodiment of the present invention, even if the illegal board X is attached as shown in FIG. 3B, the signal cannot be tampered with, and instead, the signal is transmitted from the
上記点に鑑み、不正基板Xが取り付けられるとメイン基板1からサブ基板2へ信号が伝達されなくなることを検出することで、配線Hに対して不正基板が接続されたことを判別可能である。例えば、信号S1乃至S3のいずれかが一定時間以上(例えば5分間)変換しない、すなわちずっとHレベル又はLレベルのままであることをロジックIC(2c)で判断したり、又は図示しないCPUで所定のプログラムを実行することで検出したとき、不正回路が接続されたとしてエラー報知を行うようにする。不正基板Xが信号の伝達を正しく行うためには、上記例の+5V、+15V及び−15Vの全ての電圧が必要であるが、+15V及び−15Vを不正基板Xで用意することは非常に困難である。
In view of the above points, it is possible to determine that the unauthorized board is connected to the wiring H by detecting that the signal is not transmitted from the
図4を参照して、アナログ電圧変換部1bでの変換例を説明する。図4において、TTLロジックICのHレベル及びLレベルは左側のようになっていて、電源電圧(電圧A)が+5Vで、0.8V以下がLレベル、2V以上がHレベルである。CMOSロジックICのHレベル及びLレベルは真中のようになっていて、電源電圧(電圧A)が+5Vで、1.5V以下がLレベル、3.5V以上がHレベルである。
With reference to FIG. 4, the conversion example in the
TTL又はCMOSの出力を増幅するとともにマイナス電圧を加えて固有のレベルに変換したものが図4(a)の右側に示されている。例えば、電圧=+15V及び−15Vで、−5V以下がLレベル、+5V以上がHレベルである。TTLとCMOSの出力範囲はせいぜい0〜+5Vであるから、図4(a)の右側の例のHレベルとLレベルのいずれの閾値をも超えることができない。したがって、TTL又はCMOSのICを用いた不正基板XでH及びLレベルを正しく判定することはできない。 FIG. 4A shows the right side of FIG. 4A in which the output of TTL or CMOS is amplified and a negative voltage is applied to convert it to a specific level. For example, when the voltages are + 15V and −15V, −5V or less is L level, and + 5V or more is H level. Since the output range of TTL and CMOS is 0 to +5 V at most, it cannot exceed both the threshold values of the H level and the L level in the example on the right side of FIG. Therefore, the illegal substrate X using a TTL or CMOS IC cannot correctly determine the H and L levels.
TTL又はCMOSの出力にプラス電圧を加えて固有のレベルに変換したものが図4(b)の右側に示されている。例えば、電圧=+2Vを加えて、2.5V以下がLレベル、5.5V以上がHレベルとする。この例についてもTTL又はCMOSのICを用いた不正基板XでHレベルを正しく判定することはできない。 The right side of FIG. 4B shows a TTL or CMOS output that is converted to a specific level by applying a positive voltage. For example, voltage = + 2V is applied, and 2.5V or less is set to L level, and 5.5V or more is set to H level. Also in this example, the H level cannot be correctly determined by the illegal substrate X using a TTL or CMOS IC.
図5にアナログ電圧変換部1bの一例を示す。信号S1〜S3に対して、ダイオードD1〜D3を介して電圧Bが加えられている。同図の例では3つの電圧B−1〜B−3が用意されていて、切換スイッチ(変換用電圧切換スイッチ)SW1で任意の電圧を選択するようになっている。なお、受信側のアナログ電圧検出部2bでは、同図の切換スイッチSW1で選択した電圧に対応する閾値を選択する必要がある。電圧Bが加えられた信号S1〜S3は増幅器(バッファ)A1〜A3に入力され、これらの出力が受信側のアナログ電圧検出部2bに入力されることになる。マイナスの電圧Bを加えるときは、極性が逆のダイオードを用意すればよい。なお、図5は一例であって、ICで構成された加算器や演算増幅器を用いてアナログ電圧変換部1bを構成することもできる。
FIG. 5 shows an example of the
メイン基板1のアナログ電圧変換部1bは、公知のCMOSロジックICを用いても、あるいはその出力電圧をトランジスタなどにより変換するものでも、いずれでも構わないが、出力インピーダンスを低くすることで不正基板Xを接続することによる信号改竄をしにくくなる効果を期待できる。
The
図6(a)にアナログ電圧検出部2bの一例を示す。これにコンパレータICを使用する場合には、送信側の信号HレベルとLレベルを検知する電圧を決定した後に回路定数を決定し、構成する。アナログ電圧変換部1bからの信号S1〜S3はそれぞれコンパレータCMP1〜CMP3に入力される。コンパレータCMP1〜CMP3には共通の閾値Thが与えられている。閾値Thは切換スイッチ(閾値電圧切換スイッチ)SW2で、切換スイッチSW1で選択されている電圧に対応する電圧を選択する(閾値が複数の場合もある)。選択された電圧Bから、例えば可変抵抗器VR1を使ってHレベル又はLレベルに適切な閾値(例えば、図4(a)の+5Vなど)を得る。なお、残りのレベルを判定する回路が必要であるが、図6では省略している。コンパレータCMP1〜CMP3の出力はTTL又はCMOSのロジックレベルに適合しているので、その出力をそのままロジックIC(2c)に入力することができる。
FIG. 6A shows an example of the
図6(b)にアナログ電圧検出部2bの他の例を示す。図6(a)のアナログ電圧検出部1bは、メイン基板1側の信号S1〜S3の数だけ回路を搭載したものであるが、図6(b)はアナログスイッチAS1で信号S1〜S3を順次切換を行い、その出力をひとつのコンパレータCMPに入力するものである。図6(b)によれば信号数がいくつであってもコンパレータCMPはひとつで済む。コンパレータCMP4と可変抵抗器VR2で生成される不正検出用閾値Th’は、不正基板Xが取り付けられるとメイン基板1からサブ基板2へ正しく信号が伝達されなくなることを検出することで、配線Hに対して不正回路が接続されたことを判別するための不正基板検出器2dである。不正基板検出器2dは、アナログ電圧検出部2bの入力が予め定められた範囲を超えたときにエラー信号を出力するものである。その動作を実現するために、遊技機で設定されている固有のHレベル及びLレベルとは区別できる、TTL又はCMOSのレベルを不正検出用閾値Th’として設定しておく。例えば、図4(b)の例では固有のLレベルで0Vの電圧を採りえないから、不正検出用閾値Th’をほぼ0V(例えば0.2V)に設定しておき、これよりも低くなったときにエラー信号を発生させる。
FIG. 6B shows another example of the
電圧の検出には、CPUに内蔵されるA/Dコンバータを使用することができる。図7(a)(b)にその例を示す。CPUのA/Dコンバータを使用する場合には、サブ基板2の制御プログラム内で変換されたデジタル値の閾値(上述のものと同じ又は対応するもの)を定め、これらに基づき信号のHレベル及びLレベルを決定する。 For voltage detection, an A / D converter built in the CPU can be used. An example is shown in FIGS. When the A / D converter of the CPU is used, a threshold value of the digital value converted in the control program of the sub-board 2 (the same as or corresponding to the above) is determined, and based on these, the signal H level and Determine the L level.
上記のように構成されたメイン基板1及びサブ基板2を使用し、固有のHレベル及びLレベルで通信を行うことで、不正基板を介しての通信を不可能にでき、その結果、信号の改竄を抑止することができる。
By using the
また、通信路に不正基板が接続された場合には電圧値が正常値と異なるため、その検知が可能となる。 In addition, when an unauthorized board is connected to the communication path, the voltage value is different from the normal value, so that detection is possible.
また、たとえ不正基板で固有のHレベル及びLレベルに適合する電圧を出力するように回路を構成しようとすると、その回路規模が大きくなるために不正基板の大型化が起こり、容易に筐体内で発見できるようになる。 Moreover, even if an attempt is made to configure a circuit so as to output a voltage that conforms to the inherent H level and L level of the unauthorized board, the circuit scale becomes large, and the unauthorized board increases in size. Be able to discover.
発明の実施の形態2.
アナログ電圧変換部1bへの電圧Bをメイン基板1のCPUで制御可能とし、アナログ電圧検出部2bへの閾値をサブ基板2のCPUで制御可能とすることにより、任意にHレベル及びLレベルを変化させることができ、さらに確実に不正基板Xを使用不可能にできる。
The voltage B to the analog
発明の実施の形態2に係る通信処理を図8のフローチャートを参照して説明する。 A communication process according to the second embodiment of the present invention will be described with reference to the flowchart of FIG.
S1:電圧Bの電圧値及び閾値を決定する。予測がつかないように、好ましくはランダムに決定する。 S1: The voltage value and threshold value of voltage B are determined. Preferably, it is determined randomly so that no prediction can be made.
S2:メイン基板1で電圧Bの電圧値を設定する。例えば、CPUにD/A変換器を接続するか、またはCPUのD/A端子を利用して、S1で決定した値に対応するアナログ電圧を発生し、これをアナログ電圧変換部1bに供給する。
S2: The voltage value of the voltage B is set on the
S3:サブ基板2へS1で決定した閾値を通知する。閾値に代えて電圧Bの電圧値を通知するようにしてもよい。この通知はメイン基板1とサブ基板2で予め約束された電圧Bと閾値を用いて行われる。デフォルトとして適当な電圧値と閾値を用意しておいてもよい。
S3: Notify the
S4:S3の通知に従い、サブ基板2で閾値を決定する。アナログ電圧検出部2bがコンパレータで構成されているときは、S2と同様にD/A変換器を使用する。アナログ電圧検出部2bがCPUのA/D端子であるときは、閾値のデータをそのまま使用することができる。
S4: The threshold value is determined by the sub-board 2 in accordance with the notification of S3. When the
S5:これ以降、新たに設定された電圧Bの電圧値及び閾値にしたがって通信を行う、すなわちデジタルのHレベル及びLレベルを判別する。 S5: Thereafter, communication is performed according to the voltage value and threshold value of the newly set voltage B, that is, the digital H level and L level are determined.
S1〜S4の処理は任意のタイミングで実行することができる。例えば、電源投入の際の初期設定の際に行うようにすれば、電源投入ごとにHレベル及びLレベルの閾値が変わるので不正行為はさらに困難になる。 The processing of S1 to S4 can be executed at an arbitrary timing. For example, if it is performed at the time of initial setting when power is turned on, the thresholds of the H level and the L level change each time the power is turned on, so that illegal acts become even more difficult.
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。 The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.
1 メイン基板(第1処理部)
1a コネクタ
1b アナログ電圧変換部
1c ロジックIC
2 サブ基板(第2処理部)
2a コネクタ
2b アナログ電圧検出部
2c ロジックIC
2d 不正基板検出器
10 スロットマシン
11 筐体
12 表示窓
13 図柄表示窓
16 ベットスイッチ
17 精算スイッチ
20 乱数発生部
30 スタートスイッチ
40 回転リール
42 リールテープ
50 ストップスイッチ
60 リールユニット
61 図柄
62 液晶表示部
70 リール駆動部
71 リール位置検出回路
80 ホッパー駆動部
81 ホッパー
82 メダル検出部
100 メダル投入口
200 液晶制御基板
201 スピーカ基板
202 LED基板
304 メダル払い出し口
311 メダル受け部(下皿)
A1〜3 増幅器(バッファ)
D1〜3 ダイオード
AS1 アナログスイッチ
CMP、CMP1〜4 コンパレータ
H 正規の配線
SW1、SW2 切換スイッチ
S1〜S3 信号線
P 電源線
VR1、VR2 可変抵抗器
X 不正な装置、不正基板
XH 不正な配線
1 Main board (first processing part)
2 Sub-board (second processing part)
2d
A1-3 Amplifier (Buffer)
D1 to 3 Diode AS1 Analog switch CMP, CMP1 to 4 Comparator H Regular wiring SW1, SW2 Changeover switch S1 to S3 Signal line P Power supply line VR1, VR2 Variable resistor X Unauthorized device, Unauthorized board XH Unauthorized wiring
Claims (8)
前記第1処理部に、前記第1処理部のロジックICに使用されている電圧と異なり、かつ、前記配線で前記第1処理部から前記第2処理部へ送られている電圧と異なる変換用電圧に基づき前記デジタル信号を遊技機に固有のアナログ信号に変換するアナログ電圧変換部を設け、
前記第2処理部に、前記変換用電圧に対応する閾値電圧に基づき前記固有のアナログ信号をデジタル信号に戻すアナログ電圧検出部を設け、
前記アナログ電圧変換部の出力は前記配線を通って前記アナログ電圧検出部に入力され、前記アナログ電圧検出部が出力する前記デジタル信号は前記第2処理部のロジックICに入力されることを特徴とする遊技機。 In response to the player's operation, internal lottery and winning determination are performed, and a first processing unit that performs game control in accordance with the winning, and a digital signal from the first processing unit and notification of the result of the internal lottery are included. In a gaming machine comprising: a second processing unit that performs game control; and a wiring for sending the digital signal from the first processing unit to the second processing unit.
The first processing unit has a conversion voltage different from the voltage used for the logic IC of the first processing unit and different from the voltage sent from the first processing unit to the second processing unit via the wiring. An analog voltage converter that converts the digital signal into an analog signal unique to the gaming machine based on the voltage is provided,
The second processing unit is provided with an analog voltage detection unit that returns the unique analog signal to a digital signal based on a threshold voltage corresponding to the conversion voltage,
The output of the analog voltage conversion unit is input to the analog voltage detection unit through the wiring, and the digital signal output from the analog voltage detection unit is input to a logic IC of the second processing unit. To play.
前記アナログ電圧検出部は、前記固有のアナログ信号を前記閾値電圧と比較することにより前記アナログ信号をデジタル信号のHレベル又はLレベルのいずれかに変換することを特徴とする請求項1記載の遊技機。 The analog voltage converter amplifies the digital signal based on the conversion voltage, adds or subtracts a predetermined voltage value, or clips or clamps the digital signal by a predetermined voltage value. Convert to analog signal,
2. The game according to claim 1, wherein the analog voltage detection unit converts the analog signal into either an H level or an L level of a digital signal by comparing the specific analog signal with the threshold voltage. Machine.
前記第1処理部のロジックICに使用されている電圧と異なり、かつ、前記配線に含まれている電圧と異なる変換用電圧及び前記変換用電圧に対応する閾値電圧を決定するステップと、
前記第1処理部から前記第2処理部へ前記閾値電圧を通知するステップと、
前記第1処理部のロジックICが出力するデジタル信号を前記変換用電圧に基づき遊技機に固有のアナログ信号に変換するステップと、
前記第2処理部で前記固有のアナログ信号を受信するステップと、
前記第2処理部で前記閾値電圧に基づき前記固有のアナログ信号をデジタル信号に戻すステップと、
戻された前記デジタル信号を前記第2処理部のロジックICに入力するステップと、を備える遊技機のデータ送信方法。 A game including an internal lottery and winning determination in response to a player's operation, and a game including notifying the result of the internal lottery by receiving a digital signal from the first processing unit and performing game control in accordance with the winning. Data is transmitted from the first processing unit to the second processing unit in a gaming machine including a second processing unit that performs control and a wiring for sending the digital signal from the first processing unit to the second processing unit A way to
Determining a conversion voltage different from a voltage used in the logic IC of the first processing unit and different from a voltage included in the wiring and a threshold voltage corresponding to the conversion voltage;
Notifying the threshold voltage from the first processing unit to the second processing unit;
Converting a digital signal output by the logic IC of the first processing unit into an analog signal unique to the gaming machine based on the conversion voltage;
Receiving the unique analog signal in the second processing unit;
Returning the unique analog signal to a digital signal based on the threshold voltage in the second processing unit;
And a step of inputting the returned digital signal to a logic IC of the second processing unit.
前記第1処理部のロジックICに使用されている電圧と異なり、かつ、前記配線に含まれている電圧と異なる変換用電圧及び前記変換用電圧に対応する閾値電圧を決定するステップと、
前記第1処理部から前記第2処理部へ前記閾値電圧を通知するステップと、
前記第1処理部のロジックICが出力するデジタル信号を前記変換用電圧に基づき遊技機に固有のアナログ信号に変換するステップと、
前記第1処理部から前記第2処理部へ前記固有のアナログ信号を送信するステップと、をコンピュータに実行させるためのプログラム。 A game including an internal lottery and winning determination in response to a player's operation, and a game including notifying the result of the internal lottery by receiving a digital signal from the first processing unit and performing game control in accordance with the winning. Data is transmitted from the first processing unit to the second processing unit in a gaming machine including a second processing unit that performs control and a wiring for sending the digital signal from the first processing unit to the second processing unit A program for causing a computer to execute a method for performing
Determining a conversion voltage different from a voltage used in the logic IC of the first processing unit and different from a voltage included in the wiring and a threshold voltage corresponding to the conversion voltage;
Notifying the threshold voltage from the first processing unit to the second processing unit;
Converting a digital signal output by the logic IC of the first processing unit into an analog signal unique to the gaming machine based on the conversion voltage;
A program for causing a computer to execute the step of transmitting the specific analog signal from the first processing unit to the second processing unit.
前記第2処理部で前記第1処理部から閾値電圧を受信するステップと、
前記第2処理部で前記第1処理部からアナログ信号を受信するステップと、
前記第2処理部で前記閾値電圧に基づき前記アナログ信号をデジタル信号に戻すステップと、
戻された前記デジタル信号を前記第2処理部のロジックICに供給するステップと、をコンピュータに実行させるためのプログラム。 A game including an internal lottery and winning determination in response to a player's operation, and a game including notifying the result of the internal lottery by receiving a digital signal from the first processing unit and performing game control in accordance with the winning. Data is transmitted from the first processing unit to the second processing unit in a gaming machine including a second processing unit that performs control and a wiring for sending the digital signal from the first processing unit to the second processing unit A program for causing a computer to execute a method for performing
Receiving a threshold voltage from the first processing unit at the second processing unit;
Receiving an analog signal from the first processing unit in the second processing unit;
Returning the analog signal to a digital signal based on the threshold voltage in the second processing unit;
A program for causing a computer to execute the step of supplying the returned digital signal to the logic IC of the second processing unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211954A JP4410170B2 (en) | 2005-07-21 | 2005-07-21 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005211954A JP4410170B2 (en) | 2005-07-21 | 2005-07-21 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007029110A true JP2007029110A (en) | 2007-02-08 |
JP4410170B2 JP4410170B2 (en) | 2010-02-03 |
Family
ID=37789091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005211954A Expired - Fee Related JP4410170B2 (en) | 2005-07-21 | 2005-07-21 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4410170B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010284370A (en) * | 2009-06-12 | 2010-12-24 | Ibf:Kk | Wrong act monitoring and recording system for game machine |
JP2013022096A (en) * | 2011-07-17 | 2013-02-04 | Olympia:Kk | Game machine |
JP2015047350A (en) * | 2013-09-02 | 2015-03-16 | 株式会社北電子 | Game machine |
JP2015167614A (en) * | 2014-03-05 | 2015-09-28 | 株式会社北電子 | Game machine |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7136481B2 (en) * | 2020-03-24 | 2022-09-13 | 株式会社大一商会 | game machine |
JP7136480B2 (en) * | 2020-03-24 | 2022-09-13 | 株式会社大一商会 | game machine |
-
2005
- 2005-07-21 JP JP2005211954A patent/JP4410170B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010284370A (en) * | 2009-06-12 | 2010-12-24 | Ibf:Kk | Wrong act monitoring and recording system for game machine |
JP2013022096A (en) * | 2011-07-17 | 2013-02-04 | Olympia:Kk | Game machine |
JP2015047350A (en) * | 2013-09-02 | 2015-03-16 | 株式会社北電子 | Game machine |
JP2015167614A (en) * | 2014-03-05 | 2015-09-28 | 株式会社北電子 | Game machine |
Also Published As
Publication number | Publication date |
---|---|
JP4410170B2 (en) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4498257B2 (en) | Game machine | |
JP4560423B2 (en) | Game machine | |
JP4410170B2 (en) | Game machine | |
JP2005027819A (en) | Game machine, and method and program for command communication in game machine | |
JP2008142483A (en) | Game machine, fraud detecting method in game machine, and program | |
JP2005027895A (en) | Game machine, game machine management device, and game parlor system | |
JP2006239319A (en) | Game machine, winning judgment method of game machine and program | |
JP2005058637A (en) | Device, method and program for detecting fraudulent wiring of game machine | |
JP6529726B2 (en) | Gaming machine | |
JP6529725B2 (en) | Gaming machine | |
JP4997442B2 (en) | Game machine | |
JP4167618B2 (en) | Game machine | |
JP2005304837A (en) | Reel type game machine | |
JP2007167247A (en) | Game machine, method of detecting opening/closing state of door of game machine, and program | |
JP2003310852A (en) | Game machine and game system | |
JP5224775B2 (en) | Game machine | |
JP5004711B2 (en) | Game machine | |
JP2006255179A (en) | Game management system | |
JP2008100109A (en) | Game machine and method and program for resetting electronic circuit in game machine | |
JP2015039548A (en) | Game machine and illegal act prevention program for game machine | |
JP2005168747A (en) | Game machine | |
JP4353527B2 (en) | Game machine | |
JP2005237866A (en) | Game machine, illegal act preventive method in game machine and program | |
JP2009233398A (en) | Game machine, game machine management device, and game parlor system | |
JP4227934B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4410170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |