JP2007028809A - Offset voltage detector of pwm converter - Google Patents
Offset voltage detector of pwm converter Download PDFInfo
- Publication number
- JP2007028809A JP2007028809A JP2005207924A JP2005207924A JP2007028809A JP 2007028809 A JP2007028809 A JP 2007028809A JP 2005207924 A JP2005207924 A JP 2005207924A JP 2005207924 A JP2005207924 A JP 2005207924A JP 2007028809 A JP2007028809 A JP 2007028809A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pwm converter
- offset voltage
- voltage
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、コンデンサインプット型の整流回路に主回路構成した三相PWMコンバータに係り、特に三相電源から主回路への入力電流を検出するホール素子型電流検出器のオフセット電圧異常判定とオフセット電圧補償をするためのオフセット電圧検出装置に関する。 The present invention relates to a three-phase PWM converter having a capacitor input type rectifier circuit as a main circuit, and in particular, an offset voltage abnormality determination and an offset voltage of a Hall element type current detector that detects an input current from a three-phase power source to the main circuit. The present invention relates to an offset voltage detection device for compensation.
三相PWMコンバータは、交流電源の相電圧と同位相にした正弦波状の入力電流に制御することで力率をほぼ1にできる。この主回路と制御装置の構成例を図6に示す。主回路構成としては、三相交流電源1に接続されたIGBT等のスイッチング素子で構成されるPWM整流回路2、コンデンサ3、負荷を有しており、三相交流電源1とPWM整流回路2との間には入力フィルタ4,この入力フィルタ4の電源側に備えられる電圧検出端につながる電源相電圧検出回路5,入力フィルタ4のPWM整流回路側に備えられる電流検出器HCTとその二相信号から三相分の電流検出信号を得る電流検出回路6を有する。また、PWM整流回路2の出力側には直流電圧検出回路7が備えられている。
The three-phase PWM converter can control the power factor to approximately 1 by controlling the input current in a sine wave shape having the same phase as the phase voltage of the AC power supply. A configuration example of the main circuit and the control device is shown in FIG. The main circuit configuration includes a
PWM整流回路2をスイッチング素子を制御するゲートドライブ回路8の制御には、上述の電源相電圧検出回路5による検出電圧Vr,Vs,Vt、電流検出回路6による検出電流Ir,Is,It、および直流電圧検出回路7による検出直流電圧Vdcが参照される。すなわち、直流電圧設定器9による設定値に直流電圧Vdcを加味し、電圧調整器10にて出力される値と電源電圧Vr,Vs,Vtとを掛算器11に入力し、得られた出力に検出電流Ir,Is,It(実際には電流に対応した電圧信号)を加え、電流調整器12,PWMロジック回路13を介してPWM整流回路2の各スイッチング素子の通電状態を制御し、所望の直流電圧値を得る。
Control of the gate drive circuit 8 that controls the switching element of the
このような構成の三相PWMコンバータは、入力相電流を電源相電圧と同位相の正弦波状に制御するには、電源相電圧検出と入力相電流検出が必要となる。 The three-phase PWM converter having such a configuration requires power supply phase voltage detection and input phase current detection in order to control the input phase current in the form of a sine wave having the same phase as the power supply phase voltage.
電源相電圧検出には電源周波数が通常50Hz又は60Hzであることからトランスを適用することで絶縁とレベル変換を容易に実現でき、堅牢な構造で故障発生の可能性も低い。 Since the power supply frequency is usually 50 Hz or 60 Hz for detecting the power supply phase voltage, insulation and level conversion can be easily realized by applying a transformer, and the possibility of occurrence of failure is low with a robust structure.
一方、入力相電流検出には、直流成分からPWM制御のスイッチング周波数(数kHz)成分を含んだ電流を検出するため、ホール素子を用いた電流検出器(ホールCT)が適用される。ホールCTは微弱な電圧を電子回路で増幅することに加えて、磁性材料を使っていることから、残留磁東の影響で、電流が0でも出力にオフセット電圧が発生する場合がある。このオフセット電圧の発生は、直流出力電圧のリップルや相電流の不平衡などを発生させる。 On the other hand, a current detector (Hall CT) using a Hall element is applied to input phase current detection in order to detect a current including a switching frequency (several kHz) component of PWM control from a DC component. Since the Hall CT uses a magnetic material in addition to amplifying a weak voltage with an electronic circuit, an offset voltage may be generated at the output even if the current is zero due to the influence of the residual magnetic east. The generation of the offset voltage causes a DC output voltage ripple, a phase current imbalance, and the like.
そこで、モータ駆動用インバータの電流制御系にオフセット補償手段を設けたものがある(例えば、特許文献1参照)。このオフセット電圧補償は、インバータの停止時に、ホールCTのオフセット分を計測/設定しておき、インバータの運転時にオフセット分設定値を電流検出信号から引き算することでオフセット補償を得る。 Therefore, there is one in which an offset compensation means is provided in the current control system of the motor drive inverter (see, for example, Patent Document 1). The offset voltage compensation is obtained by measuring / setting the offset amount of the Hall CT when the inverter is stopped, and subtracting the offset set value from the current detection signal when the inverter is operating.
また、ホールCTの異常/故障発生は、過電流発生やPWM整流回路のスイッチング素子の破損にもなるため、インバータ負荷の運転停止(ゲート遮断、開閉器の解列)時にホールCTの検出電流(電圧)がほぼ零にあるか否かから異常の有無を判定するものがある(例えば、特許文献2参照)。
前記のように、モータ駆動用のインバータでは、ホールCTのオフセット電圧を検出するため、ホールCTに電流が流れないインバータ停止中(ゲート遮断中)の出力を計測し、判定閾値を超えた場合に異常と判定し、警報出力することが一般的である。また、インバータの停止中にオフセット分を計測しておくことで電流制御の補償ができる。 As described above, in the inverter for driving the motor, in order to detect the offset voltage of the Hall CT, when the output is stopped while the current does not flow to the Hall CT (when the gate is shut off), and the judgment threshold is exceeded, It is common to determine that there is an abnormality and output an alarm. Further, current control can be compensated by measuring the offset while the inverter is stopped.
しかし、三相PWMコンバータでは直流電圧を一定に制御する動作を停止(スイッチング素子のゲート遮断)していても、直流回路に負荷が接続されていると、コンデンサインプット型の整流回路として交流電源側からホールCTに電流が流れ続けるため、モータ駆動用のインバータと同じ異常判定方式は適用できない。 However, in the three-phase PWM converter, even if the operation for controlling the DC voltage to be constant is stopped (the gate of the switching element is cut off), if a load is connected to the DC circuit, the capacitor input type rectifier circuit will be connected to the AC power supply side. Therefore, the same abnormality determination method as the motor drive inverter cannot be applied.
これには、三相PWMコンバータの負荷を切り離し操作すれば、オフセット電圧計測および異常の有無を判定できるが、負荷開閉器の設置が必須となるし、オフセット電圧検出毎に負荷開閉器の制御/操作が必要となる。 For this purpose, if the load of the three-phase PWM converter is disconnected, the offset voltage can be measured and the presence or absence of an abnormality can be determined. However, it is essential to install a load switch. Operation is required.
また、モータ駆動インバータでも同様になるが、三相PWMコンバータの運転中に、温度変化等によってホールCTのオフセット電圧が変動した場合には異常判定ができないし、誤ったオフセット電圧補償になる。 The same applies to motor-driven inverters. However, when the offset voltage of the Hall CT fluctuates due to a temperature change or the like during the operation of the three-phase PWM converter, an abnormality determination cannot be made and erroneous offset voltage compensation is performed.
本発明の目的は、上記の課題を解決して、ホールCTのオフセット電圧異常の判定、さらにはオフセット電圧補償ができるようにした三相PWMコンバータのオフセット電圧検出装置を提供することにある。 An object of the present invention is to provide an offset voltage detection device for a three-phase PWM converter that solves the above-described problems and is capable of determining an offset voltage abnormality of the Hall CT and further compensating for the offset voltage.
本発明は、前記の課題を解決するため、三相PWMコンバータのホールCTに電流が流れていない時点でホールCTのオフセット電圧を記録または記憶し、この記録または記憶した値と判定閾値の比較によりオフセット電圧異常を判定、さらには記録または記憶したオフセット電圧によるオフセット電圧補償制御を可能にするもので、以下の構成を特徴とする。 In order to solve the above problems, the present invention records or stores the offset voltage of the Hall CT at the time when no current flows in the Hall CT of the three-phase PWM converter, and compares the recorded or stored value with a determination threshold value. An offset voltage abnormality can be determined, and offset voltage compensation control can be performed using a recorded or stored offset voltage.
(1)コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
三相PWMコンバータ主回路の三相電源電圧の遮断時に、前記電流検出回路の出力を前記ホール素子型電流検出器のオフセット電圧として不揮発性メモリに記録する手段と、
三相PWMコンバータ主回路の三相電源の投入時に、前記不揮発性メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とする。
(1) A three-phase PWM converter main circuit configured as a capacitor input type rectifier circuit, and a current detection device that detects an input current from the three-phase power source to the main circuit by a Hall element type current detector and a current detection circuit. And a three-phase PWM converter comprising a control device for controlling the PWM converter main circuit to a power factor of 1,
Means for recording the output of the current detection circuit in a non-volatile memory as an offset voltage of the Hall element type current detector when the three-phase power supply voltage of the main circuit of the three-phase PWM converter is interrupted;
When the three-phase power supply of the three-phase PWM converter main circuit is turned on, the current detection circuit output value read from the non-volatile memory is compared with a determination threshold, and when the determination threshold is exceeded, the Hall element type current detection is performed. Means for determining that the offset voltage of the device is abnormal.
(2)コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
三相PWMコンバータ主回路の動作停止中に、該コンバータの三相電源相電圧が零レベルを通過したタイミングから所定の遅延時間後の前記電流検出回路出力を、前記ホール素子型電流検出器のオフセット電圧としてメモリに記録または記憶する手段と、
前記メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とする。
(2) A three-phase PWM converter main circuit configured as a capacitor input type rectifier circuit, and a current detection device that detects an input current from the three-phase power source to the main circuit by a Hall element type current detector and a current detection circuit. And a three-phase PWM converter comprising a control device for controlling the PWM converter main circuit to a power factor of 1,
While the operation of the main circuit of the three-phase PWM converter is stopped, the output of the current detection circuit after a predetermined delay time from the timing when the three-phase power supply phase voltage of the converter has passed the zero level is the offset of the Hall element type current detector. Means for recording or storing in the memory as a voltage;
A means for comparing the value of the current detection circuit output read from the memory with a determination threshold and determining that the offset voltage of the Hall element type current detector is abnormal when the determination threshold is exceeded. Features.
(3)コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
三相PWMコンバータ主回路の動作中に、電源相電圧が零レベルを通過するタイミングで前記電流検出回路出力を前記ホール素子型電流検出器のオフセット電圧としてメモリに連続的に記憶する手段と、
前記メモリに記憶された値の平均値または移動平均値を求める手段と、
前記平均値または移動平均値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とする。
(3) A three-phase PWM converter main circuit configured as a capacitor input type rectifier circuit, and a current detection device for detecting an input current from the three-phase power source to the main circuit by a Hall element type current detector and a current detection circuit. And a three-phase PWM converter comprising a control device for controlling the PWM converter main circuit to a power factor of 1,
Means for continuously storing the current detection circuit output as an offset voltage of the Hall element type current detector in a memory at a timing when the power supply phase voltage passes through a zero level during operation of the three-phase PWM converter main circuit;
Means for obtaining an average value or a moving average value of the values stored in the memory;
A means for comparing the average value or the moving average value with a determination threshold value and determining that the offset voltage of the Hall element current detector is abnormal when the determination threshold value is exceeded.
(4)前記制御装置は、前記メモリから読み出した値、または前記平均値または移動平均値を、前記ホール素子型電流検出器のオフセット電圧補償信号としてオフセット補償制御を行う手段を備えたことを特徴とする。 (4) The control device includes means for performing offset compensation control using the value read from the memory or the average value or moving average value as an offset voltage compensation signal of the Hall element current detector. And
以上のとおり、本発明によれば、三相PWMコンバータのホールCTに電流が流れていない時点でホールCTのオフセット電圧を記録または記憶し、この記録または記憶した値と判定閾値の比較によりオフセット電圧異常を判定、さらには記録または記憶したオフセット電圧によるオフセット電圧補償制御を可能にするため、三相PWMコンバータに負荷装置を接続した状態で、ホールCT型電流検出器または電流検出回路の異常を検出することができる。また、三相PWMコンバータのホールCTによるオフセット補償ができる。 As described above, according to the present invention, the offset voltage of the hall CT is recorded or stored at the time when no current flows in the hall CT of the three-phase PWM converter, and the offset voltage is compared by comparing the recorded or stored value with the determination threshold value. To detect an abnormality and to enable offset voltage compensation control using the recorded or stored offset voltage, an abnormality of the Hall CT type current detector or current detection circuit is detected with the load device connected to the three-phase PWM converter. can do. Moreover, offset compensation by Hall CT of the three-phase PWM converter can be performed.
また、三相PWMコンバータの運転中に、温度変化等によってホールCTのオフセット電圧が変動した場合にも異常判定ができるし、誤ったオフセット電圧補償を起こすことは無い。 Further, even when the offset voltage of the Hall CT fluctuates due to a temperature change or the like during the operation of the three-phase PWM converter, an abnormality determination can be made and no erroneous offset voltage compensation occurs.
(実施形態1)
図1は、本発明の実施形態を示し、図6と同等の部分は同一符号で示す。PWM制御装置20は、例えば、図6におけるゲートドライブ回路8、直流電圧設定器9、電圧調整器10、掛算器11、電流調整器12およびPWMロジック回路13を含めた機能構成にされるものであり、具体的にはハードウェア構成又は制御用コンピュータとそのソフトウェア構成で実現される。
(Embodiment 1)
FIG. 1 shows an embodiment of the present invention, and parts equivalent to those in FIG. The
本実施形態は、三相PWMコンバータの三相電源の遮断時に電流検出回路の出力(Ir,It分)を不揮発性メモリに記録しておき、三相PWMコンバータの次回の電源投入時に不揮発性メモリから電流検出回路出力の記録値を読み出し、判定閾値と比較した結果、判定閾値を超えていた場合は警報出力する。また、不揮発性メモリの記録値を制御装置のオフセット補償値としてオフセット補償を行う。 In the present embodiment, the output (Ir, It) of the current detection circuit is recorded in the nonvolatile memory when the three-phase power supply of the three-phase PWM converter is shut off, and the nonvolatile memory is stored at the next power-on of the three-phase PWM converter. As a result of reading the recorded value of the current detection circuit output from and comparing with the determination threshold value, an alarm is output if the determination threshold value is exceeded. Further, offset compensation is performed using the recorded value of the nonvolatile memory as the offset compensation value of the control device.
図1において、A/D変換器21は、電流検出回路6で検出する入力電流Ir,Itをそれぞれディジタル値に変換する。不揮発性メモリ22は、A/D変換器21の出力をホールCTのオフセット電圧として記録する。電源遮断判定部23は、三相PWMコンバータの電源電圧の遮断を判定し、この判定出力を不揮発性メモリ22の記録制御指令とする。比較部24は、三相PWMコンバータの次回の電源投入時に不揮発性メモリから電流検出回路出力の記録値を読み出し、判定閾値と比較した結果、判定閾値を超えていた場合は警報出力する。制御装置20は、比較部24の比較結果で記録値が正常であれば、メモリ22の記録値をオフセット電圧補償値として設定し、オフセット補償したPWMコンバータ制御を行う。
In FIG. 1, an A /
電源遮断判定部23による三相PWMコンバータの電源電圧の遮断判定は、三相PWMコンバータ動作を停止し、交流電源からの電源供給がなくなったことで判定し、これには下記の3条件が成立したことで判定する。
The power cutoff judgment of the three-phase PWM converter by the power
(a)直流電圧検出回路の電圧信号が、一旦判定閾値より大きくなったことがある。 (A) The voltage signal of the DC voltage detection circuit may once become larger than the determination threshold value.
(b)電源相電圧検出回路の電圧信号が消失した。 (B) The voltage signal of the power supply phase voltage detection circuit disappeared.
(c)直流電圧検出回路の電圧信号が、判定閾値より小さくなった。 (C) The voltage signal of the DC voltage detection circuit is smaller than the determination threshold value.
なお、(a)の条件を付加しているのは、電源投入直後に(b)と(c)の条件が成立するタイミングがあり、直流部のコンデンサの充電が完了するまでの期間、大きな突入電流を検出してしまうことを避けるためである。 Note that the condition (a) is added because there is a timing when the conditions (b) and (c) are satisfied immediately after the power is turned on, and a large inrush occurs until the charging of the capacitor of the DC unit is completed. This is to avoid detecting the current.
本実施形態によれば、オフセット電圧の記録がPWMコンバータの電源遮断時のみとなるため、制御電源が消失する前に不揮発性メモリ22にオフセット電圧値を記録させておき、次回の電源投入時にオフセット電圧値をメモリ22から読出し、判定閾値を超えていた場合にオフセット電圧異常の警報出力を得ることができる。また、オフセット電圧が正常であれば、メモリ22に記録したオフセット電圧値を使ってオフセット電圧補償制御ができる。また、従来のように、負荷開閉器を使ったその開放制御/操作によるオフセット電圧検出を不要にする。
According to the present embodiment, since the offset voltage is recorded only when the power of the PWM converter is shut down, the offset voltage value is recorded in the
なお、A/D変換器21と不揮発性メモリ22は、制御装置20をコンピュータ構成とする場合にはそれに内蔵するものを利用することができる。また、比較部24と電源遮断判定部23は制御装置20に搭載するコンピュータのソフトウェア処理で実現される。
The A /
また、警報出力としては、ブザーの鳴動や表示器の点滅など、オペレータが認識できるもの、さらには制御装置がもつ保護機能を起動させるものとする。 As alarm output, an alarm that can be recognized by the operator, such as a buzzer and a blinking indicator, and a protective function of the control device are activated.
(実施形態2)
図2は、本発明の他の実施形態を示し、図1と異なる部分は電源遮断判定部23に代えて、遅延タイミング発生回路25を設けた点にある。
(Embodiment 2)
FIG. 2 shows another embodiment of the present invention. The difference from FIG. 1 is that a delay
本実施形態は、三相PWMコンバータの停止中に、電源相電圧が零レベルを通過したタイミングから所定の遅延時間(例えば、50Hz電源では2ms,60Hz電源では1.7ms)後の電流検出回路出力を不揮発性メモリに記録し、メモリの記録値と判定閾値と比較し、判定閾値を超えていた場合はオフセット電圧異常の警報を出力する。また、不揮発性メモリの記録値を制御装置のオフセット補償値としてオフセット補償を行う。 In this embodiment, the current detection circuit output after a predetermined delay time (for example, 2 ms for a 50 Hz power supply and 1.7 ms for a 60 Hz power supply) from the timing when the power supply phase voltage passes the zero level while the three-phase PWM converter is stopped. Is recorded in the non-volatile memory, and the recorded value of the memory is compared with a determination threshold value, and if the determination threshold value is exceeded, an alarm for an abnormal offset voltage is output. Further, offset compensation is performed using the recorded value of the nonvolatile memory as the offset compensation value of the control device.
遅延タイミング発生回路25は、三相PWMコンバータの動作停止中信号が与えられている状態で、電源相電圧検出回路5の各相検出電圧Vr,Vtの零レベル通過を検出し、この検出時点から上記の遅延時間だけおくれたタイミング信号を発生し、不揮発性メモリ22への記録指令とする。
The delay
三相PWMコンバータの動作停止中の電源相電圧波形と相電流の関係は、コンデンサインプット型の整流器と同じで、図3や図4に示すように、負荷が接続された状態にあっても、各相電圧の零クロス位相から30degから45deg程度までの領域では電流が流れない。そこで、三相PWMコンバータの動作停止中に、電源相電圧が零レベルを通過してから所定時間(例えば、50Hz電源では2ms,60Hz電源では1.7ms)後のオフセット電圧を記録することができる。 The relationship between the power supply phase voltage waveform and the phase current when the operation of the three-phase PWM converter is stopped is the same as that of the capacitor input type rectifier, and as shown in FIGS. 3 and 4, even if the load is connected, No current flows in the region from 30 deg to 45 deg from the zero cross phase of each phase voltage. Therefore, while the operation of the three-phase PWM converter is stopped, it is possible to record an offset voltage after a predetermined time (for example, 2 ms for a 50 Hz power source and 1.7 ms for a 60 Hz power source) after the power source phase voltage passes through the zero level. .
本実施形態によれば、三相PWMコンバータの動作停止中に、電流検出器または電流検出回路の異常を検出することができる。また、三相PWMコンバータのオフセット電圧補償を行うことができる。また、従来のように、負荷開閉器を使ったその開放制御/操作によるオフセット電圧検出を不要にする。 According to the present embodiment, an abnormality of the current detector or the current detection circuit can be detected while the operation of the three-phase PWM converter is stopped. Moreover, offset voltage compensation of the three-phase PWM converter can be performed. Further, as in the prior art, it is unnecessary to detect an offset voltage by opening control / operation using a load switch.
なお、実施形態では、ホール素子型電流検出器のオフセット電圧として不揮発性メモリに記録する場合を示したが、制御電源の停止を伴わない場合はRAMに記憶しておくこともできる。 In the embodiment, the case where the offset voltage of the Hall element type current detector is recorded in the nonvolatile memory has been described. However, if the control power supply is not stopped, it can be stored in the RAM.
(実施形態3)
図5は、本発明の他の実施形態を示し、図2と異なる部分は遅延タイミング発生回路25に代えて、零レベル検出回路26を設け、不揮発性メモリ22に代えてRAM27によるオフセット値の連続した記憶/更新をし、このオフセット値の平均値を移動平均演算部28で求め、この移動平均値で異常判定する点にある。
(Embodiment 3)
FIG. 5 shows another embodiment of the present invention. The difference from FIG. 2 is that a zero
本実施形態は、三相PWMコンバータの動作中に、電源相電圧が零レベルを通過するタイミングで電流検出回路出力をメモリに連続的に記録し、その値の移動平均値を求め、この平均値が判定閾値を超えた場合はオフセット電圧異常の警報を出力する。また、平均値を制御装置のオフセット補償値としてオフセット補償を行う。 In this embodiment, during the operation of the three-phase PWM converter, the current detection circuit output is continuously recorded in the memory at the timing when the power supply phase voltage passes through the zero level, the moving average value of the value is obtained, and this average value is obtained. When the value exceeds the determination threshold, an offset voltage abnormality alarm is output. Further, offset compensation is performed using the average value as the offset compensation value of the control device.
三相PWMコンバータの力率1の制御が正常に行われていれば、入力相電流は電源相電圧と同位相の正弦波状となるため、電源相電圧が零レベルを通過するタイミングでは、入力相電流も零である。そこで、電源相電圧が零レベルを通過するタイミングでのホールCT出力を記録する。ただし、本実施形態ではホールCT出力にスイッチングに伴うリップル成分が重畳していることから、零レベル通過時の記録を連続的に行い、その平均値を異常判定用のオフセット電圧とすることでリップル分を相殺した検出を得る。 If the control of the power factor 1 of the three-phase PWM converter is normally performed, the input phase current is a sine wave having the same phase as the power supply phase voltage. Therefore, at the timing when the power supply phase voltage passes through the zero level, the input phase current The current is also zero. Therefore, the Hall CT output at the timing when the power supply phase voltage passes through the zero level is recorded. However, in this embodiment, since the ripple component accompanying switching is superimposed on the Hall CT output, the recording at the time of passing through the zero level is continuously performed, and the average value is used as the offset voltage for abnormality determination, thereby causing the ripple. Get detection offsetting minutes.
本実施形態によれば、三相PWMコンバータの動作中(負荷接続状態)にも、電流検出器または電流検出回路の異常を検出することができると共に、この検出値を基にオフセット電圧補償を行うことができる。また、三相PWMコンバータの運転中に周期的にホールCTの異常を判定することができ、温度変化等によるホールCTのオフセット電圧異常を連続的に監視でき、さらにオフセット電圧変動に応じたオフセット補償ができる。 According to the present embodiment, an abnormality of the current detector or the current detection circuit can be detected even during the operation of the three-phase PWM converter (load connection state), and offset voltage compensation is performed based on the detected value. be able to. In addition, the abnormality of the Hall CT can be determined periodically during the operation of the three-phase PWM converter, the abnormality of the Hall CT offset voltage due to temperature change etc. can be continuously monitored, and the offset compensation according to the offset voltage fluctuation Can do.
なお、本実施形態において、移動平均値に代えて、複数回の連続した検出値の平均値とすることもできる。 In the present embodiment, instead of the moving average value, an average value of a plurality of continuous detection values may be used.
1 三相交流電源
2 PWM整流回路
3 コンデンサ
4 入力フィルタ
5 電源相電圧検出回路
6 入力電流検出回路
7 直流電圧検出回路
20 PWM制御装置
21 A/D変換器
22 不揮発性メモリ
23 電源遮断判定部
24 比較部
25 遅延タイミング発生回路
26 零レベル検出回路
27 RAM
28 移動平均演算部
DESCRIPTION OF SYMBOLS 1 Three-phase alternating
28 Moving average calculator
Claims (4)
三相PWMコンバータ主回路の三相電源電圧の遮断時に、前記電流検出回路の出力を前記ホール素子型電流検出器のオフセット電圧として不揮発性メモリに記録する手段と、
三相PWMコンバータ主回路の三相電源の投入時に、前記不揮発性メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とするPWMコンバータのオフセット電圧検出装置。 A three-phase PWM converter main circuit configured in a capacitor input type rectifier circuit, and a current detection device for detecting an input current from a three-phase power source to the main circuit by a Hall element type current detector and a current detection circuit, In a three-phase PWM converter comprising a control device for controlling the PWM converter main circuit to a power factor of 1,
Means for recording the output of the current detection circuit in a non-volatile memory as an offset voltage of the Hall element type current detector when the three-phase power supply voltage of the main circuit of the three-phase PWM converter is interrupted;
When the three-phase power supply of the three-phase PWM converter main circuit is turned on, the current detection circuit output value read from the non-volatile memory is compared with a determination threshold, and when the determination threshold is exceeded, the Hall element type current detection is performed. An offset voltage detecting device for a PWM converter, characterized by comprising means for determining that the offset voltage of the converter is abnormal.
三相PWMコンバータ主回路の動作停止中に、該コンバータの三相電源相電圧が零レベルを通過したタイミングから所定の遅延時間後の前記電流検出回路出力を、前記ホール素子型電流検出器のオフセット電圧としてメモリに記録または記憶する手段と、
前記メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とするPWMコンバータのオフセット電圧検出装置。 A three-phase PWM converter main circuit configured in a capacitor input type rectifier circuit, and a current detection device for detecting an input current from a three-phase power source to the main circuit by a Hall element type current detector and a current detection circuit, In a three-phase PWM converter comprising a control device for controlling the PWM converter main circuit to a power factor of 1,
While the operation of the main circuit of the three-phase PWM converter is stopped, the output of the current detection circuit after a predetermined delay time from the timing when the three-phase power supply phase voltage of the converter has passed the zero level is the offset of the Hall element type current detector. Means for recording or storing in the memory as a voltage;
A means for comparing the value of the current detection circuit output read from the memory with a determination threshold and determining that the offset voltage of the Hall element type current detector is abnormal when the determination threshold is exceeded. A PWM converter offset voltage detection device.
三相PWMコンバータ主回路の動作中に、電源相電圧が零レベルを通過するタイミングで前記電流検出回路出力を前記ホール素子型電流検出器のオフセット電圧としてメモリに連続的に記憶する手段と、
前記メモリに記憶された値の平均値または移動平均値を求める手段と、
前記平均値または移動平均値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とするPWMコンバータのオフセット電圧検出装置。 A three-phase PWM converter main circuit configured in a capacitor input type rectifier circuit, and a current detection device for detecting an input current from a three-phase power source to the main circuit by a Hall element type current detector and a current detection circuit, In a three-phase PWM converter comprising a control device for controlling the PWM converter main circuit to a power factor of 1,
Means for continuously storing the current detection circuit output as an offset voltage of the Hall element type current detector in a memory at a timing when the power supply phase voltage passes through a zero level during operation of the three-phase PWM converter main circuit;
Means for obtaining an average value or a moving average value of the values stored in the memory;
The PWM comprising: a means for comparing the average value or the moving average value with a determination threshold and determining that the offset voltage of the Hall element current detector is abnormal when the determination threshold is exceeded. Converter offset voltage detector.
The control device includes means for performing offset compensation control using a value read from the memory, or the average value or moving average value as an offset voltage compensation signal of the Hall element type current detector. Item 4. The offset voltage detection device for a PWM converter according to any one of Items 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207924A JP4720334B2 (en) | 2005-07-19 | 2005-07-19 | Offset converter for PWM converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207924A JP4720334B2 (en) | 2005-07-19 | 2005-07-19 | Offset converter for PWM converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007028809A true JP2007028809A (en) | 2007-02-01 |
JP4720334B2 JP4720334B2 (en) | 2011-07-13 |
Family
ID=37788832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005207924A Expired - Fee Related JP4720334B2 (en) | 2005-07-19 | 2005-07-19 | Offset converter for PWM converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4720334B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112776A (en) * | 2015-12-18 | 2017-06-22 | 三菱重工業株式会社 | Converter device, drive control device, motor, and compressor |
CN107291043A (en) * | 2016-03-30 | 2017-10-24 | 上海微电子装备(集团)股份有限公司 | A kind of servo-control system and its slide-back method with slide-back |
CN108322192A (en) * | 2018-03-29 | 2018-07-24 | 深圳信息职业技术学院 | A kind of switched capacitor amplifier of offset compensation and finite gain compensation |
JP2018207570A (en) * | 2017-05-30 | 2018-12-27 | 株式会社富士通ゼネラル | Power conversion device |
JP2019193383A (en) * | 2018-04-23 | 2019-10-31 | 株式会社日立製作所 | Power converter and abnormality detection method |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9509207B2 (en) | 2012-11-14 | 2016-11-29 | Posco Energy Co., Ltd | Apparatus for compensating for ripple and offset of inverter and method therefor |
KR101499889B1 (en) * | 2012-12-11 | 2015-03-06 | 포스코에너지 주식회사 | A method and an apparatus compensating offset of a signal controlling an inverter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170799A (en) * | 1993-12-10 | 1995-07-04 | Hitachi Ltd | Method and apparatus for controlling a.c. motor and correcting method for motor current |
JPH0937552A (en) * | 1995-07-19 | 1997-02-07 | Meidensha Corp | Pwm converter |
JP2003121479A (en) * | 2001-10-17 | 2003-04-23 | Mitsubishi Heavy Ind Ltd | Current detector and photovoltaic power generator |
JP2004032914A (en) * | 2002-06-26 | 2004-01-29 | Mitsubishi Electric Corp | System interconnection inverter and system interconnection system using the same |
-
2005
- 2005-07-19 JP JP2005207924A patent/JP4720334B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170799A (en) * | 1993-12-10 | 1995-07-04 | Hitachi Ltd | Method and apparatus for controlling a.c. motor and correcting method for motor current |
JPH0937552A (en) * | 1995-07-19 | 1997-02-07 | Meidensha Corp | Pwm converter |
JP2003121479A (en) * | 2001-10-17 | 2003-04-23 | Mitsubishi Heavy Ind Ltd | Current detector and photovoltaic power generator |
JP2004032914A (en) * | 2002-06-26 | 2004-01-29 | Mitsubishi Electric Corp | System interconnection inverter and system interconnection system using the same |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017112776A (en) * | 2015-12-18 | 2017-06-22 | 三菱重工業株式会社 | Converter device, drive control device, motor, and compressor |
CN107291043A (en) * | 2016-03-30 | 2017-10-24 | 上海微电子装备(集团)股份有限公司 | A kind of servo-control system and its slide-back method with slide-back |
CN107291043B (en) * | 2016-03-30 | 2019-10-25 | 上海微电子装备(集团)股份有限公司 | A kind of servo-control system and its slide-back method with slide-back |
JP2018207570A (en) * | 2017-05-30 | 2018-12-27 | 株式会社富士通ゼネラル | Power conversion device |
CN108322192A (en) * | 2018-03-29 | 2018-07-24 | 深圳信息职业技术学院 | A kind of switched capacitor amplifier of offset compensation and finite gain compensation |
JP2019193383A (en) * | 2018-04-23 | 2019-10-31 | 株式会社日立製作所 | Power converter and abnormality detection method |
Also Published As
Publication number | Publication date |
---|---|
JP4720334B2 (en) | 2011-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4151651B2 (en) | Inverter device | |
JP4720334B2 (en) | Offset converter for PWM converter | |
JP5274236B2 (en) | Three-phase inverter power circuit protection device | |
CN109601022B (en) | Inverter device and method for detecting abnormality of inverter device | |
JP5728914B2 (en) | Inverter device | |
JP6257331B2 (en) | Inverter device | |
US20150103449A1 (en) | Motor protection device, motor protection method, and motor control system using the same | |
JP4576407B2 (en) | Set parallel configuration power converter and elevator system using the same | |
JP2009011042A (en) | Method for protecting rush current prevention circuits, and inverter device | |
WO2017154334A1 (en) | Inverter device | |
EP1131873B1 (en) | A system and a method for protecting an electric motor and its control circuit, and an electric motor | |
CN111010051A (en) | Motor driving device | |
US11223194B2 (en) | Motor control apparatus including protection mechanism | |
JP6420381B2 (en) | Motor drive device | |
US10072666B2 (en) | Hermetic compressor driving device | |
JP2018182778A (en) | Motor drive device | |
JP2006304456A (en) | Power converter | |
JP5282064B2 (en) | Motor drive circuit and motor control device with failure detection function for inrush current suppression circuit | |
JP2005354773A (en) | Motor drive control device | |
JP7517168B2 (en) | Fault detection device and fault detection method for three-phase current detection unit | |
JP2003235154A (en) | Open-phase detection apparatus for three-phase ac power supply | |
JP2001157460A (en) | Method for detecting failure in current detector | |
JP2005224031A (en) | Motor-driving device | |
JP6680103B2 (en) | Abnormality detection device, motor control device and abnormality detection method, | |
JP2011108455A (en) | Electronic breaker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4720334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |