JP2007027597A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2007027597A JP2007027597A JP2005210856A JP2005210856A JP2007027597A JP 2007027597 A JP2007027597 A JP 2007027597A JP 2005210856 A JP2005210856 A JP 2005210856A JP 2005210856 A JP2005210856 A JP 2005210856A JP 2007027597 A JP2007027597 A JP 2007027597A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- supply voltage
- cpu
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 GPS信号を受信して測位演算を行う機能を有するGPS受信機に用いられる半導体集積回路において、従来よりも消費電力を低減する。
【解決手段】 半導体集積回路は、中間周波数信号を復調してベースバンド信号を生成すると共にGPS信号に関する相関処理を行うベースバンド処理部30と、ベースバンド信号に基づいて測位演算を行うCPU41と、CPUによって得られた演算結果を格納するためのSRAM43と、時刻を計測するリアルタイムクロック44と、ベースバンド処理部とCPUとに対して、通常動作状態において第1の電源電圧を供給すると共に、待機動作状態において電源電圧を供給しない第1の電源供給手段81と、SRAMとリアルタイムクロックとに対して、通常動作状態において第2の電源電圧を供給すると共に、待機動作状態において第3の電源電圧を供給する第2の電源供給手段82とを具備する。
【選択図】 図1
【解決手段】 半導体集積回路は、中間周波数信号を復調してベースバンド信号を生成すると共にGPS信号に関する相関処理を行うベースバンド処理部30と、ベースバンド信号に基づいて測位演算を行うCPU41と、CPUによって得られた演算結果を格納するためのSRAM43と、時刻を計測するリアルタイムクロック44と、ベースバンド処理部とCPUとに対して、通常動作状態において第1の電源電圧を供給すると共に、待機動作状態において電源電圧を供給しない第1の電源供給手段81と、SRAMとリアルタイムクロックとに対して、通常動作状態において第2の電源電圧を供給すると共に、待機動作状態において第3の電源電圧を供給する第2の電源供給手段82とを具備する。
【選択図】 図1
Description
本発明は、全地球測位システム(GPS)の信号を受信して測位演算を行う機能を有するGPS受信機において用いられる半導体集積回路に関する。
例えば、カーナビゲーション用のGPS受信機においては、現在位置、進行方向及び速度等を把握するための測位機能と、測位機能によって得られたデータに基づいてマップマッチングを行うことにより現在位置から目的地までのルート等を表示する地図表示機能と、地図情報等を記録しておく情報記録機能と、目的地を設定する操作等における操作性を向上させるためのHMI(ヒューマン・マシン・インタフェース)機能等が備えられている。そのようなGPS受信機は、車内に設置されるので、小型化・低消費電力化が重要な課題であり、また、低価格化の要求も高まっている。
図7に、従来のGPS受信機の構成を示す。このGPS受信機は、GPS衛星から送信されるGPS信号を受信して無線周波数(RF)信号を生成するRF受信部310と、RF信号を中間周波数(IF)信号に変換するダウンコンバータ部320と、IF信号を復調してベースバンド信号を生成するベースバンド処理部330と、ベースバンド信号に基づいて測位演算を行うことにより位置や速度を求める測位演算制御部340とを含んでいる。
RF受信部310において、GPS衛星から送信されるGPS信号をアンテナ素子311が受信してRF信号を生成すると、プリアンプ/フィルタ回路回路312は、RF信号を増幅してフィルタリングし、ダウンコンバータ部320に出力する。ダウンコンバータ部320において、基準発振器321は、基準周波数信号を生成し、シンセサイザ部322は、基準周波数信号に基づいて所望の局部発振信号を生成する。さらに、受信周波数変換回路323は、局部発振信号に基づいてRF信号を中間周波数信号に変換し、A/D変換部324は、アナログのIF信号をディジタルのIF信号に変換してベースバンド処理部330に出力する。
ベースバンド処理部330は、IF信号を復調してベースバンド信号を生成すると共に、受信されたGPS信号や所定のコードとの相関処理を行うことによりGPS信号のサーチ及び追尾を行う。測位演算制御部340は、制御入出力部341と、CPU342と、ROM及びRAMを含むメモリ343と、リアルタイムクロック344とによって構成され、ベースバンド信号に基づいて擬似距離データを求めたり、ドップラ周波数の計測を行ったりすることにより、計測データを得る。4つ以上のGPS衛星から送信されるGPS信号に基づく計測データが得られると3次元測位の計算が可能となるので、測位演算制御部340は、これらの計測データに基づいて測位演算を行うことにより、ユーザ位置(緯度、経度、高さ)及びユーザ速度(速さ、方向)を求める。
測位演算制御部340において、メモリ343に含まれているRAMと、リアルタイムクロック344には、常時電源を供給することが望ましい。そこで、それらの回路部分を別個のICチップで構成することにより、それらの回路部分には常時電源を供給し、他の回路部分には必要な時だけ電源を供給することによって、低消費電力化を図ることが考えられる。しかしながら、チップを分割することは、GPS受信機の小型化・低価格化の要求に対して重大な阻害要因となってしまうので、少なくともベースバンド処理部330と測位演算制御部340とを、1チップで構成することが望ましい。
関連する技術として、特許文献1には、常時電源をオンにしておく必要のある第1の回路群と、常時電源をオンにしておく必要のない第2の回路群とを含む半導体集積回路装置において、第1の回路群に接続された第1の電源レギュレータと、第2の回路群に接続され、所定の制御信号によって電源電圧のオン/オフをコントロール可能な第2の電源レギュレータとを設けることが開示されている。特許文献1によれば、第2の回路群に対する給電の必要がないときには、第2の電源レギュレータの電源電圧をオフすることにより、低消費電力化を図ることができる。しかしながら、GPS受信機においては、さらに低消費電力化を図ることが要望されている。
特開2004−14782号公報(第1頁、図1)
そこで上記の点に鑑み、本発明は、全地球測位システム(GPS)の信号を受信して測位演算を行う機能を有するGPS受信機に用いられる半導体集積回路において、従来よりも消費電力を低減することを目的とする。
上記の課題を解決するために、本発明の第1の観点に係る半導体集積回路は、GPS信号を受信して得られた中間周波数信号を復調してベースバンド信号を生成すると共に、受信されたGPS信号に関する相関処理を行うベースバンド処理部と、ベースバンド処理部によって生成されたベースバンド信号に基づいて測位演算を行うCPUと、CPUにおける測位演算に用いられるデータを格納するためのSRAMと、時刻を計測するリアルタイムクロックと、少なくともベースバンド処理部とCPUとに対して、通常動作状態において第1の電源電圧を供給すると共に、待機動作状態において電源電圧を供給しない第1の電源供給手段と、少なくともSRAMとリアルタイムクロックとに対して、通常動作状態において第2の電源電圧を供給すると共に、待機動作状態において第2の電源電圧よりも低い第3の電源電圧を供給する第2の電源供給手段とを具備する。
本発明の第2の観点に係る半導体集積回路は、GPS信号を受信して得られた中間周波数信号を復調してベースバンド信号を生成すると共に、受信されたGPS信号に関する相関処理を行うベースバンド処理部と、ベースバンド処理部によって生成されたベースバンド信号に基づいて測位演算を行うCPUと、CPUにおける測位演算に用いられるデータを格納するためのSRAMと、時刻を計測するリアルタイムクロックと、制御信号に従ってクロック信号の周波数を変更し、該クロック信号をCPUに供給する周波数変更手段と、制御信号に従って、少なくともベースバンド処理部に第1の電源電圧を供給する第1の電源供給手段と、制御信号に従って、少なくともSRAMとリアルタイムクロックとに第2の電源電圧又は第2の電源電圧よりも低い第3の電源電圧を選択的に供給する第2の電源供給手段と、制御信号に従って、少なくともCPUに複数の電源電圧の内の1つを選択的に供給する第3の電源供給手段とを具備する。
本発明の第2の観点において、第1の電源供給手段が、少なくともベースバンド処理部に対して、通常動作状態において第1の電源電圧を供給すると共に、待機動作状態において電源電圧を供給せずに、第2の電源供給手段が、少なくともSRAMとリアルタイムクロックとに対して、通常動作状態において第2の電源電圧を供給すると共に、待機動作状態において第3の電源電圧を供給するようにしても良い。また、周波数変更手段が、CPUが実行するアプリケーションに応じてクロック信号の周波数を変更し、第3の電源供給手段が、CPUが実行するアプリケーションに応じて複数の電源電圧の内の1つを選択するようにしても良い。
さらに、本発明の第1及び第2の観点において、第2の電源電圧を第1の電源電圧と等しくしても良い。
さらに、本発明の第1及び第2の観点において、第2の電源電圧を第1の電源電圧と等しくしても良い。
以上のように構成した本発明によれば、GPS受信機に用いられる半導体集積回路において、SRAMとリアルタイムクロックとに供給する電源電圧、又は、CPUに供給する電源電圧を動作状態に応じて変更することにより、従来よりも消費電力を低減することが可能となる。
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の第1の実施形態に係る半導体集積回路を用いたGPS受信機の構成を示すブロック図である。このGPS受信機は、全地球測位システム(GPS)の信号を受信して測位演算を行う機能を有する。
図1は、本発明の第1の実施形態に係る半導体集積回路を用いたGPS受信機の構成を示すブロック図である。このGPS受信機は、全地球測位システム(GPS)の信号を受信して測位演算を行う機能を有する。
図1に示すように、GPS受信機は、GPS衛星から送信されるGPS信号を受信して無線周波数(RF)信号を生成するRF受信部10と、RF信号を中間周波数(IF)信号に変換するダウンコンバータ部20と、IF信号を復調してベースバンド信号を生成するベースバンド処理部30と、ベースバンド信号に基づいて測位演算を行うことにより位置や速度を求める測位演算制御部40と、測位演算制御部40に動作設定等の制御信号を供給するホストコンピュータ50と、バスライン60を介して接続されたフラッシュメモリ70と、各部に電源電圧VDDを供給する電源回路80とを含んでいる。
本実施形態においては、ベースバンド処理部30と測位演算制御部40とを1チップ化して半導体集積回路100に搭載することによりコストを低減しているが、さらに、これら以外の回路部分を半導体集積回路100に搭載するようにしても良い。
RF受信部10は、GPS衛星から送信されるGPS信号を受信してRF信号を生成するアンテナ素子11と、RF信号を増幅してフィルタリングし、ダウンコンバータ部20に出力するプリアンプ/フィルタ回路回路12とによって構成される。
ダウンコンバータ部20は、図7に示すダウンコンバータ部320と同様に、基準周波数信号を生成する基準発振器と、基準周波数信号に基づいて所望の局部発振信号を生成するシンセサイザ部と、局部発振信号に基づいてRF信号を中間周波数信号に変換する受信周波数変換回路と、アナログのIF信号をディジタルのIF信号に変換してベースバンド処理部30に出力するA/D変換部とによって構成される。
ベースバンド処理部30は、IF信号を復調してベースバンド信号を生成すると共に、受信されたGPS信号や所定のコードに関する相関処理を行うことによりGPS信号のサーチ及び追尾を行う。
測位演算制御部40は、CPU41と、ROM42と、SRAM43と、リアルタイムクロック(RTC)44とによって構成され、これらの部分41〜44は、バスライン60を介して互いに接続されている。また、測位演算制御部40は、ホストコンピュータ50との接続を行うためのシリアルポート45を有している。
CPU41は、ベースバンド信号に基づいて擬似距離データを求めたり、ドップラ周波数の計測を行ったりすることにより、計測データを得る。4つ以上のGPS衛星から送信されるGPS信号に基づく計測データが得られると3次元測位の計算が可能となるので、CPU41は、これらの計測データに基づいて測位演算を行うことにより、ユーザ位置(緯度、経度、高さ)及びユーザ速度(速さ、方向)を求める。
半導体集積回路100において、電源電圧の供給は、ベースバンド処理部30、測位演算制御部40のCPU41、ROM42、シリアルポート45を含む第1の電源領域101と、制御部40のSRAM43、リアルタイムクロック(RTC)44を含む第2の電源領域102とに分けて行われる。
第1の電源領域101に所定の電源電圧を供給するために、第1の電源供給手段81が設けられており、第2の電源領域102に所定の電源電圧を供給するために、第2の電源供給手段82が設けられている。電源供給手段81及び82としては、電源回路80から電源電圧VDDが供給されて動作する安定化電源回路、昇圧回路、降圧回路、電圧調整回路等を用いることができる。
通常動作状態においては、RF受信部10と、ダウンコンバータ部20と、ベースバンド処理部30と、測位演算制御部40との全てが動作する。ベースバンド処理部30は、復調されたベースバンド信号を測位演算制御部40のCPU41に供給する。CPU41は、シリアルポート45を介してホストコンピュータ50から制御信号を入力し、ベースバンド処理部30から供給されたベースバンド信号に基づいて測位計算を行う。また、CPU41は、バスライン60を介して、ROM42又はフラッシュメモリ70に格納されている地図情報等のデータを読み出すと共に、RTC44から時刻データを入力して、マップマッチングやデットレコニング(DR)の手法を用いることにより、ベースバンド信号に基づいて計算された位置の高精度化を図っている。
待機動作状態においては、RF受信部10、ダウンコンバータ部20、ベースバンド処理部30は、GPS信号の受信及び処理を行わないので、これらに対して給電を行う必要はない。同様に、CPU41、ROM42、シリアルポート45も動作しないので、これらに対しても給電を行う必要はない。従って、第1の電源領域101に電源電圧を供給する第1の電源供給手段81の動作を停止させることができる。
一般的に、GPSレシーバにおいては、3種類の起動モードが存在する。第1は、ホットスタートと呼ばれるものであり、起動歴、位置情報、時刻情報として正確な情報を有していれば、メイン電源オンから10秒以下の期間の経過後に測位演算をスタートする。第2は、ウォームスタートと呼ばれるものであり、起動歴、位置情報、時刻情報として粗い情報を有していれば、メイン電源オンから30秒〜40秒程度の期間の経過後に測位演算をスタートする。第3は、コールドスタートと呼ばれるものであり、ホットスタート又はウォームスタートの条件を満たさない場合に、メイン電源オンから1分以上の期間の経過後に測位演算をスタートする。
従って、起動の際にホットスタート又はウォームスタートによって迅速な起動を実現するためには、待機動作状態において、CPUにおける測位演算に用いられるデータ(直前までの測位演算結果を含む)をSRAM43に格納し、かつ、RTC44の動作を維持しなくてはならない。そこで、第2の電源供給手段82は、待機動作状態において、SRAM43とRTC44が動作可能な範囲内で低減された電源電圧を第2の電源領域102に供給するようにしている。
この低減された電源電圧としては、例えば、SRAM43のメモリセルに含まれているPチャネルMOSトランジスタ及び/又はNチャネルMOSトランジスタのゲート・ソース間しきい電圧(絶対値)よりも大きく、通常動作状態の電源電圧よりも小さい電圧値を用いるようにしても良い。特に、PチャネルMOSトランジスタとNチャネルMOSトランジスタとのゲート・ソース間しきい電圧(絶対値)の和よりも小さい電圧を用いることにより、消費電力の低減効果が大きい。あるいは、RTC44の発振停止電圧よりも大きく、通常動作状態の電源電圧よりも小さい電圧値を用いるようにしても良い。
図2は、図1に示す第1の電源供給手段の具体的な回路例を示す図である。ここでは、第1の電源供給手段として、安定化電源回路を用いる場合について説明する。図2の(a)において、差動増幅器84の非反転入力端子には、参照電圧VREFが印加されており、差動増幅器84の出力電圧が、抵抗R1及びR2によって構成される分圧回路によって分圧されて、差動増幅器84の反転入力端子に印加される。これにより、差動増幅器84の出力電圧は、(1+R1/R2)VREFとなる。また、スイッチ回路SW1がオフすると、差動増幅器84の出力電圧はゼロとなる。スイッチ回路SW1は、例えば、ホストコンピュータ50(図1)から供給される制御信号によって制御される。
図2の(b)において、差動増幅器84の非反転入力端子には、抵抗R3及びR4によって構成される分圧回路によって電源電圧VDDが分圧された電圧が印加されており、差動増幅器84の出力電圧が反転入力端子に印加される。これにより、差動増幅器84の出力電圧は、{R4/(R3+R4)}VDDとなる。また、スイッチ回路SW1がオフすると、差動増幅器84の出力電圧はゼロとなる。スイッチ回路SW1は、例えば、ホストコンピュータ50(図1)から供給される制御信号によって制御される。
図2の(c)において、差動増幅器84の非反転入力端子には、抵抗R5及びR6によって構成される分圧回路によって参照電圧VREFが分圧された電圧が印加されており、差動増幅器84の出力電圧が反転入力端子に印加される。これにより、差動増幅器84の出力電圧は、{R6/(R5+R6)}VREFとなる。また、スイッチ回路SW1がオフすると、差動増幅器84の出力電圧はゼロとなる。スイッチ回路SW1は、例えば、ホストコンピュータ50(図1)から供給される制御信号によって制御される。
図3は、図1に示す第2の電源供給手段の具体的な回路例を示す図である。ここでは、第2の電源供給手段として、出力電圧が切換可能な安定化電源回路を用いる場合について説明する。図3において、差動増幅器85の非反転入力端子には、参照電圧VREFが印加されており、差動増幅器84の出力電圧は、抵抗R7、R8、R9によって構成される分圧回路によって分圧されて、スイッチ回路SW2によって選択された電圧が、差動増幅器84の反転入力端子に印加される。スイッチ回路SW2は、例えば、ホストコンピュータ50(図1)から供給される制御信号によって制御される。これにより、差動増幅器84の出力電圧は、V1={1+R7/(R8+R9)}VREF、又は、V2={1+(R7+R8)/R9}VREFとなる。
図4は、第1の実施形態における通常動作状態及び待機動作状態による電源電圧の変化を示す図であり、(a)は、図1に示す第1の電源供給手段81によって供給される電源電圧の変化を示しており、(b)は、図1に示す第2の電源供給手段82によって供給される電源電圧の変化を示している。
図4の(a)に示すように、第1の電源供給手段81は、通常動作状態において電圧V1を供給し、待機動作状態において電圧を供給しない。一方、図4の(b)に示すように、第2の電源供給手段82は、通常動作状態において電圧V2を供給し、待機動作状態において電圧V3を供給する。ここで、電圧V1及び電圧V2は、通常動作状態において各部が動作するのに必要な電源電圧の値であり、電圧V3は、SRAM43とRTC44に必要な最低限の電源電圧の値である。なお、V1=V2としても良い。
このように、図1に示す半導体集積回路100を第1の電源領域101と第2の電源領域102とに分割し、待機動作状態において、第1の電源領域101に対する給電を停止し、第2の電源領域102に対しては必要最低限の電源電圧を供給することにより、待機動作状態における消費電力を低減させることができる。
次に、本発明の第2の実施形態について説明する。
図5は、本発明の第2の実施形態に係る半導体集積回路を用いたGPS受信機の構成を示すブロック図である。図5に示すように、半導体集積回路200においては、第3の電源領域103をさらに設け、この第3の電源領域103に、CPU41、ROM42、シリアルポート45、PLL回路46、第3の電源供給手段83を配置している。PLL回路46は、例えば、ホストコンピュータ50から供給される制御信号に従って、CPU41に供給されるクロック信号の周波数を変化させる。
図5は、本発明の第2の実施形態に係る半導体集積回路を用いたGPS受信機の構成を示すブロック図である。図5に示すように、半導体集積回路200においては、第3の電源領域103をさらに設け、この第3の電源領域103に、CPU41、ROM42、シリアルポート45、PLL回路46、第3の電源供給手段83を配置している。PLL回路46は、例えば、ホストコンピュータ50から供給される制御信号に従って、CPU41に供給されるクロック信号の周波数を変化させる。
CPU41が測位演算のみを行うために必要なクロック信号の周波数がf[Hz]であるとすると、測位演算の他にマップマッチングやデッドレコニング等のカーナビゲーションのために必要な複数のタスクをCPU41に実行させる場合には、CPU41の処理能力を向上させるためにクロック信号の周波数を高くすることが有効である。そのために、本実施形態においては、PLL回路46によって、クロック信号の周波数をn・f[Hz]とするようにしている(nは自然数)。これに伴い、CPU41に供給される電源電圧の値を変更できるように、第3の電源供給手段83が設けられている。第3の電源供給手段83は、図3に示す第2の電源供給手段と同様に構成され、例えば、ホストコンピュータ50から供給される制御信号に従って出力電圧の値を変化させる。
図6は、第2の実施形態における通常動作状態及び待機動作状態による電源電圧の変化を示す図であり、(a)は、図5に示す第1の電源供給手段81によって供給される電源電圧の変化を示しており、(b)は、図5に示す第2の電源供給手段82によって供給される電源電圧の変化を示しており、(c)は、図5に示す第3の電源供給手段83によって供給される電源電圧の変化を示している。
図6の(a)に示すように、図5に示す第1の電源供給手段81は、通常動作状態において電圧V1を供給し、待機動作状態において電圧を供給しない。一方、図6の(b)に示すように、第2の電源供給手段82は、通常動作状態において電圧V2を供給し、待機動作状態において電圧V3を供給する。ここで、電圧V1及び電圧V2は、通常動作状態において第1及び第2の電源領域101及び102における各部が動作するのに必要な電源電圧の値であり、電圧V3は、SRAM43とRTC44に必要な最低限の電源電圧の値である。なお、V1=V2としても良い。
また、図6の(c)に示すように、図5に示す第3の電源供給手段83は、通常動作状態においてCPU41が測位演算のみを行う場合に電圧V4を供給し、通常動作状態においてCPU41が複数のタスクを実行する場合に電圧V5を供給し、待機動作状態において電圧を供給しない。ここで、V4<V5である。
このように、第3の電源供給手段83を設けることにより、CPU41の負荷に応じてCPU41に供給される電源電圧の値を変化させることができるので、CPU41において実行されるアプリケーションに応じて半導体集積回路200の消費電力を最適に制御することが可能となる。
10 RF受信部、 11 アンテナ素子、 12 プリアンプ/フィルタ回路、 20 ダウンコンバータ部、 30 ベースバンド処理部、 40 測位演算制御部、 41 CPU、 42 ROM、 43 SRAM、 44 RTC、 45 シリアルポート、 46 PLL回路、 50 ホストコンピュータ、 60 バスライン、 70 フラッシュメモリ、 80 電源回路、 81〜83 電源供給手段、 84、85 差動増幅器、 100、200 半導体集積回路
Claims (5)
- 全地球測位システム(GPS)の信号を受信して測位演算を行う機能を有するGPS受信機において用いられる半導体集積回路であって、
GPS信号を受信して得られた中間周波数信号を復調してベースバンド信号を生成すると共に、受信されたGPS信号に関する相関処理を行うベースバンド処理部と、
前記ベースバンド処理部によって生成されたベースバンド信号に基づいて測位演算を行うCPUと、
前記CPUにおける測位演算に用いられるデータを格納するためのSRAMと、
時刻を計測するリアルタイムクロックと、
少なくとも前記ベースバンド処理部と前記CPUとに対して、通常動作状態において第1の電源電圧を供給すると共に、待機動作状態において電源電圧を供給しない第1の電源供給手段と、
少なくとも前記SRAMと前記リアルタイムクロックとに対して、通常動作状態において第2の電源電圧を供給すると共に、待機動作状態において第2の電源電圧よりも低い第3の電源電圧を供給する第2の電源供給手段と、
を具備する半導体集積回路。 - 全地球測位システム(GPS)の信号を受信して測位演算を行う機能を有するGPS受信機において用いられる半導体集積回路であって、
GPS信号を受信して得られた中間周波数信号を復調してベースバンド信号を生成すると共に、受信されたGPS信号に関する相関処理を行うベースバンド処理部と、
前記ベースバンド処理部によって生成されたベースバンド信号に基づいて測位演算を行うCPUと、
前記CPUにおける測位演算に用いられるデータを格納するためのSRAMと、
時刻を計測するリアルタイムクロックと、
制御信号に従ってクロック信号の周波数を変更し、該クロック信号を前記CPUに供給する周波数変更手段と、
制御信号に従って、少なくとも前記ベースバンド処理部に第1の電源電圧を供給する第1の電源供給手段と、
制御信号に従って、少なくとも前記SRAMと前記リアルタイムクロックとに第2の電源電圧又は第2の電源電圧よりも低い第3の電源電圧を選択的に供給する第2の電源供給手段と、
制御信号に従って、少なくとも前記CPUに複数の電源電圧の内の1つを選択的に供給する第3の電源供給手段と、
を具備する半導体集積回路。 - 前記第1の電源供給手段が、少なくとも前記ベースバンド処理部に対して、通常動作状態において第1の電源電圧を供給すると共に、待機動作状態において電源電圧を供給せずに、
前記第2の電源供給手段が、少なくとも前記SRAMと前記リアルタイムクロックとに対して、通常動作状態において第2の電源電圧を供給すると共に、待機動作状態において第3の電源電圧を供給する、請求項2記載の半導体集積回路。 - 前記周波数変更手段が、前記CPUが実行するアプリケーションに応じてクロック信号の周波数を変更し、
前記第3の電源供給手段が、前記CPUが実行するアプリケーションに応じて複数の電源電圧の内の1つを選択する、請求項2又は3記載の半導体集積回路。 - 前記第2の電源電圧が、前記第1の電源電圧と等しい、請求項1〜4のいずれか1項記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005210856A JP2007027597A (ja) | 2005-07-21 | 2005-07-21 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005210856A JP2007027597A (ja) | 2005-07-21 | 2005-07-21 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027597A true JP2007027597A (ja) | 2007-02-01 |
Family
ID=37787926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005210856A Withdrawn JP2007027597A (ja) | 2005-07-21 | 2005-07-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027597A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209407A (ja) * | 1993-12-10 | 1995-08-11 | Trimble Navigation Ltd | Gps受信装置におけるデジタル集積回路 |
JP2001242233A (ja) * | 2000-03-02 | 2001-09-07 | Sony Corp | Gps受信機、およびgps受信方法 |
JP2001311786A (ja) * | 2000-04-28 | 2001-11-09 | Rohm Co Ltd | Rtc装置 |
JP2002196846A (ja) * | 2000-12-26 | 2002-07-12 | Mitsubishi Electric Corp | Lsiのリーク電流低減方法 |
JP2003122404A (ja) * | 2001-10-12 | 2003-04-25 | Fuji Electric Co Ltd | プログラマブルコントローラ |
JP2003330570A (ja) * | 2002-05-17 | 2003-11-21 | Mitsumi Electric Co Ltd | データ処理装置、データ処理装置制御方法、データ処理装置制御プログラム |
-
2005
- 2005-07-21 JP JP2005210856A patent/JP2007027597A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07209407A (ja) * | 1993-12-10 | 1995-08-11 | Trimble Navigation Ltd | Gps受信装置におけるデジタル集積回路 |
JP2001242233A (ja) * | 2000-03-02 | 2001-09-07 | Sony Corp | Gps受信機、およびgps受信方法 |
JP2001311786A (ja) * | 2000-04-28 | 2001-11-09 | Rohm Co Ltd | Rtc装置 |
JP2002196846A (ja) * | 2000-12-26 | 2002-07-12 | Mitsubishi Electric Corp | Lsiのリーク電流低減方法 |
JP2003122404A (ja) * | 2001-10-12 | 2003-04-25 | Fuji Electric Co Ltd | プログラマブルコントローラ |
JP2003330570A (ja) * | 2002-05-17 | 2003-11-21 | Mitsumi Electric Co Ltd | データ処理装置、データ処理装置制御方法、データ処理装置制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2180331B1 (en) | Systems and methods for controlling a satellite navigation receiver | |
US6812887B2 (en) | Method and apparatus for saving power in a global positioning system receiver | |
US8463545B2 (en) | Radiolocalization receiver | |
US7333054B2 (en) | Information processing device, power supply control method, and computer program | |
US6532432B1 (en) | Portable GPS velosity/distance meter | |
US8966298B2 (en) | Electronic apparatus having signal processing circuit selectively entering power saving mode according to operation status of receiver logic and related method thereof | |
JP2005508494A (ja) | 衛星測位システムの改良型電力管理 | |
EP2159592B1 (en) | Systems and methods for controlling a satellite navigation receiver | |
JP2014219204A (ja) | 移動体情報端末 | |
US7026985B2 (en) | Global positioning system receiver | |
US20120218146A1 (en) | Dynamic Sleep Time Calculation for GNSS Receiver | |
CN101446630A (zh) | 具有省电功能的电子装置及其操作方法 | |
JPH1038993A (ja) | 測位装置 | |
JP2008196896A (ja) | 位置測位装置 | |
JP2007027597A (ja) | 半導体集積回路 | |
JP2009204430A (ja) | ナビゲーション装置 | |
EP2282225B1 (en) | A method and system for sharing clock sources to save power on a GNSS-enabled mobile device | |
JP2002277525A (ja) | Gps受信機 | |
JPH11118506A (ja) | 携帯型ナビゲーション装置 | |
US9531417B2 (en) | Receiving circuit, receiving device, and receiving method | |
JP2002277528A (ja) | Gps受信機及びこれを備える携帯情報端末 | |
JP2010230309A (ja) | ナビゲーションシステム | |
JPS63308587A (ja) | Gps航法装置 | |
US9645246B1 (en) | Ultra low power global navigation satellite system (GNSS) receiver operation | |
KR100717893B1 (ko) | 지피에스를 이용한 선박용 모시계의 시각 보정장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20070404 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111221 |