JP2007027278A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007027278A JP2007027278A JP2005204794A JP2005204794A JP2007027278A JP 2007027278 A JP2007027278 A JP 2007027278A JP 2005204794 A JP2005204794 A JP 2005204794A JP 2005204794 A JP2005204794 A JP 2005204794A JP 2007027278 A JP2007027278 A JP 2007027278A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- semiconductor element
- optical functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 211
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 230000003287 optical effect Effects 0.000 claims description 57
- 239000010410 layer Substances 0.000 claims description 49
- 239000002346 layers by function Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 33
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 21
- 238000007689 inspection Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 238000004806 packaging method and process Methods 0.000 abstract 2
- 238000012360 testing method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される素子の間の個体間差の少ない半導体装置を提供する。
【解決手段】 半導体素子を第1の基板に実装する第1の工程と、前記第1の基板に実装された前記半導体素子の検査を行う第2の工程と、前記第1の基板をダイシングにより個片化する第3の工程と、個片化された、前記半導体素子が実装された前記第1の基板を、第2の基板に実装する第4の工程と、を有することを特徴とする半導体装置の製造方法。
【選択図】 図2F
【解決手段】 半導体素子を第1の基板に実装する第1の工程と、前記第1の基板に実装された前記半導体素子の検査を行う第2の工程と、前記第1の基板をダイシングにより個片化する第3の工程と、個片化された、前記半導体素子が実装された前記第1の基板を、第2の基板に実装する第4の工程と、を有することを特徴とする半導体装置の製造方法。
【選択図】 図2F
Description
本発明は、半導体素子が実装された基板が、さらに別の基板に実装された構造を有する半導体装置、および該半導体装置の製造方法に関する。
基板上に半導体素子が実装されて形成される半導体装置には、様々な種類のものがあるが、例えば、当該半導体素子が発光、光電変換などの機能を有する光機能素子よりなる場合、当該半導体装置は、表示、通信、計測、制御などに広く用いられる。このような半導体装置は、配線が形成された所定の基板上に、光機能素子が実装されて形成される。
例えば、図1A〜図1Cは、LED素子が実装される半導体装置の製造方法の一例を、手順を追って示したものである。
まず、図1Aに示す工程においては、以下の基板1を用意する。当該基板1は、例えばセラミック材料よりなり、後の工程において半導体素子が実装されるための凹部1Aが形成されている。また、当該凹部1Aの底面には、実装される半導体素子に接続されるための配線部2が形成されており、さらに当該配線部2上には、Auよりなる接続層(バンプ)3が形成されている。
また、前記凹部1Aの側壁面は、例えばテーパ状に形成され、当該側壁面には、反射面4が形成されている。
次に、図1Bに示す工程において、例えばLED素子よりなる半導体素子5を実装する。この場合、前記半導体素子5が、前記接続層3を介して前記配線部2に接続されるようにする。
次に、図1Cに示す工程において、前記半導体素子5を覆うように、蛍光体層6を塗布する。例えば、LED素子は、所定の発光色を有するが、その発光色の種類は限られている。そのため、所望の発光色を得るために、LED素子の発光に対応して発光する蛍光体を用いて、LED素子の発光と蛍光体の発光の混色を用いる場合がある。この場合、蛍光体には着色剤を混合しても良い。
このようにして、基板上にLED素子が実装されて構成される半導体装置10が形成される。また、図中ではLED素子を2個のみ図示しているが、基板上には必要に応じてさらに多数のLED素子が実装される。
特開2003−163381号公報
特開2003−168828号公報
特開2004−260169号公報
しかし、上記の半導体装置の場合、基板に実装されるLED素子の個体差により、例えば色むらや発光の不具合などが発生して不良品が発生する場合が生じていた。
例えば、前記半導体素子5上に塗布される蛍光体層6の厚さがばらついてしまう場合があり、その場合には発光の色むらの原因となっていた。
また、LED素子などの半導体素子を、実装前に個々に発光状態などを検査することは時間・コストがかかってしまい、実際には困難である。このため、一部のLED素子に発光不良などの不具合があった場合であっても、図1Cに示す構造か、または少なくとも図1Bの形状に実装するまでは発光の不具合を発見することは困難である問題があった。このため、実装後に不良品が発見されると、多数の素子が実装された半導体装置を廃棄せざるを得なくなってしまう問題が生じていた。
そこで、本発明では上記の問題を解決した、新規で有用な半導体装置および半導体装置の製造方法を提供することを目的としている。
本発明の具体的な課題は、基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される半導体素子の間の個体間差の少ない半導体装置を提供することである。
本発明の第1の観点では、上記の課題を、複数の半導体素子を第1の基板に実装する第1の工程と、前記第1の基板に実装された前記半導体素子の検査を行う第2の工程と、少なくとも一つの前記半導体素子を有するよう前記第1の基板をダイシングにより個片化する第3の工程と、個片化された、前記半導体素子が実装された前記第1の基板を、第2の基板に実装する第4の工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
当該半導体装置の製造方法は、実装される複数の当該半導体素子の個体間差が抑制され、歩留まりが良好となる特徴を有している。
また、前記半導体素子は、光機能素子であると、従来検査が困難であるために生産性の向上が困難であった光機能素子が実装された半導体装置の生産性を向上させることが可能となる。
また、前記第1の工程は、透過する光に対して作用する光機能層を前記半導体素子上に形成する工程を含むと、実装された半導体素子上の光機能層の塗布のばらつきも抑制することが可能となり、好適である。
また、前記光機能素子は、LED素子よりなり、前記光機能層は蛍光体層よりなると、LED素子と蛍光体の組み合わせによる発光機能を有する半導体装置の生産性を良好とすることが可能となり、好適である。
また、前記検査は、前記LED素子を発光させて行う検査を含むと、前記第2の基板上に実装される前にLED素子の発光の不具合を発見することが可能となり、好ましい。
また、前記光機能層の形成は、インクジェット法により行われると、当該光機能層の塗布の不具合を抑制することが可能となり、好ましい。
また、前記第1の基板に形成された配線部と前記半導体素子の接続は、超音波ボンディングにより行われると、半導体素子がはんだのフラックスなどで汚れることを防止することが可能となり、好ましい。
また、前記配線部と前記第2の基板に形成された別の配線部との接続には、はんだが用いられると、接続の確実性が良好となり、好ましい。
また、本発明の第2の観点では、上記の課題を、半導体素子が実装された第1の基板と、前記第1の基板が実装された第2の基板と、を有する半導体装置であって、前記半導体素子は光機能素子よりなり、該光機能素子上には透過する光に対して作用する光機能層が形成されていることを特徴とする半導体装置により、解決する。
前記半導体装置は、前記第2の基板に実装される前記半導体素子のばらつきが抑制されており、さらに前記第2の基板に対して実装される前記半導体素子の位置や角度の取り付けの制度が良好である特徴を有している。
また、前記光機能素子は、LED素子よりなると、当該LED素子の発光のばらつきや取り付け位置・角度のばらつきが抑制された、高品質の半導体装置を提供することが可能となる。
また、前記光機能層は蛍光体層よりなると、発光の色を様々に変更することが可能となる。
また、前記第1の基板には、前記半導体素子を収納する凹部が形成され、当該凹部には反射面が形成されていると、半導体装置の発光の効率が良好となり、好適である。
また、前記第2の基板には、前記半導体素子が実装された前記第1の基板を収納する凹部が形成され、当該凹部には反射面が形成されていると、半導体装置の発光の効率が良好となり、好適である。
また、前記第1の基板に形成された、前記半導体素子と接続される第1の配線部と、前記第2の基板に形成された第2の配線部とが、ワイヤボンディングにより接続されていると、接続の確実性が良好となり、好適である。
また、前記第1の基板に形成された、前記半導体素子と接続される第1の配線部は、前記第1の基板を貫通するように形成され、前記第2の基板に形成された第2の配線部に接続されていると、省スペースで接続を行うことが可能となり、好適である。
また、前記第1の基板はシリコン基板よりなると、半導体素子の放熱が良好となり、好ましい。
本発明によれば、基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される素子の間の個体間差の少ない半導体装置を提供することが可能となる。
次に、本発明の実施の形態に関して、図面に基づき説明する。
図2A〜図2Fは、本発明の実施例1による半導体装置の製造方法を、手順を追って示した図である。
まず、図2Aに示す工程において、例えばシリコンウェハよりなる基板101に、ビアホールBHを形成し、当該ビアホールBHの内壁面を含む前記基板101の表面に、絶縁層102を形成する。前記絶縁層102は、様々な方法により形成することが可能であるが、例えば電着法により樹脂材料などの有機材料よりなる膜を、またはCVD法やスパッタリング法などによりSiO2やSiNなどの無機材料よりなる膜を形成することができる。
次に、当該ビアホールBHを埋設するようにビアプラグ103と、該ビアプラグ103に接続されるパターン配線104、105を、たとえばCuのメッキ法により、形成する。例えば、前記ビアプラグ103、パターン配線104、105は、Cuの電解メッキにより形成するが、当該電解メッキの前に、まずシード層となるCuの層を無電解メッキやCVD法、スパッタ法などにより形成しておくと好適である。
また、ビアプラグ103は、前記基板101を貫通するように形成されており、前記パターン配線103は、前記基板101の、後の工程において半導体素子が実装される側(以降文中第1の側)に、前記パターン配線105は当該第1の側の反対側の第2の側に形成されている。
次に、前記パターン配線104上に、半導体素子と電気的な接続を良好とするための接続層(バンプ)106を形成する。前記接続層106は、例えばAuにより形成されるが、他の金属を用いてもよく、また複数の種類の材料が積層された構造としてもよい。例えば、前記接続層106は、Auのメッキや、またはAu線のワイヤボンディングによるスタッドバンプにより、形成することができる。
次に、図2Bに示す工程において、例えばLED素子などの光機能素子よりなる複数の半導体素子107を、前記基板101に実装する。この場合、前記半導体素子107は、前記接続層106と、超音波(US)ボンディングにより、接続される。また、前記半導体素子107は、ワイヤポンディングにより前記接続層106に接続されるようにしてもよい。この場合、前記接続層106は、ボンディング性を向上させるために、Auメッキ層であることが好ましい。また、前記半導体素子107は、例えば、光電変換素子(フォトダイオード、CMOSなど)、発光素子(LEDなど)の光機能素子よりなるが、これに限定されるものではない。
次に、図2Cに示す工程において、前記半導体素子107を覆うように、透過する光に対して作用する光機能層108を、前記半導体素子107上に、例えば塗布により形成し、第1の実装構造100(基板101、絶縁層102、ビアプラグ103、パターン配線104、105、接続層106、半導体素子107、および光機能層108)を形成する。
例えば、前記半導体素子107が光電変換素子(受光素子)の場合には、前記光機能層108は、該半導体素子に入射する光のうち、所定の波長をカットするフィルタ、または光を集光するレンズなどよりなる。
また、前記半導体素子107が発光素子の場合には、前記光機能層108は、該半導体素子から発する光のうち、所定の波長をカットするフィルタ、光を集光するレンズ、または蛍光体層、などよりなる。
本実施例の場合、前記半導体素子107はLED素子よりなり、前記光機能層108は蛍光体層よりなる。このように、LED素子と蛍光体層を組み合わせることにより、発光の色を所望の色とすることが容易となる。
また、前記光機能層(蛍光体層)108は、例えばインクジェット法により塗布されて形成されることが好ましい。インクジェット法を用いた場合には、例えば従来のスクリーン印刷やディスペンサ、スプレーコータ、ロールコータなどによる塗布に比べて、光機能層(蛍光体層)の膜厚の均一性が良好である特長を有している。そのため、半導体装置の発光のむらを抑制することが可能となる。また、インクジェット法による塗布では、マスクが不要であり、また高速で高効率で塗布が可能である。また、必要な箇所に必要な厚さでパターニングして塗布することが容易となり、このため、例えば例えばキャビティなど凹部が形成されている場合にも塗布が容易である。また、インクジェット法により形成された蛍光体層では、蛍光体の濃度の均一性が良好である。
次に、図2Dに示す工程において、前記第1の実装構造100を、所定の検査用基板310に設置する。当該検査用基板310には、前記パターン配線105に接続されるテスト用配線(コンタクトプローブ)311が形成されている。
ここで、前記第1の実装構造100は、前記テスト用配線311を介して検査用回路(図示せず)に接続され、実装された半導体素子の検査が行われる。前記テスト用配線311は、前記半導体素子107と電気的な導通をとり、該半導体素子107を駆動して各種試験を行うためのコンタクトプローブや、コネクタピンよりなる。これらのコンタクトプローブやコネクタピンは、バネ状に形成されており、弾性による押圧によりパターン配線105に接触され、電気的な接続が行われる。
例えば、本実施例の場合、テスト用配線311からの通電により、LED素子の発光検査が行われ、LED素子を駆動(発光)させて、素子の発光の強度や発光の色(発光の波長)などの発光の状態の検査が行われ、さらに複数の素子の間でのこれらの特性の個体間差の検査が実施される。
また、前記半導体素子107上に前記光機能素子層108が形成された状態で検査が行われるため、前記光機能素子108の色むらや厚さのむらが発光状態のばらつきに与える影響の検査も併せて行うことが可能である。すなわち、半導体素子(LED素子)と光機能層(蛍光体層)を組み合わせた形で発光の検査を実施することができる。
次に、図2Eに示す工程において、前記第1の実装構造100を、例えばダイサーによるダイシングにより個片化し、複数の第1の実装構造100A(基板101、絶縁層102、ビアプラグ103、パターン配線104、105、接続層106、半導体素子107、および光機能層108)とする。この場合、前記第1の実装構造100Aは、たとえば1個の半導体素子(LED素子)107が実装されるように個片化される。また、前記第1の実装構造100Aは、複数の半導体素子107を含むようにしてもよく、また当該半導体素子107以外の素子を含むように形成してもよい。
また、図2Dに示した工程の検査において、前記半導体素子107または前記光機能層108に不具合があったものについては、本工程において個片化された後、選択的に除去される。
次に、図2Fに示す工程において、前記第1の実装構造100Aを、基板201に実装し、半導体装置(第2の実装構造)200を形成する。前記基板201は、例えばセラミック材料よりなり、前記第1の実装構造100Aを収納する凹部204が形成されている。前記凹部204の底面には、前記パターン配線105に接続される、パターン配線202が形成されている。また、前記パターン配線105と前記パターン配線202は、例えば、はんだよりなる接続層(バンプ)203により、電気的に接続されている。
前記第1の実装構造100Aは、前記凹部204に収納されるようにして実装されるが、前記凹部204の開口側に近い側は、例えばテーパ形状に形成さる。当該当該テーパ形状となっている凹部204の内壁面には、反射面205が形成されている。このため、前記半導体素子(LED素子)107や蛍光体層108からの発光を効率よく利用することが可能な構造になっている。前記反射面205は、例えば金属膜をスパッタリングにより成膜することで形成されるが、シリコンを研磨して形成してもよい。
また、図中では半導体素子を2個のみ図示しているが、基板上には必要に応じてさらに多数のLED素子が実装される。
上記の半導体装置の製造方法においては、前記半導体素子107を、前記基板101に実装し、前記第1の実装構造100とした状態で半導体素子の検査を実施していることが特徴の一つである。従来は、図2Fに示す基板201に相当する基板に直接半導体素子(LED素子)を実装していたため、一部の半導体素子や一部の光機能層に不具合があった場合には、実装された基板(半導体装置)全体を廃棄せざるを得ない問題があった。
一方、本実施例による製造方法によれば、図2Dに示す工程において、ウェハ(基板)レベルで、すなわち前記第1の実装構造100とした状態で、実装された半導体素子(LED素子)個々について、検査(発光検査)を実施している。また、当該検査の後で基板を個片化し、さらに個片化された基板を別の基板(基板201)に実装して半導体装置を形成している。
このため、半導体素子や光機能層個々の不具合を最終的な実装形態(半導体装置200)を形成する前に検知することが可能となっている。また、前記検査の後に前記第1の実装形態100を個片化しているため、この段階で不具合のあった半導体素子や光機能層を有する第1の実装構造100Aを除外することが可能となっている。
そのため、前記半導体装置200(第2の実装構造)において、半導体素子や光機能層の不具合の発生確率が抑制され、半導体装置の製造の歩留まりが良好となり、また、廃棄される半導体素子の割合を小さくすることができる。
また、半導体装置の歩留まりを良好とするためには、半導体素子を基板に実装する前に、個々に試験する方法も考えられるが、この場合、特殊な試験用の治具の製作を必要とし、また試験のための時間を要するため、個別に試験する方法を実施することは現実的には困難である。また、半導体素子が光機能素子の場合、光機能層を設けないと実際の特性検査を行うことは不可能であるが、半導体素子を所定の基板に実装すること無しに、個別に光機能層を形成することが困難である問題がある。
一方、本実施例による、図2Dに示した工程における試験では、複数の半導体素子をまとめて、いわゆるウェハ(基板)レベルで検査することが可能であるため、試験を容易に実施することが可能である。また、半導体素子と光機能層を組み合わせた状態で、例えばLED素子と蛍光体層を組み合わせた状態で検査(発光検査)を実施することができる利点がある。
特に、前記基板101がシリコンウェハよりなる場合、既存の様々な試験用の設備を流用することが可能であるため、好ましい。また、前記基板101がシリコンウェハよりなると、既存のパターン配線形成技術、パターン配線形成のための設備を用いることができるため、例えば前記ビアプラグ103や、パターン配線104、105を、容易に、また微細な構造で形成することが可能になり、またダイシング(個片化)も容易に実施することが可能となる。また、シリコンは熱伝導率が良好であるため、前記半導体素子107からの発熱を効率的に放熱することが可能となる効果も奏する。
また、前記半導体装置200の構造では、従来の半導体装置に比べて、実装される前記半導体素子107の、前記基板201に対する設置位置・設置角度の精度が良好である特長を有している。
これは、前記半導体素子107が前記基板201に直接実装される構造に比べて、前記基板101に実装された前記半導体素子107が前記基板201に実装される構造の方が、半導体素子の設置位置・設置角度が良好であるためである。特に、凹部などの微細な空間に微細な半導体素子を直接精度よく実装することは困難であり、本実施例による構造ではこのような場合にも精度よく半導体素子を実装することが可能となっている。
また、図2Bに示した工程において、前記パターン配線104(前記接続層106)と前記半導体素子107の接続には、はんだを用いずに超音波ボンディングが用いられている。このため、はんだのフラックスなどにより半導体素子107が汚れることが防止されている。特に、前記半導体素子107が光機能素子よりなる場合、入射光または出射光がフラックスなどの汚れに影響を受けることを防止するため、前記パターン配線104(前記接続層106)と前記半導体素子107の接続は、超音波ボンディングなどのはんだフリーの接続方法が用いられることが好ましい。
一方、前記パターン配線105と前記パターン配線202の接続にははんだ(はんだバンプ)が用いられ、前記パターン配線105と前記パターン配線202の電気的な接続の確実性を良好としている。また、はんだが溶融した際の表面張力によるセルフアライメント効果により、高精度に第1の実装構造100Aの実装を行うことができる。
また、前記基板101には当該基板101を貫通するビアプラグ103が形成され、前記基板101の前記第2の側で前記パターン配線105と前記パターン配線202とが接続されている。このため、実装される前記第1の実装構造100Aを微細化することが可能となっている。
一方で、上記の配線の構造や配線の接続方法は、これに限定されるものではなく、例えば以下に示すように変形・変更することが可能である。
図3は、本発明の実施例2による半導体装置200Aを模式的に示した断面図である。図3を参照するに、前記半導体装置200Aは、半導体素子107Aが実装された、例えばシリコンよりなる基板101Aと、該基板101Aが実装された、例えばセラミックよりなる基板201Aと、を有している。
前記半導体素子107Aは、実施例1の場合の半導体素子107に相当し、同様の構造を有している。また、前記半導体素子107A上には、実施例1の場合の前記光機能層108に相当する光機能層108Aが形成されている。
前記基板201Aには、前記半導体素子107Aが実装された前記基板101Aを収納する、実施例1の場合の前記凹部204に相当する凹部204Aが形成されている。
前記基板100Aは、前記凹部204Aに収納されるようにして接着層110によって接着されて実装されるが、前記凹部204Aの開口側に近い側は、例えばテーパ形状に形成さる。当該当該テーパ形状となっている凹部204Aの内壁面には、反射面205Aが形成されている。このため、前記半導体素子(LED素子)107Aや蛍光体層108Aからの発光を効率よく利用することが可能な構造になっている。前記反射面205Aは、例えば金属膜をスパッタリングにより成膜することで形成されるが、シリコンを研磨して形成してもよい。
また、前記基板101A上には、例えばCuなどよりなるパターン配線103Aが形成されており、前記パターン配線103A上には、実施例1の場合の前記接続層106と同様の構造を有する接続層106Aが形成されている。前記半導体素子(LED素子)107Aは、実施例1の場合と同様に、超音波ボンディングにより、前記接着層106Aに接続されている。
また、前記基板201A上には、例えばCuよりなるパターン配線202Aが形成されており、当該パターン配線202Aと前記パターン配線103Aは、ワイヤボンディングにより接続され、例えば図に示すように、ワイヤ103Bにより接続されている。
本実施例による半導体装置200Aでは、実施例1のように基板を貫通するプラグが形成されておらず、前記基板101A上のパターン配線103Aと前記基板201A上のパターン配線202Aがワイヤボンディングにより接続される構造となっている。
このため、実施例1の場合と比べてパターン配線の形成とその接続が容易であり、半導体装置の製造工程が単純となっている。
また、前記基板201Aに実装される、前記半導体素子107Aが実装された前記基板101Aは、1個の場合に限定されず、例えば、図4に示すように、複数の基板(半導体素子)が実装されるようにしてもよい。ただし図4中、先に説明した部分には同一の参照符号を付し、説明を省略している。
また、半導体素子が実装される基板は、実施例1や実施例2の場合に限定されず、以下に示すように、様々な形状・構成とすることが可能である。
図5は、本発明の実施例3による半導体装置200Bを模式的に示した断面図である。図5を参照するに、前記半導体装置200Bは、半導体素子107Bが実装された、例えばシリコンよりなる基板101Bと、該基板101Bが実装された、例えばセラミックよりなる基板201Bと、を有している。
前記半導体素子107Bは、実施例1の場合の半導体素子107に相当し、同様の構造を有している。前記半導体素子107Bは、前記基板101Bに形成された凹部111に、収納されるようにして実装されている。前記凹部111は、例えば略直方体状に、または略円筒形状に前記基板101Bをエッチングすることにより形成され、当該凹部111は、光機能層108Bで満たされている。前記光機能層108Bは、実施例1の場合の前記光機能層108と同様の材料により構成される。また、前記凹部111は、たとえばガラスなどよりなる蓋部112により、封止される構造であってもよい。
前記基板101Bには、前記凹部111の底部を貫通するビアプラグ103Bが形成され、該ビアプラグ103Bの両端には、パターン配線104B,105Bが形成されている。また、前記ビアプラグ103Bと前記基板101Bの間と、前記凹部111の内壁面、および前記基板101Bの底面には、絶縁層102Bが形成されている。前記半導体素子107Bは、前記パターン配線104B上に、接続層106Bを用いた超音波ボンディングにより、接続されている。また、前記パターン配線105Bは、はんだよりなる接続層(バンプ)203Bにより、前記基板201B上に形成されたパターン配線202Bに接続されている。
本実施例に示すように、前記半導体素子(LED素子)107Bは、前記基板101Bの側に形成された凹部に収納されるようにして実装されるようにしてもよい。
また、図6は、本発明の実施例4による半導体装置200Cを模式的に示した断面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。また、図6に示す、基板101C、絶縁層102C、ビアプラグ103C、パターン配線104C,105C,接続層106C、半導体素子107C、および蓋部112Cは、それぞれ、実施例3の、基板101B、絶縁層102B、ビアプラグ103B、パターン配線104B,105B,接続層106B、半導体素子107B、および蓋部112に相当し、同様の構造を有している。
本実施例の場合、実施例3の構造の凹部111に相当する凹部111Cの形状が、テーパ形状となっている。さらに、テーパー形状となっている前記凹部111Cの内壁面には、反射面111Dが形成されている。このため、前記半導体素子(LED素子)107Cからの発光を効率よく利用することが可能な構造になっている。また、本実施例の場合には、実施例3の場合の光機能層108Bに相当する光機能層108Cは、前記凹部111C全体を満たすようにではなく、前記半導体素子107Cを覆うように選択的に形成されている。なお、凹部111C全体を満たすよう光機能層108Cを形成してもよい。
このように、本発明による半導体装置は、配線構造や、基板の形状などを様々に変形・変更して形成することが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、基板に半導体素子が実装された半導体装置の製造方法であって、実装された複数の半導体素子の個体間差が抑制され、歩留まりが良好である半導体装置の製造方法、および実装される素子の間の個体間差の少ない半導体装置を提供することが可能となる。
100,100A 第1の実装構造
200,200A,200B,200C 半導体装置
101,101A,101B,201,201A,201B,201C,101C 基板
102,102A,102B,102C 絶縁層
103,103B ビアプラグ
103A,103C,104,104B,104C,105,105B,105C,202,202B パターン配線
103B ワイヤ
106,106A,106B,106C,203 接続層
107,107A,107B,107C 半導体素子
108,108B,108C 光機能層
110 接着層
204,204A,111,111C 凹部
112,112C 蓋部
205 反射面
310 検査用基板
311 テスト用配線
200,200A,200B,200C 半導体装置
101,101A,101B,201,201A,201B,201C,101C 基板
102,102A,102B,102C 絶縁層
103,103B ビアプラグ
103A,103C,104,104B,104C,105,105B,105C,202,202B パターン配線
103B ワイヤ
106,106A,106B,106C,203 接続層
107,107A,107B,107C 半導体素子
108,108B,108C 光機能層
110 接着層
204,204A,111,111C 凹部
112,112C 蓋部
205 反射面
310 検査用基板
311 テスト用配線
Claims (16)
- 複数の半導体素子を第1の基板に実装する第1の工程と、
前記第1の基板に実装された前記半導体素子の検査を行う第2の工程と、
少なくとも一つの前記半導体素子を有するよう前記第1の基板をダイシングにより個片化する第3の工程と、
個片化された、前記半導体素子が実装された前記第1の基板を、第2の基板に実装する第4の工程と、を有することを特徴とする半導体装置の製造方法。 - 前記半導体素子は、光機能素子であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1の工程は、透過する光に対して作用する光機能層を前記半導体素子上に形成する工程を含むことを特長とする請求項2記載の半導体装置の製造方法。
- 前記光機能素子は、LED素子よりなり、前記光機能層は蛍光体層よりなることを特徴とする請求項3記載の半導体装置の製造方法。
- 前記検査は、前記LED素子を発光させて行う検査を含むことを特徴とする請求項4記載の半導体装置の製造方法。
- 前記光機能層の形成は、インクジェット法により行われることを特徴とする請求項3乃至5のうち、いずれか1項記載の半導体装置の製造方法。
- 前記第1の基板に形成された配線部と前記半導体素子の接続は、超音波ボンディングにより行われることを特徴とする請求項2乃至6のうち、いずれか1項記載の半導体装置の製造方法。
- 前記配線部と前記第2の基板に形成された別の配線部との接続には、はんだが用いられることを特徴とする請求項7記載の半導体装置の製造方法。
- 半導体素子が実装された第1の基板と、
前記第1の基板が実装された第2の基板と、を有する半導体装置であって、
前記半導体素子は光機能素子よりなり、該光機能素子上には透過する光に対して作用する光機能層が形成されていることを特徴とする半導体装置。 - 前記光機能素子は、LED素子よりなることを特徴とする請求項9記載の半導体装置。
- 前記光機能層は蛍光体層よりなることを特徴とする請求項10記載の半導体装置。
- 前記第1の基板には、前記半導体素子を収納する凹部が形成され、当該凹部には反射面が形成されていることを特徴とする請求項10または11記載の半導体装置。
- 前記第2の基板には、前記半導体素子が実装された前記第1の基板を収納する凹部が形成され、当該凹部には反射面が形成されていることを特徴とする請求項10または11記載の半導体装置。
- 前記第1の基板に形成された、前記半導体素子と接続される第1の配線部と、前記第2の基板に形成された第2の配線部とが、ワイヤボンディングにより接続されていることを特徴とする請求項9乃至11のうち、いずれか1項記載の半導体装置。
- 前記第1の基板に形成された、前記半導体素子と接続される第1の配線部は、前記第1の基板を貫通するように形成され、前記第2の基板に形成された第2の配線部に接続されていることを特徴とする請求項9乃至11のうち、いずれか1項記載の半導体装置。
- 前記第1の基板はシリコン基板よりなることを特徴とする請求項9乃至15のうち、いずれか1項記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204794A JP2007027278A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置および半導体装置の製造方法 |
US11/484,039 US20070015315A1 (en) | 2005-07-13 | 2006-07-11 | Semiconductor device and manufacturing method thereof |
EP06253640A EP1744376A3 (en) | 2005-07-13 | 2006-07-12 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204794A JP2007027278A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027278A true JP2007027278A (ja) | 2007-02-01 |
Family
ID=37074604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005204794A Pending JP2007027278A (ja) | 2005-07-13 | 2005-07-13 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070015315A1 (ja) |
EP (1) | EP1744376A3 (ja) |
JP (1) | JP2007027278A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100490195C (zh) * | 2006-03-16 | 2009-05-20 | 先进开发光电股份有限公司 | 固态发光元件的封装结构和其制造方法 |
US7732234B2 (en) | 2007-02-15 | 2010-06-08 | Hymite A/S | Fabrication process for package with light emitting device on a sub-mount |
TWI345296B (en) * | 2007-08-07 | 2011-07-11 | Advanced Semiconductor Eng | Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same |
WO2012061010A2 (en) | 2010-11-03 | 2012-05-10 | 3M Innovative Properties Company | Polymer etchant and method of using same |
US9698563B2 (en) | 2010-11-03 | 2017-07-04 | 3M Innovative Properties Company | Flexible LED device and method of making |
CN103190204B (zh) | 2010-11-03 | 2016-11-16 | 3M创新有限公司 | 具有无引线接合管芯的柔性led器件 |
US9508905B2 (en) | 2010-12-22 | 2016-11-29 | Linxens Holding | Circuit for a light emitting component and method of manufacturing the same |
US9236547B2 (en) | 2011-08-17 | 2016-01-12 | 3M Innovative Properties Company | Two part flexible light emitting semiconductor device |
US20150001570A1 (en) * | 2011-09-02 | 2015-01-01 | King Dragon International Inc. | LED Package and Method of the Same |
US9117941B2 (en) * | 2011-09-02 | 2015-08-25 | King Dragon International Inc. | LED package and method of the same |
JP2014086596A (ja) * | 2012-10-24 | 2014-05-12 | Olympus Corp | 半導体装置、撮像装置、半導体基板の検査方法及び半導体装置の製造方法 |
CN203644815U (zh) * | 2013-12-18 | 2014-06-11 | 江阴长电先进封装有限公司 | 一种led封装结构 |
JP6623508B2 (ja) * | 2014-09-30 | 2019-12-25 | 日亜化学工業株式会社 | 光源及びその製造方法、実装方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015817A (ja) * | 1999-04-26 | 2001-01-19 | Matsushita Electronics Industry Corp | 複合発光素子と発光装置及びその製造方法 |
JP2005508093A (ja) * | 2001-10-31 | 2005-03-24 | クリー インコーポレイテッド | 発光装置及びその製造方法並びに発光デバイスの製造システム |
JP2005079202A (ja) * | 2003-08-28 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614103B1 (en) * | 2000-09-01 | 2003-09-02 | General Electric Company | Plastic packaging of LED arrays |
US6345903B1 (en) * | 2000-09-01 | 2002-02-12 | Citizen Electronics Co., Ltd. | Surface-mount type emitting diode and method of manufacturing same |
DE10162223A1 (de) * | 2000-12-21 | 2002-08-01 | Lumileds Lighting Us | Light-Emitting Sevice and Production Thereof |
JP3768864B2 (ja) * | 2001-11-26 | 2006-04-19 | シチズン電子株式会社 | 表面実装型発光ダイオード及びその製造方法 |
US6844606B2 (en) * | 2002-02-04 | 2005-01-18 | Delphi Technologies, Inc. | Surface-mount package for an optical sensing device and method of manufacture |
US6756186B2 (en) * | 2002-03-22 | 2004-06-29 | Lumileds Lighting U.S., Llc | Producing self-aligned and self-exposed photoresist patterns on light emitting devices |
JP4280050B2 (ja) * | 2002-10-07 | 2009-06-17 | シチズン電子株式会社 | 白色発光装置 |
US20060003477A1 (en) * | 2002-10-30 | 2006-01-05 | Bert Braune | Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element |
US20040166234A1 (en) * | 2003-02-26 | 2004-08-26 | Chua Bee Yin Janet | Apparatus and method for coating a light source to provide a modified output spectrum |
EP1603170B1 (en) * | 2003-03-10 | 2018-08-01 | Toyoda Gosei Co., Ltd. | Method for manufacturing a solid-state optical element device |
JP4360858B2 (ja) * | 2003-07-29 | 2009-11-11 | シチズン電子株式会社 | 表面実装型led及びそれを用いた発光装置 |
US6995462B2 (en) * | 2003-09-17 | 2006-02-07 | Micron Technology, Inc. | Image sensor packages |
JP4590905B2 (ja) * | 2003-10-31 | 2010-12-01 | 豊田合成株式会社 | 発光素子および発光装置 |
JP2005252219A (ja) * | 2004-02-06 | 2005-09-15 | Toyoda Gosei Co Ltd | 発光装置及び封止部材 |
US7411225B2 (en) * | 2005-03-21 | 2008-08-12 | Lg Electronics Inc. | Light source apparatus |
-
2005
- 2005-07-13 JP JP2005204794A patent/JP2007027278A/ja active Pending
-
2006
- 2006-07-11 US US11/484,039 patent/US20070015315A1/en not_active Abandoned
- 2006-07-12 EP EP06253640A patent/EP1744376A3/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015817A (ja) * | 1999-04-26 | 2001-01-19 | Matsushita Electronics Industry Corp | 複合発光素子と発光装置及びその製造方法 |
JP2005508093A (ja) * | 2001-10-31 | 2005-03-24 | クリー インコーポレイテッド | 発光装置及びその製造方法並びに発光デバイスの製造システム |
JP2005079202A (ja) * | 2003-08-28 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1744376A3 (en) | 2009-03-18 |
US20070015315A1 (en) | 2007-01-18 |
EP1744376A2 (en) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007027278A (ja) | 半導体装置および半導体装置の製造方法 | |
US6599769B2 (en) | Process for mounting device and optical transmission apparatus | |
US20200243712A1 (en) | Inspection method for led chip, inspection device therefor, and manufacturing method for led display | |
JP5533199B2 (ja) | 素子の基板実装方法、および、その基板実装構造 | |
JP4911885B2 (ja) | デバイスパッケージ、ならびにその製造方法および試験方法 | |
CN111433836A (zh) | Led显示面板的制造方法 | |
US20220108978A1 (en) | Carrier Film And Apparatus And Method For Repairing LED Display Panel | |
US20020019069A1 (en) | Optical element and method of manufacturing the same, and electronic instrument | |
US20070161316A1 (en) | Method of manufacturing light emitting apparatus | |
JPH0315807A (ja) | 光学アセンブリーを製造するための方法 | |
CN110676368B (zh) | 检测装置的制造方法与检测方法 | |
US20020076841A1 (en) | Transmitter array burn-in using a submount substrate | |
US20150179894A1 (en) | Methods of locating differently shaped or differently sized led die in a submount | |
JP2011054630A (ja) | 検査用プローブおよび検査用プローブの製造方法 | |
US6504967B1 (en) | Passive alignment method and apparatus for fabricating a MEMS device | |
KR20050074901A (ko) | 검사 장치 및 그 제조 방법, 전기 광학 장치 제조 방법 및반도체 장치 제조 방법 | |
JP2009014858A (ja) | 光電子回路基板および光電子回路基板の検査装置 | |
KR101366268B1 (ko) | 발광 소자 패키지와 서브마운트 및 그 제조방법 | |
JP2004288713A (ja) | 光学素子搭載装置の製造方法 | |
KR101496050B1 (ko) | 발광 소자 검사 장치 | |
US20230049123A1 (en) | Electronic device and manufacturing method and inspection method thereof | |
JP2004006871A (ja) | 取り外し可能な基板を利用する高速な電子相互接続 | |
KR102527340B1 (ko) | 발광 패키지 및 발광 패키지의 제조 방법 | |
KR101097157B1 (ko) | 프로브 카드 | |
KR100821674B1 (ko) | 프로브 어셈블리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |