JP2007019267A - Wiring board and electronic equipment having the same - Google Patents
Wiring board and electronic equipment having the same Download PDFInfo
- Publication number
- JP2007019267A JP2007019267A JP2005199151A JP2005199151A JP2007019267A JP 2007019267 A JP2007019267 A JP 2007019267A JP 2005199151 A JP2005199151 A JP 2005199151A JP 2005199151 A JP2005199151 A JP 2005199151A JP 2007019267 A JP2007019267 A JP 2007019267A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- substrate
- mark
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
この発明は、例えば、TVチューナーや携帯電話のメモリモジュールとして電子機器に組み込まれる配線基板、および電子機器に関する。 The present invention relates to, for example, a wiring board incorporated in an electronic device as a memory module of a TV tuner or a mobile phone, and the electronic device.
従来、電子部品を内蔵した配線基板として、ICチップに設けられた位置決めマークを基準として、コア基板に別の位置決めマークを形成し、コア基板の位置決めマークを基準にしてバイアホールを形成した多層プリント配線板が知られている(特許文献1参照。)。 Conventionally, as a wiring board with built-in electronic components, a multi-layer print in which another positioning mark is formed on the core board based on the positioning mark provided on the IC chip, and a via hole is formed based on the positioning mark on the core board. A wiring board is known (see Patent Document 1).
このプリント配線板を製造する場合、ICチップに対してバイアホールを正確な位置に形成するため、ICチップの位置決めマークを基準としてコア基板に別の位置決めマークを形成する必要があり、製造工程が複雑になり、製造コストが増大する問題がある。また、位置決めマークを2段階で形成するため、ICチップに対するバイアホールの位置精度が低くなり、製品歩留まりが低下する問題がある。さらに、多くの位置決めマークを形成する必要があり、位置決めマークを形成するためのスペースを確保する必要があり、プリント配線板が大型化する問題がある。
この発明の目的は、製造を容易にでき製造コストを低減でき製品歩留まりを高くできるとともに、配線基板の小型化を実現できる配線基板、およびこの配線基板を備えた電子機器を提供することにある。 An object of the present invention is to provide a wiring board capable of facilitating manufacturing, reducing manufacturing costs, increasing product yield, and realizing downsizing of the wiring board, and an electronic apparatus including the wiring board.
上記目的を達成するため、この発明の配線基板は、電子部品を実装しているとともに同じ側に位置決め用のフィディシャルマークを有する第1基板と、上記電子部品を挟んで上記第1基板に対向した第2基板と、上記第1および第2基板間で上記電子部品を積層する樹脂層と、を有する。 In order to achieve the above object, a wiring board according to the present invention has a first board on which electronic components are mounted and a positioning fiducial mark on the same side, and the first board facing the first board. And a resin layer for laminating the electronic component between the first and second substrates.
上記発明によると、電子部品を第1および第2基板間に内蔵しているとともに、位置決め用のフィディシャルマークを電子部品と同じ側に形成しているため、第1基板の外側または第2基板の外側に電子部品を実装したり位置決め用のフィディシャルマークを形成したりするスペースを確保する必要がなく、その分、配線基板を小さくできる。特に、フィディシャルマークに重なる位置で、第1基板の外側および第2基板の外側に他の電子部品を実装でき、配線基板を小さくできる。 According to the above invention, since the electronic component is built in between the first and second substrates and the positioning fiducial mark is formed on the same side as the electronic component, the outside of the first substrate or the second substrate It is not necessary to secure a space for mounting electronic components or forming fiducial marks for positioning on the outside of the wiring board, and the wiring board can be made smaller accordingly. In particular, another electronic component can be mounted on the outside of the first substrate and the outside of the second substrate at a position overlapping the fiducial mark, and the wiring board can be made small.
また、この発明の配線基板は、一側に位置決め用のフィディシャルマークを有し、このフィディシャルマークを他側から検出可能な程度に光を透過する材料により形成された第1基板と、この第1基板の一側に対向した第2基板と、上記第1および第2基板間の樹脂層と、を有する。 The wiring board of the present invention has a positioning fiducial mark on one side, a first board formed of a material that transmits light to such an extent that the fiducial mark can be detected from the other side, A second substrate facing one side of the first substrate; and a resin layer between the first and second substrates.
上記発明によると、第1基板の一側に形成したフィディシャルマークを基準にして、第1基板の一側に電子部品を位置決めして実装でき、第1基板の他側からフィディシャルマークを検出して配線のための孔を位置決めして穿設することができる。つまり、電子部品の実装とバイアホールの穿設を同一のフィディシャルマークを基準にして行うことができる。このため、電子部品の実装位置と電子部品の配線のための孔の位置を正確且つ容易に一致させることができ、製造を容易にでき製造コストを低減できる。また、同じフィディシャルマークを利用して第1基板の一側に電子部品を実装するとともに第1基板の他側から孔を穿設するようにしたため、位置決めの信頼性を高めることができ、製品歩留まりを向上させることができる。さらに、位置決めのためのフィディシャルマークを第1基板の一側に形成したため、第1基板の外側または第2基板の外側にフィディシャルマークを形成する必要がなく、その分、外側に他の電子部品を実装でき、配線基板を小さくできる。特に、フィディシャルマークを配線と同時に金属箔のパターニングにより形成した場合、外側に実装した電子部品がフィディシャルマークに接触してショートする心配がなく、信頼性を向上させることができる。 According to the above invention, the electronic component can be positioned and mounted on one side of the first substrate based on the fiducial mark formed on one side of the first substrate, and the fiducial mark is detected from the other side of the first substrate. Thus, the hole for wiring can be positioned and drilled. That is, the mounting of the electronic component and the drilling of the via hole can be performed with reference to the same fiducial mark. For this reason, the mounting position of an electronic component and the position of the hole for wiring of an electronic component can be matched correctly and easily, manufacture can be made easy and manufacturing cost can be reduced. In addition, since the electronic component is mounted on one side of the first substrate using the same fiducial mark and the hole is drilled from the other side of the first substrate, the reliability of positioning can be improved. Yield can be improved. Furthermore, since the fiducial mark for positioning is formed on one side of the first substrate, it is not necessary to form the fiducial mark on the outside of the first substrate or the outside of the second substrate, and accordingly, other electrons are formed on the outside. Components can be mounted and the wiring board can be made smaller. In particular, when the fiducial mark is formed by patterning the metal foil simultaneously with the wiring, there is no fear that the electronic component mounted on the outside contacts the fiducial mark and short-circuits, and the reliability can be improved.
この発明によると、配線基板の小型化が実現できる。 According to the present invention, it is possible to reduce the size of the wiring board.
以下、図面を参照しながらこの発明の実施の形態について詳細に説明する。
図1には、この発明の実施の形態に係る配線基板10の断面を部分的に拡大した概略図を示してある。この配線基板10は、例えば、TVや携帯電話やノートパソコンなどの電子機器100の筐体101に組み込まれる(図11参照)。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic view partially enlarging a cross section of a
この配線基板10は、コンデンサやチップ抵抗などの電子部品20を2枚のコア材11、12の間に配置して樹脂層22で積層した構造を有する。このように、電子部品20を内蔵することで、コア材11、12の外側の実装スペースを確保でき、配線基板10を小型化できる。ここでは1つの電子部品20の取り付け構造を代表して説明するが、2枚のコア材11、12の間には複数の電子部品を配置できる。
The
以下、図1乃至図9を参照して、この配線基板10の製造方法について説明する。
まず、図2にその断面を部分的に拡大して示すようなコア材11(第1基板)を用意する。配線基板10を製造する場合、例えば、図3に示すように、複数枚(本実施の形態では6枚)の配線基板10’(完成品に至る途中の状態)を1枚のワーク100として一体的にハンドリングするため、コア材11も複数枚分とれる大きさで用意される。本実施の形態では、70mm×100mmの6枚の配線基板10’を一体に製造するため、330mm×300mmの大きさのコア材11を用意した。
Hereinafter, a method for manufacturing the
First, a core material 11 (first substrate) whose cross section is partially enlarged and shown in FIG. 2 is prepared. When manufacturing the
図2に示すように、コア材11は、例えばガラス繊維を含む樹脂材料(プリプレグ)により形成された基板13の両面に銅箔15、17を積層して形成されている。反りに対する剛性を確保したり、基板13の熱膨張率を銅箔15、17に合わせるため、基板13にガラス繊維を混ぜてある。これにより、加熱によるコア材11の反りを抑制できる。後述するコア材12(第2基板)もコア材11と同じ構造を有する。
As shown in FIG. 2, the
なお、コア材11の基板13は、コア材11がコア材12に対向する側(一側)に形成される後述するフィディシャルマークM(以下、単にマークMと称する)をコア材11の外側から検出可能な程度に光(本実施の形態では可視光)を透過する材料により形成されている。また、後述する他方のコア材12の基板14および樹脂層22も、コア材12の外側からコア材11のマークMを検出可能な程度に光を透過する材料により形成されている。
Note that the
そして、図4に示すように、用意したコア材11の一側に積層された銅箔15をエッチングしてパターニングし、電子部品20の電極端子を電気的に接続するための第1配線15’を形成すると同時に、位置決め用のマークMを形成する。このとき、銅箔15の上に図示しないフォトレジスト層を形成し、露光、現像により図示しないマスクパターンを形成し、このマスクパターンを介して銅箔15をエッチングすることにより、コア材11の一側に第1配線15’およびマークMを形成する。マークMは、例えば図3に示すように、ワーク100の各配線基板10’毎に、配線基板10’の対角にそれぞれ2つずつ設けられる。
And as shown in FIG. 4, the
なお、コア材11の他側に積層された銅箔17は、上述した各マークMをコア材11の外側から検出可能とするため、各マークMに重なる部位(すなわち配線基板の対角部位)を少なくとも部分的に除去する必要がある。本実施の形態では、配線基板10の製造工程の途中で、マークMに重なる部位の銅箔17を部分的に除去するようにした。
In addition, the
この後、図5に示すように、第1配線15’上の電子部品20を接続する部位に導電性ペースト2(ペースト)を印刷する。このとき、所定の座標系に位置決め配置したワーク100の各配線基板10’に2つずつ形成したマークMを図示しないカメラで検出し、その画像を2値化して、各マークMの座標を取得する。各マークMは、可視光を反射する銅箔により形成されているため、マークMの画像は白くなりマーク周囲の画像が黒くなる。そして、取得した各マークMの座標に基づいて、この座標系におけるワーク100の位置ずれを検出し、この検出結果に基づいて図示しないメタルマスク(マスク部材)を配線基板10’の内面に位置合わせする。メタルマスクは、導電性ペースト2を印刷する部位に開口が形成されており、メタルマスクを位置合わせすることで、各開口を介して導電性ペースト2を第1配線15’上の正確な位置に印刷できる。
Thereafter, as shown in FIG. 5, the conductive paste 2 (paste) is printed on a portion where the
そして、図6に示すように、この導電性ペースト2を介して電子部品20の電極端子を第1配線15’に電気的に接続し、電子部品20をコア材11の一側に実装する。このとき、導電性ペースト2の印刷時と同様に、各配線基板10’のマークMを検出してワーク100の位置ずれを検出し、この検出結果に基づいて図示しないマウンタを動作させて電子部品20を正確な位置にマウントする。そして、導電性ペースト2を溶融させて電子部品20の電極端子を第1配線15’に接続する。
Then, as shown in FIG. 6, the electrode terminal of the
以上のように、コア材11の一側に形成したマークMを基準にして導電性ペースト2を印刷するとともに電子部品20を実装することで、第1配線15’に対する電子部品20の位置精度を高めることができ、接続の信頼性を高めることができる。特に、本実施の形態では、電子部品20を実装するコア材11の実装面(一側)に位置決めのためのマークMを形成したため、位置決めの制度を極めて高くできる。
As described above, by printing the
上記のように電子部品20をコア材11に実装した後、図7に示すように、樹脂層22を介して電子部品20を挟むようにコア材11の一側に対向してもう一枚のコア材12を配置する。樹脂層22およびコア材12も、コア材11と略同じサイズを有する。また、コア材12も、コア材11と同じ構造を有し、プリプレグ基板14の両面に銅箔16、18を積層して形成されている。
After the
本実施の形態では、コア材12がコア材11に対向する側の銅箔16もエッチングによりパターニングされて第3配線16’が予め形成されている。また、コア材12の銅箔16、18は、コア材12の外側からマークMを検出可能とするため、マークMに重なる部位、すなわち配線基板10’の対角部位が少なくとも部分的に除去される(図7)。銅箔16の対角部位は第3配線16’のパターニング時に除去され、銅箔18の対角部位は銅箔18をパターニングする際に除去される。ここでは図示していないが、コア材12の第3配線16’に別の電子部品を実装してコア材11に実装した電子部品20と入れ子状に配置しても良く、より狭いスペースに多数の電子部品を実装できる。
In the present embodiment, the
そして、図8に示すように、2枚のコア材11、12によって電子部品20を挟んで加熱および加圧し、樹脂層22を溶融させて電子部品20を2枚のコア材11、12間に積層する。この状態で、コア材11の一側に形成したマークMも樹脂層22で封止され、コア材11の基板13を透過してコア材11の外側から検出可能であるとともに、樹脂層22およびコア材12基板14を透過してコア材12の外側から検出可能となっている。
Then, as shown in FIG. 8, the
さらに、図9に示すように、各配線基板10’に対して、レーザ加工によって第1配線15’につながる孔24(バイアホール)をコア材11の外側から形成し、第3配線16’につながる孔26(バイアホール)をコア材12の外側から形成する。そして、必要に応じて2枚のコア材11、12、および樹脂層22を貫通する孔28をドリル加工によって形成する。
Further, as shown in FIG. 9, holes 24 (via holes) connected to the
バイアホール24を形成する場合には、コア材11の内側に形成したマークMを基板13を通してコア材11の外側から検出し、この検出したマークMの位置を基準にしてバイアホール24の位置を決定する。また、バイアホール26を形成する場合には、コア材11の内側に形成したマークMを基板14および樹脂層22を通してコア材12の外側から検出し、この検出したマークMの位置を基準にしてバイアホール26の位置を決定する。
When the via
このように、本実施の形態では、コア材11の内側に形成したマークMをコア材11の外側から検出可能であるとともに、コア材12の外側から検出可能であるため、電子部品の実装に利用したマークMをバイアホール24、26の穿設時に兼用でき、位置決め用のマークMの数を必要最小限にできる。
As described above, in the present embodiment, the mark M formed inside the
最後に、上記のように加工した6枚の配線基板10’をワーク100から分離する。
Finally, the six
以上のように、本実施の形態によると、コア材11の内側に形成したマークMを、導電性ペースト2の印刷に利用でき、電子部品20の位置決めに利用でき、且つバイアホール24、26の穿設に利用でき、マークMの数を必要最小限に抑えることができる。このため、配線基板10の製造工程を少なくでき、製造を容易にでき、製造コストを低減できる。
As described above, according to the present embodiment, the mark M formed inside the
また、上述した実施の形態のように、コア材11の内側にマークMを形成することで、配線基板10の外側(すなわち、コア材11の外側、またはコア材12の外側)にマークMを設ける必要がなくなり、コア材11の外側或いはコア材12の外側に電子部品を実装する際に外側に形成した銅箔のマークMとの間でショートする心配がない。言い換えると、マークMを配線基板10に内蔵させたことで、コア材11の外側またはコア材12の外側でマークMに重なる位置であっても電子部品を実装することができる(図1参照)。
Further, by forming the mark M on the inner side of the
また、本実施の形態によると、電子部品20を位置決めするためのマークMを利用してバイアホール24、26を位置決めできるため、電子部品20の電極端子に対向する位置にバイアホール24、26を正確且つ容易に位置決めでき、配線接続の信頼性を高めることができ、製品歩留まりを向上させることができる。
In addition, according to the present embodiment, since the via holes 24 and 26 can be positioned using the mark M for positioning the
さらに、本実施の形態によると、2枚のコア材11、12の間に複数個の電子部品20を配置し且つコア材11の内側にマークMを形成したため、コア材11、12の外側に配置する電子部品20の数を減らすことができ、且つコア材11、12の外側にマークMを形成する必要がなくなり、その分、外側のスペースを小さくでき、結果的に配線基板を小型化できる。なお、電子部品20を2枚のコア材11、12の間に配置することで、配線基板の厚さが大きくなることが考えられるが、電子部品20自体の高さを低くしたり、コア材11に実装した電子部品とコア材12に実装した電子部品を入れ子状に配置したりすることで、配線基板が厚くなることを抑制できる。
Furthermore, according to the present embodiment, a plurality of
なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、上述した実施の形態に示される全構成要素から幾つかの構成要素を削除しても良い。更に、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above-described embodiments. For example, you may delete some components from all the components shown by embodiment mentioned above. Furthermore, you may combine the component covering different embodiment suitably.
例えば、上述した実施の形態では、2枚のコア材11、12間に電子部品20を積層した構造について説明したが、これに限らず、コア材11、12のさらに外側に電子部品を実装して樹脂層を介して別のコア材を積層しても良く、コア材の枚数は任意に設定できる。例えば、4枚のコア材を積層する場合、2層目と3層目のコア材にも電子部品を実装できる。
For example, in the above-described embodiment, the structure in which the
また、上述した実施の形態では、各配線基板10のコア材11の内側にマークMを2つずつ形成した場合について説明したが、これに限らず、マークMをコア材11の中に埋設しても良い。また、1つの配線基板10に対して3つ以上のマークMを形成しても良い。
In the embodiment described above, the case where two marks M are formed inside the
また、上述した実施の形態では、各配線基板10’の対角に2つのマークMを形成した場合について説明したが、これに限らず、例えば、図10に示すように、6つの配線基板10’を一体にしたワーク100の配線基板10’から外れた位置、すなわち配線基板10’の周囲にマークMを形成しても良い。この場合、ワーク100の切り捨てる部位にマークMを形成することになるため、配線基板10’を分離した後はこのマークMを利用することはできない。
In the above-described embodiment, the case where the two marks M are formed at the diagonals of each
さらに、上述した実施の形態では、各配線基板10’それぞれに対角位置に2つずつマークMを形成したが、隣接する配線基板10’同士でマークMを共同することもでき、例えば、各配線基板10’に1つずつマークMを形成して隣接する2つのマークMを検出して各種位置合わせに利用するようにしても良い。
Furthermore, in the above-described embodiment, two marks M are formed at diagonal positions on each
10…配線基板、11、12…コア材、13、14…基板、15’…第1配線、20…電子部品、22…樹脂層、24、26…バイアホール、100…ワーク、M……マーク。
DESCRIPTION OF
Claims (17)
上記電子部品を挟んで上記第1基板に対向した第2基板と、
上記第1および第2基板間で上記電子部品を積層する樹脂層と、
を有することを特徴とする配線基板。 A first substrate having electronic components mounted thereon and a positioning fiducial mark on the same side;
A second substrate facing the first substrate across the electronic component;
A resin layer for laminating the electronic component between the first and second substrates;
A wiring board comprising:
上記第1基板の外側に形成され、上記孔を介して上記電子部品に接続した第2配線と、
をさらに有することを特徴とする請求項5に記載の配線基板。 A hole formed by positioning from the outside of the first substrate using the fiducial mark;
A second wiring formed outside the first substrate and connected to the electronic component through the hole;
The wiring board according to claim 5, further comprising:
この第1基板の一側に対向した第2基板と、
上記第1および第2基板間の樹脂層と、
を有することを特徴とする配線基板。 A first substrate formed of a material having a positioning fiducial mark on one side and transmitting light to such an extent that the fiducial mark can be detected from the other side;
A second substrate facing one side of the first substrate;
A resin layer between the first and second substrates;
A wiring board comprising:
上記第1基板の外側に形成され、上記孔を介して上記電子部品に接続した第2配線と、
をさらに有することを特徴とする請求項11に記載の配線基板。 A hole formed by positioning from the outside of the first substrate using the fiducial mark;
A second wiring formed outside the first substrate and connected to the electronic component through the hole;
The wiring board according to claim 11, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199151A JP2007019267A (en) | 2005-07-07 | 2005-07-07 | Wiring board and electronic equipment having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005199151A JP2007019267A (en) | 2005-07-07 | 2005-07-07 | Wiring board and electronic equipment having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019267A true JP2007019267A (en) | 2007-01-25 |
JP2007019267A5 JP2007019267A5 (en) | 2008-07-03 |
Family
ID=37756149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005199151A Pending JP2007019267A (en) | 2005-07-07 | 2005-07-07 | Wiring board and electronic equipment having the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019267A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244177A (en) * | 2007-03-27 | 2008-10-09 | Matsushita Electric Works Ltd | Method for manufacturing concavoconvex circuit board |
JP2009239247A (en) * | 2008-03-27 | 2009-10-15 | Ibiden Co Ltd | Method of manufacturing multilayer printed circuit board |
WO2009147936A1 (en) * | 2008-06-02 | 2009-12-10 | イビデン株式会社 | Method for manufacturing multilayer printed wiring board |
US7935893B2 (en) | 2008-02-14 | 2011-05-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8024858B2 (en) | 2008-02-14 | 2011-09-27 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8327533B2 (en) | 2008-03-21 | 2012-12-11 | Ibiden Co., Ltd. | Printed wiring board with resin complex layer and manufacturing method thereof |
US8710374B2 (en) | 2008-03-12 | 2014-04-29 | Ibiden Co., Ltd. | Printed wiring board with reinforced insulation layer and manufacturing method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154560A (en) * | 1997-08-01 | 1999-02-26 | Seiko Epson Corp | Ic packaging method, liquid crystal display device and electronic equipment |
JP2001332863A (en) * | 2000-02-25 | 2001-11-30 | Ibiden Co Ltd | Method for producing multilayer printed wiring board |
JP2002118363A (en) * | 2000-10-12 | 2002-04-19 | Nippon Avionics Co Ltd | Multilayer printed wiring board and manufacturing method thereof |
JP2003204167A (en) * | 2001-10-26 | 2003-07-18 | Matsushita Electric Works Ltd | Sheet material for circuit board and manufacturing method thereof, and multilayer board and manufacturing method thereof |
JP2003209357A (en) * | 2002-01-15 | 2003-07-25 | Sony Corp | Method for manufacturing multilayer board |
JP2004296562A (en) * | 2003-03-26 | 2004-10-21 | Sharp Corp | Substrate with built-in electronic components, and its manufacturing method |
JP2004343021A (en) * | 2003-03-17 | 2004-12-02 | Matsushita Electric Ind Co Ltd | Method for manufacturing module with built-in component and manufacturing apparatus |
JP2007503713A (en) * | 2003-08-26 | 2007-02-22 | イムベラ エレクトロニクス オサケユキチュア | Electronic module and manufacturing method thereof |
-
2005
- 2005-07-07 JP JP2005199151A patent/JP2007019267A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154560A (en) * | 1997-08-01 | 1999-02-26 | Seiko Epson Corp | Ic packaging method, liquid crystal display device and electronic equipment |
JP2001332863A (en) * | 2000-02-25 | 2001-11-30 | Ibiden Co Ltd | Method for producing multilayer printed wiring board |
JP2002118363A (en) * | 2000-10-12 | 2002-04-19 | Nippon Avionics Co Ltd | Multilayer printed wiring board and manufacturing method thereof |
JP2003204167A (en) * | 2001-10-26 | 2003-07-18 | Matsushita Electric Works Ltd | Sheet material for circuit board and manufacturing method thereof, and multilayer board and manufacturing method thereof |
JP2003209357A (en) * | 2002-01-15 | 2003-07-25 | Sony Corp | Method for manufacturing multilayer board |
JP2004343021A (en) * | 2003-03-17 | 2004-12-02 | Matsushita Electric Ind Co Ltd | Method for manufacturing module with built-in component and manufacturing apparatus |
JP2004296562A (en) * | 2003-03-26 | 2004-10-21 | Sharp Corp | Substrate with built-in electronic components, and its manufacturing method |
JP2007503713A (en) * | 2003-08-26 | 2007-02-22 | イムベラ エレクトロニクス オサケユキチュア | Electronic module and manufacturing method thereof |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244177A (en) * | 2007-03-27 | 2008-10-09 | Matsushita Electric Works Ltd | Method for manufacturing concavoconvex circuit board |
US7935893B2 (en) | 2008-02-14 | 2011-05-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8024858B2 (en) | 2008-02-14 | 2011-09-27 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8336205B2 (en) | 2008-02-14 | 2012-12-25 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8613136B2 (en) | 2008-02-14 | 2013-12-24 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board with built-in electronic component |
US8710374B2 (en) | 2008-03-12 | 2014-04-29 | Ibiden Co., Ltd. | Printed wiring board with reinforced insulation layer and manufacturing method thereof |
US8327533B2 (en) | 2008-03-21 | 2012-12-11 | Ibiden Co., Ltd. | Printed wiring board with resin complex layer and manufacturing method thereof |
JP2009239247A (en) * | 2008-03-27 | 2009-10-15 | Ibiden Co Ltd | Method of manufacturing multilayer printed circuit board |
WO2009147936A1 (en) * | 2008-06-02 | 2009-12-10 | イビデン株式会社 | Method for manufacturing multilayer printed wiring board |
JPWO2009147936A1 (en) * | 2008-06-02 | 2011-10-27 | イビデン株式会社 | Manufacturing method of multilayer printed wiring board |
US8291584B2 (en) | 2008-06-02 | 2012-10-23 | Ibiden Co., Ltd. | Method of manufacturing a printed wiring board with built-in electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4150396B2 (en) | Manufacturing method of rigid flexible substrate | |
US8302300B2 (en) | Method for manufacturing multilayer printed circuit board with plated through holes | |
US20050284657A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
US9024203B2 (en) | Embedded printed circuit board and method for manufacturing same | |
KR100722621B1 (en) | Method for manufacturing Rigid-flexible Printed Circuit Board | |
JP2007019267A (en) | Wiring board and electronic equipment having the same | |
JP5150246B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2006261598A (en) | Electronic component comprising shield case | |
TW201417640A (en) | Printed circuit board and method for manufacturing same | |
KR20130055990A (en) | Rigid-flexible printed circuit board and method for manufacturing the same | |
JP5359757B2 (en) | Multi-layer printed wiring board position recognition mark | |
EP2602820B1 (en) | Solid-state image pickup device | |
JP2000232267A (en) | Manufacture of multilayer printed wiring board | |
WO2011043382A1 (en) | Circuit substrate and method of production thereof | |
JP2002118363A (en) | Multilayer printed wiring board and manufacturing method thereof | |
TWI449147B (en) | Method for embedding electronic component into multi-layer substrate | |
JP2012209284A (en) | Method of manufacturing wiring substrate | |
US20070285905A1 (en) | Electronic device, display apparatus, flexible circuit board and fabrication method thereof | |
TWI399152B (en) | Method for manufacturing blind hole in printed circuit board | |
JP5347888B2 (en) | Manufacturing method of multilayer printed wiring board | |
TWI391069B (en) | Method for manufacturing muti-layer printed circuit board | |
JP2004079703A (en) | Multilayer substrate and manufacturing method of same | |
JP5501204B2 (en) | Support substrate, method for manufacturing support substrate, and method for manufacturing multilayer wiring substrate | |
KR101224665B1 (en) | Camera module | |
JP2007189202A (en) | Manufacturing method of circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |