JP2007019115A - フリップチップ型半導体装置およびその製造方法 - Google Patents
フリップチップ型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007019115A JP2007019115A JP2005196915A JP2005196915A JP2007019115A JP 2007019115 A JP2007019115 A JP 2007019115A JP 2005196915 A JP2005196915 A JP 2005196915A JP 2005196915 A JP2005196915 A JP 2005196915A JP 2007019115 A JP2007019115 A JP 2007019115A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electrode
- bump
- flip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 熱と荷重とを負荷した際、半導体チップおよび回路基板が変形しても、半導体チップのアクティブ面がダメージを受けるのを防止することが可能なフリップチップ型半導体装置を提供する。
【解決手段】 回路基板2に形成された基板側の電極7と半導体チップ3に形成されたチップ側の電極とがバンプ4を介して電気的に接続されたフリップチップ型半導体装置1であって、回路基板2と半導体チップ3との間に設けられた接着樹脂材料9を介して半導体チップ3が回路基板2に接着され、接着樹脂材料9には無機フィラー10が分散されており、基板側の電極7,8のうち、バンプ4と接合しているバンプ接合部分の電極7の厚みTが、バンプ接合部分以外の電極8の厚みtよりも厚く形成されている。
【選択図】 図1
【解決手段】 回路基板2に形成された基板側の電極7と半導体チップ3に形成されたチップ側の電極とがバンプ4を介して電気的に接続されたフリップチップ型半導体装置1であって、回路基板2と半導体チップ3との間に設けられた接着樹脂材料9を介して半導体チップ3が回路基板2に接着され、接着樹脂材料9には無機フィラー10が分散されており、基板側の電極7,8のうち、バンプ4と接合しているバンプ接合部分の電極7の厚みTが、バンプ接合部分以外の電極8の厚みtよりも厚く形成されている。
【選択図】 図1
Description
本発明は圧接方式のフリップチップ実装工法で接合させる半導体装置およびその製造方法に関するものである。
近年、携帯情報機器等の電子機器の更なる小型、薄型、軽量化に伴い、半導体装置(半導体パッケージ)の更なる高密度、高機能化が要請されている。また、同時に、半導体チップの高性能化に伴い、多ピン化の傾向は著しく、動作周波数に関しても益々高周波数化している。これらの要請に応えるために、半導体チップをフリップチップ実装工法で搭載した半導体装置が開発されている。
フリップチップ実装工法とは、半導体チップの出力電極を下向きにして回路基板の電極と電気的に接続する工法であり、半導体チップの出力電極面を下向きに実装することにより、実装面積を最小限にすることができる。さらに、半導体チップと回路基板とを最短距離で接続するため、高周波特性等の電気的特性に優れている。フリップチップ実装工法としては、現在、多種多様な工法が提案され、それらは、それぞれ生産性やコストの点で工夫が凝らされ、金属接合型と接触接合型に大きく分類される。
金属接合型は、電気的接合が金属接合で行われ、接続抵抗値が低く、高信頼性を有するという長所がある。一方、接触接合型は、電気的接合を接触で得るため、接続抵抗値は高くなるが、各種基板材料への適用が容易で、現在電子機器類の接続材料に多用されているはんだ接合に代わる、環境にやさしい接合方法であるという長所がある。
ここで、接触接合型フリップチップ実装工法の一例として、圧接接合方式の工法がある。この工法は、図5に示すように、無機フィラー41が分散された接着樹脂材料42を、半導体チップ43と回路基板44との間に介在させ、この状態で、熱と荷重とをかけることにより、半導体チップ43の電極に形成されたバンプ45を変形させながら回路基板44の電極46に圧着させ、半導体チップ43のバンプ45と回路基板44の電極46との接触状態を接着樹脂材料42の接着によって保持し、接合する技術である。
尚、従来のフリップチップ型半導体装置40では、回路基板44に形成されたバンプ接合部分の電極46の厚みとバンプ接合部分以外の配線パターン電極49の厚みとは同一であり、バンプ45の高さをHとすると、半導体チップ43のアクティブ面47(出力電極が形成されている面)とバンプ接合部分以外の配線パターン電極49との間隔Dは上記バンプ45の高さHに等しくなる。
しかしながら上記の従来形式では、圧接方式のフリップチップ実装工法を実施する場合、近年の電子機器の小型、薄型、軽量化の要求から、薄型の半導体チップ43および薄型の回路基板44での実装が必要になり、実装時に、半導体チップ43および回路基板44に熱と荷重とをかけて、半導体チップ43に形成されたバンプ45を変形させて回路基板44の電極46に圧着させる際、上記熱と荷重との負荷により、図6に示すように、半導体チップ43および回路基板44が変形する恐れがあった。このような変形が発生すると、半導体チップ43のアクティブ面47と回路基板44の対向面48との接触、特に、上記アクティブ面47と上記対向面48に形成されたバンプ接合部分以外の配線パターン電極49との接触、もしくは接着樹脂材料42に含まれた無機フィラー41を介した上記両者47,49の接触が発生し、半導体チップ43のアクティブ面47へダメージを与えるという問題があった。
尚、下記特許文献1には、厚み方向に導電性を有するとともに面方向に絶縁性を有する接着剤を用いてICチップを基板へ接着する構造が記載されており、接着剤中には金属微粒子が分散されている。
また、下記特許文献2には、半導体素子の電極パッドに金属突起を形成し、この半導体素子と配線パターンを有する基板との間に光硬化又は熱硬化型の樹脂を介在させ、半導体素子の金属突起を基板の配線パターンに圧接し、上記樹脂を硬化させることにより、半導体素子を基板に固定して、上記金属突起と配線パターンとを接続したフリップチップ型半導体装置が記載されている。
特公昭62−6652号公報
特許第1689504号公報
本発明は、熱と荷重とを負荷した際、半導体チップおよび回路基板が変形しても、半導体チップのアクティブ面がダメージを受けるのを防止することが可能なフリップチップ型半導体装置およびその製造方法を提供することを目的とする。
この目的を達成するために、本第1発明におけるフリップチップ型半導体装置は、回路基板に形成された基板側の電極と半導体チップに形成されたチップ側の電極とがバンプを介して電気的に接続されたフリップチップ型半導体装置であって、上記回路基板と半導体チップとの間に設けられた接着樹脂材料を介して半導体チップが回路基板に接着され、上記接着樹脂材料には無機フィラーが分散されており、上記基板側の電極のうち、バンプと接合しているバンプ接合部分の電極の厚みが、バンプ接合部分以外の電極の厚みよりも厚く形成されているものである。
これによると、バンプ接合部分の電極の厚みをT、バンプ接合部分以外の電極の厚みをtとすると、T>tとすることにより、回路基板のバンプ接合部分以外の電極と半導体チップのアクティブ面(チップ側の電極が形成されている面)との間隔が上記厚みの差(すなわちT−t)だけ従来よりも拡大する。
これにより、実装時に、半導体チップおよび回路基板に熱と荷重とをかけた際、半導体チップと回路基板とが変形しても、半導体チップのアクティブ面とこれに対向する回路基板の対向面との接触が防止される。特に、上記アクティブ面と上記対向面に形成されたバンプ接合部分以外の電極との接触、もしくは、接着樹脂材料に含まれた無機フィラーを介した上記両者の接触も防止される。これにより、半導体チップのアクティブ面がダメージを受けるのを防止することができ、実装条件のマージン拡大が可能となる。
本第2発明におけるフリップチップ型半導体装置は、バンプ接合部分の電極の厚みをTとし、バンプ接合部分以外の電極の厚みをtとし、半導体チップが複数のバンプ間において回路基板に向かって凹形状に変形した場合の変形量をAとし、バンプが押圧されてバンプ接合部分の電極の表面から沈み込んだ場合の沈み込み量をBとすると、
(T−t)>(A+B)
の関係を有するものである。
(T−t)>(A+B)
の関係を有するものである。
これによると、例えば半導体チップや回路基板が薄い場合等においては、回路基板のバンプ接合部分以外の電極と半導体チップのアクティブ面との間隔は、T>tとすることにより、上記厚みの差(すなわちT−t)だけ従来よりも拡大するが、同時に、変形量Aと沈み込み量Bとを加えた分だけ縮小する。したがって、上記のように(T−t)>(A+B)の関係とすることにより、バンプ接合部分以外の電極とアクティブ面との間隔が(T−t)−(A+B)分だけ従来よりも拡大する。これにより、実装時に、半導体チップおよび回路基板に熱と荷重とをかけた際、半導体チップと回路基板とが変形しても、半導体チップのアクティブ面とこれに対向する回路基板の対向面との接触が防止される。特に、上記アクティブ面と上記対向面に形成されたバンプ接合部分以外の電極との接触、もしくは、着樹脂材料に含まれた無機フィラーを介した上記両者の接触も防止される。
本第3発明におけるフリップチップ型半導体装置は、接着樹脂材料は、エポキシ樹脂とフェノール樹脂とシアネ−ト樹脂とのうちの少なくとも1種類の樹脂を主成分として含む熱硬化性樹脂であるものである。
これによると、実装時、加熱および加圧することにより、熱硬化性樹脂からなる接着樹脂材料が硬化し、半導体チップが回路基板に接着固定され、接着部分の信頼性を高いものとすることができる。
本第4発明におけるフリップチップ型半導体装置は、無機フィラーは、Al2O3とMgOとBNとAlNとSiO2と異方性導電フィラーとのうちの少なくとも1種類のフィラーを含むものである。
これによると、例えば、無機フィラーとしてAl2O3を用いた場合、放熱性に優れた半導体装置が得られる。また、無機フィラーとしてBNを用いた場合、線膨張係数を小さくすることができ、優れた接合部信頼性を有する半導体装置が得られる。また、無機フィラーとしてSiO2を用いた場合、線膨張係数を小さく、また、誘電率を小さくすることができ、高速・高周波数を有する半導体チップに対応した、優れた接合部信頼性を有する半導体装置が得られる。さらに、無機フィラーとして異方性導電フィラーを用いた場合、半導体チップに形成されたバンプと回路基板の電極との間で接続抵抗値を低下せしめることが可能となり、効果的である。
本第5発明におけるフリップチップ型半導体装置は、回路基板は絶縁材料で構成され、
上記絶縁材料のガラス転移点は、フリップチップ実装時に回路基板が到達する温度よりも高いものである。
上記絶縁材料のガラス転移点は、フリップチップ実装時に回路基板が到達する温度よりも高いものである。
これによると、実装時、加熱および加圧した際、バンプが押圧されてバンプ接合部分の電極の表面から沈み込むと、この沈み込み量とほぼ同じ量で、上記バンプ接合部分の電極が回路基板の表面から沈み込む。これに対して、絶縁材料で構成される回路基板のガラス転移点を、フリップチップ実装時に回路基板が到達する温度よりも高くすることにより、加熱および加圧した際、回路基板を構成する絶縁材料が柔らかくなる前に半導体チップの実装に必要な加圧が終了する。したがって、バンプ接合部分の電極が回路基板の表面から沈み込み難くなり、このことから、バンプがバンプ接合部分の電極の表面から沈み込む沈み込み量Bも抑制される。
これにより、上記第2発明で説明したように、バンプ接合部分以外の電極とアクティブ面との間隔は(T−t)−(A+B)分だけ従来よりも拡大し、この際、沈み込み量Bが抑制されるため、半導体チップと回路基板とが変形しても、半導体チップのアクティブ面とこれに対向する回路基板の対向面との接触がより確実に防止される。
本第6発明におけるフリップチップ型半導体装置は、厚みの異なるバンプ接合部分の電極とバンプ接合部分以外の電極とがエッチング手段とめっき手段と印刷手段とのうちの少なくとも1つの手段によって回路基板に形成されているものである。
これによると、コストを抑制するとともに比較的簡単に、厚みの異なるバンプ接合部分の電極とバンプ接合部分以外の電極とを回路基板に形成することができる。
本第7発明におけるフリップチップ型半導体装置の製造方法は、無機フィラーが分散された接着樹脂材料を回路基板上に配置する工程と、上記回路基板の電極と半導体チップの電極に形成されたバンプとを位置合わせする工程と、加熱および加圧しながら半導体チップと回路基板との間に介在する接着樹脂材料で半導体チップを回路基板に接着し固定するとともに、バンプを回路基板の電極に圧接させて接合する工程とを有する圧接接合方式のフリップチップ型半導体装置の製造方法であって、上記回路基板の電極のうち、バンプと接合するバンプ接合部分の電極の厚みがバンプ接合部分以外の電極の厚みよりも厚い回路基板を用いるものである。
本第7発明におけるフリップチップ型半導体装置の製造方法は、無機フィラーが分散された接着樹脂材料を回路基板上に配置する工程と、上記回路基板の電極と半導体チップの電極に形成されたバンプとを位置合わせする工程と、加熱および加圧しながら半導体チップと回路基板との間に介在する接着樹脂材料で半導体チップを回路基板に接着し固定するとともに、バンプを回路基板の電極に圧接させて接合する工程とを有する圧接接合方式のフリップチップ型半導体装置の製造方法であって、上記回路基板の電極のうち、バンプと接合するバンプ接合部分の電極の厚みがバンプ接合部分以外の電極の厚みよりも厚い回路基板を用いるものである。
本第8発明におけるフリップチップ型半導体装置の製造方法は、バンプ接合部分の電極の厚みをTとし、バンプ接合部分以外の電極の厚みをtとし、半導体チップが複数のバンプ間において回路基板に向かって凹形状に変形した場合の変形量をAとし、バンプが押圧されてバンプ接合部分の電極の表面から沈み込んだ場合の沈み込み量をBとすると、
(T−t)>(A+B)
の関係が成立するような厚みの電極を有する回路基板を用いるものである。
(T−t)>(A+B)
の関係が成立するような厚みの電極を有する回路基板を用いるものである。
本第9発明におけるフリップチップ型半導体装置の製造方法は、接着樹脂材料を回路基板上に配置する工程において、シート状の接着樹脂材料を回路基板上に貼り付けるか或いはペースト状の接着樹脂材料を回路基板上に塗布するものである。
これによると、生産性よく、比較的低コストで、高信頼性を有する半導体装置を高歩留りで製造することが可能となる。
以上のように本発明によると、回路基板のバンプ接合部分以外の電極と半導体チップのアクティブ面との間隔が従来よりも拡大するため、実装時に、半導体チップおよび回路基板に熱と荷重とをかけた際、半導体チップと回路基板とが変形しても、半導体チップのアクティブ面とこれに対向する回路基板の対向面との接触が防止される。特に、上記アクティブ面と上記対向面に形成されたバンプ接合部分以外の電極との接触、もしくは、着樹脂材料に含まれた無機フィラーを介した上記両者の接触も防止される。
これにより、半導体チップのアクティブ面がダメージを受けるのを防止することができ、実装条件のマージン拡大が可能となり、さらに、接着樹脂材料を大幅に変更することなく、高歩留りで高信頼性を有するフリップチップ型半導体装置を製造することができる。
(第1の実施の形態)
以下に、本発明の第1の実施の形態を図1,図2に基いて説明する。
1は、回路基板2上に半導体チップ3を搭載したフリップチップ型の半導体装置である。半導体チップ3には複数の電極(チップ側の電極:図示せず)が形成され、これらチップ側の電極にはバンプ4が形成されている。尚、各バンプ4は半導体チップ3の下面側に形成されており、この面をアクティブ面5と呼んでいる。
以下に、本発明の第1の実施の形態を図1,図2に基いて説明する。
1は、回路基板2上に半導体チップ3を搭載したフリップチップ型の半導体装置である。半導体チップ3には複数の電極(チップ側の電極:図示せず)が形成され、これらチップ側の電極にはバンプ4が形成されている。尚、各バンプ4は半導体チップ3の下面側に形成されており、この面をアクティブ面5と呼んでいる。
上記アクティブ面5に対向する回路基板2の対向面6には、複数の配線パターン電極7,8(基板側の電極)が形成されている。回路基板2と半導体チップ3との間には接着樹脂材料9が設けられ、半導体チップ3は接着樹脂材料9を介して回路基板2に接着され固定されている。尚、接着樹脂材料9には無機フィラー10が分散されて含有されている。
また、上記各バンプ4は回路基板2の電極7に圧接により接合され、これによって、半導体チップ3の電極と回路基板2の電極7とがバンプ4を介して電気的に接続されている。回路基板2の電極7,8のうち、バンプ4と接合しているバンプ接合部分の電極7の厚みをTとし、バンプ接合部分以外の電極8の厚みをtとすると、T>tとなるように形成されている。
上記接着樹脂材料9は、接着性、耐熱性、電気絶縁性、低吸湿性等を有する材料であるならば特に限定されるものではない。例えば、エポキシ樹脂とフェノール樹脂とシアネ−ト樹脂とのうちの少なくとも1種類の樹脂を主成分として含む熱硬化性樹脂からなる接着樹脂材料9が使用される。
また、無機フィラー10は、半導体装置1としての特性を向上させる材料であるならば特に限定されるものではない。例えば、Al2O3とMgOとBNとAlNとSiO2と異方性導電フィラーとのうちの少なくとも1種類のフィラーを含むものが使用される。
また、上記回路基板2は絶縁材料で構成されており、上記絶縁材料のガラス転移点(Tg)は、フリップチップ実装時に回路基板2が到達する温度よりも高いものである。
また、上記厚みT,tの異なる電極7,8は、簡単にしかも大きなコストアップが生じることなく実現する手段であれば特に限定されるものではなく、例えば、エッチング手段とめっき手段と印刷手段とのうちの少なくとも1つの手段によって回路基板2に形成されている。
また、上記厚みT,tの異なる電極7,8は、簡単にしかも大きなコストアップが生じることなく実現する手段であれば特に限定されるものではなく、例えば、エッチング手段とめっき手段と印刷手段とのうちの少なくとも1つの手段によって回路基板2に形成されている。
次に、上記半導体装置1の製造方法を以下に説明する。
先ず、図2(a)に示すように、準備工程において、厚みT,tの異なる電極7,8が形成された回路基板2と、電極にバンプ4が形成された半導体チップ3と、半導体チップ3の大きさよりも若干大きめの寸法にカットされたシート状の接着樹脂材料9とを準備する。
先ず、図2(a)に示すように、準備工程において、厚みT,tの異なる電極7,8が形成された回路基板2と、電極にバンプ4が形成された半導体チップ3と、半導体チップ3の大きさよりも若干大きめの寸法にカットされたシート状の接着樹脂材料9とを準備する。
次に、図2(b)に示すように、配置工程において、回路基板2の電極7,8上に上記接着樹脂材料9を配置し、貼付けツール15により熱と荷重とを加えて接着樹脂材料9を回路基板2の電極7,8上に貼り付ける。この後、接着樹脂材料9の貼付けツール15側に取り外し可能に配置されたセパレータ16を剥がすことにより、回路基板2に接着樹脂材料9を配置する配置工程が完了する。尚、上記セパレータ16は、接着樹脂材料9が貼付けツール15に貼り付くのを防止するためのものである。
次に、図2(c)に示すように、位置合わせ工程において、回路基板2の電極7と半導体チップ3のバンプ4とを対応させて位置合わせをする。
次に、図2(d)に示すように、加熱・加圧工程において、熱せられた接合ツール17を用いて加熱および加圧しながら、接着樹脂材料9を介して、半導体チップ3のバンプ4を回路基板2の電極7に押し付けて変形していく。この時、接着樹脂材料9の接着力により、半導体チップ3のバンプ4が回路基板2の電極7に接触した状態で固定され、半導体チップ3の電極と回路基板2の電極7とがバンプ4を介して電気的に接続される。
次に、図2(d)に示すように、加熱・加圧工程において、熱せられた接合ツール17を用いて加熱および加圧しながら、接着樹脂材料9を介して、半導体チップ3のバンプ4を回路基板2の電極7に押し付けて変形していく。この時、接着樹脂材料9の接着力により、半導体チップ3のバンプ4が回路基板2の電極7に接触した状態で固定され、半導体チップ3の電極と回路基板2の電極7とがバンプ4を介して電気的に接続される。
このような方法により、図2(e)に示すように、半導体装置1が製造される。
以下、上記構成における作用を説明する。
図1に示すように、回路基板2の電極7,8の厚みをT>tとすることにより、回路基板2のバンプ接合部分以外の電極8と半導体チップ3のアクティブ面5との間隔Dは以下の式(1)のようになる。
間隔D=バンプ4の高さH+上記厚みの差h=H+(T−t) ・・・式(1)
したがって、上記間隔Dが従来(図5参照)よりも上記厚みの差h(=T−t)だけ拡大するため、実装時に、上記加熱・加圧工程において、半導体チップ3および回路基板2に熱と荷重とをかけた際、半導体チップ3と回路基板2とが変形しても、半導体チップ3のアクティブ面5とこれに対向する回路基板2の対向面6との接触が防止される。特に、上記アクティブ面5と上記対向面6に形成されたバンプ接合部分以外の電極8との接触、もしくは、接着樹脂材料9に含まれた無機フィラー10を介した上記両者5,8の接触も防止される。これにより、半導体チップ3のアクティブ面5がダメージを受けるのを防止することができ、実装条件のマージン拡大が可能となる。
(第2の実施の形態)
以下に、本発明の第2の実施の形態を図3,図4に基いて説明する。尚、上記第1の実施の形態と同じ部材については同一の符号を付記して説明を省略する。
以下、上記構成における作用を説明する。
図1に示すように、回路基板2の電極7,8の厚みをT>tとすることにより、回路基板2のバンプ接合部分以外の電極8と半導体チップ3のアクティブ面5との間隔Dは以下の式(1)のようになる。
間隔D=バンプ4の高さH+上記厚みの差h=H+(T−t) ・・・式(1)
したがって、上記間隔Dが従来(図5参照)よりも上記厚みの差h(=T−t)だけ拡大するため、実装時に、上記加熱・加圧工程において、半導体チップ3および回路基板2に熱と荷重とをかけた際、半導体チップ3と回路基板2とが変形しても、半導体チップ3のアクティブ面5とこれに対向する回路基板2の対向面6との接触が防止される。特に、上記アクティブ面5と上記対向面6に形成されたバンプ接合部分以外の電極8との接触、もしくは、接着樹脂材料9に含まれた無機フィラー10を介した上記両者5,8の接触も防止される。これにより、半導体チップ3のアクティブ面5がダメージを受けるのを防止することができ、実装条件のマージン拡大が可能となる。
(第2の実施の形態)
以下に、本発明の第2の実施の形態を図3,図4に基いて説明する。尚、上記第1の実施の形態と同じ部材については同一の符号を付記して説明を省略する。
バンプ接合部分の電極7の厚みTはバンプ接合部分以外の電極8の厚みtよりも厚く(すなわちT>t)形成されている。また、回路基板2と半導体チップ3とはそれぞれ上記第1の実施の形態のものよりも薄く、したがって変形し易く、上記加熱・加圧工程によって、半導体チップ3がバンプ4間において回路基板2に向かって下方へ凹形状に変形し、さらに、バンプ4が押圧されてバンプ接合部分の電極7の表面から沈み込む。上記半導体チップ3の変形量をAとし、電極7の沈み込み量をBとすると下記の関係を有している。
(T−t)>(A+B)
また、上記回路基板2は絶縁材料で構成されており、上記絶縁材料のガラス転移点(Tg)は、上記加熱・加圧工程の際に、回路基板2が到達する温度よりも高いものである。
(T−t)>(A+B)
また、上記回路基板2は絶縁材料で構成されており、上記絶縁材料のガラス転移点(Tg)は、上記加熱・加圧工程の際に、回路基板2が到達する温度よりも高いものである。
尚、第2の実施の形態における半導体装置1の製造方法は、上記第1の実施の形態と同様で、図4(a)〜(e)に示すように準備工程〜加熱・加圧工程を有している。
以下、上記構成における作用を説明する。
以下、上記構成における作用を説明する。
回路基板2のバンプ接合部分以外の電極8と半導体チップ3のアクティブ面5との間隔Dは、T>tとすることにより、上記厚みの差h(=T−t)だけ従来よりも拡大するが、同時に、変形量Aと沈み込み量Bとを加えた分だけ縮小する。したがって、上記のように(T−t)>(A+B)の関係とすることにより、バンプ接合部分以外の電極8とアクティブ面5との間隔Dは以下の式(2)のようになる。
間隔D=バンプ4の高さH+上記厚みの差h−(変形量A+沈み込み量B)
=H+(T−t)−(A+B) ・・・式(2)
したがって、上記間隔Dが従来(図5参照)よりも(T−t)−(A+B)だけ拡大するため、実装時に、上記加熱・加圧工程において、半導体チップ3および回路基板2に熱と荷重とをかけた際、半導体チップ3と回路基板2とが変形しても、半導体チップ3のアクティブ面5とこれに対向する回路基板2の対向面6との接触が防止される。特に、上記アクティブ面5と上記対向面6に形成されたバンプ接合部分以外の電極8との接触、もしくは、接着樹脂材料9に含まれた無機フィラー10を介した上記両者5,8の接触も防止される。これにより、半導体チップ3のアクティブ面5がダメージを受けるのを防止することができ、実装条件のマージン拡大が可能となる。
間隔D=バンプ4の高さH+上記厚みの差h−(変形量A+沈み込み量B)
=H+(T−t)−(A+B) ・・・式(2)
したがって、上記間隔Dが従来(図5参照)よりも(T−t)−(A+B)だけ拡大するため、実装時に、上記加熱・加圧工程において、半導体チップ3および回路基板2に熱と荷重とをかけた際、半導体チップ3と回路基板2とが変形しても、半導体チップ3のアクティブ面5とこれに対向する回路基板2の対向面6との接触が防止される。特に、上記アクティブ面5と上記対向面6に形成されたバンプ接合部分以外の電極8との接触、もしくは、接着樹脂材料9に含まれた無機フィラー10を介した上記両者5,8の接触も防止される。これにより、半導体チップ3のアクティブ面5がダメージを受けるのを防止することができ、実装条件のマージン拡大が可能となる。
また、図3に示すように、上記のようにバンプ4がバンプ接合部分の電極7の表面から沈み込み量Bだけ沈み込むと、この沈み込み量Bとほぼ同じ量で、バンプ接合部分の電極7が回路基板2の表面から沈み込む。これに対して、絶縁材料で構成される回路基板2のガラス転移点を、加熱・加圧工程の際に回路基板2が到達する温度よりも高くすることにより、加熱および加圧時、回路基板2を構成する絶縁材料が柔らかくなる前に半導体チップ3の実装に必要な加圧が終了する。したがって、バンプ接合部分の電極7が回路基板2の表面から沈み込み難くなり、このことから、バンプ4がバンプ接合部分の電極7の表面から沈み込む沈み込み量Bも抑制される。
これにより、沈み込み量Bの値が小さくなり、その分、上記式(2)により、バンプ接合部分以外の電極8とアクティブ面5との間隔Dの値が大きくなり、したがって、上記アクティブ面5と対向面6との接触がより確実に防止される。
上記各実施の形態では、配置工程において、シート状の接着樹脂材料9を回路基板2上に貼り付けているが、ペースト状の接着樹脂材料9を回路基板2上に塗布してもよい。
上記各実施の形態では、バンプ4を、半導体チップ3の電極(図示せず)に形成しているが、回路基板2の電極7に形成してもよい。
上記各実施の形態では、バンプ4を、半導体チップ3の電極(図示せず)に形成しているが、回路基板2の電極7に形成してもよい。
次に、上記第1の実施の形態に対するより詳細な実施例を説明する。
(実施例1)
接着樹脂材料9としては、離型処理を施したPETフィルム(セパレータ16)上にブレードコーター法で熱硬化型エポキシ樹脂を形成し、接着樹脂シートを作製した。この時、エポキシ樹脂は厚みが35μmとなるような塗布条件で行い、半硬化状態となる乾燥条件で形成した。樹脂中に分散させた無機フィラー10はSiO2を用い、実装時の接着樹脂材料9の流動性および硬化後の硬化物性を考慮し、最大粒径15μm、フィラー量50wt%とした。また、半導体チップ3としては、大きさ10mm×10mm、厚み400μmのTEGチップを用い、電極にはワイヤボンディング装置を用いて突起状のバンプ4を80μmピッチでペリフェラル状に形成した。
(実施例1)
接着樹脂材料9としては、離型処理を施したPETフィルム(セパレータ16)上にブレードコーター法で熱硬化型エポキシ樹脂を形成し、接着樹脂シートを作製した。この時、エポキシ樹脂は厚みが35μmとなるような塗布条件で行い、半硬化状態となる乾燥条件で形成した。樹脂中に分散させた無機フィラー10はSiO2を用い、実装時の接着樹脂材料9の流動性および硬化後の硬化物性を考慮し、最大粒径15μm、フィラー量50wt%とした。また、半導体チップ3としては、大きさ10mm×10mm、厚み400μmのTEGチップを用い、電極にはワイヤボンディング装置を用いて突起状のバンプ4を80μmピッチでペリフェラル状に形成した。
また、回路基板2としては、ALIVH(Any Layer Interstitial Via Hole:松下電子部品株式会社製)を用いた。ALIVHとは、全層IVH(Interstitial Via Hole)構造が可能な高密度樹脂多層基板である。上記回路基板2は、4層構成で、厚みは0.6mmのものを用いた。ここで、回路基板2の電極7,8のうち、バンプ4と接合するバンプ接合部分の電極7の厚みTが、バンプ接合部分以外の電極8の厚みtよりも厚い構成とした。具体的には、エッチング技術を用いて、上記バンプ接合部分の電極7の厚みTを18μmとし、上記バンプ接合部分以外の電極8の厚みtを8μmとした。
本実施例1では、上記の部材を用いて、下記のような製造方法で圧接方式のフリップチップ型の半導体装置1を製造した。
まず、接着樹脂材料9として機能する接着樹脂シートを、半導体チップ3の大きさよりも若干大きめの寸法にカットし、回路基板2の電極7,8上に配置する。次に、100℃に熱した貼付けツール15により、10kg/cm2の圧力で回路基板2の電極7,8上に貼り付け、その後、接着樹脂シートの貼付けツール15側に取り外し可能に配置されたセパレータ16を剥がす。
まず、接着樹脂材料9として機能する接着樹脂シートを、半導体チップ3の大きさよりも若干大きめの寸法にカットし、回路基板2の電極7,8上に配置する。次に、100℃に熱した貼付けツール15により、10kg/cm2の圧力で回路基板2の電極7,8上に貼り付け、その後、接着樹脂シートの貼付けツール15側に取り外し可能に配置されたセパレータ16を剥がす。
次に、回路基板2の電極7と半導体チップ3のバンプ4とを対応させて位置合わせし、200℃に熱せられた接合ツール17により、10秒間、30kg/cm2の圧力を加えながら、接着樹脂シートを介して、回路基板2の電極7に半導体チップ3のバンプ4を押し付け、バンプ4の高さHが従来において良好な接合信頼性を得ることができる25μmとなるように、バンプ4を変形させる。この時の接着樹脂シートの接着力により、半導体チップ3のバンプ4が回路基板2の電極7に接触した状態で固定され、半導体チップ3の電極(図示せず)と回路基板2の電極7とがバンプ4を介して電気的に接続される。これにより、フリップチップ型の半導体装置1を製造した。
得られた半導体装置1について、断面観察と接続抵抗値の測定を行った。接続抵抗値の測定は、半導体チップ3の配線パターンおよび電極に形成したバンプ4と回路基板2の配線パターンおよび電極7,8で形成したデイジーチェーン部で評価を行った。断面観察の結果、半導体チップ3のアクティブ面5と回路基板2のバンプ接合部分以外の電極8との間隔Dが従来よりも拡大され、半導体チップ3のアクティブ面5と回路基板2の対向面6との接触が防止された。特に、上記アクティブ面5と対向面6に形成されたバンプ接合部分以外の電極8との接触、もしくは接着樹脂シートに含まれた無機フィラー10を介した上記両者5,8の接触も生じていないことを確認した。また、初期の接続抵抗値、液相熱衝撃試験後の接続抵抗値に関しても従来品とほぼ同等な特性を示しており、実装条件のマージン拡大を可能とすることができた。
次に、上記第2の実施の形態に対するより詳細な実施例を説明する。尚、上記実施例1と同じ部材については同一の符号を付記して説明を省略する。
(実施例2)
半導体チップ3としては、大きさ10mm×10mm、厚み100μmのTEGチップを用い、電極にはワイヤボンディング装置を用いて突起状のバンプ4を80μmピッチでペリフェラル状に形成した。また、回路基板2は、4層構成で、厚みは0.2mmのものを用いた。ここで、回路基板2の電極7,8のうち、バンプ4と接合するバンプ接合部分の電極7の厚みTとバンプ接合部分以外の電極8の厚みtとの差hが、半導体チップ3の変形量Aとバンプ4の沈み込み量Bとの合計よりも大きくなるように構成した。具体的には、エッチング技術とめっき技術を用いて、上記バンプ接合部分の電極7の厚みTを20μmとし、バンプ接合部分以外の電極8の厚みtを5μmとした。本実施例では、上記の部材を用いて、圧接方式のフリップチップ型半導体装置を製造した。
(実施例2)
半導体チップ3としては、大きさ10mm×10mm、厚み100μmのTEGチップを用い、電極にはワイヤボンディング装置を用いて突起状のバンプ4を80μmピッチでペリフェラル状に形成した。また、回路基板2は、4層構成で、厚みは0.2mmのものを用いた。ここで、回路基板2の電極7,8のうち、バンプ4と接合するバンプ接合部分の電極7の厚みTとバンプ接合部分以外の電極8の厚みtとの差hが、半導体チップ3の変形量Aとバンプ4の沈み込み量Bとの合計よりも大きくなるように構成した。具体的には、エッチング技術とめっき技術を用いて、上記バンプ接合部分の電極7の厚みTを20μmとし、バンプ接合部分以外の電極8の厚みtを5μmとした。本実施例では、上記の部材を用いて、圧接方式のフリップチップ型半導体装置を製造した。
本実施例2では、上記の部材を用いて、実施例1と同様な製造方法で圧接方式のフリップチップ型の半導体装置1を製造し、得られた半導体装置1について、断面観察と接続抵抗値の測定を行った。
断面観察の結果、半導体チップ3および回路基板2は変形し、それぞれ半導体チップ3の変形量Aは10μm、バンプ4の沈み込み量Bは4μmであったが、回路基板2の電極7,8の厚みT,tの差h(=20μm−5μm=15μm)が上記変形量Aと沈み込み量Bとの合計(=10μm+4μm=14μm)よりも大きいため、半導体チップ3のアクティブ面5と回路基板2のバンプ接合部分以外の電極8との間隔Dが従来よりも拡大され、半導体チップ3のアクティブ面5と回路基板2の対向面6との接触が防止された。特に、上記アクティブ面5と対向面6に形成されたバンプ接合部分以外の電極8との接触、もしくは接着樹脂シートに含まれた無機フィラー10を介した上記両者5,8の接触も生じていないことを確認した。また、初期の接続抵抗値、液相熱衝撃試験後の接続抵抗値に関しても従来品とほぼ同等な特性を示しており、半導体チップおよび回路基板が従来よりも薄いものとなっても、高歩留りを有する薄型半導体装置の実現を可能とすることができた。
また、実施例1,2では、接着樹脂材料9にエポキシ樹脂を用いたが、エポキシ樹脂に限定されるものではなく、エポキシ樹脂、フェノール樹脂およびシアネ−ト樹脂からなる群から選ばれた少なくとも1種類の樹脂を主成分として含む熱硬化性樹脂を使用することができる。
また、実施例1,2では、無機フィラー10にSiO2を用いたが、SiO2に限定されるものではなく、Al2O3、MgO、BN、AlNおよびSiO2もしくは異方性導電フィラーから選ばれる少なくとも1つ含む無機フィラーを使用することができる。
また、実施例1,2では、回路基板2として、ALIVH等に代表される有機基板を用いたが、有機基板に限定されるものではなく、回路基板2を構成する絶縁材料のガラス転移点(Tg)が、フリップチップ実装時に回路基板2が到達する温度よりも高いものを使用することができる。
また、実施例1,2では、異なる厚みT,tを有する電極7,8を回路基板2にエッチング手段又はめっき手段により形成しているが、これらエッチング手段やめっき手段に限定されるものではなく、エッチング手段、めっき手段もしくは印刷手段から選ばれる少なくとも1つの手段により形成してもよい。
また、実施例1,2では、シート状の接着樹脂材料9(接着樹脂シート)を回路基板2上に貼り付けているが、ペースト状の接着樹脂材料9を回路基板2上に塗布してもよい。
本発明のフリップチップ型半導体装置およびその製造方法は、圧接方式のフリップチップ実装工法で接合させる半導体装置およびその製造方法として有用である。
1 フリップチップ型半導体装置
2 回路基板
3 半導体チップ
4 バンプ
7 バンプ接合部分の電極
8 バンプ接合部分以外の電極
9 接着樹脂材料
10 無機フィラー
T,t 電極の厚み
A 変形量
B 沈み込み量
2 回路基板
3 半導体チップ
4 バンプ
7 バンプ接合部分の電極
8 バンプ接合部分以外の電極
9 接着樹脂材料
10 無機フィラー
T,t 電極の厚み
A 変形量
B 沈み込み量
Claims (9)
- 回路基板に形成された基板側の電極と半導体チップに形成されたチップ側の電極とがバンプを介して電気的に接続されたフリップチップ型半導体装置であって、
上記回路基板と半導体チップとの間に設けられた接着樹脂材料を介して半導体チップが回路基板に接着され、
上記接着樹脂材料には無機フィラーが分散されており、
上記基板側の電極のうち、バンプと接合しているバンプ接合部分の電極の厚みが、バンプ接合部分以外の電極の厚みよりも厚く形成されていることを特徴とするフリップチップ型半導体装置。 - バンプ接合部分の電極の厚みをTとし、
バンプ接合部分以外の電極の厚みをtとし、
半導体チップが複数のバンプ間において回路基板に向かって凹形状に変形した場合の変形量をAとし、
バンプが押圧されてバンプ接合部分の電極の表面から沈み込んだ場合の沈み込み量をBとすると、
(T−t)>(A+B)
の関係を有することを特徴とする請求項1記載のフリップチップ型半導体装置。 - 接着樹脂材料は、エポキシ樹脂とフェノール樹脂とシアネ−ト樹脂とのうちの少なくとも1種類の樹脂を主成分として含む熱硬化性樹脂であることを特徴とする請求項1又は請求項2に記載のフリップチップ型半導体装置。
- 無機フィラーは、Al2O3とMgOとBNとAlNとSiO2と異方性導電フィラーとのうちの少なくとも1種類のフィラーを含むことを特徴とする請求項1から請求項3のいずれか1項に記載のフリップチップ型半導体装置。
- 回路基板は絶縁材料で構成され、
上記絶縁材料のガラス転移点は、フリップチップ実装時に回路基板が到達する温度よりも高いことを特徴とする請求項1から請求項4のいずれか1項に記載のフリップチップ型半導体装置。 - 厚みの異なるバンプ接合部分の電極とバンプ接合部分以外の電極とがエッチング手段とめっき手段と印刷手段とのうちの少なくとも1つの手段によって回路基板に形成されていることを特徴とする請求項1から請求項5のいずれか1項に記載のフリップチップ型半導体装置。
- 無機フィラーが分散された接着樹脂材料を回路基板上に配置する工程と、
上記回路基板の電極と半導体チップの電極に形成されたバンプとを位置合わせする工程と、
加熱および加圧しながら半導体チップと回路基板との間に介在する接着樹脂材料で半導体チップを回路基板に接着し固定するとともに、バンプを回路基板の電極に圧接させて接合する工程とを有する圧接接合方式のフリップチップ型半導体装置の製造方法であって、
上記回路基板の電極のうち、バンプと接合するバンプ接合部分の電極の厚みがバンプ接合部分以外の電極の厚みよりも厚い回路基板を用いることを特徴とするフリップチップ型半導体装置の製造方法。 - バンプ接合部分の電極の厚みをTとし、
バンプ接合部分以外の電極の厚みをtとし、
半導体チップが複数のバンプ間において回路基板に向かって凹形状に変形した場合の変形量をAとし、
バンプが押圧されてバンプ接合部分の電極の表面から沈み込んだ場合の沈み込み量をBとすると、
(T−t)>(A+B)
の関係が成立するような厚みの電極を有する回路基板を用いることを特徴とする請求項7記載のフリップチップ型半導体装置の製造方法。 - 接着樹脂材料を回路基板上に配置する工程において、シート状の接着樹脂材料を回路基板上に貼り付けるか或いはペースト状の接着樹脂材料を回路基板上に塗布することを特徴とする請求項7又は請求項8記載のフリップチップ型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005196915A JP2007019115A (ja) | 2005-07-06 | 2005-07-06 | フリップチップ型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005196915A JP2007019115A (ja) | 2005-07-06 | 2005-07-06 | フリップチップ型半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019115A true JP2007019115A (ja) | 2007-01-25 |
Family
ID=37756043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005196915A Withdrawn JP2007019115A (ja) | 2005-07-06 | 2005-07-06 | フリップチップ型半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019115A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017138377A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2005
- 2005-07-06 JP JP2005196915A patent/JP2007019115A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017138377A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5161732B2 (ja) | 半導体装置の製造方法 | |
TWI384630B (zh) | 製造電子部件封裝結構之方法 | |
KR101011882B1 (ko) | 회로 장치 및 회로 장치의 제조 방법 | |
JP5066529B2 (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
WO1998025303A1 (en) | Chip scale ball grid array for integrated circuit package | |
JP2002016101A (ja) | 半導体装置及びその製造方法 | |
US20100225001A1 (en) | Manufacturing method of semiconductor device, semiconductor device, and electronic device | |
JP5532744B2 (ja) | マルチチップモジュール及びマルチチップモジュールの製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
US20060193108A1 (en) | Circuit device and manufacturing method thereof | |
JP2008159682A (ja) | 多層プリント配線板およびその製造方法 | |
US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
JP2004055770A (ja) | 半導体装置の製造方法および半導体装置 | |
US20090246918A1 (en) | Method of manufacturing semiconductor device | |
JP3269390B2 (ja) | 半導体装置 | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005268706A (ja) | 半導体装置と半導体装置用多層基板 | |
JP2007019115A (ja) | フリップチップ型半導体装置およびその製造方法 | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP3646056B2 (ja) | フリップチップ実装方法 | |
JP5258208B2 (ja) | 回路装置及びその製造方法 | |
JP2002252326A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090316 |