JP2007017938A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】残像性誤放電を抑制して、駆動回路の損傷を防止することができるプラズマディスプレイ装置及びその駆動方法を提供する。
【解決手段】スキャン駆動部４２０は、それぞれ負極性電圧レベルで下降する、第１下降パルスと第２下降パルスを、スキャン電極（Ｙ１〜Ｙｎ）に供給する。第２下降パルスは、従来のセットダウンパルスと等しいパルスであり、セットアップパルス供給後、全体の放電セルの壁電荷を、均一に消去させる。第1 実施形態では、第２下降パルスを供給する前に、第１下降パルスをスキャン電極に供給する。第１下降パルスは、ターンオフ状態を持続するセルのスキャン電極とサステイン電極（Ｚ）の間に蓄積される壁電荷を消去するためのパルスである。一部の壁電荷を消去するために、第１下降パルスが印加される間に、サステイン駆動部４３０は、サステイン電圧Ｖｓより電圧レベルが低い正極性波形を成すパルスを、サステイン電極（Ｚ）に供給する。
【選択図】図４

Description

本発明は、プラズマディスプレイ装置及びその駆動方法に関し、より詳しくは、駆動時、発生される残像性誤放電を抑制して、駆動回路の損傷を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。

一般的に、プラズマディスプレイ装置（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ａｐｐａｒａｔuｓ）は、前面基板と背面基板の間に形成された隔壁が、一つの単位セルを成すプラズマディスプレイパネルを含む。 各セル内には、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン及びヘリウムの混合気体（Ｎｅ＋Ｈｅ）のような主放電気体と、少量のキセノンを含む不活性ガスが充填されている。 高周波電圧によって放電される時、不活性ガスは真空紫外線（Ｖａｃｕｕｍ Ｕｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を発生し、隔壁の間に形成された蛍光体を発光させて画像が表示される。 このようなプラズマディスプレイ装置は、薄型で軽量化可能なので、次世代表示装置として脚光を浴びている。

図１は、一般的なプラズマディスプレイパネルの構造を示す図である。

図１に示すように、プラズマディスプレイパネルは、前面パネル１００と背面パネル１１０を含む。画像が表示される表示面である前面基板１０１には、スキャン電極１０２とサステイン電極１０３が対をなして形成された複数の維持電極対が配列された前面パネル１００があり、背面の背面基板１１１上には、前述の複数の維持電極対と交差するように、複数のアドレス電極１１３が配列された背面パネル１１０がある。前面パネル１００と背面パネル１１０は、一定距離を置いて平行に配置される。

前面パネル１００は、一つの放電セルで相互放電させて、セルの発光を維持するためのスキャン電極１０２及びサステイン電極１０３を含む。すなわち、透明なＩＴＯ物質から形成された透明電極（ａ）と、金属材質から形成されるバス電極（ｂ）を備えた、スキャン電極１０２及びサステイン電極１０３を有する。スキャン電極１０２及びサステイン電極１０３は、放電電流を制限し、電極対の間を絶縁する一つ以上の誘電体層１０４によって覆われる。誘電体層１０４には、放電状態を容易にするために、酸化マグネシウム（ＭｇＯ）を蒸着した保護層１０５が形成される。

背面パネル１１０は、複数個の放電空間すなわち放電セルを形成させるため、ストライプタイプ(またはウェルタイプ)の隔壁１１２が、互いに平行に配列される。 また、アドレス放電を介して、放電セル内の不活性ガスが真空紫外線を発生させるようにする一つ以上のアドレス電極１１３が、隔壁１１２に対して平行に配置される。 背面パネル１１０の上側面には、サステイン放電の時画像表示のために、可視光線を放出する赤色（Ｒ）、緑（Ｇ）、青色（Ｂ）の 蛍光体１１４が塗布される。 アドレス電極１１３と蛍光体１１４の間には、アドレス電極１１３を保護するための誘電体層１１５が形成される。

このような構造のプラズマディスプレイパネルは、放電セルがマトリックス構造で複数個が形成され、放電セルに所定のパルスを供給するための駆動回路を含む駆動部（図示せず）が取り付けられる。

図２は、従来のプラズマディスプレイ装置の画像を表示する方法を示す図である。
図２に示すように、プラズマディスプレイ装置は、一つのフレーム期間を放電回数がお互いに異なる複数個のサブフィールドで分ける。プラズマディスプレイパネルは、入力される映像信号の階調値にあたるサブフィールド期間に発光させることによって、画像を表示する。

各サブフィールドは、放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間、及び放電回数によって階調を現わすサステイン期間に分けられる。 例えば、２５６階調で画像を表示しようとする場合に、１／６０ 秒にあたるフレーム期間（１６．６７ｍｓ）は、８個のサブフィールドに分けられる。

同時に、８個のサブフィールドそれぞれは、また、リセット期間、アドレス期間及びサステイン期間に分けられる。 ここで、サステイン期間は、各サブフィールドで、２^ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。このように、各サブフィールドでサステイン期間が変わるようになるので、画像の階調（Ｇｒａｙ ｌｅｖｅｌ）を表示できる。

このようなプラズマディスプレイ装置の駆動原理は、図３（ａ）及び図 ３（ｂ）に示される。

図３（ａ）は、従来のプラズマディスプレイ装置の駆動波形を示す図である。

図３（ａ）に示すように、プラズマディスプレイ装置は、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、及び放電したセル内の壁電荷を消去するための消去期間に分けられ、駆動される。

リセット期間において、セットアップ期間には、すべてのスキャン電極に、上昇ランプ（Ｒａｍｐ−ｕｐ）を形成するセットアップ波形が、同時に印加される。 セットアップ波形によって全画面の放電セル内には、弱い暗放電（Ｄａｒｋ Ｄｉｓｃｈａｒｇｅ）が起きる。セットアップ放電によってアドレス電極とサステイン電極上には、正極性壁電荷が蓄積され、スキャン電極上には負極性の壁電荷が蓄積される。

セットダウン期間には、セットアップ波形が印加された後、セットアップ放電の最高電圧レベルより低い電圧レベルから所定の負極性電圧レベルまで下降する下降ランプ（Ｒａｍｐ−ｄｏｗｎ）を成すセットダウン波形が印加される。 セル内に微弱な消去放電が発生するので、スキャン電極に過度に形成された壁電荷は、十分に消去される。セットダウン放電は、アドレス放電がセル内で安定して一様に発生できる程度の放電を起こす。

アドレス期間には、負極性波形を成すスキャン波形が、スキャン電極に順に供給されると同時に、スキャン波形に同期して、アドレス電極に正極性波形を成すアドレス波形が印加される。 スキャン波形とアドレス波形間の電位差と、リセット期間に生成された壁電圧が加わるので、アドレス波形が印加される放電セル内には、アドレス放電が発生する。 アドレス放電によって選択されたセル内には、サステイン波形が印加される時、サステイン放電が起きる程度の壁電荷が形成される。 サステイン電極には、アドレス期間の間に、サステイン電極とスキャン電極間の電位差を減らして、アドレス電極とスキャン電極間の誤放電が起きないように、正極性バイアス電圧（Ｖｚｂ）を有する波形が印加される。

サステイン期間には、スキャン電極とサステイン電極に交互に、正極性波形を成すサステイン波形（Ｓｕｓ）が印加される。 アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン波形が加わりながら、サステイン波形が印加される毎に、スキャン電極とサステイン電極の間にサステイン放電、すなわち、表示放電が起きる。

サステイン放電が完了した後、消去期間では、パルス幅が狭く、電圧レベルが低い消去波形（Ｒａｍｐ−ｅｒｓ）が、サステイン電極に供給され、それによって、全画面のセル内に残る壁電荷を消去させる。

このような駆動波形によって放電セル内に分布する壁電荷は、図３（ｂ）を参照して説明される。

図３（ｂ）は、従来の駆動波形による放電セル内に分布する壁電荷を説明するための図である。

図３（ｂ）を参照すると、リセット期間のセットアップ期間において、セットアップ波形がスキャン電極（Ｙ）に印加され、サステイン電極（Ｚ）及びアドレス電極（Ｘ）にはセットアップ波形より相対的に低い電位の波形が印加される。そのため、図３（ｂ）の（ａ）のように、スキャン電極（Ｙ）上には、負極性電荷が蓄積され、サステイン電極（Ｚ）及びアドレス電極（Ｘ）上には、正極性の電荷が蓄積される。

次に、セットダウン期間では、セットダウン波形がスキャン電極（Ｙ）に供給され、サステイン電極（Ｚ）及びアドレス電極（Ｘ）には、所定のバイアス電圧、望ましくはグラウンドレベル（ＧＮＤ）の電圧が、供給及び維持される。そのため、図３（ｂ）の（ｂ）のように、セットアップ期間に放電セル内に過度に蓄積された壁電荷を、部分的に消去する。 このような消去過程を通じて、それぞれの放電セル内での壁電荷の分布が均一するようになる。

次に、アドレス期間では、スキャン電極（Ｙ）に供給されるスキャン波形と、アドレス電極（Ｘ）に印加されるアドレス波形によって、アドレス放電が、図３ｂの（ｃ）のように発生する。

そして、サステイン期間では、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に交互にサステイン波形が印加され、サステイン放電が、図３（ｂ）の (d)のように発生する。

一方、従来のセットアップ期間を通じて形成された壁電荷は、セットダウン期間の間主にスキャン電極（Ｙ）とアドレス電極（Ｘ）の間で主に消去される。スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に形成された壁電荷の大部分は、相変らず維持される。

従来、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）のセルが、一つの単位ピクセルを成している。駆動の時、単位ピクセルの中で、少なくとも一つのセルがターンオフ（Ｔｕｒｎ−ｏｆｆ）状態を持続する時、隣接するセルから前記ターンオフ状態が持続する荷電粒子（Ｃｈａｒｇｅｄ ｐａｒｔｉｃｌｅ）が拡散する。 ここで、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）のセルが、一つの単位ピクセルを成して、駆動の時、単位ピクセルの中で少なくとも一つのセルが、ターンオフ状態を持続する時、前記単位ピクセルは、表示される画面で、単色パターンを成す。

単位ピクセルが単色パターンを成す時、ターンオフ状態が持続するセルは、ターンオン（ｏｎ）されなければならないにもかかわらず、セットダウン期間の間、蓄積された壁電荷と隣合うセルから拡散した電荷によってアドレス期間の間、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に、誤放電が発生するようになる。これを残像性誤放電という。従来のプラズマディスプレイ装置は、アドレス期間の間の残像性誤放電がサステイン期間につながって、サステイン放電が維持されることによって、輝点（ｓｐｏｔ）が発生する問題がある。
また、蓄積した壁電荷を消去するための波形を印加する場合、セットアップ期間に形成された過度な壁電荷によって、むしろ放電が発生する可能性が高い。 そのため、表示画面の歪曲現象が発生する問題点を考慮しなければならない。

本発明の目的は、プラズマディスプレイ装置及びその駆動方法を改善して、残像性誤放電を抑制することができるプラズマディスプレイ装置を提供することにある。

また、本発明の他の目的は、プラズマディスプレイ装置及びその駆動方法を改善し、表示される単色パターンでの輝点問題を改善することができるプラズマディスプレイ装置を提供することにある。

また、本発明のまた他の目的は、前記目的を改善するために、印加されるパルスによって表示画面の歪曲現象を防止することができるプラズマディスプレイ装置を提供することにある。

また、本発明のまた他の目的は、電磁妨害（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）による駆動回路の損傷を防止することができるプラズマディスプレイ装置を提供することにある。

本発明のプラズマディスプレイ装置は、スキャン電極とサステイン電極を含む維持電極対が複数個形成されたプラズマディスプレイパネルと、前記維持電極対を駆動させるための駆動部と、リセット期間の間、前記スキャン電極には第１下降波形と第２下降波形の連続的に印加するように駆動部を制御し、また、前記第１下降波形が印加される間に、前記サステイン電極には、サステイン波形より電圧レベルが低い正極性波形を印加するように前記駆動部を制御する駆動パルス制御部を含むことを特徴とする。

本発明の他のプラズマディスプレイ装置は、スキャン電極とサステイン電極を含む維持電極対が複数個形成されたプラズマディスプレイパネルと、前記維持電極対を駆動させるための駆動部と、リセット期間の間、前記スキャン電極には、第１下降波形を印加した後、前記第１下降波形と等しい電圧レベルで下降する第２下降波形を印加するように制御し、また、前記第１下降波形が印加される間に、前記サステイン電極には、サステイン波形より電圧レベルが低い正極性波形を印加するように前記駆動部を制御する駆動パルス制御部を含むことを特徴とする。

本発明のまた他のプラズマディスプレイ装置はスキャン電極とサステイン電極を含む維持電極対が複数個形成されたプラズマディスプレイパネルと、前記維持電極対を駆動させるための駆動部と、リセット期間の間、前記スキャン電極には、第１下降波形を印加した後、第２下降波形を印加するように制御し、また、前記第１下降波形が印加される間に、前記サステイン電極には、サステイン波形より電圧レベルが低い正極性波形を印加するように駆動部を制御し、そして、少なくとも一つの区間で、前記サステイン電極がフローティングされるように前記駆動部を制御する駆動パルス制御部を含むことを特徴とする。

本発明のスキャン電極及びサステイン電極を含む維持電極対と前記維持電極対と交差するアドレス電極が一つの放電セルを成すプラズマディスプレイ装置の駆動方法は、（ａ） 前記スキャン電極にセットアップ波形を印加する段階と、（ｂ）前記スキャン電極に最低電圧レベルが負極性である第１下降波形を印加し、前記第１下降波形が印加される間に、前記サステイン電極にサステイン波形より電圧レベルが低い正極性波形を印加する段階と、（ｃ）前記スキャン電極に最低電圧レベルが負極性である第２下降波形を印加し、そして、前記第２下降波形が印加される間に、前記サステイン電極をグラウンド（ＧＮＤ）レベルで維持させる段階を含むことを特徴とする。

本発明の前記正極性波形は、アドレス期間の間、サステイン電極に印加されるバイアス電圧と等しい電圧レベルを持つことを特徴とする。

本発明の前記正極性波形の電圧レベルは、８０Ｖ以上、１００Ｖ以下であることを特徴とする。

本発明の前記第１下降波形と前記第２下降波形の最低電圧レベルは、負極性であることを特徴とする。

本発明の前記第１下降波形と前記第２下降波形の最低電圧レベルは、互いに異なることを特徴とする。

本発明は、前記第１下降波形の最低電圧レベルが、前記第２下降波形の最低電圧レベルより高いことを特徴とする。

本発明の前記第１下降波形の最低電圧レベルの絶対値は、前記第２下降波形の最低電圧レベルの絶対値の７０％以下であることを特徴とする。

本発明は、前記リセット期間の間、前記スキャン電極に印加されるセットアップ波形の最高電圧レベルによって、前記第１下降波形の最低電圧レベルが、制御されることを特徴とする。

本発明の前記第１下降波形の最低電圧レベルは、−１４０Ｖ 以上、−１００Ｖ以下であることを特徴とする。

本発明の前記第１下降波形の幅は、１０μｓ以上、３０μｓ以下であることを特徴とする。

本発明の前記第１下降波形は、前記第２下降波形と等しい電圧源から供給されることを特徴とする。

本発明の前記第１下降波形は、少なくとも一つのサブフィールド期間に供給されることを特徴とする。

本発明の前記第２下降波形が供給される間に、前記サステイン電極は、グラウンド（ＧＮＤ）レベルを維持することを特徴とする。

本発明は、前記リセット期間以前に、前記維持電極対の中で何れの一つの電極には正極性波形が印加され、他の電極には前記正極性波形の逆極性波形が印加されるプリ−リセット期間を含むことを特徴とする。

本発明の前記プリ−リセット期間を含むサブフィールドでの前記第１下降波形の最低電圧レベルは、残りサブフィールドの中で少なくとも一つのサブフィールドでの前記第１下降波形の最低電圧レベルと異なることを特徴とする。

本発明の前記プリ−リセット期間を含むサブフィールドでのセットアップ波形の最高電圧レベルは、残りサブフィールドの中で少なくとも一つのサブフィールドでのセットアップ波形の最高電圧レベルと異なることを特徴とする。

本発明の前記等しい電圧レベルは、グラウンド（ＧＮＤ）レベルであることを特徴とする。

本発明の前記第２下降波形が印加される間に、前記サステイン電極はグラウンド （ＧＮＤ）レベルを維持することを特徴とする。

本発明の前記少なくとも何れの一つの区間は、前記第１下降波形がグラウンド電圧レベルで最低電圧レベルに変化する区間、または最低電圧レベルでグラウンド電圧レベルに変化する区間であることを特徴とする。

本発明の前記駆動部は、エネルギー回収及び供給部を含み、前記正極性波形は前記エネルギー回収及び供給部によって上昇または下降することを特徴とする。

本発明は、プラズマディスプレイ装置及びその駆動方法を改善することで、残像性誤放電を抑制することができる效果がある。

また、本発明は、プラズマディスプレイ装置及びその駆動方法を改善することで、表示される単色パターンでの輝点を改善することができる效果がある。

また、本発明は、表示画面の歪曲現象を防止することができる效果がある。

また、本発明は、駆動時発生される電磁妨害を低減することにより、ハードウェアの負担を減らすことができる效果がある。

また、本発明は、表示される画像の補色残像を防止することができる效果がある。

以下、本発明による具体的な実施形態を添付の図面を参照して説明する。
<第１実施形態>

図４は、本発明の第１実施形態によるプラズマディスプレイ装置の構造を説明するための図である。

図４に示すように、本発明の第１実施形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル４００、データ駆動部４１０、スキャン駆動部４２０、サステイン駆動部４３０、駆動パルス制御部４４０及び駆動電圧発生部４５０を備える。

プラズマディスプレイパネル４００は、前面パネル（図示せず）と後面パネル（図示せず）が所定の間隔に取り付けられる。前面パネルには、スキャン電極（Ｙ１ないしＹｎ） 及びサステイン電極（Ｚ）の維持電極対が、平行を成して複数個、形成される。後面パネルには、スキャン電極（Ｙ１ないしＹｎ）及びサステイン電極（Ｚ）と交差する複数のアドレス電極（Ｘ１ないしＸｍ）が形成される。

データ駆動部４１０は、プラズマディスプレイパネル４００に形成されたアドレス電極（Ｘ１ないしＸｍ）にデータを印加する。ここで、データは、外部で入力される映像信号を処理する映像信号処理部（図示せず）で処理された映像信号データである。 データ駆動部４１０は、駆動パルス制御部４４０からのデータタイミング制御信号（ＣＴＲＸ）に応答して、データをサンプリングしてラッチした後、アドレス電圧（Ｖａ）を有するアドレスパルスを、それぞれのアドレス電極（Ｘ１ないしＸｍ）に供給する。

スキャン駆動部４２０は、プラズマディスプレイパネル４００に形成されたスキャン電極（Ｙ１ないしＹｎ）を駆動する。先に、リセット期間の間、スキャン駆動部４２０は、駆動パルス制御部４４０の制御の下に、サステイン電圧（Ｖｓ）とセットアップ電圧（Ｖｓｅｔｕｐ）の組合で、ランプ波形を成すセットアップパルスを、スキャン電極（Ｙ１ないしＹｎ）に供給する。

また、スキャン駆動部４２０は、それぞれ負極性電圧レベルで下降する第１下降波形と第２下降波形を成す、第１下降パルスと第２下降パルスを、スキャン電極（Ｙ１ないしＹｎ）に供給する。 ここで、第２下降波形を成す第２下降パルスは、従来のセットダウンパルスと等しいパルスである。すなわち、セットアップパルス供給後、全体の放電セルの壁電荷を、均一に消去させる機能を果たす。本発明の第1 実施形態では、第２下降パルスを供給する前に、所定の下降パルス、すなわち、第1下降波形を成す第１下降パルスを、スキャン電極（Ｙ１ないしＹｎ）に供給する。
第１下降パルスは、ターンオフ状態を持続するセルのスキャン電極（Ｙ１ ないしＹｎ）とサステイン電極（Ｚ）の間に蓄積される壁電荷を消去するためのパルスである。一部の壁電荷を消去するために、第１下降パルスが印加される間に、サステイン駆動部４３０は、サステイン電圧（Ｖｓ）より電圧レベルが低い正極性波形を成すパルスを、サステイン電極（Ｚ）に供給する。ここに関するより詳細な説明は、以後図５（ａ）ないし図８を通じて説明する。

以後、アドレス期間の間、スキャン基準電圧（Ｖｓｃ）からスキャン電圧（−Ｖｙ）で印加されるスキャンパルスを、スキャン電極（Ｙ１ないしＹｎ）それぞれに順次に供給する。それから、スキャン駆動部４２０は、サステイン期間の間、グラウンド（ＧＮＤ）レベルからサステイン電圧（Ｖｓ）で印加されるサステイン放電をするための、少なくても一つ以上のサステインパルスをスキャン電極（Ｙ１ないしＹｎ）に供給する。

サステイン駆動部４３０は、プラズマディスプレイパネル４００に共通電極をなすサステイン電極（Ｚ）を駆動する。本発明の第１実施形態によるサステイン駆動部４３０は、駆動パルス制御部４４０の制御の下で、スキャン電極（Ｙ１ないしＹｎ）に第１下降パルスが印加される間に、正極性パルスをサステイン電極（Ｚ）に供給する。 この時、正極性パルスは、放電が起きないほどの電圧の大きさ、すなわちサステイン電圧（Ｖｓ）より低い電圧レベルを持つようにする。 望ましくは、図示された電圧、アドレス期間の間、サステイン電極（Ｚ）に印加されるバイアス電圧（Ｖｚｂ）を使うようにする。 また、スキャン電極（Ｙ１ないしＹｎ）に第２下降パルスが印加される間、サステイン電極（Ｚ）をグラウンド（ＧＮＤ）レベルで維持させる。

また、サステイン駆動部４３０は、アドレス期間の間、バイアス電圧（Ｖｚｂ）をサステイン電極（Ｚ）に供給し、また、サステイン期間の間、グラウンド（ＧＮＤ）レベルからサステイン電圧（Ｖｓ）に印加されるサステイン放電をするための、少なくとも一つ以上のサステインパルスをサステイン電極（Ｚ）に供給する。

駆動パルス制御部４４０は、プラズマディスプレイパネル４００が駆動時、データ駆動部４１０、スキャン駆動部４２０及びサステイン駆動部４３０を制御する。 すなわち、駆動パルス制御部４４０は、前述したようなリセット期間、アドレス期間、サステイン期間に、データ駆動部４１０、スキャン駆動部４２０及びサステイン駆動部４３０の動作タイミングと同期を制御するためのタイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を生成し、そして、駆動部(４１０、４２０、４３０)にそれぞれのタイミング制御信号（ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺ）を電送する。

ここで、データ制御信号（ＣＴＲＸ）には、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、データ駆動部４１０内のエネルギー回収回路及び駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。スキャン制御信号（ＣＴＲＹ）には、スキャン駆動部４２０内のエネルギー回収回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。サステイン制御信号（ＣＴＲＺ）には、サステイン駆動部４３０内のエネルギー回収回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。

駆動電圧発生部４５０は、駆動パルス制御部４４０とそれぞれの駆動部(４１０、４２０、４３０)に、必要な駆動電圧を発生させて供給する。すなわち、駆動電圧発生部４５０は、セットアップ電圧（Ｖｓｅｔｕｐ）、スキャン基準電圧（Ｖｓｃ）、スキャン電圧（−Ｖｙ）、サステイン電圧（Ｖｓ）、アドレス電圧（Ｖａ）及びバイアス電圧（Ｖｚｂ）を発生する。このような駆動電圧は、放電ガスの成分や、放電セル構造によって制御される。
ここで、本発明の第１実施形態によるプラズマディスプレイ装置によって実現される駆動波形及びプラズマディスプレイパネル内に分布する壁電荷状態は、図５（ａ）及び図５（ｂ）に示される。

図５（ａ）は、本発明の第１実施形態によるプラズマディスプレイ装置の駆動波形を示す図である。

図５ａに示すように、本発明の第１実施形態によるプラズマディスプレイ装置は、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間及び放電したセル内の壁電荷を消去するための消去期間に分けられて駆動される。

リセット期間において、セットアップ期間には、すべてのスキャン電極に上昇ランプ（Ｒａｍｐ−ｕｐ）を成すセットアップ波形が、同時に印加される。 セットアップ波形によって全画面の放電セル内には、弱い暗放電（Ｄａｒｋ Ｄｉｓｃｈａｒｇｅ）が起きる。セットアップ放電によって、アドレス電極とサステイン電極上には正極性壁電荷を蓄積され、スキャン電極上には負極性の壁電荷が蓄積される。

本発明の第１実施形態では、残像性誤放電を防止するために、スキャン電極とサステイン電極の間に形成された壁電荷は、選択的に消去される。このために、スキャン電極には、セットアップ期間中に、セットアップ波形が供給された後、グラウンド（ＧＮＤ）レベルから漸進的に下降する波形を成す負極性の第１下降波形が印加される。 第１下降波形と同期して、サステイン電極には正極性波形が印加されるので、スキャン電極とサステイン電極の間に、微弱な消去放電が起きる。

このような消去放電が発生することによって、プラズマディスプレイ装置は、ターンオフ状態が持続するセルに過度に蓄積された壁電荷を選択的に消去する。このようにして、誤放電が起きることを抑制し、単色パターンの表示の時、輝点が発生することを防止することができる。

ここで、もし蓄積した壁電荷を消去するために高い電圧レベルの正極性波形、例えばサステイン電圧（Ｖｓ）を持つ正極性波形をサステイン電極に印加する場合、セットアップ期間に形成された過度な壁電荷によって、むしろ放電が発生する可能性が高い。 この時発生する強い放電は、以後サステイン放電まで延長され、表示画面の歪曲現象を起こすことができる。 このような点を考慮して、本発明の第１実施形態では、正極性パルスの電圧大きさをサステイン波形より低い電圧レベルで印加するようにする。 アドレス期間の間、サステイン電極に印加されるバイアス電圧（Ｖｚｂ）は、サステイン電圧（Ｖｓ）より電圧大きさが低い、約８０Ｖ 以上、１００Ｖ以下なので、本発明の第１実施形態では、バイアス電圧源を正極性波形の電圧源で使うのが望ましいだろう。

このように、サステイン電極に印加される正極性波形は、アドレス期間の間、印加されるバイアスパルスと等しい電圧レベルの電圧（Ｖｚｂ）を使うことで、第１下降波形とともに電圧差を形成して消去放電ができるようになる。 すなわち、正極性波形の電圧レベルを適切に制御することで、強い放電が発生することを抑制することができる。また、別途の電圧源を構成する必要がなくて、ハードウェア構成においても生産費用を節減することができる。

第１下降波形は、グラウンド（ＧＮＤ）レベルから、- １４０Ｖ以上、-１００Ｖ以下の電圧レベルまで下降する。数値限定された-１４０Ｖ未満では、スキャン電極とサステイン電極の間に消去放電が過度に起きるので、消去光によって暗残像が現われるだろう。また、数値限定された１００Ｖを超過するようになれば、スキャン電極とサステイン電極の間に消去放電が起きないことがある。

本発明の第１実施形態による第１下降波形の最低電圧レベルは、セットアップ期間に印加されるセットアップ波形の最高電圧レベルによって可変である。 セットアップ波形の最高電圧レベルによって、蓄積する壁電荷の量が変わるから、第１下降波形の最低電圧レベルを制御して消去される壁電荷の量も調節できるようにする。 これについては、図６により詳しく記述されている。

また、第１下降波形は、十分な消去放電時間を確保するために、その幅を１０μｓ以上、 ３０ μｓ以下にすることが望ましい。 ここで、第１下降波形の幅は、第１下降波形がグラウンド電圧レベルから下降する時点から、グラウンド電圧レベルまで復帰する時点までの時間を意味する。

本発明の第１実施形態による第１下降波形は、第２下降波形、すなわち従来のセットダウン波形と等しい電圧源から供給される電圧を使うことによって、ハードウェア構成において生産費用を節減することができる。等しい電圧源から供給される電圧のスイッチングタイムを調節することで、第１下降波形と第２下降波形を実現することができる。

ここで、本発明の第１実施形態による第１下降波形は、第２下降波形と等しい電圧源の電圧を使うが、第１下降波形の最低電圧レベルの絶対値は、第２下降波形の最低電圧（−Ｖｙ）レベルの絶対値の７０％以下であることを特徴とする。

第１下降波形の最低電圧レベルの絶対値が、第２下降波形の最低電圧レベルの絶対値(大略、２００)の７０％を超過するようになれば、スキャン電極とサステイン電極の間で、消去放電で発生する消去光が増加する。 特に、ターンオフ状態の持続するセルは、ターンオン及びターンオフを繰り返すセルに比べて多い量の壁電荷が蓄積しているから、消去光の明るさが、ターンオン及びターンオフを繰り返すセルの消去光の明るさより大きい。
これによって、単色パターンが表示される画像の領域では、単色の補色にあたる暗残像が発生する。これは、「補色残像」といわれる。本発明の第１実施形態では、第１下降波形によって現われること補色残像を考慮すると、前述したように、第２下降波形の最低電圧レベルの絶対値の７０％以下で、第１下降波形の最低電圧レベルを制御するようにする。

セットダウン期間には、グラウンド（ＧＮＤ）レベルから、第１下降波形より最低電圧レベルが低い所定の電圧（−Ｖｙ）レベルまで下降する第２下降波形が、スキャン電極に印加される。 第２下降波形がスキャン電極に印加される間、サステイン電極はグラウンド（ＧＮＤ）レベルを維持する。 これによって、セル内にスキャン電極とアドレス電極の間に消去放電を起こすことによって、スキャン電極とアドレス電極の間に形成された壁電荷を充分に消去させる。 第２下降波形によって、サステイン期間で画像を表示するセルで、アドレス放電が安定に起きることができるほどの壁電荷が、セル内に均一に残留される。すなわち、第２下降波形は、従来のセットダウン波形と類似の機能を有する。

アドレス期間には、負極性スキャン波形が、スキャン電極に順次に印加されると共に、スキャン波形に同期して、アドレス電極に正極性のアドレス波形が印加される。スキャン波形とアドレス波形の電位差と、リセット期間に生成された壁電圧が加わりながら、アドレス波形が印加される放電セル内には、アドレス放電が発生する。 アドレス放電によって選択されたセル内には、サステイン電圧（Ｖｓ）レベルのサステイン波形が印加される時、放電が起きることができるようにする位の壁電荷が形成される。 サステイン電極には、アドレス期間の間、スキャン電極とアドレス電極との電位差を減らして、スキャン電極との間に誤放電が起きないように、正極性バイアス電圧（Ｖｚｂ）を有する波形が供給される。

サステイン期間には、スキャン電極とサステイン電極に交互に、正極性波形を成すサステイン波形（Ｓｕｓ）が印加される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン波形の電圧が加わるので、サステイン波形が印加されるたびに、スキャン電極とサステイン電極の間にサステイン放電すなわち、表示放電が起きる。

サステイン放電が完了した後、消去期間ではパルス幅が狭く、電圧レベルが低い消去波形（Ｒａｍｐ−ｅｒｓ）がサステイン電極に供給され、それによって、全画面のセル内に残る壁電荷を消去させる。 このような本発明の第１実施形態による駆動波形によって、放電セル内に分布するようになる壁電荷を、図５（ｂ）を参照すれば、次の通りである。

図５（ｂ）は、本発明の第１実施形態による駆動波形による放電セル内に分布する壁電荷を説明するための図である。

図５ｂを参照すると、リセット期間のセットアップ期間には、セットアップ波形がスキャン電極（Ｙ）に印加され、サステイン電極（Ｚ）及びアドレス電極（Ｘ）には、セットアップ波形より相対的に低い電位の波形が印加される。これによって、図５（ｂ）の（ａ）のように、スキャン電極（Ｙ）上には、負極性電荷が蓄積され、サステイン電極（Ｚ）及びアドレス電極（Ｘ）上には、正極性の電荷が蓄積される。

図示されたＲ、Ｇ、Ｂの単位ピクセルで、ＲセルとＧセルは、ターンオン状態を持続的に維持し、Ｂセルはターンオフ状態を持続的に維持して単色パターンを成す。ここで、ターンオフ状態を持続的に維持するＢセルには、接するターンオン状態を持続的に維持するR、Gセルから拡散する電荷（Ｃｈａｒｇｅｄ ｐａｒｔｉｃｌｅ）が伝達する。

その後、第１下降波形印加期間には、第１下降波形がスキャン電極（Ｙ）に供給され、また、サステイン電圧より低い電圧レベルの正極性波形が、サステイン電極（Ｚ）に供給される。これによって、図５（ｂ）の（ｂ）のように、壁電荷が過度に形成されたＢセルでは、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に消去放電が発生する。

セットダウン期間では、第１下降波形より最低電圧レベルが低い第２下降波形がスキャン電極（Ｙ）に供給され、サステイン電極（Ｚ）及びアドレス電極（Ｘ）には、所定のバイアス電圧、望ましくはグラウンドレベル（ＧＮＤ）の波形が印加されて、維持される。これによって、図５（ｂ）の(c)のように、セットアップ期間を通じて形成された壁電荷を、部分的に消去する。このような消去過程を介して、それぞれの放電セル内での壁電荷の分布が、均一になる。

アドレス期間では、スキャン電極（Ｙ）に供給されるスキャン波形とアドレス電極（Ｘ）に供給されるアドレス波形によって、アドレス放電が図５（ｂ）の(d)のように発生する。

サステイン期間では、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間に交互にサステイン波形が少なくとも一度以上印加され、サステイン放電が図５（ｂ）の（ｅ）のように発生する。

図６は、本発明の第１実施形態によるセットアップ波形と、第１下降波形の関係を説明するための波形図である。

図６に示すように、本発明の第１実施形態では、必要ならば、スキャン電極に印加されるセットアップ波形の最高電圧レベルを調節することができる。 時間的にそれぞれのフレーム単位で、または、さらにサブフィールド単位でも調節可能である。また、空間的に、それぞれのスキャン電極ライン単位で調節可能である。 この時、セットアップ波形の最高電圧レベルが高いほど、放電セルに形成される壁電荷量も増加する。放電セル内に形成される壁電荷の量は、所定電圧レベル以上で、飽和される。

このように、最高電圧レベルが高いほど増加する壁電荷量を考慮すると、本発明の第１実施形態では、第１下降波形の最低電圧レベルを、セットアップパルスの最高電圧レベルによって制御する。（ａ）ないし（ｃ）のように、セットアップ波形の最高電圧レベルが高くなるにしたがって、第１下降波形の最低電圧レベルは減少するので、スキャン電極とサステイン電極の間の壁電荷を充分に消去できる。

図７は、本発明の第１実施形態によるプラズマディスプレイ装置の他の波形を説明するための図である。

図７に示すように、本発明の第１実施形態による第１下降波形は、一フレーム間、少なくとも一つのサブフィールドに印加される。 一フレーム間、全体サブフィールドに第１下降波形が含まれれば、残像性誤放電を防止するのに效率的であるが、時間的な制約によって、他の波形の印加時間が相対的に減るようになる。

例えば、実際の表示光であるサステイン放電光を現わすサステイン期間を減らす場合、表示される画面の輝度が減少して、コントラストが低減する。したがって、本発明の第１実施形態では、フレーム単位に印加される第１下降波形の個数を、時間的な制約克服と残像性誤放電防止の二つの側面を考慮して決める。

図８は、本発明の第１実施形態による他の波形を説明するための波形図である。

図８に示すように、本発明の第１実施形態による変形された波形は、リセット期間以前に、維持電極の中の何れか一つの電極には正極性波形が印加され、他の電極には正極性波形の逆極性波形が印加されるプリ−リセット期間を含む。

例えば、プリ−リセット期間には、徐々に下降する負極性波形がスキャン電極に印加され、サステイン電圧（Ｖｓ）の正極性波形がサステイン電極に印加される。また、アドレス電極には、グラウンド（ＧＮＤ）レベルの０Ｖが印加される。この時、全体放電セルでは、スキャン電極とサステイン電極の間と、サステイン電極とアドレス電極の間に暗放電が起きて、壁電荷が形成される。

毎フレームごとに、最初のサブフィールドのリセット期間以前に、プリ−リセット波形が印加されるので、全放電セルは等しい壁電荷分布を持って、初期化される。プリ−リセット期間を通じて、安定した壁電荷状態を確保することで、一フレーム間各サブフィールドのセットアップ波形の最高電圧レベルを低めることができる。 また、最高電圧レベルが低くなることによって、セットアップ期間が減少し、十分な駆動マージンを確保することができる。

リセット期間のセットアップ期間では、スキャン電極に第１正極性ランプ（Ｒａｍｐ−ｕｐ １）波形と第２正極性ランプ（Ｒａｍｐ−ｕｐ ２）波形が連続的に印加され、サステイン電極とアドレス電極には、０Ｖが印加される。第１正極性ランプ（Ｒａｍｐ−ｕｐ １） 波形の電圧は、０Ｖから正極性サステイン電圧（Ｖｓ）レベルまで上昇し、第２正極性ランプ（Ｒａｍｐ−ｕｐ ２）波形の電圧は、正極性サステイン電圧（Ｖｓ）レベルから、それより高い最高電圧（Ｖｓｅｔｕｐ １またはＶｓｅｔｕｐ ２） レベルまで上昇する。セットアップ期間を通じて、全放電セルには壁電荷が蓄積される。

ここで、本発明の第１実施形態では、スキャン電極に印加される一番目サブフィールド（ＳＦ１）のセットアップ波形の最高電圧（Ｖｓｅｔｕｐ １）レベルは、残りのサブフィールド（ＳＦ２ないしＳＦｎ）のセットアップ波形の最高電圧（Ｖｓｅｔｕｐ ２）レベルとお互いに異なる。望ましくは、一番目サブフィールド（ＳＦ１）の最高電圧（Ｖｓｅｔｕｐ １）レベルを、残りのサブフィールド（ＳＦ２ないしＳＦｎ）の最高電圧（Ｖｓｅｔｕｐ ２）レベルより高いように制御する。 したがって、プリ−リセット期間に続く一番目サブフィールド（ＳＦ１）では、残りサブフィールド（ＳＦ２ないしＳＦｎ）と等しい壁電荷分布を確保するため、セットアップ波形の最高電圧レベルを、残りサブフィールド（ＳＦ２ないしＳＦｎ）より高いように制御する。

セットアップ期間後、スキャン電極には、セットアップ波形の最高電圧レベルより低いグラウンド（ＧＮＤ）レベルで下降して、以後、次第に下降する負極性の第１下降波形が印加される。正極性波形が、第１下降波形と同期してサステイン電極（Ｚ）に印加されるので、スキャン電極とサステイン電極の間に、微弱な消去放電が起きる。

本発明の第１実施形態によるプリ−リセット期間を含む駆動波形では、一番目サブフィールド（ＳＦ１）の第１下降波形の最低電圧レベルは、残りのサブフィールド（ＳＦ２ないしＳＦｎ）の第１下降波形の最低電圧レベルと異なる。プリ−リセット波形の影響で、一番目サブフィールド（ＳＦ１）はセットアップ期間後の壁電荷量が、残りのサブフィールド（ＳＦ２ないしＳＦｎ）より少なく形成され、残りサブフィールド（ＳＦ２ないしＳＦｎ）は、多少の壁電荷が形成されている状態だからである。すなわち、一番目サブフィールド（ＳＦ１）は、消去放電が弱く起きるように第１下降波形を制御し、残りサブフィールド（ＳＦ２ないしＳＦｎ）は、一番目サブフィールドより消去放電が強く起きるように第１下降波形を制御する。

望ましくは、一番目サブフィールド（ＳＦ１）の第１下降波形の最低電圧レベルは、グラウンド（ＧＮＤ）レベルを基準で、-１１０Ｖ以上、−１００Ｖ以下で印加され、残りサブフィールド（ＳＦ２ないしＳＦｎ）の第１下降波形の最低電圧レベルは、−１４０Ｖ 以上、−１００Ｖ以下で印加する。

一番目サブフィールド（ＳＦ１）の第１下降波形の最低電圧レベルが、−１１０Ｖ以下であり、残りのサブフィールド（ＳＦ２ないしＳｆｎ）の第１下降波形の最低電圧レベルが、−１４０Ｖ未満では、スキャン電極とサステイン電極の間に消去放電が過度に発生し、暗残像が現われる。一番目サブフィールド（ＳＦ１）の第１下降波形の最低電圧レベルが、-１００Ｖを超過すれば、スキャン電極とサステイン電極の間に消去放電が起きない。

また、適切な消去放電期間を確保するために、一番目サブフィールド（ＳＦ１）の第１下降波形の幅は、１０μｓ以上、２０μｓ以下で、残りのサブフィールド（ＳＦ２ないしＳＦｎ）の第１下降波形の幅は、２０μｓ以上、３０μｓ以下で維持するのが望ましい。

リセット期間のセットダウン期間、アドレス期間及びサステイン期間は、図５ａで十分に説明したので、省略する。

このように、第１下降波形を通じて、駆動時、単色パターンを現わす領域でのターンオフ状態が持続するセルに、過度に蓄積された壁電荷を選択的に消去することで、より效率的に輝点問題を改善することができる。

また、第１下降波形が印加される間に、サステイン電極には、サステイン電圧（Ｖｓ）より低い電圧レベル、例えば、Ｖｚｂを正極性波形の電圧レベルで使用することにより、画像表示の時、歪曲現象を防止することができる。また、第１下降波形の最低電圧レベルを制限することによって、補色残像が発生する問題を、あらかじめ防止することができる。

<第２実施形態>
図９は、本発明の第２実施形態によるプラズマディスプレイ装置の構造を説明するための図である。

図９に示すように、本発明の第２実施形態によるプラズマディスプレイ装置は、プラズマディスプレイパネル９００、データ駆動部９１０、スキャン駆動部９２０、サステイン駆動部９３０、駆動パルス制御部９４０及び駆動電圧発生部９５０を備える。

本発明の第２実施形態によるプラズマディスプレイ装置の構成要素である、プラズマディスプレイパネル９００、データ駆動部９１０、スキャン駆動部９２０、及び駆動電圧発生部９５０は、本発明の第１実施形態による図４を通じて記述したプラズマディスプレイパネル４００、データ駆動部４１０、スキャン駆動部４２０、及び駆動電圧発生部４５０と、等しい機能を有するので、記載を省略する。一方、本発明の第１実施形態による駆動パルス制御部４４０の制御の下に動作するサステイン駆動部４３０の動作特性と、本発明の第２実施形態による駆動パルス制御部９４０の制御の下に動作するサステイン駆動部９３０の動作特性は、以下に説明される。

サステイン駆動部９３０は、プラズマディスプレイパネル９００に共通電極を成して形成されたサステイン電極（Ｚ）を駆動する。本発明の第２実施形態によるサステイン駆動部９３０は、駆動パルス制御部９４０の制御の下に、第１下降パルスが印加される間に、正極性パルスをサステイン電極（Ｚ）に供給する。この時、正極性パルスは、放電が起きない程度の電圧の大きさ、すなわち、サステイン電圧（Ｖｓ）より低い電圧レベルを持つようにする。 望ましくは、正極性パルスは、図示された電圧、又はアドレス期間の間、サステイン電極（Ｚ）に印加されるバイアス電圧（Ｖｚｂ）を使うようにする。

ここで、本発明の第２実施形態では、第１下降パルスが印加される間に、少なくとも何れか一つの区間で、サステイン電極(Z)を電気的にフローティング(floating)させる。 すなわち、サステイン電極（Ｚ）を駆動するためのサステイン駆動部９３０の電圧供給スイチング素子（図示せず）を、開放（ｏｐｅｎ）する。これは、サステイン電極（Ｚ）に印加される正極性パルスにピーキング（ｐｅａｋｉｎｇ）成分が発生し、正極性パルスが不規則な波形で変形されることで発生するハードウェア負担を抑制するためのことである。 これについて以下に述べる。

その後、第２下降パルスが印加される間に、サステイン電極（Ｚ）をグラウンド（ＧＮＤ）レベルで維持させる。アドレス期間の間、バイアス電圧（Ｖｚｂ）をサステイン電極（Ｚ）に供給し、サステイン期間の間、グラウンド（ＧＮＤ）レベルからサステイン電圧（Ｖｓ）まで供給される、サステイン放電をするための少なくとも一つ以上のサステインパルスを、サステイン電極（Ｚ）に供給する。ここで、本発明の第２実施形態によるプラズマディスプレイ装置によって実現される駆動波形は、図１０のようである。

図１０は、本発明の第２実施形態によるプラズマディスプレイ装置の駆動波形を示す図である。

図１０に示すように、本発明の第２実施形態によるプラズマディスプレイ装置は、すべてのセルを初期化させるためのリセット期間、放電るセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、及び放電したセル内の壁電荷を消去するための消去期間に分けられ、駆動される。

ここで、本発明の第２実施形態では、第１下降波形によって、正極性波形が影響を受ける可能性が高い。例えば、第１下降波形が、-１４０V 以上、-１００Ｖ以下の最低電圧レベルからグラウンド（ＧＮＤ）電圧レベルへ上昇する時の影響で、サステイン電極に印加される正極性波形では、ピーキング（Ｐｅａｋｉｎｇ）成分が、発生する可能性が高い。ピーキング成分によって、正極性波形は、不規則に搖れる波形で変形され、このようなノイズ（Ｎｏｉｓｅ）成分によって ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）が増加するようになる。
このような点を考慮して本発明の技術思想では、少なくとも何れの一つの区間、すなわち、第１下降波形が印加される時点の区間及び/または第１下降波形が最低電圧レベルからグラウンド電圧レベルまで上昇する時点の区間で、サステイン電極をフローティングさせる。これにより、サステイン電極は極性を失って、発生されるＥＭＩが低減され、サステイン電極を駆動する駆動部の素子が損傷することを防止することができる。 図１０に示すように、サステイン電極がフローティングされることによって、正極性波形は第１下降波形の影響で、瞬間的に上昇した後、下降する波形になる。

一方、本発明の第２実施形態による第１下降波形の印加期間を除いた残りの期間に対する特徴は、本発明の第１実施形態の図５ａで充分に説明したところと等しいので省略する。

また、本発明の第２実施形態による駆動波形によって放電セル内に分布するようになる壁電荷状態も、本発明の第１実施形態の図５ｂと等しいので省略する。

また、本発明の第１実施形態で説明したセットアップ波形の電圧レベルによる第１下降波形の電圧レベル制御、一フレームの間、少なくとも一つのサブフィールドに印加される第１下降波形、及びプリ−リセット期間を含む波形に関する特徴も、本発明の第２実施形態で適用可能である。

ここで、本発明の第２実施形態による駆動部の回路損傷を防止するための、より效率的な駆動方法を、図１１ないし図１３で説明する。

図１１は、本発明の第２実施形態による他の駆動波形を説明するための図である。
図１１に示すように、本発明の第２実施形態では第１下降波形が印加される時点の区間前に、サステイン電極をフローティング（ｆｌｏａｔｉｎｇ １）させた後、正極性波形を印加するようにする。

これによって、第１下降波形が下降し、電圧レベルがグラウンド電圧レベルからバイアス電圧（Ｖｚｂ）レベルまで急上昇するので、正極性波形が印加される時、ピーキング成分が発生することを抑制することができるし、ＥＭＩを低減することができる。 したがって、サステイン駆動部の回路素子の負担を、より效率的に低減させることができる。 図に示すように、サステイン電極は、第１下降波形の影響下で下降し、その時、正極性電圧が印加されるので、上昇する。その後、第１下降波形が最低電圧レベルから上昇する時、サステイン電極はフローティング（ｆｌｏａｔｉｎｇ ２）である。

ここで、セットアップ期間、セッダウン期間、アドレス期間、サステイン期間及び消去期間に対しては、図５ａを通じて十分に説明したので省略する。

図１２は、本発明の第２実施形態による他の駆動波形を説明するための図である。

図１２に示すように、本発明の第２実施形態による他の駆動波形は、正極性波形がエネルギー回収及び供給部（図示せず）によって上昇されるようにする。

エネルギー回収及び供給部は、プラズマディスプレイ装置駆動の時、発生すれる無效エネルギーを回収した後、必要に応じて貯蔵されたエネルギーを供給する役目をする。 エネルギー回収及び供給部は、キャパシターとインダクタンスを備えて、前記キャパシターとインダクタンスの共振によって、傾きながら上昇する上昇波形、または傾きながら下降する下降波形を供給する。

このように、本発明の第２実施形態では、エネルギー回収及び供給部から、傾きながら上昇する波形（ＥＲ−ＵＰ）をあらかじめ供給した後、バイアス電圧（Ｖｚｂ）レベルの正極性波形を供給する。そのため、図６に示されるように、問題点を改善することができる。その後、第１下降波形が最低電圧レベルから上昇する時、サステイン電極はフローティング（ｆｌｏａｔｉｎｇ）になる。

ここで、セットアップ期間、セットダウン期間、アドレス期間、サステイン期間及び消去期間に対しては、図５ａを通じて十分に説明したので省略する。

図１３は、本発明の第２実施形態による他の駆動波形を説明するための変形された波形図である。

図１３に示すように、本発明の第２実施形態による他の変形された駆動波形は、サステイン電極がフローティング（ｆｌｏａｔｉｎｇ）になった後、正極性波形がエネルギー回収及び供給部（図示せず）によって下降されるようにする。すなわち、エネルギー回収及び供給部によってエネルギーが回収される時、傾きながら下降する下降波形（ＥＲ−ＤＯＷＮ）が、サステイン電極に供給される。そのため、駆動部の回路素子が、より效果的に保護される。 図１３には図示されていないが、サステイン電極に正極性波形が印加される時にも、図１１及び図１２で言及した方法、すなわちサステイン電極をフローティングする方法、またはエネルギー回収及び供給部による方法の中で、少なくとも一つ以上の方法を、適切に組み合わせることができる。

このように、 本発明の第２実施形態では、第１下降波形を通じて、輝点問題を改善することができる。また、第１下降波形の電圧レベルを制限することによって、補色残像が発生する問題を、あらかじめ防止することができる。 また、少なくとも何れか一つの区間で、サステイン電極をフローティングさせることで、ハードウェア的な負担を低減することができる。

一般的なプラズマディスプレイパネルの構造を示す図である。 従来のプラズマディスプレイ装置の画像を表示する方法を示す図である。 （ａ）は、従来プラズマディスプレイ装置の駆動波形を示す図であり、（ｂ）は、従来の駆動波形による放電セル内に分布する壁電荷を説明するための図である。 本発明の第１実施形態による、プラズマディスプレイ装置の構造を説明するための図である。 本発明の第１実施形態による、プラズマディスプレイ装置の駆動波形を示す図である。 本発明の第１実施形態による、駆動波形による、放電セル内に分布する壁電荷を説明するための図である。 本発明の第１実施形態による、セットアップ波形と第１下降波形の間の関係を説明するための波形図である。 本発明の第１実施形態による、プラズマディスプレイ装置の他の波形を説明するための図である。 本発明の第１実施形態による、他の波形を説明するための波形図である。 本発明の第２実施形態による、プラズマディスプレイ装置の構造を説明するための図である。 本発明の第２実施形態による、プラズマディスプレイ装置の駆動波形を示す図である。 本発明の第２実施形態による、他の駆動波形を説明するための図である。 本発明の第２実施形態による、さらに他の駆動波形を説明するための図である。 本発明の第２実施形態による、さらに他の駆動波形を説明するための変形された波形図である。

符号の説明

４００ プラズマディスプレイパネル
４１０ データ駆動部
４２０ スキャン駆動部
４３０ サステイン駆動部
４４０ 駆動パルス制御部
４５０ 駆動電圧発生部
Ｘ１ないしＸｍ アドレス電極
Ｙ１ないしＹｎ スキャン電極
Ｚ サステイン電極

Claims (24)

1. スキャン電極とサステイン電極を含む維持電極対が複数個形成されたプラズマディスプレイパネルと、
   前記維持電極対を駆動させるための駆動部と、
   リセット期間の間、前記スキャン電極には第１下降波形を印加した後、第２下降波形を印加し、前記第１下降波形が印加される間に、前記サステイン電極にはサステイン波形より電圧レベルが低い正極性波形を印加するように前記駆動部を制御する駆動パルス制御部と、
   を含むことを特徴とするプラズマディスプレイ装置。
2. 前記正極性波形は、アドレス期間の間、サステイン電極に印加されるバイアス電圧と等しい電圧レベルを有することを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記正極性波形の電圧レベルは、８０Ｖ以上、１００Ｖ以下であることを特徴とする請求項１記載のプラズマディスプレイ装置。
4. 前記第１下降波形と前記第２下降波形の最低電圧レベルは、負極性であることを特徴とする請求項１記載のプラズマディスプレイ装置。
5. 前記第１下降波形と前記第２下降波形の最低電圧レベルは、互いに異なることを特徴とする請求項４記載のプラズマディスプレイ装置。
6. 前記第１下降波形の最低電圧レベルが、前記第２下降波形の最低電圧レベルより高いことを特徴とする請求項５記載のプラズマディスプレイ装置。
7. 前記第１下降波形の最低電圧レベルの絶対値は、前記第２下降波形の最低電圧レベルの絶対値の７０%以下であることを特徴とする請求項６記載のプラズマディスプレイ装置。
8. 前記リセット期間の間、前記第１下降波形の最低電圧レベルが、前記スキャン電極に印加されるセットアップ波形の最高電圧レベルによって、制御されることを特徴とする請求項１記載のプラズマディスプレイ装置。
9. 前記第１下降波形の最低電圧レベルは、−１４０Ｖ以上、−１００Ｖ以下であることを特徴とする請求項１記載のプラズマディスプレイ装置。
10. 前記第１下降波形の幅は、１０μｓ以上３０μｓ以下であることを特徴とする請求項１記載のプラズマディスプレイ装置。
11. 前記第１下降波形は、前記第２下降波形と等しい電圧源から供給されることを特徴とする請求項１記載のプラズマディスプレイ装置。
12. 前記第１下降波形は、少なくとも一つのサブフィールド期間に供給されることを特徴とする、請求項１記載のプラズマディスプレイ装置。
13. 前記第２下降波形が印加される間に、前記サステイン電極は、グラウンド（ＧＮＤ）レベルを維持することを特徴とする請求項１記載のプラズマディスプレイ装置。
14. 前記リセット期間より前に、前記維持電極対の中で何れか一つの電極には正極性波形が印加され、他の電極には前記正極性波形の逆極性波形が印加されるプリ‐リセット期間を含むことを特徴とする請求項１記載プラズマディスプレイ装置。
15. 前記プリ‐リセット期間を含むサブフィールドにおいて、前記第１下降波形の最低電圧レベルは、残りのサブフィールドの中の少なくとも一つのサブフィールドでの、前記第１下降波形の最低電圧レベルと異なることを特徴とするプラズマディスプレイ装置。
16. 前記プリ‐リセット期間を含むサブフィールドにおいて、セットアップ波形の最高電圧レベルは、残りのサブフィールドの中の少なくとも一つのサブフィールドでの、セットアップ波形の最高電圧レベルと異なることを特徴とする請求項１４記載のプラズマディスプレイ装置。
17. スキャン電極とサステイン電極を含む維持電極対が、複数個形成されたプラズマディスプレイパネルと、
    前記維持電極対を駆動させるための駆動部と、
    リセット期間の間、前記スキャン電極には第１下降波形を印加した後、前記第１下降波形と等しい電圧レベルで下降する第２下降波形を印加し、前記第１下降波形が印加される間に、前記サステイン電極にはサステイン波形より電圧レベルが低い正極性波形を印加するように前記駆動部を制御する駆動パルス制御部と、
    を含むことを特徴とするプラズマディスプレイ装置。
18. 前記等しい電圧レベルは、グラウンド（ＧＮＤ）レベルであることを特徴とする請求項１７記載のプラズマディスプレイ装置。
19. 前記第２下降波形が印加される間に、前記サステイン電極は、グラウンド（ＧＮＤ）レベルを維持することを特徴とする請求項１７記載のプラズマディスプレイ装置。
20. スキャン電極とサステイン電極を含む維持電極対が、複数個形成されたプラズマディスプレイパネルと、
    前記維持電極対を駆動させるための駆動部と、
    リセット期間の間、前記スキャン電極には第１下降波形を印加した後、第２下降波形を印加し、前記第１下降波形が印加される間に、前記サステイン電極にはサステイン波形より電圧レベルが低い正極性波形を印加しながら、少なくとも何れの一つの区間で前記サステイン電極がフローティングされるように、前記駆動部を制御する駆動パルス制御部とを含むことを特徴とするプラズマディスプレイ装置。
21. 前記少なくとも何れの一つの区間は、前記第１下降波形が、グラウンド電圧レベルから最低電圧レベルまで変化する区間、または最低電圧レベルからグラウンド電圧レベルまで変化する区間であることを特徴とする請求項２０記載のプラズマディスプレイ装置。
22. 前記駆動部は、エネルギー回収及び供給部を含み、
    前記正極性波形は、前記エネルギー回収及び供給部によって上昇または下降することを特徴とする請求項２０記載のプラズマディスプレイ装置。
23. 前記第２下降波形が印加される間に、前記サステイン電極はグラウンド（ＧＮＤ）レベルを維持することを特徴とする請求項２０記載のプラズマディスプレイ装置。
24. スキャン電極及びサステイン電極を含む維持電極対と、前記維持電極対と交差するアドレス電極が一つの放電セルを成すプラズマディスプレイ装置の駆動方法において、
    （ａ）前記スキャン電極にセットアップ波形を印加する段階と、
    （ｂ）前記スキャン電極に最低電圧レベルが負極性である第１下降波形を印加し、前記第１下降波形が印加される間に、前記サステイン電極にサステイン波形より電圧レベルが低い正極性波形を印加する段階と、
    （ｃ）前記スキャン電極に最低電圧レベルが負極性である第２下降波形を印加し、前記第２下降波形が印加される間に、前記サステイン電極をグラウンド（ＧＮＤ）レベルで維持させる段階と、
    を含むことを特徴とするプラズマディスプレイ装置の駆動方法。

Images