JP2007013193A - 薄膜ダイオード - Google Patents

薄膜ダイオード Download PDF

Info

Publication number
JP2007013193A
JP2007013193A JP2006209151A JP2006209151A JP2007013193A JP 2007013193 A JP2007013193 A JP 2007013193A JP 2006209151 A JP2006209151 A JP 2006209151A JP 2006209151 A JP2006209151 A JP 2006209151A JP 2007013193 A JP2007013193 A JP 2007013193A
Authority
JP
Japan
Prior art keywords
film
resistance film
electrode
nonlinear resistance
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006209151A
Other languages
English (en)
Other versions
JP4814001B2 (ja
Inventor
Toshihiro Ishii
稔浩 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006209151A priority Critical patent/JP4814001B2/ja
Publication of JP2007013193A publication Critical patent/JP2007013193A/ja
Application granted granted Critical
Publication of JP4814001B2 publication Critical patent/JP4814001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】素子の微細化の向上及び製造コストの低下を図る。
【解決手段】下部基板10上に下部電極2を成膜し、その上に非線形抵抗膜4を成膜する。非線形抵抗膜4の上に、例えば導電性粒子18を含む絶縁膜6を成膜し、その上に上部電極8を成膜する。図中、符号12は液晶、14は対向電極、16は上部基板を示している。非線形抵抗膜4の導電性粒子18に対応する微小領域のみで非線形抵抗膜4の機能が得られため、導電性粒子18の密度を変えることにより非線形抵抗膜4の機能する領域を微細加工によらずに調整できる。
【選択図】図3

Description

本発明は、液晶表示パネル等の駆動に用いられる薄膜ダイオードに関する。
液晶表示パネルの駆動方式としては、パッシブマトリクス方式と、アクティブマトリクス方式とがある。パッシブマトリクス方式はその構造の単純さから、低コスト製造が可能であるが、表示品質及び多分割性(高精細化)の面でアクティブマトリクス方式に劣る。そこで、アクティブマトリクス方式をパッシブマトリクス方式並みの製造コストで実現できる技術が求められている。
アクティブマトリクス方式に用いられるスイッチング素子には、従来、2端子駆動素子の薄膜ダイオード(TFD)と、3端子駆動素子の薄膜トランジスタ(TFT)とがある。3端子駆動素子は原理的に3端子必要なことから判るように、1つの素子に3本の配線が必要であり、そのため開口率を大きくとれない。また、その構造の複雑性から、製造プロセスでもマスクが6枚以上必要になるなど、製造コストの肥大要因を抱えている。
これに対し、2端子駆動素子は開口率を大きくとることができ、特にダイオードの構造が単純であるために製造コストを低減できるというメリットを有している。
2端子駆動素子は、電極と電極の間に非線形抵抗膜を挟み込んだだけの単純な構造であるが、この2端子駆動素子を形成するプロセスにおいてもマスクが3枚程度必要であり、且つ、それぞれのマスクの高精度の位置合わせ(アライメント)工程が不可欠であった。これを以下に具体的に説明する。
現在、2端子駆動素子の中で唯一商品化されているのは、タンタルの陽極酸化で作成するタンタルオキサイドのMIM型ダイオードである。その1画素分の構造は、図9に示すように、下部電極100と、この下部電極100の上に設けられた非線形抵抗膜102と、非線形抵抗膜102の上に設けられた上部電極104とからなり、下部電極100と上部電極104が重なっている部分、すなわちハッチングで示す3層構造部分106が薄膜ダイオードとなる。図10はこれをアレーにした場合の平面図である。このMIM型ダイオードアレーの製造工程は次の通りである。
まず初めに、下部電極100を基板に成膜し、フォトリソグラフィーによってパターニングする。次に下部電極100の上に重ねて非線形抵抗膜102を成膜し、下部電極100に位置合わせをしてパターニングする。次に非線形抵抗膜102の上に重ねて上部電極104を成膜し、下層の非線形抵抗膜102及び下部電極100に位置合わせをしてパターニングする。
このように3枚のマスクによる高精度の位置合わせが必要であるため、パッシブマトリクス方式の製造コストレベルに近づけるには、端子駆動素子のアライメント工程を不要にできる技術が必要である。
特許文献1には、透過型液晶表示用の駆動素子としてアライメント工程が不要な2端子駆動素子の構造が提案されている。
これは、図11に示すように、下部電極108の上部全面に非線形抵抗膜110を成膜し、下部電極108の全面を薄膜ダイオードとすることを特徴としている。図11において、符号112は下部基板、114は上部基板、116は対向電極、118は液晶を示す。
下部電極108の上面に非線形抵抗膜110を成膜するだけでよいので、アライメント工程が不要となる。
一方、一般に薄膜ダイオードの電気特性は、その非線形抵抗膜の材料、膜厚、及びその面積を変えることで設計される。従来使われているタンタルオキサイドは誘電率が大きく、薄膜ダイオードが持つ電気容量が大きい。電気容量が大きくなってしまうと、直列接続をしている液晶に掛かる電圧が小さくなり、表示機能が低下する。このため、薄膜ダイオードの面積をできる限り小さくし、薄膜ダイオードが持つ電気容量を小さくすることが望まれる。この電気容量の少量化に対し、従来はラテライト構造や微細加工技術によって対応してきた。
特公平5−8808号公報 特許公報第2583794号
特許文献1に記載された技術によれば、アライメント工程を不要にできるので、その分製造コストの低減を図ることができ、アクティブマトリクス方式の製造コストをパッシブマトリクス方式の製造コストに近づけるための一つの手法とみることができる。
しかしながら、下部電極の面積に対し非線形抵抗膜の面積を大きくした場合、電流量が所望量を遙かに超えることになる。このため、同技術では、非線形抵抗膜に用いたa−Si:O:Hの酸素含有量を変えることで電流量を制御しているが、このような対策を講じた場合、特許文献2にも示されるように、薄膜ダイオードの電気特性が低下し、本来要求されている機能を十分に果たせなくなる。
薄膜ダイオードに要求されている電気特性のうち、最も重要であるのは、IVカーブの急峻性である。換言すれば、スイッチング機能のON時とOFF時で流れる電流値の比が大きいことを意味する。ONの時は大量の電流が流れて応答速度を高め、且つ、OFFの時には余計な電流が流れて液晶に電圧が掛かることを阻止する必要がある。表示品質で重要な表示コントラストはOFF時の電流量で決まるからである。
電気特性が低下し、アクティブマトリクス方式の駆動素子として必要なIVカーブがなだらかになってしまうと、駆動素子としての機能が十分に作用しなくなる。かかる観点から、特許文献1に記載された技術では、製造コストの低減は可能であるものの、アクティブマトリクス方式の駆動素子の利点である「表示品質及び多分割性に係る優位性」を犠牲にすることになる。
一方、薄膜ダイオードの持つ電気容量の少量化においては、大面積高精細化の技術趨勢を考慮すると、ラテライト構造や微細加工では限界に達しているといえる。
薄膜ダイオードの持つ電気容量の少量化技術、すなわち、薄膜ダイオードの微細化技術、及びアライメント工程の排除技術は、以下の理由からも望まれている。
一般に液晶表示パネルはガラス基板で形成されるが、近年においてはプラスチックなどのフィルムを基板にした液晶表示パネル(PFD)も商品化されるようになった。PFDは軽量で且つ割れにくく、曲げられる、という従来のガラスに無い特徴を有している。しかし、基板となるプラスチックフィルムは耐熱性が小さく、従来のガラス基板上に形成する製造プロセスは適用できない。
このため、従来のPFDでは、基板上にスイッチング素子を有しないパッシブマトリクス方式を適用している。しかし、この方式では高精細精密化、大画面化等の今後の技術趨勢において不利になると思われる。そこで、PFDにもアクティブマトリクス方式を適用するための研究が最近行われるようになった。
プラスチック基板にアクティブマトリクス方式を適用するためには、同基板上に微細なスイッチング素子を形成しなければならない。しかし、プラスチック基板ではプロセス時の熱や脱水による伸縮が起こることが知られている。この伸縮は1000ppm近くにもなり、マスクのアライメントが非常に困難であった。
そのため、従来では設計デザインをルーズにしたり、等倍ステッパーを用いることで対応してきたが、より一層の大画面化且つ高精細化を考慮すると限界に達しているといえる。
また、プラスチック基板はその特徴である柔軟性から、ロールtoロール方式の生産が可能である。このロールtoロール方式の生産方法は、従来の方法に比べ生産コストの面から遙かに効率的であるが、この方式において高精度のアライメント工程を行うことは現在の技術では不可能である。
そこで、本発明は、アライメント工程を極力省くことができ、又はアライメントの高精度を排除でき、且つ、ダイオード特性を低下させることなく大面積高精細化にハイレベルで対応でき、また、プラスチック基板によるロールtoロール方式の生産も可能な薄膜ダイオードの提供を、その目的とする。
従来における素子の微細化は、非線形抵抗膜の面積自体を小さくしようとするものであり、それが故に微細加工でのアプローチに限界を来すとともに、面積に対する位置合わせの条件を排除できない。
非線形抵抗膜上において電圧が掛かる微小領域を考えた場合、この微小領域の数又は密度を操作することによって、非線形抵抗膜の面積に拘わらず電気流量を調整でき、その少量化は面積の縮小化によるアプローチに比べて極限的レベルが可能となる。また、非線形抵抗膜の面積自体には関係しないので、面積の位置合わせであるアライメント工程は意味がなくなり、不要となる。これが本発明の趣旨である。
かかる思想の下、請求項1記載の発明では、基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、上記非線形抵抗膜の任意のある領域だけに電圧が掛かるようにする、という構成を採っている。
請求項2記載の発明では、基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、上記下部電極と上部電極との間に導電領域と絶縁領域を併せ持つ膜を設け、上記非線形抵抗膜の該導電領域に対応する部分だけに電圧が掛かるようにする、という構成を採っている。
請求項3記載の発明では、基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、上記下部電極と上部電極との間に導電性の粒子を含んだ絶縁膜を設け、上記非線形抵抗膜の該導電性の粒子に対応する部分だけに電圧が掛かるようにする、という構成を採っている。
請求項4記載の発明では、基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、上記下部電極と上部電極との間に空孔を有した絶縁膜を設け、上記非線形抵抗膜の該空孔に対応する部分だけに電圧が掛かるようにする、という構成を採っている。
請求項5記載の発明では、請求項1記載の構成において、上記上部電極を1画素に対して複数の電極片に分割する、という構成を採っている。
請求項6記載の発明では、請求項2記載の構成において、上記上部電極を1画素に対して複数の電極片に分割する、という構成を採っている。
請求項7記載の発明では、請求項3記載の構成において、上記上部電極を1画素に対して複数の電極片に分割する、という構成を採っている。
請求項8記載の発明では、請求項4記載の構成において、上記上部電極を1画素に対して複数の電極片に分割する、という構成を採っている。
請求項1、2、3又は4記載の発明によれば、非線形抵抗膜の任意のある領域(微小領域)だけに電圧が掛かるようにし、該領域の数や密度によって非線形抵抗膜の機能する領域を調整する構成としたので、微細加工の限界を超えた素子の微細化が可能となる。これにより大面積高精細化にハイレベルで対応できる。
また、アライメント工程を不要にでき、又はアライメントの高精度を排除できるので、製造コストの低減を図ることができ、又プラスチック基板によるロールtoロール方式の生産も可能となる。
請求項5、6、7又は8記載の発明によれば、上部電極を分割構成としたので、請求項1、2、3又は4記載の効果に加え、対向電極に対するアライメント精度を緩和でき、アライメントの不要化、緩和化を一層促進させることができる。
以下、本発明の実施例を図に基づいて説明する。
本実施例における薄膜ダイオードは、図1(一部切り欠きの平面図)に示すように、下部電極2と、下部電極2の上に設けられた非線形抵抗膜4と、非線形抵抗膜4の上に設けられた有機性の絶縁膜6と、絶縁膜6の上に設けられたハッチング表示(断面表示ではない)の上部電極8とからなる4層構造に形成されている。上部電極8は、複数の電極片8aに分割されている。
図1は1画素分の構成を示しており、図2はこれをアレーにした場合の平面図である。図3は図2におけるA−A線での断面図であり、図4は図2におけるB−B線での断面図である。
図3及び図4において、符号10は下部電極2が設けられる下部基板10を、12は液晶を、14は対向電極を、16は対向電極14が設けられる上部基板をそれぞれ示している。
絶縁膜6は、非線形抵抗膜4の任意のある領域だけに電圧が掛かるようにするための部材であり、図5に示すように、導電性粒子18をそれがまぶされた状態に含んでいる。導電性粒子18は絶縁膜6の表裏面からその一部が突出する状態に存在する。
非線形抵抗膜4における各導電性粒子18に対応する微小領域は、上部電極8と電気的に接続される部位であり、電圧が掛けられる領域である。従って、絶縁膜6は、導電領域と絶縁領域とを併せ持つ部材である。
かかる構成は、導電性粒子18の濃度、すなわち含有量を調整することによって、非線形抵抗膜4の機能する領域を自在に調整することができることを意味する。
従来のように、非線形抵抗膜4の全体の面積を小さくすることによって素子の微細化を図る手法では、非線形抵抗膜4の形状自体に直接アプローチする微細加工技術に頼らざるを得ず、限界があったが、本実施例のように導電性粒子18の数又は密度によって電圧が掛かる領域を変える構成とすれば、非線形抵抗膜4の面積、形状に関係なく、非線形抵抗膜4の機能する領域を粒径レベルをもって超微細的に且つ任意に形成することができる。
上記のように非線形抵抗膜4の機能する領域の調整は、超微小領域の集合度合いによって調整されるので、非線形抵抗膜4の形状とは大まかには関係しないことになり、これによって、従来、形状との関係で存在していたアライメント工程を不要にでき、又は設計上のルーズ性によりアライメント工程の高精度性を排除できる。特公平5−8808号公報に記載の技術のように下部電極2の全面に非線形抵抗膜4を形成することによるアライメント工程の不要化とは異なるので、非線形抵抗膜4の組成変化も必要なく、非線形抵抗膜4の電気特性の低減も来さない。
また、非線形抵抗膜4にタンタルオキサイドを用いた場合でもその電気容量を容易に小さくすることができ、換言すればIV特性を可変でき、これによってIV特性の最適化を図ることができる。
次に、図6に基づいて本実施例における薄膜ダイオードの製造プロセスを説明する。
まず、下部基板10上に下部電極2を成膜する(図6(a))。
下部電極2の材料としては、Al、Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、Pb、Pt、In等やこれらの複合物の金属、又は有機物、半導体などがある。下部電極2には低抵抗及び柔軟性等が要求されるので、特に、Al、Ni、Cu等が好ましい。
次に、下部電極2の上に非線形抵抗膜4を成膜する(図6(b))。
非線形抵抗膜4の材料としては、Si、a−Si、a−Si:H、a−Si:O:H、a−Si:N:H、a−Si:F、a−Si:N:F、a−Si:O:F、ポーラスシリコン、SiC、ZnO、ZnSe、CdTe、AlGa、InP、GaAs、InSb、GaP、GaN、AlP、InN、InAs、NaCl、AgBr、CuCl等やこれらの複合物からなる半導体物質、Si4N3、SiO2、i−C等の絶縁物、もしくは有機物などがある。特に、a−Si:O:Hやa−Si:N:H等が適材である。下部基板10をプラスチックなどの有機物にした場合には応力などを考え、下部基板10と同様な素材を用いることが望ましい。
そこで、従来無機物で形成されていた非線形抵抗膜4を、例えば3−アルキルチオフェン等の有機物で形成することができる。この場合、移動度ひいては電流量を大きくとれないという問題が発生するが、MIM型ダイオードのタンタルオキサイドとは逆に、ダイオード面積をある程度大きくすればよい。これは絶縁膜6の導電領域を多くすること、すなわち導電性粒子18の含有量を多くすることで対応できる。
次に、非線形抵抗膜4の上に絶縁膜6を成膜する(図6(c))。
絶縁膜6の絶縁部分(換言すれば導電性粒子18のバインダ材)の材料としては、ポリミド、エポキシ系の樹脂、PET、PC、PES等の有機物や、SiO2、SiN等の無機物がある。絶縁部分は上下の層と同時にエッチングすることを考慮してその材料を選択する。
導電性粒子18の材料としては、Al、Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、Pb、Pt、In等やこれらの合金の金属がある。成膜方法としては、塗布やスプレー、スパッタリング等がある。
導電性粒子18の粒子の大きさは、1nm〜10μ程度が考えられるが、膜厚や電極面積から考慮して、10nm〜1μ程度が適当である。また、粒子濃度は、1e-6〜10000個/μm2程度であるが、粒径が0.1μm程度で上部電極8が100μm2程度の場合は、粒子濃度は1e-4〜1個/μm2が適量とな
る。
次に、絶縁膜6の上に上部電極8を成膜する(図6(d))。
上部電極8の材料としては、Al、Ni、Cu、Au、Ag、Cr、Mo、Ta、Zn、Fe、Ti、W、Sn、Pb、Pt、In等やこれらの合金の金属、有機物、半導体等がある。上部電極8は反射板として利用されることから、十分な反射率を有するものが望まれ、Al、Ag等が適材である。
また、上部電極8には特に低抵抗は望まれていないことから、スパッタリングなどの成膜方法に限らず、シルク印刷やスプレー方法など生産コストの面からも考慮することが望ましい。この場合、印刷などによってパターニングすることも考えられ、工程数を低減できる。
次に、4層構造の最上部である上部電極8の上に、フォトリソグラフィー用のレジスト20を塗布し、図示しないマスクの上から露光してレジスト20をパターニングする。(図6(e))。このパターニングは、図2のA−A方向の分割構成を形成するものである。
次に、パターニングされたレジスト20の上部からエッチングを行う(図6(f))。エッチングは通常溶液を用いるウェットエッチングが主流であるが、例えば下部基板10がプラスチックなどの場合にはドライエッチングとすることにより下部基板10へのダメージを低減できる。
エッチングは、先に成膜された下部電極2、非線形抵抗膜4、絶縁膜6、上部電極8の4層を同時にエッチングすることが望ましい。これによって、従来行われていた下層に対するアライメントなどを一切不要にすることができる。
最後に、上部電極8の分割構成を印刷などでパターニングしていない場合には、先に行ったエッチングとは直交する方向(図2におけるB−B方向)にパターニングする必要がある。このため、レジスト20を上部電極8の分割構成に対応してパターニングする(図6(g))。
次に、パターニングされたレジスト20の上部から上部電極8のみで止まるように選択エッチングを行い(図6(h))、その後、レジスト20を剥がす(図6(i))。上部電極8の分割数は、2〜100000程度が考えられるが、上部電極8の反射率などを考慮すると、2〜1000程度が適当である。
このように上部電極8を多数に分割した場合、図4に示すように、対向電極14に対してそのエッジの真下に位置する電極片8aがあったとしても、該電極片8aの残りの電極片8a群に占める割合が小さいので、対向電極14に対する位置合わせの影響は無視できる程度となる。従って、従来においては対向電極14と上部電極8とを高精度に位置合わせする必要があったが、本実施例のように分割構成とすることによってアライメントを緩和することができる。
また、上部電極8を分割することによって、非線形抵抗膜4における電圧が掛かる領域を導電性粒子18の分布との関係で相乗的に可変することができ、薄膜ダイオードの微細化を一層向上させることができる。
次に、他の実施例を説明する。
本実施例では、非線形抵抗膜の任意のある領域だけに電圧を掛けるための部材の導電領域を穴として形成することを特徴としている。
本実施例における薄膜ダイオードの製造プロセスを図7に基づいて説明する。
まず、上記実施例と同様に、下部基板10上に下部電極2を成膜し(図7(a))、次いで下部電極2の上に非線形抵抗膜4を成膜する(図7(b))。
非線形抵抗膜4の材料としては、Si、a−Si、a−Si:H、a−Si:O:H、a−Si:N:H、a−Si:F、a−Si:N:F、a−Si:O:F、ポーラスシリコン、SiC、ZnO、ZnSe、CdTe、AlGa、InP、GaAs、InSb、GaP、GaN、AlP、InN、InAs、NaCl、AgBr、CuCl等やこれらの複合物からなる半導体物質、Si4N3、SiO2、i−C等の絶縁物、もしくは有機物などがある。特に、a−Si:O:Hやa−Si:N:H等が適材である。下部基板10をプラスチックなどの有機物にした場合には応力などを考え、下部基板10と同様な素材を用いることが望ましい。
そこで、従来無機物で形成されていた非線形抵抗膜4を、例えば3−アルキルチオフェン等の有機物で形成することができる。この場合、移動度ひいては電流量を大きくとれないという問題が発生するが、MIM型ダイオードのタンタルオキサイドとは逆に、ダイオード面積をある程度大きくすればよい。これは後述する絶縁膜22の導電領域を多くすることで対応できる。
次に、非線形抵抗膜4の上に絶縁膜22を成膜する(図7(c))。絶縁膜22は上記実施例における絶縁膜6と同様に、非線形抵抗膜4の任意のある領域だけに電圧が掛かるようにするための部材である。
絶縁膜22の材料としては、SiO2などの酸化物もしくは窒化物等の無機物や有機物などがある。成膜方法としては、スパッタリング、蒸着、塗布やスプレーなどがある。膜厚は条件によって異なるが、下部にある非線形抵抗膜4と同様、数nm〜数μ程度でよい。また、絶縁膜22の材料は、上下の層と同時にエッチングすることを考慮して選択する。
次に、絶縁膜22の上にレジスト24を塗布し(図7(d))、レジスト24をドット(穴)26を有するマスク28で露光する(図7(e))。ドット26の大きさ及び密度は、必要な薄膜ダイオードの電気特性から設計される。例えば、非線形抵抗膜4に膜厚100nmのa−Si:O:Hを用いた場合、ドット26の内部対外部の面積比は1対10〜1000程度になる。ドット26の大きさはできるだけ小さくすることが望まれる。これにより1素子に対するドット26の数を多くすることができ、ドット26の数の誤差による素子特性のバラツキを小さくすることができる。すなわち、高精度のアライメントをすることなく、素子の電気特性のバラツキをある許容範囲内に抑えることができる。
レジスト24を露光した後、絶縁膜22のみで止まるように選択エッチングを行い、絶縁膜22に空孔30を形成する。その後、レジスト24を剥がす(図7(f))。絶縁膜22に感光性を示すレジストを用いれば、フォトエッチングにより直接空孔30を形成することができ、製造プロセスを簡便化できる。しかしながらこの場合には、後ほどエッチングするときのエッチャントを選択しなければならない。
次に、絶縁膜22の上に上部電極8を成膜する(図7(g))。
これにより、上部電極8は空孔30を介して非線形抵抗膜4と電気的に接続される。従って、空孔30の径や密度を変えることにより、非線形抵抗膜4の面積に拘わらず非線形抵抗膜4の機能する領域を自在に調整することができる。
上部電極8の材料等については上記実施例で述べた通りである。
次に、4層構造の最上部である上部電極8の上に、フォトリソグラフィー用のレジスト32を塗布し、図示しないマスクの上から露光してレジスト20をパターニングする。(図7(h))。このパターニングは、図2のA−A方向の分割構成を形成するものである。
次に、パターニングされたレジスト32の上部からエッチングを行う(図7(i))。エッチングは通常溶液を用いるウェットエッチングが主流であるが、例えば下部基板10がプラスチックなどの場合にはドライエッチングとすることにより下部基板10へのダメージを低減できる。
エッチングは、先に成膜された下部電極2、非線形抵抗膜4、絶縁膜22、上部電極8の4層を同時にエッチングすることが望ましい。これによって、従来行われていた下層に対するアライメントなどを一切不要にすることができる。
最後に、上部電極8の分割構成を印刷などでパターニングしていない場合には、先に行ったエッチングとは直交する方向(図2におけるB−B方向)にパターニングする必要がある。このため、レジスト32を上部電極8の分割構成に対応してパターニングする(図7(j))。
次に、パターニングされたレジスト32の上部から上部電極8のみで止まるように選択エッチングを行い、その後、レジスト20を剥がす(図7(k))。上部電極8の分割数等については、上記実施例で述べた通りである。
なお、上記各実施例では導電領域と絶縁領域を併せ持つ膜を非線形抵抗膜と上部電極との間に設けたが、下部電極と非線形抵抗膜との間に設けてもよい。
本発明の一実施例における薄膜ダイオードの1画素分の構成を示す一部切り欠きの平面図である。 図1で示した構成をアレーにした場合の平面図である。 図2におけるA−A線での断面図である。 図2におけるB−B線での断面図である。 絶縁膜の斜視図である。 図1で示した薄膜ダイオードの製造プロセスを示す断面図である。 他の実施例における薄膜ダイオードの製造プロセスを示す断面図である。 図7で示した実施例において使用する露光用マスクの平面図である。 従来における薄膜ダイオードの1画素分の構成を示す平面図である。 図9で示した構成をアレーにした場合の平面図である。 従来における他の薄膜ダイオードの断面図である。
符号の説明
2 下部電極
4 非線形抵抗膜
6 絶縁膜
8 上部電極
8a 電極片
18 導電性粒子
22 絶縁膜
30 空孔

Claims (8)

  1. 基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、
    上記非線形抵抗膜の任意のある領域だけに電圧が掛かるようにしたことを特徴とする薄膜ダイオード。
  2. 基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、
    上記下部電極と上部電極との間に導電領域と絶縁領域を併せ持つ膜を設け、上記非線形抵抗膜の該導電領域に対応する部分だけに電圧が掛かるようにしたことを特徴とする薄膜ダイオード。
  3. 基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、
    上記下部電極と上部電極との間に導電性の粒子を含んだ絶縁膜を設け、上記非線形抵抗膜の該導電性の粒子に対応する部分だけに電圧が掛かるようにしたことを特徴とする薄膜ダイオード。
  4. 基板上に設けられる下部電極と、該下部電極上に設けられる非線形抵抗膜と、該非線形抵抗膜上に設けられる上部電極とを備えた薄膜ダイオードにおいて、
    上記下部電極と上部電極との間に空孔を有した絶縁膜を設け、上記非線形抵抗膜の該空孔に対応する部分だけに電圧が掛かるようにしたことを特徴とする薄膜ダイオード。
  5. 請求項1記載の薄膜ダイオードにおいて、
    上記上部電極を1画素に対して複数の電極片に分割したことを特徴とする薄膜ダイオード。
  6. 請求項2記載の薄膜ダイオードにおいて、
    上記上部電極を1画素に対して複数の電極片に分割したことを特徴とする薄膜ダイオード。
  7. 請求項3記載の薄膜ダイオードにおいて、
    上記上部電極を1画素に対して複数の電極片に分割したことを特徴とする薄膜ダイオード。
  8. 請求項4記載の薄膜ダイオードにおいて、
    上記上部電極を1画素に対して複数の電極片に分割したことを特徴とする薄膜ダイオード。
JP2006209151A 2006-07-31 2006-07-31 薄膜ダイオード Expired - Fee Related JP4814001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006209151A JP4814001B2 (ja) 2006-07-31 2006-07-31 薄膜ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209151A JP4814001B2 (ja) 2006-07-31 2006-07-31 薄膜ダイオード

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP01272998A Division JP3850539B2 (ja) 1998-01-26 1998-01-26 薄膜ダイオード

Publications (2)

Publication Number Publication Date
JP2007013193A true JP2007013193A (ja) 2007-01-18
JP4814001B2 JP4814001B2 (ja) 2011-11-09

Family

ID=37751168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209151A Expired - Fee Related JP4814001B2 (ja) 2006-07-31 2006-07-31 薄膜ダイオード

Country Status (1)

Country Link
JP (1) JP4814001B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509577A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー, インク. オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153916A (ja) * 1994-11-29 1996-06-11 Sharp Corp 非線形素子の製造方法
JPH08262497A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 液晶表示装置およびその製造方法
JPH08262498A (ja) * 1995-03-28 1996-10-11 Citizen Watch Co Ltd 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153916A (ja) * 1994-11-29 1996-06-11 Sharp Corp 非線形素子の製造方法
JPH08262497A (ja) * 1995-03-27 1996-10-11 Toshiba Corp 液晶表示装置およびその製造方法
JPH08262498A (ja) * 1995-03-28 1996-10-11 Citizen Watch Co Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012509577A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー, インク. オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法
US8957403B2 (en) 2008-11-19 2015-02-17 Micron Technology, Inc. Select devices including an open volume, and related methods, memory devices, and electronic systems

Also Published As

Publication number Publication date
JP4814001B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
US11437412B2 (en) Thin film transistor array substrate and manufacturing method thereof
US9647000B2 (en) Display device
JP5540517B2 (ja) 画像表示装置
US7737517B2 (en) Display device
US8008665B2 (en) Fan-out, display substrate having the same and method for manufacturing the display substrate
KR101324169B1 (ko) 표시장치용 어레이기판 및 그 제조방법
US20170005200A1 (en) Semiconductor device
US20160197099A1 (en) Display device
JPH02211426A (ja) 液晶表示装置およびその製造方法
JP2006286719A (ja) 薄膜トランジスタの製造方法
KR100702284B1 (ko) 박막 트랜지스터 회로 장치 및 상기 박막 트랜지스터 회로 장치를 이용한 액정 표시 장치
US9716183B2 (en) Semiconductor device and method of manufacturing same
JP4814001B2 (ja) 薄膜ダイオード
JP4586345B2 (ja) 電界効果型トランジスタ
JP3850539B2 (ja) 薄膜ダイオード
US7629206B2 (en) Patterning self-aligned transistors using back surface illumination
JP4252595B2 (ja) 液晶表示装置とその製造方法
KR101182230B1 (ko) 박막 트랜지스터 및 이의 제조 방법
JP2008135615A (ja) 有機半導体素子および表示装置
KR100490474B1 (ko) 횡전계형 액정표시장치용 어레이 기판
JP2006058680A (ja) 液晶用マトリクス基板およびその製造方法
US20190377232A1 (en) Active matrix substrate and method for manufacturing the same
JP2010145736A (ja) 表示装置用基板およびそれを備えた液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees