JP2007013121A - 剥離工程を有する半導体装置の作製方法及び半導体装置 - Google Patents
剥離工程を有する半導体装置の作製方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007013121A JP2007013121A JP2006147676A JP2006147676A JP2007013121A JP 2007013121 A JP2007013121 A JP 2007013121A JP 2006147676 A JP2006147676 A JP 2006147676A JP 2006147676 A JP2006147676 A JP 2006147676A JP 2007013121 A JP2007013121 A JP 2007013121A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- transistor
- metal film
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】基板上に金属膜を有する層を形成し、金属膜を有する層上にトランジスタを有する層を形成し、トランジスタを有する層上に樹脂材料を塗布し、第1の加熱処理温度で加熱処理をおこなうことで樹脂材料を硬化させて樹脂層を形成し、第1の加熱処理温度よりも高い第2の加熱処理温度で加熱処理をおこなって基板からトランジスタを有する層を剥離させ、第2の加熱処理温度よりも高い第3の加熱処理温度で加熱処理をおこなってトランジスタを有する層から樹脂層を剥離させる。
【選択図】図1
Description
図1(A)に示すように、基板100を用意し、その上に剥離層101を設ける。具体的に基板100は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスなどの金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。基板100を、機械的研磨、CMP(Chemical Mechanical Polishing)、などの研磨法により薄くし、又は平坦化しておいても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記ガラス基板、石英基板、セラミック基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば、基板100として用いることが可能である。
以下に説明する本実施の形態は、前述の実施の形態1と組み合わせて実施することができる。
101 剥離層
102 絶縁層
103 トランジスタを有する層
104a 薄膜トランジスタ
104b 薄膜トランジスタ
104c 薄膜トランジスタ
104d 薄膜トランジスタ
104e 薄膜トランジスタ
105 樹脂層
201 開口部
202 開口部
301 ビット線
302 ワード線
303 トランジスタ
304 容量素子
311a ビット線
311b ビット線
312 ワード線
313 トランジスタ
314 トランジスタ
315 トランジスタ
316 トランジスタ
317 トランジスタ
318 トランジスタ
400 RFIDタグ
401 電源回路
402 クロック発生回路
403 データ復調/変調回路
404 制御回路
405 インタフェイス回路
406 記憶回路
407 バス
408 アンテナ
409 リーダライタ
501 アンテナ
502 絶縁層
503 パッシベーション膜
504 第1の層間絶縁膜
505 配線
506 第2の層間絶縁膜
600 取り付け位置
601 記録媒体
602 書籍
603 パッケージ
604 衣類
Claims (16)
- 基板上に金属膜を有する層を形成し、
前記金属膜を有する層上にトランジスタを有する層を形成し、
前記トランジスタを有する層上に樹脂材料を塗布し、
第1の加熱処理温度で加熱処理をおこなうことで前記樹脂材料を硬化させて樹脂層を形成し、
前記第1の加熱処理温度よりも高い第2の加熱処理温度で加熱処理をおこなって前記基板から前記トランジスタを有する層を剥離させ、
前記第2の加熱処理温度よりも高い第3の加熱処理温度で加熱処理をおこなって前記トランジスタを有する層から前記樹脂層を剥離させることを特徴とする半導体装置の作製方法。 - 基板上に金属膜を有する層を形成し、
前記金属膜を有する層上にトランジスタを有する層を形成し、
前記トランジスタを有する層上に樹脂材料を塗布し、
第1の加熱処理温度で加熱処理をおこなうことで前記樹脂材料を硬化させて樹脂層を形成し、
前記トランジスタが前記金属膜を有する層上に設けられていない領域で前記金属膜を有する層の一部を露出させ、
加熱装置において前記第1の加熱処理温度よりも高い第2の加熱処理温度で加熱処理をおこなって前記基板から前記トランジスタを有する層を剥離させ、
前記加熱装置から取り出さずに、前記第2の加熱処理温度よりも高い第3の加熱処理温度で加熱処理をおこなって前記トランジスタを有する層から前記樹脂層を剥離させることを特徴とする半導体装置の作製方法。 - 基板上に金属膜を有する層を形成し、
前記金属膜を有する層上にトランジスタを有する層を形成し、
前記トランジスタが前記金属膜を有する層上に設けられていない領域で前記金属膜を有する層の一部を露出させ、
前記金属膜を有する層の一部が露出した領域を覆わないように前記トランジスタを有する層上に樹脂材料を塗布し、
加熱装置において第1の加熱処理温度で加熱処理をおこなうことで前記樹脂材料を硬化させて樹脂層を形成し、
前記加熱装置から取り出さずに、前記第1の加熱処理温度よりも高い第2の加熱処理温度で加熱処理をおこなって前記基板から前記トランジスタを有する層を剥離させ、
前記加熱装置から取り出さずに、前記第2の加熱処理温度よりも高い第3の加熱処理温度で加熱処理をおこなって前記トランジスタを有する層から前記樹脂層を剥離させることを特徴とする半導体装置の作製方法。 - 前記金属膜を有する層の一部を露出させる際、前記樹脂層の上方からレーザビームを照射して前記金属膜を有する層が露出した開口部を形成することを特徴とする請求項2に記載の半導体装置の作製方法。
- 前記金属膜を有する層の一部は該金属膜を有する層の断面であることを特徴とする請求項2又は請求項4に記載の半導体装置の作製方法。
- 前記金属膜を有する層の一部を露出させる際、前記トランジスタを有する層の上方からレーザビームを照射して前記金属膜を有する層の断面が露出した開口部を形成することを特徴とする請求項3に記載の半導体装置の作製方法。
- 前記金属膜を有する層の一部は該金属膜を有する層の断面であることを特徴とする請求項3又は請求項6に記載の半導体装置の作製方法。
- 前記金属膜を有する層を形成する前に前記基板上に絶縁膜でなる下地層を形成することを特徴とする請求項1乃至請求項7のいずれか一項に記載の半導体装置の作製方法。
- 前記樹脂材料はエポキシ樹脂であることを特徴とする請求項1乃至請求項8のいずれか一項に記載の半導体装置の作製方法。
- 前記第1の加熱処理温度は50℃以上90℃未満、前記第2の加熱処理温度は90℃以上120℃以下、前記第3の加熱処理温度は150℃以上250℃以下であることを特徴とする請求項1乃至請求項9のいずれか一項に記載の半導体装置の作製方法。
- 前記トランジスタは薄膜トランジスタであることを特徴とする請求項1乃至請求項10のいずれか一項に記載の半導体装置の作製方法。
- 請求項1乃至請求項11のいずれか一項に記載の方法を適用して作製されたRFIDタグ。
- 請求項1乃至請求項11のいずれか一項に記載の方法を適用して作製されたメモリ。
- 請求項1乃至請求項11のいずれか一項に記載の方法を適用して作製されたCPU。
- 請求項1乃至請求項11のいずれか一項に記載の方法を適用して作製された集積回路。
- 請求項1乃至請求項11のいずれか一項に記載の方法を適用して作製された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006147676A JP5057700B2 (ja) | 2005-05-31 | 2006-05-29 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005160729 | 2005-05-31 | ||
JP2005160729 | 2005-05-31 | ||
JP2006147676A JP5057700B2 (ja) | 2005-05-31 | 2006-05-29 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007013121A true JP2007013121A (ja) | 2007-01-18 |
JP2007013121A5 JP2007013121A5 (ja) | 2009-07-09 |
JP5057700B2 JP5057700B2 (ja) | 2012-10-24 |
Family
ID=37751150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006147676A Expired - Fee Related JP5057700B2 (ja) | 2005-05-31 | 2006-05-29 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5057700B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100985A (ja) * | 2009-10-06 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2019091900A (ja) * | 2007-03-13 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126733A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP2003174153A (ja) * | 2001-07-16 | 2003-06-20 | Semiconductor Energy Lab Co Ltd | 剥離方法および半導体装置の作製方法、および半導体装置 |
-
2006
- 2006-05-29 JP JP2006147676A patent/JP5057700B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1126733A (ja) * | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器 |
JP2003174153A (ja) * | 2001-07-16 | 2003-06-20 | Semiconductor Energy Lab Co Ltd | 剥離方法および半導体装置の作製方法、および半導体装置 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019091900A (ja) * | 2007-03-13 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 電子機器 |
JP2020150277A (ja) * | 2007-03-13 | 2020-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2022069697A (ja) * | 2007-03-13 | 2022-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2011100985A (ja) * | 2009-10-06 | 2011-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5057700B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030132B2 (en) | Manufacturing method of semiconductor device including peeling step | |
JP4916680B2 (ja) | 半導体装置の作製方法、剥離方法 | |
US8288773B2 (en) | Wireless chip and manufacturing method thereof | |
US7972910B2 (en) | Manufacturing method of integrated circuit device including thin film transistor | |
US8546210B2 (en) | Semiconductor device and method for manufacturing the same | |
CN1874060B (zh) | 天线制造方法和半导体装置制造方法 | |
US7767543B2 (en) | Method for manufacturing a micro-electro-mechanical device with a folded substrate | |
KR101416876B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP5072210B2 (ja) | 半導体装置の作製方法 | |
JP4836465B2 (ja) | 薄膜集積回路の作製方法及び薄膜集積回路用素子基板 | |
JP2013042180A (ja) | 集積回路装置の作製方法 | |
JP2008112988A (ja) | 半導体装置およびその作製方法 | |
US7588969B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP2006049851A (ja) | 薄膜集積回路の作製方法、及び素子基板 | |
JP4912641B2 (ja) | 無線チップの作製方法 | |
JP5057700B2 (ja) | 半導体装置の作製方法 | |
JP5210501B2 (ja) | 半導体装置の作製方法 | |
JP4749102B2 (ja) | 半導体装置の作製方法 | |
JP5089082B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5057700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |