JP2007012814A - 導電性回路形成方法 - Google Patents
導電性回路形成方法 Download PDFInfo
- Publication number
- JP2007012814A JP2007012814A JP2005190557A JP2005190557A JP2007012814A JP 2007012814 A JP2007012814 A JP 2007012814A JP 2005190557 A JP2005190557 A JP 2005190557A JP 2005190557 A JP2005190557 A JP 2005190557A JP 2007012814 A JP2007012814 A JP 2007012814A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- substrate
- target
- circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 密着力の高い導電性回路を安価に且つ生産性高く形成することが可能になる導電性回路形成方法を提供する。
【解決手段】 カソード電極1に設けたターゲット2からスパッタさせた金属原子を基板3の表面に堆積させるスパッタリング法で、基板3に回路形成用の導体膜4を形成する工程を有する導電性回路形成方法に関する。ターゲット1として、回路形成用の金属からなる回路形成用金属ターゲット5と、回路形成用金属よりも基板3に対する密着性の高い金属からなる高密着性金属ターゲット6を用い、各ターゲット5,6から同時に金属をスパッタさせて両金属からなる導体膜4を基板3に形成する。
【選択図】 図1
【解決手段】 カソード電極1に設けたターゲット2からスパッタさせた金属原子を基板3の表面に堆積させるスパッタリング法で、基板3に回路形成用の導体膜4を形成する工程を有する導電性回路形成方法に関する。ターゲット1として、回路形成用の金属からなる回路形成用金属ターゲット5と、回路形成用金属よりも基板3に対する密着性の高い金属からなる高密着性金属ターゲット6を用い、各ターゲット5,6から同時に金属をスパッタさせて両金属からなる導体膜4を基板3に形成する。
【選択図】 図1
Description
本発明は、基板の表面に回路形成用の導体膜をスパッタリング法で形成するようにした導電性回路形成方法に関するものである。
樹脂やセラミックなどで作製される基板に導電性回路を形成するにあたって、基板の表面にスパッタリング法で金属の導体膜を形成し、この導体膜にパターンニング、金属めっき、エッチング等の加工を施すことによって、導電性回路に仕上げることが行なわれている。ここで、導電性回路は一般にCuで形成されるが、Cuは基板に対する密着性に問題があるので、基板の表面にCuをスパッタする前に、基板に対する密着性の高いCrを中間層として基板の表面にスパッタし、Crの上にCuをスパッタすることによって、高密着性金属のCrと回路形成用金属のCuからなる2層構造の導体膜を形成することが行なわれている(特許文献1等参照)。
図9はその一例を示すものであり、図9(a)のように樹脂やセラミックで作製された基板3をArプラズマやN2プラズマによって処理して表面浄化し、そしてまずCrをスパッタして、膜厚10〜100nmのCrからなる高密着性金属の膜11を図9(b)のように基板1の表面に形成する。次に、Cuをスパッタして、膜厚300nm程度のCuからなる回路形成用金属の膜12を図9(c)のように高密着性金属の膜11の表面に設けて導体膜4を形成する。
この後、回路形成部13と回路非形成部14の輪郭に沿ってレーザーを照射することによって、図9(d)のように導体膜4の一部を除去し、さらに回路形成部13の導体膜4に通電してCuを電気メッキし、電気メッキ層15を導体膜4の表面に堆積させて厚付けすることによって、図9(e)のように所定厚みの導電性回路10を形成する。最後に、回路非形成部14の導体膜4をエッチング液でエッチングして除去することによって、図9(f)のような回路形成基板として仕上げることができるものである。
特開昭51−125641号公報
上記のように回路形成用の導体膜4を高密着性金属の膜11と回路形成用金属の膜12の2層構造に形成することによって、基板3に対する密着力が優れた導電性回路10を形成することができるものであるが、高密着性金属の膜11を形成するスパッタリングと、回路形成用金属の膜12を形成するスパッタリングを連続して行なう必要があり、スパッタリング装置が複雑になると共に、導体膜4の成膜時間が長くなって、コストや生産性に問題を有するものであった。
図10は高密着性金属の膜11と回路形成用金属の膜12をスパッタリングで連続して形成する方法の一例を示すものであり、スパッタ室内に、Crからなる高密着性金属のターゲット16を設けたカソード電極1とCuからなる回路形成用金属のターゲット17を設けたカソード電極1を配置すると共に、両ターゲット16,17を仕切り板18で仕切り、スパッタ室内に設けた搬送装置(図示省略)で基板3を矢印のように送って、まず高密着性金属ターゲット16の下を基板3が通過する際に、基板3の表面にCrからなる高密着性金属の膜11が形成され、さらに回路形成用金属のターゲット17の下を基板3が通過する際に、高密着性金属の膜11の表面にCuからなる回路形成用金属の膜12が形成されるようにしてある。従ってこのものではこのように、仕切り板18や搬送装置が必要になり、また導体膜4の成膜時間が長くなり、コストや生産性に問題を有するものである。さらに、Cr膜とCu膜との2層構造で形成される導体膜4では、Cr膜はエッチングが困難であるので、上記の図9(f)の工程でのエッチング時間が長くなるという問題もある。
本発明は上記の点に鑑みてなされたものであり、密着力の高い導電性回路を安価に且つ生産性高く形成することが可能になる導電性回路形成方法を提供することを目的とするものである。
本発明の請求項1に係る導電性回路形成方法は、カソード電極1に設けたターゲット2からスパッタさせた金属原子を基板3の表面に堆積させるスパッタリング法で、基板3に回路形成用の導体膜4を形成する工程を有する導電性回路形成方法において、ターゲット2として、回路形成用の金属からなる回路形成用金属ターゲット5と、回路形成用金属よりも基板3に対する密着性の高い金属からなる高密着性金属ターゲット6を用い、各ターゲット5,6から同時に金属をスパッタさせて両金属からなる導体膜4を基板3に形成することを特徴とするものである。
また請求項2の発明は、請求項1において、回路形成用金属ターゲット5と高密着性金属ターゲット6をそれぞれ独立したカソード電極1,1に設け、回路形成用金属ターゲット5に印加する電力と高密着性金属ターゲット6に印加する電力を変化させることによって、基板3に近い部分は高密着性金属の濃度が高く、表面部は回路形成用金属の濃度が高い導体膜4を形成することを特徴とするものである。
また請求項3の発明は、請求項1又は2において、導体膜4を形成する回路形成用金属と高密着性金属の比率に応じて回路形成用金属ターゲット5と高密着性金属ターゲット6の面積を設定することを特徴とするものである。
また請求項4の発明は、請求項1乃至3のいずれかにおいて、回路形成用金属ターゲット5と基板3の間、高密着性金属ターゲット6と基板3の間に、それぞれシャッター7,8を配置することを特徴とするものである。
また請求項5の発明は、請求項1乃至4のいずれかにおいて、カソード電極1に回路形成用金属ターゲット5と高密着性金属ターゲット6にそれぞれ対応する位置において磁石9を設けることを特徴とするものである。
また本願の請求項6に係る導電性回路形成方法は、カソード電極1に設けたターゲット2からスパッタさせた金属原子を基板3の表面に堆積させるスパッタリング法で、基板3に回路形成用の導体膜4を形成する工程を有する導電性回路形成方法において、ターゲット2として、回路形成用の金属と、回路形成用金属よりも基板3に対する密着性の高い金属とを混在させて形成したものを用い、ターゲット2から回路形成用の金属と高密着性の金属をスパッタさせて両金属からなる導体膜4を基板1に形成することを特徴とするものである。
また請求項7の発明は、請求項1乃至6のいずれかにおいて、高密着性金属がTiであることを特徴とするものである。
本発明によれば、導体膜4には回路形成用金属と高密着性金属とを含有するので、基板3に対する導体膜4の密着性を高めることができ、密着性の高い導電性回路10を形成することができるものである。しかも、回路形成用金属ターゲット5と、高密着性金属ターゲット6の両金属を同時にスパッタさせて導体膜4を基板3に形成するようにしているので、スパッタリング装置を複雑化する必要なく、密着力の高い導電性回路を安価に且つ生産性高く形成することが可能になるものである。
以下、本発明を実施するための最良の形態を説明する。
図7はスパッタリング装置の一例を示すものであり、基板3を通過させる方向に沿って、取り入れ室22、プラズマ処理室23、スパッタ室24、取り出し室25の各室から形成してある。樹脂やセラミックなどで形成される回路形成用の基板3は、まず取り入れ室22に入り、ハロゲンランプ26によって例えば150℃で180秒間加熱される。プラズマ処理室23には一対の放電電極27,28が配置してあり、一方の放電電極27にはRF電源29が接続してある。プラズマ処理室23内はAr雰囲気で10Pa程度に減圧してあり、例えばRF700Wを印加して生成されるプラズマによって、180秒程度、基板3を処理することによって、基板3の表面の不純物が除去される。
スパッタ室24にはカソード電極1と基板ホルダー31とを60〜70mm程度の間隙を介して対向させて配置してあり、カソード電極1にはDC電源32の負極が接続してある。スパッタ室24内はAr雰囲気で1〜5×10−3Pa程度に減圧するようにしてあり、DC電力を3〜4kWに設定するようにしてある。そしてカソード電極1の基板ホルダー31に対向する下面にターゲット2を取り付けると共に基板ホルダー31のカソード電極1に対向する上面に基板3をセットして、上記の条件でスパッタを行なうと、図8に示すように、DC放電によってArイオンがカソード電極1の側にボンバードし、ターゲット2の金属原子が弾き飛ばされ、この弾き飛ばされた金属原子が基板ホルダー31の上の基板3の表面に付着して堆積し、導体膜4を基板3の表面に形成することができるものである。
このように導体膜4を形成した基板3は取り出し室25から取り出され、そして既述の図9(d)のように、回路形成部13と回路非形成部14の輪郭に沿ってレーザーを照射することによって導体膜4の一部を除去し、さらに回路形成部13の導体膜4に通電してCuを電気メッキし、電気メッキ層15を導体膜4の表面に堆積させて厚付けすることによって、既述の図9(e)のように所定の厚みの導電性回路10を形成した後、回路非形成部14の導体膜4をエッチングして除去することによって、既述の図9(f)のような回路形成基板として仕上げることができるものである。
本発明の第1の実施の形態では、上記のようなスパッタリング装置において、図1に示すように、スパッタ室24内に一対のカソード電極1を横に並べて配置し、各カソード電極1,1にそれぞれ独立してDC電源32,32の負極が接続してある。また一方のカソード電極1にはCuのような回路形成用の金属からなる回路形成用金属ターゲット5が、他方のカソード電極2にはCrのような基板3との密着性が高い金属からなる高密着性金属ターゲット6がそれぞれ取り付けてある。
そして、一対のカソード電極1,1に同時にDC電源32,32から電力を供給してスパッタを行なうと、各カソード電極1,1の回路形成用金属ターゲット5と高密着性金属ターゲット6からそれぞれ回路形成用金属原子と高密着性金属原子が飛び出して、基板ホルダー31上の基板3の表面に各金属原子が付着して堆積し、図2(a)のような回路形成用金属と高密着性金属からなる合金の導体膜4を基板3の表面に形成することができるものである。
このように形成される導体膜4には、Cuのような回路形成用金属の他にCrのような高密着性金属が含有されているので、基板3に対する導体膜4の密着性を高めることができるものであり、この導体膜4を加工して形成される導電性回路10の密着力を高めることができるものである。また、スパッタ室24内に仕切り板を設けたり搬送装置を設けたりする必要がなくなり、製造コストを安価にすることができると共に、スパッタを2回に分けて行なう必要がなく、導体膜4の成膜時間を短縮することができるものである。さらに、既述の図9(f)のように非回路形成部14の導体膜4をエッチング液でエッチングするにあたって、Cr膜のようなエッチングが困難な膜は存在しないので、エッチング時間を短縮することができるものである。
また、図1の実施の形態のように、一対のカソード電極1にそれぞれ独立してDC電源32,32の負極が接続することによって、一方のカソード電極1に設けた回路形成用金属ターゲット5に印加する電力と、他方のカソード電極1に設けた高密着性金属ターゲット6に印加する電力を、それぞれ独立して変化させることができる。そして導体膜4を成膜する初期の段階では、高密着性金属ターゲット6に印加する電力を高く、回路形成用金属ターゲット5に印加する電力を低く設定することによって、図2(b)のように、導体膜4の厚み方向での基板3側の部分、すなわち導体膜4が基板3と接する界面付近の部分4aは、Crのような高密着性金属の濃度(含有率)が高く且つCuのような回路形成用金属の濃度(含有率)が低い層に形成することができる。また成膜が進行するに従って高密着性金属ターゲット6に印加する電力を徐々に下げると共に回路形成用金属ターゲット5に印加する電力を徐々に挙げて、成膜が完了する終期の段階では、回路形成用金属ターゲット5に印加する電力を高く、高密着性金属ターゲット6に印加する電力を低く設定することによって、図2(b)のように、導体膜4の厚み方向での基板3と反対側の部分、すなわち導体膜4の表層部分4bは、Cuのような回路形成用金属の濃度(含有率)が高く且つCrのような高密着性金属の濃度(含有率)が低い層に形成することができる。
このように形成される導体膜4は、基板3との界面においてCrのような高密着性金属の濃度が高いので、基板3に対する密着性をより高めることができるものであり、また表面においてCuのような回路形成用金属の濃度が高いので、この表面に電気メッキで形成されるCuのような回路形成用金属の電気メッキ層15との密着性を高めることができるものである。尚、初期では回路形成用金属ターゲット5に印加する電力をゼロに設定することによって、導体膜4の基板3との界面部分の回路形成用金属の濃度をゼロにし、終期では高密着性金属ターゲット6に印加する電力をゼロに設定することによって、導体膜4の表層部分の高密着性金属の濃度をゼロにすることが可能である。
図3は本発明の第2の実施の形態を示すものであり、スパッタ室24に一つのカソード電極1を設け、回路形成用金属ターゲット5と高密着性金属ターゲット6をこの同じカソード電極1に取り付けるようにしてある。従ってこのものでは、カソード電極1にDC電源32から電力を供給してスパッタを行なうと、回路形成用金属ターゲット5と高密着性金属ターゲット6から同時に回路形成用金属原子と高密着性金属原子が飛び出して、基板ホルダー31上の基板3の表面に各金属原子が付着して堆積し、図2(a)のような回路形成用金属と高密着性金属からなる合金の導体膜4を基板3の表面に形成することができるものである。このように、カソード電極1は一つでよいので、スパッタリング装置を簡略化することができると共に、消費電力を削減することができるものである。
ここで、図3(a)のように、カソード電極1に設ける回路形成用金属ターゲット5と高密着性金属ターゲット6として、基板3に対向する面の面積が同じものを用いたり、図3(b)のように、基板3に対向する面の面積が回路形成用金属ターゲット5のほうが高密着性金属ターゲット6より大きいものを用いたりすることができる。このように回路形成用金属ターゲット5と高密着性金属ターゲット6の面積を変えることによって、これらの面積に応じて、導体膜4の回路形成用金属と高密着性金属の比率を任意に調整することができるものである。
尚、図1の実施の形態のように、複数のカソード電極1,1にそれぞれ回路形成用金属ターゲット5と高密着性金属ターゲット6を設けるようにしたものにおいても、同様に、回路形成用金属ターゲット5と高密着性金属ターゲット6の面積に応じて、導体膜4の回路形成用金属と高密着性金属の比率を調整することができるものである。
図4の実施の形態では、一つのカソード電極1に回路形成用金属ターゲット5と高密着性金属ターゲット6を設け、回路形成用金属ターゲット5と基板3の間、高密着性金属ターゲット6と基板3の間に、それぞれシャッター7,8を配置するようにしてある。この各シャッター7,8はそれぞれ独立して横方向に移動されるようにしてあり、図1の実線のように回路形成用金属ターゲット5や高密着性金属ターゲット6と基板3の間にシャッター7,8が位置することによって、金属ターゲット5や高密着性金属ターゲット6と基板3の間を遮断し、また図1の鎖線のように回路形成用金属ターゲット5や高密着性金属ターゲット6と基板3の間からシャッター7,8が外方へ移動することによって、金属ターゲット5や高密着性金属ターゲット6と基板3の間を開放するようになっている。
そしてスパッタ時に、回路形成用金属ターゲット5や高密着性金属ターゲット6から飛び出した回路形成用金属原子や密着性金属原子は、回路形成用金属ターゲット5や高密着性金属ターゲット6と基板3の間がシャッター7,8で遮断されているときには、基板3の表面に到達せず、シャッター7,8が移動して回路形成用金属ターゲット5や高密着性金属ターゲット6と基板3の間が開放されることによって、基板3の表面に到達することができるものであり、さらに金属ターゲット5や高密着性金属ターゲット6と基板3の間を部分的にシャッター7,8で遮断することによって、開放されている部分の回路形成用金属原子や密着性金属原子を基板3の表面に到達させることができるものである。
従って、導体膜4を成膜する初期の段階では、回路形成用金属ターゲット5をシャッター7で遮断する面積が大きく、高密着性金属ターゲット6をシャッター8で遮断する面積が小さくなるようにシャッター7,8の位置を調整することによって、上記の図2(b)のように、導体膜4が基板3と接する界面付近の部分4aは、Crのような高密着性金属の濃度が高く且つCuのような回路形成用金属の濃度が低い層に形成することができる。また成膜が進行するに従って回路形成用金属ターゲット5をシャッター7で遮断する面積を小さくすると共に高密着性金属ターゲット6をシャッター8で遮断する面積を大きくし、成膜が完了する終期の段階では、回路形成用金属ターゲット5をシャッター7で遮断する面積が小さく、高密着性金属ターゲット6をシャッター8で遮断する面積が大きくなるようにシャッター7,8の位置を設定することによって、上記の図2(b)のように、導体膜4の表層部分4bは、Cuのような回路形成用金属の濃度が高く且つCrのような高密着性金属の濃度が低い層に形成することができるものである。このように、シャッター7,8の移動を調整することによって、導体膜4を形成する回路形成用金属と高密着性金属の濃度を調整することができるものである。
尚、図1の実施の形態のように、複数のカソード電極1,1にそれぞれ回路形成用金属ターゲット5と高密着性金属ターゲット6を設けるようにしたものにおいても、同様に、回路形成用金属ターゲット5や高密着性金属ターゲット6と基板3との間にシャッター7,8を設けることによって、導体膜4を形成する回路形成用金属と高密着性金属の濃度を調整することができるものである。またこのようにシャッター7,8を用いて成膜する場合には、Crのような高密着性金属による中間層を形成から、Cuのような回路形成用金属による回路層の形成へと容易に切替えて、導体膜4を形成することができるものである。
図5は本発明の他の実施の形態を示すものである。この実施の形態はマグネトロンスパッタリングに関するものであり、図5(a)のようにカソード電極1内に複数の磁石9が設けてある。このマグネトロンスパッタリングでは、図5(b)のようにカソード電極1に設ける磁石9の数を増やして磁束密度を高くすることによって、スパッタの速度が高くなって成膜速度が向上し、導体膜4の形成時間を短縮することができる。そして一つのカソード電極1に回路形成用金属ターゲット5と高密着性金属ターゲット6を設け、回路形成用金属ターゲット5に対応する位置と高密着性金属ターゲット6に対応する位置においてカソード電極1にそれぞれ磁石9を設けるにあたって、回路形成用金属ターゲット5に対応する磁石9の個数と高密着性金属ターゲット6に対応する磁石9の個数を異ならせ、回路形成用金属ターゲット5に作用する磁束密度と高密着性金属ターゲット6に作用する磁束密度を異ならせることによって、導体膜4を形成する回路形成用金属と高密着性金属の濃度を調整することができるものである。
例えば図5(c)のように、回路形成用金属ターゲット5に対応する磁石9の個数を多く、高密着性金属ターゲット6に対応する磁石9の個数を少なくすると、回路形成用金属ターゲット5に作用する磁束密度が高密着性金属ターゲット6に作用する磁束密度よりも高くなり、回路形成用金属の濃度が高く高密着性金属の濃度が低い導体膜4を形成することができるものである。
尚、図1の実施の形態のように、複数のカソード電極1,1にそれぞれ回路形成用金属ターゲット5と高密着性金属ターゲット6を設けるようにしたものにおいて、一方のカソード電極1に設ける磁石9の個数と他方のカソード電極1に設ける磁石9の個数を異ならせることによって、回路形成用金属ターゲット5に作用する磁束密度と高密着性金属ターゲット6に作用する磁束密度を異ならせることができ、同様に導体膜4を形成する回路形成用金属と高密着性金属の濃度を調整することができるものである。
図6は他の実施の形態を示すものであり、ターゲット2として、Cuのような回路形成用金属と、Crのような基板3との密着性が高い高密着性金属とが混在する合金を用いるようにしてある。そしてカソード電極1にこのターゲット2を設けてスパッタを行なうと、ターゲット2から回路形成用金属原子と密着性金属原子がそれぞれ飛び出して、基板3の表面に付着し、回路形成用金属と密着性金属の合金からなる導体膜4を基板3の表面に形成することができるものである。
このようにターゲット2として回路形成用金属と高密着性金属が混在するものを用いることによって、一種類のターゲット材料で回路形成用金属と高密着性金属の合金からなる導体膜4を形成することができるものであり、カソード電極1の数も少なくて済んで電源数の減少による装置の簡略化と相俟って、コストダウンが可能になるものである。また、ターゲット2の回路形成用金属と高密着性金属の混在比率に応じて、導体膜4の回路形成用金属と高密着性金属の濃度比率を調整することができるものであり、回路形成用金属と高密着性金属の所望の濃度比率を有する導体膜4を容易に形成することができるものである。
ここで、ターゲット2を構成する回路形成用金属としてCuを、高密着性金属としてCrを用いて、スパッタリングを行なうと、Cr−Cu合金の導体膜4を形成することができるが、Cr−CuのCr濃度が高いと導体膜4の表面が酸化され易くなり、図9(e)のように導体膜4にCuを電気メッキする際の密着力が低下するおそれがある。このために、ターゲット2としてCrとCuの混在金属を用いる場合には、Cr濃度が30質量%以下のものを用いることが好ましく、特に12質量%以下のCr濃度であることがより好ましい。
上記の各実施の形態では、回路形成用金属ターゲット5を形成する金属としてCuを、高密着性金属ターゲット6を形成する金属としてCrを用いるようにしたが、高密着性金属ターゲット6を形成する金属としてTiを用いるようにしてもよい、Crは酸化されることによって毒性を持つが、Tiは生体組織との親和性が良好であるので、この点で好ましい。
1 カソード電極
2 ターゲット
3 基板
4 導体膜
5 回路形成用金属ターゲット
6 高密着性金属ターゲット
7 シャッター
8 シャッター
9 磁石
10 導電性回路
2 ターゲット
3 基板
4 導体膜
5 回路形成用金属ターゲット
6 高密着性金属ターゲット
7 シャッター
8 シャッター
9 磁石
10 導電性回路
Claims (7)
- カソード電極に設けたターゲットからスパッタさせた金属原子を基板の表面に堆積させるスパッタリング法で、基板に回路形成用の導体膜を形成する工程を有する導電性回路形成方法において、ターゲットとして、回路形成用の金属からなる回路形成用金属ターゲットと、回路形成用金属よりも基板に対する密着性の高い金属からなる高密着性金属ターゲットを用い、各ターゲットから同時に金属をスパッタさせて両金属からなる導体膜を基板に形成することを特徴とする導電性回路形成方法。
- 回路形成用金属ターゲットと高密着性金属ターゲットをそれぞれ独立したカソード電極に設け、回路形成用金属ターゲットに印加する電力と高密着性金属ターゲットに印加する電力を変化させることによって、基板に近い部分は高密着性金属の濃度が高く、表面部は回路形成用金属の濃度が高い導体膜を形成することを特徴とする請求項1に記載の導電性回路形成方法。
- 導体膜を形成する回路形成用金属と高密着性金属の比率に応じて回路形成用金属ターゲットと高密着性金属ターゲットの面積を設定することを特徴とする請求項1又は2に記載の導電性回路形成方法。
- 回路形成用金属ターゲットと基板の間、高密着性金属ターゲットと基板の間に、それぞれシャッターを配置することを特徴とする請求項1乃至3のいずれかに記載の導電性回路形成方法。
- カソード電極に回路形成用金属ターゲットと高密着性金属ターゲットにそれぞれ対応する位置において磁石を設けることを特徴とする請求項1乃至4のいずれかに記載の導電性回路形成方法。
- カソード電極に設けたターゲットからスパッタさせた金属原子を基板の表面に堆積させるスパッタリング法で、基板に回路形成用の導体膜を形成する工程を有する導電性回路形成方法において、ターゲットとして、回路形成用の金属と、回路形成用金属よりも基板に対する密着性の高い金属とを混在させて形成したものを用い、ターゲットから回路形成用の金属と高密着性金属をスパッタさせて両金属からなる導体膜を基板に形成することを特徴とする導電性回路形成方法。
- 高密着性金属がTiであることを特徴とする請求項1乃至6のいずれかに記載の導電性回路形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190557A JP2007012814A (ja) | 2005-06-29 | 2005-06-29 | 導電性回路形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005190557A JP2007012814A (ja) | 2005-06-29 | 2005-06-29 | 導電性回路形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012814A true JP2007012814A (ja) | 2007-01-18 |
Family
ID=37750945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005190557A Pending JP2007012814A (ja) | 2005-06-29 | 2005-06-29 | 導電性回路形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012814A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107636196A (zh) * | 2015-05-14 | 2018-01-26 | 瓦里安半导体设备公司 | 多层沉积装置及方法 |
-
2005
- 2005-06-29 JP JP2005190557A patent/JP2007012814A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107636196A (zh) * | 2015-05-14 | 2018-01-26 | 瓦里安半导体设备公司 | 多层沉积装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7443159B2 (ja) | 単層回路基板、多層回路基板及びそれらの製造方法 | |
JP4706690B2 (ja) | 回路基板及びその製造方法 | |
JP5706386B2 (ja) | 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板 | |
TWI393798B (zh) | 成膜裝置及成膜方法 | |
JP2001028350A (ja) | スパッタ堆積のための改善された銅ターゲット | |
JPH01212754A (ja) | シリカ、石英、ガラス又はサファイアーの基板の金属化方法 | |
US20090061175A1 (en) | Method of forming thin film metal conductive lines | |
JP2009068110A (ja) | 基材上に被膜を堆積させる方法および装置 | |
JP2004335700A (ja) | 配線回路基板の製造方法 | |
TW200935556A (en) | Multi-step cu seed layer formation for improving sidewall coverage | |
KR100951939B1 (ko) | 연성인쇄회로기판의 제조방법 | |
RU2543518C1 (ru) | Способ изготовления двусторонней печатной платы | |
TWI427737B (zh) | 形成積體電路結構的方法 | |
JP2003017837A (ja) | プリント配線板の製造方法 | |
KR100701645B1 (ko) | 연성회로기판용 적층구조체의 제조방법 | |
KR101119033B1 (ko) | 금속박막을 이용한 패턴 형성 방법 및 이를 이용한 응용소자 | |
JP2010102814A (ja) | 基板処理装置、及び磁気記録媒体の製造方法 | |
JP2007012814A (ja) | 導電性回路形成方法 | |
KR100867756B1 (ko) | 고속/고밀도 마그네트론 스퍼터링 법을 이용한 세라믹인쇄회로기판의 원판 제조 방법 | |
JP3556178B2 (ja) | フレキシブル銅張板及びその製造方法 | |
JP2005262707A (ja) | 銅張り積層フィルムおよびフレキシブル回路基板用材料 | |
JP2007109858A (ja) | 配線基板及びその作製方法 | |
JP2012132053A (ja) | スパッタリング装置およびスパッタリング方法 | |
JP2002111176A (ja) | 導電路の形成方法および基板 | |
KR100483585B1 (ko) | 할로우 캐소드 마그네트론 타겟 및 할로우 캐소드마그네트론 스퍼터링 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081104 |