JP2007011171A - Electrooptical device and electronic equipment - Google Patents

Electrooptical device and electronic equipment Download PDF

Info

Publication number
JP2007011171A
JP2007011171A JP2005194633A JP2005194633A JP2007011171A JP 2007011171 A JP2007011171 A JP 2007011171A JP 2005194633 A JP2005194633 A JP 2005194633A JP 2005194633 A JP2005194633 A JP 2005194633A JP 2007011171 A JP2007011171 A JP 2007011171A
Authority
JP
Japan
Prior art keywords
electro
insulating film
optical device
wiring
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005194633A
Other languages
Japanese (ja)
Other versions
JP4552780B2 (en
Inventor
Toshihiro Otake
俊裕 大竹
Masahiro Horiguchi
正寛 堀口
Katsuhiro Imai
克浩 今井
Kimitaka Kamijo
公高 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005194633A priority Critical patent/JP4552780B2/en
Publication of JP2007011171A publication Critical patent/JP2007011171A/en
Application granted granted Critical
Publication of JP4552780B2 publication Critical patent/JP4552780B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrooptical device capable of maintaining high display quality by suppressing crosstalk by devising an insulating film which is a component of the electrooptical device. <P>SOLUTION: The electrooptical device has a plurality of switching elements 21 formed on a substrate 7a, data lines 19 formed on the substrate 7a, an insulating film 22 which is formed on the switching elements 21 and data lines 19 and has through holes 27 inside, pixel electrodes 24 which are formed on the insulating film 22 and connected to the switching elements 21 through the through holes 27, a liquid crystal layer 12 formed on the pixel electrodes 24, and recessed portions 41 which are formed in the insulating film 22 between other pixel electrodes 24 adjacent to the pixel electrodes 24 connected to the data lines 19 and the data lines 19. Liquid crystal 12 is put in the recessed portions 41 and the dielectric constant ε of the insulating film 22 and the dielectric constant ε2 of the liquid crystal 12 are so set that ε1>ε2. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示装置等といった電気光学装置に関する。また、本発明は、その電気光学装置を用いて構成される電子機器に関する。   The present invention relates to an electro-optical device such as a liquid crystal display device. The present invention also relates to an electronic apparatus configured using the electro-optical device.

現在、携帯電話機、携帯情報端末機等といった各種の電子機器において、液晶表示装置、EL装置等といった電気光学装置が広く用いられている。例えば、電子機器に関する各種の情報を視覚的に表示するための表示部として電気光学装置が用いられている。この電気光学装置において、電気光学物質として液晶を用いた装置、すなわち液晶表示装置が知られている。また、電気光学物質としてEL(Electro Luminescence)を用いたEL装置も知られている。   Currently, electro-optical devices such as liquid crystal display devices and EL devices are widely used in various electronic devices such as mobile phones and portable information terminals. For example, an electro-optical device is used as a display unit for visually displaying various types of information related to electronic devices. In this electro-optical device, a device using liquid crystal as an electro-optical material, that is, a liquid crystal display device is known. An EL device using EL (Electro Luminescence) as an electro-optical material is also known.

上記のような電気光学装置の中には構成要素として絶縁膜を有するものがあ(例えば、特許文献1〜4参照)。特許文献1には、電気光学装置を構成する基板上においてTFT(Thin Film Transistor)等といったスイッチング素子や配線が設けられる層と画素電極が設けられる層とを分けるための層間絶縁膜が開示されている。また、特許文献1には、層間絶縁膜の厚さを厚くすると共に層間絶縁膜として比誘電率の低いものを用いることにより、配線と電極との間の寄生容量を低くするという技術が開示されている。   Some electro-optical devices as described above have an insulating film as a constituent element (see, for example, Patent Documents 1 to 4). Patent Document 1 discloses an interlayer insulating film for separating a layer provided with a switching element such as a TFT (Thin Film Transistor) or a wiring and a layer provided with a pixel electrode on a substrate constituting an electro-optical device. Yes. Patent Document 1 discloses a technique for reducing the parasitic capacitance between the wiring and the electrode by increasing the thickness of the interlayer insulating film and using an interlayer insulating film having a low relative dielectric constant. ing.

また、特許文献2には、電気光学装置の素子基板において画素電極とTFT素子のゲート電極と間に層間絶縁膜を設けるという技術が開示されている。また、特許文献3には、電気光学装置の素子基板においてソース配線、ゲート配線等といった配線と画素電極との間に絶縁膜を設けるという技術が開示されている。また、特許文献4には、電気光学装置の素子基板においてゲートバスライン、ソースバスライン、TFT素子、及び透明電極の上に絶縁層を設けるという技術が開示されている。   Patent Document 2 discloses a technique in which an interlayer insulating film is provided between a pixel electrode and a gate electrode of a TFT element in an element substrate of an electro-optical device. Patent Document 3 discloses a technique in which an insulating film is provided between a pixel electrode and a wiring such as a source wiring or a gate wiring in an element substrate of an electro-optical device. Patent Document 4 discloses a technique in which an insulating layer is provided on a gate bus line, a source bus line, a TFT element, and a transparent electrode in an element substrate of an electro-optical device.

特開平10−221704号公報(第4頁、図2)JP-A-10-221704 (page 4, FIG. 2) 特開2001−060067号公報(第7−8頁、図3)JP 2001-060067 (page 7-8, FIG. 3) 特開2002−040411号公報(第6頁、図1)JP 2002-040411 A (Page 6, FIG. 1) 特開2004−085720号公報(第6頁、図2)JP 2004-085720 A (6th page, FIG. 2)

上記の各文献に開示された電気光学装置において、絶縁膜は有効表示領域の全面にわたって略均一な厚さに形成されていた。そのため、基板上に形成されたデータ線、走査線等といった配線と、それに隣接する画素電極との間に寄生容量が発生して、表示品質が低下することがあった。具体的には、有効表示領域内のある1つの領域における表示が他の領域における表示に影響を及ぼすという、いわゆるクロストークが発生して表示品質が低下することがあった。より具体的には、有効表示領域内のある1つの領域における表示が表示面内で当該領域の上下位置に存在する他の領域における表示に影響を及ぼすという、いわゆる縦クロストークが発生して表示品質が低下することがあった。   In the electro-optical device disclosed in each of the above documents, the insulating film is formed with a substantially uniform thickness over the entire surface of the effective display area. For this reason, a parasitic capacitance is generated between a wiring such as a data line or a scanning line formed on the substrate and a pixel electrode adjacent to the wiring, and display quality may be deteriorated. Specifically, display quality may deteriorate due to so-called crosstalk in which display in one area within the effective display area affects display in another area. More specifically, so-called vertical crosstalk occurs in which display in one area within the effective display area affects display in another area existing above and below the area on the display surface. The quality may be reduced.

本発明は、従来の電気光学装置における上記の問題点に鑑みて成されたものであって、電気光学装置の構成要素である絶縁膜に工夫を加えることによってクロストークの発生を抑制して表示品質を高く維持できる電気光学装置及び電子機器を提供することを目的とする。   The present invention has been made in view of the above-described problems in the conventional electro-optical device, and suppresses the occurrence of crosstalk by devising an insulating film that is a component of the electro-optical device. An object of the present invention is to provide an electro-optical device and an electronic apparatus that can maintain high quality.

本発明に係る電気光学装置は、(1)基板と、(2)電気光学物質の層と、(3)前記基板に形成されたスイッチング素子と、(4)前記スイッチング素子に接続された配線と、(5)前記スイッチング素子上及び前記配線上に形成された絶縁膜と、(6)該絶縁膜に形成されたスルーホールと、(7)前記スルーホールを介して前記スイッチング素子に接続された画素電極と、(8)前記配線と、当該配線に隣接する他の配線に前記スイッチング素子を介して接続された前記画素電極との間隙領域の前記絶縁膜内に設けられた凹部とを有し、(9)前記絶縁膜の誘電率をε1とし、前記電気光学物質の誘電率をε2とするとき、ε1>ε2であることを特徴とする。   The electro-optical device according to the present invention includes (1) a substrate, (2) a layer of an electro-optical material, (3) a switching element formed on the substrate, and (4) a wiring connected to the switching element. (5) an insulating film formed on the switching element and on the wiring; (6) a through hole formed in the insulating film; and (7) connected to the switching element through the through hole. A pixel electrode; and (8) the wiring, and a recess provided in the insulating film in a gap region between the pixel electrode and the other wiring adjacent to the wiring via the switching element. (9) When the dielectric constant of the insulating film is ε1 and the dielectric constant of the electro-optic material is ε2, ε1> ε2.

上記構成の本発明に係る電気光学装置においては、1つの配線と、それに隣接する他の配線にスイッチング素子を介して接続された画素電極との間隙領域の絶縁膜内に凹部を設けた。この凹部には電気光学物質が収容される。本発明の電気光学装置では、凹部が設けられた絶縁膜の誘電率をε1とし、電気光学物質の誘電率をε2とするとき、ε1>ε2としたので、配線とそれに隣接する画素電極との間に存在する寄生容量を下げることができる。そしてこれにより、クロストークの発生を抑制でき、表示品質を高めることができる。   In the electro-optical device according to the present invention having the above-described configuration, the concave portion is provided in the insulating film in the gap region between one wiring and the pixel electrode connected to the other wiring adjacent thereto via a switching element. An electro-optical material is accommodated in the recess. In the electro-optical device according to the present invention, when the dielectric constant of the insulating film provided with the recesses is ε1 and the dielectric constant of the electro-optical material is ε2, ε1> ε2, so that the wiring and the pixel electrode adjacent thereto are Parasitic capacitance existing between them can be reduced. As a result, occurrence of crosstalk can be suppressed and display quality can be improved.

以下、この構成について考察する。図8(a)及び図8(b)において、透光性基板101上にTFT(Thin Film Transistor)素子、TFD(Thin Film Diode)素子等といったスイッチング素子102が設けられ、さらに、スイッチング素子102に信号を伝送する走査線、データ線等といった配線103が設けられている。そして、素子102及び配線103の上に絶縁膜104が設けられ、その上に画素電極105が設けられ、さらにその上に液晶層107が設けられている。画素電極105と素子102とは、絶縁膜104の中に形成されたスルーホール106によって電気的につながっている。実際の電気光学装置ではこれら以外にも種々の要素が用いられるが、本発明に関連しない要素の図示は省略している。   Hereinafter, this configuration will be considered. 8A and 8B, a switching element 102 such as a TFT (Thin Film Transistor) element, a TFD (Thin Film Diode) element, or the like is provided on a light-transmitting substrate 101. A wiring 103 such as a scanning line or a data line for transmitting a signal is provided. An insulating film 104 is provided over the element 102 and the wiring 103, a pixel electrode 105 is provided thereon, and a liquid crystal layer 107 is further provided thereon. The pixel electrode 105 and the element 102 are electrically connected by a through hole 106 formed in the insulating film 104. Various elements other than these are used in the actual electro-optical device, but illustration of elements not related to the present invention is omitted.

図8(a)は絶縁膜に改良が加えられていない従来例を示している。図8(b)は絶縁膜104に凹部108Aが設けられた本発明の一例を示している。凹部108Aは、図8(b)の紙面垂直方向に配線103と平行に設けられている。また、凹部108Aの中には液晶層107を形成する液晶が収容されている。   FIG. 8A shows a conventional example in which no improvement is made on the insulating film. FIG. 8B shows an example of the present invention in which a recess 108 </ b> A is provided in the insulating film 104. The recess 108A is provided in parallel to the wiring 103 in the direction perpendicular to the paper surface of FIG. Further, the liquid crystal forming the liquid crystal layer 107 is accommodated in the recess 108A.

図8(a)に示す従来例において、配線103とそれに隣接する画素電極105との間隔を“l”、断面積を“S”、絶縁膜104の誘電率を“ε1”とすると、配線103と画素電極105との間に存在する絶縁膜104に起因して発生する寄生容量Cは、
C=ε1×S/l……(1)
である。
In the conventional example shown in FIG. 8A, when the interval between the wiring 103 and the adjacent pixel electrode 105 is “l”, the cross-sectional area is “S”, and the dielectric constant of the insulating film 104 is “ε1”, the wiring 103 Parasitic capacitance C generated due to the insulating film 104 existing between the pixel electrode 105 and the pixel electrode 105 is
C = ε1 × S / l (1)
It is.

一方、図8(b)に示す本発明の構成において、配線103から画素電極105に至る経路のうち絶縁膜104を通る長さを“l1”とし、凹部108A内の液晶を通る長さを“l2”とし、液晶の誘電率を“ε2”とすると、この場合の寄生容量C’は、
1/C’=1/(ε1×S/l1)+1/(ε2×S/l2)……(2)
である。
On the other hand, in the configuration of the present invention shown in FIG. 8B, the length passing through the insulating film 104 in the path from the wiring 103 to the pixel electrode 105 is “11”, and the length passing through the liquid crystal in the recess 108A is “ l2 ”and the dielectric constant of the liquid crystal is“ ε2 ”, the parasitic capacitance C ′ in this case is
1 / C ′ = 1 / (ε1 × S / l1) + 1 / (ε2 × S / l2) (2)
It is.

上記の式(1)及び式(2)から、
C’−C=
{ε1・S・l2(ε2−ε1)}/(l1+l2)(ε1・l2+ε2・l1)
……(3)
の式が得られる。この式(3)から考えれば、ε2<ε1に設定すれば、すなわち、液晶107の誘電率ε2を絶縁膜104の誘電率ε1よりも小さく設定すれば、
C’−C<0、すなわち、C’<C
となることが分かる。
From the above formula (1) and formula (2),
C′−C =
{Ε1 · S · l2 (ε2−ε1)} / (l1 + l2) (ε1 · l2 + ε2 · l1)
...... (3)
The following equation is obtained. Considering this equation (3), if ε2 <ε1, that is, if the dielectric constant ε2 of the liquid crystal 107 is set smaller than the dielectric constant ε1 of the insulating film 104,
C′−C <0, that is, C ′ <C
It turns out that it becomes.

C’<Cというのは、本発明に係る電気光学装置における配線と画素電極との間の寄生容量C’が、従来の電気光学装置における同じ個所の寄生容量Cに比べて小さいということである。このように配線と画素電極との間の寄生容量を小さくできれば、電気光学装置を用いて行われる表示におけるクロストークの発生を抑制でき、表示品質を高めることができる。   C ′ <C means that the parasitic capacitance C ′ between the wiring and the pixel electrode in the electro-optical device according to the present invention is smaller than the parasitic capacitance C at the same location in the conventional electro-optical device. . If the parasitic capacitance between the wiring and the pixel electrode can be reduced in this way, the occurrence of crosstalk in the display performed using the electro-optical device can be suppressed, and the display quality can be improved.

なお、図8(b)の実施形態では絶縁膜104を貫通する貫通穴、すなわち貫通溝によって凹部108Aを形成したが、これに代えて、図8(c)に示すように、絶縁膜104に内部に底を有する凹部によって凹部108Bを形成しても良い。   In the embodiment of FIG. 8B, the recess 108A is formed by a through hole that penetrates the insulating film 104, that is, a through groove. Instead, as shown in FIG. The recess 108B may be formed by a recess having a bottom inside.

次に、本発明に係る電気光学装置は、前記基板に対向する対向基板と、互いに隣接する前記画素電極の間の領域に対向して前記対向基板上に設けられた遮光部材とを有することができる。つまり、スイッチング素子が形成される基板に対向する基板上に遮光部材、いわゆるブラックマスクを形成することができる。このブラックマスクは、電気光学装置を用いた表示におけるコントラストを向上させることに関して有効に機能する。対向基板に遮光部材を形成した本発明の態様においては、前記間隙領域の前記凹部の幅は前記遮光部材の幅よりも狭いことが望ましい。内部に液晶が収容された凹部を設けた個所では液晶層厚が部分的に変化するので表示ムラが発生するおそれがあるが、この部分に対応して凹部よりも幅が広い遮光部材を設けるようにすれば、表示ムラが外部から視認されることを防止でき、高い表示品質を維持できる。   Next, the electro-optical device according to the aspect of the invention may include a counter substrate that faces the substrate, and a light shielding member that is provided on the counter substrate so as to face a region between the pixel electrodes adjacent to each other. it can. That is, a light-shielding member, a so-called black mask, can be formed on a substrate facing the substrate on which the switching element is formed. This black mask functions effectively with respect to improving the contrast in the display using the electro-optical device. In the aspect of the present invention in which the light shielding member is formed on the counter substrate, the width of the concave portion in the gap region is preferably narrower than the width of the light shielding member. The liquid crystal layer thickness changes partially at the place where the recess containing the liquid crystal is housed, which may cause display unevenness. However, a light-shielding member that is wider than the recess should be provided for this part. By doing so, display unevenness can be prevented from being visually recognized from the outside, and high display quality can be maintained.

次に、本発明に係る電気光学装置は、前記絶縁膜と前記画素電極との間に配置される光反射膜を有することができ、この場合、前記画素電極は長方形状に形成でき、前記光反射膜は前記画素電極よりも面積の小さい長方形状に形成できる。そしてこの場合には、前記間隙領域の前記凹部は少なくとも前記光反射膜の長手方向の長さを有することが望ましい。この構成によれば、配線と画素電極との間の寄生容量を、クロストークの発生を抑制できる程度に十分に低減できる。なお、前記凹部は、有効表示領域の縦方向又は横方向の全域にわたる長さを有するものとして形成することもできる。   Next, the electro-optical device according to the aspect of the invention may include a light reflecting film disposed between the insulating film and the pixel electrode. In this case, the pixel electrode may be formed in a rectangular shape, and the light The reflective film can be formed in a rectangular shape having a smaller area than the pixel electrode. In this case, it is desirable that the concave portion of the gap region has at least a length in the longitudinal direction of the light reflecting film. According to this configuration, the parasitic capacitance between the wiring and the pixel electrode can be sufficiently reduced to the extent that occurrence of crosstalk can be suppressed. In addition, the said recessed part can also be formed as what has the length over the whole area of the vertical direction or horizontal direction of an effective display area | region.

次に、本発明に係る電気光学装置において、前記スイッチング素子は第1電極上に絶縁膜を有し該絶縁膜の上に第2電極を有する薄膜ダイオード(すなわち、TFD)素子とすることができ、この場合には、前記配線は前記第1電極に接続される。そしてこの場合、前記間隙領域の前記凹部は前記配線に対して平行に延びることが望ましい。この構成によれば、スイッチング素子としてTFD素子を用いる構造の電気光学装置に関して、配線と画素電極との間の寄生容量を小さく抑制することによってクロストークの発生を抑制して、表示品質を高めることができる。なお、この構成の電気光学装置において、前記配線は、例えば、TFD素子へデータ信号を伝送するデータ線とすることができる。   Next, in the electro-optical device according to the present invention, the switching element can be a thin film diode (ie, TFD) element having an insulating film on the first electrode and a second electrode on the insulating film. In this case, the wiring is connected to the first electrode. In this case, it is desirable that the concave portion of the gap region extends in parallel to the wiring. According to this configuration, for an electro-optical device having a structure using a TFD element as a switching element, the occurrence of crosstalk is suppressed by suppressing the parasitic capacitance between the wiring and the pixel electrode, thereby improving display quality. Can do. In the electro-optical device having this configuration, the wiring can be, for example, a data line that transmits a data signal to the TFD element.

次に、本発明に係る電気光学装置において、前記スイッチング素子は、半導体層と、該半導体層を挟んで配置された複数の電極とを有する薄膜トランジスタ(すなわち、TFT)素子とすることができ、この場合には、前記配線は2つあり、その1つは前記複数の電極の1つに接続され、他の1つは前記複数の電極の他の1つに接続されることになる。そしてこの場合、前記間隙領域の前記凹部は前記1つの配線及び/又は前記他の1つの配線に対して平行に延びることが望ましい。この構成によれば、スイッチング素子としてTFT素子を用いる構造の電気光学装置に関して、配線と画素電極との間の寄生容量を小さく抑制することによってクロストークの発生を抑制して、表示品質を高めることができる。なお、この構成の電気光学装置において、前記配線の1つは、例えば、TFT素子へデータ信号を伝送するデータ線であり、配線の他の1つはTFT素子へ走査信号を伝送する走査線とすることができる。   Next, in the electro-optical device according to the aspect of the invention, the switching element may be a thin film transistor (that is, TFT) element having a semiconductor layer and a plurality of electrodes arranged with the semiconductor layer interposed therebetween. In some cases, there are two wirings, one of which is connected to one of the plurality of electrodes and the other one connected to the other one of the plurality of electrodes. In this case, it is preferable that the concave portion of the gap region extends in parallel with the one wiring and / or the other wiring. According to this configuration, for an electro-optical device having a structure using a TFT element as a switching element, the occurrence of crosstalk is suppressed by suppressing the parasitic capacitance between the wiring and the pixel electrode, thereby improving display quality. Can do. In the electro-optical device having this configuration, one of the wirings is, for example, a data line that transmits a data signal to the TFT element, and the other wiring is a scanning line that transmits a scanning signal to the TFT element. can do.

次に、本発明に係る電子機器は、以上に記載した構成の本発明に係る電気光学装置を有することを特徴とする。本発明に係る電気光学装置によれば、既述の通り、1つの配線とそれに隣接する画素電極との間隙領域に存在する絶縁層に凹部を設け、その凹部の中に電気光学物質を収容し、そして絶縁膜の誘電率ε1と電気光学物質の誘電率ε2との関係をε1>ε2に設定したので、配線とそれに隣接する画素電極との間に存在する寄生容量を下げることができ、それによりクロストークの発生を抑制でき、それにより表示品質を高めることができる。従って、この電気光学装置を用いた本発明の電子機器においても、電気光学装置を用いて行われる電子機器に関する表示を高い表示品質で行うことができる。   Next, an electronic apparatus according to the present invention includes the electro-optical device according to the present invention having the above-described configuration. According to the electro-optical device of the present invention, as described above, the insulating layer existing in the gap region between one wiring and the adjacent pixel electrode is provided with a recess, and the electro-optical material is accommodated in the recess. Since the relationship between the dielectric constant ε1 of the insulating film and the dielectric constant ε2 of the electro-optic material is set to ε1> ε2, the parasitic capacitance existing between the wiring and the pixel electrode adjacent to it can be reduced. Thus, the occurrence of crosstalk can be suppressed, thereby improving the display quality. Therefore, also in the electronic apparatus of the present invention using this electro-optical device, display relating to the electronic device performed using the electro-optical device can be performed with high display quality.

(電気光学装置の第1実施形態)
以下、本発明に係る電気光学装置を実施形態に基づいて説明する。なお、本発明がその実施形態に限定されないことはもちろんである。また、これ以降の説明では図面を用いて各種の構造を例示するが、これらの図面に示される構造は特徴的な部分を分かり易く示すために実際の構造に対して寸法を異ならせて示す場合がある。本実施形態では、2端子型の非線形抵抗素子であるTFD(Thin Film Diode)素子をスイッチング素子として用いるアクティブマトリクス方式の液晶表示装置に本発明を適用するものとする。
(First embodiment of electro-optical device)
Hereinafter, an electro-optical device according to the invention will be described based on embodiments. Of course, the present invention is not limited to the embodiment. In the following description, various structures will be exemplified using drawings, but the structures shown in these drawings may be shown with different dimensions from the actual structures in order to show the characteristic parts in an easy-to-understand manner. There is. In the present embodiment, the present invention is applied to an active matrix liquid crystal display device that uses a TFD (Thin Film Diode) element, which is a two-terminal nonlinear resistance element, as a switching element.

図1は、本発明に係る電気光学装置の一例である液晶表示装置の一実施形態を示している。図2は、図1のA−A線に従った側面断面図である。図3は、図1の液晶表示装置における1つの画素部分を拡大して示す図であって、(a)は平面図を示し、(b)は(a)のB−B線に従ってサブ画素の短手側の断面構造を示している。図4は、図3(a)のC−C線に従ってサブ画素の長手側の断面構造、すなわち図2の矢印Eで示す部分を示している。図5は、図3(b)の矢印Dで示す部分を拡大して示している。   FIG. 1 shows an embodiment of a liquid crystal display device which is an example of an electro-optical device according to the invention. FIG. 2 is a side sectional view according to the line AA of FIG. 3A and 3B are enlarged views showing one pixel portion in the liquid crystal display device of FIG. 1, wherein FIG. 3A is a plan view, and FIG. 3B is a view of subpixels according to the line BB in FIG. The cross-sectional structure on the short side is shown. FIG. 4 shows a cross-sectional structure on the longitudinal side of the sub-pixel, that is, a portion indicated by an arrow E in FIG. 2 according to the line CC in FIG. FIG. 5 shows an enlarged view of the part indicated by the arrow D in FIG.

図1において、電気光学装置としての液晶表示装置1は、電気光学パネルとしての液晶パネル2と、この液晶パネル2に付設された照明装置3とを有する。液晶パネル2にはFPC(Flexible Printed Circuit:可撓性プリント回路)基板4が接続されている。この液晶表示装置1に関しては矢印Aが描かれた側が観察側であり、上記の照明装置3は液晶パネル2に関して観察側と反対側に配置されてバックライトとして機能する。   In FIG. 1, a liquid crystal display device 1 as an electro-optical device includes a liquid crystal panel 2 as an electro-optical panel and an illumination device 3 attached to the liquid crystal panel 2. An FPC (Flexible Printed Circuit) substrate 4 is connected to the liquid crystal panel 2. Regarding the liquid crystal display device 1, the side on which the arrow A is drawn is the observation side, and the illumination device 3 is disposed on the opposite side to the observation side with respect to the liquid crystal panel 2 and functions as a backlight.

液晶パネル2は、長方形又は正方形で環状のシール材6によって互いに貼り合わされた一対の基板7及び8を有する。基板7はスイッチング素子が形成される素子基板である。また、基板8はカラーフィルタが形成されるカラーフィルタ基板である。シール材6は図2に示すように素子基板7とカラーフィルタ基板8との間に間隙、いわゆるセルギャップGを形成する。シール材6は図1に示すようにその一部に液晶注入口6aを有し、この液晶注入口6aを介して素子基板7とカラーフィルタ基板8との間に電気光学物質としての液晶が注入される。注入された液晶は図2に示すようにセルギャップG内で液晶層12を形成する。液晶注入口6aは液晶の注入が完了した後に樹脂によって封止される。液晶の注入方法としては、上記のような液晶注入口6aを通して行う方法以外に、液晶注入口を持たない連続する環状のシール材6によって囲まれる領域内に液晶滴を供給する方法も採用できる。   The liquid crystal panel 2 includes a pair of substrates 7 and 8 that are bonded to each other by a rectangular or square and annular sealing material 6. The substrate 7 is an element substrate on which switching elements are formed. The substrate 8 is a color filter substrate on which a color filter is formed. As shown in FIG. 2, the sealing material 6 forms a gap, that is, a so-called cell gap G between the element substrate 7 and the color filter substrate 8. As shown in FIG. 1, a part of the sealing material 6 has a liquid crystal injection port 6a, and liquid crystal as an electro-optical material is injected between the element substrate 7 and the color filter substrate 8 through the liquid crystal injection port 6a. Is done. The injected liquid crystal forms a liquid crystal layer 12 within the cell gap G as shown in FIG. The liquid crystal injection port 6a is sealed with resin after the liquid crystal injection is completed. As a method for injecting liquid crystal, a method of supplying liquid crystal droplets into a region surrounded by a continuous annular sealing material 6 having no liquid crystal injection port can be adopted in addition to the method of performing through the liquid crystal injection port 6a as described above.

セルギャップGの間隔、従って液晶層12の層厚は、セルギャップG内に設けられる複数のスペーサ(図示せず)によって一定に維持される。このスペーサは、複数の球状の樹脂部材を素子基板7又はカラーフィルタ基板8の表面上にランダム(すなわち、無秩序)に置くことによって形成できる。また、スペーサは、フォトリソグラフィ処理によって所定の位置に柱状に形成することもできる。   The distance between the cell gaps G, and hence the thickness of the liquid crystal layer 12 is maintained constant by a plurality of spacers (not shown) provided in the cell gap G. The spacer can be formed by placing a plurality of spherical resin members randomly (that is, disorderly) on the surface of the element substrate 7 or the color filter substrate 8. The spacer can also be formed in a columnar shape at a predetermined position by photolithography.

照明装置3は、光源としてのLED(Light Emitting Diode)13と、導光体14とを有する。光源としては、LEDのような点状光源以外に、冷陰極管のような線状光源を用いることもできる。導光体14は、例えば、透光性を有する樹脂を材料とする成形加工によって形成され、LED13に対向する側面が光入射面14aであり、液晶パネル2に対向する面が光出射面14bである。矢印Aで示す観察側から見て導光体14の背面には、必要に応じて、光反射層16が設けられる。また、導光体14の光出射面14bには、必要に応じて、光拡散層17が設けられる。   The illumination device 3 includes an LED (Light Emitting Diode) 13 as a light source and a light guide body 14. As the light source, in addition to a point light source such as an LED, a linear light source such as a cold cathode tube can be used. The light guide 14 is formed by, for example, a molding process using a light-transmitting resin as a material, the side facing the LED 13 is the light incident surface 14a, and the surface facing the liquid crystal panel 2 is the light emitting surface 14b. is there. A light reflecting layer 16 is provided on the back surface of the light guide body 14 as viewed from the observation side indicated by the arrow A, if necessary. Moreover, the light-diffusion layer 17 is provided in the light-projection surface 14b of the light guide 14 as needed.

素子基板7は、図2において、第1の透光性の基板7aを有する。この第1透光性基板7aは、例えば、透光性のガラス、透光性のプラスチック等によって形成される。この第1透光性基板7aの外側表面には偏光板18aが、例えば、貼着によって装着される。必要に応じて、偏光板18a以外の光学要素、例えば位相差板を付加的に設けることもできる。他方、第1透光性基板7aの内側表面には、矢印Eで示す部分の拡大図である図4にも示すように、配線としてのデータ線19が列方向Yに延びて形成されている。そして、スイッチング素子として機能する非線形抵抗素子であるTFD(Thin Film Diode)素子21がデータ線19に接続して形成されている。データ線19は図1に示すように複数本が互いに平行に設けられている。また、TFD素子21は複数個が各データ線19に沿って等間隔に設けられている。   The element substrate 7 includes a first light-transmitting substrate 7a in FIG. The first translucent substrate 7a is formed of, for example, translucent glass or translucent plastic. A polarizing plate 18a is attached to the outer surface of the first translucent substrate 7a, for example, by sticking. If necessary, an optical element other than the polarizing plate 18a, for example, a retardation plate can be additionally provided. On the other hand, on the inner surface of the first translucent substrate 7a, as shown in FIG. 4 which is an enlarged view of a portion indicated by an arrow E, data lines 19 as wirings are formed extending in the column direction Y. . A TFD (Thin Film Diode) element 21, which is a nonlinear resistance element that functions as a switching element, is connected to the data line 19. As shown in FIG. 1, a plurality of data lines 19 are provided in parallel to each other. A plurality of TFD elements 21 are provided at equal intervals along each data line 19.

それらのTFD素子21及びデータ線19の上に、図4に示すように、それらを覆うように絶縁膜としての層間絶縁膜22が形成され、その上に光反射膜23が形成され、その上に画素電極24が形成され、その上に配向膜26aが形成されている。層間絶縁膜22は、例えば、透光性、感光性、及び絶縁性を有する樹脂、例えばアクリル樹脂、ポリイミド樹脂等をフォトリソグラフィ処理によってパターニングすることによって形成される。また、光反射膜23は、例えば、Al(アルミニウム)、Al合金等といった光反射性材料をフォトエッチング処理によってパターニングすることによって形成される。画素電極24は、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等といった金属酸化物をフォトエッチング処理によってパターニングすることによって形成される。配向膜26aは、例えばポリイミド等を塗布することによって形成される。   As shown in FIG. 4, an interlayer insulating film 22 as an insulating film is formed on the TFD elements 21 and the data lines 19 so as to cover them, and a light reflecting film 23 is formed on the interlayer insulating film 22. A pixel electrode 24 is formed on the substrate, and an alignment film 26a is formed thereon. The interlayer insulating film 22 is formed, for example, by patterning a resin having translucency, photosensitivity, and insulation, such as an acrylic resin or a polyimide resin, by a photolithography process. The light reflecting film 23 is formed by patterning a light reflecting material such as Al (aluminum) or an Al alloy by a photoetching process. The pixel electrode 24 is formed by patterning a metal oxide such as ITO (Indium Tin Oxide) with a photo-etching process. The alignment film 26a is formed, for example, by applying polyimide or the like.

光反射膜23及び画素電極24は、図1に示すように、素子基板7上にドットマトリクス状に複数形成される。これらの光反射膜23及び画素電極24は、個々のTFD素子21に接続されて各データ線19に沿って設けられている。複数の画素電極23は図示の通り個々がドット状に形成されており、それらが縦横方向、すなわち行列方向へマトリクス状に並ぶように形成される。図4の配向膜26aは図1において素子基板7の表面の略全域に形成される。そして、この配向膜26aに配向処理、例えばラビング処理が施され、これにより、素子基板7の近傍における液晶分子の初期配向が決められる。   As shown in FIG. 1, a plurality of light reflecting films 23 and pixel electrodes 24 are formed in a dot matrix on the element substrate 7. The light reflecting film 23 and the pixel electrode 24 are connected to the individual TFD elements 21 and provided along the data lines 19. The plurality of pixel electrodes 23 are individually formed in a dot shape as illustrated, and are formed so as to be arranged in a matrix in the vertical and horizontal directions, that is, in the matrix direction. The alignment film 26a shown in FIG. 4 is formed over substantially the entire surface of the element substrate 7 in FIG. The alignment film 26a is subjected to an alignment process such as a rubbing process, whereby the initial alignment of liquid crystal molecules in the vicinity of the element substrate 7 is determined.

図4において、層間絶縁膜22には、光反射膜23とTFD素子21とを電気的に接続するためのコンタクトホール27が形成される。このコンタクトホール27は、層間絶縁膜22をフォトリソグラフィ処理によって形成する際に同時に形成される。このコンタクトホール27は、平面的に見てすなわち平面視で、TFD素子21とは重ならない位置であって、光反射膜23と重なる位置に形成される。   In FIG. 4, a contact hole 27 for electrically connecting the light reflecting film 23 and the TFD element 21 is formed in the interlayer insulating film 22. The contact hole 27 is formed at the same time when the interlayer insulating film 22 is formed by photolithography. The contact hole 27 is formed at a position that does not overlap the TFD element 21 in a plan view, that is, in a plan view, and a position that overlaps the light reflection film 23.

TFD素子21は、本実施形態では、互いに電気的に直列につながれた一対のTFD要素25a及び25bによって形成されている。第1のTFD要素25aは、第1素子電極28、絶縁膜29、そして第2素子電極31aをその順で重ねることによって形成されている。また、第2のTFD要素25bは、第1素子電極28、絶縁膜29、そして第2素子電極31bをその順で重ねることによって形成されている。第1素子電極28は、例えば、Ta(タンタル)又はTa合金によって形成される。Ta合金としては、例えば、TaW(タンタル・タングステン)を用いることができる。絶縁膜29は、例えば、陽極酸化処理によって形成される。第2素子電極31a,31bは、例えばCr、モリブデン・タングステン合金によって形成される。   In the present embodiment, the TFD element 21 is formed by a pair of TFD elements 25a and 25b that are electrically connected to each other in series. The first TFD element 25a is formed by overlapping the first element electrode 28, the insulating film 29, and the second element electrode 31a in that order. The second TFD element 25b is formed by stacking the first element electrode 28, the insulating film 29, and the second element electrode 31b in that order. The first element electrode 28 is made of, for example, Ta (tantalum) or Ta alloy. As the Ta alloy, for example, TaW (tantalum / tungsten) can be used. The insulating film 29 is formed by, for example, an anodic oxidation process. The second element electrodes 31a and 31b are made of, for example, Cr or molybdenum / tungsten alloy.

第1TFD要素25a内の第2素子電極31aはデータ線19から延びている。また、第2TFD要素25b内の第2素子電極31bはコンタクトホール27及び光反射膜23を介して画素電極24に接続されている。データ線19から画素電極24へ信号が伝送されることを考えたとき、第1TFD要素25aと第2TFD要素25bは電気的に逆極性である2つのTFD要素が直列に接続されることになる。この構造はバック・ツー・バック(Back-to-Back)構造と呼ばれることがある。本実施形態では、このようにバック・ツー・バック構造のTFD素子を用いたが、単一のTFD要素によってTFD素子を形成しても良い。   The second element electrode 31 a in the first TFD element 25 a extends from the data line 19. Further, the second element electrode 31 b in the second TFD element 25 b is connected to the pixel electrode 24 through the contact hole 27 and the light reflecting film 23. Considering that a signal is transmitted from the data line 19 to the pixel electrode 24, the first TFD element 25a and the second TFD element 25b are connected in series with two TFD elements having opposite polarities. This structure is sometimes referred to as a back-to-back structure. In this embodiment, the back-to-back structure TFD element is used as described above. However, the TFD element may be formed by a single TFD element.

本実施形態では、画素電極24の下に層間絶縁膜22を設けることにより、画素電極24の層とTFD素子21の層とを別の層に分けている。この構造は、画素電極24とTFD素子21とを同じ層に形成する構造に比べて、素子基板7の表面を有効に活用することを可能とする。例えば、画素電極24の面積、すなわち画素面積を大きくすることができ、そのため、液晶表示装置1において表示を見易くできる。   In this embodiment, by providing the interlayer insulating film 22 under the pixel electrode 24, the layer of the pixel electrode 24 and the layer of the TFD element 21 are separated into different layers. This structure makes it possible to effectively use the surface of the element substrate 7 as compared with a structure in which the pixel electrode 24 and the TFD element 21 are formed in the same layer. For example, the area of the pixel electrode 24, that is, the pixel area can be increased, so that the display can be easily viewed in the liquid crystal display device 1.

図2において、素子基板7に対向するカラーフィルタ基板8は、矢印Aで示す観察側から見て長方形又は正方形の第2の透光性の基板8aを有する。この第2透光性基板8aは、例えば、透光性のガラス、透光性のプラスチック等によって形成される。この第2透光性基板8aの外側表面には偏光板18bが、例えば、貼着によって装着される。必要に応じて、偏光板18b以外の光学要素、例えば位相差板を付加的に設けることもできる。   In FIG. 2, the color filter substrate 8 facing the element substrate 7 includes a second light-transmitting substrate 8 a that is rectangular or square when viewed from the observation side indicated by the arrow A. The second translucent substrate 8a is made of, for example, translucent glass, translucent plastic, or the like. A polarizing plate 18b is attached to the outer surface of the second translucent substrate 8a by, for example, sticking. If necessary, an optical element other than the polarizing plate 18b, for example, a retardation plate may be additionally provided.

第2透光性基板8aの内側表面には、図4にも示すように、着色要素36が形成され、その周囲に遮光部材37が形成され、着色要素36及び遮光部材37の上にオーバーコート層38が形成され、その上に帯状電極39が形成され、その上に配向膜26bが形成されている。帯状電極39は、図4の紙面垂直方向(すなわち、行方向X)に延びている。また、配向膜26bは、例えばポリイミド等を塗布することによって形成される。   As shown in FIG. 4, a coloring element 36 is formed on the inner surface of the second translucent substrate 8 a, a light shielding member 37 is formed around the coloring element 36, and an overcoat is formed on the coloring element 36 and the light shielding member 37. A layer 38 is formed, a strip electrode 39 is formed thereon, and an alignment film 26b is formed thereon. The strip electrode 39 extends in the direction perpendicular to the paper surface of FIG. 4 (that is, the row direction X). The alignment film 26b is formed by applying polyimide or the like, for example.

着色要素36は矢印A方向から見て長方形又は正方形のドット状に形成されている。また、着色要素36は複数個が矢印A方向から見て行方向X(図4の紙面垂直方向)及び列方向Y(図4の左右方向)にマトリクス状に配列されている。遮光部材37はそれらの着色要素36を囲む格子状に形成されている。着色要素36の個々はB(青)、G(緑)、R(赤)の1つを通過させる光学的特性に設定され、それらB,G,Rの着色要素36が矢印A方向から見て所定の配列、例えばストライプ配列に並べられている。ストライプ配列とは、列方向YにB,G,Rの同色が並び、行方向XにB,G,Rが交互に順番に並ぶ配列である。   The coloring element 36 is formed in a rectangular or square dot shape when viewed from the direction of the arrow A. A plurality of the coloring elements 36 are arranged in a matrix in the row direction X (the vertical direction in FIG. 4) and the column direction Y (the left-right direction in FIG. 4) when viewed from the arrow A direction. The light shielding member 37 is formed in a lattice shape surrounding the coloring elements 36. Each of the coloring elements 36 is set to an optical characteristic that allows one of B (blue), G (green), and R (red) to pass therethrough, and the coloring elements 36 of B, G, and R are viewed from the direction of the arrow A. They are arranged in a predetermined arrangement, for example, a stripe arrangement. The stripe arrangement is an arrangement in which the same colors B, G, and R are arranged in the column direction Y, and B, G, and R are arranged alternately in the row direction X.

なお、着色要素36の配列はストライプ配列以外の任意の配列とすることができ、例えば、モザイク配列、デルタ配列等とすることもできる。また、着色要素36の光学的特性はB,G,Rの3原色に限られず、C(シアン)、M(マゼンタ)、Y(イエロー)の3原色を通過させる特性とすることもできる。遮光部材37は、本実施形態では、B,G,Rの3原色のうちのいずれか2色を重ねることによって形成されている。しかしながら、遮光部材37は、B,G,Rの3色を重ねて形成することもできるし、所定の材料をフォトリソグラフィ処理によってパターニングすることによって形成することもできる。この場合の所定の材料としては、例えば、Cr等といった遮光性の材料が考えられる。   Note that the arrangement of the coloring elements 36 can be any arrangement other than the stripe arrangement, for example, a mosaic arrangement, a delta arrangement, or the like. Further, the optical characteristics of the coloring element 36 are not limited to the three primary colors B, G, and R, and may be a characteristic that allows the three primary colors C (cyan), M (magenta), and Y (yellow) to pass. In the present embodiment, the light shielding member 37 is formed by overlapping any two of the three primary colors B, G, and R. However, the light shielding member 37 can be formed by overlapping three colors of B, G, and R, or can be formed by patterning a predetermined material by photolithography. As the predetermined material in this case, for example, a light shielding material such as Cr can be considered.

着色要素36及び遮光部材37の上に形成されたオーバーコート層38は、着色要素36及び遮光部材37の表面を平坦化するものであり、帯状電極39はこうして平坦化されたオーバーコート層38の上に形成される。帯状電極39は、例えばITO等といった金属酸化物をフォトエッチング処理によってパターニングすることによって形成される。帯状電極39は、図1に示すように、カラーフィルタ基板8上に複数本が互いに平行に並ぶように設けられている。個々の帯状電極39は行方向Xに延びている。図4において帯状電極39の上に形成された配向膜26bには配向処理、例えばラビング処理が施され、これにより、カラーフィルタ基板8の近傍における液晶分子の初期配向が決められる。   The overcoat layer 38 formed on the coloring element 36 and the light shielding member 37 is to flatten the surfaces of the coloring element 36 and the light shielding member 37, and the strip electrode 39 is formed of the overcoat layer 38 thus flattened. Formed on top. The strip electrode 39 is formed by patterning a metal oxide such as ITO, for example, by a photoetching process. As shown in FIG. 1, a plurality of strip electrodes 39 are provided on the color filter substrate 8 so as to be arranged in parallel to each other. Each strip electrode 39 extends in the row direction X. In FIG. 4, the alignment film 26b formed on the strip electrode 39 is subjected to an alignment process, for example, a rubbing process, whereby the initial alignment of liquid crystal molecules in the vicinity of the color filter substrate 8 is determined.

図2において、素子基板7上に設けられた複数の画素電極24は矢印A方向から平面的に見て、行方向X及び列方向Yにマトリクス状に並んでいる。一方、カラーフィルタ基板8上に設けられた複数の帯状電極39は、列方向Yに並ぶ複数の画素電極24と矢印A方向から平面的に見て重なるようにストライプ状に並んでいる。このように画素電極24と帯状電極39は矢印A方向から見て重なり合っており、その重なり合った領域が表示のための最小単位であるサブ画素領域Dを形成している。そして、複数のサブ画素領域Dが行方向X及び列方向Yにマトリクス状に並ぶことにより図1の表示領域Vが形成され、この表示領域Vに文字、数字、図形等といった像が表示される。   In FIG. 2, the plurality of pixel electrodes 24 provided on the element substrate 7 are arranged in a matrix in the row direction X and the column direction Y as seen in a plan view from the arrow A direction. On the other hand, the plurality of strip electrodes 39 provided on the color filter substrate 8 are arranged in stripes so as to overlap with the plurality of pixel electrodes 24 arranged in the column direction Y when viewed in a plan view from the arrow A direction. Thus, the pixel electrode 24 and the strip electrode 39 overlap each other when viewed from the direction of the arrow A, and the overlapped region forms a sub-pixel region D which is a minimum unit for display. A plurality of sub-pixel areas D are arranged in a matrix in the row direction X and the column direction Y to form the display area V in FIG. 1, and images such as characters, numbers, figures, etc. are displayed in the display area V. .

本実施形態のように、B,G,Rの3色から成る着色要素36を用いてカラー表示を行う場合は、B,G,Rの3色に対応する3つの着色要素36に対応する3つのサブ画素領域Dによって1つの画素が形成される。他方、白黒又は任意の2色でモノカラー表示を行う場合は、1つのサブ画素領域Dによって1つの画素が形成される。1つの画素部分を平面的に示す図面である図3(a)に示すように、サブ画素Dは長方形状に形成されている。   When color display is performed using the coloring elements 36 composed of the three colors B, G, and R as in the present embodiment, 3 corresponding to the three coloring elements 36 corresponding to the three colors B, G, and R are displayed. One pixel is formed by one sub-pixel region D. On the other hand, when monochrome display is performed in black and white or any two colors, one pixel is formed by one sub-pixel region D. As shown in FIG. 3A, which is a plan view showing one pixel portion, the sub-pixel D is formed in a rectangular shape.

図3のC−C線に従った断面図である図4において、光反射膜23は、例えばフォトエチング処理によって形成される。この光反射膜23はサブ画素領域Dのうちの一部の領域Rに設けられており、残りの領域Tには設けられていない。領域Rは図3(a)に示すようにサブ画素領域D内の一部の長方形状の領域であり、領域Tはサブ画素領域D内の残りの長方形状の領域である。   In FIG. 4, which is a cross-sectional view taken along line CC in FIG. 3, the light reflecting film 23 is formed by, for example, a photo etching process. The light reflecting film 23 is provided in a part of the sub-pixel region D, and is not provided in the remaining region T. The region R is a part of the rectangular region in the sub-pixel region D as shown in FIG. 3A, and the region T is the remaining rectangular region in the sub-pixel region D.

個々のサブ画素領域Dの中で光反射膜23が存在する領域が反射表示領域Rであり、光反射膜23が存在しない領域Tが透過表示領域である。図4において矢印Aで示す観察側から入射した外部光L0は反射表示領域Rで反射する。一方、図1の照明装置3の導光体14から出射した図4の光L1は、透過表示領域Tを透過する。   In each sub-pixel region D, a region where the light reflecting film 23 exists is a reflective display region R, and a region T where the light reflecting film 23 does not exist is a transmissive display region. In FIG. 4, the external light L0 incident from the observation side indicated by the arrow A is reflected by the reflective display region R. On the other hand, the light L1 in FIG. 4 emitted from the light guide 14 of the illumination device 3 in FIG.

層間絶縁膜22の表面であって個々のサブ画素領域D内の反射表示領域Rに対応する部分には凸部又は凹部が形成されて凹凸パターンが形成されている。この凹凸パターンは矢印A方向から見てランダム(すなわち、無秩序)なパターンとなっている。光反射膜23は、そのような凹凸パターンが形成されている層間絶縁膜22の上に形成されていて、それ自身も同じ凹凸パターンを有している。このように光反射膜23に凹凸パターンを形成することにより、光反射膜23で反射する光L0を、鏡面反射ではなくて、散乱光や指向性を持った光とすることができる。   Convex portions or concave portions are formed on the surface of the interlayer insulating film 22 and corresponding to the reflective display region R in each sub-pixel region D to form a concave / convex pattern. This concavo-convex pattern is a random (that is, disordered) pattern as viewed from the direction of arrow A. The light reflecting film 23 is formed on the interlayer insulating film 22 on which such a concavo-convex pattern is formed, and itself has the same concavo-convex pattern. By forming the uneven pattern on the light reflecting film 23 in this way, the light L0 reflected by the light reflecting film 23 can be not a specular reflection but a light having scattered light or directivity.

カラーフィルタ基板8において着色要素36の周囲に形成された遮光部材37は、図3(a)に鎖線で示すように、サブ画素Dの周囲を取り囲むように形成されている。この遮光部材37は、サブ画素Dの周囲から光が漏れ出るのを防止して表示のコントラストを向上させる。   The light shielding member 37 formed around the coloring element 36 in the color filter substrate 8 is formed so as to surround the periphery of the sub-pixel D as indicated by a chain line in FIG. The light shielding member 37 prevents light from leaking from the periphery of the sub-pixel D and improves display contrast.

次に、図2において、素子基板7を構成する第1透光性基板7aはカラーフィルタ基板8の外側へ張り出す張出し部46を有している。この張出し部46の表面には、配線47がフォトエチング処理等によって形成されている。配線47は矢印A方向から見て複数本形成されており、それらの複数本が紙面垂直方向へ互いに等間隔で平行に並べられている。また、張出し部46の辺端には複数の外部接続用端子48が紙面垂直方向へ互いに等間隔で平行に並ぶように形成されている。図1に示したFPC基板4に形成される配線は、図2の外部接続用端子48に導電接続する。   Next, in FIG. 2, the first translucent substrate 7 a constituting the element substrate 7 has an overhanging portion 46 that projects to the outside of the color filter substrate 8. A wiring 47 is formed on the surface of the overhanging portion 46 by a photo etching process or the like. A plurality of wires 47 are formed as viewed from the direction of arrow A, and the plurality of wires 47 are arranged in parallel to each other at equal intervals in the direction perpendicular to the paper surface. Further, a plurality of external connection terminals 48 are formed at the side edges of the overhanging portion 46 so as to be arranged in parallel at equal intervals in the direction perpendicular to the paper surface. The wiring formed on the FPC board 4 shown in FIG. 1 is conductively connected to the external connection terminal 48 of FIG.

複数の配線47の一部はデータ線19となって第1透光性基板7aの表面上を延びている。また、複数の配線47の残りの一部はシール材6の中にランダム(すなわち、無秩序)に含まれる導通材49を介してカラーフィルタ基板8上に設けられた帯状電極39に導電接続されている。導通材49は、図2では模式的に大きく描かれているが、実際にはシール材6の断面の幅よりも小さいものであり、シール材6の1つの断面内に複数の導通材49が含まれるのが普通である。   A part of the plurality of wirings 47 becomes the data lines 19 and extends on the surface of the first translucent substrate 7a. Further, the remaining part of the plurality of wirings 47 is conductively connected to a strip electrode 39 provided on the color filter substrate 8 through a conductive material 49 included randomly (that is, disorderly) in the seal material 6. Yes. Although the conductive material 49 is schematically drawn large in FIG. 2, the conductive material 49 is actually smaller than the width of the cross section of the sealing material 6, and a plurality of conductive materials 49 are included in one cross section of the sealing material 6. Usually included.

張出し部46の表面には、ACF(Anisotropic Conductive Film:異方性導電膜)51を用いたCOG(Chip On Glass)技術によって、駆動用IC52が実装されている。駆動用IC52は、本実施形態では図1に示すように複数、例えば3個実装されている。例えば、中央の1つの駆動用IC52は、データ線19へデータ信号を伝送する。他方、両側の駆動用IC52,52は、カラーフィルタ基板8上に形成された帯状電極39へ走査信号を伝送する。   A driving IC 52 is mounted on the surface of the overhang portion 46 by COG (Chip On Glass) technology using an ACF (Anisotropic Conductive Film) 51. In this embodiment, a plurality of, for example, three drive ICs 52 are mounted as shown in FIG. For example, one driving IC 52 in the center transmits a data signal to the data line 19. On the other hand, the driving ICs 52 and 52 on both sides transmit a scanning signal to the strip electrode 39 formed on the color filter substrate 8.

次に、図3(a)のB−B線に従った断面図である図3(b)に示すように、層間絶縁膜22は基板7aの全面に均一な厚さで設けられるのではなく、個々のサブ画素D内のデータ線19と、それに隣接する他のサブ画素D内の画素電極24との間の領域内に凹部41を有している。この凹部41は層間絶縁膜22をフォトリソグラフィ処理によってパターニングする際に形成される。液晶層12を形成する液晶はこの凹部41内に収容されている。こうして凹部41及びそれの中に収容された液晶によって寄生容量の調整領域が形成されている。凹部41は、図3(a)に示すようにデータ線19と平行に設けられ、さらに図1において有効表示領域Vの張出し部46側の端辺から反対側の端辺にわたって切れ目無く延びている。   Next, as shown in FIG. 3B, which is a cross-sectional view taken along line BB in FIG. 3A, the interlayer insulating film 22 is not provided with a uniform thickness over the entire surface of the substrate 7a. A recess 41 is provided in a region between the data line 19 in each sub-pixel D and the pixel electrode 24 in another sub-pixel D adjacent thereto. The recess 41 is formed when the interlayer insulating film 22 is patterned by photolithography. The liquid crystal forming the liquid crystal layer 12 is accommodated in the recess 41. Thus, a parasitic capacitance adjustment region is formed by the recess 41 and the liquid crystal accommodated therein. The recess 41 is provided in parallel with the data line 19 as shown in FIG. 3A, and further extends from the end on the overhanging portion 46 side of the effective display area V to the opposite end in FIG. .

図3(b)に示す層間絶縁膜22の誘電率をε1とし、液晶層12を構成する液晶の誘電率をε2とすると、本実施形態では、それらの誘電率がε1>ε2となるように層間絶縁膜22及び液晶12の材質を選択している。以下、この点に関連する技術を説明する。図3(b)の矢印Dに示す部分の拡大図である図5において、1つのサブ画素領域D内のデータ線19から当該サブ画素領域Dに隣接する他のサブ画素領域D内の画素電極24に至る直線経路Kを考える。そして、この経路Kのうち層間絶縁膜22内の長さをl1とし、層間絶縁膜22の凹部41内の長さをl2とする。   If the dielectric constant of the interlayer insulating film 22 shown in FIG. 3B is ε1, and the dielectric constant of the liquid crystal constituting the liquid crystal layer 12 is ε2, in this embodiment, the dielectric constant is such that ε1> ε2. The material of the interlayer insulating film 22 and the liquid crystal 12 is selected. Hereinafter, a technique related to this point will be described. In FIG. 5, which is an enlarged view of a portion indicated by an arrow D in FIG. 3B, the pixel electrode in another sub-pixel region D adjacent to the sub-pixel region D from the data line 19 in one sub-pixel region D. Consider a straight path K leading to 24. In this path K, the length in the interlayer insulating film 22 is defined as l1, and the length in the recess 41 of the interlayer insulating film 22 is defined as l2.

さらに、経路Kに沿って発生する寄生容量をC’とし、断面積をSとすれば、層間絶縁膜22の誘電率がε1であり、液晶層12を構成する液晶の誘電率がε2であることを考慮すれば、
1/C’=1/{ε1×(S/l1)}+1/{ε2×(S/l2)}……(4)
のように表すことができる。
Furthermore, if the parasitic capacitance generated along the path K is C ′ and the cross-sectional area is S, the dielectric constant of the interlayer insulating film 22 is ε1, and the dielectric constant of the liquid crystal forming the liquid crystal layer 12 is ε2. If you consider that
1 / C ′ = 1 / {ε1 × (S / l1)} + 1 / {ε2 × (S / l2)} (4)
It can be expressed as

一方、仮に凹部41を設けることなく、層間絶縁膜22を一様な厚さで基板7a上の全面に設けることにした場合に、経路Kに沿って発生する寄生容量をCとすれば、
C=ε1×(S/l)……(5)
のように表すことができる。但し、l=l1+l2である。
On the other hand, if the interlayer insulating film 22 is provided on the entire surface of the substrate 7a with a uniform thickness without providing the recess 41, if the parasitic capacitance generated along the path K is C,
C = ε1 × (S / l) (5)
It can be expressed as However, l = l1 + l2.

式(4)及び式(5)を参照すれば、
C’−C
={ε1・S・l2(ε2−ε1)}/(l1+l2)(ε1・l2+ε2・l1)
……(6)
が得られる。本実施形態では、上記の通り、ε1>ε2となるように層間絶縁膜22及び液晶12の材質を選択したので、式(6)においてC’−C<0となり、従って
C’<C
となる。このことは、図5に示すように絶縁膜22内に凹部41を設ければ、絶縁膜22内に凹部41を設けない場合に比べて、データ線19の回りに生じる寄生容量を小さくできるということである。
With reference to equation (4) and equation (5),
C'-C
= {Ε1 · S · l2 (ε2−ε1)} / (l1 + l2) (ε1 · l2 + ε2 · l1)
...... (6)
Is obtained. In the present embodiment, as described above, since the material of the interlayer insulating film 22 and the liquid crystal 12 is selected so that ε1> ε2, C′−C <0 in Expression (6), and accordingly
C '<C
It becomes. As shown in FIG. 5, if the recess 41 is provided in the insulating film 22, the parasitic capacitance generated around the data line 19 can be reduced as compared with the case where the recess 41 is not provided in the insulating film 22. That is.

以上のように構成された液晶表示装置1によれば、図2において、液晶表示装置1が明るい室外や明るい室内に置かれる場合は、太陽光や室内光等といった外部光を用いて反射型の表示が行われる。一方、液晶表示装置1が暗い室外や暗い室内に置かれる場合は、照明装置3をバックライトとして用いて透過型の表示が行われる。   According to the liquid crystal display device 1 configured as described above, in FIG. 2, when the liquid crystal display device 1 is placed in a bright outdoor room or a bright indoor room, it is a reflective type using external light such as sunlight or indoor light. Display is performed. On the other hand, when the liquid crystal display device 1 is placed outside a dark room or in a dark room, a transmissive display is performed using the lighting device 3 as a backlight.

上記の反射型表示を行う場合、図4において、観察側である矢印Aの方向からカラーフィルタ基板8を通して液晶パネル2内へ入射した外部光L0は、液晶層12を通過して素子基板7内へ入った後、反射表示領域Rにおいて光反射膜23で反射して再び液晶層12へ供給される。他方、上記の透過型表示を行う場合、図2の照明装置3の光源13が点灯し、それからの光が導光体14の光入射面14aから導光体14へ導入され、さらに、光出射面14bから面状の光として出射する。この出射光は、図4の符号L1で示すように透過表示領域Tにおいて光反射膜23が存在しない領域を通って液晶層12へ供給される。   In the case of performing the reflection type display, in FIG. 4, the external light L0 that has entered the liquid crystal panel 2 through the color filter substrate 8 from the direction of arrow A on the observation side passes through the liquid crystal layer 12 and enters the element substrate 7. Then, the light is reflected by the light reflection film 23 in the reflective display region R and supplied to the liquid crystal layer 12 again. On the other hand, when performing the above-described transmissive display, the light source 13 of the illumination device 3 in FIG. 2 is turned on, and the light from the light source 13 is introduced into the light guide 14 from the light incident surface 14a of the light guide 14, and further the light emission. The light is emitted from the surface 14b as planar light. The emitted light is supplied to the liquid crystal layer 12 through a region where the light reflection film 23 does not exist in the transmissive display region T as indicated by a symbol L1 in FIG.

以上のようにして液晶層12へ光が供給される間、素子基板7側の画素電極24とカラーフィルタ基板8側の帯状電極39との間には、走査信号およびデータ信号によって特定される所定の電圧が印加され、これにより、液晶層12内の液晶分子の配向がサブ画素領域Dごとに制御され、この結果、液晶層12に供給された光がサブ画素領域Dごとに変調される。この変調された光が、カラーフィルタ基板8側の偏光板18b(図2参照)を通過するとき、その偏光板18bの偏光特性に従ってサブ画素領域Dごとに通過を許容又は通過を阻止され、これにより、カラーフィルタ基板8の表面に文字、数字、図形等といった像が表示され、これが、矢印A方向から視認される。   While light is supplied to the liquid crystal layer 12 as described above, a predetermined gap specified by the scanning signal and the data signal is provided between the pixel electrode 24 on the element substrate 7 side and the strip electrode 39 on the color filter substrate 8 side. As a result, the orientation of the liquid crystal molecules in the liquid crystal layer 12 is controlled for each sub-pixel region D, and as a result, the light supplied to the liquid crystal layer 12 is modulated for each sub-pixel region D. When the modulated light passes through the polarizing plate 18b (see FIG. 2) on the color filter substrate 8 side, the passage is allowed or blocked for each sub-pixel region D according to the polarization characteristics of the polarizing plate 18b. As a result, images such as letters, numbers, figures, etc. are displayed on the surface of the color filter substrate 8 and are visually recognized from the direction of the arrow A.

本実施形態では、図5に関連して説明したように、
層間絶縁膜22の誘電率ε1>液晶12の誘電率ε2
となるように層間絶縁膜22及び液晶12の材質を選択したので、データ線19の回りに生じる寄生容量C’を、凹部41を設けない場合の寄生容量Cに比べて小さくすること、すなわちC’<Cにすることができた。このように寄生容量を小さくできたことにより、クロストーク、特に縦クロストークの発生を抑えることができ、鮮明な表示を得ることができた。
In the present embodiment, as described with reference to FIG.
Dielectric constant ε1 of the interlayer insulating film 22> dielectric constant ε2 of the liquid crystal 12
The material of the interlayer insulating film 22 and the liquid crystal 12 is selected so that the parasitic capacitance C ′ generated around the data line 19 is made smaller than the parasitic capacitance C when the recess 41 is not provided, that is, C '<C was able to be made. Since the parasitic capacitance can be reduced in this manner, the occurrence of crosstalk, particularly vertical crosstalk, can be suppressed, and a clear display can be obtained.

なお、本実施形態では図3(b)に示すように絶縁膜22を貫通する溝によって凹部41を形成したが、これに代えて、内部に底を有する凹部によって絶縁膜22に凹部41を形成しても良い。   In this embodiment, the recess 41 is formed by a groove penetrating the insulating film 22 as shown in FIG. 3B. Instead, the recess 41 is formed in the insulating film 22 by a recess having a bottom inside. You may do it.

また、本実施形態では、素子基板7に設けた凹部41の幅W0はカラーフィルタ基板8に設けた遮光部材37の幅W1よりも狭く設定されている。内部に液晶12が収容された凹部41を設けた個所では液晶層厚が部分的に変化するので表示ムラが発生するおそれがあるが、この部分に対応して凹部41よりも幅が広い遮光部材37を設けるようにすれば、表示ムラが外部から視認されることを防止でき、高い表示品質を維持できる。   In this embodiment, the width W0 of the recess 41 provided in the element substrate 7 is set to be narrower than the width W1 of the light shielding member 37 provided in the color filter substrate 8. Although the liquid crystal layer thickness changes partially at the place where the recess 41 containing the liquid crystal 12 is provided, display unevenness may occur. However, the light shielding member having a width wider than the recess 41 corresponding to this portion. If 37 is provided, display unevenness can be prevented from being visually recognized from the outside, and high display quality can be maintained.

また、本実施形態では、図3(a)に示す凹部41は図1において有効表示領域VのIC実装側の端辺から反対側の端辺にかけて切れ目無く設けられている。このように凹部41を有効表示領域Vの1つの端辺から対向側の端辺へかけて切れ目無く設ければ、絶縁膜22に起因する寄生容量を低減することに関して非常に有効である。なお、凹部41は必ずしもそのように有効表示領域V内に切れ目無く設けなければならないものではなく、場合によっては切れ目を設けて、すなわち間欠的に設けても良い。しかしながら、凹部41は、望ましくは、図3(a)において光反射膜23の長手方向の長さL2よりも長い長さに設定する。こうすれば、データ線19と画素電極24との間の寄生容量を、クロストークの発生を抑制できる程度に十分に低減できる。   Further, in the present embodiment, the recess 41 shown in FIG. 3A is provided without a break from the end side of the effective display area V on the IC mounting side to the end side on the opposite side in FIG. Thus, if the recess 41 is provided without a break from one edge of the effective display region V to the opposite edge, it is very effective in reducing parasitic capacitance caused by the insulating film 22. It should be noted that the recess 41 does not necessarily have to be provided in the effective display area V in such a manner, and may be provided with a cut, that is, intermittently depending on circumstances. However, the recess 41 is desirably set to a length longer than the length L2 of the light reflecting film 23 in the longitudinal direction in FIG. In this way, the parasitic capacitance between the data line 19 and the pixel electrode 24 can be sufficiently reduced to the extent that occurrence of crosstalk can be suppressed.

(電気光学装置の第2実施形態)
次に、本発明に係る電気光学装置の他の実施形態を図6及び図7を用いて説明する。なお、本発明がその実施形態に限定されないことはもちろんである。また、これらの図面に示される構造は特徴的な部分を分かり易く示すために実際の構造に対して寸法を異ならせて示す場合がある。本実施形態では、3端子型のスイッチング素子であるTFT(Thin Film Transistor)素子をスイッチング素子として用いるアクティブマトリクス方式の液晶表示装置に本発明を適用するものとする。
(Second embodiment of electro-optical device)
Next, another embodiment of the electro-optical device according to the invention will be described with reference to FIGS. Of course, the present invention is not limited to the embodiment. Further, the structures shown in these drawings may be shown with dimensions different from those of the actual structures in order to show the characteristic parts in an easy-to-understand manner. In the present embodiment, the present invention is applied to an active matrix liquid crystal display device using a TFT (Thin Film Transistor) element, which is a three-terminal switching element, as a switching element.

本実施形態に係る液晶表示装置の全体的な構成は図1及び図2に示した先の実施形態の場合と略同じである。異なるのは、先の実施形態ではスイッチング素子としてTFD素子21(図4参照)を用いたのに対し、本実施形態ではそれに代えてTFT素子を用いたことであり、そのことに関連していくつかの点で改変が加えられている。なお、図2の素子基板7上にTFT素子、すなわちスイッチング素子が形成され、カラーフィルタ基板8上にカラーフィルタ、すなわち着色要素が形成されることは先の実施形態と同じである。   The overall configuration of the liquid crystal display device according to this embodiment is substantially the same as that of the previous embodiment shown in FIGS. The difference is that the TFD element 21 (see FIG. 4) is used as the switching element in the previous embodiment, but the TFT element is used instead in this embodiment. Some changes have been made. The TFT elements, that is, switching elements are formed on the element substrate 7 in FIG. 2, and the color filters, that is, the coloring elements are formed on the color filter substrate 8, as in the previous embodiment.

図6(a)は、図2の素子基板7の液晶側表面であって矢印Eで示す1つのサブ画素領域Dの近傍部分を矢印A方向から平面的に見た場合の構成を示している。また、図6(b)は、図6(a)のF−F線に従ってサブ画素領域Dの短手側の断面構造を示している。また、図7は図6(a)のG−G線に従ってサブ画素領域Dの長手方向の断面構造を示している。図6(b)において、素子基板7とカラーフィルタ基板8との間にセルギャップGが形成され、このセルギャップG内に液晶層12が形成されている。   FIG. 6A shows a configuration in the case where the vicinity of one sub-pixel region D indicated by the arrow E on the liquid crystal side surface of the element substrate 7 of FIG. . FIG. 6B shows a cross-sectional structure on the short side of the sub-pixel region D according to the line FF in FIG. FIG. 7 shows a cross-sectional structure in the longitudinal direction of the sub-pixel region D according to the GG line of FIG. In FIG. 6B, a cell gap G is formed between the element substrate 7 and the color filter substrate 8, and the liquid crystal layer 12 is formed in the cell gap G.

カラーフィルタ基板8の構成要素である透光性基板8a上に、着色要素56が形成され、それを囲むように遮光部材57が形成され、それらの上にオーバーコート層58が形成され、その上に共通電極59が形成され、その上に配向膜76bが形成されている。本実施形態で用いられる共通電極59は基板8a上に一様な厚さで平面的に設けられている。   A colored element 56 is formed on a translucent substrate 8a that is a component of the color filter substrate 8, a light shielding member 57 is formed so as to surround the colored element 56, and an overcoat layer 58 is formed thereon, on which A common electrode 59 is formed, and an alignment film 76b is formed thereon. The common electrode 59 used in the present embodiment is provided in a plane with a uniform thickness on the substrate 8a.

本実施形態で用いるTFT素子はアモルファスTFT素子であり、このTFT素子は図6bに符号61で示すように、素子基板7の構成要素である基板7a上に形成されたゲート電極62と、それを覆うように基板7a上に形成されたゲート絶縁膜63と、ゲート絶縁膜63を介してゲート電極62の上に形成されたアモルファスシリコン(a−Si)から成る半導体層64と、半導体層64の一方に接続するように形成されたソース電極65と、半導体層64の他方に接続するように形成されたドレイン電極66とを有する。   The TFT element used in this embodiment is an amorphous TFT element. This TFT element includes a gate electrode 62 formed on a substrate 7a, which is a constituent element of the element substrate 7, and a TFT 61 as shown in FIG. A gate insulating film 63 formed on the substrate 7a so as to cover the semiconductor layer 64 made of amorphous silicon (a-Si) formed on the gate electrode 62 via the gate insulating film 63; A source electrode 65 formed to be connected to one side and a drain electrode 66 formed to be connected to the other side of the semiconductor layer 64 are provided.

ソース電極65は、図6(b)の紙面垂直方向(図6(a)の紙面上下方向)に延びる配線としてのソース電極線65’から延びている。また、ゲート電極62は図6(b)の紙面左右方向(図6(a)の紙面左右方向)に延びる配線としてのゲート電極線62’から延びている。ソース電極線65’とゲート電極線62’は図6(a)に示すように絶縁膜を介して互いに直交するように形成されている。ソース電極線65’は図1において3つの駆動用IC52の中央の1つに電気的に接続されてデータ信号を供給される。また、ゲート電極線62’は図1において3つの駆動用IC52の両側の2つに電気的に接続されて走査信号を供給される。   The source electrode 65 extends from a source electrode line 65 ′ as a wiring extending in the direction perpendicular to the paper surface of FIG. 6B (the vertical direction of the paper surface of FIG. 6A). Further, the gate electrode 62 extends from a gate electrode line 62 'as a wiring extending in the left-right direction in FIG. 6B (left-right direction in FIG. 6A). The source electrode line 65 ′ and the gate electrode line 62 ′ are formed so as to be orthogonal to each other via an insulating film as shown in FIG. The source electrode line 65 'is electrically connected to one of the three driving ICs 52 in FIG. 1 and supplied with a data signal. Further, the gate electrode line 62 'is electrically connected to two on both sides of the three driving ICs 52 in FIG.

なお、TFT素子をスイッチング素子として用いる本実施形態では、データ線及び走査線がいずれも素子基板7上に形成されるので、図2のシール材6の中に分散された導通材49を用いた上下導通構造は不要である。   In the present embodiment in which the TFT element is used as a switching element, both the data line and the scanning line are formed on the element substrate 7, so that the conductive material 49 dispersed in the sealing material 6 in FIG. 2 is used. A vertical conduction structure is not required.

図6(b)において、TFT素子61及びゲート絶縁膜63の上に層間絶縁膜72が設けられ、その上に光反射膜73が形成され、その上に画素電極74が形成され、その上に配向膜76aが形成されている。図6(b)に直交する断面を示す図7において、サブ画素領域D内で光反射膜73が存在する領域Rが反射表示領域であり、光反射膜73が存在しない領域Tが透過表示領域である。層間絶縁膜72の誘電率をε1とし、液晶の誘電率をε2とすると、本実施形態では、ε1>ε2となるように、層間絶縁膜72の材料及び液晶12の材料が選択されている。   In FIG. 6B, an interlayer insulating film 72 is provided on the TFT element 61 and the gate insulating film 63, a light reflecting film 73 is formed on the interlayer insulating film 72, a pixel electrode 74 is formed thereon, and a pixel electrode 74 is formed thereon. An alignment film 76a is formed. In FIG. 7 showing a cross section orthogonal to FIG. 6B, a region R where the light reflecting film 73 exists in the sub-pixel region D is a reflective display region, and a region T where the light reflecting film 73 does not exist is a transmissive display region. It is. In this embodiment, the material of the interlayer insulating film 72 and the material of the liquid crystal 12 are selected so that ε1> ε2 when the dielectric constant of the interlayer insulating film 72 is ε1 and the dielectric constant of the liquid crystal is ε2.

本実施形態では、図6(b)において、あるサブ画素領域D内のTFT素子61へデータ信号を伝送するソース電極線65’と、当該サブ画素領域Dに隣り合う他のサブ画素領域D内の画素電極74との間の絶縁膜72内に列方向Yへ延びる凹部41aが設けられる。凹部41aの中には液晶層12を構成する液晶が収容される。ソース電極線65’から隣の画素電極74へ至る直線経路Kは、絶縁膜72を通る長さl1の領域と、凹部41a内の液晶12を通る長さl2の領域とに分割される。このように凹部41aを設けたことにより、ソース電極線65’の回りの寄生容量を低減できる。   In the present embodiment, in FIG. 6B, the source electrode line 65 ′ that transmits a data signal to the TFT element 61 in a certain sub-pixel region D and the other sub-pixel region D adjacent to the sub-pixel region D A recess 41 a extending in the column direction Y is provided in the insulating film 72 between the pixel electrode 74 and the pixel electrode 74. Liquid crystal constituting the liquid crystal layer 12 is accommodated in the recess 41a. A straight path K from the source electrode line 65 ′ to the adjacent pixel electrode 74 is divided into a region having a length 11 passing through the insulating film 72 and a region having a length 12 passing through the liquid crystal 12 in the recess 41 a. By providing the recess 41a in this way, the parasitic capacitance around the source electrode line 65 'can be reduced.

図7において、TFT素子61の構成要素であるゲート電極62につながるゲート電極線62’は図7の紙面垂直方向(すなわち、図6(a)の紙面左右方向)へ延びている。このゲート電極線62’はTFT素子61へ走査信号を伝送する。あるサブ画素領域D内のゲート電極線62’と、当該サブ画素領域Dに隣り合う他のサブ画素領域D内の画素電極74との間の絶縁膜72内に行方向Xへ延びる凹部41bが設けられる。凹部41bの中には液晶層12を構成する液晶が収容される。ゲート電極線62’から隣の画素電極74へ至る直線経路Kは、絶縁膜72を通る長さl1の領域と、凹部41b内の液晶12を通る長さl2の領域とに分割される。このように凹部41bを設けたことにより、ゲート電極線62’の回りの寄生容量を低減できる。   In FIG. 7, the gate electrode line 62 ′ connected to the gate electrode 62, which is a component of the TFT element 61, extends in the direction perpendicular to the paper surface of FIG. 7 (that is, the horizontal direction of the paper surface of FIG. 6A). The gate electrode line 62 ′ transmits a scanning signal to the TFT element 61. A recess 41b extending in the row direction X is formed in the insulating film 72 between the gate electrode line 62 ′ in a certain subpixel region D and the pixel electrode 74 in another subpixel region D adjacent to the subpixel region D. Provided. Liquid crystals constituting the liquid crystal layer 12 are accommodated in the recesses 41b. A straight path K from the gate electrode line 62 ′ to the adjacent pixel electrode 74 is divided into a region having a length 11 passing through the insulating film 72 and a region having a length 12 passing through the liquid crystal 12 in the recess 41 b. By providing the recess 41b in this way, the parasitic capacitance around the gate electrode line 62 'can be reduced.

以上のように、ゲート電極線62’及びソース電極線65’という互いに直交する2つの配線を素子基板7上に備えた本実施形態の液晶表示装置では、図6(a)、図6(b)及び図7に示すように、それらの各配線のそれぞれに対して平行な2つの凹部41a及び41bを設けたので、いずれの配線に関しても寄生容量を低減でき、それ故、クロストークの発生を確実に低減して、鮮明な表示を行うことができる。   As described above, in the liquid crystal display device of the present embodiment in which the two wirings, ie, the gate electrode line 62 ′ and the source electrode line 65 ′, which are orthogonal to each other, are provided on the element substrate 7, FIG. As shown in FIG. 7 and FIG. 7, since the two concave portions 41a and 41b parallel to each of the respective wirings are provided, the parasitic capacitance can be reduced with respect to any of the wirings. It is possible to reliably reduce and perform a clear display.

(電気光学装置に関する他の実施形態)
以上に説明した実施形態は、2端子型のスイッチング素子であるTFD素子をスイッチング素子として用いた液晶表示装置、及び3端子型のスイッチング素子であるアモルファスTFT素子をスイッチング素子として用いた液晶表示装置に関するものである。本発明に係る電気光学装置は、それらの実施形態以外に、高温ポリシリコンTFT素子や、低温ポリシリコンTFT素子等をスイッチング素子として用いる液晶表示装置にも適用できる。
(Other Embodiments Regarding Electro-Optical Device)
The embodiment described above relates to a liquid crystal display device using a TFD element as a two-terminal switching element as a switching element, and a liquid crystal display device using an amorphous TFT element as a three-terminal switching element as a switching element. Is. In addition to those embodiments, the electro-optical device according to the invention can be applied to a liquid crystal display device using a high-temperature polysilicon TFT element, a low-temperature polysilicon TFT element, or the like as a switching element.

また、本発明は、液晶表示装置以外の電気光学装置、例えば、電気光学物質として有機EL(Electro Luminescence)を用いる有機EL装置や、電気光学物質としてプラズマガスを用いるプラズマディスプレイ等にも適用できる。   The present invention can also be applied to electro-optical devices other than liquid crystal display devices, for example, organic EL devices using organic EL (Electro Luminescence) as an electro-optical material, plasma displays using plasma gas as an electro-optical material, and the like.

また、上記の実施形態では、例えば図3(b)及び図4に示すように、反射表示領域Rを形成する光反射膜23を画素電極24とは別に設けたが、この構成に代えて、画素電極自体を光反射性材料によって形成して光反射膜として兼用し、専用の光反射膜を省略することもできる。この場合には、絶縁膜内に設けた凹部は、光反射性材料によって形成された画素電極とデータ線等といった配線との間の寄生容量を低減するように機能する。   In the above-described embodiment, for example, as shown in FIGS. 3B and 4, the light reflecting film 23 that forms the reflective display region R is provided separately from the pixel electrode 24, but instead of this configuration, It is also possible to form the pixel electrode itself from a light-reflective material and also serve as a light reflection film, and omit a dedicated light reflection film. In this case, the recess provided in the insulating film functions to reduce the parasitic capacitance between the pixel electrode formed of the light reflecting material and the wiring such as the data line.

(電子機器の実施形態)
以下、本発明に係る電子機器を実施形態を挙げて説明する。なお、この実施形態は本発明の一例を示すものであり、本発明はこの実施形態に限定されるものではない。
(Embodiment of electronic device)
Hereinafter, an electronic device according to the present invention will be described with reference to embodiments. In addition, this embodiment shows an example of this invention and this invention is not limited to this embodiment.

図9は、本発明に係る電子機器の一実施形態を示している。ここに示す電子機器は、液晶装置121と、これを制御する制御回路120とを有する。制御回路120は、表示情報出力源124、表示情報処理回路125、電源回路126及びタイミングジェネレータ127によって構成される。そして、液晶装置121は液晶パネル122及び駆動回路123を有する。   FIG. 9 shows an embodiment of an electronic apparatus according to the invention. The electronic device shown here includes a liquid crystal device 121 and a control circuit 120 that controls the liquid crystal device 121. The control circuit 120 includes a display information output source 124, a display information processing circuit 125, a power supply circuit 126, and a timing generator 127. The liquid crystal device 121 includes a liquid crystal panel 122 and a drive circuit 123.

表示情報出力源124は、RAM(Random Access Memory)等といったメモリや、各種ディスク等といったストレージユニットや、ディジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ127により生成される各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路125に供給する。   The display information output source 124 includes a memory such as a RAM (Random Access Memory), a storage unit such as various disks, a tuning circuit that tunes and outputs digital image signals, and various clock signals generated by the timing generator 127. The display information processing circuit 125 is supplied with display information such as an image signal in a predetermined format.

次に、表示情報処理回路125は、増幅・反転回路や、ローテーション回路や、ガンマ補正回路や、クランプ回路等といった周知の回路を多数備え、入力した表示情報の処理を実行して、画像信号をクロック信号CLKと共に駆動回路123へ供給する。ここで、駆動回路123は、走査線駆動回路やデータ線駆動回路と共に、検査回路等を総称したものである。また、電源回路126は、上記の各構成要素に所定の電源電圧を供給する。   Next, the display information processing circuit 125 includes a number of well-known circuits such as an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, a clamp circuit, and the like, executes processing of input display information, and outputs an image signal. It is supplied to the drive circuit 123 together with the clock signal CLK. Here, the drive circuit 123 is a general term for an inspection circuit and the like together with a scanning line drive circuit and a data line drive circuit. The power supply circuit 126 supplies a predetermined power supply voltage to each of the above components.

液晶装置121は、例えば、図3(a)及び図3(b)に示す凹部41を備えた液晶表示装置や、図6(a)、図6(b)、及び図7に示す凹部41a及び41bを備えた液晶表示装置を用いて構成できる。これらの液晶表示装置によれば、データ線、ゲート電極線、ソース電極線等といった配線と、それに隣接する画素電極との間に存在する絶縁層に凹部を設け、その凹部の中に液晶を収容し、そして絶縁膜の誘電率ε1と液晶の誘電率ε2との関係をε1>ε2に設定したので、配線とそれに隣接する画素電極との間に存在する寄生容量を下げることができ、それによりクロストークの発生を抑制でき、それにより表示品質を高めることができる。従って、この液晶表示装置を用いた本実施形態に係る電子機器においても、液晶表示装置を用いて行われる電子機器に関する表示を高い表示品質で行うことができる。   The liquid crystal device 121 includes, for example, a liquid crystal display device having the recess 41 shown in FIGS. 3A and 3B, or the recess 41a shown in FIGS. 6A, 6B, and 7. The liquid crystal display device having 41b can be used. According to these liquid crystal display devices, a recess is provided in an insulating layer existing between a wiring such as a data line, a gate electrode line, a source electrode line, and the adjacent pixel electrode, and liquid crystal is accommodated in the recess. In addition, since the relationship between the dielectric constant ε1 of the insulating film and the dielectric constant ε2 of the liquid crystal is set to ε1> ε2, the parasitic capacitance existing between the wiring and the pixel electrode adjacent thereto can be reduced. The occurrence of crosstalk can be suppressed, thereby improving the display quality. Therefore, also in the electronic apparatus according to the present embodiment using this liquid crystal display device, display relating to the electronic apparatus performed using the liquid crystal display device can be performed with high display quality.

次に、図10は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機130は、本体部131と、これに開閉可能に設けられた表示体部132とを有する。液晶表示装置等といった電気光学装置によって構成された表示装置133は、表示体部132の内部に配置され、電話通信に関する各種表示は、表示体部132において表示画面134によって視認できる。本体部131には操作ボタン136が配列されている。   Next, FIG. 10 shows a mobile phone which is another embodiment of the electronic apparatus according to the present invention. A cellular phone 130 shown here includes a main body 131 and a display body 132 provided on the main body 131 so as to be opened and closed. A display device 133 configured by an electro-optical device such as a liquid crystal display device is disposed inside the display body 132, and various displays related to telephone communication can be visually recognized on the display body 132 on the display screen 134. Operation buttons 136 are arranged on the main body 131.

表示体部132の一端部にはアンテナ137が伸縮自在に取付けられている。表示体部132の上部に設けられた受話部138の内部には、図示しないスピーカが配置される。また、本体部131の下端部に設けられた送話部139の内部には図示しないマイクが内蔵されている。表示装置133の動作を制御するための制御部は、携帯電話機の全体の制御を司る制御部の一部として、又はその制御部とは別に、本体部131又は表示体部132の内部に格納される。   An antenna 137 is attached to one end portion of the display body 132 so as to be extendable. A speaker (not shown) is arranged inside the receiver 138 provided at the upper part of the display body 132. Further, a microphone (not shown) is built in the transmitter 139 provided at the lower end of the main body 131. A control unit for controlling the operation of the display device 133 is stored in the main unit 131 or the display unit 132 as a part of the control unit that controls the entire mobile phone or separately from the control unit. The

表示装置133は、例えば、図3(a)及び図3(b)に示す凹部41を絶縁膜22内に備えた液晶表示装置や、図6(a)、図6(b)、及び図7に示す凹部41a及び41bを絶縁膜72内に備えた液晶表示装置を用いて構成できる。これらの液晶表示装置によれば、データ線、ゲート電極線、ソース電極線等といった配線と、それに隣接する画素電極との間に存在する絶縁層に凹部を設け、その凹部の中に液晶を収容し、そして絶縁膜の誘電率ε1と液晶の誘電率ε2との関係をε1>ε2に設定したので、配線とそれに隣接する画素電極との間に存在する寄生容量を下げることができ、それによりクロストークの発生を抑制でき、それにより表示品質を高めることができる。従って、この液晶表示装置を用いた本実施形態に係る携帯電話機においても、液晶表示装置を用いて行われる携帯電話機に関する表示を高い表示品質で行うことができる。   The display device 133 is, for example, a liquid crystal display device provided with the recess 41 shown in FIGS. 3A and 3B in the insulating film 22, or FIGS. 6A, 6 B, and 7. The liquid crystal display device having the recesses 41a and 41b shown in FIG. According to these liquid crystal display devices, a recess is provided in an insulating layer existing between a wiring such as a data line, a gate electrode line, a source electrode line, and the adjacent pixel electrode, and liquid crystal is accommodated in the recess. In addition, since the relationship between the dielectric constant ε1 of the insulating film and the dielectric constant ε2 of the liquid crystal is set to ε1> ε2, the parasitic capacitance existing between the wiring and the pixel electrode adjacent thereto can be reduced. The occurrence of crosstalk can be suppressed, thereby improving the display quality. Therefore, also in the mobile phone according to the present embodiment using this liquid crystal display device, display related to the mobile phone using the liquid crystal display device can be performed with high display quality.

(電子機器に関する他の実施形態)
なお、電子機器としては、以上に説明した携帯電話機等の他にも、パーソナルコンピュータ、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、POS端末器等が挙げられる。
(Other embodiment regarding an electronic device)
In addition to the above-described mobile phones and the like as electronic devices, personal computers, liquid crystal televisions, viewfinder type or monitor direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, Examples include workstations, video phones, and POS terminals.

本発明に係る電気光学装置の一実施形態を示す斜視図である。1 is a perspective view showing an embodiment of an electro-optical device according to the invention. 図1のA−A線に従った断面図である。It is sectional drawing according to the AA line of FIG. 図1の装置における1つの画素部分を示す図であって、(a)はその平面図、(b)は(a)のB−B線に従って画素の短手側断面を示す断面図である。It is a figure which shows one pixel part in the apparatus of FIG. 1, Comprising: (a) is the top view, (b) is sectional drawing which shows the transversal side cross section of a pixel according to the BB line of (a). 図3(a)のC−C線に従って画素の長手側断面を示す断面図である。It is sectional drawing which shows the longitudinal cross-section of a pixel according to CC line of Fig.3 (a). 図3(b)において矢印Dで示す部分の拡大図である。FIG. 4 is an enlarged view of a portion indicated by an arrow D in FIG. 本発明に係る電気光学装置の他の実施形態の要部を示す図である。FIG. 6 is a diagram illustrating a main part of another embodiment of the electro-optical device according to the invention. 図6(a)のG−G線に従った断面図である。It is sectional drawing according to the GG line of Fig.6 (a). 本発明の主要な構成を説明するための図である。It is a figure for demonstrating the main structures of this invention. 本発明に係る電子機器の一実施形態を示すブロック図である。It is a block diagram which shows one Embodiment of the electronic device which concerns on this invention. 本発明に係る電子機器の他の実施形態を示す斜視図である。It is a perspective view which shows other embodiment of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

1.液晶表示装置(電気光学装置)、 2.液晶パネル(電気光学パネル)、
3.照明装置、 4.FPC、 6.シール材、 7.素子基板、
7a.第1透光性基板、 8.カラーフィルタ基板、 8a.第2透光性基板、
12.液晶層、 13.LED、 14.導光体、 18a,18b.偏光板、
19.データ線(配線)、 21.TFD素子(スイッチング素子)、
22.層間絶縁膜、 23.光反射膜、 24.画素電極、
25a,25b.TFD要素、 26a,26b.配向膜、
27.コンタクトホール、 36.着色要素、 37.遮光部材、
38.オーバーコート層、 39.帯状電極、 41.凹部、 52.駆動用IC、
61.TFT素子(スイッチング素子)、
62.ゲート電極、 62’.ゲート電極線(配線)、 63.ゲート絶縁膜、
64.半導体層、 65.ソース電極、 65’.ソース電極線(配線)、
66.ドレイン領域、 72.層間絶縁膜、 73.光反射膜、 74.画素電極、
76a、76b.配向膜、 121.液晶表示装置(電気光学装置)、
130.携帯電話機(電子機器)、 133.表示装置(電気光学装置、
D.サブ画素領域、 G.セルギャップ、 K.直線経路、 L0,L1.光、
L2.光反射膜の長手方向の長さ、 R.反射表示領域、 T.透過表示領域、
V.表示領域、 W0.凹部の幅、 W1.遮光部材の幅

1. 1. liquid crystal display device (electro-optical device), LCD panel (electro-optical panel),
3. 3. lighting device; FPC, 6. 6. sealing material Element substrate,
7a. 7. a first translucent substrate; Color filter substrate, 8a. A second translucent substrate,
12 Liquid crystal layer, 13. LED, 14. Light guide, 18a, 18b. Polarizer,
19. 20. Data line (wiring) TFD element (switching element),
22. Interlayer insulating film, 23. Light reflection film, 24. Pixel electrodes,
25a, 25b. TFD elements, 26a, 26b. Alignment film,
27. Contact hole, 36. Coloring elements, 37. Light shielding member,
38. Overcoat layer, 39. Strip electrode, 41. Recess, 52. Driving IC,
61. TFT element (switching element),
62. A gate electrode, 62 '. Gate electrode line (wiring), 63. Gate insulation film,
64. Semiconductor layer, 65. Source electrode, 65 '. Source electrode wire (wiring),
66. Drain region, 72. Interlayer insulating film 73. Light reflecting film, 74. Pixel electrodes,
76a, 76b. Alignment film, 121. Liquid crystal display devices (electro-optical devices),
130. Mobile phone (electronic device), 133. Display device (electro-optical device,
D. A sub-pixel region; Cell gap; Straight path, L0, L1. light,
L2. The length of the light reflecting film in the longitudinal direction; Reflective display area, T.I. Transparent display area,
V. Display area, W0. The width of the recess, W1. Width of shading member

Claims (9)

基板と、
電気光学物質の層と、
前記基板に形成されたスイッチング素子と、
前記スイッチング素子に接続された配線と、
前記スイッチング素子上及び前記配線上に形成された絶縁膜と、
該絶縁膜に形成されたスルーホールと、
前記スルーホールを介して前記スイッチング素子に接続された画素電極と、
前記配線と、当該配線に隣接する他の配線に前記スイッチング素子を介して接続された前記画素電極との間隙領域の前記絶縁膜内に設けられた凹部と
を有し、
前記絶縁膜の誘電率をε1とし、前記電気光学物質の誘電率をε2とするとき、ε1>ε2である
ことを特徴とする電気光学装置。
A substrate,
A layer of electro-optic material;
A switching element formed on the substrate;
Wiring connected to the switching element;
An insulating film formed on the switching element and on the wiring;
A through hole formed in the insulating film;
A pixel electrode connected to the switching element through the through hole;
A recess provided in the insulating film in a gap region between the wiring and the pixel electrode connected to the other wiring adjacent to the wiring via the switching element;
An electro-optical device, wherein ε1> ε2, where ε1 is a dielectric constant of the insulating film and ε2 is a dielectric constant of the electro-optical material.
請求項1記載の電気光学装置において、
前記基板に対向する対向基板と、
互いに隣接する前記画素電極の間の領域に対向して前記対向基板上に設けられた遮光部材とを有し、
前記間隙領域の前記凹部の幅は前記遮光部材の幅よりも狭い
ことを特徴とする電気光学装置。
The electro-optical device according to claim 1.
A counter substrate facing the substrate;
A light shielding member provided on the counter substrate so as to face a region between the pixel electrodes adjacent to each other;
The electro-optical device, wherein the width of the concave portion in the gap region is narrower than the width of the light shielding member.
請求項1又は請求項2記載の電気光学装置において、
前記絶縁膜と前記画素電極との間に配置された光反射膜を有し、
前記画素電極は長方形状に形成され、
前記光反射膜は前記画素電極よりも面積の小さい長方形状に形成され、
前記間隙領域の前記凹部は少なくとも前記光反射膜の長手方向の長さを有する
ことを特徴とする電気光学装置。
The electro-optical device according to claim 1 or 2,
A light reflecting film disposed between the insulating film and the pixel electrode;
The pixel electrode is formed in a rectangular shape,
The light reflecting film is formed in a rectangular shape having a smaller area than the pixel electrode,
The electro-optical device, wherein the concave portion of the gap region has at least a length in a longitudinal direction of the light reflecting film.
請求項1から請求項3のいずれか1つに記載の電気光学装置において、
前記スイッチング素子は第1電極上に絶縁膜を有し該絶縁膜の上に第2電極を有する薄膜ダイオードであり、
前記配線は前記第1電極に接続され、
前記間隙領域の前記凹部は前記配線に対して平行に延びる
ことを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
The switching element is a thin film diode having an insulating film on the first electrode and a second electrode on the insulating film,
The wiring is connected to the first electrode;
The electro-optical device, wherein the concave portion of the gap region extends in parallel to the wiring.
請求項4記載の電気光学装置において、前記配線はデータ信号を伝送するデータ線であることを特徴とする電気光学装置。   5. The electro-optical device according to claim 4, wherein the wiring is a data line for transmitting a data signal. 請求項1から請求項3のいずれか1つに記載の電気光学装置において、
前記スイッチング素子は、半導体層と、該半導体層を挟んで配置された複数の電極とを有する薄膜トランジスタであり、
前記配線は2つあり、1つは前記複数の電極の1つに接続され、他の1つは前記複数の電極の他の1つに接続され、
前記間隙領域の前記凹部は前記1つの配線及び/又は前記他の1つの配線に対して平行に延びる
ことを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
The switching element is a thin film transistor having a semiconductor layer and a plurality of electrodes arranged with the semiconductor layer interposed therebetween,
There are two wirings, one connected to one of the plurality of electrodes, the other connected to the other one of the plurality of electrodes,
The electro-optical device, wherein the concave portion of the gap region extends in parallel to the one wiring and / or the other wiring.
請求項6記載の電気光学装置において、前記1つの配線はデータ信号を伝送するデータ線であり、前記他の1つの配線は走査信号を伝送する走査線であることを特徴とする電気光学装置。   7. The electro-optical device according to claim 6, wherein the one wiring is a data line for transmitting a data signal, and the other wiring is a scanning line for transmitting a scanning signal. 請求項1から請求項7のいずれか1つに記載の電気光学装置において、前記間隙領域の前記凹部は前記絶縁膜を貫通する貫通穴か、又は前記絶縁膜内に底を有する凹部であることを特徴とする電気光学装置。   8. The electro-optical device according to claim 1, wherein the concave portion of the gap region is a through-hole penetrating the insulating film, or a concave portion having a bottom in the insulating film. An electro-optical device. 請求項1から請求項8のいずれか1つに記載の電気光学装置を有することを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 1.
JP2005194633A 2005-07-04 2005-07-04 Electro-optical device and electronic apparatus Expired - Fee Related JP4552780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005194633A JP4552780B2 (en) 2005-07-04 2005-07-04 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005194633A JP4552780B2 (en) 2005-07-04 2005-07-04 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2007011171A true JP2007011171A (en) 2007-01-18
JP4552780B2 JP4552780B2 (en) 2010-09-29

Family

ID=37749744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005194633A Expired - Fee Related JP4552780B2 (en) 2005-07-04 2005-07-04 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4552780B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325964A (en) * 1996-09-25 1998-12-08 Sharp Corp Liquid crystal display device, its manufacture and defect test method for it
JPH1164890A (en) * 1997-08-20 1999-03-05 Semiconductor Energy Lab Co Ltd Electronic equipment and production thereof
JP2000162647A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display device and its production
JP2003262857A (en) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd Semitransmissive liquid crystal display device
JP2003287762A (en) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd Liquid crystal display device and its driving method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10325964A (en) * 1996-09-25 1998-12-08 Sharp Corp Liquid crystal display device, its manufacture and defect test method for it
JPH1164890A (en) * 1997-08-20 1999-03-05 Semiconductor Energy Lab Co Ltd Electronic equipment and production thereof
JP2000162647A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Thin-film transistor substrate for liquid crystal display device and its production
JP2003262857A (en) * 2002-03-11 2003-09-19 Matsushita Electric Ind Co Ltd Semitransmissive liquid crystal display device
JP2003287762A (en) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd Liquid crystal display device and its driving method

Also Published As

Publication number Publication date
JP4552780B2 (en) 2010-09-29

Similar Documents

Publication Publication Date Title
JP4572854B2 (en) Liquid crystal device and electronic device
JP4142058B2 (en) Electro-optical device and electronic apparatus
JP4717672B2 (en) Liquid crystal device and electronic device
KR100742146B1 (en) Liquid-crystal display apparatus, method of manufacturing the same, and mobile phone
JP4923921B2 (en) Liquid crystal device and electronic device
JP2008052161A (en) Liquid crystal device and electronic apparatus
US7483099B2 (en) Liquid crystal device and electronic apparatus
JP2004317726A (en) Electrooptical device and electronic equipment using the same
JP4238883B2 (en) Liquid crystal device and electronic device
JP5177984B2 (en) Liquid crystal device and electronic device
JP2007199341A (en) Electrooptical device and electronic apparatus
JP2008083206A (en) Liquid crystal device and electronic equipment
JP2006267782A (en) Electrooptical apparatus and electronic equipment
JP4042725B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2007086410A (en) Liquid crystal display device and electronic equipment
JP2008233142A (en) Electro-optical device, manufacturing method thereof, and electronic equipment
JP4552780B2 (en) Electro-optical device and electronic apparatus
JP2011237836A (en) Liquid crystal device and electronic apparatus
JP2007114337A (en) Electrooptical apparatus and electronic apparatus
JP2005084513A (en) Electrooptical device and electronic apparatus equipped therewith
JP2007199340A (en) Electrooptical device and electronic equipment
JP2007041185A (en) Liquid crystal apparatus and electronic equipment
JP4645327B2 (en) Liquid crystal display device and electronic device
JP2007248491A (en) Electrooptic device and electronic equipment
JP4466044B2 (en) Electro-optical device substrate, electro-optical device, electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4552780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees