JP2007005408A - 半導体エピタキシャルウェハ及び半導体素子 - Google Patents

Abstract

【課題】 電極形成工程の加工条件を変更せずに、上部金属電極剥がれの不良発生率を低減することが可能な半導体エピタキシャルウェハ及び半導体素子を提供することにある。
【解決手段】 半導体基板上に、エピタキシャル成長法を用いて成長した半導体薄膜を有する半導体エピタキシャルウェハにおいて、半導体エピタキシャルウェハ１００の表面である前記半導体薄膜の最表層の表面に、インジウム１０８を付着させた構造とする。
【選択図】 図１

Description

本発明は、半導体エピタキシャルウェハ及び半導体素子に関するものである。

最近、半導体エピタキシャルウェハを用いて作製する半導体素子が大幅に伸びている。これには、音楽や映像再生、パソコンでのデータ読み取り・書き込みに用いられるレーザダイオード（ＬＤ）、交通用信号・自動車のブレーキランプ・大型電光表示盤等に使用されている発光ダイオード（ＬＥＤ）、携帯電話等で使用されている半導体電子回路用デバイス、例えばＨＥＭＴ（高電子移動度トランジスタ）などの半導体素子が挙げられる。

半導体エピタキシャルウェハは半導体基板上に半導体材料を主成分とした半導体エピタキシャル層を成長させたもので、これらは有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法と称す）によって形成されるのが一般的である。

一例として、図４に金属電極付きのＬＤ用の半導体エピタキシャルウェハ１００の構造を示す。この半導体エピタキシャルウェハ１００は、ＭＯＶＰＥ法により、半導体基板１０１上に、半導体エピタキシャル層１０２として、ｎ型クラッド層１０３、活性層１０６、ｐ型クラッド層１０４及びコンタクト層１０５といった半導体薄膜を、順次結晶成長した構造を有する。ｎ型クラッド層１０３にはｎ型ドーパントが、ｐ型クラッド層１０４はｐ型ドーパントがそれぞれドーピングされており、発生したキャリアは活性層１０６へ供給されて再結合し、発光する。

ところで、レーザダイオードなどの半導体素子は、上記半導体エピタキシャルウェハ１００に対し、非常に複雑、且つ多数の加工を行うことで生産されるが、各工程での加工不良があるため、最終的にデバイスとして完成するものは少量になってしまい、製品原価が高くなりやすい。

この加工不良が生じ得る加工工程の一つに電極形成工程がある。電極は、半導体エピタキシャルウェハの半導体エピタキシャル層側表面（上部）と半導体基板側表面（下部）に、それぞれ金属電極を蒸着するなどの方法で形成する。図４の場合、ＬＤ用の半導体エピタキシャルウェハ１００の上面、つまり半導体薄膜の最表層であるコンタクト層１０５の表面全体に、後にボンディングパッドとなる上部金属電極１０７が形成され、又、裏面つまり半導体基板１０１側には、下部金属電極１０９が形成される。 これらの金属電極は通常、蒸着法により形成される。

しかし、この電極形成の際、上部金属電極１０７と半導体エピタキシャル層１０２の密着性の低下に起因して、上部金属電極１０７が剥がれることがある。

なお、上記のような上部金属電極と半導体エピタキシャル層間の密着性を改良しようとするものではないが、従来、ボンディング電極の下のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：錫添加酸化インジウム）膜とその下層であるオーミックコンタクト層又は電流ブロック層との間の密着性を良くすべく、それらの間に、薄いＺｎ層もしくはＡｕを含むＺｎ層を介在させることが知られている（例えば、特許文献１参照）。
特開平１１−００４０２０号公報

上記したように、レーザダイオードなどの半導体素子は、半導体エピタキシャルウェハに非常に複雑、且つ多数の加工を経て生産される。各工程で加工不良があると、最終的にデバイスとして完成するものは少量になってしまい、製品原価が高くなりやすい。特に、電極形成工程では、上部金属電極と半導体エピタキシャル層の密着性の低下に起因して、上部金属電極の剥がれが発生し易く、このことが半導体素子の生産歩留りを向上させ、製造原価を低減する上で、大きな障壁となっている。

そこで、本発明の目的は、上記課題を解決し、電極形成工程の加工条件を変更せずに、上部金属電極剥がれの不良発生率を低減することが可能な半導体エピタキシャルウェハ及び半導体素子を提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る半導体エピタキシャルウェハは、半導体基板上に、エピタキシャル成長法を用いて成長した半導体薄膜を有する半導体エピタキシャルウェハにおいて、半導体エピタキシャルウェハの表面である前記半導体薄膜の最表層の表面に、インジウムを付着させたことを特徴とする。

上記インジウムは、例えばトリメチルインジウムを高温環境下で噴き付けることにより、又はガス状のインジウムを噴き付けることにより、付着させることができる。

請求項２の発明に係る半導体エピタキシャルウェハは、半導体基板上に、エピタキシャル成長法を用いて成長した半導体薄膜を有する半導体エピタキシャルウェハにおいて、半導体エピタキシャルウェハの表面である前記半導体薄膜の最表層の表面にインジウムを付着させ、このインジウムの付着された前記半導体薄膜の最表層上に金属電極を設けたことを特徴とする。

請求項３の発明に係る半導体素子は、半導体基板上に、半導体薄膜をエピタキシャル成長し、その半導体エピタキシャル層上に金属電極を設けた半導体素子において、上記半導体エピタキシャル層と金属電極との間にインジウムを介在させて密着性を高めたことを特徴とする。

請求項４の発明は、請求項３記載の半導体素子において、上記半導体エピタキシャル層がレーザダイオード又は発光ダイオードの半導体薄膜の積層構造であることを特徴とする。

請求項５の発明は、請求項３記載の半導体素子において、上記半導体エピタキシャル層が半導体電子回路用デバイスの半導体薄膜の積層構造であることを特徴とする。この半導体電子回路用デバイスは、例えばＨＥＭＴやＨＢＴなどである。

＜発明の要点＞
本発明の特徴は、半導体エピタキシャルウェハの半導体エピタキシャル層を成長した直後に、ウェハ表面にインジウムを多数付着させ、金属電極との密着性を向上させる点にある。ウェハ表面にインジウムを付着させるには、例えばＭＯＶＰＥ法の使用原料の一つであるトリメチルインジウム（ＴＭＩ）を高温環境下で供給し、又は、ガス状のインジウムを供給すればよい。インジウムは、密着性が高い上に、電気抵抗率が極めて低い材料である為、デバイスの電気特性には影響を与えずに、上部金属電極剥がれの不良発生率のみを低下させることが可能である。またインジウムの付着工程は、半導体エピタキシャル層の成長後に連続して行うことができる為、新たに加工工程を増やす必要もない。更にまた、半導体エピタキシャル層の成長直後のきれいな表面にインジウムを付着させているので、半導体エピタキシャル層とインジウムの密着性は非常に高い。

なお、特許文献１は、ＩＴＯ膜とその下層であるコンタクト層又は電流ブロック層との間の密着性を取り扱い、またその密着性を良くする手段も、薄いＺｎ層もしくはＡｕを含むＺｎ層を介在させるというものである点で、本発明と相違する。

本発明によれば、半導体エピタキシャルウェハの半導体エピタキシャル層と金属電極との間にインジウムを介在させて密着性の向上を図ったので、金属電極剥がれが発生しにくい、半導体エピタキシャルウェハを実現することが出来る。

以下、本発明を図示の実施の形態に基づいて説明する。

図１に、本発明の実施形態に係る金属電極付きのＬＤ用の半導体エピタキシャルウェハ１００の構造を示す。この半導体エピタキシャルウェハ１００は、ＭＯＶＰＥ法により、半導体基板１０１上に、半導体エピタキシャル層１０２として、ｎ型クラッド層１０３、活性層１０６、ｐ型クラッド層１０４及びコンタクト層１０５といった半導体薄膜を、順次結晶成長した構造を有する。ｎ型クラッド層１０３にはｎ型ドーパントが、またｐ型クラッド層１０４にはｐ型ドーパントがそれぞれドーピングされており、発生したキャリアは活性層１０６へ供給されて再結合し、発光する。

この半導体エピタキシャルウェハ１００には、半導体エピタキシャル層１０２を成長した直後に、ＭＯＶＰＥ法の使用原料の一つであるトリメチルインジウムを高温環境下で供給し、半導体エピタキシャルウェハ１００の表面、つまり上記半導体薄膜の最表層であるコンタクト層１０５の表面に、トリメチルインジウムを高温環境下で噴き付け、これによりインジウム１０８を多数付着させ、このインジウム１０８の付着された半導体薄膜の最表層上に、上部金属電極１０７を蒸着法により形成してある。

インジウム１０８は密着性が高い上に電気抵抗率が極めて低い材料である為、ＬＤ素子の電気的なデバイス特性に影響を与えずに、上部金属電極剥がれの不良発生率のみ低下させることが可能である。また、半導体エピタキシャル層の成長後に連続して行う為、新たに加工工程を増やす必要もなく、成長直後のきれいな表面に付着させているので、半導体エピタキシャル層１０２とインジウム１０８の密着性は非常に高い。

よってインジウム１０８を介在させることにより、半導体エピタキシャル層１０２と上部金属電極１０７間の密着性が向上し、金属電極の剥がれ難い半導体エピタキシャルウェハを実現することが出来る。また、この半導体エピタキシャルウェハを用いて、金属電極の剥がれ難いレーザダイオードや、発光ダイオードや、半導体電子回路用デバイス等を作製することができる。

インジウムを付着させる手段としては、上記のように半導体エピタキシャルウェハの表面、つまり上記半導体薄膜の最表層の表面に、トリメチルインジウムを高温環境下で噴き付けて、インジウムを付着させる方法の他、半導体エピタキシャルウェハの表面、つまり上記半導体薄膜の最表層の表面に、ガス状のインジウムを噴き付けて、インジウムを付着させる方法も採用することができる。

次に、本発明の実施例を説明する。

作製する半導体エピタキシャルウェハは、図１に示すＬＤ用の半導体エピタキシャル層（半導体薄膜の積層構造）１０２を有する半導体エピタキシャルウェハ１００とした。

まず、ＭＯＶＰＥ法により、半導体基板１０１上に、ＬＤ用の半導体エピタキシャル層１０２として、ｎ型クラッド層１０３、活性層１０６、ｐ型クラッド層１０４及びコンタクト層１０５といった半導体薄膜を、順次結晶成長した。ＭＯＶＰＥ法で使用する原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アルシン（ＡｓＨ₃）、ホスフィン（ＰＨ₃）、ジエチルジンク（ＤＥＺ）、ジシラン（Ｓｉ₂Ｈ₆）とした。これらの原料を用いて半導体基板１０１上にＬＤ用の半導体エピタキシャル層１０２を成長した。

次に、この半導体エピタキシャルウェハ１００の上面、つまり半導体薄膜の最表層であるコンタクト層１０５の表面全体に、上部金属電極１０７を形成した。又、半導体エピタキシャルウェハ１００の裏面つまり半導体基板１０１側には、下部金属電極１０９を形成した。この金属電極形成工程では、上部金属電極１０７としてＡｕＺｎ−Ｎｉ−Ａｕの積層電極を、基板裏面に下部金属電極１０９としてＡｕＧｅを蒸着法にて形成した。

そして、この金属電極付きのＬＤ用の半導体エピタキシャルウェハにつき、半導体基板１０１の面方位を異ならせた三品種Ａ、Ｂ、Ｃを試作し、これらに対して本発明の効果の比較を行うこととした。

品種Ａ：半導体基板の面方位が（１００）０°の品種

品種Ｂ：半導体基板の面方位が（１００）５°の品種

品種Ｃ：半導体基板の面方位が（１００）１５°の品種

まず、ＬＤ用の半導体エピタキシャル層１０２を成長した後、トリメチルインジウム（ＴＭＩ）のみを高温環境下で噴き付けて半導体エピタキシャルウェハ１００の表面に供給した。トリメチルインジウムは加熱により十分に分解されており、図２（ａ）（ｂ）に示すように、半導体エピタキシャルウェハ１００の表面、つまり半導体エピタキシャル層１０２の最表層（コンタクト層１０５）の表面にインジウム１０８のみが付着する。

ここで図２（ａ）は半導体基板の面方位が（１００）０°の品種Ａの場合を、また図２（ｂ）は半導体基板の面方位が（１００）面から５°、１５°傾けてある品種Ｂ、品種Ｃの場合を示す。

次に、上記三品種Ａ、Ｂ、Ｃに対して、トリメチルインジウム（ＴＭＩ）の供給時間を変化させた場合に、上部金属電極の電極剥がれの不良発生率がどのようになるかを比較した。

図３にこのトリメチルインジウムの供給時間と不良発生率の関係を示す。ここではトリメチルインジウムの供給時間を２分、４分、８分と変化させ、実施例１〜３の半導体エピタキシャルウェハとした。またトリメチルインジウムの供給時間を０分（従来条件）とする、つまりトリメチルインジウムを供給しなかった従来例の半導体エピタキシャルウェハも作製した。

トリメチルインジウムを供給しない従来品（従来例）での上部金属電極剥がれによる不良発生率を１００％とし、これに対する本発明品（実施例１〜３）のそれぞれの不良発生率を示している。三品種Ａ、Ｂ、Ｃのどの品種においても、トリメチルインジウム（ＴＭＩ）の供給時間が長いほど、不良発生率が低下している。つまり実施例１（ＴＭＩ供給時間２分）、実施例２（ＴＭＩ供給時間４分）、実施例３（ＴＭＩ供給時間８分）の順に不良発生率が低下しており、品種Ｃに関してはＴＭＩ供給時間８分において約２１％まで低下している。また、三品種Ａ、Ｂ、Ｃの品種間でも傾向があり、品種Ｃ＞品種Ｂ＞品種Ａの順で不良発生率の低下する割合が大きくなっている。

上記の如く不良発生率に違いが生じる理由について述べる。

図２（ａ）に示すように、品種Ａの半導体エピタキシャルウェハの表面は（１００）面そのものであるため、結晶格子レベルでも非常に平坦な状態になっている。このような状態ではかえってインジウムは付着しにくい。しかし、品種Ｂ、Ｃの半導体エピタキシャルウェハでは、半導体基板の面方位が（１００）面から５°、１５°傾けてあるため、図２（ｂ）に示すように、表面に結晶格子レベルの凹凸があり、この凹凸にインジウムが多数付着し、これが金属電極との接着性を高めているものと考えられる。

以上の試作実験から、エピタキシャル層成長直後にトリメチルインジウム（ＴＭＩ）を表面に供給してインジウムを付着させることで、金属電極が剥がれにくい半導体エピタキシャルウェハを作製できることが確認された。

上記実施例では、ＬＤ用の半導体エピタキシャルウェハを例にして説明したが、本発明はＬＤ用の半導体エピタキシャルウェハに限定されるものではなく、発光ダイオード用の半導体エピタキシャルウェハや、電子回路デバイス用の半導体エピタキシャルウェハにも適用することができる。

また上記実施例では、トリメチルインジウム（ＴＭＩ）を高温環境下で噴き付ける方法でインジウムを付着させたが、トリメチルインジウム（ＴＭＩ）の代わりに金属インジウムを気化させたインジウムガスを噴き付けける方法でインジウムを付着させてもよい。

本発明のＬＤ用の半導体エピタキシャルウェハの構造を示す模式図である。 本発明のＬＤ用の半導体エピタキシャルウェハの構造を結晶格子の状態を考慮して示した模式図で、（ａ）は半導体基板の面方位が（１００）０°の場合を、また（ｂ）は（１００）面から５°、１５°傾けてある場合を示す図である。 本発明におけるＬＤ用の半導体エピタキシャルウェハの上部金属電極の剥がれによる不良発生率を、従来品の場合と比較して示した図である。 従来のＬＤ用の半導体エピタキシャルウェハの構造を示した模式図である。

符号の説明

１００ 半導体エピタキシャルウェハ
１０２ 半導体エピタキシャル層
１０１ 半導体基板
１０３ ｎ型クラッド層
１０４ ｐ型クラッド層
１０５ コンタクト層
１０６ 活性層
１０７ 上部金属電極
１０８ インジウム
１０９ 下部金属電極

Claims (5)

1. 半導体基板上に、エピタキシャル成長法を用いて成長した半導体薄膜を有する半導体エピタキシャルウェハにおいて、
   半導体エピタキシャルウェハの表面である前記半導体薄膜の最表層の表面に、インジウムを付着させたことを特徴とする半導体エピタキシャルウェハ。
2. 半導体基板上に、エピタキシャル成長法を用いて成長した半導体薄膜を有する半導体エピタキシャルウェハにおいて、
   半導体エピタキシャルウェハの表面である前記半導体薄膜の最表層の表面にインジウムを付着させ、このインジウムの付着された前記半導体薄膜の最表層上に金属電極を設けたことを特徴とする半導体エピタキシャルウェハ。
3. 半導体基板上に、半導体薄膜をエピタキシャル成長し、その半導体エピタキシャル層上に金属電極を設けた半導体素子において、
   上記半導体エピタキシャル層と金属電極との間にインジウムを介在させて密着性を高めたことを特徴とする半導体素子。
4. 請求項３記載の半導体素子において、
   上記半導体エピタキシャル層がレーザダイオード又は発光ダイオードの半導体薄膜の積層構造であることを特徴とする半導体素子。
5. 請求項３記載の半導体素子において、
   上記半導体エピタキシャル層が半導体電子回路用デバイスの半導体薄膜の積層構造であることを特徴とする半導体素子。

Images