JP2006527536A - Dc放電回路および利得制御回路を備えるデジタルベースバンド受信機 - Google Patents
Dc放電回路および利得制御回路を備えるデジタルベースバンド受信機 Download PDFInfo
- Publication number
- JP2006527536A JP2006527536A JP2006514303A JP2006514303A JP2006527536A JP 2006527536 A JP2006527536 A JP 2006527536A JP 2006514303 A JP2006514303 A JP 2006514303A JP 2006514303 A JP2006514303 A JP 2006514303A JP 2006527536 A JP2006527536 A JP 2006527536A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- hpf
- real
- imaginary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/008—Compensating DC offsets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
無線通信信号を受信して処理するデジタルベースバンド(DBB)受信機。DBB受信機は、少なくとも1つの低雑音増幅器(LNA)、少なくとも1つの復調器、直流(DC)放電回路およびLNA制御回路を含む。LNAは通信信号を選択的に増幅する。復調器は、LNAから通信信号を受信したことに応答して、実信号および虚信号パス上で、それぞれ、アナログ実信号および虚信号成分を出力する。DC放電回路は、実信号および虚信号パスの少なくとも1つに蓄積するDCを選択的に放電する。LNA制御回路は、LNAをオンまたはオフにする。
Description
本発明は、一般に、無線通信システムにおける受信機設計に関する。より詳細には、利得を調整し、アナログ無線受信機によって処理される実信号および虚信号成分に導入される直流(DC)オフセットを補正するのに使用されるデジタル信号処理(DSP)技術に関する。
従来方式の受信機では、アナログ/デジタル変換器(ADC)によって受け取られる瞬間電力および平均電力を測定するのにアナログ利得制御(AGC)ループが用いられる。平均電力に基づき、ADCへの入力がその所定のダイナミックレンジ内に留まるようにアナログ回路の利得が調整される。そのような従来方式の受信機では、利得は、利得を調整するときに不要な遅延を生じるフィードバックループによって制御される。
図1に示すように、従来方式の無線周波数(RF)受信機100は、アナログ無線受信機102、少なくとも1つのアナログ/デジタル変換器(ADC)104、ならびに瞬間電力および平均電力を測定するアナログ利得制御ループを含む。アナログ利得制御ループは、電力推定器106、ループフィルタ108(LPFなど)、加算器110、ルックアップテーブル(LUT)112、デジタル/アナログ変換器(DAC)114および利得制御回路116を含む。加算器110は、所定の値−Prefを持つ基準信号をループフィルタの出力に加算する。加算器110の出力における誤差電圧は、平均入力電力がPrefの値に達したときに0になる。
アナログ無線受信機102は、無線通信信号を受信するアンテナ125と、帯域フィルタ130と、低雑音増幅器(LNA)135と、オプションの第2のフィルタ140(帯域フィルタなど)と、2つの出力150、155を持つ復調器145と、位相ロックループ(PLL)160と、アナログ実信号パスのローパスフィルタ(LPF)165Aと、アナログ虚信号パスのLPF 165Bと、少なくとも1つの実信号パスの増幅器170Aと、少なくとも1つの虚信号パスの増幅器170Bと、少なくとも1つのアナログ実信号ハイパスフィルタ(HPF)回路175Aと、少なくとも1つのアナログ虚信号パスのHPF回路175Bとを含む直接変換受信機である。増幅器170A、170Bのそれぞれは、RF受信機100のアナログ領域にある高利得段を含む。
PLL 160は、復調器145の2つの出力150、155を制御するための局部発振器(LO)信号を生成する。出力150は無線通信信号の実信号成分を出力する復調器145の同相(I)出力である。出力155は無線通信信号の虚信号成分を出力する復調器145の直交(Q)出力である。アナログLPF 165A、165Bは、それぞれ、IおよびQ出力150、155の帯域幅選択性を制御する。次いで、アナログLPF 165A、165Bの出力は、それぞれ、増幅器170A、170Bによって増幅される。
高利得要件のせいで、アナログ無線受信機102には、各増幅器170A、170Bの後にキャパシタを備えるために、それぞれ、アナログHPF回路175A、175Bが含まれ、それによって増幅器170A、170BはAC結合され、DCオフセットを防ぐためにいかなる残余直流(DC)も除去される。アナログHPF回路のそれぞれ175A、175Bは、信号入力、信号出力、信号入力を信号出力に接続する少なくとも1つのコンデンサC1、C2、およびコンデンサの出力をアース接続する少なくとも1つの抵抗器R1、R2を備え、これによってR/Cフィルタを形成する。アナログHPF回路175A、175Bは、実信号および虚信号成分に関連付けられた周波数領域応答の低域の部分(50kHz未満など)のスペクトル形状を変更する(すなわち、エネルギを低減する)。
図1の従来方式のRF受信機100では、ADC104はアナログHPF回路175A、175Bの出力に接続される。アナログHPF回路175A、175Bは、ADC104でサンプリングされる前にアンテナ125が受信する無線通信信号のスペクトル形状を保証するために利用される。ADC104は、デジタルIおよびQ出力180、185を、例えば、I2+Q2が計算される関数などを実行する電力推定器106に出力する。
RF受信機100では、アンテナ125で受信される信号の利得の大きな変化に応答するように増幅器170A、170Bの利得を調整するのに必要な反応時間は相当な長さになる。増幅器170A、170Bの利得調整は、電力推定器106、ループフィルタ108、加算器110、ルックアップテーブル(LUT)112、デジタル/アナログ変換器(DAC)114および利得制御回路116を含むフィードバックループに基づくものである。加算器110によって基準電力(PREF)値がループフィルタの出力から減算されて、誤差信号118が生成される。誤差信号118に基づき、LUT 112は、DAC114を、利得制御回路116が増幅器170A、170Bの利得をしかるべく調整するような所定の設定に設定する。さらに、アナログ無線受信機102のアンテナ125で受信される入力信号変動の潜在的範囲は非常に大きくなり得る(75dBダイナミックレンジなど)ため、非常な大容量および高価なADC104(例えば、1ビット当たり6dBのダイナミックレンジを提供するために13ビットを持つもの)が必要とされる。また、ADC104は相当な電力も消費する。
前述の不利点を伴わずにDCオフセット消去および利得制御に対処する方法を提供することが望ましい。
本発明は、無線通信信号を受信して処理するデジタルベースバンド(DBB)受信機である。DBB受信機は、少なくとも1つの低雑音増幅器(LNA)、少なくとも1つの復調器、直流(DC)放電回路およびLNA制御回路を含む。LNAは、通信信号を選択的に増幅する。復調器は、LNAから通信信号を受信したことに応答して、実信号および虚信号パス上で、それぞれ、アナログ実信号および虚信号成分を出力する。DC放電回路は、実信号および虚信号パスの少なくとも1つに蓄積するDCを選択的に放電する。LNA制御回路は、LNAをオンまたはオフにする。
DBB受信機は、さらに、実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および虚信号パスに接続される第2のHPF回路も含み得る。第1および第2のHPF回路のそれぞれは、少なくとも1つのコンデンサ、少なくとも1つの抵抗器、および抵抗器と並列接続の少なくとも1つのトランジスタを含み得る。各トランジスタは、DC放電回路によって、それぞれのコンデンサからアースに蓄積されたDCを選択的に流すように制御され得る。
これとは別に、第1および第2のHPF回路のそれぞれは、少なくとも1つのコンデンサ、少なくとも1つの抵抗器、および抵抗器と並列接続の少なくとも1つのスイッチを含むこともできる。各スイッチは、DC放電回路によって、それぞれのコンデンサからアースに蓄積されたDCを選択的に流すように制御され得る。
DBB受信機は、さらに、第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、および第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路も含み得る。DBB受信機は、さらに、第1および第2のデジタル利得回路のそれぞれの出力、DC放電回路への入力およびLNA制御回路への入力と通信するDCオフセットおよび正規化補正モジュールを含み得る。DCオフセットおよび正規化補正モジュールは、DBB受信機の出力を一定の出力電力レベルに維持するように構成され得る。
本発明のより詳細な理解は、例として提示され、添付の図面と併せて理解される、以下の好ましい実施例の説明から得ることができる。
好ましくは、本明細書で開示する方法およびシステムは、無線送信/受信ユニット(WTRU)に組み込まれる。以下において、WTRUには、それだけに限らないが、ユーザ機器、移動局、固定または移動加入者ユニット、ページャ、または無線環境で動作することのできる他の任意の種類の機器が含まれる。本発明の機能は、集積回路(IC)に組み込まれ得るか、または多数の相互接続された構成部品を備える回路として構成され得る。
本発明は、時分割複信(TDD)、時分割多重アクセス方式(TDMA)、周波数分割複信(FDD)、符合分割多重アクセス方式(CDMA)、CDMA2000、時分割同期CDMA(TDSCDMA)、および直交周波数分割多重化(OFDM)を使用する通信システムに適用されるが、他の種類の通信システムにも適用できると想定される。
図2A、2B、2Cおよび2Dには、総合すれば、本発明の好ましい実施形態に従って動作するデジタルベースバンド(DBB)受信機200の全体アーキテクチャが示されている。入力を正規化するのにマッピングが使用される。受信機200は、アナログ無線受信機202(図2A参照)、実信号パスのデジタル利得制御回路205A、虚信号パスのデジタル利得制御回路205B、それぞれのLPF 245A、245B、デジタル直流(DC)オフセットおよび正規化補正モジュール300、DC放電フラグ回路250およびLNA制御回路275(図2B参照)を含む。DC放電フラグ回路250は、所定の閾値を上回ったときに、実信号および虚信号成分パスに蓄積されたDCを流し出すのに使用される。さらに、アナログ無線受信機202への入力電力が非常に低い場合、LNA制御回路275はLNA135をオンにし、アナログ無線受信機202への入力電力が非常に高い場合、LNA制御回路275はLNA135をオフにする。
受信機200では、図1に示す従来技術のシステム100で使用されるようなDACを使用しない正規化プロセスを使ってフルダイナミックレンジが提供される。
図2Aに示すように、アナログ無線受信機202は、無線通信信号を受信するアンテナ125と、帯域フィルタ130と、LNA135と、オプションの第2のフィルタ140(帯域フィルタなど)と、2つの出力150、155を持つ復調器145と、PLL 160と、アナログ実信号パスのLPF 165Aと、アナログ虚信号パスのLPF 165Bと、少なくとも1つの実信号パスの増幅器170Aと、少なくとも1つの虚信号パスの増幅器170Bと、少なくとも1つのアナログ実信号パスのハイパスフィルタ(HPF)回路175Aと、少なくとも1つのアナログ虚信号パスのHPF回路175Bとを含む直接変換受信機である。増幅器170A、170Bのそれぞれは、アナログ無線受信機202のアナログ領域にある高利得段を含む。HPF回路175A、175Bのそれぞれは、少なくとも1つのコンデンサC1、C2、少なくとも1つの抵抗器R1、R2、および、それぞれのコンデンサC1、C2のDCオフセット蓄積を除去するためにその出力を選択的にアースする少なくとも1つのトランジスタT1、T2を含む。これとは別に、1つ以上のスイッチを使って、HPF回路175A、175BのコンデンサC1、C2の出力をアースに短絡させることもできる。
図2Bに示すように、デジタルDCオフセットおよび正規化補正モジュール300は、LPF 245Aを介して実信号パスのデジタル利得制御回路205Aに接続された実信号入力305と、LPF 245Bを介して虚信号パスのデジタル利得制御回路205Bに接続された虚信号310とを備える。デジタルDCオフセットおよび正規化補正モジュール300は、さらに、実および虚補正信号出力380、390を含む。また、デジタルDCオフセットおよび正規化補正モジュール300は、実信号パス305のためのDC推定信号392、虚信号パス310のためのDC推定信号394、および大きさ推定信号396も出力する。DC推定信号392、394は、DC放電フラグ回路250によって受け取られ、次いで、DC放電フラグ回路250は、図2Aに示すアナログ無線受信機202のC1およびC2上のDCを放電すべきであると判定されると、制御信号を出力する。大きさ推定信号396はLNA制御回路275によって受け取られ、次いで、LNA制御回路275は、図2Aに示すアナログ無線受信機202のLNA135をオンまたはオフにする制御信号を出力する。
図2Bを参照すると、デジタル利得制御回路205A、205Bのそれぞれは、対数増幅器210A、210B、または、アナログ無線受信機202から受信された入力アナログ信号をより広いダイナミックレンジからより低いダイナミックレンジに圧縮する既知の圧縮特性を持つ他の増幅器を含む。換言すると、対数増幅器210A、210Bは、アナログ実(I)および虚(Q)信号成分に、それらの大きさに従って特定のレベルの増幅を適用する。デジタル利得制御回路205A、205Bのそれぞれは、さらに、ADC 215A、215B、ルックアップテーブル(LUT)220A、220B、および結合器225A、225Bを含む。LUT 220A、220Bは、以前に取り込まれた圧縮曲線データに基づいて変換されたデジタル信号を伸張させるのに使用される逆対数関数を提供する。ADC 215A、215Bは、アナログ実信号および虚信号成分のデジタル領域を復号化するために、対数増幅器210A、210Bの出力をデジタル化し、LUTまたは逆対数関数225A、225Bにデジタル化された出力を提供する。ADC 215A、215Bの出力は、(2*n−1)ビット信号を生成することで線形スケールに変換される。既存の利得が飽和を促すのに十分でない場合には、各対数増幅器215A、215Bの前に1つ以上の追加利得段を加えることが必要とされ得る。結合器225A、225Bは、LUT 220A、220Bのデジタル化出力を、対数増幅器210A、210Bの飽和出力によって提供される符号ビット230A、230Bと結合して、デジタル実信号成分235およびデジタル虚信号成分240を生成する。符号ビット230A、230Bは、それぞれ、対数増幅器210A、210Bの飽和出力から作成される。
デジタル利得制御回路205A、205Bは、チャネル損失変動を補正し、着信信号の大きいダイナミックレンジ(例えば、−100dBmから−25dBmまで)をサポートするのに使用される。また、デジタル利得制御回路205A、205Bは、ADC 215A、215Bを動作させるのに必要とされるビット数を最小限にするのにも使用され、信号エンベロープをひずませることなく、迅速にチャネル損失変動を効率よく補正するように設計される。デジタル利得制御回路205A、205Bは、dB/V単位で線形応答を持つ。閉ループシステムにおいて、デジタル利得制御回路205A、205Bは、安定性、整定時間、オーバーシュートなどの機能を維持するのに使用される。
図2Cに、デジタルDCオフセットおよび正規化補正モジュール300のアーキテクチャを示す。デジタルDCオフセットおよび正規化補正モジュール300は、実信号および虚信号成分入力305、310、加算器315、320、325、330、乗算器335、340、遅延ユニット345、350、DC推定器355、360、絶対電力推定器365、大きさ推定器370および逆関数ユニット375を含む。実(I)信号成分入力305は、遅延ユニット345、DC推定器355および加算器315の入力に接続される。虚(Q)信号成分入力310は、遅延ユニット350、DC推定器360および加算器320の入力に接続される。
DC推定器355は、加算器315、325の入力、およびDC放電フラグ回路250に信号392を出力する。加算器325は、遅延ユニット345によって出力される遅延実信号成分348から信号392を減算し、DCオフセットなしの結果実信号328を出力する。DC推定器360は、加算器320、330の入力、およびDC放電フラグ回路250に信号394を出力する。加算器330は、遅延ユニット350によって出力される遅延実信号成分352から信号394を減算し、DCオフセットなしの結果虚信号332を出力する。DC推定器355、360のそれぞれは、相当量の収束時間を要する。ゆえに、遅延ユニット355、360は、それぞれ、実信号および虚信号成分入力305、310のDCレベルの推定を生成する際の遅延を補正するのに使用される。
信号392が、実(I)または虚(Q)信号成分入力305、310のDCレベルが所定値を超えていることを示すと、DC放電フラグ回路は、アナログ無線受信機202のトランジスタT1、T2に、コンデンサC1、C2に蓄積されたいかなるDCも放電させる。
一実施形態では、アナログ無線受信機202で使用されるトランジスタT1、T2に代わり、コンデンサC1、C2に蓄積されるDCを選択的にアース放電させるためのスイッチを使用できる。別の実施形態では、本発明がタイムスロットを使用するシステム(TDD、TDMAなど)によって実施されるとき、データの送信が妨害されないように、コンデンサC1およびC2の放電が、タイムスロット間に生じるガード期間にのみ行われる。
さらに図2Cを参照すると、DC推定器355の出力が、加算器315によって実(I)信号成分入力305から減算され、加算器315は、結果318を絶対電力推定器365に出力する。DC推定器360の出力368は、加算器320によって虚(Q)信号成分入力310から減算され、加算器320は、結果322を絶対電力推定器365に出力し、絶対電力推定器365は結果318および322に基づく関数(
など)を実行する。絶対電力推定器の出力は大きさ推定器に供給され、大きさ推定器は、平均大きさ推定信号396(
など)を、LNA制御回路275および逆関数ユニット375に出力し、逆関数ユニットは、出力電力が一定レベルに維持されるような推定電力の逆関数(
など)を求める。
逆関数ユニット375は、乗算器335、340それぞれの入力に逆電力推定信号376、378を出力する。乗算器335は、結果信号328に信号376を掛けて補正実信号成分出力380を生成する。乗算器340は、結果信号332に信号376を掛けて補正虚信号成分出力380を生成する。
図2Dに、DC放電フラグ回路250のアーキテクチャを示す。DC放電フラグ回路250は、実および虚大きさ検出器255、260、DC電力推定器265、およびDC電力推定器の出力を所定の閾値K1と比較する比較器270を含む。比較器270は、DC電力推定器の出力が所定の閾値K1を超えると、アナログ無線受信機202のスイッチS1、S2を閉じさせる制御信号を選択的に出力する。
以上、本発明を好ましい実施形態を参照して具体的に図示し、説明したが、前述の本発明の範囲を逸脱することなく、本発明に様々な形式および内容の変更が加えられ得ることを、当業者は理解するであろう。
Claims (38)
- (a)着信信号を増幅する増幅手段、
(b)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成する手段、
(c)該信号成分をデジタル化する手段、
(d)該デジタル化成分の夫々に在る直流(DC)の推定値を提供する手段、
(e)該デジタル化信号成分の夫々から前記DC推定値を減算して、調整された実信号成分および調整された虚信号成分を提供する手段、
(f)該調整された両信号成分の絶対電力および大きさの推定値を提供する手段、および、
(g)該推定値に基づいて前記増幅手段をイネーブルし、またはディセーブルする手段
を備えることを特徴とするデジタルベースバンド(DBB)受信機。 - 着信信号を受信して処理するデジタルベースバンド(DBB)受信機において、
(a)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成すること、
(b)該信号成分をデジタル化すること、
(c)該デジタル化成分の夫々に在る直流(DC)の推定値を提供すること、
(d)該デジタル化信号成分の夫々から前記DC推定値を減算して、調整された実信号成分および調整された虚信号成分を提供すること、
(e)該調整された両信号成分の絶対電力および大きさの推定値を提供すること、および、
(f)該推定値に基づいて前記着信信号を選択的に増幅すること
を含むことを特徴とする方法。 - 着信信号を受信して処理するデジタルベースバンド(DBB)受信機であって、
(a)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成する手段、
(b)該信号成分をデジタル化する手段、
(d)該デジタル化成分の夫々に在る直流(DC)の推定値を提供する手段、
(d)該DC電力推定値を所定の値と比較する手段、および、
(e)該DC電力推定値と該所定の値の差に基づいて前記デジタル化成分からDCを選択的に放電する手段
を備えることを特徴とする受信機。 - 着信信号を受信して処理するデジタルベースバンド(DBB)受信機において、
(a)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成すること、
(b)該信号成分をデジタル化すること、
(c)前記デジタル化成分の夫々に在る直流(DC)電力の推定値を提供すること、
(d)該DC電力推定値を所定の値と比較すること、および、
(e)該DC電力推定値と該所定の値の差に基づいて前記デジタル化成分からDCを選択的に放電すること
を含むことを特徴とする方法。 - (a)着信信号を増幅する増幅手段、
(b)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成する手段、
(c)該信号成分をデジタル化する手段、
(d)該デジタル化成分の夫々に在る直流(DC)の推定値を提供する手段、
(e)該デジタル化信号成分の夫々から前記DC推定値を減算して、調整された実信号成分および調整された虚信号成分を提供する手段、
(f)該調整された両信号成分の絶対電力および大きさの推定値を提供する手段、および、
(g)該推定値に基づいて前記増幅手段をイネーブルし、またはディセーブルする手段
を備えることを特徴とする無線送信/受信ユニット(WTRU)。 - 着信信号を受信して処理する無線送信/受信ユニット(WTRU)であって、
(a)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成する手段、
(b)該信号成分をデジタル化する手段、
(d)該デジタル化成分の夫々に在る直流(DC)の推定値を提供する手段、
(d)該DC電力推定値を所定の値と比較する手段、および、
(e)該DC電力推定値と該所定の値の差に基づいて前記デジタル化成分からDCを選択的に放電する手段
を備えることを特徴とするWTRU。 - (a)着信信号を増幅する増幅手段、
(b)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成する手段、
(c)該信号成分をデジタル化する手段、
(d)該デジタル化成分の夫々に在る直流(DC)の推定値を提供する手段、
(e)該デジタル化信号成分の夫々から前記DC推定値を減算して、調整された実信号成分および調整された虚信号成分を提供する手段、
(f)該調整された両信号成分の絶対電力および大きさの推定値を提供する手段、および、
(g)該推定値に基づいて前記増幅手段をイネーブルし、またはディセーブルする手段
を備えることを特徴とする集積回路。 - 着信信号を受信して処理する集積回路(IC)であって、
(a)該信号に基づいて実アナログ信号および虚アナログ信号成分を生成する手段、
(b)該信号成分をデジタル化する手段、
(d)該デジタル化成分の夫々に在る直流(DC)の推定値を提供する手段、
(d)該DC電力推定値を所定の値と比較する手段、および、
(e)該DC電力推定値と該所定の値の差に基づいて前記デジタル化成分からDCを選択的に放電する手段
を備えることを特徴とするIC。 - 無線通信信号を受信して処理するデジタルベースバンド(DBB)受信機であって、
(a)該信号を選択的に増幅する少なくとも1つの低雑音増幅器(LNA)、
(b)該LNAから前記通信信号を受信したことに応答して、アナログ実信号および虚信号成分を夫々実信号および虚信号パス上に出力する少なくとも1つの復調器、
(c)該実信号および虚信号パスの少なくとも1つに蓄積する直流を選択的に放電する直流(DC)放電回路、および、
(d)前記LNAをオンまたはオフにするLNA制御回路
を備えることを特徴とするDBB受信機。 - (e)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(f)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと並列の少なくとも1つのスイッチを含み、該スイッチは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項9のDBB受信機。 - (g)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(h)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(i)前記第1および第2のデジタル利得回路の夫々の出力、前記DC放電回路への入力、および前記LNA制御回路への入力と通信し、本DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項10のDBB受信機。 - (e)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(f)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサに接続される少なくとも1つのトランジスタを含み、該トランジスタは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項9のDBB受信機。 - (g)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(h)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(i)前記第1および第2のデジタル利得回路の夫々の出力、前記DC放電回路への入力、および前記LNA制御回路への入力と通信し、本DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項12のDBB受信機。 - 無線通信信号を受信して処理するデジタルベースバンド(DBB)受信機であって、
(a)該信号を受信したことに応答して、実信号および虚信号パス上に、夫々、アナログ実信号および虚信号成分を出力する少なくとも1つの復調器、および、
(b)該実信号および虚信号パスの少なくとも1つに蓄積する直流を選択的に放電する直流(DC)放電回路
を備えることを特徴とするDBB受信機。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと並列の少なくとも1つのスイッチを含み、該スイッチは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項14のDBB受信機。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力および前記DC放電回路への入力と通信し、本DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項15のDBB受信機。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと通信する少なくとも1つのトランジスタを含み、該トランジスタは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項14のDBB受信機。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力および前記DC放電回路への入力と通信し、本DBB受信機の出力を一定のレベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項17のDBB受信機。 - 無線通信信号を受信して処理する無線送信/受信ユニット(WTRU)であって、
(a)該信号を選択的に増幅する少なくとも1つの低雑音増幅器(LNA)、
(b)該LNAから前記通信信号を受信したことに応答して、アナログ実信号および虚信号成分を夫々実信号および虚信号パス上に出力する少なくとも1つの復調器、
(c)該実信号および虚信号パスの少なくとも1つに蓄積する直流を選択的に放電する直流(DC)放電回路、および、
(d)前記LNAをオンまたはオフにするLNA制御回路
を備えることを特徴とするWTRU。 - (e)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(f)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと並列の少なくとも1つのスイッチを含み、該スイッチは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項19のWTRU。 - (g)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(h)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(i)前記第1および第2のデジタル利得回路の夫々の出力、前記DC放電回路への入力、および前記LNA制御回路への入力と通信し、DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項20のWTRU。 - (e)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(f)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと通信する少なくとも1つのトランジスタを含み、該トランジスタは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項19のWTRU。 - (g)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(h)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(i)前記第1および第2のデジタル利得回路の夫々の出力、前記DC放電回路への入力、および前記LNA制御回路への入力と通信し、DBB受信機の出力を一定のレベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項22のWTRU。 - 無線通信信号を受信して処理する無線送信/受信ユニット(WTRU)であって、
(a)該信号を受信したことに応答して、アナログ実信号および虚信号成分を夫々実信号および虚信号パス上に出力する少なくとも1つの復調器、および、
(b)該実信号および虚信号パスの少なくとも1つに蓄積する直流を選択的に放電する直流(DC)放電回路
を備えることを特徴とするWTRU。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと並列の少なくとも1つのスイッチを含み、該スイッチは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項24のWTRU。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力および前記DC放電回路への入力と通信し、DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項25のWTRU。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと通信する少なくとも1つのトランジスタを含み、該トランジスタは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項24のWTRU。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力および前記DC放電回路への入力と通信し、DBB受信機の出力を一定のレベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項27のWTRU。 - 無線通信信号を受信して処理する集積回路(IC)であって、
(a)該信号を選択的に増幅する少なくとも1つの低雑音増幅器(LNA)、
(b)前記LNAから前記通信信号を受信したことに応答して、アナログ実信号および虚信号成分を夫々実信号および虚信号パス上に出力する少なくとも1つの復調器、
(c)該実信号および虚信号パスの少なくとも1つに蓄積する直流を選択的に放電する直流(DC)放電回路、および、
(d)前記LNAをオンまたはオフにするLNA制御回路
を備えることを特徴とするIC。 - (e)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(f)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと並列の少なくとも1つのスイッチを含み、該スイッチは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項29のIC。 - (g)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(h)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(i)前記第1および第2のデジタル利得回路の夫々の出力、前記DC放電回路への入力、および前記LNA制御回路への入力と通信し、DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項30のIC。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと通信する少なくとも1つのトランジスタを含み、該トランジスタは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項29のIC。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力、前記DC放電回路への入力、および前記LNA制御回路への入力と通信し、DBB受信機の出力を一定のレベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項32のIC。 - 無線通信信号を受信して処理する集積回路(IC)であって、
(a)該信号を受信したことに応答して、アナログ実信号および虚信号成分を夫々実信号および虚信号パス上に出力する少なくとも1つの復調器、および、
(b)該実信号および虚信号パスの少なくとも1つに蓄積する直流を選択的に放電する直流(DC)放電回路
を備えることを特徴とするIC。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと並列の少なくとも1つのスイッチを含み、該スイッチは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項34のIC。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力および前記DC放電回路への入力と通信し、DBB受信機の出力を一定の出力電力レベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項35のIC。 - (c)前記実信号パスに接続される第1のハイパスフィルタ(HPF)回路、および、
(d)前記虚信号パスに接続される第2のHPF回路をさらに備え、
前記第1および第2のHPF回路の夫々は、少なくとも1つのコンデンサおよび該コンデンサと通信する少なくとも1つのトランジスタを含み、該トランジスタは、前記DC放電回路によって、前記コンデンサから蓄積されたDCを選択的に流すように制御されることを特徴とする請求項34のIC。 - (e)前記第1のHPF回路に接続される入力を持つ第1のデジタル利得制御回路、
(f)前記第2のHPF回路に接続される入力を持つ第2のデジタル利得制御回路、および、
(g)前記第1および第2のデジタル利得回路の夫々の出力および前記DC放電回路への入力と通信し、DBB受信機の出力を一定のレベルに維持するDCオフセット/正規化補正モジュール
をさらに備えることを特徴とする請求項37のIC。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US47659303P | 2003-06-06 | 2003-06-06 | |
PCT/US2004/014108 WO2005002082A1 (en) | 2003-06-06 | 2004-05-06 | Digital baseband receiver with dc discharge and gain control circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006527536A true JP2006527536A (ja) | 2006-11-30 |
Family
ID=33551620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006514303A Withdrawn JP2006527536A (ja) | 2003-06-06 | 2004-05-06 | Dc放電回路および利得制御回路を備えるデジタルベースバンド受信機 |
Country Status (11)
Country | Link |
---|---|
US (2) | US7280812B2 (ja) |
EP (1) | EP1632039A4 (ja) |
JP (1) | JP2006527536A (ja) |
KR (3) | KR100749505B1 (ja) |
CN (1) | CN1802799A (ja) |
AR (1) | AR044593A1 (ja) |
CA (1) | CA2528339A1 (ja) |
MX (1) | MXPA05013197A (ja) |
NO (1) | NO20060057L (ja) |
TW (3) | TWI241783B (ja) |
WO (1) | WO2005002082A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010002839A3 (en) * | 2008-06-30 | 2010-04-08 | Viasat, Inc. | Method and apparatus for identifying and selecting proper cable connections |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7376200B2 (en) * | 2003-06-06 | 2008-05-20 | Interdigital Technology Corporation | Method and apparatus for suppressing carrier leakage |
US7280812B2 (en) * | 2003-06-06 | 2007-10-09 | Interdigital Technology Corporation | Digital baseband receiver with DC discharge and gain control circuits |
US7228120B2 (en) * | 2004-11-18 | 2007-06-05 | Freescale Semiconductor, Inc. | Circuit and method for reducing direct current biases |
GB2439866A (en) * | 2005-04-06 | 2008-01-09 | Siano Mobile Silicon Ltd | A method for improving the performance of OFDM receiver and a receiver using the method |
KR100735919B1 (ko) * | 2005-05-04 | 2007-07-06 | 삼성전자주식회사 | 영상신호 수신장치 및 그 제어방법 |
US7697614B2 (en) * | 2005-09-30 | 2010-04-13 | Freescale Semiconductor, Inc. | System and method for calibrating an analog signal path during operation in an ultra wideband receiver |
TWI327864B (en) * | 2006-11-28 | 2010-07-21 | Mstar Semiconductor Inc | Video automatic gain controlling circuit and related method of which |
US7693237B2 (en) * | 2007-02-14 | 2010-04-06 | Wilinx Corporation | Systems and methods for synchronizing wireless communication systems |
FR2916538B1 (fr) * | 2007-05-25 | 2010-09-10 | Thales Sa | Traitement des interferences d'un signal radiofrequence par inversion de puissance |
US8704654B1 (en) * | 2007-06-07 | 2014-04-22 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | Circuit for communication over DC power line using high temperature electronics |
KR20100096324A (ko) * | 2009-02-24 | 2010-09-02 | 삼성전자주식회사 | 무선통신 시스템에서 디지털 알에프 수신기 구조 및 동작 방법 |
AU2010339464B2 (en) | 2009-12-31 | 2014-10-09 | Ventana Medical Systems, Inc. | Methods for producing uniquely specific nucleic acid probes |
TWI427984B (zh) * | 2010-07-20 | 2014-02-21 | Ind Tech Res Inst | 電流式類比基頻裝置 |
AU2012228424B2 (en) | 2011-03-14 | 2015-05-07 | Ventana Medical Systems, Inc. | A method of analyzing chromosomal translocations and a system therefore |
KR101826036B1 (ko) | 2011-11-07 | 2018-02-07 | 삼성전자주식회사 | 랜덤화된 제어 펄스를 이용하는 직류 오프셋 제거 장치 및 방법 |
KR20130055247A (ko) * | 2011-11-18 | 2013-05-28 | 한국전자통신연구원 | 자동 이득 제어 장치,그 장치를 이용한 고차 직교 진폭 변조 기법을 사용하는 직교 주파수 분할 다중화 수신기,및 그 장치의 제조 방법 |
US8836424B2 (en) * | 2012-07-16 | 2014-09-16 | Intel Mobile Communications GmbH | Amplifier circuit, method and mobile communication device |
WO2017060397A1 (en) | 2015-10-09 | 2017-04-13 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Methods for predicting the survival time of subjects suffering from melanoma metastases |
US9847760B1 (en) * | 2016-06-13 | 2017-12-19 | Texas Instruments Incorporated | Switched capacitor gain stage |
EP3554556B1 (en) | 2016-12-19 | 2022-03-09 | Ventana Medical Systems, Inc. | Peptide nucleic acid conjugates |
CN110771034B (zh) * | 2017-06-30 | 2023-11-10 | 上海诺基亚贝尔股份有限公司 | 一种用于时分双工模式的功率放大电路 |
EP3727470A1 (en) | 2017-12-18 | 2020-10-28 | Ventana Medical Systems, Inc. | Peptide nucleic acid conjugates |
CN111404624A (zh) * | 2019-01-02 | 2020-07-10 | 全一电子股份有限公司 | 无线讯号强度侦测装置 |
CN111030713A (zh) * | 2019-10-30 | 2020-04-17 | 创达特(苏州)科技有限责任公司 | 一种抗瞬态脉冲干扰装置及方法 |
WO2023280790A1 (en) | 2021-07-05 | 2023-01-12 | INSERM (Institut National de la Santé et de la Recherche Médicale) | Gene signatures for predicting survival time in patients suffering from renal cell carcinoma |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5265792A (en) * | 1992-08-20 | 1993-11-30 | Hewlett-Packard Company | Light source and technique for mounting light emitting diodes |
DE69228816T2 (de) | 1992-10-28 | 1999-08-19 | Cit Alcatel | Offsetgleichspannungskorrektur für Direktmisch-TDMA-Empfänger |
ZA95605B (en) | 1994-04-28 | 1995-12-20 | Qualcomm Inc | Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver |
US5640698A (en) * | 1995-06-06 | 1997-06-17 | Stanford University | Radio frequency signal reception using frequency shifting by discrete-time sub-sampling down-conversion |
US5675287A (en) * | 1996-02-12 | 1997-10-07 | Motorola, Inc. | Digital DC correction circuit for a linear transmitter |
US7228109B2 (en) * | 2001-01-12 | 2007-06-05 | Silicon Laboratories Inc. | DC offset reduction in radio-frequency apparatus and associated methods |
WO2000072441A1 (en) | 1999-05-24 | 2000-11-30 | Level One Communications, Inc. | Automatic gain control and offset correction |
US6449465B1 (en) * | 1999-12-20 | 2002-09-10 | Motorola, Inc. | Method and apparatus for linear amplification of a radio frequency signal |
US6560448B1 (en) * | 2000-10-02 | 2003-05-06 | Intersil Americas Inc. | DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture |
US6694129B2 (en) * | 2001-01-12 | 2004-02-17 | Qualcomm, Incorporated | Direct conversion digital domain control |
US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
US6700514B2 (en) * | 2002-03-14 | 2004-03-02 | Nec Corporation | Feed-forward DC-offset canceller for direct conversion receiver |
US6985711B2 (en) * | 2002-04-09 | 2006-01-10 | Qualcomm, Incorporated | Direct current offset cancellation for mobile station modems using direct conversion |
US7280812B2 (en) * | 2003-06-06 | 2007-10-09 | Interdigital Technology Corporation | Digital baseband receiver with DC discharge and gain control circuits |
-
2004
- 2004-04-27 US US10/832,594 patent/US7280812B2/en not_active Expired - Fee Related
- 2004-05-06 KR KR1020057023413A patent/KR100749505B1/ko not_active IP Right Cessation
- 2004-05-06 KR KR1020077020354A patent/KR20070094868A/ko not_active Application Discontinuation
- 2004-05-06 EP EP04751475A patent/EP1632039A4/en not_active Withdrawn
- 2004-05-06 WO PCT/US2004/014108 patent/WO2005002082A1/en active Application Filing
- 2004-05-06 KR KR1020067002233A patent/KR20060064611A/ko not_active Application Discontinuation
- 2004-05-06 MX MXPA05013197A patent/MXPA05013197A/es not_active Application Discontinuation
- 2004-05-06 CN CNA2004800156550A patent/CN1802799A/zh active Pending
- 2004-05-06 CA CA002528339A patent/CA2528339A1/en not_active Abandoned
- 2004-05-06 JP JP2006514303A patent/JP2006527536A/ja not_active Withdrawn
- 2004-05-07 TW TW093112980A patent/TWI241783B/zh not_active IP Right Cessation
- 2004-05-07 TW TW093136653A patent/TW200531458A/zh unknown
- 2004-05-07 TW TW096116192A patent/TW200818727A/zh unknown
- 2004-06-03 AR ARP040101911A patent/AR044593A1/es active IP Right Grant
-
2006
- 2006-01-05 NO NO20060057A patent/NO20060057L/no unknown
-
2007
- 2007-09-25 US US11/904,063 patent/US20080020725A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010002839A3 (en) * | 2008-06-30 | 2010-04-08 | Viasat, Inc. | Method and apparatus for identifying and selecting proper cable connections |
US7999556B2 (en) | 2008-06-30 | 2011-08-16 | Viasat, Inc. | Method and apparatus for identifying and selecting proper cable connections |
TWI450456B (zh) * | 2008-06-30 | 2014-08-21 | Viasat Inc | 識別與選擇適合的纜線連接器的方法與系統 |
Also Published As
Publication number | Publication date |
---|---|
AR044593A1 (es) | 2005-09-21 |
TW200531458A (en) | 2005-09-16 |
TW200501603A (en) | 2005-01-01 |
KR20060064567A (ko) | 2006-06-13 |
CN1802799A (zh) | 2006-07-12 |
TWI241783B (en) | 2005-10-11 |
EP1632039A4 (en) | 2006-11-02 |
NO20060057L (no) | 2006-02-01 |
KR20070094868A (ko) | 2007-09-21 |
KR100749505B1 (ko) | 2007-08-17 |
KR20060064611A (ko) | 2006-06-13 |
US7280812B2 (en) | 2007-10-09 |
MXPA05013197A (es) | 2006-03-09 |
US20050003777A1 (en) | 2005-01-06 |
US20070010223A9 (en) | 2007-01-11 |
US20080020725A1 (en) | 2008-01-24 |
TW200818727A (en) | 2008-04-16 |
CA2528339A1 (en) | 2005-01-06 |
EP1632039A1 (en) | 2006-03-08 |
WO2005002082A1 (en) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100749505B1 (ko) | Dc 방전 및 이득 제어 회로를 갖는 디지털 베이스밴드 수신기 | |
TWI527410B (zh) | 自動增益控制電路以及包含自動增益控制電路之接收器與無線器件 | |
US6941112B2 (en) | Gain control amplification circuit and terminal equipment having the same | |
KR100329673B1 (ko) | 직각수신기에서dc오프세트소거및자동이득제어를위한방법및장치 | |
US7929650B2 (en) | AGC for narrowband receivers | |
US20060239380A1 (en) | Power control system for a continuous time mobile transmitter | |
US7257379B2 (en) | Compensating for analog radio component impairments to relax specifications | |
EP1201029A1 (en) | Automatic gain control and offset correction | |
US7203476B2 (en) | Method and apparatus for minimizing baseband offset error in a receiver | |
WO2006093012A1 (ja) | ダイバーシティ受信装置及びその利得調整方法 | |
US7936850B2 (en) | Method and apparatus for providing a digital automatic gain control (AGC) | |
JP3531571B2 (ja) | 振幅偏差補正回路 | |
KR20100081997A (ko) | 가변적 dc 이득을 가진 직접 변환 시스템에서의 효율적 dc 교정을 위한 방법 및 장치 | |
JP4350027B2 (ja) | 自動利得制御方式(agc)を備えた受信端の受信率改善装置及び方法 | |
JP2001086172A (ja) | 受信機 | |
KR100379490B1 (ko) | 디지털 티브이 수신기의 자동 이득 제어 장치 | |
JP4133599B2 (ja) | 受信システム | |
KR20070096030A (ko) | 증폭기의 인에이블 또는 디스에이블로 인해 통신 신호에간헐적으로 도입된 위상 편차를 보상하는 방법 및 시스템 | |
JPH11186946A (ja) | ダイバーシチ受信機およびこれら受信機に使用するagc回路 | |
KR20030006574A (ko) | Dc 오프셋 제거 회로 | |
JP2008109272A (ja) | 利得制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080724 |