JP2006526279A - 集積化されたドーピングチャネルを有するパラメタライズされた半導体複合構造体及びその製造方法及び使用 - Google Patents

集積化されたドーピングチャネルを有するパラメタライズされた半導体複合構造体及びその製造方法及び使用 Download PDF

Info

Publication number
JP2006526279A
JP2006526279A JP2006508111A JP2006508111A JP2006526279A JP 2006526279 A JP2006526279 A JP 2006526279A JP 2006508111 A JP2006508111 A JP 2006508111A JP 2006508111 A JP2006508111 A JP 2006508111A JP 2006526279 A JP2006526279 A JP 2006526279A
Authority
JP
Japan
Prior art keywords
composite structure
layer
electrically insulating
semiconductor
parameterized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006508111A
Other languages
English (en)
Inventor
フィンク ディートマー
ホッペ クルト
ペトロフ アレクサンダー
ファールナー ヴォルフガング
ウリャーシン アレクサンダー
シュタンスキ ベルンハルト
ザントキューラー ウルリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Hahn Meitner Institut Berlin GmbH
Original Assignee
Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Hahn Meitner Institut Berlin GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH, Hahn Meitner Institut Berlin GmbH filed Critical Helmholtz Zentrum Berlin fuer Materialien und Energie GmbH
Publication of JP2006526279A publication Critical patent/JP2006526279A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/12Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body in dependence upon absorption of a fluid; of a solid body in dependence upon reaction with a fluid, for detecting components in the fluid
    • G01N27/129Diode type sensors, e.g. gas sensitive Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/60Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation in which radiation controls flow of current through the devices, e.g. photoresistors
    • H10K30/65Light-sensitive field-effect devices, e.g. phototransistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211Fullerenes, e.g. C60
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30Coordination compounds
    • H10K85/311Phthalocyanine
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biochemistry (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
  • Weting (AREA)

Abstract

公知のパラメタライズされた半導体複合構造体はモノファンクショナルに作動する。同時に最大の普遍性において最大の柔軟性を実現するために、本発明のパラメタライズされた半導体複合構造体(TEMPOS)は、ドーピングチャネルとしてナノスケールの細孔(VP)及び電気的絶縁材料から成る層(EIL)の表面において細孔(VP)の間に導電性材料から成る高オーミック被覆層(ECM)を有し、電気的抵抗が発生され、この電気的抵抗は付加的な電荷担体の移動を半導体複合構造体(PSC)内の垂直方向にサポートし、しかし同じ側面の電極(o,w)の間で水平方向に阻止する。微分負性抵抗特性(NERPOS)も含みうる半導体複合構造体(TEMPOS)の機能調整のための基本的なパラメータは、細孔(VP)及び導電性材料(ECM)の形成に関連する。有利には、細孔(VP)はイオン照射とその後のエッチングによって作られ、エッチング持続時間が細孔深度及び細孔直径を決定する。導電性材料(ECM)は有利には導電性ナノクラスタ(DNP)又は湿度感応性フラーレン(MOSBIT)から成りうる。使用はアナログ及びデジタル方式のアクティブ及びパッシブな、熱的な、抵抗性の、容量性の、周波数依存性の、化学的な及び/又はradiation-resistantな特性を有する電子的な、オプトエレクトロニクス的な、hygroscopic electronicな及びセンサ半導体構成素子を含む。

Description

本発明は、選択可能なp又はnドーピング及び導電率を有する少なくとも1つの半導体基板及び実質的に垂直方向に集積されたドーピングチャネルを有する電気的絶縁材料から成るこれに隣接するプレーナ層を有するパラメタライズされた半導体複合構造体であって、ドーピングチャネルの中には選択可能な導電率を有する導電性材料が堆積されており、電荷担体は半導体複合構造体の中を移動し、電気的絶縁材料から成る層及び半導体基板の上の複数の電極から成る電気的接続部を有する半導体複合構造体に関し、さらにこの構造体の製造のための方法及び使用に関する。
現代の半導体構成素子において実現される半導体複合構造体は、日常生活からもはや無視できない。それらはデータ処理、通信、マルチメディアに、そして日常生活の大抵の機器に使用されている。集積回路における半導体構成素子の小型化は今日のコンピュータ及び現代のデータ通信を可能にする。さらに、高速度エレクトロニクス及びオプトエレクトロニクスのための半導体複合構造体が開発される。しかし、半導体複合構造体の進む小型化によって新たな効果がもたらされる。数ナノメートルを有する構造体の僅少な寸法のために、これらの構造体における電荷担体のダイレクトな量子化が観察されうるのである。
従来技術では、その単一機能によって整理される様々な半導体複合構造体が公知である。大きなグループを電界効果トランジスタFETが形成する。この電界効果トランジスタFETは、半導体複合構造体の場合には複合に対して「J」で特徴付けられる。この場合、1つ又は複数のゲート電極が電圧制御式で又は非限定的に(「フローティング」)ソースドレイン電流をコントロールする。ただ一つの電流路しか存在しない。ソースドレインチャネルに埋め込まれたナノグリッドの形のゲート電極はJFET機能を改善しうる。
US−PS5359214からは改善されたトランスコンダクタンスを有するJFETが公知であり、このJFETではシリコン基板上に他のドーピングの更に別のシリコン層(「エピレイヤ」)が堆積されており、このシリコン層が細孔として導電性シリコンチャネルを含んでおり、全ての細孔が同一の電位にある。これはすなわち(細孔を有するn型半導体/p型半導体)タイプ又は(細孔を有するp型半導体/n型半導体)タイプの半導体複合構造体である。細孔内張り(Porenauskleidung)はもっぱら基板及びエピレイヤ材料の反転ドーピングによって達成される。電荷誘導の主方向は細孔に対して半径方向に経過する。シリコン層内への細孔の形成によって、なるほどトランスコンダクタンスは増大されるが、他方で線路断面積は低減され、従って同様に細孔抵抗も高まる。この公知の複合構造体における細孔の目的は、細孔の周囲の誘導される空間電荷によってシリコン内の導電性ソースドレインチャネルが誘導によって開かれるか又は閉じられる。US−PS5111254からは同様にJFETが公知であり、このJFETの電荷担体降伏(「アバランシェ降伏」)が改善される。この公知の半導体複合構造体は(細孔を有する絶縁性の基板/半導体)タイプの構造体である。それゆえ、細孔は導電性半導体チャネル内に「フローティングゲート」として埋め込まれる。最後にUS−PS4482907にはゲート電極の作用が導電性ソースドレインチャネル内へのこのゲート電極の管状延長部によって改善されるJFETが記述される。これは(細孔を有する絶縁性の基板/半導体)タイプの構造体である。それゆえ、細孔は半導体層の導電性ソースドレインチャネル内に制御手段として導入される。
半導体複合構造体の第2の大きなグループでは、任意の個数のダイオード、コンデンサ又は抵抗のような様々な電気的構成素子が単純にパラレルに接続され、これによって同一の電位に置かれる。このような半導体複合構造体はマトリクス及びこのマトリクス内に含まれる導電性素子、とりわけナノワイヤを示す。マトリクスとナノワイヤとの間にさらに薄い絶縁層が存在する場合、コンデンサが得られる。マトリクスがn型の、ナノワイヤがp型の半導体(又はその逆)である場合には、マトリクスとナノワイヤとの間の接合部はダイオードとして作用する。これはゲート電極を設けることによってシンプルなFETに変化する。
このようなコンセプトはUS2002/0192441A1からナノコンポジット(Nanokomposit)の形式で公知であり、このナノコンポジットは多孔質材料の中に導電材料を堆積することによって製造される。全く電気な接続部を設けることによって様々な機能が達成されるが、この場合単に唯一の電気的にアクティブなナノ構造のフィルム層が存在するだけである。とりわけ無機半導体ワイヤが他の有機半導体から成るマトリクス内に埋め込まれる(有機基板/無機細孔タイプ)。記述されたFETではソースドレインチャネルが多数のパラレルなシリコンニードルとして設計される。導電性ニードルの優先方向は示されていないが、当然ナノコンポジットの各領域が外部電極への継続的な電気的接続を有するべきである。さらにUS2003/0057451A1からオプトエレクトロニクス構成素子が公知であり、この構成素子ではエレクトロルミネセンス及びフォトルミネセンスが利用される。このために、面倒な製造方法で同一形状のナノニードルがシリコン基板からエッチングで形成され、全てのシリコンニードルはパラレルに接続されたダイオードとして作用し、同一の電位を有する。まず最初にシリコン基板上に堆積された絶縁層がシリコンニードルの製造のためのエッチングプロセスの間にほんの一時的な補助機能を果たす。絶縁層の中へのシリコンニードルの可能な後ほどの埋め込みは、汚染及び破壊に対する保護機能だけを果たす。最後に、US−PS5705321からシリコンから成るナノワイヤ、ナノ表面及び他のナノ構造体を例えばレーザのための周期的量子構造において製造することが公知である。この場合、干渉法とエッチング法を含むリソグラフィー法が使用される。さらに、US6201291B1から複合構造体が公知であり、この複合構造体は金属性導電トラックを電気的絶縁性SiO層の中に有し、このSiO層は半導体ボディ上に設けられている。しかし、この装置は専ら半導体ボディに集積された様々な構成素子の電気的接続に使用される。SiO層に集積された拡散バリアはこの場合特に半導体ボディ内への電荷担体移動を遮断するために使用される。最後に、WO02/08900A2からは、同様に導電トラックが半導体ボディ上の電気的絶縁層の中に設けられている類似の半導体複合構造体が公知である。ここでも導電トラックは専ら半導体ボディに集積された電子回路の全くのオーミックな接続に使用される。同様の構造体は複数の回路レベルの垂直方向接続に対しても公知である。
半導体複合構造体の第3のグループでは異なる複数のセンサが考案される。この場合、センサ的に感度の高い材料が絶縁性マトリクスの中に埋め込まれる。このような複合層構造はバイオセンサの分野から公知である(刊行物IとしてH,Lueth et al. "Biochemical sensors with structured and porous silicon capacitors", Materials Science and Engineering B69-70 (2000) 104-108又は刊行物IIとしてM.J.Schoening et al. "Rececnt Advances in biologically field-effect transistors (BioFETs)", Analysts, 2002,127, 1137-1151を参照)。しかし、これらの刊行物では原理的には古典的なトランジスタコンセプト(例えばFET)が互いに接続され、これらのトランジスタコンセプトは異なるpH値を有する(イオン選択性FET=ISFET)電解質の中へのゲート電極の導入によるゲート電極における付加によってのみ古典的なコンセプトとは異なるだけである。これらのセンサではトランジスタにおいてセンサ目的のために多孔質シリコンが使用され、これらの細孔は直接的には利用されない。むしろ多孔質シリコンの表面がSiO及びSiによって被覆され、この結果、こうして非常に大きな面積を有する薄く畳み込まれたコンデンサ構造体(半導体−絶縁体−半導体タイプ)が生じる。Siの表面上の例えばバイオロジカルな性質の堆積されたマテリアルはその表面電荷を変化させる。これによって一定の電圧においてコンデンサのキャパシタンスが増大される。この増大は直接測定されるか又は古典的なFETの制御のために取り出される。従って、基板材料(Si)内に存在する細孔は公知の構造体においては電荷担体注入又は抽出には使用されない。さらに、US2002/0118027A1から多孔質酸化アルミニウムに基づくセンサが公知である。多孔質酸化アルミニウムは非常に大きな細孔密度を有し、高い温度耐性を有する。しかし、これはアルカリ液及び酸に対する非常に高い感度を有する。このことは細孔内部のセンサ材料のデポジションの可能性を制限し、非中性液体における適用可能性を大幅に禁止する。さらに、多孔質酸化アルミニウムは非常に脆く、この結果、ラフな使用においては安定した基板が必要である。抵抗変化のためにはミニ加熱素子の統合が設けられる。センサは抵抗性(resistiv)でしか動作されない。US6278231B1からは、同様にセンサの製造のために、細孔内部への様々な材料の封入を有するAlにおけるナノ細孔を製造することが公知である。しかし、この場合、簡単な表面接続部を有するシンプルな抵抗性センサ構造体が考案されるだけである。
DE−PS3337049からは磁気的放射の検出のためのセンサが公知であり、このセンサは異方性伝導特性を有する固体から成る。この場合、絶縁性固体全体の特性が変化され、高い照射線量によって相変換の発生のために最大異方性をもって1つの方向に伝導性を有するようになる。それゆえ、初期材料としては、非常に金属を多く含有する特殊なアモルファス絶縁体が使用され、この絶縁体はイオントラックに沿って破壊され、金属原子が局所的に解放される。焼きなましによってこれらはクラスタ化する。
さらにDE10121011A1からはpドープされたシリコン基板とこれに境を接する二酸化ケイ素層とから成る半導体複合構造体が記述されており、この構造体の中には貫通コンタクトホールの形式の垂直ドーピングチャネルがビットラインコンタクトとして集積されている。コンタクトホールは金属で充填されており、この結果、電子がシリコン基板の中に移動することができる。公知の半導体構造体のパラメタライジングはドーピング注入を介して行われる。半導体構成素子、例えばDRAMの実現のためには、図示されていない電極との接続部が設けられる。この公知の半導体複合構造体によって専ら簡単なオーミックコンタクトが実現される。他の半導体構成素子、とりわけ他の物理的ファンクショナリティを有するこのような半導体構成素子は実現できない。他の従来技術から公知の実現されるどの半導体構造体も、その構造、その構成材料及びそのデザインに関して柔軟性がなく、この結果、個々の半導体構造体の間で大きな不統一性及び差異性が存在する。同じことは相応の製造方法にも妥当する。
それゆえ、本発明の課題は、冒頭に記述したタイプのパラメタライズされた半導体構造体を、形成可能な半導体構成素子及びこの構成素子の物理的ファンクショナリティに関して大きな柔軟性及び普遍性が生ずるように構成することである。半導体複合構造体はあらゆる形成可能な半導体構成素子においてその構造における統一性を有し、できるだけ僅少な差異しか持たない。それにもかかわらず、この半導体複合構造体は簡単にかつできるだけコスト安に製造可能であるべきである。形成される半導体構成素子はこの場合その根本的な構造においてほんのわずかな差異しか持たない。この課題の解決策は、主請求項から得られる。本発明によるパラメタライズされた半導体構造体の有利な製造方法は、方法請求項に示されている。有利な実施形態は各従属請求項から得られる。最後に本発明によるパラメタライズされた半導体構造体の有利な適用事例は適用請求項に示されている。
従来技術からはなるほど本発明に類似する外観を有する一連の半導体複合構造体が公知であるが(上記参照)、そのファンクショナリティはそれぞれの構造体構成の根本的に異なる意味を示す。本発明の半導体構造体のような大きな柔軟性及び普遍性は、公知の構造体のいずれにおいても、以下において示されるようには実現されない。
本発明の半導体複合構造体では構成素子の実現に関連して目指す柔軟性は専ら新しい構造体のパラメタライジングを介して達成され、これによって実現可能な構成素子の間の大きな統一性が生じる。この場合、「パラメタライジング」という概念は、構造体の様々なパラメータの選択可能な調整であると解釈してもらいたい。本発明の半導体複合構造体は基本装置における統一的な初期マテリアルとして普遍的に適用可能である。例えば層厚及び基板ドーピングのような内部構造パラメータの選択可能な調整によって、公知の作用が喚起されうる。電極の個数及び配置によって、電気的に結合された形式の異なる構成素子、例えば多層論理素子が設計されうる。外部印加パラメータ(aeussere Beaufschlagungsparaemeter)として印加される電圧、供給される電流及び支配的な温度の選択によって、本発明の半導体複合構造体の特性曲線及び部分的動作点が調整される。本発明の半導体複合構造体における各ポイント乃至は各細孔は異なる電位を有する。しかし、本発明の半導体複合構造体の機能的特性に大きな影響を有する基本パラメータはとりわけ細孔及び導電層の幾何学的な形態及び分布である。この影響は本発明の半導体複合構造体の物理的ファンクショナリティにまでも関係しており、この結果、電子的な及びオプトエレクトロニクス的な及び/又はセンサ的な特性が形成され、しかも本発明の半導体複合構造体の大きな統一性は失われることはない。パラメタライジングにおいて常に重要なことは、垂直な導電性細孔が設けられた、従って不均一な異方性を有する電気的絶縁材料から成る層の機能付与的な大きく形成される異方性のある導電特性(水平方向導電率よりも少なくともファクタ10は高い垂直方向導電率)が調整されることである。この場合、異方性は、内因的(intrinsic)に又は人工的に形成される。
パラメタライジングの意味は本発明の半導体複合構造体が「TEMPOS」構造体として呼ばれる場合にさらに喚起され、ここでTEMPOSはTunable Electronic Material with Pores On Semiconductorという名称の略語である。この名称から明瞭に見て取れることは、電気的絶縁層(特に酸化層)における細孔(イオントラック又は英語で"Tracks")がこのTEMPOS構造体における重要な新しいものであり、これらの細孔によって電荷担体がその下にある基板(特にシリコン)から抽出されるか又はこの基板の中に注入されうることである。TEMPOS構造体の柔軟な機能特性、とりわけスイッチング特性は、古典的な半導体複合構造体の誘導される電荷担体のほかに、特にこの付加的な電荷担体の使用によって際だっており、これらの付加的な電荷担体はコンプリメンタリな電荷担体でも同種の電荷担体でもありうる。この場合、本発明のTEMPOS構造体では細孔からだけでなく、とりわけ個々の細孔の間の電気的絶縁層の表面からの付加的な電荷担体の移動も、これら細孔及び絶縁層の表面への付加的な電荷担体の移動も生じうる。この場合本発明では導電性材料から成る被覆層も設けられており、この被覆層はもちろん材料自体又は材料の分布によってもたらされるその高オーミック性のために電極間で十分に大きな抵抗を形成するので、要求される付加的な移動だけが可能であり、電極間の短絡は確実に阻止されるのである。表面における代替的な低オーミック性は電極間の短絡をもたらすことになり、この結果、TEMPOS構造体はダイオード又はセンサとして強く制限された機能しか果たせないだろう。これに対して、細孔における低オーミック性は許容可能なものであり、実行可能な機能はこの場合形成される抵抗の正確な規模に直接的に依存する。すなわち、抵抗が十分に小さい場合には逆方向の半導体特性が喚起され、この逆方向の半導体特性は非常に大きな直径を有する細孔の形成によっても生じる。他方で、非常に小さい細孔抵抗においては表面と導電性基板との間のダイレクトな短絡が生じ、この結果、表面電位は細孔によって直接的に導電性基板の電位に結合される。表面抵抗が基板抵抗より大きい場合、これはノーマルなケースであるが、この場合にはTEMPOS構造体の電子的機能は実質的に基板抵抗によってのみ決定され、この結果、この場合にベースコンタクトにより制御可能な抵抗の機能が達成される。
TEMPOS構造体の包括的なパラメタライジングの利点のほかに極めて大きな使用柔軟性を実現するために、さらに極めて高い放射硬度の利点も存在する。従って、TEMPOS構造体から製造される構成素子は、放射影響に対して抵抗性を有する。例えば宇宙線又は太陽風の高エネルギ成分からの高エネルギ粒子がFET構造体の狭い酸化層を貫通する場合、その運動経路に沿って電荷の跡を発生する。この運動経路はこれによって導電性となってしまう。これによって、降伏が起こり、これらの降伏は流れる非常に高い電流及びこれに結びついた温度ピークのためにトランジスタを破壊しうる。従って、宇宙飛行、原子炉の、軍事施設の又は大電力施設の周囲(例えば高速列車)でのダイオード及びトランジスタの放射耐性の増大が強調される。放射耐性の理由は、TEMPOS構造体において電気的絶縁材料から成る誘電体層を貫いている導電性材料により内張りされた細孔によって形成された多数の電気伝導路(典型的には約10/cm)のすでに述べたような存在にある。この結果、個々の更なる放射により誘導されるパスは重要な変化を喚起しないのである。なるほど、このような新たな経路は主に高オーミックな充填物を有するTEMPOS構造体のイオンパスよりもはるかに導電率が高いが、しかし、高い抵抗を有する付加的な導電性表面層は自動的に電流制限器として作用し、この結果、短絡電流が阻止される。唯一の視認可能な効果は構成素子の電流電圧特性の軽度なかつ暫定的な変化である。たとえこのような降伏現象が持続的な短絡をもたらしても、これは単に上記の軽度な変化が特性において持続的に現れつづけることしか意味しない。表面及び細孔における多数の高オーミック接続による内部電流回路の「バッファリング」のせいで、従来技術の構造体の重大な欠点は確実に回避される。
本発明による細孔における及び細孔間の表面の導電性高オーミック材料から成る被覆層の形成は、一連の様々なパラメータを提供する。これらのパラメータはTEMPOS構造体の機能特性に対して責任を持つ。この場合、所定の電位状態を達成するためには材料の分布が大きな役割を担う。適用事例に応じて、導電性材料は連続的に(durchgehend)又はパターニングされて(strukturiert)面状の又は島もしくは点状の分布を有し、これらの混合形態も可能である。それゆえ、有利には、導電性材料は選択可能なサイズを有するナノクラスタの形態で形成され、選択可能な分散密度によって細孔内に堆積され、電気的絶縁材料から成る層の上に堆積される。この場合、ナノクラスタは可変的なクラスタ−クラスタ間隔を有する広いサイズスペクトルで(多重分散で)堆積される。これは、本来ナノクラスタトランジション(Nanocluster-Uebergaenge)において予期される量子エレクトロニクス的効果をその個々に異なる大きさ及び間隔のためにいわば「塗りつぶしてしまう(ausschmieren)」。この結果、「古典的な」電子効果が観察される。その分布によって所定の電位状態が簡単に調整される。クラスタ相互の比較的大きな間隔は大きなオーミック抵抗を喚起し、この大きなオーミック抵抗はとりわけ短絡電流のフローを阻止する。これに対して、高いクラスタ密度は高い電荷密度による僅少なオーミック抵抗を生じさせ、この僅少なオーミック抵抗は電荷担体の最適な移動を可能にする。よって、クラスタの利用の際のパラメータは、クラスタのサイズ、クラスタの組成及びクラスタの分布である。この場合、TEMPOS構造体の機能的特性に対する異なるパラメータの影響は当業者には容易に理解でき、様々な適用事例において実現可能である。
導電性材料の全てのナノクラスタが同一の選択されたサイズ範囲内にあるならば、特に均一な特性を有する被覆層が得られる。よって、代替的に、トラックの中に及びTEMPOS構造体の表面上に単分散の及び等間隔のナノクラスタが堆積され、この結果、量子効果が各々個別トラックにおいて明確に識別可能となり、古典的特性曲線に重畳される。単分散モードによって相互接触なしのクラスタの均一な分布が簡単に実現され、この結果、相応の均一な特性が喚起されうる。次いで、配列されたナノクラスタがトラック方向に沿って量子ドットの並列チェーンのように作用し、段階状の電流電圧特性が生じる。この段階状の電流電圧特性は、単一電子のクーロンブロッケード効果及び共鳴トンネリングを考慮すると、2重障壁構造の伝導率の理論によって決定される。これによってTEMPOS構造体に基づく構成素子の適用区分が大いに拡張される。
エッチングされたイオントラック内のナノ粒子としてメタルドープされたポルフィリン分子が提示され、このメタルドープされたポルフィリン分子はそのサイズ分布において単分散であり、多かれ少なかれ等間隔に配置される。これらの分子が不対スピンなしの又は不対スピンを有する金属によってドープされるかどうかに応じて、これらのナノクラスタチェーンの電気抵抗は異なる温度依存性を有する。最初のケースでは、抵抗は温度によって線形に上昇し、2番目のケースでは抵抗は最初に大きく低下し、その後で少しずつ上昇する。よって、TEMPOS構造体のパラメータ依存性を調整する更なる可能性が生じる。
クラスタは比較的簡単に製造でき、そのサイズ及び組成において簡単に変化させることができる。プレーナ及び内部イオントラック表面における単分散及び等間隔のナノクラスタの製造のための方法としては、例えば、以下が考慮の対象となる:
・ぬれる液体とぬれない液体(例えばモノマー、ポリマー溶液など)との間の相互作用によって成立しうる自己組織化構造体の製造。
・単分散金クラスタのコロイド溶液のデポジション。
・液相からの(相対的単分散7±3nm)CuOナノクラスタのデポジション。
・規則的な配置の鉄ナノ粒子のデポジション。
・Pd561Niコアシェル粒子から成る整列されたワイヤのデポジション。
・非常に低い(液体窒素)温度における金の蒸着;場合によっては有機フィルムによる事前コーティング。
ナノ粒子のほかに、フラーレンから成るナノチューブ(バッキーチューブ)も細孔内に形成されうる。有利にはニッケルナノ結晶が種としてガルバニックに予め露出された半導体基板上に被着され、次いでナノチューブがエッチングされたイオントラックの中に成長される。この場合、ナノチューブは有利にはアーク放電からではなく他の技術によって、例えばプラズマによってデポジットされ、この結果、付加的なアモルファス炭素層のデポジションを低減し、ナノチューブデポジションが有利にはエッチングされたイオントラック内で行われるようなプラズマ形成を可能にする。この場合、ナノチューブは髪の毛のように細孔から外へと成長することもできる。集積されたバッキーチューブを有するTEMPOS構造体は、通常のTEMPOS特性を有するだけでなく、これによってナノチューブの機械的及び電子的特性も結合する。例えば、ナノチューブのどんな運動も構成素子全体のキャパシタンス変化を引き起こす。これはスイッチング過程に利用されうる。これによって、例えばきわめて微かな加速度及びウィンドフローが測定される(例えば人体の呼吸器系におけるゾンデとしての適用);構成素子は(例えばウィルス、プロテイン等々のための)ナノ秤として使用され、各ナノチューブは秤のさおとして利用される。チューブが局所的に絶縁体によって被覆される場合には、静電場がこれによって測定される;磁気材料による局所的被覆はこの構成素子を磁界に対するセンサにする。
セレン、テルル又は他の材料から成るナノワイヤがイオントラックの中に導入される。曲がりやすいワイヤの機械的変化は容量性結合によって電子信号として測定される。この場合、とりわけ有利には、Se及びTeは圧電性である。
被覆層には十分に高オーミックな導電性材料ならどれでも適している。あまりにも高い真性導電率の場合、すなわち、例えば金属のように、材料が直接的な適用において短絡の原因となる場合、材料を均一ではなく空間的に互いに分離された分散クラスタ又はチューブの形式で被着することによって導電率を故意に低下させる。この場合、材料の導電率はショットキーエミッション、トンネリングなどに起因し、均一な被着による本来の導電率よりも非常に大きく低下する。この場合、とりわけ有利には、導電性材料は、分散分布された金属(例えば銀、タングステン、銅又はアルミニウム銅)、半導体化合物(例えばGaAsのようなIII/IV半導体又はCdOのようなII/IV半導体)、炭素同素体(例えばダイヤモンド、グラファイト、グラファイトライクカーボン、アモルファスカーボン及びフラーレン(バッキーボール及びバッキーチューブ))、酸化物半導体(例えばZnO、TiO、SnO)、導電性酸化物(例えばITO(インジウム錫酸化物))又はこれらの混合形態である。また、強磁性流体はその電気伝導し難いコロイド構造に基づいて使用可能である。とりわけ銀は簡単にクラスタ形態でデポジットされ、大量の付加的電荷担体を提供する。異なる金属から成る混合形態は個々の構成成分のポジティブな特性を統合する。十分に小さい導電率の場合には、すなわち、十分に高オーミックな場合には、分散分布されたクラスタ状の導体材料の代わりにフラーライト(Fullerit)のような非常に高オーミックな材料の連続層も使用されうる。
さらに、導電性材料から成る被覆層は本発明の半導体構造体の機能形成のために本質的に寄与する。この場合、導電性材料は、特定の物質、とりわけ湿気又は蒸気に対するセンサアクティブな導電性を有する材料によって補足又は置換されうるものであり、この結果、TEMPOS構造体のセンサ的なファンクショナリティが形成され、これによってTEMPOS構造体の全く新たな適用分野が開拓される。例えば金属又はITO被覆層の形成における導電性材料のセンサ材料による置換又は補足によって、この場合付加的な材料内の及び導電性材料との任意の混合形態が可能であり、適当な環境の影響がTEMPOS構造体のスイッチング状態の直接的な変化をもたらすことができ、しかもこの場合このためにさらに付加的な回路は必要ない。例としてここで以下に挙げておく。
a)discreteなパラジウム(Pb)ナノクラスタから成る導電性被覆層の製造:Pbのオーム抵抗は取り入れられる水素濃度によって依存するので、TEMPOS構造体は水素センサに変換される。この場合、感度はイオン照射されてエッチングされたポリカーボネートの層の積層によって向上する。なぜなら、このイオン照射されてエッチングされたポリカーボネートの層も同様に水素感応特性を有するからである。水素センサには例えば水素エネルギ蓄積器における適用可能性が生じる。
b)バックミンスターフラーライト(C60)から成る高オーミック導電性被覆層の使用:C60のオーム抵抗もフラーライト層のキャパシタンスも環境湿度、温度及び光放射束に依存するので、TEMPOS構造体はフラーライトの使用によって例えば湿度、温度、アルコール、アセトン及び/又は光検出器となりうる。これらの個々のパラメータの大部分はこの場合別個に検出されるだけでなく、同時にも検出されうる。なぜなら、これらのパラメータはそれぞれの構成素子特性への異なる影響のために互いに区別されうるからである。さらに、この場合相応の構成素子を電圧源(フォトセル、「湿気セル(Hygro-Zelle)」、「有機セル(Organo-Zelle)」)としても動作する可能性が生じる。というのも、これは光照射によって乃至は湿度又は有機ガスによる負荷によって約+0.5V乃至は−0.5Vの電圧を生じるからである。
c)同様にイオン照射によってフラーライト被覆層の導電性を局所的に又は完全にn型伝導からp型伝導へと変換し、こうしてTEMPOS構造体の特性を付加的なpn接合部の導入によって意図的に調整する可能性が存する。結合された温度及び湿度センサは、例えば洗濯機、エアコンディショナ、ポンプ、船舶、プール、化学工場などのように湿気の多い空間における非常に多くの電気機器及び電子機器及び工業用及び家庭用機械に適用される。
d)カーボンナノチューブ(「バッキーチューブ」)から成る高オーミック導電性被覆層の使用:バッキーチューブから成るフェルト状の層のオーム抵抗もキャパシタンスもその機械的な歪みによって変化するので、この場合TEMPOS構造体を圧力、音響及び運動センサにおいて使用する可能性が存する。このようなセンサは例えば真空及び高圧技術、音楽産業、医療及び自動車産業において使用されうる。バッキーチューブをトランジスタ又光エミッタとしても使用できることに基づいて、この場合TEMPOS構造体との組み合わせにおいて更に別の適用もある。
e)導電性被覆層への照射されていない又は照射されたフタロシアニン(Ptc)層の導入。これによって、TEMPOS構造体はPtc層の設計に応じてアルコール、メタン、天然ガス等々に対するセンサとして使用される。産出から家庭のフェーズまで天然ガス工業において適用可能性が生じる。
f)細孔としてエッチングされた、比較的長い、傾いてインプラントされたイオントラックの内壁を例えばヨウ化セシウムのような電子増倍化材料により被覆すること。これによってエッチングされたイオントラックが光電子増倍管として使用され、この結果、相応のTEMPOS構造体によってマルチチャネル増幅器プレートが形成され、全寸法は今日商業的に購入可能なアイテムよりも1〜2オーダ分はスケールダウンされる。エッチングされたイオントラックを貫いて導電性基板(シリコンチャネル)内に入射する電子群はこれに所属の構成素子回路においてアナログ的電子パルスに変換され、この結果、これは放射検出器として使用されうる。劇的なサイズ低減はとりわけ宇宙空間におけるサテライトアプリケーション及び輸送システムにおいて重要である。比較的僅少な寸法のために電子増倍化チャネルとしてのイオントラック内の低減された電子の平均自由行程は、これに所属の真空系に対する要求を低減し、これは更なるコスト及び重量節減をもたらす。さらに、これによって電子パルスの持続時間がピコ秒領域にまで低減され、この結果、この新しい検出器型式によってとりわけ迅速な測定電子装置が実現される。
g)カプセル化された形式のセンサ材料の付加。同時に接続部が良好にカプセル化されるならば、本発明の製造可能なセンサは液体媒体、例えば水溶液においても良好な作動可能性を達成する。これによって適用分野は大きく拡張される。
h)細孔としてのエッチングされたトラック内への液体埋め込み強磁性流体(fluessigkeitseingebetteten Ferrofluide)又は磁鉄鉱ナノ粒子の導入。イオントラック内でのチェーン又はより高次元の形成物への強磁性コロイドの結合及びその配向は敏感に外部から印加される磁界に依存し、このことはそれ自体で本発明の半導体複合構造体の抵抗性及び容量性変化をもたらすので、ここで新しいタイプの磁気センサの構成の可能性が生じる。このケースでは液体で充填されたイオントラックが当然のことながらさらにカプセル化されなければならない。これは、例えば蝋ナノ粒子の層の表面への塗付及びこれに続く溶融により気密に密封された連続的な薄膜の形成によって実現される。蝋層の僅少な厚さのために、この場合には、少なくとも1つの十分な容量性電流結合がすでに低周波動作において保証される。
i)アクチュエータ材料、例えばジルコン酸チタン酸鉛、PZT、ポリマーフォーム、エラストマー及びネマチックゲルによるTEMPOS構造体のイオントラックの充填及び表面の被覆。これは実質的に圧電材料であり、これらの圧電材料は例えばゾルゲル法又は気相(例えば蒸着など)からデポジットされる。細孔の中への及び表面上へのアクチュエータ材料の導入によって、一方ではTEMPOS構造体に基づく構成素子の入力信号が直に機械的変形又は運動に(例えば音響に)変換され(又はその逆)、他方でアクチュエータ層は圧力又は音響信号を電子的信号に変換することも可能である。アクチュエータとTEMPOS構造体との組み合わせの利点はこの場合その複雑性のゆえに様々な物理量の間の仲介部材として機能するTEMPOS構造体の能力にあり、この結果、例えば音響から光へ、光から圧力へ、温度から運動へ、湿度から歪みへ、音響から変調された無線周波数などへの直接的な変換が行われ、同時に信号が常に電子的に後続処理される。
j)さらに、パラメタライズされたTEMPOS構造体を有する構成素子に同様なやり方で集積されるスイッチング可能なケミカル、バイオロジカル及び医療用識別及び防御センサにおける導電性被覆層が特別な安全技術的な重要性を有する。相応の被覆層はそれ自体非常に高オーミックでありうるが、これは問題となる材料の選択を大いに拡張する。例えば、センサ材料として溶液のMoOポリピロール化合物がトラックの中に導入され、これらのトラックが例えばホルムアルデヒド、メタノール、エタノールのような一般に使用されているガスの多くに対するセンサとして使用される。さらに、熱応答性ゲルを細孔の中に埋め込むこともできる。クリティカルな温度より下で膨らむその寸法にぴたりと合うように調整可能な能力のゆえに、この熱応答性ゲルはこうして所定のクリティカルな温度までTEMPOS構造体の機能を細孔の密閉によってある程度は阻止し、この温度より上になるとはじめて活性化する。このようなセンサは例えば火災警報器として及び家庭用機器に利用価値がある。適当なアクチュエータとの組み合わせにおいて、このようにしてとりわけ小型化されたアラーム発生器が製造されうる。
k)TEMPOS構造体を有する共通の構成素子における適当なセンサ材料の並行使用によって予め設定された測定量(例えば温度、圧力、湿度、光又は化学物質)の同時測定が抵抗的方法によっても容量的方法によって実施されうる。従来技術(J.Wang et al. "Dual amperometric-potentiometric biosensor detection system for monitoring organophosphorus neurotoxins", Analytica Chimica Acta 49 (2002) 197-203の刊行物IIIを参照)からは2つの異なる測定装置による単に択一的な抵抗性又は容量性測定だけが公知であり、これらの装置では必要な場合には2つの別個の測定方法が互いに比較され、この結果、合致を介して比較的良好な応答感度を実現する。さらに、細孔はほぼ10−6S/cmの導電率を有するアラビアゴム及びクロム塩から成るコンポジットによって充填されうる。
パラメタライズされたTEMPOS構造体を有する可能なバイオセンサの原理的な作動方法は例えば次のように実施される。構造体に結合された特別な蛍光分子、例えば共役ポリマーからの光は所定の集積された分子(「消光剤(Quencher)」)によって抑制される。適当なバイオロジカル分子、例えば抗体がこの消光剤と接触すると、消光剤は抗体と結合し、これとともに蛍光分子から離れ、次いでこの蛍光分子が発光し始める。電気的絶縁層に適した波長領域における蛍光分子の選択及び特に窒化酸化シリコン層(以下においては「SiON」と呼ぶ)の使用によってSiONのフォトルミネセンスが利用され、この結果、増幅された光放出が始まり、この光放出はバイオロジカルな検出感度をさらに向上させる。フォトセルの全体効率は相応に向上される。検出が行われた後で、このセンサタイプはもちろん新たな消光剤分子への結合によって再び活性化されなければならない。TEMPOS構造体を有する構成素子の実現のためには、SiONにおける円錐状にエッチングされた比較的大きな外部直径(>>1μm)のイオントラックが提案され、これらのイオントラックの内壁に蛍光分子を結合することができ、さらにこれらのイオントラックにバイオロジカルな分子がそのセル結合内で一時的に結合する。他方でトラックの円錐状の構造によって、基板層、例えばシリコンとの境界面に発生される蛍光がコンセントレートされることが惹起され、この結果、高い発光効率が実現される。
バイオロジカルな軍事兵器を発見することができるようにするためには、バイオロジカルセンサとしてTEMPOS構造体を形成する場合と同じコンセプトが適用されるが、ただし、次のような差異がある。すなわち、相応の消光剤が相応のウィルス、バクテリア、かび等々に対してぴたりと適合している必要がある。爆発性軍事兵器に関しては、TEMPOS構造体は「疑似的な鼻」として利用されうる。この場合、全ての通常使用されている火薬の特性が利用され、これらの火薬はその室温における準安定性有機窒素化合物の高い濃度のために常にある種の蒸気圧を有し、この結果、これらの火薬は原理的にはその排気ガス生成物を介して検出されうる。よって、相応のレセプタをTEMPOS構造体に設け、この相応のレセプタにこれらの排気ガス生成物が結合し、このレセプタ自体がこの場合十分に明瞭なその電気的特性(例えば抵抗、誘電率、分極、電荷状態)の変化を有するならば、相応の火薬検出器が製造できる。有毒ガスでも同じ原理が当てはまる。あらゆるケースにおいて応答感度を高めるために相応にレセプタにより修正されたTEMPOS構造体はそのレセプタにとって最適な動作点に調整されうる。この最適な動作点は通常は局所的微分負性抵抗(下記参照)が使用される領域の境界にある。この場合、動作電圧の非常に僅かな変化が軍事兵器マテリアルの存在の結果として特性を局所的負性領域にシフトし、この結果、続いて非常に大きな信号が発生される。
前述のことから第2の大きなパラメータ群の意味も明瞭となる。それは電気的絶縁層における細孔の寸法及び分布である。分布密度のほかに、細孔直径、層の中への細孔の侵入深度(細孔は貫通するようにもしくは「止り穴」として形成されうる)及び細孔形状(細孔は円柱状に又は円錐状にもなりうる)も変化可能である。当業者には明白であることは、これらのパラメータの相応の設計によってそれぞれ異なる移動状態が生じ、これらの異なる移動状態は複合構造体の根本的に別の機能をもたらしうることである。TEMPOS構造体の更なるパラメータは電気的絶縁層の領域及び半導体基板にある。本発明の別の実施形態によれば、有利には、電気的絶縁材料はシリコン化合物、とりわけ窒化酸化シリコン又は炭素同素体又はポリマー、とりわけフォトレジスト又はカプトンである。この場合、SiONはとりわけ既に主張した特別なフォトルミネセンス特性を示し、これは使用においてエレクトロルミネセンスによる強力な光放出を引き起こす。炭素同素体には、特別なやり方でドープ可能なフラーレンならびにダイヤモンド層及びダイヤモンドライク層を有する炭素同素体も属する。フォトレジスト又はカプトンはむしろ従来の絶縁層であるが、この従来の絶縁層は簡単にパターニングされうる。さらに、次の本発明の実施形態によれば半導体基板は低酸素シリコン(Sauerstoffarmes Silizium)又はチョクラルスキーシリコンでもよい。とりわけ後者において酸素に対するその高い補償能力が重要な意味を持つ。さらに、基板を機能規準値(Funktionsvorgaben)に従って相応にドープすることができる。
TEMPOS構造体において導電性の、しかし高オーミックに形成された被覆層及び/又は細孔充填物として利用される材料の多くは、1つの物理化学量に対してだけでなく複数の物理化学量に対してセンサ特性を有する。それゆえ、疑わしい場合には、唯一のTEMPOS構造体によって構成素子において発信される電子信号を一意的に所定のソースに割り当てることが困難となりうる。この場合には、次の本発明の実施形態によって、パラメタライズされた異なる領域がとりわけそれぞれ様々な物理化学量のスペクトルをカバーする導電性材料の選択に関して共通の半導体基板上に隣接して配置されていると有利である。従って、様々な被覆層が設けられた複数のTEMPOS構造体が同時にセンサとして使用され、これらセンサの信号が互いに比較される。また、この場合重要なことは、相応するセンサ信号の正負の符号に注意することである。組み合わされた被覆層には、この場合、相応の評価電子装置が設けられ、この結果、こうして様々な物理化学量の全スペクトルを同時にかつ高い信頼性をもってカバーすることができる多機能センサ(「疑似的な感覚器官」)が得られる。簡単な例は銀クラスタ層を有するTEMPOS構造体であり、これは感光性だけを有する。これに対して、導電性の、しかし高オーミックなフラーライト層を有するTEMPOS構造体は、光、湿度、アルコール及びアセトン蒸気に対する感応性を有し、湿度は正の信号をもたらし、光及び有機蒸気は負の信号をもたらす。よって、フラーレンTEMPOS構造体、すなわちMOSBIT構造体が負の信号を供給しかつ同時に銀クラスタTEMPOS構造体が信号を供給しない場合には、ソースは一意的に有機蒸気によって識別され、光入射は原因としては問題にならない。逆に、これら2つのセンサの同時応答の場合には光入射が確実に想定される;有機蒸気の付加的な存在もまだ可能だが、確実ではない。ここで比較目的のために引き合いに出す第3のセンサ、例えばSnO被覆層を有するTEMPOS構造体が判定のために使用される。もしこのセンサが応答すれば、光入射のほかにアルコール蒸気も存在する。さらに、他のパラメータ、例えば細孔密度を領域毎に変化させることも可能である。
更に別のパラメータは電気的絶縁材料から成る層の表面上の導電性被覆層のデザイン的構成である。この場合、被覆層が2つの表面コンタクトの間で完全に中断されている実施形態が挙げられる。この結果、2つの表面コンタクトの間の連続的な導電接続は電気的絶縁材料から成る層との境界面の近傍の半導体基板に埋め込まれた導電性チャネルによってのみ与えられる。このチャネルは残りの表面被覆層及び導電性イオントラックを貫いて制御される。この形成構造も作動可能な構造体であり、この構造体の特性曲線は非常にノーマルなダイオード特性曲線に類似しゲート電圧の印加によってシフトされうる。TEMPOS構造体に基づくこのように構成される構成素子は大きな感光性によって優れている。既に日光による照射によりこれらの構成素子は阻止方向において非常に大きく導電的となる。なぜなら、埋め込まれた導電チャネルは大抵の従来のTEMPOS構造体とは異なってこの場合大部分が光入射に対して光学的には被覆されてはおらず、露出しているからである。動作点に応じてこれらの構成素子はフォトレジスタ(Fotowiderstaende)として又はフォトダイオードとして乃至はフォトセルとして利用され、これらの構成素子の応答性能は従来の感光性構成素子とは異なり印加されるゲート電圧によって制御されうる。
更に別のパラメータは半導体基板上の誘電体層の材料に関する。半導体基板(一般的にはシリコン)上の絶縁体材料としては二酸化ケイ素、窒化酸化シリコン、ダイヤモンド、ポリマー等々だけではなく、多孔質酸化アルミニウム(AL)も考慮の対象になる。このためにアルミニウムは例えばスパッタデポジションによってシリコンウェハ上に堆積され、この層が次いで陽極酸化される。アルミニウムの酸化においては、20nm〜200nmまでの典型的な直径を有する極めてパラレルな細孔の規則的な配置を有するマテリアルが成長する。このAL成長は、アルミニウムがシリコン上で消費されてしまうと止まる。この場合、これに続くイオン注入及びエッチングプロセスはもはや必要とされない。ALの細孔はもちろん半導体基板までは貫通していない;半導体基板の上にはまだアルミニウム被膜の残余物ならびに薄い酸化アルミニウム層が存在する。後者はトンネル障壁として作用しうるので、これは必ずしも有害ではなく、逆に大抵はまさにTEMPOS構造体に基づく量子エレクトロニクス的構成素子の作成に役立つ(下記参照)。酸化アルミニウムの細孔内にはこの場合いつものように異なる材料が導入される。このためになるほど非常に高いプロセス温度が許容されうるが、酸性又はアルカリ性媒体は許容されない。というのも、この酸性又はアルカリ性媒体は酸化アルミニウムを溶解するからである。さらに、例えばバッキーチューブがAL細孔の中に成長される。これらのバッキーチューブはとりわけセンサとして使用されうる(上記参照)。
導入されたエッチングされたイオントラックを有するSiO又はSiON層の代わりに、例えばメソポーラス二酸化珪素のようないわゆる「分子ふるい」が半導体材料の上に被着され、このメソポーラス二酸化珪素は2.7nm幅の細孔から成る規則的なパターンを含む。これらのナノチャネル内に(半)導電性材料が、例えばガルバニック技術によって導入される。(相応の有機フィルムの導入により)ナノチャネルがぬれるか又はぬれないかに応じて、ナノワイヤ又はナノネックレスが生じ、これらのナノワイヤ又はナノネックレスはその導電率の様々なパラメータ依存性を有する。ポルフィリンも原理的にはこのために利用される。
さらに、TEMPOS構造体は所定のデザイン的配置の場合、とりわけ比較的狭い細孔直径の場合、細孔内の及び電気的絶縁材料から成る層の表面上の金属又は黄銅鉱クラスタ(例えばAg又はCdSナノ粒子)の場合、その電流電圧特性の局所的不安定性を有する。この効果は量子電気的効果の結果であるかもしれず、しばしば光放出と結合される。この不安定性は軽いノイズとして現れ、このノイズは所定の電流強度より上で始まる。このノイズは、この場合、比較的高い電流における比較的小さい電圧の傾向を示す特性曲線における小さいピークから成る。時折、電流電圧特性におけるこれらのピークは所定のポイントできわめて強く表れる。これはエサキダイオード又はトンネルダイオードの挙動に非常によく似ている挙動である。最終的に、比較的高い値において再び安定することなしに、所定の閾値電圧の上でも電流が劇的に上昇しうる。電流上昇は電圧の確実な低減を伴い、この結果、構成素子は非常に強く表れる負性微分抵抗を有する。直流電圧又は直流電流によって電子回路において調整される動作点において抵抗はなるほど正であり、小さい(微分的な)電圧立ち上がりでは当然電流は低下する。重畳された小さい交流電流又は交流電圧においては、相応する構成部材は小さい負性抵抗のように作用する。局所的微分負性抵抗を有する細孔ベースのこれらの構造体はまさしく略語「NERPOS」="NEgative Resistance of Pores in Oxide on Semiconductors"と呼ばれる。局所的負性微分抵抗を有するどんな構造体も周知のように例えばデジタル技術及び発振器における使用のための増幅器、フリップフロップの構成のために使用されうる。これまではとりわけエサキダイオード又は一般的にトンネルダイオードしか負性抵抗を有する構成素子として市場において販売されてこなかったので、この適用事例の豊富さはこれまでは市場に現れていない。この分野はナノ粒子を有するアクティブNERPOS構成素子によって開拓されうる。
TEMPOS構造体の更に別のパラメータは電極の形成である。基本配置においてTEMPOS構造体の上面に二箇所及び下面に一箇所に電極が接続のために設けられる。このように構成された半導体複合構造体はこの場合パラメタライジングに応じて調整される機能を有するTEMPOS構造体に基づく構成素子として利用される。さらに、電極配置に関しては古典的な電界効果トランジスタコンセプトをTEMPOS構造体のコンセプトと組み合わせることが可能である。このためにはTEMPOS構造体の上面にソース電極及びドレイン電極を設けさえすればよい。これらの電極は一方で直接的にドープされた半導体基板上に、そこで予め高オーミックな被覆層(例えばフラーライト又は分散ナノ結晶)を有する電気的絶縁材料から成る隣接層が除去されることによって、配置される。もちろん、これはFETトランジスタの場合のようにソース及びドレイン領域における付加的なドーピングを必要とし、この結果、そこで半導体内に導電性ゾーンが形成される。ソース及びドレイン電極が細い高導電性イオントラックによって電気的絶縁層において直接的にTEMPOS構造体に基づく構成素子の中に集積される場合には、このコストは回避される。なぜなら、この場合、既に酸化層における真性電荷担体の誘導によってシリコン境界層は導電性になっているからである。上記の組み合わせによって、2つの構成素子の特性が有利に統一される。よって、ソース電極からドレイン電極への電流は制御電極(ゲート)としての3つの基本電極v、w及び/又はoの各々によって制御されうる。TEMPOS構造体に基づく構成素子の上面の高オーミック導電性層の容量的又は抵抗的な変化もソースドレイン電流に影響を及ぼす。逆に、ソース又はドレインからの電荷担体注入によってTEMPOS特性が影響を受けることもありうる。これは個別構成素子内部の非常に複雑な論理回路の構成を可能にする。
さらに、半導電性又は導電性材料により充填された細孔は電気的絶縁材料から成る層の中で薄い電気的絶縁層によって区切られ、この結果、トンネル障壁が発生し、トンネル効果に基づく量子エレクトロニクス的ナノ構成素子が得られる。この場合、薄い絶縁体層は異なるやり方で製造されうる。
電気的絶縁材料から成る層における貫通イオントラックのエッチングの後で、イオントラック内で露出された半導体基板、例えばシリコンは、所定の温度及び時間で酸化され、この結果、イオントラックの領域の基板表面には所定の厚さの、典型的には1nmと5nmとの間の非常に薄い酸化膜が形成される。ノーマルな雰囲気における比較的長時間の作用において、エッチングされたイオントラックの底部の露出された半導体基板が自然な腐食過程によって十分に厚い酸化層に変換されうる。半導体基板上の薄い絶縁層を酸化によって発生する代わりに、代替的に、全てのエッチングされたイオントラックを1〜5nmまでの薄い絶縁膜によって内張りしてもよい。これは例えばポリアクリルニトリル(PAN)、ポリメチルメタクリレート(PMMA)、ポリスチレン(PS)等々によって行われる。さらに電気的絶縁材料(誘電体)から成る層におけるイオントラックは半導体基板に至るまでは貫通エッチングされずに、エッチングプロセスは貫通の少し手前で中断され、この結果、トラック先端部と半導体基板との間に約1nm〜5nmまでの間隔が残る。この状態はエッチングプロセスの間に半導体基板とエッチング剤の充填されたイオントラックとの間のキャパシタンスの測定によってコントロールされる。更なる代替的製造法としては、誘電体が2層に構成され、この場合、半導体基板上に載置される1nm〜5nmまでの(例えば窒化酸化シリコンSiONから成る)薄膜はエッチングし難く、この上にある遙かに厚い(例えばSiOから成る)層はよりエッチングしやすいようにする。この場合、弱いエッチング剤によるトラックエッチングプロセスは境界層への到達の際に停止され、この結果、半導体基板の前の残りの絶縁層を有するエッチングされたトラックが生じる。
次いで、このように作られた構造体の細孔は導電性材料によって充填される。この材料は高オーミック又は低オーミックである。細孔内の導電性材料が高オーミック性である場合には、構造体の表面は高オーミックの導電性材料によって、有利にはエッチングされたトラックの中に充填された上記材料と同じ材料によって被覆される。良導電性材料の使用は別の電流/電圧特性をもたらす。従って、選択される材料の抵抗に応じて構造体は異なる電子的特性を有する。接続は構造体の表面上の2つのコンタクト及びシリコン上の裏面コンタクトによってTEMPOS構造体に基づく様々な構成素子において既に記述したのと同じやり方で行われる。エッチングされたイオントラック内に埋め込まれる導体が分散(半)導電性ナノ結晶から成る場合には、更に別の製造方法がある。ナノ結晶はイオントラック内への充填の前に絶縁層によって取り囲まれ(コアシェル構造)、この結果、これらのナノ結晶は半導体基板への直接的な導電性接続を決して持たない。この場合、トラック内のトンネル層の形成が省略される。このトンネル層の形成は、止り穴細孔(上記参照)の形成において細孔と半導体基板との間に残る電気的絶縁材料から成る連続する層に導電性ナノクラスタが例えばイオンデポジションによって集積される場合にも省略される。この場合、ナノクラスタの上及び下にはその上にある細孔に関するトンネル障壁がそれぞれ形成される。この手段によって単電子トランジスタ(SET)の構造がTEMPOS構造体内部に統合される。このようにして、各々個別トラックの特性は多様に限定され、この結果、構成素子の全特性もTEMPOS構造体に基づいてはるかに良好に再現可能である。これはとりわけ負性微分抵抗を有するTEMPOS構成素子にも当てはまる。この場合、古典的なゲート電圧は2つの存在するコンタクトの制御の組み合わせによって行われる。
電気的絶縁材料から成る層がダイヤモンド又はポリシランから成る(この結果、イオントラックは真性導電性を有し、よってもはや導電性材料によって充填される必要がない)場合には、この製造のために、2層の誘電体だけが使用される(1nm〜5nmまでのSiO、SiON、レジストなど及びダイヤモンド、ポリシランなどから成るより厚い層)。重イオン照射の後で、二重層のイオントラックは、構造:(SiO、SiONなど)/(spを有する炭素、SiCなど)を有し、よって、半導体基板と導電性の低いイオントラックとの間の薄い絶縁膜から成る。
このように様々なやり方で半導体基板と半導体基板上に構成された導電性チャネルとの間に設けられる1nm〜5nmまでの薄い絶縁層はトンネル障壁として使用される。これらのトンネル障壁の理論は数十年来公知であり、ほぼ十年来エレクトロニクス研究の焦点になっている。上記の諸提案は、(半)導電性の0乃至は1次元構造にトンネル障壁を付加するストラテジーであり、この結果、トンネリング又はクーロンブロッキングの効果を得る。これらの構造体は一方ではそれ自体で単一イオントラックにおいて実現される(これは高い構成素子密度を得るためのナノエレクトロニクスにおいて有利である)。複数の構造体がピクセルにおいてチェス盤状の接続によって応答され、又は、非常に多数(典型的には数10〜10/cm個)の同種の構成素子がパラレルにまとめられて同時に接続される。
さらに、バッキーチューブに導入される例えば折れ目などのような欠陥がトンネル障壁のように作用することも公知である。2つの隣接する欠陥(例えば2つの折れ目)を有するバッキーチューブではクーロンブロッキングが可能となり、この結果、トンネルダイオードが構成可能である。既に細孔におけるバッキーチューブの成長には上で言及した。その成長フェーズにおける適当な瞬間の間にバッキーチューブに欠陥を組み込むことによって(例えばその成長プロセス中の蒸着によるチューブ内への不純物の短時間の被着によって)意図的にトンネル障壁がチューブ内に導入されうる。これによってこの場合バッキーチューブに基づいてトンネルダイオード乃至はSETに類似する構造体がイオントラック内部に作られる。代替的に、バッキーチューブがエッチングされたイオントラック(又は他の細孔)から成長した後でトンネル障壁の形成のために折り曲げられ、表面で接続されることもありうる。この場合、バッキーチューブはμm又はmmの長さに至るまでイオントラックから外に成長させられる。この場合、これらのバッキーチューブは、一方では非常に短いマイクロ波乃至は非常に長い波長の赤外線のためのアンテナとして、他方で非常に高い周波数の超音波のための微細な共振器として利用される。後者の場合には、機械的振動の電気信号への変換が系(バッキーチューブ−イオントラック内のコンタクト)のキャパシタンスの変化によって行われる。最後に、バッキーチューブがナノ又はマイクロスコピックなオブジェクト(例えば細胞又は酵素)によって被覆されることも可能であり、これがナノチューブの固有振動周波数の変化をもたらす。これらの周波数変化は原理的には電子的に測定可能である。従って、バッキーチューブ−イオントラック構成素子はバイオロジカルセンサとして利用される(上記参照)。
パラメタライズされたTEMPOS構造体の製造のための方法は基本的に以下の方法ステップを含む:
I.p又はnドープされた半導体基板上への電気的絶縁材料から成る層の堆積、
II.電気的絶縁材料から成る層におけるドーピングチャネルの形成、
III.ドーピングチャネル内への及び電気的絶縁材料から成る層における導電性材料から成る被覆層の堆積、
IV.電気的絶縁材料から成る層及び半導体基板における電極の取り付け。
この場合、個々の方法ステップは、それ自体公知の方法によって実施される。しかし、とりわけ電気的絶縁酸化層が従来の熱酸化によって製造される方法ステップIは、有利にはプラズマCVDによって200℃〜300℃までの温度領域におけるプロセス温度で実施される。マテリアルがプラズマ状態から堆積されるこのデポジション技術では、適度な温度領域が大幅なエネルギ節減をもたらす。この場合、プラズマパラメータの精確な調整によって有利には製造すべき発光性SiON層の精確な化学量論的組成が決定される。これは場合によっては必要とされるエッチング可能性も量子(ルミネセンス)効率も決定する。さらに、TEMPOS構造体の製造のための真空及びクリーンルーム技術は必要なく、これも同様にコスト低減の結果をもたらす。
方法ステップIIにおけるドーピングチャネルは例えば従来ではマスク使用又はマスクなしのリソグラフィー方法によって、例えば電子ビームによって製造され、この場合100nmの領域の最小寸法(untere Strukturgrenzen)が達成される。それゆえ、有利には方法ステップIIは、電気的絶縁材料から成る層における選択可能な統計分布ならびに高エネルギ重イオンによる電気的絶縁材料から成る層の照射を用いる選択可能な細孔直径、細孔深度及び細孔形状を有するナノスケールの細孔としてドーピングチャネルを形成するために実施され、これらの細孔パラメータは照射パラメータの選択によって調整可能である。イオン照射の使用によって、とりわけナノスケールの細孔が高い精度で比較的簡単に製造でき、産業スケールにおいて販売されうる。この場合、一方ではイオン照射によって直接的に細孔の領域において非導電性材料の導電性材料への変換が行われ、例えばsp構造(ダイヤモンド構造)を有する非導電性炭素をsp構造(グラファイトライク構造)を有する導電性炭素に変換する。さらに、方法における有利な本発明の実施形態によれば、ドーピングチャネルを形成するための方法ステップIIでは、照射に続いてイオントラックのエッチングが実施され、細孔パラメータがエッチングパラメータ、とりわけエッチング持続時間の選択によって調整可能である。これによって細孔パラメータは照射によってもエッチングによっても調整されうる。
導電性基板及び電気的絶縁層から構成される構造体、例えばSiO/Si構造又はSiON/Si構造の高エネルギ重イオンによる照射によってイオン種及びイオンエネルギーの選択はこれに続くエッチングによって実現される製造すべき細孔のトラックジオメトリに従って行われる。この場合、粒子加速器が必要とされるイオン照射による細孔製造は、半製品の貯蔵によって驚くほど割安に、とりわけ従来の製造技術に比べて割安に実施されうることに注目すべきである。例えば、10cmの直径を有するウェハプレートの照射のために10イオン/sの照射フローを有する典型的な重イオン加速器において1時間の照射時間で1000ユーロのコストと仮定すると、cm当たり10個のイオントラックの発生のためには、ほぼ20セントのコストが生じる。非常に重い照射イオン(例えばXe、Au)及び高いエネルギ(ほぼ数百MeV〜数GeVまで)の場合にはSiONのような適当な材料における後続のエッチングによってほぼ円柱形のジオメトリを有する細孔が発生され、中程度のオーダの照射イオン(例えばAr、Kr)及びより僅少なエネルギ(ほぼ数十MeV〜ほぼ100MeVまで)の場合にはエッチング構造物はニードル形状(円錐状)乃至は漏斗形状になる。非常に軽い照射イオンの場合には特定の構造物のエッチングは不可能となる。イオン照射は、適用事例に応じて、表面全体をカバーするか又はリソグラフィーにより2次元的にパターニングするかのいずれかである。この場合、パターニングとは例えば電気的絶縁材料から成る層に取り付けられる電極に対する細孔の割り当てを行う。後続のイオントラックのエッチングにおけるエッチング剤は通常はフッ酸であり、エッチング剤濃度及びエッチング持続時間の選択はエッチングすべきマテリアル(例えばSiO、SiON)及びその精確な化学組成に従う。適用事例に応じて、イオントラックはエッチング持続時間の変化によって全長にわたって、すなわち基板境界層に至るまで又はほんの部分的にニードル状の中空空間としてエッチングされ、乃至は、イオントラックは様々な直径で開口される。細孔が電気的絶縁層を完全には貫通しない場合には、主に電気的絶縁層の中への電荷担体注入が行われ、これはとりわけSiONにおいて高い発光効率をもたらす。このコンセプトは従ってとりわけオプトエレクトロニクス構成素子に適している。従って、エッチング持続時間は細孔長及び細孔直径を介してそこから発展される構造体の機能を例えばnpn又はpnpトランジスタとして決定する。よって、TEMPOS構造体ではまず不純物によるドーピングとは異なるやり方で典型的な構造体が製造される。
TEMPOS構造体に基づく構成素子における極度の小型化及び比較的高い細孔密度のために、将来的には精確な細孔位置決めが絶対に必要である。しかし、TEMPOS構造体における通常の統計的な細孔分布はこの場合十分ではない。このために例えば将来のナノリソグラフィーが利用できる;各イオンが適当な偏向系によって個々にTEMPOS構造体に基づく構成素子上に書き込まれるか、又は、多孔質酸化アルミニウムが直接的に又はマスクとして半導体基板上の誘電体層へのイオン照射のために使用される。
とりわけSiO乃至はSiON層への及びエッチングされたイオントラック内への方法ステップIIIによる導電性の、しかし高オーミックな層の堆積は、例えば銀蒸着又は銀又は他の導電性材料のケミカルデポジションによって行われる。相応に調整されたコロイドを介する液相からの堆積も可能である。堆積の際には被覆層は、その導電性において、それ自体でイオントラックを貫いてその下にあるSiの中への良好な電荷注入が可能となり、他方で表面における抵抗がなおざりにされず、この結果、表面における多重接続が短絡なしにこれらのコンタクトの間で可能であるように調整されるべきである(「部分導電性」)。適当な導電層としては例えば金属又はインジウム錫酸化物(ITO)のような導電性酸化物から成る分散分布されたナノクラスタが可能であり、後者はITOの透明度のために特に光学的な適用事例に対して可能である。部分導電層は、適用事例に応じて、プローブ全体が被覆されるか又はリソグラフィーによって二次元的にパターニングされる。次いで、方法ステップIVでは製造されたTEMPOS構造体が所望された機能にストラテジックに適した箇所に公知のやり方で接触され、電気的に接続される。従って、細孔、導電層及び電気的接続部の幾何学的配置に応じて、簡単なアナログ又はデジタル回路技術から多層論理素子への移行が行われる。
部分的に変化されるパラメータを有する結合されたTEMPOS構造体と同じく、方法実施形態によれば、方法ステップIIIにおいて導電性材料から成る異なる被覆層がドーピングチャネル内に及び電気的絶縁材料から成る層に堆積されると有利である。従って、そのパラメータにおいてほぼ任意に選択され、さらに連続的及び/又は非連続的に延在するTEMPOS構造体が製造されうる。
パラメタライズされたTEMPOS構造体の特別な利点はその高い普遍性及びフレキシビリティであり、この高い普遍性及びフレキシビリティは異なる物理的作動原理を有する極めて相異なる構成素子の形成をもたらし、それにもかかわらずコーポレートデザインをもたらす。新しいTEMPOS構造体は、例えばトランジスタ、SET(単電子トランジスタ)、FET(電界効果トランジスタ、複合JFETも)、増幅器、ジェネレータ、発振器、フリップフロップメモリ、抵抗、電流制御抵抗、キャパシタンス、ダイオード、Sトンネルダイオード、サーモ抵抗器、サーモキャパシタ、光抵抗器、光キャパシタ、フォトダイオード、バイポーラ(フォト)トランジスタ、フォトセル、発光ダイオード、湿度抵抗器、湿度キャパシタンス、湿度ダイオード、湿度セル、有機ガス抵抗器、有機ガスキャパシタンス、有機ガスダイオード及び有機ガスセルのような、アクティブ及びパッシブならびにアナログ的及びデジタル的実施形態においてエレクトロニクス的及びオプトエレクトロニクス的基本構成素子の実際的なナノメトリックな実現のための統一的な初期マテリアルとして適している。従って、パラメタライズされたTEMPOS構造体の有利な適用事例は、とりわけトランジスタ、コンデンサ、抵抗、増幅器又は振動回路(高周波構成素子)としての実施形態において、オプトエレクトロニクス構成素子としてとりわけ光エミッタ又は光検出器としての実施形態において、hygroscopic electronic構成素子としてとりわけ湿度セルとしての実施形態において、又は、センサ構成素子としてとりわけセンサセルとしての実施形態において、デジタル構成素子としてとりわけフリップフロップとして又はこれらの構成素子の複合として、できるだけ僅少な個数の付加的なスイッチング素子を有する簡単な回路装置における電子的なアクティブ又はパッシブ構成素子としての機能によって特徴付けられている。この場合、それぞれの機能形成は、TEMPOS構造体のパラメタライジングによって、とりわけナノクラスタの形式の導電性材料から成る被覆層及び細孔の形式のドーピングチャネルの形成によって、ならびに、印加パラメータの変化による動作点の部分的調整によって及び電極の配置によって構成される。個別の実施例は個別の記述部分において与えられる。
根本的にTEMPOS構造体はパッシブな特性だけではなくアクティブな特性も示す。パッシブな特性を有する電子的構成素子が実現される場合には、存在する信号は信号の通常の減衰によって修正され、アクティブな構成素子の場合には信号が発生され、増幅器機能が生成される。あらゆる実現される回路において、従来の回路装置に比べて付加的な回路素子のきわめて低減された需要が示される。TEMPOS構造体は真のトランジスタ効果を示す。従って、TEMPOS構造体は有利にはその構造設計に応じてアクティブな電子構成素子としてもパッシブな電子構成素子としても使用される。強く負性抵抗を有する特性をもたらすパラメータコンビネーション(例えばp型Si上のフォトルミネセントではないSiON;Agクラスタを有する50sエッチングされたイオントラック)が存在する。このパラメータコンビネーションはフォトレジスティブ(Fotoresistiv)であり、すなわち光入射がI/Ivw特性の傾斜増大を意味し、この結果、増幅率が大きく上昇する。例えば日光と1mWレーザの光との間のクリティカルな光強度からは、抵抗が正になり、増幅率が消える。非常に急峻な特性のために、この構成素子は光強度における非常に小さい差異に極めて感度よく反応し、この結果、この場合には非常に感度の良い光度計の構成を提供する。更に別の適用事例は、特性曲線の降下する部分を利用するトンネル又はエサキダイオードのような減衰除去素子としてのTEMPOS構造体を有するアナログ及びデジタル双方向性増幅器である。この双方向性は特別な利点を示す:従来のトランジスタによっては単方向だけの、例えばマイクロフォンからラウドスピーカへのスイッチングが作動する。TEMPOS構造体に基づく構成素子によって、ラウドスピーカからマイクロフォンへの逆方向も利用されうるのである。アクティブな増幅器機能から得られる更に別の適用事例は、例えば発振器である。さらに、金属性又は半導電性クラスタにより充填された細い細孔を有するTEMPOS構造体に基づく実施形態は局所的に微分負性抵抗を有する(NERPOS)。この特性によってデジタル構成素子、例えばフリップフロップ及びメモリがデザインされ、この結果、デジタル技術がTEMPOS構造体のための適用分野として考慮の対象となる。
本発明の実施形態をさらに理解してもらうために概略的な図面に基づいて以下において詳しく説明する。この場合、
図1は断面図における貫通円柱形状細孔を有する本発明(TEMPOS構造体)による半導体複合構造体の原理的な構造を示し、
図2は図1により作られるTEMPOS構造体のSEM撮影画像を示し、
図3は貫通していない円錐状細孔を有するTEMPOS構造体の原理的な構造を示し、
図4はソース及びドレインコンタクトが統合されている拡張されたTEMPOS構造体の電子的な作動方法の原理図を示し、
図5はTEMPOS構造体から成る構成素子の第1の等価回路網を示し、
図5Aは微分負性抵抗を有するTEMPOS構造体から成る構成素子の第2の等価回路網を示し、
図6は室温における非線形抵抗器としてのTEMPOS構造体の特性曲線を示し、
図7は高められた室温における非線形抵抗器としてのTEMPOS構造体の特性曲線を示し、
図8はnpnトランジスタとしてのTEMPOS構造体の特性曲線を示し、
図9はpnpトランジスタとしてのTEMPOS構造体の特性曲線を示し、
図10はnpnフォトトランジスタとしてのTEMPOS構造体の特性曲線を示し、
図11は入射する光強度とフォトダイオードとしてのTEMPOS構造体のキャパシタンス及び導電率との関係を示し、
図12は銀クラスタから成る中断された被覆層を有するTEMPOS構造体の第1の特性曲線を示し、
図13は銀クラスタから成る中断された被覆層を有するTEMPOS構造体の第2の特性曲線を示し、
図14は湿度センサとしてのTEMPOS構造体の特性曲線を示し、
図15は所定の電圧閾値より上のノイズを有するTEMPOS構造体の特性曲線を示し、
図16は局所的に形成された微分負性抵抗を有するTEMPOS構造体の特性曲線を示し、
図17は強い微分負性抵抗を有するTEMPOS構造体の特性曲線を示し、
図18はTEMPOS構造体の系統図を示し、
図19はTEMPOS構造体のパラメタライジングテーブルを示す。
これ以下の図面は導電性ナノクラスタを有するTEMPOS構造体の適用事例に対する回路装置であり、
図20はサーモキャパシティブセンサ発振器を示し、
図21は局部発振器の光容量性遠隔制御部を示し、
図22は低周波雑音源を示し、
図23は光抵抗センサを示し、
図24は光容量性センサを示し、
図25はバンドパスフィルタの光容量性遠隔制御部を示し、
図26はローパスフィルタの光容量性遠隔制御部を示し、
図27はハイパスフィルタの光容量性遠隔制御部を示し、
図28は信号周波数逓倍器を示し、
図29は振幅変調器を示し、
図30は無安定マルチバイブレータを示し、
図31はサーモレジスティブセンサを示し、
図32はフォトトランジスタ段を示し、
図33はオプトエレクトロニクス的なナノクラスタビーマーを示し、
図34は振動回路を示す。
さらに、以下の図面は負性抵抗を有するTEMPOS構造体(NERPOS)の適用事例に対する回路装置であり、
図35はアナログ双方向性増幅器(上が回路構造、下が電圧増幅率、M1は入力電圧経過、M2は増幅後の出力信号)を示し、
図36は古典的なトランジスタ電子回路(下)と比べたNERPOS発振器(上)を示し、
図37はタンデム低周波発振器を示し、
図38は振幅変調発振器(上が回路構造、下が信号経過、MNFが変調信号、MAMが変調されたキャリア周波数)を示し、
図39がのこぎり歯発振器(上が回路構造、下がのこぎり歯状出力信号)を示し、
図40はオプトエレクトロニクス的なフリップフロップ(上が回路構造、下が電圧経過)を示す。
さらに、以下の図面は湿度感応性フラーライトを有するTEMPOS構造体(MOSBIT)の適用事例に対する回路装置であり、
図41は周波数デジタルガスセンサを示し、
図42はアナログコンダクティブガスセンサ増幅器を示し、
図43はアナログガス電流変換増幅器を示し、
図44はアナログ抵抗性ガスセンサ増幅器を示し、
図45はアナログガス電圧変換増幅器を示し、
図46はガス電圧セルを示し、
図47はソーラーセルを示す。
既に上で言及したように、本発明の半導体複合構造体はTunable Electronic Material with Pores On Semiconductorから略称として一般にTEMPOSと呼ばれる。同様に、電気的絶縁層の上の導電性の、しかし高オーミックな被覆層として湿度感応性フラーレンを有するTEMPOS構造体は略称MOSBITと呼ばれ、これは名称MOisture Sensoring with Buckministerfullerene in Ion Tracksの略語である。さらに、局所的負性微分抵抗を有するTEMPOS構造体はNEgative Resistance of Pores in Oxide on Semiconductorsの略称としてNERPOSと呼ばれる。概念選択に導く個別の実施形態へのこれらの概念の使用による本発明の制限はこれによっては与えられてはいない。
図1は概略的に断面図において半導体基板SCS及び隣接する電気的絶縁材料から成る層EILを有するパラメタライズされたTEMPOS構造体を示す。3つの電極o、v、w(「端子」又は「タップ」と電気的には同じ意味である)を介して、TEMPOS構造体は電気的に接続される。電気的絶縁材料から成る層EILの中には垂直に配向されたドーピングチャネルがナノスケールの細孔VPの形状で統合されている。この場合、細孔VPの分布、細孔直径、細孔深度及び細孔形状は自由に選択可能である。選択された実施例では、上部電極o、wに割り当てられている異なるサイズのグループの円柱状細孔VPが図示されており、これらの細孔VPは電気的絶縁材料から成る層EILを完全に貫通し、これによってとりわけ半導体基板SCSの中への付加的な電荷担体の簡単な移動が可能となる。これらの付加的な電荷担体は導電性材料ECMから提供され、この導電性材料ECMはここに図示された実施例では分散ナノ粒子DNPの形で細孔VPの中に及び電気的絶縁材料から成る層EILの上に堆積されている。この場合、分散ナノ粒子DNPは電極o、wの間で高オーミックな抵抗グラジエントを発生し、この結果、ここでは短絡が阻止される。これに対して、電気的絶縁材料から成る層EILを貫く付加的な電荷担体の実質的に垂直な移動が可能である。分散ナノ粒子NPを有する細孔VPはTEMPOS構造体において特に多数のニードル状の半導体接合部であり、この結果、TEMPOS構造体は「マルチピークダイオード装置(Multispitzendiodenanordnung)」と呼ばれる。これは相応のダイオード装置を有する等価回路図によって電気的には表される。
図2には走査電子顕微鏡SEMによる撮影画像が示されている。上から、電気的絶縁材料から成る層、この場合SiOが見える。この層の中に異なる直径の多数の細孔が分散分布されて統合されている。細孔の暗い中心領域は、その下にある半導体基板、この場合Siを示している。よって、細孔はここに示された実施例では貫通エッチングされている。細孔の明るい縁部は円錐状の形状を示している。このSEM撮影画像において見られる複数の白い点は導電性材料、この場合は銀のクラスタであり、これは細孔内に及び電気的絶縁材料から成る層の上に被着されている。
図3は図1と同様に概略的にパラメタライズされたTEMPOS構造体の断面図を示し、この場合はしかし円錐状に経過する細孔VPを有し、これらの細孔VPは電気的絶縁材料から成る層EILを完全には貫通していない。この設計においては、付加的な電荷担体は増大して電気的絶縁材料から成る層の中に移動する。この場合、これが例えばフォトセンシティブな窒化酸化シリコンSiONであるならば、光によるこのTEMPOS構造体の照射によって測定に相応に利用されうる光電子放出が増幅されて生じる。
図4はTEMPOS構造体の電子的作動方法の原理図を示す。少なくとも2つの水平方向電流パス及び多数の垂直方向電流パス(図の書き込みを参照)が互いに競合し、接合部においてダイオードが形成される。各電流パスは他のパスとは異なる電位状態によって区別される。ここで示されているのは、高オーミックな被覆層T、異方性導電層A、半導体基板S、A−S境界層の近傍の半導体S内の導電チャネルC、2つの上部コンタクトK、K、1つの下部コンタクトKである。ソースコンタクトK及びドレインコンタクトKはオプショナルに水平方向チャネルCを利用する付加的に統合される制御可能なトランジスタの構成のために図示されている。層Aの異方性はTEMPOS構造体において通常は絶縁層における互いにパラレルに配向された主に垂直な線路パスによって発生される。これらの線路パスはa)絶縁体内に含まれるエッチングされたイオントラックの(半)導電性材料による充填によって、b)イオントラックが導電性を有する場合には潜在イオントラックによって及びc)相似的に形成される自己組織化構造物によって発生される。従って、原理的には本発明による不均質性複合構造体のほかに不均質性及び均質性単一構造体も使用でき、これらの単一構造体はその導電性の強い異方性を示す(その表面に対してパラレルにせいぜい1つの非常に僅少な、電気的絶縁に近い導電率及びその表面に対して垂直方向に又は角度をもって少なくともファクタ10だけ高い導電率)。
TEMPOS構造体の理論的記述。新しいTEMPOS構造体の作動方法を物理学的に基礎付ける最初の試みを行う。このために図5の等価回路網を使い、TEMPOS構造体実施形態(電圧制御される抵抗)の特殊ケースを取り上げる。TEMPOS構造体の他の重要な特性(例えば微分負性抵抗の特性)に対しては、とりわけ量子効果の領域の他の物理的考察により他の等価回路網が作成される。それにもかかわらず、この電圧制御される抵抗の特殊ケースにおいて基礎的かつ方向を示す認識が得られる。図5の等価回路網によって電流パスは例えばコンタクトoからコンタクトw又はvへと追跡される。電流はこの場合直接wへと表面被覆層を通過して流れるか又はその下にあるトラックを通じてこのトラックの下にあるシリコンの中へと向かう。トラックは抵抗R及びリーク電流抵抗Roxを有するダイオードDoxによって記述される。酸化層の下にはエンハンスメントゾーン、空乏ゾーン又は反転ゾーンが形成される。印加される電圧の近傍では、このような層(「チャネル」と呼ばれる)の存在は酸化物のリーク特性に依存し、このことはトラック抵抗R及びダイオードパラメータDox及びRoxによって記述されうる。低オーミックなR、Dox及びRoxに対しては、Coxを介する電界効果によるほんの僅かな電荷コントロールが可能であるか又は全く電荷コントロールが不可能である。チャネル抵抗はRによって記述される。所定のバイアス電圧条件の下で、電流は端子vの方向にチャネルからベースシリコンへの電位障壁を乗り越えなければならず、これはリーク抵抗Rを有する付加的なダイオードDによって記述される。比較すると、トラックがない場合の従来の公知のMOSキャパシタンスはダイオードDの代わりにバイアス電圧に依存するキャパシタンスによって表され、このバイアス電圧に依存するキャパシタンスは例えば反転層からベースシリコンへの接合部によって与えられる。というのも、この場合直流電流は流れないからである。コンタクトo及びwに異なる極性の電圧が印加される場合には、さらにシリコン表面における付加的なpn接合部が考慮されなければならない。
このアプローチによって個々のコンポーネントの寄与が見積もられる。とりわけこの場合トラック抵抗Rが重要である。というのも、このトラック抵抗Rの大きさが自由な電荷担体を有する層の有無をコントロールし、従って反転又はエンハンスメント層を、そして結果的には値R、D及びRをコントロールするからである。このモデルによるI−Vvw特性の詳細な記述は少なくとも定性的に観察と一致する結果を提供する。タイプ1ないしはタイプ2によって特徴付けられる2つのケースがこの場合区別されなければならない。タイプ1ではトラックはほんのわずかだけエッチングされ、この結果、Rが非常に大きい。タイプ2は小さいRのケースに相応し、これはより長いトラックエッチング持続時間によって実験的に実現される。タイプ1及び2では電極及び孔の役割が交換されており、この結果、コンプリメンタリな特性があらわれる。印加電圧に応じて、構成素子が弱い非線形抵抗として又は横方向電界により誘導されるpn接合部として見なされうることが示される。しばしば劇的な非対称性ならびに折れ目及び/又は急峻な上昇が特性に表れる。空乏ゾーンも反転及びエンハンスメントゾーンも印加される電圧に応じて表面コンタクトの下に発生され、この結果、電流を一方のコンタクトから別のコンタクトにスイッチすることが可能である。特定の動作点では本発明の半導体複合構造体は負性微分抵抗を有し、この結果、本発明の半導体複合構造体はpnp(タイプ1)乃至はnpn(タイプ2)トランジスタの特性を得る。この場合これまでファクタ24までの電力増幅率が観察された。トランジスタ効果は再現可能であり、しばしば点状の光放出を伴う。
本発明のTEMPOS構造体の作動方法に対する図5の等価回路網に基づいて導出された理論の第1のアプローチによる試みは、電流/電圧特性に対しておおまかな近似において次の関係式を提供する:
=β(R/(R+2)(V+V)(V−V
ここでβ=CoxμW/Lであり、Rは抵抗比R/Rであり、μは電荷担体移動度であり、Wはチャネル幅、Lはチャネル長、そしてV、V、Vはコンタクトv、o、wに印加される電圧である。この関係式は小さい電圧Vに対してのみ妥当する。というのも、Rは定数と仮定されたからである。しかし、電圧Vが増大するにつれてRは電界効果によりチャネル内に発生される電荷のために低下し、これが観察される非線形性をもたらすのである。非常に強い負の電圧Vowにおいては増大する電界効果によって電流/電圧特性はタイプ1に対して放物線状になり、この結果、電流/電圧特性は古典的なMOSトランジスタの電流/電圧特性に近づく。
図5Aは第2の等価回路網を示し、これによって本発明による負性微分抵抗を有する特別な形成におけるTEMPOS構造体(NERPOS)の電子的特性の解明はさらに深まるだろう。グレーで示されているのは窒化酸化物の直ぐ上の更なる薄くかつ高オーミックな銀層であり、この銀はイオントラックも充填している。議論をもっとも簡単なケースに、すなわちp型基板の利用にはっきりと限定する。これは、適用される電圧領域において基板が蓄積(アキュムレーション)に保たれ、反転層の発生による付加的な複雑化を考慮しなくてよい、という利点を有する。この簡略化された等価回路図は、コンタクトvと関連してp型Siのバルク抵抗R、実質的に酸化物境界面に沿った電流伝播を記述するバルク抵抗R及びR、ショットキーダイオードD及びD、そして金属充填されたコアトラックにおける抵抗RKo及びRKv(最後の抵抗は図には記されていない)から成る。銀のp型シリコンに対するショットキー特性の実証は一般的に公知であり、例えばSmith及びRhoderickによって記述されている。oにおける負の電圧及びvにおける正の電圧の場合には、ダイオードDが開き、電流路v−oが形成され、この電流路v−oはバルク抵抗によってオーミック特性を有する。oにおける負の電圧及びvにおけるさらに小さい正の電圧が前提とされる場合には、コアトラックwの下に負の電圧が現れ、この結果、ダイオードDが逆方向に極性付けられる。vの正の電圧が増大すると、wの下で降下する電圧が正であるポイントが存在する。ダイオードDは導通状態になる。少数担体(電子)が隣接するp領域に注入される。注意すべきは、抵抗Rは実質的にシリコンの中のコアトラックの周囲の流出孔(Austrittsloch)の周囲の領域に集中されていることである。このケースは、半導体に当接される金属突起の周囲の電位曲線に比較できる。注入された少数担体は抵抗Rの低下を引き起こし、これによりダイオードを介する正の電圧の上昇をもたらす。ダイオードは新たにより多くの電流を注入する...等々。理想的なケースではバルク抵抗は注入によっていわば氾濫され(ueberschwemmen)、このバルク抵抗が消滅し、電流がダイオードのみによって制限されるまでになる。よって、高オーミック状態から低オーミック状態へのスイッチング効果が現れ、この低オーミック状態は逆行する特性曲線乃至は微分負性抵抗として見いだされる。
以下においては、スイッチング電圧vが負の電圧oによって減少するという観察を解明する。ダイオードDに対しては、このダイオードDを開くために常に同じ正の電圧がwの下のシリコンにおいて必要とされる。よって、スイッチング電圧vの低下は、シリコン内のバルク抵抗が小さくなり、電位vをより良好に「供給する」ことを意味するだけである。この低下は、電圧oが低下される時にダイオードDを介するより高い順方向電圧が調整されることによって達成される。これにより、ダイオードはより強く注入する。この考察は、イオントラック内のバルク抵抗Rがシリコンのそれよりも大きいことを前提としている。注意すべきは、Dによる注入は抵抗R及びRだけではなくRにも大きな影響を与えることである。ダイオードDが開くことによってダイオードDにおける電圧降下も変化する;このダイオードはさらに開かれ、それゆえ増大された注入を介してDを利用する(zurueckgreifen)のである。
これまでの説明はp型シリコンに対して行われた。しかし、銀による金属被覆を有するn型シリコンもショットキー特性を有することが公知である(例えばRhoderick及びWilliams)それゆえ、類似のスイッチング特性はn型材料から成る基板を有する本発明の半導体複合構造体に対しても考えられる。
図6では制御可能な半導体抵抗としての形成において3分間のエッチング持続時間を有するTEMPOS構造体の室温RTにおいて測定される特性曲線が示されている。電流電圧特性の測定において障壁層半導体構成素子の典型的なI、U特性曲線経過が示されている。この特性曲線の温度依存性は、60℃の環境温度において3分間のエッチング持続時間を有するTEMPOS構造体の特性曲線を示す図7によって実証される。明瞭に特性曲線の予期された平坦化が識別される。ここで、細孔なしの類似の半導体複合構造体による制御テストが実施されたことを付言しておく。この細孔なしの類似の半導体複合構造体はTEMPOS構造体の上記の特性を示さず、ノーマルな高オーミック抵抗の特性だけを示す。これは、とりわけTEMPOS構造体における電気的絶縁層の中のエッチングされたイオントラックの形成において、本発明の基礎をなす導電性細孔の存在への注意を促すものである。
図8は、7分間のエッチング持続時間(フッ化水素溶液におけるエッチング HF 7min)を有するTEMPOS構造体から製造されたnpnトランジスタの特性曲線を示し、このnpnトランジスタにおいては銀被覆されたTEMPOS構造体の上面において2つの電極o、w及びそのアルミニウム被覆された下面において電極vが銀導電性接着剤接続されている。この適用事例では、電極v、w間には制御電流回路が、電極o、w間にはnpnトランジスタの負荷電流回路が実現される。負荷電流回路における電圧Uowの上昇によって負荷電流Iは上昇し、さらに制御電圧−Uvwによって制御可能である。このnpnトランジスタ機能は図8に同様に図示された構造の簡単なダイオード等価回路図によって与えられており、このダイオード等価回路は原理的には3つのマルチピークダイオード複合体から成る。これに類似して、図9によれば10分間のエッチング持続時間を有するTEMPOS構造体では拡張された負荷電流領域において比較可能な実験調査が行われ、その結果、TEMPOS構造体の接続が変わらない場合に延長されたエッチング持続時間によってpnpトランジスタが製造された。等価回路図に相応して、半導体複合構造体バイポーラトランジスタが、極性に注意すると一次近似において同様に3つのマルチピークダイオード複合体から構成される。
図10には光活性電気絶縁層、例えばSiONを有するnpnフォトトランジスタとして形成されたTEMPOSの特性曲線が図示されている。光活性のサポートのためにエッチング持続時間HFは5分間だけであり、この結果、円錐状の、貫通していない細孔が発生された。光入射束はΦで表されている。明らかに上昇する光入射による特性曲線の上昇が見て取れる。図11は入射される光量に依存するフォトダイオードとして形成された10分間のエッチング持続時間HFを有するTEMPOS構造体の容量性変化を示す。これはフォトセンサにおいて可変的な電圧の測定によって求められうる。
図12には、構造体表面上の2つの表面コンタクト間の中断された被覆層(挿入図参照)に対して生じるような、本発明の感光性TEMPOS構造体(pドープされたシリコン、ここには暗電流だけが示されている)の特性曲線(電流電圧特性)が図示されている。従って、2つの表面コンタクト間の導電接続は電気的絶縁材料から成る層の境界面の近くの半導体基板中の埋め込まれた導電チャネルによってのみ与えられる。このチャネルは残留表面被覆層及び導電性イオントラックを貫いて制御される。これらの特性曲線はノーマルなダイオード特性曲線に甚だ似ており、ゲート電圧の印加によって互いに引き離される。図13は、様々な強度の可視光で照射されることによって制御される、図12のpドープされた感光性TEMPOS構造体の特性曲線を示す。最初の曲線は電圧に依存する暗電流を示す。付加的にゲート電圧が印加される。形成された構成素子はフォトダイオード乃至はフォトセルのように動作する。ゲート電圧の印加なしでは、この形成された構成素子はフォトレジスタの特性を示す。図13には中断された表面被覆層を有するTEMPOS構造体の特性曲線への光の影響が示されている。光が図12の場合とは異なる仕方で特性曲線を低下させ、この結果、湿度と光の影響が明らかに区別されうることが見て取れる。光に類似する特性曲線が有機ガスセンサとしてのTEMPOS構造体に対して得られる。アルコール又はアセトンのようなガスは光と同じように特性曲線を低下させる。しかし、これら2つのガスはフラーライトだけを有するTEMPOS構造体によっては区別されえない。これを可能にするためには、さらに別の、例えばアルコール専用検出器(例えば高オーミックSnO被覆層及び細孔充填を有する半導体複合構造体)による同時測定が行われなければならない。
図14には電気的絶縁材料から成る層の上に被覆層として高オーミックな導電性材料及びフラーライトから成る細孔充填物を有する湿度センサとして形成されたTEMPOS構造体(MOSBIT)の特性曲線が図示されている。これらの特性曲線はダイオード状の曲線経過を有する。上昇する湿度による特性曲線の上昇が明らかに見て取れる。この場合、湿度自体の存在において印加電圧なしで電流が流れ、これはフラーライトを有するTEMPOS構造体が湿度自体で電圧を生成し、エネルギ蓄積器として使用されうることを意味している。この理由は、フラーライトと基板としてのシリコンとの間の環境依存性接触電位差に帰する。
TEMPOS構造体に基づく構成素子は所定のデザイン的配置ではとりわけ金属クラスタの使用により及び比較的高い印加電界強度においてその電流電圧特性の不安定性を有する。図15は所定の電流強度より上で始まる僅かなノイズを有するTEMPOS構造体の特性の特性曲線を示す。ここではノイズは特性曲線における小さいピークから成り、これらの小さいピークは比較的高い電流における比較的小さい電圧の傾向を示す。図16は(Vow=2V及びVov=10Vにおける)特性を示し、この特性ではこれらのピークは特定の地点できわめて強く形成されている。これはデジタル技術で使用されるエサキ又はトンネルダイオードの特性に非常に近い特性である。最後に、図17は、比較的高い値において再び安定化することなしに、所定の閾値電圧の上では電流が劇的に上昇する電流電圧特性を示す。電流上昇は電圧の確実な低減を伴い、この結果、このTEMPOS構造体に基づく構成素子は非常に強く形成される微分負性抵抗を有する(略称NERPOS=NEgative Resistance of Pores in Oxide on Semiconductors)。
図18は、今日既に公知である乃至は開発中である限りにおいて、異なるパラメタライジングにより発生可能な様々な可能なTEMPOS構造体の系統関係を1つの系統樹に図示する試みを示す。いくつかの余白へ向かう矢印は将来的な進歩がまだ予期される主な分野を示す。図19にはTEMPOS構造体の自由に選択可能なパラメータがテーブル形式でまとめられている。これに適した材料及びその適用領域も記入されている。このテーブルは今日の知識状況に相応し、将来の拡張のための余地を示す。
図6及び7に示されたTEMPOS構造体3min HFの温度依存性は、TEMPOS構造体10min HFでもその内部容量(サーモ容量)及び内部並列抵抗(サーモ抵抗)に関して非常に簡単に周波数決定素子(サーモ容量)としてTEMPOS構造体10min HFを有するサーモキャパシティブセンサ発振器の電気的回路図を示す図20の機能及び適用回路に組み込まれ、実際に利用される。このセンサ発振器の周波数は測定すべき温度の直接的なデジタルな尺度である。測定技術的には、室温と80℃の環境温度との間では相応の分析スペクトルにおいて190kHzの発振周波数差が検出される。半導体複合構造体7min HFの使用の際には、201kHzの発振周波数差が得られ、TEMPOS構造体5min HFの使用の際には188kHzの発振周波数差が得られ、この結果、この温度測定範囲においてほぼ3kHz/℃の温度センサ感度が生じる。図21には局部発振器の光容量性遠隔制御部の回路図が図示されている。この場合、10分のエッチング持続時間HFを有するTEMPOS構造体の光電効果がフォトnpnトランジスタ段の構成に適用される。直流電流フローをこの構造体において遮断すると(アイドリング)、容量変化に関する測定結果が光放射の入力結合により図11では電極o、w乃至はv、wにおいて大規模に確認される。オプトエレクトロニクス的なTEMPOS構造体のこの特別な特性は、図21によれば、半導体複合構造体10min HFによる周波数f=3.88756MHzを有する局部発振器の光容量性制御のための機能回路において技術的に適用される。ほぼ1パーセントの容量変化の僅少に保持された周波数トリム領域(Frequenztrimmbereich)において、基本周波数f=3.88756MHzにおいてΔf=16.5kHzのこの局部発振器の周波数変化が生じる。
図22は予め設定されたエッチング持続時間(この図及び以下の図の回路装置では相応に選択可能)を有するTEMPOS構造体の低周波ノイズ源への適用事例を示し、高い局所的電界強度がTEMPOS構造体においてランダムな頻繁な放電及び再結合を惹起し、その結果、タップにおいて測定可能なノイズ電圧が発生される。図10の測定が示すように、光放射Φ、λの入力結合によってI、U特性曲線における上昇が、すなわち半導体複合構造体の電気的微分抵抗(光抵抗)が変化し、図23によれば光抵抗センサとしての適用事例を可能にする。入力される光放射の変化がこの場合電流回路において電流変化及びこれにより電極から取り出される相応の電圧変化を惹起する。光容量性センサとしての図24の適用事例では、半導体複合構造体はフォトダイオードとして直列キャパシタンスCによって光容量変化において直流電流なしでアイドリング動作され、測定すべき入力結合される光放射は2つのタップにおいて計数可能なデジタル周波数に変換される。図21の通信技術適用事例のほかにも、図25のバンドパスフィルタ、図26のローパスフィルタ、図27のハイパスフィルタの光容量性遠隔制御のための半導体複合構造体の通信技術適用事例はこのような光結合による妨害的な電磁的な未知の影響の有利な完全な遮断のために実際的に実現可能である。
バイポーラトランジスタとしてのTEMPOS構造体における大きな特性曲線屈曲の領域で印加される直流電圧による図28の信号周波数逓倍器としての適用事例のI、U動作点の調整によって、入力結合される信号電圧は歪化され、その周波数、信号周波数が逓倍化され、2つの電極において供給される。図29の適用事例は、2つの信号電圧を付加的混合において乗算するために図10の動作点調整を利用する。これは振幅変調器の実用的な簡単な実現に相応し、変調電圧はこの場合2つの電極において通信技術的な後続処理のために提供される。I、U動作点をnpnトンネルトランジスタとしての半導体複合構造体における使用事例において選択する場合、弓状の特性曲線によって特徴付けられるトンネル効果がほぼ2V/1mAで生じる(Sトンネルダイオード)。図30のTEMPOS構造体の回路ではトンネル効果における無安定マルチバイブレータとしての適用事例が得られ、さらに次の開発段階としてこの半導体構成素子によって無線周波数発振器及び双方向高周波増幅器が得られる。
温度測定技術における図31のさらに別の適用事例は、サーモ抵抗としての動作点調整TEMPOS構造体トランジスタ、すなわちサーモレジスティブセンサを示し、2つの電極におけるこのサーモレジスティブセンサの出力電圧は入力結合された温度の直接的な尺度である。図32の適用事例はフォトトランジスタ段を図示しており、これはTEMPOS構造体から成る構成素子において図10で典型的に測定されたように、2つの電極におけるこのフォトトランジスタ段の出力電圧は入力結合された放射の直接的な尺度である。図33の適用事例はカラーオプトエレクトロニクス的なナノクラスタビーマーとしてのTEMPOS構造体SiON/n型Si(II)及びSiON/p型Si(I)に関し、これら両方には端子o、wの間でほぼ15mAが供給され、このナノクラスタビーマーのそれぞれの波長λ=4*n*lは屈折率n及び細孔チャネルのそれぞれの長さ乃至は深さlに依存する。この場合、例えばほぼ150個のビーム放射ナノクラスタを有するプローブ(I)はほぼ1.4nW光放射束を発生する。この適用事例では各TEMPOS構造体は光放射束の付加的な入力結合によってフォトダイオードのように反応し、この結果、次の開発ステップではオプトエレクトロニクス的なトランシーバの構成がTEMPOS構造体に基づく通信技術的適用事例において実現可能である。図34には、周波数可変振動回路としてのTEMPOS構造体の適用事例が図示されている。印加される電圧の変化(電圧制御ナノクラスタキャパシタンス)によって、少なくとも500NHzと800MHzとの間の下部高周波領域において調整可能な振動回路が実現される。従って、TEMPOS構造体は高周波にも適している。
微分負性抵抗を有するTEMPOS構造体(NERPOS構造体)に基づく構成素子を有する簡単な増幅器を図35は示す。図の下部には電圧増幅の結果が図示されている。増幅器のためにはNERPOS構造体に基づく構成素子のただ2つのコンタクトだけが必要とされる(例えばv及びo)。第3のコンタクト(例えばw)は、不定な電位状態を作り出さないために、とりわけ隣接コンタクトの電位又はゼロにおかれる。増幅回路の実現のためにNERPOS構造体に基づく新しい構成素子のただ2つの接続部だけで十分であるという事実は、トランジスタ回路に比べて回路の配線を非常に簡素化する(下を参照のこと)。図35の増幅器回路において第3のコンタクトが必要とされないことから、構成素子の細孔側における唯一の必要とされるコンタクト(例えばo)を絶縁面全体にわたって大面積を占めるように配置し、(そして同じことを背面側のコンタクト(v)で行い)、この結果、高電力構成素子を作成する可能性が生じる。他方で、NERPOS構造体に基づく構成素子のこの増幅器回路において必要とされない第3のコンタクト(例えばw)は、コンタクトv及びoによって実現される図35の増幅器に対してパラレルにコンタクトv及びwによって第2の同種の増幅器を動作させるために使用されうる。このタンデム増幅器回路によってNERPOS構造体に基づく構成素子は2つの異なる任務をパラレルに果たすことができる。この場合には構成素子内部の容量性結合によってたしかにひょっとしたらうなりが生じるかもしれないが、NERPOS構造体の適切なデザイン設計によって最小化される。
既に上で言及したが本発明の半導体複合構造体を有する構成素子の特別な利点は、所属の回路が古典的な回路に比べてはるかに少ない付加的な構成素子しか必要とせず、これによってはるかに簡略化されて構成されることである。NERPOS構造体に基づく構成素子を有する簡単な発振器回路とトランジスタ電子装置を有する古典的な発振器回路との比較が図36に図示されている。NERPOS構造体に基づく構成素子を有する回路(上)がたった4つの構成素子しか必要としないのに対して、古典的な回路(下)ではその倍もの構成素子を必要とする。
よって、NERPOS構造体により発振器も構成されうる。この場合もまた標準的な構成の3つのコンタクトのうちの2つしか必要としない。この結果、タンデム発振器も構成することが可能である(図37参照)。この場合にも注意すべきことは、うなりの形成を適当な容量性減結合によってNERPOS構造体に基づく構成素子の設計時に既に阻止することである。もちろん、図38(上は回路構成、下は信号曲線)で振幅変調される低周波発振器(=無線送信器)のケースにおいて示されているように、NERPOS構造体に基づく構成素子により発生される振動は外部から印加される信号によって変調され、この結果、原理的にはあらゆる種類の送信器におけるNERPOS構造体に基づく構成素子の適用事例が提示される。
さらに、図39は、のこぎり歯発振器(上)の回路図によって、正弦波状振動だけではなく、例えばのこぎり歯振動(下の信号曲線)のような他の振動形式もNERPOS構造体によって実現されうることを示している。
最後に、NERPOS構造体の微分負性抵抗は、図40においてオプトエレクトロニクス的フリップフロップ(光入射なしで通常の電子的フリップフロップは動作されうる)に基づいて図示されている(S/R セット/リセット)ようにデジタル電子装置を動作させることも可能とする。図40の下側には電流電圧特性曲線が図示されている。動作点はA(FF 開 フリップフロップ)に示されている。次いで、短い(この場合は負の)パルスによって動作点は左側へとシフトされ、この結果、動作点は不安定ゾーンに移行し、ようやくA(SF 閉 フリップフロップ)において再び安定化され、このAの位置は外部抵抗によって調整される。同様に短い正のパルスは動作点をAへと再びシフトすることができる。スイッチング期間はきわめて小さい;このスイッチング期間はピコ秒のオーダである。よって、NERPOS構造体によっても、トランジスタを有するデジタル電子装置から昔から公知であるような双安定回路が実現されうる。これによって、微分負性抵抗を有するTEMPOS構造体、いわゆるNERPOS構造体に基づいて、トランジスタなしのコンピュータに対するアクティブ構成素子を構成する原理的な可能性が生じる。極めて高速なスイッチング時間ならびに相応するトランジスタ回路の場合よりも構成素子及び配線におけるはるかに僅少なコストは、このように構成されたコンピュータが競争力をもつようにさせる。
次の図41〜47はMOSBIT構造体、すなわち電気的絶縁材料から成る層の表面上の及び細孔内の導電性材料としてフラーライトが設けられたTEMPOS構造体に関する。光入射に類似して、MOSBIT構造体は湿気の存在する場合に電圧を発生し、この電圧は湿度の低下により消滅する。湿度感応性センサ材料C60(フラーライト)は表面上に薄く被着され、厚い層としては積層されていないので、フラーレンにおける水蒸気の拡散プロセスは最小限にまで低減されており、この結果、このセンサは1秒より下の非常に短い応答時間を有する。MOSBIT構造体に基づくこのような湿気セルの電圧の原因は環境に依存するC60/Si接触電圧に帰せられる。この特性は、湿度電圧ドライバを構成するために利用されうる。湿気セルが湿気の代わりにアルコール又はアセトンの上記にさらされる場合には、これは同様に電圧を発生し、当然この電圧の正負の符号はこの場合正反対である。これによって湿度が有機ガス蒸気から区別される。既にナノクラスタを有するTEMPOS構造体のように、MOSBIT構造体は抵抗性、導電性センサ特性も容量性センサ特性も識別させる。従って、例えば湿度抵抗センサ、湿度導電センサも湿度容量センサも製造されうる。後者では容量変化を周波数変化に変換することが有意義である。最後にMOSBIT素子の導電率の変化は湿度電流変換器の製造のためにも使用される。
図41には周波数デジタルガスセンサが図示されており、このガスセンサではフラーライト(C60)により表面被覆された、直流電流なしで動作される、ナノクラスタを有するMOSBIT構造体がそのガスに依存するキャパシタンスによって発振器回路をMHz領域で制御する。従って、2つのタップから供給される発振周波数はガス濃度の直接的なデジタル尺度である。
図42にはアナログコンダクティブガスセンサ増幅器が図示されており、このガスセンサ増幅器はC60により表面被覆されたナノクラスタを有するMOSBIT構造体のコンダクタンス変化をガス濃度に依存して直接測定可能な電圧に変換し、2つのタップから提供する。
図43にはアナログガス電流変換増幅器が図示されており、このアナログガス電流変換増幅器はC60により表面被覆されたナノクラスタを有するMOSBIT構造体における発生短絡電流をガス濃度に依存して直接測定可能な電圧に変換し、2つのタップから提供する。
図44にはアナログ抵抗ガスセンサ増幅器が図示されており、このアナログ抵抗ガスセンサ増幅器はC60により表面被覆されたナノクラスタを有するMOSBIT構造体の抵抗変化をガス濃度に依存して直接測定可能な電圧に変換し、2つのタップから提供する。
図45にはアナログ電圧変換増幅器が図示されており、このアナログ電圧変換増幅器はC60により表面被覆されたナノクラスタを有するMOSBIT構造体のガス濃度に依存する発生アイドリング電圧を2つのタップにおいて低オーミック負荷に耐えて(niederohmig-belastbar)提供する。
図46にはC60により表面被覆されたナノクラスタを有するMOSBIT構造体を有するガス電圧セルが図示されており、このガス電圧セルは比較的高いガス濃度の使用下において電圧タップを利用して電流供給に適用される。
図47にはC60により表面被覆されたナノクラスタを有するMOSBIT構造体を有するソーラーセルが図示されており、このソーラーセルは光放射の入力結合において放射受信器としても電流供給部としても電圧タップを利用して適用される。光入射(φでシンボライズされている)において特性曲線のシフトが生じる。同じ入射光強度の場合には、シフトは波長(λによりシンボライズされている)に依存し、この結果、可動部材のない新しいコンパクトな光学分光計の構成が可能になる。
要約すると、上述した包括的な、しかし最終的なものとは見なされない多彩な半導体構成素子において、本発明の半導体複合構造体の大きなフレキシビリティ及びその統一的な適用実施形態が見て取れる。従って、本発明の新しい半導体構造体とともに、簡単に製造及び制御可能な半導体構成素子の新しい安価なクラスが提供される。これらの構造体の製造は、イオントラック製造のための大型加速器を除けば、クリーンルーム及び真空条件なしの湿式化学(Nasschemie)だけを必要とする。
断面図における貫通円柱形状細孔を有する本発明(TEMPOS構造体)による半導体複合構造体の原理的な構造を示す。 図1により作られるTEMPOS構造体のSEM撮影画像を示す。 貫通していない円錐状細孔を有するTEMPOS構造体の原理的な構造を示す。 ソース及びドレインコンタクトが統合されている拡張されたTEMPOS構造体の電子的な作動方法の原理図を示す。 図5はTEMPOS構造体から成る構成素子の第1の等価回路網を示し、図5Aは微分負性抵抗を有するTEMPOS構造体から成る構成素子の第2の等価回路網を示す。 室温における非線形抵抗器としてのTEMPOS構造体の特性曲線を示す。 高められた室温における非線形抵抗器としてのTEMPOS構造体の特性曲線を示す。 npnトランジスタとしてのTEMPOS構造体の特性曲線を示す。 pnpトランジスタとしてのTEMPOS構造体の特性曲線を示す。 npnフォトトランジスタとしてのTEMPOS構造体の特性曲線を示す。 入射する光強度とフォトダイオードとしてのTEMPOS構造体のキャパシタンス及び導電率との関係を示す。 銀クラスタから成る中断された被覆層を有するTEMPOS構造体の第1の特性曲線を示す。 銀クラスタから成る中断された被覆層を有するTEMPOS構造体の第2の特性曲線を示す。 湿度センサとしてのTEMPOS構造体の特性曲線を示す。 所定の電圧閾値より上のノイズを有するTEMPOS構造体の特性曲線を示す。 局所的に形成された負性微分抵抗を有するTEMPOS構造体の特性曲線を示す。 強い負性微分抵抗を有するTEMPOS構造体の特性曲線を示す。 TEMPOS構造体の系統図を示す。 TEMPOS構造体のパラメタライジングテーブルを示す。 サーモキャパシティブセンサ発振器を示す。 局部発振器の光容量性遠隔制御部を示す。 低周波雑音源を示す。 光抵抗センサを示す。 光容量性センサを示す。 バンドパスフィルタの光容量性遠隔制御部を示す。 ローパスフィルタの光容量性遠隔制御部を示す。 ハイパスフィルタの光容量性遠隔制御部を示す。 信号周波数逓倍器を示す。 振幅変調器を示す。 無安定マルチバイブレータを示す。 サーモレジスティブセンサを示す。 フォトトランジスタ段を示す。 オプトエレクトロニクス的なナノクラスタビーマーを示す。 振動回路を示す。 アナログ双方向性増幅器(上が回路構造、下が電圧増幅率、M1は入力電圧経過、M2は増幅後の出力信号)を示す。 古典的なトランジスタ電子回路(下)と比べたNERPOS発振器(上)を示す。 タンデム低周波発振器を示す。 振幅変調発振器(上が回路構造、下が信号経過、MNFが変調信号、MAMが変調されたキャリア周波数)を示す。 のこぎり歯発振器(上が回路構造、下がのこぎり歯状出力信号)を示す。 オプトエレクトロニクス的なフリップフロップ(上が回路構造、下が電圧経過)を示す。 周波数デジタルガスセンサを示す。 アナログコンダクティブガスセンサ増幅器を示す。 アナログガス電流変換増幅器を示す。 アナログ抵抗性ガスセンサ増幅器を示す。 アナログガス電圧変換増幅器を示す。 ガス電圧セルを示す。 ソーラーセルを示す。
符号の説明
DNP ナノ粒子
ECM 導電性材料
EIL 電気的絶縁材料から成る隣接層
MOSBIT MOisture Sensoring with Buckministerfullerene in Ion Tracks
NERPOS NEgative Resistance of Pores in Oxide on Semiconductors
o、v、w 電極、端子
SCS 半導体基板
TEMPOS Tunable Electronic Material with Pores On Semiconductor
VP 細孔

Claims (23)

  1. 選択可能なp又はnドーピング及び導電率を有する少なくとも1つの半導体基板及び実質的に垂直方向に集積されたドーピングチャネルを有する電気的絶縁材料から成るこれに隣接するプレーナ層を有するパラメタライズされた半導体複合構造体であって、前記ドーピングチャネルの中には選択可能な導電率を有する導電性材料が堆積されており、電荷担体は半導体複合構造体の中を移動し、電気的絶縁材料から成る層及び半導体基板の上の複数の電極から成る電気的接続部を有する半導体複合構造体において、
    ドーピングチャネルは、電気的絶縁材料から成る層(EIL)における選択可能な分布ならびに選択可能な細孔直径、細孔深度及び細孔形状を有するナノスケールの細孔(VP)として形成されており、細孔(VP)の中に堆積された又は他の導電性の、しかし高オーミックに形成された材料(ECM)によって電気的絶縁材料から成る層(EIL)の表面も被覆され、選択可能な電気抵抗を発生し、該電気抵抗は電気的絶縁材料から成る層(EIL)上に互いに間隔をおいて配置されパターニングされた2つの上部電極(o、w)との間での電荷担体の実質的に水平方向の移動を阻止し、前記2つの上部電極(o、w)の間では異なる電位の選択可能な印加によって選択可能な電位曲線が発生され、しかし、前記電気抵抗は半導体複合構造体(PSC)において半導体基板に配置されたパターニングされた下部電極(v)への電荷担体の実質的に垂直方向の移動をサポートすることを特徴とする、パラメタライズされた半導体複合構造体。
  2. 導電性材料(ECM)は選択可能なサイズを有するナノクラスタ(DNC)の形式で形成され、選択可能な分散密度によって細孔(VP)内に堆積され、ならびに、電気絶縁材料から成る層(EIL)の上に堆積されることを特徴とする、請求項1記載のパラメタライズされた半導体複合構造体。
  3. 導電性材料(ECM)の全ナノクラスタ(DNC)は同一の選択されたサイズ範囲内にあり、及び/又は、等間隔に分布されて配置されていることを特徴とする、請求項2記載のパラメタライズされた半導体複合構造体。
  4. 導電性材料(ECM)は均一な又は分散した分布の金属、半導体材料又はその化合物、カルコゲン又はその化合物、炭素同素体、酸化物半導体、導電性酸化物、メタルドープされたポルフィリン又はポリピロール化合物、アクチュエータ材料、アラビアゴム及び金属塩から成る混合物又はこれらの混合形態であることを特徴とする、請求項1〜3のうちの1項記載のパラメタライズされた半導体複合構造体。
  5. パラメタライズされた半導体複合構造体の特性曲線が局所的に微分負性抵抗特性を示すようなナノクラスタ(DNC)が狭い細孔(VP)内に設けられていることを特徴とする、請求項1〜4のうちの1項記載のパラメタライズされた半導体複合構造体。
  6. 導電性材料(ECM)は特定の物質に対してセンサアクティブな、導電率を有する材料によって補足又は置換されることを特徴とする、請求項1〜5のうちの1項記載のパラメタライズされた半導体複合構造体。
  7. 特定の物質は湿気、蒸気又はガスであることを特徴とする、請求項6記載のパラメタライズされた半導体複合構造体。
  8. フラーレンから成るナノチューブが細孔(VP)内で成長され、この成長はニッケルナノ結晶から開始され、細孔(VP)の縁部を越えて行われうることを特徴とする、請求項4〜7のうちの1項記載のパラメタライズされた半導体複合構造体。
  9. ナノチューブは折れ目又は他の欠陥を所定の位置に有することを特徴とする、請求項8記載のパラメタライズされた半導体複合構造体。
  10. 金属又は半導体から成る曲げやすいナノワイヤが細孔(VP)内に導入されることを特徴とする、請求項4〜7のうちの1項記載のパラメタライズされた半導体複合構造体。
  11. 電気的絶縁材料から成る層(EIL)の表面は島状に導電性材料(ECM)によって被覆されており、被覆層は2つの上部電極(o、w)の間において完全に中断されていることを特徴とする、請求項1〜10のうちの1項記載のパラメタライズされた半導体複合構造体。
  12. 電気的絶縁材料(EIL)はシリコン化合物、とりわけ窒化酸化シリコン又は炭素同素体、とりわけダイヤモンド又はポリマー、とりわけフォトレジスト又はカプトンであることを特徴とする、請求項1〜11のうちの1項記載のパラメタライズされた半導体複合構造体。
  13. 電気的絶縁材料(EIL)は多孔質金属酸化物、とりわけ酸化アルミニウムとして、又は、分子ふるい、とりわけメソポーラス二酸化珪素として形成されていることを特徴とする、請求項1〜12のうちの1項記載のパラメタライズされた半導体複合構造体。
  14. 半導体基板(SCS)は低酸素シリコン(Sauerstoffarmes Silizium)又はチョクラルスキーシリコンであることを特徴とする、請求項1〜13のうちの1項記載のパラメタライズされた半導体複合構造体。
  15. とりわけ導電性材料(ECM)の選択に関して、異なる物理化学的な量のスペクトルをカバーする異なるパラメタライズされた領域が共通の半導体基板(SCS)上に隣接して配置されていることを特徴とする、請求項1〜14のうちの1項記載のパラメタライズされた半導体複合構造体。
  16. 上面には2つの上部電極(o、w)のほかに、さらにソース電極及びドレイン電極が設けられており、これらの電極は半導体基板におけるドープされた領域への直接的な接続を有するか又はドープされていない半導体基板と低オーミックに形成された細孔を介して接続されているかのいずれかであり、3つの電極(o、v、w)のうちの1つは付加的に制御電極として形成されていることを特徴とする、請求項1〜15のうちの1項記載のパラメタライズされた半導体複合構造体。
  17. 半導電性又は導電性材料によって充填される細孔は電気的絶縁材料から成る層の中で半導体基板(SCS)までの薄い電気的絶縁層によって限定されており、この薄い電気的絶縁層は酸化膜又は絶縁膜として、電気的絶縁材料から成る層(EIL)の残余層として又はエッチングしやすい層及びエッチングし難い層を有する二重層として形成されていることを特徴とする、請求項1〜16のうちの1項記載のパラメタライズされた半導体複合構造体。
  18. 導電性又は半導電性ナノクラスタ(DNC)は細孔(VP)内において電気的絶縁性被覆層によって囲まれていることを特徴とする、請求項1〜17のうちの1項記載のパラメタライズされた半導体複合構造体。
  19. 電気的絶縁材料から成る層(EIL)において貫通しないように形成されかつ導電性又は半導電性材料によって充填されている細孔(VP)と半導体基板(SCS)との間には金属クラスタがデポジットされていることを特徴とする、請求項1〜18のうちの1項記載のパラメタライズされた半導体複合構造体。
  20. 選択可能なp又はnドーピング及び導電率を有する少なくとも1つの半導体基板を有し、実質的に垂直方向に集積されたドーピングチャネルを有する電気的絶縁材料から成るこれに隣接するプレーナ層を有し、電気的絶縁材料から成る層及び半導体基板の上に配置された複数の電極から成る電気的接続部を有するパラメタライズされた半導体複合構造体の製造のための方法であって、前記ドーピングチャネル内には選択可能な導電率を有する導電性材料が堆積されており、この導電性材料のコンプリメンタリな電荷担体が半導体基板内に移動する、とりわけ請求項1〜19のうちの1項記載のパラメタライズされた半導体複合構造体の製造のための方法であって、該方法は、
    I.p又はnドープされた半導体基板の上に電気的絶縁材料から成る層を堆積する方法ステップ、
    II.電気的絶縁材料から成る層においてドーピングチャネルを作成する方法ステップ、
    III.ドーピングチャネル内に及び電気的絶縁材料から成る層の上に導電性材料から成る被覆層を堆積する方法ステップ、
    IV.電気的絶縁材料から成る層及び半導体基板に電極を堆積する方法ステップ
    を有する、パラメタライズされた半導体複合構造体の製造のための方法において、
    方法ステップIはプラズマCVDによって200℃〜300℃までの温度領域のプロセス温度において実施され、及び/又は、
    方法ステップIIは、電気的絶縁材料から成る層(EIL)における選択可能な分布ならびに選択可能な細孔直径、細孔深度及び細孔形状を有するナノスケールの細孔(VP)としてのドーピングチャネルの形成のために、電気的絶縁材料から成る層(EIL)を高エネルギ重イオンにより照射することによって実施され、細孔パラメータは照射パラメータの選択によって調整可能であることを特徴とする、パラメタライズされた半導体複合構造体の製造のための方法。
  21. ドーピングチャネルの形成のための方法ステップIIにおいて、照射に続いてイオントラックのエッチングが実施され、細孔パラメータはエッチングパラメータ、とりわけエッチング持続時間の選択によって調整可能であることを特徴とする、請求項20記載の方法。
  22. 方法ステップIIIにおいて、電気的絶縁材料から成る様々な異なる被覆層がドーピングチャネル内に及び電気的絶縁材料から成る層の上に堆積されることを特徴とする、請求項20又は21記載の方法。
  23. 選択可能なp又はnドーピング及び導電率を有する少なくとも1つの半導体基板を有し、実質的に垂直方向に集積されたドーピングチャネルを有する電気的絶縁材料から成るこれに隣接するプレーナ層を有し、電気的絶縁材料から成る層及び半導体基板の上に配置された複数の電極から成る電気的接続部を有するパラメタライズされた半導体複合構造体の使用であって、前記ドーピングチャネル内には選択可能な導電率を有する導電性材料が堆積されており、この導電性材料のコンプリメンタリな電荷担体が半導体基板内に移動する、とりわけ請求項1〜19のうちの1項記載のパラメタライズされた半導体複合構造体の使用において、
    できるだけ僅少な個数の付加的なスイッチング素子を有する簡単な回路装置における電子的なアクティブ又はパッシブ構成素子として、とりわけトランジスタ、コンデンサ、抵抗、増幅器又は振動回路としての形成において、オプトエレクトロニクス構成素子として、とりわけ光エミッタ又は光検出器としての形成において、又は、hygroscopic electronic構成素子として、とりわけ湿気セルとしての形成において、又は、センサ構成素子として、とりわけセンサセルとしての形成において、デジタル構成素子として、とりわけフリップフロップとして、又は、これらの構成素子の組み合わせとしての機能を有し、それぞれの機能的な形成は半導体複合構造体(PSC)のパラメタライジングによって、とりわけ細孔(VP)及びナノクラスタ(DNC)の形式の導電性材料から成る被覆層(ECM)の形式のドーピングチャネルの形成によって、ならびに、印加パラメータ(Beaufschlagungsgroesse)の変化による動作点の部分的調整によって及び電極(o、v、w)のパターニング及び配置によって形成されることを特徴とする、パラメタライズされた半導体複合構造体の使用。
JP2006508111A 2003-05-31 2004-05-18 集積化されたドーピングチャネルを有するパラメタライズされた半導体複合構造体及びその製造方法及び使用 Pending JP2006526279A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10325150A DE10325150A1 (de) 2003-05-31 2003-05-31 Parametrierte Halbleiterverbundstruktur mit integrierten Dotierungskanälen, Verfahren zur Herstellung und Anwendung davon
PCT/DE2004/001070 WO2004109807A2 (de) 2003-05-31 2004-05-18 Halbleiterstruktur mit integrierten dotierungskanälen

Publications (1)

Publication Number Publication Date
JP2006526279A true JP2006526279A (ja) 2006-11-16

Family

ID=33482463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508111A Pending JP2006526279A (ja) 2003-05-31 2004-05-18 集積化されたドーピングチャネルを有するパラメタライズされた半導体複合構造体及びその製造方法及び使用

Country Status (6)

Country Link
EP (1) EP1629270A2 (ja)
JP (1) JP2006526279A (ja)
KR (1) KR20060017826A (ja)
CN (1) CN1802758A (ja)
DE (1) DE10325150A1 (ja)
WO (1) WO2004109807A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166755A (ja) * 2003-11-28 2005-06-23 Toyota Central Res & Dev Lab Inc 量子素子とその製造方法
JP2009539635A (ja) * 2006-06-12 2009-11-19 ザ クイーンズ ユニヴァーシティ オブ ベルファスト 改良型のプラズモンカップリング装置
JP2011063459A (ja) * 2009-09-15 2011-03-31 Japan Fine Ceramics Center ゼオライト及びその製造方法
JP2014528590A (ja) * 2011-10-14 2014-10-27 ハインリッヒ−ハイネ−ウニベルジテート デュッセルドルフ センサおよびセンサの製造方法
KR101983848B1 (ko) * 2017-11-22 2019-05-29 부경대학교 산학협력단 2단자 단위 소자 기반의 발진 회로 및 그 발진 회로를 이용한 온도 및 압력 측정 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005043397B3 (de) * 2004-08-13 2007-01-11 Hahn-Meitner-Institut Berlin Gmbh Elektronisch aktiver Sensor mit einem Feld aus Nanoporen zur selektiven Detektion von Magnetfeldern
DE102005015276B4 (de) * 2005-03-26 2006-12-07 Hahn-Meitner-Institut Berlin Gmbh Vorrichtung zur Reinigung von Flüssigkeiten
DE102005040293B3 (de) * 2005-08-21 2006-09-21 Hahn-Meitner-Institut Berlin Gmbh Schallsensor nach dem Tauchspulprinzip und Verfahren zur Herstellung
DE102005040297B3 (de) * 2005-08-21 2007-02-08 Hahn-Meitner-Institut Berlin Gmbh Mikrokanalplatte mit Ionenspurkanälen, Verfahren zur Herstellung und Anwendung
DE102005040294A1 (de) * 2005-08-21 2007-02-22 Hahn-Meitner-Institut Berlin Gmbh Kapazitiver Nanosensor
FR2890438B1 (fr) * 2005-09-08 2007-11-30 Peugeot Citroen Automobiles Sa Structure de capteur notamment pour un environnement severe dans un vehicule automobile et bougie de prechauffage comportant un tel capteur
DE102006047358A1 (de) * 2006-09-29 2008-04-10 Hahn-Meitner-Institut Berlin Gmbh Schaltungsanordnung zur Spannungspulserzeugung
DE102007052565A1 (de) * 2007-11-03 2009-05-20 Fahrner, Wolfgang R., Prof. Dr. Positionsempfindlicher Strahlungssensor
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
CN101950793B (zh) * 2010-08-10 2012-05-30 电子科技大学 一种光电二极管及其制备方法
CN102142461B (zh) * 2011-01-07 2013-01-30 清华大学 栅控肖特基结隧穿场效应晶体管及其形成方法
DE102011015942B3 (de) 2011-04-02 2012-02-16 Karlsruher Institut für Technologie Drucksonde zum Nachweis von Clathraten und deren Verwendung
DE102012108997A1 (de) * 2012-09-24 2014-03-27 Heinrich-Heine-Universität Düsseldorf Sensoranordnung und Verfahren zum Herstellen einer Sensoranordnung
CN103258958B (zh) * 2013-05-13 2015-09-23 北京大学 有机阻变存储器及其制备方法
US9683957B2 (en) * 2013-05-29 2017-06-20 Csir Field effect transistor and a gas detector including a plurality of field effect transistors
CN103376283B (zh) * 2013-07-22 2015-10-28 中国科学院苏州纳米技术与纳米仿生研究所 一种离子液体中痕量h2o的检测方法
CN104614403B (zh) * 2015-01-22 2017-05-24 江西师范大学 传感器及其形成方法、检测气体的方法
EP3101695B1 (en) 2015-06-04 2021-12-01 Nokia Technologies Oy Device for direct x-ray detection
CN107750403A (zh) * 2015-06-19 2018-03-02 德累斯顿工业技术大学 有机光检测器及其生产方法
EP3206235B1 (en) 2016-02-12 2021-04-28 Nokia Technologies Oy Method of forming an apparatus comprising a two dimensional material
CN107664624A (zh) * 2016-07-29 2018-02-06 重庆医科大学 基于气体判别哺乳动物性别的近红外光谱分析方法
SG11201912263VA (en) * 2017-08-01 2020-01-30 Illumina Inc Field effect sensors
CN109082084B (zh) * 2018-07-04 2021-06-29 温州大学 一种具有纳米孔道的高分子膜及其制备方法
CN112687826B (zh) * 2020-12-25 2024-06-07 北京量子信息科学研究院 量子点器件的制备方法及量子点器件
CN112909116B (zh) * 2021-01-18 2023-08-04 华中科技大学 一种基于介电层响应的场效应管光电探测器
CN115064602B (zh) * 2022-06-29 2023-11-14 中国电子科技集团公司第四十四研究所 单光子雪崩光电二极管及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096569A1 (en) * 1999-10-29 2001-05-02 Ohnesorge, Frank, Dr. Quantum wire array, uses thereof, and methods of making the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2501913A1 (fr) * 1981-03-10 1982-09-17 Thomson Csf Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor
US5111254A (en) * 1990-08-17 1992-05-05 Gte Laboratories Incorporated Floating gate array transistors
US5329214A (en) * 1992-08-28 1994-07-12 Compaq Computer Corporation Motor drive circuit
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US6734451B2 (en) * 1993-11-02 2004-05-11 Matsushita Electric Industrial Co., Ltd. Aggregate of semiconductor micro-needles and method of manufacturing the same, and semiconductor apparatus and method of manufacturing the same
JP3902883B2 (ja) * 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6705152B2 (en) * 2000-10-24 2004-03-16 Nanoproducts Corporation Nanostructured ceramic platform for micromachined devices and device arrays
US6919119B2 (en) * 2000-05-30 2005-07-19 The Penn State Research Foundation Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
DE10123876A1 (de) * 2001-05-16 2002-11-28 Infineon Technologies Ag Nanoröhren-Anordnung und Verfahren zum Herstellen einer Nanoröhren-Anordnung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096569A1 (en) * 1999-10-29 2001-05-02 Ohnesorge, Frank, Dr. Quantum wire array, uses thereof, and methods of making the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166755A (ja) * 2003-11-28 2005-06-23 Toyota Central Res & Dev Lab Inc 量子素子とその製造方法
JP2009539635A (ja) * 2006-06-12 2009-11-19 ザ クイーンズ ユニヴァーシティ オブ ベルファスト 改良型のプラズモンカップリング装置
JP2011063459A (ja) * 2009-09-15 2011-03-31 Japan Fine Ceramics Center ゼオライト及びその製造方法
JP2014528590A (ja) * 2011-10-14 2014-10-27 ハインリッヒ−ハイネ−ウニベルジテート デュッセルドルフ センサおよびセンサの製造方法
US9921175B2 (en) 2011-10-14 2018-03-20 Heinrich-Heine Universität Düsseldorf Sensor and method for manufacturing a sensor
KR101983848B1 (ko) * 2017-11-22 2019-05-29 부경대학교 산학협력단 2단자 단위 소자 기반의 발진 회로 및 그 발진 회로를 이용한 온도 및 압력 측정 방법

Also Published As

Publication number Publication date
KR20060017826A (ko) 2006-02-27
WO2004109807A3 (de) 2005-02-10
DE10325150A1 (de) 2004-12-30
CN1802758A (zh) 2006-07-12
WO2004109807A2 (de) 2004-12-16
EP1629270A2 (de) 2006-03-01

Similar Documents

Publication Publication Date Title
JP2006526279A (ja) 集積化されたドーピングチャネルを有するパラメタライズされた半導体複合構造体及びその製造方法及び使用
Yuan et al. p-type ZnO nanowire arrays
US7341774B2 (en) Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
Lee et al. Direct formation of catalyst-free ZnO nanobridge devices on an etched Si substrate using a thermal evaporation method
Yang et al. Recent Progress in black‐phosphorus‐based heterostructures for device applications
Pradel et al. Optoelectronic properties of solution grown ZnO np or pn core–shell nanowire arrays
CA3041119A1 (en) Two-dimensional materials integrated with multiferroic layers
RU2740358C1 (ru) Полевые датчики
Abnavi et al. Free-standing multilayer molybdenum disulfide memristor for brain-inspired neuromorphic applications
Zhou et al. Nanoplasmonic 1D diamond UV photodetectors with high performance
Luo et al. Light-controlled nanoscopic writing of electronic memories using the tip-enhanced bulk photovoltaic effect
Zarifi et al. Distinguishing between deep trapping transients of electrons and holes in TiO2 nanotube arrays using planar microwave resonator sensor
Du et al. Highly sensitive and ultrafast organic phototransistor based on rubrene single crystals
Chang et al. Facile fabrication of self-assembled ZnO nanowire network channels and its gate-controlled UV detection
Kim et al. Channel-length-modulated avalanche multiplication in ambipolar WSe2 field-effect transistors
Guo et al. Surface/interface carrier-transport modulation for constructing photon-alternative ultraviolet detectors based on self-bending-assembled ZnO nanowires
Atan et al. Control over charge carrier mobility in the hole transport layer enables fast colloidal quantum dot infrared photodetectors
US7332740B2 (en) Memory device having molecular adsorption layer
Littig et al. Solution-Grown Nanowire Devices for Sensitive and Fast Photodetection
Lee et al. Photovoltaic response of transparent Schottky ultraviolet detectors based on graphene-on-ZnO hexagonal rod arrays
Tang et al. Photoelectric property modulation by nanoconfinement in the longitude direction of short semiconducting nanorods
Zhang et al. An organic field effect transistor memory adopting octadecyltrichlorosilane self-assembled monolayer
Lee et al. Solution-processed MoS2-based back-to-back diodes circuit applications for signal demodulators and envelope detectors
Graham et al. Scanning photocurrent microscopy in single nanowire devices
Snider Microelectronics: An Integrated Approach

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110706