JP2006520539A - Method for manufacturing a microelectronic, photoelectronic or optical substrate or component on a substrate, including the transfer of a useful layer - Google Patents

Method for manufacturing a microelectronic, photoelectronic or optical substrate or component on a substrate, including the transfer of a useful layer Download PDF

Info

Publication number
JP2006520539A
JP2006520539A JP2006506557A JP2006506557A JP2006520539A JP 2006520539 A JP2006520539 A JP 2006520539A JP 2006506557 A JP2006506557 A JP 2006506557A JP 2006506557 A JP2006506557 A JP 2006506557A JP 2006520539 A JP2006520539 A JP 2006520539A
Authority
JP
Japan
Prior art keywords
support
layer
useful layer
useful
peripheral region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006506557A
Other languages
Japanese (ja)
Other versions
JP4672648B2 (en
Inventor
ファブリス、ルテルトル
オリビエ、レイサック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2006520539A publication Critical patent/JP2006520539A/en
Application granted granted Critical
Publication of JP4672648B2 publication Critical patent/JP4672648B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

本発明は、単結晶材料の有用層を第１支持体から第２支持体へ転写する方法であって、第１支持体（１０）及び有用層（１４、１６）を備え、これらの間の取り外し可能インタフェース（１２）を有し、有用層に関係する処理がインタフェースを横方向に覆うことができる材料（１６１）の周縁領域の形成を含む第１基板を形成する工程と、材料を除去し、インタフェースにおいて第１基板を取り外すために、取り外しがインタフェース（１２）に達するようにする工程と、有用層（１４、１６）の自由面を第２支持体（２０）へ取り付ける工程と、インタフェース（１２）で取り外す工程とを含む方法を提供する。取り外し手段は、材料の周縁領域がない場合に採用することができる。マイクロ電子、光電子、又は、光学用の基板又は基板上の部品を製造することへの適用。The present invention is a method for transferring a useful layer of single crystal material from a first support to a second support, comprising a first support (10) and useful layers (14, 16), between these Forming a first substrate including a peripheral region of material (161) having a removable interface (12) and the process associated with the useful layer can laterally cover the interface; and removing the material Removing the first substrate at the interface, allowing the removal to reach the interface (12), attaching the free surface of the useful layer (14, 16) to the second support (20); And 12) removing. The removal means can be employed when there is no peripheral region of material. Application to the production of microelectronic, optoelectronic or optical substrates or components on substrates.

Description

本発明は、一般に、第１支持体から第２支持体への有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板の製造方法に関する。   The present invention generally relates to a method for manufacturing a substrate for microelectronic, photoelectron, or optics, including transfer of a useful layer from a first support to a second support.

部品製造処理を既に受けていることも受けていないこともある半導体材料の層の、第１支持体から第２支持体への機械的転写を可能にするために、各種の技法が最近開発されてきた。   Various techniques have recently been developed to allow the mechanical transfer of a layer of semiconductor material, which may or may not have undergone a part manufacturing process, from a first support to a second support. I came.

ヨーロッパ特許第ＥＰ−Ａ−０８４９７８８号に記載されているものなどの、化学的にアタックすることができる埋め込み多孔層を使用した技法を特に述べることができる。   Special mention may be made of techniques using embedded porous layers that can be chemically attacked, such as those described in European Patent EP-A-0849788.

注入領域における破断により薄い有用層を材料の残りから分離させることができるガス種を注入することにより弱くされた基板も述べることができる。   A substrate weakened by injecting a gas species that can cause a thin useful layer to separate from the rest of the material by breakage in the injection region can also be described.

最後に、支持体に一時的に結合された層を機械的力により分離することができるように結合エネルギーを制御する分子結合技法も述べることができる。   Finally, molecular bonding techniques can be described that control the binding energy so that the layer temporarily bonded to the support can be separated by mechanical force.

有用層が上記技法の１つを使用して第１支持体へ接続される場合、層の転写は適切な結合力を使用して有用層の自由面に第２支持体を接触させることを含み、有用層及び第１支持体を備えるこのアセンブリの自由面は「前」面として知られている。   If the useful layer is connected to the first support using one of the above techniques, the transfer of the layer includes contacting the second support to the free surface of the useful layer using an appropriate bond force. The free surface of this assembly comprising the useful layer and the first support is known as the “front” surface.

転写は、クラックを広げるために弱くされたインタフェースに横方向に導入されたドローイング・リグ（drawing rig）あるいはブレードなどの１つ又は複数のツールを採用して転写されるべき層と第１支持体の間に応力（一般に引張り応力及び又は曲げ応力及び又は剪断応力）を加える、あるいは前記弱くされたインタフェースへ流体の噴射を加えることにより完了する（たとえば、フランス特許第ＦＲ−Ａ−２７９６４９１号参照）。   The layer and first support to be transferred using one or more tools such as a drawing rig or blade introduced laterally into the weakened interface to spread the crack Completed by applying stress (generally tensile and / or bending and / or shearing stress) during or between the weakened interface (see eg FR-A-2794491) .

転写されるべき有用層がいずれかの部品製造工程を受けないとき、その場合には有用層を第２支持体へ取り付けるため採用される結合技法にかかわらず、（特に、分子結合、共晶結合、高分子又は樹脂を使用した結合等により）前記転写が全体的に行われる。   When the useful layer to be transferred is not subjected to any part manufacturing process, in that case regardless of the bonding technique employed to attach the useful layer to the second support (especially molecular bonding, eutectic bonding) The transfer is performed entirely (by bonding using a polymer or resin, etc.).

対照的に、有用層が部品製造プロセスにおける工程を既に受けているときには問題は異なり、その場合には、しばしば異なるタイプの堆積（半導体酸化物又は窒化物、多結晶半導体、非結晶半導体、ホモ・エピタキシー又はヘテロ・エピタキシーにより形成された単結晶半導体）を行う必要がある。   In contrast, the problem is different when the useful layer has already undergone a step in the component manufacturing process, in which case often different types of deposition (semiconductor oxides or nitrides, polycrystalline semiconductors, amorphous semiconductors, homo Single crystal semiconductor formed by epitaxy or hetero-epitaxy).

たとえば、「全ウエハ」法が特定の反応器において行われる場合、前記堆積は有用層の自由面を部分的に又は全体的に覆い、その第１支持体へ一時的に固定された前記有用層から構成される基板の側面上にオーバーフローする傾向を有する。   For example, if the “whole wafer” method is performed in a particular reactor, the deposition partially or fully covers the free surface of the useful layer, and the useful layer temporarily secured to its first support. Tend to overflow on the side of the substrate composed of

オーバーフローした覆う部分により、一応は包含される有用層を作り、主結果として有用層と第１支持体の間の結合の周辺を強化するが、その場合、前記有用層をその第２支持体へ転写するのに必要なその後の取り外しに問題をもたらすことがあり得る。   The overflowing covering part temporarily creates a useful layer to be included, and as a result, strengthens the periphery of the bond between the useful layer and the first support, in which case the useful layer is transferred to the second support. It can cause problems with subsequent removal necessary to transfer.

本発明は、この欠点を克服することを目的とする。   The present invention aims to overcome this drawback.

このために、第１態様では、本発明は、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品の製造に使用するため、第１支持体から第２支持体へ単結晶材料の有用層を転写する方法であって、前記第１支持体、及び、前記有用層の少なくとも一部を含み、前記第１支持体と前記有用層の間に取り外し可能インタフェースを有し、前記有用層の外縁が前記第１支持体の外縁から内側に離される第１基板を形成する工程と、前記有用層上に材料の堆積された層を形成し、前記堆積された層が前記取り外し可能インタフェースを少なくとも部分的に横方向に覆う工程と、前記取り外し可能インタフェースを露出させるように支持材料及び又は堆積された材料を局所的に除去する工程と、前記有用層の露出面を第２支持体へ固定する工程と、前記第１支持体と前記有用層の間の前記取り外し可能インタフェースで取り外しが行われ、前記取り外しが前記取り外し可能インタフェースの前記露出領域により促進される工程とを含む方法を提供する。   To this end, in a first aspect, the present invention is useful for the use of single crystal materials from a first support to a second support for use in the manufacture of microelectronic, photoelectron, or optical substrates or components on a substrate. A method of transferring a layer, comprising at least a part of the first support and the useful layer, having a removable interface between the first support and the useful layer, Forming a first substrate with an outer edge spaced inwardly from an outer edge of the first support; and forming a deposited layer of material on the useful layer, the deposited layer at least providing the removable interface Partially laterally covering; locally removing support material and / or deposited material to expose the removable interface; and securing the exposed surface of the useful layer to a second support. Process , Wherein the removable with removable interface between first support and the useful layer is performed, the removal which comprises a step which is facilitated by the exposed area of the removable interface.

以下は、本方法の好ましいが限定的でない特徴である。   The following are preferred but non-limiting features of the method.

材料除去工程は、インタフェースを横方向に覆う堆積された材料の周縁領域を除去することを含む。   The material removal step includes removing a peripheral region of the deposited material that laterally covers the interface.

材料除去工程は切断によって実施される。   The material removal step is performed by cutting.

材料除去工程はエッチングによって実施される。   The material removal step is performed by etching.

エッチングは、周縁領域内側の有用層をマスクすることによって行われる。   Etching is performed by masking the useful layer inside the peripheral region.

材料除去工程は、堆積された材料の周縁領域下の第１支持体の材料の少なくとも一部を除去することも含む。   The material removal step also includes removing at least a portion of the material of the first support below the peripheral region of the deposited material.

材料除去工程は、前記堆積の前に、材料の周縁領域を堆積された材料の周縁領域が形成される領域内の第１支持体から除去することを含む。   The material removal step includes removing the peripheral region of the material from the first support in the region where the peripheral region of the deposited material is formed prior to the deposition.

第１支持体からの材料の周縁領域は、有用層の側面において横方向及び正面に開口する周縁くぼみである。   The peripheral region of the material from the first support is a peripheral indentation that opens laterally and frontally on the side of the useful layer.

くぼみの深さは、堆積された材料の周縁領域の厚さよりも大きいか等しい。   The depth of the indentation is greater than or equal to the thickness of the peripheral region of the deposited material.

くぼみの幅は、第１支持体の外縁と有用層の外縁の間の間隔を実質的に覆うものである。   The width of the recess substantially covers the distance between the outer edge of the first support and the outer edge of the useful layer.

第１支持体から周縁領域を除去する工程は、前記第１支持体上に有用層を形成した後に実施される。   The step of removing the peripheral region from the first support is performed after forming a useful layer on the first support.

取り外し工程は、取り外し手段を使用して取り外し可能インタフェースにおいて横方向応力を加えることにより実施される。   The removal process is performed by applying a lateral stress at the removable interface using the removal means.

材料除去工程は、有用層の露出面を第２支持面に固定する工程の前に、有用層の露出面と取り外し可能インタフェースの領域の間に分離チャネルを形成することを含む。   The material removal step includes forming a separation channel between the exposed surface of the useful layer and the region of the removable interface prior to securing the exposed surface of the useful layer to the second support surface.

チャネルは、個々のアイランドを画定する。   Channels define individual islands.

チャネルは、ソー切断、レーザー切断、イオン・ビーム切断、及び、マスク化学エッチングにより形成されたグループから選択される技法を使用して形成される。   The channel is formed using a technique selected from the group formed by saw cutting, laser cutting, ion beam cutting, and mask chemical etching.

取り外し工程は、第１支持体と第２支持体の間に、引張り応力、曲げ応力、及び、剪断応力により形成されるグループから選択される１つあるいは複数の応力を加えることができる取り外し手段を使用して実行される。   The detaching step includes a detaching means capable of applying one or more stresses selected from the group formed by tensile stress, bending stress, and shear stress between the first support and the second support. Executed using.

堆積された材料の層は、「全ウエハ」エピタキシーにより形成される。   The layer of deposited material is formed by “all wafer” epitaxy.

有用層は、エピタキシャル成長用種を形成する層と１つあるいは複数のエピタキシャル成長層を含む。   Useful layers include layers that form epitaxial growth seeds and one or more epitaxial growth layers.

種層の材料は、炭化シリコン、サファイア、窒化ガリウム、シリコン、及び、窒化アルミニウムにより形成されるグループから選択される。   The seed layer material is selected from the group formed by silicon carbide, sapphire, gallium nitride, silicon, and aluminum nitride.

エピタキシャル成長層は、１つあるいは複数の窒化金属から形成される。   The epitaxial growth layer is formed from one or more metal nitrides.

第１支持体の材料は、半導体、半導体炭化物、及び、サファイアなどの絶縁体で形成されるグループから選択される。   The material of the first support is selected from the group formed of insulators such as semiconductors, semiconductor carbides, and sapphire.

取り外し可能インタフェースは、ガス種を注入すること、化学的にアタックすることができる多孔性層を形成すること、及び、結合力の制御を用いる分子結合によって結合することにより形成されるグループから選択される技法を使用して形成される。   The removable interface is selected from the group formed by injecting gas species, forming a porous layer that can be chemically attacked, and bonding by molecular bonding using bond force control. Formed using the technique.

本発明の第２態様では、本発明は、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造するための支持体であって、有用層の少なくとも一部を受け取ることができ、支持体と有用層の間に取り外し可能インタフェースを有し、有用層上の材料層堆積が前記インタフェースを少なくとも部分的に横方向に覆う堆積された材料の周縁領域を形成でき、支持体が、堆積された材料の周縁領域を受け取るようになされた周縁くぼみ領域を含んで、前記インタフェースが取り外し目的で横方向に露出されることを可能にする支持体を提供する。   In a second aspect of the present invention, the present invention is a support for manufacturing a microelectronic, optoelectronic, or optical substrate or component on the substrate, which can receive at least a portion of a useful layer, A removable interface between the support and the useful layer, the material layer deposition on the useful layer can form a peripheral region of the deposited material that at least partially laterally covers the interface, the support being deposited A support is provided that includes a peripheral indentation region adapted to receive a peripheral region of the prepared material, allowing the interface to be exposed laterally for removal purposes.

非限定的な例として与えられ、添付図面を参照して用いる本発明の好ましい実施形態の以下の説明から、本発明の更なる態様、目的、及び、利点が明らかとなるであろう。   Further aspects, objects and advantages of the present invention will become apparent from the following description of preferred embodiments of the invention, given by way of non-limiting example and with reference to the accompanying drawings.

先ず図１及び図２を参照すると、第１支持体１０は、たとえば炭化シリコンＳｉＣ、単結晶シリコン又は多結晶シリコン等の半導体材料から形成されるか、絶縁材料、たとえばサファイアから形成される。   Referring first to FIGS. 1 and 2, the first support 10 is formed of a semiconductor material such as silicon carbide SiC, single crystal silicon or polycrystalline silicon, or is formed of an insulating material such as sapphire.

層１２は、前記第１支持体上に形成されるか堆積され、除去可能結合インタフェースを形成し、それは通常、ＳｉＯ２などの半導体酸化物、半導体窒化物等の層でもよい。 Layer 12, wherein either formed is deposited on the first support member, to form a removable bond interface, it is usually, semiconductor oxides such as SiO 2, may be a layer of semiconductor nitride.

第１支持体１０と、この場合、層１６が形成あるいは堆積されたベース層１４によって形成される有用層との間に、層１２が除去可能結合インタフェースを形成する。通常、ベース層１４は、その上に層１６がエピタキシーにより形成される種層である。この種層は、たとえば炭化シリコン、サファイア、窒化ガリウム、シリコン、又は、窒化アルミニウムから形成される。   Between the first support 10 and in this case the useful layer formed by the base layer 14 on which the layer 16 is formed or deposited, the layer 12 forms a removable coupling interface. Usually, the base layer 14 is a seed layer on which the layer 16 is formed by epitaxy. This seed layer is made of, for example, silicon carbide, sapphire, gallium nitride, silicon, or aluminum nitride.

一実施形態では、ベース層１４はＳｉＣから形成され、一方、エピタキシャル成長層は、窒化ガリウムＧａＮなどの窒化金属から形成されるか、異なる窒化金属のスタックにより形成される。   In one embodiment, the base layer 14 is formed from SiC, while the epitaxial growth layer is formed from a metal nitride, such as gallium nitride GaN, or from a stack of different metal nitrides.

そのような有用層構造は、特に発光ダイオード（ＬＥＤ）の製造において有利である。   Such a useful layer structure is particularly advantageous in the manufacture of light emitting diodes (LEDs).

図１で見られるように、従来の方式では、第１支持体は前記支持体上に形成された層１２、１４、及び、１６のアセンブリよりも若干大きい。「全ウエハ」反応器で従来行われるエピタキシーによる層１６の堆積は、従って種層１４上を延びるだけでなく、支持体１０のくぼみ周縁を覆うリング１６１の周りにも延びる。   As can be seen in FIG. 1, in a conventional manner, the first support is slightly larger than the assembly of layers 12, 14, and 16 formed on the support. The deposition of layer 16 by epitaxy conventionally performed in an “all wafer” reactor thus extends not only over the seed layer 14 but also around the ring 161 covering the recess periphery of the support 10.

図２は、第１基板と呼ばれる図１に示すアセンブリの第２支持体２０への取り付けを示している。この場合、固定は金属結合技法を使用して行われる。結合層は２２で示される。   FIG. 2 shows the attachment of the assembly shown in FIG. 1, called the first substrate, to the second support 20. In this case, fixation is performed using metal bonding techniques. The tie layer is indicated at 22.

前記インタフェースの面における分離を広げるように、有用層１４、１６と第１支持体１０の間のインタフェース層１２へ応力を加えることができる取り外しツールを特に使用して、上述の固定の後で、有用層１４、１６が第１支持体１０から第２支持体２０へ転写される。   After the above-described fixation, particularly using a removal tool capable of stressing the interface layer 12 between the useful layers 14, 16 and the first support 10 so as to widen the separation in the plane of the interface, The useful layers 14 and 16 are transferred from the first support 10 to the second support 20.

しかし、図２は、堆積されたＧａＮリング１６１がそのような作業に関して２つの問題を生じさせることを示している。第１に、第１基板の周縁において有用層１４、１６と第１支持体の間の結合を強化する、第２に、必要な取り外し応力（図３ａにおける矢Ｆ１）を結合インタフェース１２に印加するために、取り外しツール（薄いブレード、流体の噴射等）により結合インタフェース１２へ直接アクセスすることが不可能となる。   However, FIG. 2 shows that the deposited GaN ring 161 creates two problems for such operations. First, the required removal stress (arrow F1 in FIG. 3a) is applied to the bonding interface 12 which strengthens the bond between the useful layers 14, 16 and the first support at the periphery of the first substrate. This makes it impossible to directly access the coupling interface 12 by a removal tool (thin blade, fluid jet, etc.).

これらの問題を解決するための幾つかの解決策を以下に記載する。   Several solutions for solving these problems are described below.

第１の解決策が図３ａに略図的に示されている。この解決策は、リング１６１を除去することからなる。   A first solution is shown schematically in FIG. 3a. This solution consists in removing the ring 161.

第１実施形態では、前記除去はエッチングにより行われることができる。このために、マスクが有用層１４、１６の自由面に作られ、このマスクはリング１６１だけを除去する。次に、分離可能インタフェース層１２を取り外すために、リングの材料に適したアタック媒体が、リングをその全厚にわたりアタック及び除去するために使用される。本例では、リングがＧａＮであるので、以下が好ましく行われる。ＳｉＣｌ４、ＢＣｌ３に基づくプラズマ・エッチング又はＲＩＥ（反応性イオン・エッチング）（論文「GaN：Processing,Defects and Devices」 S J Pearton et al、Journal of Applied Physics、vol 86、no 1、１９９９年７月１日を参照）。 In the first embodiment, the removal can be performed by etching. For this purpose, a mask is created on the free surface of the useful layers 14, 16, which removes only the ring 161. Next, to remove the separable interface layer 12, an attack medium suitable for the material of the ring is used to attack and remove the ring over its entire thickness. In this example, since the ring is GaN, the following is preferably performed. Plasma etching or RIE (reactive ion etching) based on SiCl 4 , BCl 3 (Paper “GaN: Processing, Defects and Devices” SJ Pearton et al, Journal of Applied Physics, vol 86, no 1, July 1999 See 1st).

変形例では、プラズマ・エッチングなどの他のエッチング技法を使用することができる。   In variations, other etching techniques such as plasma etching can be used.

第２実施形態では、リングは切断又はトリミング技法を使用して除去される。機械的ソー切断技法、レーザー切断技法、又は、イオン・ビーム切断技法を使用することができる。回転による円筒形の切断及びリング１６１と第１支持体１０の間の過渡的な面における切断よりリングが除去される理解される。   In the second embodiment, the ring is removed using a cutting or trimming technique. Mechanical saw cutting techniques, laser cutting techniques, or ion beam cutting techniques can be used. It will be understood that the ring is removed by a cylindrical cut by rotation and a cut in the transition plane between the ring 161 and the first support 10.

全ての場合において、有用層の転写を可能にするために、エッチング又は切断により取り外し可能インタフェース層１２へ十分にアクセスできるように注意が払われている。この点において、リング１６１の単なる部分的除去が、第１支持体１０と有用層１４、１６との間の周縁結合を弱め、取り外しツールが正しく作動することを可能にするのに十分であることができることに留意されたい。対照的に、支持体自体の中へ進入しながらリング１６１を除去することも可能である。   In all cases, care is taken to provide sufficient access to the removable interface layer 12 by etching or cutting to allow transfer of the useful layer. In this respect, the mere partial removal of the ring 161 is sufficient to weaken the peripheral bond between the first support 10 and the useful layers 14, 16 and allow the removal tool to operate correctly. Note that you can. In contrast, it is also possible to remove the ring 161 while entering the support itself.

変形例では、図３ｂに示すように、干渉リング１６１だけでなくそれに隣接する第１支持体の部分１０１も除去するように、第１基板の全厚さを通じて切断が行われる。この変形例は、切断技法の加工深さが制御しにくい場合に、より適切であることができる。   In a variant, as shown in FIG. 3b, cutting is performed through the entire thickness of the first substrate so as to remove not only the interference ring 161 but also the portion 101 of the first support adjacent to it. This variation may be more appropriate when the processing depth of the cutting technique is difficult to control.

好ましくは、リング１６１は、第２支持体２０が有用層１４、１６へ固定される前に除去される。しかし、リング１６１を除去するために使用される技法がそれを許容する場合、除去は固定後に行うことができる。   Preferably, the ring 161 is removed before the second support 20 is secured to the useful layers 14, 16. However, if the technique used to remove the ring 161 allows it, removal can be done after fixation.

周縁堆積物１６１によって引き起こされる問題を克服するための更なるアプローチが図４に示されている。これは、周縁くぼみ１０２を含むように特に製造された第１支持体１０を使用することからなる
有利には、前記周縁くぼみは、支持体１０の外縁とインタフェース層１２及び有用層１４、１６の外縁との間を放射方向（図４において水平）に延びる。軸方向（図４において垂直）には、前記くぼみ１０２が、形成される堆積物１６の厚さに少なくとも等しい深さ（ｄ）に渡って好ましくは延び、それにより堆積作業の終わりに、堆積物が形成する周縁リング１６１は、除去可能なインタフェースを遮ることがない。したがって、リング１６１は除去される必要がない。 A further approach for overcoming the problems caused by the marginal deposit 161 is shown in FIG. This consists of using a first support 10 that is specially manufactured to include a peripheral recess 102. Advantageously, said peripheral recess is the outer edge of the support 10, the interface layer 12 and the useful layers 14,16. It extends in the radial direction (horizontal in FIG. 4) between the outer edges. In the axial direction (vertical in FIG. 4), the indentation 102 preferably extends over a depth (d) at least equal to the thickness of the deposit 16 to be formed, so that at the end of the deposition operation, the deposit The peripheral ring 161 formed by does not obstruct the removable interface. Therefore, the ring 161 does not need to be removed.

くぼみは、好ましくは層１２及び１４を形成する前に、そして、あらゆる場合において、第１基板の周縁を覆うことができる有用層の全て又は一部の形成前に作られる。   The indentation is preferably made before forming layers 12 and 14 and in all cases before forming all or part of the useful layer that can cover the periphery of the first substrate.

好ましくは、前記くぼみはレーザー・ビームによるアブレーションによって、又は機械的トリミングによって作られる。   Preferably, the indentation is made by ablation with a laser beam or by mechanical trimming.

更なる手法が図５及び図６に示されている。この手法は、インタフェース層１２まで下がる有用層１４、１６の厚さにクラックあるいはチャネル１８を形成することからなる。   A further approach is shown in FIGS. This approach consists of forming cracks or channels 18 in the thickness of the useful layers 14, 16 down to the interface layer 12.

これらクラックは、たとえば図６に示すように、好ましくは１×１平方マイクロメートル（μｍ２）〜３００×３００μｍ２の範囲のサイズを有する、形状が正方形の個々のアイレット又はタイル１９を画定する。 These cracks, for example, as shown in FIG. 6, preferably have a size in the range of 1 × 1 square micrometer (μm 2) ~300 × 300μm 2 , the shape of which defines a respective eyelets or tiles 19 squares.

これら切れ目は、ソー切断技法もしくはレーザー切断技法を使用して、又は、イオン・ビーム切断技法を使用して機械的に、あるいは有用層１４、１６の自由面への選択的幾何形状アタックを可能にするエッチング・マスクをまず配置するエッチングにより化学的に、のどちらかで形成することができる。好ましくは、また特に形成中に前記アタックがチャネルの壁を掘削しすぎることを防ぐために、ドライ又はウェット・エッチング技法が使用される。   These cuts allow selective geometric attack to the free surface of the useful layers 14, 16 using saw cutting or laser cutting techniques or mechanically using ion beam cutting techniques. An etching mask to be formed can be formed either chemically by etching in which the mask is first placed. Preferably, dry or wet etching techniques are also used, particularly to prevent the attack from excessively digging the channel walls during formation.

ＧａＮエピタキシーが行われるＳｉＣの種層１４から有用層が形成される場合、アルゴン・ベースのイオン・エッチングが行われる（上記の論文「GaN:Processing,Defects and Devices」参照）。   When a useful layer is formed from a SiC seed layer 14 where GaN epitaxy is performed, argon-based ion etching is performed (see the above-mentioned paper “GaN: Processing, Defects and Devices”).

そのような手法により、リング１６１の存在によって引き起こされる有用層と第１支持体の間のインタフェースの強化は避けられる。これは、除去応力が図２に示すタイプのアセンブリを作った後で支持体１０と２０の間に及ぼされると、リング１６１によりそれ自体は強化を受けない個々のタイルが前記応力の影響下により支持体から分離されることができることによる。   By such an approach, the strengthening of the interface between the useful layer and the first support caused by the presence of the ring 161 is avoided. This is because when removal stress is exerted between supports 10 and 20 after making an assembly of the type shown in FIG. 2, individual tiles that are not themselves reinforced by the ring 161 are more affected by the stress. By being able to be separated from the support.

上記応力は、引張り応力、曲げ応力、又は、剪断応力、あるいは前記諸応力の各種組合せであることができることに留意されたい。   It should be noted that the stress can be tensile stress, bending stress, or shear stress, or various combinations of the stresses.

明らかに、本発明は、半導体材料の極めて広い種類に適用されることができる。上記のような絶縁体上の炭化シリコン（ＳｉＣＯＩ）上に展開された窒化物の層の例に加えて、本発明は、たとえば第２絶縁支持体１０上にＣＭＯＳ技法を使用して部品を製造するための何らかの方法が行われた、シリコンをベースとする有用層を転写する場合に採用されることができる。多くの他の応用も可能である。   Obviously, the present invention can be applied to a very wide variety of semiconductor materials. In addition to the example of a layer of nitride developed on silicon carbide (SiCOI) on an insulator as described above, the present invention fabricates components using, for example, CMOS technology on the second insulating support 10. It can be employed when transferring a useful layer based on silicon that has been subjected to some method. Many other applications are possible.

この点において、当業者は、使用されている材料に応じて適切な解決策を容易に選択（記載した３つの手法の１つの選択、材料除去のタイプの選択等）できるであろう。   In this respect, those skilled in the art will be able to easily select an appropriate solution depending on the material being used (selection of one of the three approaches described, selection of the type of material removal, etc.).

最後に、上記の本発明の３つの手法は一緒に組み合わせてもよい。   Finally, the above three techniques of the present invention may be combined together.

第１支持体及び有用層を備える第１基板の断面図である。It is sectional drawing of the 1st board | substrate provided with a 1st support body and a useful layer. 有用層を転写するために第１基板へ取り付けられた第２支持体の断面図である。It is sectional drawing of the 2nd support body attached to the 1st board | substrate in order to transfer a useful layer. 取り外しツールからの加工領域の取り外しを示す断面図である。It is sectional drawing which shows removal of the process area | region from the removal tool. 取り外しツールからの加工領域の取り外しを示す断面図である。It is sectional drawing which shows removal of the process area | region from the removal tool. 取り外しツールの第１支持体の特定配置を示す第１基板の断面図である。It is sectional drawing of the 1st board | substrate which shows the specific arrangement | positioning of the 1st support body of a removal tool. 有用層と第１支持体の間のインタフェースへのアクセスを得るための有用層の特定配置の断面図である。FIG. 4 is a cross-sectional view of a particular arrangement of useful layers for gaining access to an interface between the useful layer and the first support. 有用層と第１支持体の間のインタフェースへのアクセスを得るための有用層の特定配置の平面図である。FIG. 6 is a plan view of a particular arrangement of useful layers for gaining access to an interface between the useful layer and the first support.

Claims (23)

マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品の製造に使用するため、第１支持体から第２支持体へ単結晶材料の有用層を転写する方法であって、
前記第１支持体、及び、前記有用層の少なくとも一部を含み、前記第１支持体と前記有用層の間に取り外し可能インタフェースを有し、前記有用層の外縁が前記第１支持体の外縁から内側に離される第１基板を形成する工程と、
前記有用層上に材料の堆積された層を形成し、前記堆積された層が前記取り外し可能インタフェースを少なくとも部分的に横方向に覆う工程と、
前記取り外し可能インタフェースを露出させるように支持材料及び又は堆積された材料を局所的に除去する工程と、
前記有用層の露出面を第２支持体へ固定する工程と、
前記第１支持体と前記有用層の間の前記取り外し可能インタフェースで取り外しが行われ、前記取り外しが前記取り外し可能インタフェースの前記露出領域により促進される工程とを含む方法。 A method for transferring a useful layer of single crystal material from a first support to a second support for use in the manufacture of microelectronic, optoelectronic or optical substrates or components on a substrate,
The first support and at least a part of the useful layer, and having a removable interface between the first support and the useful layer, the outer edge of the useful layer being the outer edge of the first support Forming a first substrate spaced inward from the
Forming a deposited layer of material on the useful layer, the deposited layer at least partially laterally covering the removable interface;
Locally removing support material and / or deposited material to expose the removable interface;
Fixing the exposed surface of the useful layer to the second support;
Removing at the removable interface between the first support and the useful layer, wherein the removal is facilitated by the exposed area of the removable interface. 前記材料除去工程が、前記インタフェースを横方向に覆う堆積された材料の周縁領域を除去することを含む、請求項１に記載の方法。   The method of claim 1, wherein the material removal step includes removing a peripheral region of deposited material that laterally covers the interface. 前記材料除去工程が切断によって実施される、請求項２に記載の方法。   The method of claim 2, wherein the material removal step is performed by cutting. 前記材料除去工程がエッチングによって実施される、請求項２に記載の方法。   The method of claim 2, wherein the material removal step is performed by etching. エッチングが、前記周縁領域内側の前記有用層をマスクすることによって行われる、請求項３に記載の方法。   The method of claim 3, wherein etching is performed by masking the useful layer inside the peripheral region. 前記材料除去工程が、前記堆積された材料の周縁領域下の前記第１支持体の材料の少なくとも一部を除去することも含む、請求項２から５のいずれか一項に記載の方法。   6. A method according to any one of claims 2 to 5, wherein the material removal step also includes removing at least a portion of the material of the first support below a peripheral region of the deposited material. 前記材料除去工程が、前記堆積の前に、材料の周縁領域を前記堆積された材料の周縁領域が形成される領域内の前記第１支持体から除去することを含む、請求項１に記載の方法。   The material removal step of claim 1, wherein prior to the deposition, a peripheral region of material is removed from the first support in a region where the peripheral region of the deposited material is formed. Method. 前記第１支持体からの前記材料の前記周縁領域が、前記有用層の側面において横方向及び正面に開口する周縁くぼみである、請求項７に記載の方法。   The method of claim 7, wherein the peripheral region of the material from the first support is a peripheral indentation that opens laterally and frontally on the side of the useful layer. 前記くぼみの深さが、堆積された材料の前記周縁領域の厚さよりも大きいか等しい、請求項８に記載の方法。   9. The method of claim 8, wherein the depth of the depression is greater than or equal to the thickness of the peripheral region of deposited material. 前記くぼみの幅が、前記第１支持体の前記外縁と前記有用層の前記外縁の間の間隔を実質的に覆う、請求項８又は９に記載の方法。   10. A method according to claim 8 or 9, wherein the width of the indentation substantially covers the distance between the outer edge of the first support and the outer edge of the useful layer. 前記第１支持体から周縁領域を除去する前記工程が、前記第１支持体上に前記有用層を形成した後に実施される、請求項７から１０のいずれか一項に記載の方法。   11. The method according to claim 7, wherein the step of removing a peripheral region from the first support is performed after forming the useful layer on the first support. 前記取り外し工程が、取り外し手段を使用して前記取り外し可能インタフェースにおいて横方向応力を加えることにより実施される、請求項２から１１のいずれか一項に記載の方法。   12. A method according to any one of claims 2 to 11, wherein the removing step is performed by applying a lateral stress at the removable interface using a removing means. 前記材料除去工程が、前記有用層の前記露出面を前記第２支持面に固定する前記工程の前に、前記有用層の前記露出面と前記取り外し可能インタフェースの前記領域の間に分離チャネルを形成することを含む、請求項１２に記載の方法。   The material removal step forms a separation channel between the exposed surface of the useful layer and the region of the removable interface prior to the step of securing the exposed surface of the useful layer to the second support surface. The method of claim 12, comprising: 前記チャネルが個々のアイランドを画定する、請求項１３に記載の方法。   The method of claim 13, wherein the channels define individual islands. 前記チャネルがソー切断、レーザー切断、イオン・ビーム切断、及び、マスク化学エッチングにより形成されたグループから選択される技法を使用して形成される、請求項１３又は１４に記載の方法。   15. The method according to claim 13 or 14, wherein the channel is formed using a technique selected from the group formed by saw cutting, laser cutting, ion beam cutting, and mask chemical etching. 前記取り外し工程が、前記第１支持体と第２支持体の間に、引張り応力、曲げ応力、及び、剪断応力により形成されるグループから選択される１つあるいは複数の応力を加えることができる取り外し手段を使用して実行される、請求項１３から１５のいずれか一項に記載の方法。   Demounting in which the removing step can apply one or more stresses selected from the group formed by tensile stress, bending stress, and shear stress between the first support and the second support. 16. A method according to any one of claims 13 to 15 performed using means. 前記堆積された材料の層が「全ウエハ」エピタキシーにより形成される、請求項１から１６のいずれか一項に記載の方法。   17. A method according to any one of the preceding claims, wherein the layer of deposited material is formed by "whole wafer" epitaxy. 前記有用層が、エピタキシャル成長用種を形成する層と１つあるいは複数のエピタキシャル成長層を含む、請求項１７に記載の方法。   The method of claim 17, wherein the useful layer comprises a layer that forms an epitaxial growth seed and one or more epitaxial growth layers. 前記種層の材料が、炭化シリコン、サファイア、窒化ガリウム、シリコン、及び、窒化アルミニウムにより形成されるグループから選択される、請求項１８に記載の方法。   The method of claim 18, wherein the seed layer material is selected from the group formed by silicon carbide, sapphire, gallium nitride, silicon, and aluminum nitride. 前記エピタキシャル成長層が１つあるいは複数の窒化金属から形成される、請求項１９に記載の方法。   The method of claim 19, wherein the epitaxially grown layer is formed from one or more metal nitrides. 前記第１支持体の材料が、半導体、半導体炭化物、及び、サファイアなどの絶縁体で形成されるグループから選択される、請求項１から２０のいずれか一項に記載の方法。   21. The method according to any one of claims 1 to 20, wherein the material of the first support is selected from the group formed by insulators such as semiconductors, semiconductor carbides, and sapphire. 前記取り外し可能インタフェースが、ガス種を注入すること、化学的にアタックできる多孔性層を形成すること、及び、結合力の制御を用いる分子結合によって結合することにより形成されるグループから選択される技法を使用して形成される、請求項１から２１のいずれか一項に記載の方法。   A technique wherein the removable interface is selected from the group formed by injecting a gas species, forming a chemically attackable porous layer, and bonding by molecular bonding using bond force control The method according to claim 1, wherein the method is formed using マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造するための支持体であって、有用層の少なくとも一部を受け取ることができ、前記支持体と前記有用層の間に取り外し可能インタフェースを有し、前記有用層上の材料層堆積が前記インタフェースを少なくとも部分的に横方向に覆う堆積された材料の周縁領域を形成でき、前記支持体が、堆積された材料の前記周縁領域を受け取るようになされた周縁くぼみ領域を含んで、前記インタフェースが取り外し目的で横方向に露出されることを可能にする、支持体。   A support for manufacturing a microelectronic, optoelectronic, or optical substrate or component on the substrate, which can receive at least a portion of a useful layer and is removable between the support and the useful layer A material layer deposition on the useful layer can form a peripheral region of the deposited material that at least partially laterally covers the interface, and the support includes the peripheral region of the deposited material. A support comprising a peripheral indentation region adapted to receive to allow the interface to be exposed laterally for removal purposes.
JP2006506557A 2003-03-14 2004-03-12 Method for manufacturing a microelectronic, photoelectronic or optical substrate or component on a substrate, including the transfer of a useful layer Expired - Lifetime JP4672648B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0303163A FR2852445B1 (en) 2003-03-14 2003-03-14 PROCESS FOR PRODUCING SUBSTRATES OR COMPONENTS ON SUBSTRATES WITH USEFUL LAYER TRANSFER FOR MICROELECTRONICS, OPTOELECTRONICS OR OPTICS
PCT/IB2004/001344 WO2004081974A2 (en) 2003-03-14 2004-03-12 A method of producing substrates or components on substrates involving transfer of a useful layer, for microelectronics, optoelectronics, or optics

Publications (2)

Publication Number Publication Date
JP2006520539A true JP2006520539A (en) 2006-09-07
JP4672648B2 JP4672648B2 (en) 2011-04-20

Family

ID=32893302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506557A Expired - Lifetime JP4672648B2 (en) 2003-03-14 2004-03-12 Method for manufacturing a microelectronic, photoelectronic or optical substrate or component on a substrate, including the transfer of a useful layer

Country Status (6)

Country Link
EP (1) EP1606839A2 (en)
JP (1) JP4672648B2 (en)
KR (1) KR100801780B1 (en)
FR (1) FR2852445B1 (en)
TW (1) TWI295819B (en)
WO (1) WO2004081974A2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532928A (en) * 2007-07-11 2010-10-14 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ Substrate recycling method, laminated wafer manufacturing method, and donor substrate subjected to appropriate recycling
JP2012234912A (en) * 2011-04-28 2012-11-29 Kyocera Corp Composite substrate
JP2012248719A (en) * 2011-05-30 2012-12-13 Kyocera Corp Composite substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860842B1 (en) * 2003-10-14 2007-11-02 Tracit Technologies PROCESS FOR PREPARING AND ASSEMBLING SUBSTRATES
EP1911085B1 (en) * 2005-07-08 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method of production of a film
FR2888400B1 (en) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator LAYER TAKING METHOD
FR2899594A1 (en) 2006-04-10 2007-10-12 Commissariat Energie Atomique METHOD FOR ASSEMBLING SUBSTRATES WITH THERMAL TREATMENTS AT LOW TEMPERATURES
WO2009007003A1 (en) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate
DE102007025649B4 (en) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag A method of transferring an epitaxial layer from a donor to a system disk of microsystem technology
EP2246882B1 (en) * 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
CN104210046B (en) * 2011-06-23 2017-05-10 旭化成株式会社 Laminate for forming fine pattern
CN102231408B (en) * 2011-07-04 2015-04-08 无锡成敏光伏技术咨询有限公司 Method for manufacturing solar cell by layer transfer
FR2995446A1 (en) * 2012-09-07 2014-03-14 Soitec Silicon On Insulator Method for manufacturing structure, involves treating outlying area of localized interfaces, selecting localized sealing of interface, and detecting localized defect formation in layer between interfaces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349319A (en) * 1999-06-08 2000-12-15 Canon Inc Manufacture of semiconductor substrate and solar battery
WO2002084721A2 (en) * 2001-04-13 2002-10-24 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2771852B1 (en) * 1997-12-02 1999-12-31 Commissariat Energie Atomique METHOD FOR THE SELECTIVE TRANSFER OF A MICROSTRUCTURE, FORMED ON AN INITIAL SUBSTRATE, TO A FINAL SUBSTRATE
US6417108B1 (en) * 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
FR2796491B1 (en) * 1999-07-12 2001-08-31 Commissariat Energie Atomique METHOD FOR TAKING OFF TWO ELEMENTS AND DEVICE FOR IMPLEMENTING SAME
JP2001284622A (en) * 2000-03-31 2001-10-12 Canon Inc Method for manufacturing semiconductor member and method for manufacturing solar cell
JP4109823B2 (en) * 2000-10-10 2008-07-02 株式会社東芝 Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349319A (en) * 1999-06-08 2000-12-15 Canon Inc Manufacture of semiconductor substrate and solar battery
WO2002084721A2 (en) * 2001-04-13 2002-10-24 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532928A (en) * 2007-07-11 2010-10-14 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ Substrate recycling method, laminated wafer manufacturing method, and donor substrate subjected to appropriate recycling
JP2012234912A (en) * 2011-04-28 2012-11-29 Kyocera Corp Composite substrate
JP2012248719A (en) * 2011-05-30 2012-12-13 Kyocera Corp Composite substrate

Also Published As

Publication number Publication date
KR100801780B1 (en) 2008-02-11
WO2004081974A2 (en) 2004-09-23
WO2004081974A3 (en) 2004-11-25
TWI295819B (en) 2008-04-11
KR20050111358A (en) 2005-11-24
FR2852445A1 (en) 2004-09-17
TW200507086A (en) 2005-02-16
JP4672648B2 (en) 2011-04-20
EP1606839A2 (en) 2005-12-21
FR2852445B1 (en) 2005-05-20

Similar Documents

Publication Publication Date Title
US8093687B2 (en) Methods for forming an assembly for transfer of a useful layer using a peripheral recess area to facilitate transfer
JP4672648B2 (en) Method for manufacturing a microelectronic, photoelectronic or optical substrate or component on a substrate, including the transfer of a useful layer
JP4540933B2 (en) Thin layer forming method
JP4848638B2 (en) Method for forming semiconductor device and method for mounting semiconductor device
US7923345B2 (en) Methods relating to trench-based support structures for semiconductor devices
KR100797208B1 (en) Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics
KR100917941B1 (en) Process for manufacturing substrates with detachment of a temporary support, and associated substrate
JP2006344816A (en) Method of manufacturing semiconductor chip
KR102654904B1 (en) Method for manufacturing a single crystal layer made of diamond or iridium and a substrate for epitaxial growth of a single crystal layer made of diamond or iridium
US11152216B2 (en) Method for manufacturing semiconductor device
TWI808316B (en) Process for transferring blocks from a donor substrate to a receiver substrate
CN101542759B (en) Semiconductor wafer and semiconductor device and manufacture methods thereof
US8330036B1 (en) Method of fabrication and structure for multi-junction solar cell formed upon separable substrate
JP5568824B2 (en) Manufacturing method of semiconductor device
KR100751619B1 (en) Production of a Structure Comprising a Protective Layer against Chemical Treatments
US7179720B2 (en) Pre-fabrication scribing
TW201530757A (en) Engineered substrates for use in crystalline-nitride based devices
US20110057295A1 (en) Epitaxial substrate component made therewith and corresponding production method
CN108573932B (en) Silicon carbide substrate for epitaxy and semiconductor chip
CN112740359B (en) Method for manufacturing semiconductor element and semiconductor substrate
KR100600371B1 (en) Method for fabricating light emitting device
CN102637788A (en) Semiconductor wafer and semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100409

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100624

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110119

R150 Certificate of patent or registration of utility model

Ref document number: 4672648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250