JP2006514521A

JP2006514521A - 適応立上りエッジブランキング回路

Info

Publication number: JP2006514521A
Application number: JP2004537395A
Authority: JP
Inventors: ヨアンダヴリュストレイケル
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-09-20
Filing date: 2003-09-05
Publication date: 2006-04-27
Also published as: EP1573888B1; EP1573888A2; US7151679B2; AU2003259467A1; US20050270807A1; AU2003259467A8; CN101366165A; ATE533225T1; WO2004027962A2; WO2004027962A3

Abstract

本発明は、立上りエッジブランキング期間がＳＭＰＳの低電力レベル乃至超低電力レベルに低減されるが、中間電力レベル乃至高電力レベルでほぼ一定になる適応立上りエッジブランキング回路を提供する。本発明の第一の実施例において、固定基準電圧源が可変基準電圧源と置換され、可変基準電圧はＳＭＰＳの二次側の電力要求仕様に依存する従来の立上りエッジブランキングタイマを修正することによって適応立上りエッジブランキング期間がもたらされる。

Description

本発明は、限定されないがスイッチモード電力供給（給電）部（スイッチモード電源）（ＳＭＰＳ（ｓｗｉｔｃｈｅｄｍｏｄｅｐｏｗｅｒｓｕｐｐｌｙ））における使用に適した適応立上りエッジ（リーディングエッジ）ブランキング（空白化）回路（ａｄａｐｔｉｖｅｌｅａｄｉｎｇｅｄｇｅｂｌａｎｋｉｎｇｃｉｒｃｕｉｔ）及び方法に関する。

電流検出（センス）信号（ｃｕｒｒｅｎｔｓｅｎｓｅｓｉｇｎａｌ）によってスイッチングトランジスタの電流モニタ（監視）機能（ｃｕｒｒｅｎｔｍｏｎｉｔｏｒｉｎｇ）をもたらすことは、スイッチモード電力供給装置の重要な特徴となる。電流検出信号は、電力供給用負荷（ｐｏｗｅｒｓｕｐｐｌｙｌｏａｄ）に対する適切な電流モード制御をもたらすためにＳＭＰＳにおいて利用され、サイクル毎に使用される。スイッチングトランジスタがターンオンさせられると、ターンオン過渡（遷移）の間に電流ピークがもたらされるであろう。当該電流ピークは、制御回路内の浮遊容量（ｓｔｒａｙｃａｐａｃｉｔａｎｃｅ）又は本来（固有）の容量（ｉｎｈｅｒｅｎｔｃａｐａｃｉｔａｎｃｅ）によってもたらされる。フィルタリングされない場合、当該電流ピークにより、制御回路は、過度の検出電流のためにパワートランジスタをスイッチオフしようとする。実際、電流ピークはわずかな過渡であると共にスイッチング回路の固有の特徴であり、制御回路がそのことを実効的に無視することは不可欠となる。前記過渡スイッチングピークが無視される期間は、立上りエッジブランキング（ＬｅａｄｉｎｇＥｄｇｅＢｌａｎｋｉｎｇ（ＬＥＢ））期間として知られており、当該ブランキングを実現するための回路は当業者によく知られている。

立上りエッジブランキング回路の最も簡単な種類において、ワンショットタイマ（ｏｎｅｓｈｏｔｔｉｍｅｒ）のようなタイマが、スイッチングトランジスタの最初のターンオン時点に後続するプリセット期間の間に電流ピークを無視するように使用される。

図１は、基本電流モード制御フライバックコンバータ回路（ｂａｓｉｃｃｕｒｒｅｎｔｍｏｄｅｃｏｎｔｒｏｌｆｌｙｂａｃｋｃｏｎｖｅｒｔｅｒｃｉｒｃｕｉｔ）を示している。当該回路は、変圧器（トランス）（ｔｒａｎｓｆｏｒｍｅｒ）２０の一次巻き線Ｐの一方の端部に接続されるドレイン端子、検出（センス）抵抗（ｓｅｎｓｅｒｅｓｉｓｔｏｒ）Ｒ_Ｓ３０の第一の端部に接続されるソース端子、及びスイッチ制御器（スイッチコントローラ）１００の第一の制御出力部１００Ａからスイッチング入力を受信するように構成されるゲート接続部を有するスイッチングトランジスタＳ１１０を有する。検出抵抗Ｒ_Ｓ３０は、スイッチ制御器１００の第一の検出入力部１００Ｂに接続され、グランド電圧（ｇｒｏｕｎｄｖｏｌｔａｇｅ）に共通接続される第二の端部を有する。更に検出抵抗Ｒ_Ｓ３０の第一の端部は、スイッチ制御器１００の第二の検出入力部１００Ｃに接続される。

変圧器２０はスイッチングトランジスタＳ１１０の誘導性負荷（ｉｎｄｕｃｔｉｖｅｌｏａｄ）を形成する。変圧器２０の第二の巻き線Ｓは、出力電圧Ｖ_ＯＵＴをもたらすためにダイオードＤ_Ｒ及びコンデンサＣ_Ｒによって調整（レギュレート（ｒｅｇｕｌａｔａ））される。変圧器２０の一次側における回路要素に入力電圧Ｖ_ＩＮがもたらされる。

スイッチ制御器１００は、自身の出力部が電流比較器（コンパレータ）（ｃｕｒｒｅｎｔｃｏｍｐａｒａｔｏｒ）１３０への第一の入力部を形成する基準電流源（ｃｕｒｒｅｎｔｒｅｆｅｒｅｎｃｅｓｏｕｒｃｅ）Ｉ_ＴＲＩＰ１２０のトリップ（引き外し）レベル（ｔｒｉｐｌｅｖｅｌ）をセットする電力制御部１１０を有し、比較器１３０の第二の入力部は第二の検出入力部１００Ｃに接続される。比較器１３０は、論理ゲート１４０の第一の入力部に接続される自身の出力部を有する。出力“ブランク（空白）（Ｂｌａｎｋ）”をもたらすＬＥＢタイマ１５０が更にもたらされる。ＬＥＢタイマ１５０の時定数は、外部コンデンサＣ_ＴＣによって決定される。発振器１６０及びラッチ１７０が更にもたらされる。ラッチ１７０は、発振器１６０の出力を受信するように構成される自身のセット入力部を有すると共に、第一の制御出力部１００Ａを介してスイッチングトランジスタＳ１１０のゲートにスイッチング信号をもたらすように構成される出力部“Ｑ”及び論理回路１４０の出力を受信するように構成される自身のリセット入力部を有するセット・リセット型ラッチである。ラッチ１７０の出力部はＬＥＢタイマ１５０のトリガ入力部に更にフィードバックされる。既に記載されているように、ＬＥＢタイマ１５０は、タイミングコンデンサＣ_ＴＣによってセットされる時定数による自身の期間セット部（ｔｉｍｅｓｅｔ）を有し、当該タイマは所与のブランキング期間の間にブランキング信号（ｂｌａｎｋｉｎｇｓｉｇｎａｌ）を論理回路１４０の第二の入力部にもたらす。

論理回路１４０はこの場合、比較器Ｃ１３０からの第一の入力部及びＬＥＢタイマ１５０の反転出力部となる第二の入力部を有する論理積機能ゲート（ＡＮＤｆｕｎｃｔｉｏｎｇａｔｅ）として示される。すなわち、“ブランク”がハイ（ｈｉｇｈ）のとき論理積ゲートへの第二の入力はロー（ｌｏｗ）となり、“ブランク”がローのとき第二の入力はハイとなる。

図１の従来回路の動作がこの場合議論されるであろう。図１の回路の動作の開始時点においてスイッチングトランジスタＳ１１０はオフであり、ラッチ１７０のＱ出力をハイにセットするようにラッチ１７０のセット入力部に正の信号（ｐｏｓｉｔｉｖｅｓｉｇｎａｌ）をもたらす発振器１６０によってターンオンされることが仮定されるであろう。

ラッチ１７０のＱ出力がハイになる時点において二つの事象がもたらされる。第一に、正の信号が第一の制御出力部１００Ａを介してスイッチングトランジスタＳ１１０のゲートにもたらされ、当該トランジスタのターンオンが開始させられる。第二に、この同じ信号が、ＬＥＢタイマ１５０をトリガするために使用されて、ブランキング期間が開始させられる。

図２を参照すると、ラッチ１７０のＱ出力がハイになる時点は期間ｔ_０となるように示されている。四つの波形が図２に示されている。第一の線は、結果としてソース電流を表す検出抵抗Ｒ_Ｓ３０の両端間の電圧Ｕ_{ＳＥＮＳＥ}を表している。図２に示されている第二の線は、スイッチングトランジスタＳ１１０のドレインとグランド電位との間で測定されるドレイン電圧Ｖ_ｄを表しており、第三の線は、ＬＥＢタイマ１５０の内部で生成される電圧を表しており、第四の線は、ＬＥＢタイマ１５０の出力“ブランク”を表している。

Ｑが最初にハイになる時点ｔ_０において、スイッチングトランジスタＳ１１０は自身のターンオン期間を開始する。トランジスタＳ１１０のスイッチオンの間、スイッチＳ１のドレインの容量Ｃ_Ｄによって（結果としてＵ_{ＳＥＮＳＥ}にピークをもたらす）ソース電流においてピークがもたらされる。容量Ｃ_Ｄは実コンデンサ（ｒｅａｌｃａｐａｃｉｔｏｒ）、ノードの浮遊容量、又はそれらの両方の結合体となり得る。第一の線から理解され得るように、当該ピークはハイレベルに立上がり、それから立下がる過渡となる。当該過渡は、通常スイッチ制御器１００がトリップ（過度の電流）を検出し、スイッチオフするのに十分なレベルまで立上がる。しかしながら、最初のターンオン期間ｔ_０と後続する期間ｔ_１との間でＬＥＢタイマ１５０の出力“ブランク”はハイ状態にセットされると共に、論理回路１４０は、“ブランク”がハイになるときは常にリセット命令はラッチ１７０にもたらされ得ないようにセットされるので、スイッチ制御器１００はこの時点においてスイッチオフすることが防止される。

図２の第三及び第四の線を参照すると、ＬＥＢタイマ１５０は、“タイマレベル”としてＬＥＢタイマ１５０の内部電圧が第三の線に示されている閾値電圧に立上がるまで“ブランク”信号がハイに保持されるように構成されることが理解され得る。前記閾値電圧が達せられると、ＬＥＢタイマ１５０の出力“ブランク”はローになるように構成される。ＬＥＢタイマ１５０の内部電圧は、コンデンサＣ_ＴＣによってセットされるＬＥＢタイマ１５０の時定数によって決定される期間ｔ_１において“タイマレベル”に達せられる。

ブランキングは通常、少なくともソース電流における過渡ピークの期間の間にもたらされるべきであることが所望されるので、従来回路におけるＬＥＢタイマ１５０の時定数はやや抑え目にセットされる。この条件が満たされることを保証するために、更に様々な異なる回路コンポーネント内の許容誤差（ｔｏｌｅｒａｎｃｅ）のために、必然的にブランキング期間は、必要とされる長さよりも長くセットされる。例えば図２の第一及び第二の線から、過渡ピークは実際“トリップレベル”よりも低く降下し、期間ｔ_１のずっと前に消失していることが理解され得ると共に、ドレイン電圧Ｖ_ｄはグランド電位に近付いていることも理解され得る（トランジスタスイッチＳ１１０の完全なオン状態が示されている）。

通常の動作の場合、オン期間（ｔ_０−ｔ_２）がＬＥＢ期間よりも長くなるので、ＬＥＢ期間は前記供給部の動作性能に影響を及ぼさない。電流トリップレベルが時点ｔ_２（ＬＥＢ期間の相当後）においてクロスするとすぐに、トランジスタスイッチＳ１１０はターンオフされる。ターンオフはこの場合、トランジスタスイッチＳ１１０の所要のデューティサイクルに従って電力制御器１１０によってセットされる、
“トリップレベル”に達したソース電流によって通常の動作のもとでもたらされる。“トリップレベル”が達せられると、比較器Ｃ１３０の出力部はハイになり、これによりそれから論理回路１４０の出力部はハイになり、ラッチ１７０をリセットし、Ｓ１はターンオフされる。ＬＥＢタイマ１５０の最も重要な機能は、“誤（ｆａｌｓｅ）”電流情報がブランクされるようにブランキング期間の間、電流比較器Ｃ１３０のハイ出力がトランジスタスイッチＳ１１０のターンオフを開始させ得ることを防止することにあることは評価されるであろう。ＬＥＢ期間の間、トランジスタスイッチＳ１１０は電流比較器Ｃ１３０によってスイッチオフされ得ないので、これにより、スイッチの最小のオン期間（ｔ_０−ｔ_１）がセットされる。ある期間の間、スイッチはオンになるので、電力供給部は常にいくらかの電力を変換している。電力供給部の出力部に負荷が存在しない場合、変換されたエネルギーは、例えば出力部の前負荷（ｐｒｅ−ｌｏａｄ）によって消費されなければならない。最小の無負荷（ｎｏ−ｌｏａｄ）電力（待機電力（スタンバイ電力（ｓｔａｎｄ−ｂｙｐｏｗｅｒ）））の場合、前負荷は明らかに所望されない。

図１に示されている回路の低電力動作はこの場合、図３に示されている様々な線を考慮することによって議論されるであろう。図３において図２と同じ四つの変数が示されている。すなわち、第一の線は検出電流Ｕ_{ＳＥＮＳＥ}を示し、第二の線はドレイン電圧Ｖ_ｄを示し、第三の線はＬＥＢタイマ１５０の内部電圧を示し、第四の線はＬＥＢタイマ１５０のブランキング出力“ブランク（Ｂｌａｎｋ）”を示す。期間ｔ_０及びｔ_１をより詳細に示すことは重要となるので、図３における水平スケールが図２の記載に対して少し強調されていることは評価されるであろう。

ラッチ１７０の出力部Ｑｈがハイになると、トランジスタスイッチＳ１１０のスイッチオンが開始され、ＬＥＢタイマ１５０の内部制御電圧は第三の線に示されているタイマレベルに向かって自身の立上りを開始させる。ＬＥＢタイマ内部電圧が、“タイマレベル”に向けて立上がる期間の間、スイッチングトランジスタＳ１１０はターンオフされることが防止されるので、第一の線に示されている過渡ピーク電流は無視される。

非常に低い電力レベルで動作させられることが所望される場合、当該低電力動作を実現させるために電力制御部１１０によってセットされる“トリップレベル”は、第一の線においてＵ_{ＳＥＮＳＥＭＡＸ}によって示される可能な最大動作電力よりもかなり低い大きさとなり得る。トリップレベルが非常に低くセットされると、スイッチングトランジスタＳ１の所望のターンオフ時点は時として非常に早くなり、第三の線のタイマレベルによって明らかにされるようにＬＥＢタイマの時定数によって決定されるブランキング期間（ｔ_０−ｔ_１）よりも早くなってもよいことは明らかである。

図３の線を詳細に参照すると、示されている状態において、特定の所望の低電力動作は、ＬＥＢタイマ１５０によってセットされる固定ブランキング期間によって阻止されるので、簡単に実現され得ないことが理解され得る。この固定期間により、検出電流は真の態様（ｌｅｇｉｔｉｍａｔｅｍａｎｎｅｒ）で（すなわち過渡ピークの後に）“トリップレベル”に達するが、スイッチングトランジスタＳ１１０がターンオフされる実際の時点ｔ_２はブランキング期間ｔ_１よりも早くされ得ないことが保証される。この最小限のオン期間ｔ_１は所要の電力よりも大きな出力電力をもたらし、この過度の出力電力は消費されることが必要とされ、これにより、より低い効率がもたらされる。過度の電力が考慮されない場合、電力供給部は調整されないであろう。図１の回路において、このことにより、目的値よりも高い出力電圧又は高い出力電流がもたらされ得る。

上記を要約すると、従来のＬＥＢタイマ１５は固定ブランキング期間を示していることが理解され得る。この固定ブランキング期間により、スイッチングトランジスタのオン期間を、ブランキング期間内のレベルまで低減することが所望されるとき問題はもたらされる。

従来技術において、ＬＥＢ期間に適応性を持たせるための提案がなされている。米国特許第ＵＳ６１４４２４５号公報と米国特許第ＵＳ６２１９２６２号公報との両方（それぞれＵｎｉｔｒｏｄｅ社とＳｅｍｔｅｃｈ社との名前）において、ＬＥＢタイマは使用されておらず、代わりにスイッチングトランジスタのゲート電流は、過渡スイッチングパルスが無視され得る時点を測定すると共にブランキング期間を前記期間に制限するように検出されている。これらの装置において、ゲート電流が収束するとすぐに主電源スイッチ（メインパワースイッチ（ｍａｉｎｐｏｗｅｒｓｗｉｔｃｈ））を通じて流れる電流のピークは経過させられていることが知られている。

電力スイッチの閾値が電源電圧Ｖ_ＤＤ／Ｖ_ＣＣに近付くとすぐに問題は発生するが、当該装置は通常十分に動作する。この状態においてゲート電流は、このように高い出力電圧でのドライバの電流駆動における制限のために減少させられ、その後ＬＥＢブランキングは正確に機能することが中止させられる。

本発明の目的は、従来技術の上記問題のうちの少なくとも一つが克服されるか、又はある程度軽減される適応立上りエッジブランキング回路及び方法を提供することにある。

本発明の第一の態様によれば、ブランキング期間（周期）（ｂｌａｎｋｉｎｇｐｅｒｉｏｄ）が開始させられるべき期間を示すトリガ信号を受信するための入力端子と、第一の状態から第二の状態に変化させるために前記トリガ信号によって活性化させられるように構成されるスイッチング手段と、基準源に接続される第一の入力端子、前記トリガ信号に応答して期間に渡って傾斜する電圧を受信するように構成される第二の入力端子、及び前記基準源によって前記第一の端子にもたらされる前記電圧レベルを達成する自身の前記第二の端子での前記電圧に後続する状態を変化させる立上りエッジブランキング回路の出力信号をもたらすための出力端子を有する比較手段と、前記比較手段の前記第二の入力端子に前記傾斜電圧をもたらすための充電回路とを有する立上りエッジブランキング回路において、前記基準源によってもたらされる前記電圧レベルを達成するために前記傾斜電圧に対してとられる前記期間が、可変であると共に、前記回路の制御入力部で受信される制御信号（“タイマレベル（ｔｉｍｅｒｌｅｖｅｌ）”）に依存することを特徴とする立上りエッジブランキング回路がもたらされる。

立上りエッジブランキング回路の第一の実施例において、比較手段の第一の端子にもたらされる基準電圧が、電力制御器（パワーコントローラ（ｐｏｗｅｒｃｏｎｔｒｏｌｌｅｒ））によってもたらされる制御信号を有する。

充電回路は電流源及びコンデンサを有していてもよく、前記電流源は、前記第一の状態から前記第二の状態への前記スイッチング手段の状態における変化の開始に後続して前記コンデンサを充電するように構成され、前記比較手段の前記第二の入力端子にもたらされる前記電圧は、前記コンデンサの充電状態に従って傾斜するように構成される。

好ましくは前記スイッチング手段はトランジスタスイッチを有し、前記充電回路は、前記トランジスタスイッチと並列に接続されるコンデンサと、前記トランジスタスイッチが前記第一の状態にないとき前記コンデンサを充電するように構成される電流源とを有し、前記比較手段は、前記第一の端子が非反転入力部であると共に前記第二の端子が反転入力部であり、前記第一の端子が前記制御信号部に接続され、前記第二の端子が前記電流源と前記コンデンサとの間の点において前記充電回路の端子に接続される比較器を有する。

立上りエッジブランキング回路の第二の実施例において、前記比較手段の前記第一の端子にもたらされる前記基準電圧部は固定基準電圧源であり、前記制御信号部は、前記比較手段の前記第二の入力端子における前記電圧が期間に渡って傾斜するレートを変化させるために前記充電回路における電流レベルを変化させるように構成される。

好ましくは前記充電回路は電圧源、トランジスタ、及びコンデンサを有し、前記トランジスタは、前記電圧源及び前記制御信号部に応答してターンオンすると共に充電電流を前記コンデンサにもたらす。

好ましくは前記コンデンサへの前記充電電流は、前記電圧源と前記制御信号部との間の電位差に依存する可変電流である。

好ましくは前記第一のスイッチング手段はトランジスタスイッチを有し、前記比較手段は、前記第一の端子が、固定基準電圧源に接続される非反転端子を有すると共に前記第二の入力端子が反転入力部を有する比較器を有し、前記充電回路は、コンデンサ、トランジスタ、及び電圧源を有し、前記コンデンサが、前記第一のスイッチング手段に並列に接続されると共に、前記トランジスタの出力端子及び前記比較器の前記反転入力部に共通に接続される自身の一方の端子を有し、前記トランジスタが、トランジスタの制御端子にもたらされる“タイマレベル”信号の電圧レベルに依存して前記電圧源から可変電流をもたらすように構成される。

他の態様において、第一の態様の立上りエッジブランキング回路に制御信号（“タイマレベル”）をもたらすためのスイッチモード電力供給部（ＳＭＰＳ）のための電力制御器であって、ＳＭＰＳの第一の動作電力範囲の間、ほぼ一定のレベルで前記制御信号を出力し、第二の動作電力範囲において前記ＳＭＰＳの出力電力要求が低減されると前記制御信号のレベルを漸進的に低減させるように構成される電力制御器がもたらされる。

好ましくは第一の動作電力範囲は、制御される前記ＳＭＰＳの通常動作電力範囲を有し、第二の範囲は、低電力乃至超低電力動作範囲を有する。

電力制御器は好ましくは、増幅器と、トランジスタと、電源電圧部と、電圧が前記ＳＭＰＳの電力出力要求仕様に依存する可変電圧源と、基準電圧源と、前記制御信号“タイマレベル”をもたらすための制御出力端子とを有する。好ましくは前記制御出力端子は、第一のバイアス手段を介して前記電源電圧部に接続されると共に前記トランジスタの一方の端子に接続され、前記基準電圧源は、前記増幅器の非反転入力部に接続され、前記増幅器の反転入力部は、第二のバイアス手段を介して前記可変電圧源に接続されると共に前記トランジスタの他方の端子に直接接続され、前記増幅器の出力部は、前記第二の動作範囲の間に前記トランジスタを漸進的にターンオンさせるように前記トランジスタへの制御電流入力を漸進的に増大させると共に動作するように構成され、前記第一の通常動作範囲の間に前記トランジスタをターンオフさせるように更に構成され、前記トランジスタがターンオフされるとき、前記タイマレベル制御信号の前記電圧は最大の一定値になり、前記トランジスタが線形動作状態にあるとき、前記タイマレベル制御信号の前記電圧は、前記トランジスタが漸進的にターンオンすると低減されるように構成される。

前記電力増幅器は、増幅器と、トランジスタと、電源電圧部と、基準電圧源と、電圧レベルが前記ＳＭＰＳ並びに第一及び第二のバイアス抵抗の出力電力要求に依存する可変電圧源とを有し、前記基準電圧源は、下部レール電圧部と前記増幅器の非反転入力部との間に接続され、前記電力供給部は、前記下部レール電圧部と前記第一のバイアス抵抗の第一の端子との間に接続されて当該電圧部に対して上部レール電圧部がもたらされ、前記可変電圧源は、前記下部レール電圧部と、前記第二のバイアス抵抗の第一の端子と前記電力制御器の第一の出力端子との間の共通接続部との間に接続されて前記第一の出力端子に対して電力レベル制御信号“トリップレベル”がもたらされ、前記増幅器の反転入力部は、前記第二のバイアス抵抗の第二の端子及び前記トランジスタの第三の端子に共通に接続され、前記増幅器の出力端子は、前記トランジスタの第一の端子に接続され、前記トランジスタの第二の端子は、前記電力制御器の第二の出力端子及び前記第一のバイアス抵抗の第二の端子に共通に接続されて前記第二の出力端子に対して前記制御信号“タイマレベル”がもたらされる。

本発明の他の態様において、前記ＳＭＰＳがオン電力状態からオフ電力状態に戻るべき制御信号“トリップレベル”を生成することによって前記ＳＭＰＳの所望の電力出力を設定するように構成される電力制御器を有するフライバックコンバータと、前記“トリップレベル”信号によって設定される前記電力要求仕様に従って前記ＳＭＰＳのメインスイッチングコンポーネントを制御するためのスイッチ制御器と、前記スイッチ制御器のリセットを有効又は禁止（無効）にするように構成される出力信号“ブランク”をもたらすための立上りエッジブランキング回路とを含み、前記立上りエッジブランキング回路は、本発明の第一の態様による立上りエッジブランキング回路を有するスイッチモード電力供給部（ＳＭＰＳ）がもたらされる。

好ましくは前記電力制御器は、特定の閾値よりも高い“トリップレベル”において前記“タイマレベル”が実際の前記“トリップレベル”に関係なくほぼ一定の電圧になると共に、一旦前記“トリップレベル”が前記閾値レベルよりも低いレベルまで低減させられると前記“タイマレベル”が低減させられるように構成されるように、前記“タイマレベル”信号を前記立上りエッジブランキング回路にもたらすように構成される。

本発明の更なる態様によれば、通常立上りエッジブランキング期間が固定される種類の立上りエッジブランキング回路を制御する方法であって、前記立上りエッジブランキング回路が一部を形成するスイッチモード電力供給部（ＳＭＰＳ）の通常電力動作範囲の間、前記立上りエッジブランキング期間が一定の期間となるように保持するように前記立上りエッジブランキング回路の電圧制御スイッチにほぼ一定の基準電圧をもたらすステップを有し、前記ＳＭＰＳの低動作電力乃至超低動作電力範囲において、前記立上りエッジブランキング期間を適応態様で低減するために低減されたレベルの基準電圧が前記立上りエッジブランキング回路の前記電圧制御スイッチにもたらされることを特徴とする方法がもたらされる。

本発明のより正しい理解のために、更に同じ実施例がどのような効果をもたらすかを示すために、この場合例示によって添付図面が参照されるであろう。

この場合図４を参照すると、図１の回路に類似するフライバックコンバータ回路が示されている。図１の整数に対して図４の同じ整数は同じ番号によって特定される。

図４の回路の通常の機能は図１の回路の通常の機能と同じなので図１の回路の機能の詳細な説明はもたらされないであろう。しかしながら図４のフライバックコンバータと図１のフライバックコンバータとの間の違いは、図４の回路において電力制御回路１１０’が、第一の出力部は図１に関して既に記載されている“トリップレベル”出力となり、第二の出力部は順を追って記載される“タイマレベル”出力となる二つの出力部をもたらすように修正されていることにある。

電力制御部１１０’の“タイマレベル”は、ＬＥＢタイマ１５０’の入力部にもたらされる信号である。電力制御部１１０’及びＬＥＢタイマ１５０’の詳細な構造は順を追って記載されるであろう。

従来のＬＥＢタイマ１５０のブランキング期間が、ＬＥＢタイマの時定数によって決定される固定されたブランキング期間となることは図１のフライバックコンバータの動作の議論からもたらされるであろう。議論されている例において、当該時定数はコンデンサＣ_ＴＣによって設定（セット）されている。ＬＥＢタイマの内部電圧が“タイマレベル”に立上がるレートを変化させるためにコンデンサＣ_ＴＣの値を変化させることによってＬＥＢタイマ１５０の予めセットされた（プリセット）ブランキング期間を変化させることは可能であるが、容量レベルの自動的な変化は容易に実現され得ない。従って本発明の第一の実施例において、電力制御部１１０’はＬＥＢタイマ１５０’内の“タイマレベル”の値を特定するために可変電圧出力をもたらすように調整される。

可変タイマレベル及び図４の装置に与える柔軟性をもたらす効果は、この場合図５及び６のタイミング図を参照して記載されるであろう。

この場合図５を参照すると、所望のデューティサイクル及びそれ故に図５の出力スイッチングモードは、議論されているものと同じであるが、図３の状態において実現され得ない。ここで従来装置の電力制御部１１０は、出力要求仕様に従って“トリップレベル”をセットするが、トランジスタスイッチＳ１１０は“トリップレベル”が達せられた時点で、まだブランキング期間はその期間の間持続しているので、ターンオフすることを許可されない。対照的に図５の装置において、低減された“トリップレベル”をセットする調整された電力制御部１１０’は、低減された“タイマレベル”をセットすることを必要としている（元のタイマレベル及び低減されたタイマレベルは図５の第三の線に示されている）。タイマレベルをより低くセットすることによって、ＬＥＢタイマ内部の比較器は、ＬＥＢタイマ１５０’内で生成される電圧における立上がりが、低減されたタイマレベルを達成したことを認識し、従って時点ｔ_１としてタイミング図上に示されているようにその時点でＬＥＢタイマの“ブランク”出力をローにセットする。この時点で出力をローにセットすることにより、比較器Ｃ１３０の出力部は論理回路１４０における有効入力部（ｖａｌｉｄｉｎｐｕｔ）として受けられることが可能であり、その効果はラッチ１７０のリセット端子に伝達されることが可能になり、その結果トランジスタスイッチＳ１１０の早いターンオンが可能になる。図５を詳細に参照すると、スイッチＳ１の最初のターンオン時点及び内部電圧又はＬＥＢタイマが立上がり始める時点はｔ_０となっている。低電力動作モードのために、電力制御部１１０’は、破線の水平線によって図５の第一の線に示されている低い“トリップレベル”値としてスイッチＳ１１０が理想的にターンオフすべき適切な“トリップレベル”をセットすると共に、“低減されたタイマレベル”を“元のタイマレベル”として図５に示されている固定された従来のタイマレベルよりも低く（後に記載される態様で）セットする。ＬＥＢタイマの内部電圧が“低減されたタイマレベル”を達成するとき、比較器又はＬＥＢタイマ１５０内の他の好適な手段は“ブランク”出力部をスイッチしてブランキングパルスを終わらせると共に、電力制御部１１０’によってセットされる“トリップレベル”にＵ_{ＳＥＮＳＥ}が達する時点ｔ_２でこのことがもたらされるときラッチ１７０が比較器１３０の出力部の状態変化に応答することを可能にする。

図５において示されている第二の電圧の線を参照すると、スイッチＳ１１０は過渡（連続）的にスイッチオンされており、確かに図５に示されている線において、ブランク出力部が状態をスイッチする時点で完全にターンオンされていることが理解され得る。それ故にこのような低電力動作の間、スイッチＳ１１０のオン期間が出力部の電力要求仕様に適合するのに十分小さくなるまで電力制御回路１１０’は“タイマレベル”を低減させることが理解され得る。

この場合図６を参照すると、超低電力状態が示される。この状態において、極端な低電力動作のために、図６の第三の線に示される低減されたタイマレベルが非常に低くセットされるので、過渡スイッチングパルスが依然もたらされている間、及び第二の線に示されるドレイン電圧Ｖ_Ｄがグランドレベルに向かって依然低減させられている間（このことはトランジスタスイッチＳ１１０が依然ターンオンのプロセスにあることを示している）、ＬＥＢタイマの内部電圧は低減されたタイマレベルに達している。すなわちブランキング期間は、通常の環境において十分とみなされる期間よりも実際短い期間まで低減されている。レベルＵ_{ＳＥＮＳＥ}によって示されるソース電流は、スイッチオンの間の容量性ピークのために、示されている“トリップレベル”よりも実際大きくなるため、（低減された）ＬＥＢ期間の後すぐにトランジスタスイッチＳ１１０はスイッチオフされる。ピーク電流制御の代わりに、本システムはこの場合実際オン期間制御（いわゆる電圧モード制御とも称される）になる。電流比較器Ｃ１３０がハイ出力を有するとき、オン期間はＬＥＢ期間によって制御される。電流モードからオン期間制御に渡るこのスイッチの場合、余分な回路が必要とされない。

上記議論から、トランジスタスイッチのオン期間を効果的に制御するようにＬＥＢ期間を制御することは、タイマレベルがゼロに低減される場合、最小オン期間はゼロにさえなり得ることを意味することが理解され得る。電力制御回路は、変換された電力をゼロまで低減し得るので、出力部の（前（プレ））負荷もこの場合ゼロまで低減されることが可能であり、これにより、従来の電流モード制御システムにおける電力よりも低い待機電力がもたらされる。

上記は、低減されたタイマレベルが電力制御回路１１０’によって決定される場合、どのようにトランジスタスイッチＳ１１０が、修正されたＬＥＢタイマ１５０’に適切な制御入力をもたらすことによって変化させられる自身のオン期間を有し得るかについて特定の用語で記載されている。

電力制御回路１１０’の例はこの場合図７に関連して記載され、適切なＬＥＢタイマ１５０’の例は図８及び９に関連して議論されるであろう。

この場合図７を参照すると、修正された電力制御器１１０’の構造体が示されている。当該電力制御器は、電圧源Ｖ_Ｓ１、Ｖ_Ｓ２、及びＶ_Ｓ３と、トランジスタ１１０Ｑ_１（この場合バイポーラｎｐｎトランジスタとして示されているが、同様にＭＯＳＦＥＴ型となり得る）と、増幅器１１０Ａ_１と、第一及び第二のバイアス抵抗１１０Ｒ_１及び１１０Ｒ_２とを含んでいる。第一の電圧源Ｖ_Ｓ１は可変電圧であり、フライバックコンバータ１００が一部を形成するＳＭＰＳによって駆動される二次回路の出力電力要求仕様によって従来態様でセットされる“トリップレベル”電位を決定する。図７から理解され得るように、第一の電圧源Ｖ_Ｓ１は、グランドと第二のバイアス抵抗１１０Ｒ_２の第一の端子との間に位置され、電力レベル制御出力“トリップレベル”をもたらす。第二のバイアス抵抗１１０Ｒ_２の第二の端子は、トランジスタ１１０Ｑ_１の第三の端子、エミッタ端子に接続されると共に増幅器１１０Ａ_１の反転入力部にも接続される。比較器１１０Ａの非反転入力部は、基準電圧源となる第二の電圧源Ｖ_Ｓ２に接続される一方、増幅器１１０Ａ_１の出力部は、トランジスタ１１０Ｑ_１の第一の端子、ベース端子に接続される。トランジスタ１１０Ｑ_１の第二の端子、コレクタは、出力制御信号“タイマレベル”をもたらす一方、第一のバイアス抵抗１１０Ｒ_１は、電源電圧Ｖ_Ｓ３に接続される第一の端子及びトランジスタ１１０Ｑ_１のコレクタに接続される第二の端子を有する。

図７の回路の基本的な分析によれば、増幅器１１０Ａ_１は、負帰還（ｎｅｇａｔｉｖｅｔｙｐｅｆｅｅｄｂａｃｋ）で接続されるために、基準電圧源Ｖ_Ｓ２によってもたらされる非反転入力端子の電圧と同じレベルに反転入力端子上の電圧を保持するように特定の動作範囲で動作することが示される。前述の条件が満足されると、第二のバイアス抵抗１１０Ｒ_２の間の電圧はＶＳ_２−ＶＳ_１となる。第二のバイアス抵抗１１０Ｒ_２（更なる簡略化のため以下Ｒ_２として参照される）を通って流れる電流ＩＲ_２はそれ故に（ＶＳ_２−ＶＳ_１）／Ｒ_２となる。トランジスタ１１０Ｑ_１の小さなベース電流が無視されると、第一のバイアス抵抗１１０Ｒ_１（更なる簡略化のため以下Ｒ_１として参照される）を通って流れる電流ＩＲ_１は、Ｒ_２を通って流れる電流にも等しくなるであろう。この場合電力制御器の第二の出力端子における制御信号出力“タイマレベル”は、Ｖ_Ｓ３−（ＩＲ_１＊Ｒ_１）＝Ｖ_Ｓ３−（ＩＲ_２＊Ｒ_１）＝Ｖ_Ｓ３−（（Ｖ_Ｓ２−Ｖ_Ｓ１）／Ｒ_２＊Ｒ_１）によってもたらされる電圧レベルを有するであろう。この等式はＶ_Ｓ１＜Ｖ_Ｓ２である限り真となる。しかしながらＶ_Ｓ１＞Ｖ_Ｓ２となる場合、“タイマレベル”は、電源電圧Ｖ_Ｓ３によってセットされる最大レベルを呈するであろう。上記のように、ＳＭＰＳの出力回路におけるある一定の電力レベルから開始されると共に電力が低減されると、“トリップレベル”がまず最初に低減される一方、“タイマレベル”は、Ｖ_Ｓ３によってセットされる一定の最大値に保持され、トランジスタ１１０Ｑ１は非導通となり、レベルは通常動作モードの間に使用されることが理解され得る。Ｖ_Ｓ１はＶ_Ｓ２よりも小さくなるので、“タイマレベル”はＶ_Ｓ３の一定の最大電位から、この場合ＶＳ１によってもたらされるＳＭＰＳの出力回路の変化する電力要求仕様に従って変化する可変電圧になるＶ_Ｓ３−（（Ｖ_Ｓ２−Ｖ_Ｓ１）／Ｒ２＊Ｒ１））の電位まで降下することは更に評価されるであろう。

当然のことながら、“タイマレベル”からの電圧出力は常に出力“トリップレベル”よりも高い電位となり、トランジスタ１１０Ｑ_１がオンとなる場合、ＴＩＭＥＲＬＥＶＥＬ＝Ｉ．１１０Ｒ_２＋Ｖ_ＣＥ＋ＴＲＩＰＬＥＶＥＬとなるであろう。最適な調整動作（ｒｅｇｕｌａｔｉｏｎｂｅｈａｖｉｏｕｒ）の場合、トランジスタスイッチ１１０Ｑ１は、Ｖ_Ｓ１（ＴＲＩＰＬＥＶＥＬ（トリップレベル））が非常に低いレベルまで低減されているときにのみターンオンするように構成される。“ＴＩＭＥＲＬＥＶＥＬ（タイマレベル）”が自身の通常レベルから低減され得る時点は、制御が電流モード制御から電圧モード制御に変化する時点を示し、“タイマレベル”の低減が、より高い“トリップレベル”でもたらされ得る場合、電流モード制御と電圧モード制御との間の遷移はあまり円滑にならないであろう。

完璧を期するため、トリップレベルの生成が完全に従来のものとなる一方、ＶＳ１によってもたらされるトリップレベル電圧を得る一つの手段の簡単な説明がもたらされる。ＶＳ１は電位駆動回路を使用してＳＭＰＳの二次側で出力電圧を検出すると共にその電圧を固定基準（電圧）と比較することによって生成されてもよい。固定基準電圧と検出電圧との差はそのとき、ＳＭＰＳの電力需要に従って変化する電圧（ＶＳ１）をもたらすように誤差増幅器（エラーアンプ（ｅｒｒｏｒ−ａｍｐｌｉｆｉｅｒ））によって増幅される。概してＶＳ１が、出力電圧又は電流を測定することによって何れかの適切な方法により生成され得ることは評価されるであろう。

この場合図８（ａ）及び８（ｂ）を参照して従来のＬＥＢ回路１５０及び修正されたＬＥＢ回路１５０’が議論されるであろう。

図８Ａに示されている従来のＬＥＢ回路１５０は、ブランキング期間が開始させられるべき時点を含むトリガ信号を受信するための入力端子と、第一の状態から第二の状態に変化するトリガ信号によって活性化されるように構成されるスイッチング手段とを有する。当該回路は更に比較手段及び充電手段も有する。比較手段は、基準源に接続される第一の入力端子、前記トリガ信号に応答して期間に渡って傾斜する電圧を受信するように構成される第二の入力端子、及び前記基準源によって前記第一の端子にもたらされる前記電圧レベルを達成する自身の前記第二の端子での前記電圧に後続して状態を変化させる立上りエッジブランキング回路の出力信号をもたらすための出力端子を有する。充電手段は、比較手段の第二の入力端子に傾斜電圧をもたらす。

図８（Ａ）の実施例において、スイッチング手段はインバータ（ｉｎｖｅｒｔｅｒ）１５０ＮＯＴ及びトランジスタスイッチ１５０Ｓ２を有し、比較手段は比較器１５０Ｃ２を有し、基準源は電圧源１５０Ｕ１を有し、充電回路はタイミングコンデンサ１５０Ｃ_ＴＣ及び定電流源１５０Ｉ１を有する。

インバータ１５０ＮＯＴはＬＥＢ回路のトリガ入力部に接続され、スイッチ１５０Ｓ２のゲートに信号をもたらす。スイッチ１５０Ｓ２のドレイン及びソースはタイミングコンデンサ１５０Ｃ_ＴＣの端子間に接続され、タイミングコンデンサ１５０Ｃ_ＴＣの正の端子及びスイッチ１５０Ｓ２のドレインは、電流源１５０Ｉ１の出力部及び比較器１５０Ｃ２の反転入力部に共通に接続される。タイミングコンデンサ１５０Ｃ_ＴＣの負の端子及びスイッチ１５０Ｓ２のソース端子はグランド端子に共通に接続され、電圧源１５０Ｕ１はグランドと比較器１５０Ｃ２の非反転入力部との間に接続される。比較器１５０Ｃ２の出力部は、ＬＥＢタイマ１５０の出力“ブランク”をもたらす。

インバータ１５０ＮＯＴの入力部がローになる場合、当該インバータの出力部はハイになり、スイッチ１５０Ｓ２はそれ故にオンになることが理解され得る。このような状態において、タイミングコンデンサ１５０Ｃ_ＴＣは実効的に短絡され、比較器１５０Ｃ２の反転入力部は安定状態でロー電圧状態になり、比較器１５０Ｃ２の出力部“ブランク”はハイになる。しかしながら、インバータ１５０ＮＯＴへの入力部がハイになると、スイッチ１５０Ｓ２におけるゲート電圧は、添付の図８（ａ）の第一の線で示される時点Ｔ_０でローになる。この場合開かれているスイッチ１５０Ｓ２は、定電流源１５０Ｉ１によってもたらされる電流Ｉ１がこの場合タイミングコンデンサ１５０Ｃ_ＴＣを充電するために使用され、従って比較器１５０Ｃ２の反転入力部における電圧は上方に傾斜し、当該電圧が、電圧源１５０Ｕ１（＝ＴＩＭＥＲＬＥＶＥＬ（タイマレベル））によって規定される電圧レベルに到達すると、比較器１５０Ｃ２の出力部は状態をハイ安定状態からｔ_１におけるロー状態に変化させることを意味する。

この場合図８（ｂ）の修正ＬＥＢタイマ１５０’を参照すると、当該タイマは正確に同じ回路要素によって構成されていることが理解され得る。ここで適切なこれらの要素は対応する参照符号によって示されている。しかしながらこの場合、傾斜電圧が、基準源によってもたらされる電圧レベルに達するためにとられる期間は可変となり、外部電力制御器１１０’によってもたらされる“タイマレベル”信号に依存している。

新たな回路１５０’をもたらすためのＬＥＢ回路１５０への単なる変更は、固定基準１５０Ｕ_１によってもたらされる固定電圧になる電圧レベルＴＩＭＥＲＬＥＶＥＬの代わりに、基準電圧源１５０Ｕ_１が削除されるか、又はバイパスされ、更に代わりに比較器１５０’Ｃ２の非反転入力部が電力制御器１１０’から可変“タイマレベル”信号を受信するように構成されるということを示す。このように、図７の回路によってもたらされる“タイマレベル”が、低減された電圧レベルになる場合、比較器１５０’Ｃ２は、図５及び６に関連して前述されているように“低減されたタイマ”レベルに従ってより早くスイッチすることは評価されるであろう。低減されたタイマレベルと元のタイマレベルとの間のスイッチング時点の差は、ここでも図８（ｂ）に関連して右に線で図示されている。

図９は、タイミングコンデンサが充電するレート、それ故に基準電圧Ｕ１の変化に達するために比較器１５０”Ｃ２の反転入力部における電圧に対してとられる期間を変化させるために電力制御器１１０’からの“タイマレベル”信号を使用して、タイミングコンデンサ１５０”Ｃ_ＴＣに電流Ｉ１を充電するときの変化をもたらすように構成される代わりのＬＥＢ回路１５０”を示している。それ故に当該回路において、比較器が状態を変化させる電圧は直接変化させられるのではなく、代わりに図９の回路は、充電回路のコンデンサが立上がるレートを適応する態様で変化させる。

通常図８（Ｂ）の回路と同様に図９の回路も、ブランキング期間が開始させられるべき時点を示すトリガ信号を受信するための入力端子及び第一の状態から第二の状態に変化させられるようにトリガ信号によって活性化されるように構成されるスイッチング手段の要素を含んでいる。当該回路は更に比較手段及び充電回路を有する。比較手段は、基準源に接続される第一の端子と、トリガ信号に応答して期間に渡って傾斜する電圧を受信するように構成される第二の入力端子と、基準源によって第一の端子にもたらされる電圧レベルに達する比較手段の第二の端子における電圧に後続して状態を変化させる立上りエッジブランキング回路の出力信号をもたらすための出力端子とを有する。充電回路は比較手段の第二の入力端子に傾斜電圧をもたらし、傾斜電圧が基準源によってもたらされる電圧レベルに達するためにとられる期間は変化し得る。

より詳細には、図９の立上りエッジブランキング回路は、インバータ１５０”ＮＯＴ及びスイッチ１５０”Ｓ２から構成されるトランジスタスイッチを有し、比較手段は、第一の端子が、固定基準電圧源１５０”Ｕ１に接続される非反転端子を有し、第二の入力端子が反転入力部を有する比較器１５０”Ｃ２を有し、示されている充電回路は、コンデンサ１５０”Ｃ_Ｔ、トランジスタ１５０”Ｔ１、電源電圧部１５０”Ｖ_{ＳＵＰＰＬＹ}、及びバイアス抵抗１５０”Ｒ１を有し、トランジスタ１５０”Ｔ１は、トランジスタ１５０”Ｔ１の制御端子（この場合ベース）にもたらされる信号“タイマレベル”の電位に依存して電源電圧部１５０”Ｖ_{ＳＵＰＰＬＹ}から可変充電電流をもたらすように線形モード（ｌｉｎｅａｒｍｏｄｅ）で動作する。

図９の回路の基本的な分析によれば、“タイマレベル”は下方に変化し、トランジスタ１５０”Ｔ１は漸進的にターンオンし、その結果充電電流Ｉ１が増加し、それによってタイミングコンデンサ１５０”Ｃ_Ｔが基準電圧Ｖ_ＲＥＦに充電させられるレートは増大させられることが示される。従ってこのようにブランキング期間は、比較器１５０”Ｃ２の出力“ブランク”が状態を変化させる過渡時点を進めることによって適応する態様で低減される。この場合、充電コンデンサ１５０”Ｃ_ｔにもたらされる充電電流は、等式（Ｖ_{ＳＵＰＰＬＹ}−ＴＩＭＥＲＬＥＶＥＬ−Ｕ_ｂｅ）／Ｒ１によって与えられる。ここで、Ｖ_{ＳＵＰＰＬＹ}は電力供給部１５０”Ｖ_{ＳＵＰＰＬＹ}の電圧であり、Ｕ_ｂｅはトランジスタ１５０”Ｔ１のベース・エミッタ間接合電圧であり、Ｒ１は１５０”Ｒ１の抵抗値である。

本発明の上記議論から、既存のＬＥＢタイミング回路への簡単な変更によって、通常固定期間となるブランキング期間がＳＭＰＳの二次側回路の電力要求仕様に従って適応され得ることは評価されるであろう。上記議論の本発明を実現することによって、ＬＥＢ期間は、ＬＥＢ期間を、メインスイッチングトランジスタの過渡ピークが依然もたらされている期間に低減し得るか、又は確実にＬＥＢ期間を零にまで低減し得るように非常に厳密に制御されてもよいことも評価されるであろう。ブランキング期間を、従来可能であった期間よりも短い期間に低減し得ることによって、ＳＭＰＳの出力に前負荷が回避され、待機及び低電力動作要求仕様がかなり低減され得る。

様々な特定の回路要素が記載されているが、当該要素は等価な要素によって適宜置換されてもよいことも評価されるであろう。語“有する”は他の要素又はステップを排除するものではなく、冠詞“a”又は“aｎ”は、複数の構成要素を排除するものではない。

ＬＥＢタイマを備えるスイッチ制御器を含むフライバックコンバータのための従来回路を示す。通常動作モード下における図１のフライバックコンバータのためのタイミング図を示す。最適オン期間動作状態における図１のフライバックコンバータのためのタイミング図を示す。可変タイマレベル制御部を備えるＬＥＢタイマを含む本発明の実施例による回路である。低電力動作を示す図４の回路のためのタイミング図である。超低電力動作を示す図４の回路のためのタイミング図である。図４の回路での使用に適したトリップレベル制御部及びＬＥＢタイマレベル制御部を備える電力制御回路の例である。従来ＬＥＢタイマを示す。本発明の実施例に従って修正された修正ＬＥＢタイマを示す。可変タイマレベルを備えるＬＥＢタイマの代わりの実施例を示す。

Claims

ブランキング期間が開始させられるべき時点を示すトリガ信号を受信するための入力端子と、
第一の状態から第二の状態に変化させるために前記トリガ信号によって活性化させられるように構成されるスイッチング手段と、
基準源に接続される第一の入力端子、前記トリガ信号に応答して期間に渡って傾斜する電圧を受信するように構成される第二の入力端子、及び前記基準源によって前記第一の端子にもたらされる前記電圧レベルを達成する自身の前記第二の端子での前記電圧に後続して状態を変化させる立上りエッジブランキング回路の出力信号をもたらすための出力端子を有する比較手段と、
前記比較手段の前記第二の入力端子に前記傾斜電圧をもたらすための充電回路と
を有する立上りエッジブランキング回路において、
前記基準源によってもたらされる前記電圧レベルを達成するために前記傾斜電圧に対してとられる前記期間が、可変であると共に、前記回路の制御入力部で受信される制御信号に依存することを特徴とする
立上りエッジブランキング回路。
前記比較手段の前記第一の端子にもたらされる前記基準電圧が前記制御信号を有する請求項１に記載の立上りエッジブランキング回路。
前記充電回路が電流源及びコンデンサを有し、前記電流源は、前記第一の状態から前記第二の状態への前記スイッチング手段の状態における変化の開始に後続して前記コンデンサを充電するように構成され、前記比較手段の前記第二の入力端子にもたらされる前記電圧は、前記コンデンサの充電状態に従って傾斜するように構成される請求項２に記載の立上りエッジブランキング回路。
前記スイッチング手段はトランジスタスイッチを有し、前記充電回路は、前記トランジスタスイッチと並列に接続されるコンデンサと、前記トランジスタスイッチが前記第一の状態にないとき前記コンデンサを充電するように構成される電流源とを有し、前記比較手段は、前記第一の端子が非反転入力部であると共に前記第二の端子が反転入力部であり、前記第一の端子が前記制御信号部に接続され、前記第二の端子が前記電流源と前記コンデンサとの間の点において前記充電回路の端子に接続される比較器を有する請求項１に記載の立上りエッジブランキング回路。
前記比較手段の前記第一の端子にもたらされる前記基準電圧部は固定基準電圧源であり、前記制御信号部は、前記比較手段の前記第二の入力端子における前記電圧が期間に渡って傾斜するレートを変化させるために前記充電回路における電流レベルを変化させるように構成される請求項１に記載の立上りエッジブランキング回路。
前記充電回路は電圧源、トランジスタ、及びコンデンサを有し、前記トランジスタは、前記電圧源及び前記制御信号部に応答してターンオンすると共に充電電流を前記コンデンサにもたらす請求項５に記載の立上りエッジブランキング回路。
前記コンデンサへの前記充電電流は、前記電圧源と前記制御信号部との間の電位差に依存する可変電流である請求項６に記載の立上りエッジブランキング回路。
前記第一のスイッチング手段はトランジスタスイッチを有し、
前記比較手段は、前記第一の端子が、固定基準電圧源に接続される非反転端子を有すると共に前記第二の入力端子が反転入力部を有する比較器を有し、
前記充電回路は、コンデンサ、トランジスタ、及び電圧源を有し、前記コンデンサが、前記第一のスイッチング手段に並列に接続されると共に、前記トランジスタの出力端子及び前記比較器の前記反転入力部に共通に接続される自身の一方の端子を有し、前記トランジスタが、トランジスタの制御端子にもたらされる前記制御信号の電圧レベルに依存して前記電圧源から可変電流をもたらすように構成される
請求項１に記載の立上りエッジブランキング回路。
請求項１乃至８の何れか一項に記載の立上りエッジブランキング回路に制御信号をもたらすためのスイッチモード電力供給部のための電力制御器であって、ＳＭＰＳの第一の動作電力範囲の間、ほぼ一定のレベルで前記制御信号を出力し、第二の動作電力範囲において前記ＳＭＰＳの出力電力要求が低減されると前記制御信号のレベルを漸進的に低減させるように構成される電力制御器。
動作電力範囲の前記第一の範囲は、制御される前記ＳＭＰＳの通常動作電力範囲を有し、前記第二の範囲は、低電力乃至超低電力動作範囲を有する請求項９に記載の電力制御器。
増幅器と、トランジスタと、電源電圧部と、電圧が前記ＳＭＰＳの出力電力要求仕様に依存する可変電圧源と、基準電圧源と、前記制御信号“タイマレベル”をもたらすための制御出力端子とを有し、前記制御出力端子は、第一のバイアス手段を介して前記電源電圧部に接続されると共に前記トランジスタの一方の端子に接続され、前記基準電圧源は、前記増幅器の非反転入力部に接続され、前記増幅器の反転入力部は、第二のバイアス手段を介して前記可変電圧源に接続されると共に前記トランジスタの他方の端子に直接接続され、前記増幅器の出力部は、前記第二の動作範囲の間に前記トランジスタを漸進的にターンオンさせるように前記トランジスタへの制御電流入力を漸進的に増大させると共に動作するように構成され、前記第一の通常動作範囲の間に前記トランジスタをターンオフさせるように更に構成され、前記トランジスタがターンオフされるとき、前記タイマレベル制御信号の前記電圧は最大の一定値になり、前記トランジスタが線形動作状態にあるとき、前記タイマレベル制御信号の前記電圧は、前記トランジスタが漸進的にターンオンすると低減されるように構成される請求項９に記載の電力制御器。
増幅器と、トランジスタと、電源電圧部と、基準電圧源と、電圧レベルが前記ＳＭＰＳ並びに第一及び第二のバイアス抵抗の出力電力要求仕様に依存する可変電圧源とを有し、前記基準電圧源は、下部レール電圧部と前記増幅器の非反転入力部との間に接続され、前記電力供給部は、前記下部レール電圧部と前記第一のバイアス抵抗の第一の端子との間に接続されて当該電圧部に対して上部レール電圧部がもたらされ、前記可変電圧源は、前記下部レール電圧部と、前記第二のバイアス抵抗の第一の端子と前記電力制御器の第一の出力端子との間の共通接続部との間に接続されて前記第一の出力端子に対して電力レベル制御信号“トリップレベル”がもたらされ、前記増幅器の反転入力部は、前記第二のバイアス抵抗の第二の端子及び前記トランジスタの第三の端子に共通に接続され、前記増幅器の出力端子は、前記トランジスタの第一の端子に接続され、前記トランジスタの第二の端子は、前記電力制御器の第二の出力端子及び前記第一のバイアス抵抗の第二の端子に共通に接続されて前記第二の出力端子に対して前記制御信号“タイマレベル”がもたらされる請求項９に記載の電力制御器。
前記ＳＭＰＳがオン電力状態からオフ電力状態に戻るべき制御信号“トリップレベル”を生成することによって前記ＳＭＰＳの所望の電力出力を設定するように構成される電力制御器を有するフライバックコンバータと、前記“トリップレベル”信号によって設定される前記電力要求仕様に従って前記ＳＭＰＳのメインスイッチングコンポーネントを制御するためのスイッチ制御器と、前記スイッチ制御器のリセットを有効又は禁止にするように構成される出力信号“ブランク”をもたらすための立上りエッジブランキング回路とを含み、前記立上りエッジブランキング回路は、請求項１乃至１２の何れか一項に記載の立上りエッジブランキング回路を有するスイッチモード電力供給部。
前記電力制御器は、特定の閾値よりも高いトリップレベルにおいて前記“タイマレベル”が実際の前記“トリップレベル”に関係なくほぼ一定の電圧になると共に、一旦前記“トリップレベル”が前記閾値レベルよりも低いレベルまで低減させられると“前記タイマレベル”が低減させられるように構成されるように、前記“タイマレベル”信号を前記立上りエッジブランキング回路にもたらすように構成される請求項１３に記載のＳＭＰＳ。
通常立上りエッジブランキング期間が固定される種類の立上りエッジブランキング回路を制御する方法であって、前記立上りエッジブランキング回路が一部を形成するスイッチモード電力供給部の通常電力動作範囲の間、前記立上りエッジブランキング期間が一定の期間となるように保持するように前記立上りエッジブランキング回路の電圧制御スイッチにほぼ一定の基準電圧をもたらすステップを有し、前記ＳＭＰＳの低乃至超低動作電力範囲において、前記立上りエッジブランキング期間を適応態様で低減するために低減されたレベルの基準電圧が前記立上りエッジブランキング回路の前記電圧制御スイッチにもたらされることを特徴とする方法。