JP2006511929A - 複数の金属化平面を持つ集積キャパシタンス構造を有する半導体構成要素 - Google Patents

複数の金属化平面を持つ集積キャパシタンス構造を有する半導体構成要素 Download PDF

Info

Publication number
JP2006511929A
JP2006511929A JP2003586939A JP2003586939A JP2006511929A JP 2006511929 A JP2006511929 A JP 2006511929A JP 2003586939 A JP2003586939 A JP 2003586939A JP 2003586939 A JP2003586939 A JP 2003586939A JP 2006511929 A JP2006511929 A JP 2006511929A
Authority
JP
Japan
Prior art keywords
metallization
grid
plane
metallization plane
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003586939A
Other languages
English (en)
Other versions
JP4225921B2 (ja
Inventor
ヒッヘム アブダラー,
ユルゲン オーム,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006511929A publication Critical patent/JP2006511929A/ja
Application granted granted Critical
Publication of JP4225921B2 publication Critical patent/JP4225921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体構成要素が、半導体基板上に形成される絶縁層を有し、その中にキャパシタンス構造(K)が形成される。前記キャパシタンス構造(K)は、互いに平行に配列された二つ以上の金属化平面(1、2、3、6、8)を有し、前記金属化平面(1、2、3、6、8)の一つ以上は格子形態をなし、前記第一金属化平面(1、2、3、6、8)に電気的に接続される電気的伝導性非等質構造(1aから1l;10aから10b)を有し、これらは少なくとも部分的に前記格子状金属化平面(1、2、3、6、8)中の前記カットアウトに向かって伸びる。

Description

本発明は、その上に絶縁層が形成された半導体基板を有する半導体構成要素に関する。前記絶縁層は、その中に形成された、モノリシックに集積されたキャパシタンス構造を有する。
ハイブリッド・ディジタル/アナログ回路の大概のアナログ回路パーツは、高容量値で、高レベルの線形性および高品質を有するキャパシタンスを必要とする。この構成要素の製造原価をできるだけ低く保つためには、キャパシタンス構造に必要な工程段階ができるだけ少ないことが重要となる。加えて、前記構成要素と集積回路の漸進的な小型化は、前記キャパシタンス構造のための必要面積ができるだけ小さいことが求められる。
米国特許明細書第5,583,359号は、集積回路用のキャパシタンス構造を開示した。この場合においては、複数の金属板が、誘電体層によって絶縁されて、一枚ずつ重ねて配置されている。金属板の各平面は、前記のそれぞれの板から絶縁された金属線を含む。前記の金属線との接触は、接続を介して、それぞれ両側からなされる。その結果、第一にすべての奇数番号位置にある板と、第二にすべての偶数番号位置にある板が、互いに電気的に接続される。偶数番号位置にある板が第一接続線に接続され、奇数番号位置にある板が第二接続線に接続された結果として、隣接する板同志は異なる電位にあり、板キャパシタ中の電極対をそれぞれ形成する。キャパシタンス表面は、このようにして、板表面により形成される。前記電極の別の実施形態が、平面板の中で互いに平行に配列されたストリップ状線の形態になった前記電極のためにもたらされる。奇数位置にあるすべてのストリップと偶数位置にあるすべてのストリップは、同様にストリップ形状をした電線の一端に接続されている。この結果、平面内で結合するように配列された薄板構造の形態をもたらす。この構造は、互いに垂直に配列された複数の平面内においても生成されうる。このキャパシタンス構造の欠点は、前記構造の単位面積あたりの比較的低いキャパシタンス値と比較的高い直列抵抗および直列インダクタンスである。
キャパシタンス構造の類似の実施形態が、米国特許明細書第5,208,725号で公知である。ストリップ形態での複数の第一線は、半導体基板上で互いに平行に配列される。複数の第二線は、誘電体層によって絶縁されて、これらの第一線上に合同に配置される。異なる電位にある縦方向と横方向に隣接した線の結果、上方の線間キャパシタンスと隣接線間キャパシタンスの両方が一平面で生成される。この構造においてもまた、ストリップ状配列は、単に比較的低い単位面積当たりのキャパシタンス値を達成し、比較的高い直列抵抗と直列インダクタンスを生成する。
さらなるキャパシタンス構造は、Aparicio, R. と Hajimiri, Aの横方向電束集積キャパシタの容量限界と整合特性、IEEEカスタム集積回路会議、サン・ディエゴ、2001年5月6−9日(Capacity Limits and Matching Properties of Lateral Flux Integrated Capacitors; IEEE Custom Integrated Circuits Conference, San Diego, May 6−9, 2001) から公知である。縦方向配列棒構造は、互いに対して対称的に配列されていた。棒のおのおのは、交互に配列された金属領域とバイア領域から構成されている。棒上の金属の点は、共通の電位にある。隣接する棒上の金属の点は、異なる電位にある。バイア領域は、棒の二つの隣接金属領域とそれぞれ接触する。この構造の欠点は、単位面積当たりのキャパシタンスが比較的低い点にのみある。
前記公知のキャパシタンス構造のさらなる欠点は、必要表面積に対してチップ上で取得する表面積の非常に非効率的な利用が有用なキャパシタンスのために比較的低いキャパシタンス値をもたらし、このために、比較的寄生的なキャパシタンス構成要素をもたらす点にある。
したがって本発明の目的は、生成の比較的容易な、そして寄生的キャパシタンスに対する有用キャパシタンスの比が改善され、また直列抵抗と直列インダクタンスが低減できるような集積キャパシタンス構造を有する半導体構成要素を提供することにある。
この目的は、特許請求項1の特徴を有する半導体構成要素により達成される。
半導体構成要素は、一つ以上の絶縁層を含む層システムがその上に配列された半導体基板を有する。絶縁層またはこの絶縁層システムは、その中に形成されたキャパシタンス構造を有する。キャパシタンス構造は、二つ以上の金属化平面を有し、これらは縦方向に互いから隔てられており、金属化平面は半導体基板と本質的に平行に配列されており、おのおのは接続線に電気的に接続されている。
本発明の基本的概念は、金属化平面の一つは格子形態になっていることと、第一金属化平面は電気的に一つ以上の電気的伝導性非等質構造に接続されていることであり、電気的伝導性非等質構造は、部分的に金属化平面に広がるとともに、部分的に格子状金属化平面中のカットアウト中に広がっている。
本発明の半導体構成要素、特にキャパシタンス構造は、比較的容易に生成可能である。すなわち、マスク段階が殆どなく、加えて、キャパシタンス構造の有用キャパシタンスの寄生的キャパシタンスに対する比と、その単位面積当たりのキャパシタンスが改善されうる。さらなる利点は、キャパシタンス構造の設計が実質的には、全キャパシタンス構造の水平面積要求を増やさないことであり、したがって有用キャパシタンスの必要チップ表面積に対する比もまた著しく改善されることである。
棒形態または柱形態になっていることは非等質構造にとって有利である。好ましくは、非等質構造が本質的に金属化平面に対して直角に配列されていることであり、非等質構造が一つ以上の金属領域と金属領域と第一金属化平面との間に配列された電気的伝導性接続領域を有することである。接続領域にとってバイア構造になっていることは有利である。
このことは、キャパシタンス構造の表面が、縦方向にできるだけ大きくなることを可能にし、それによって、キャパシタンス構造の水平方向の表面積要求を増すことなく、有用キャパシタンスへの最大限の寄与を達成することが可能となる。
一つの好ましい典型的な実施形態は、非等質構造が、格子状金属化平面中のカットアウトの一つの中に配列されるので、格子状金属化平面と非等質構造の金属領域が一つの水平面に配列されるという特徴を有する。
第二の格子状金属化平面を第一格子状金属化平面から隔てて合同に配列する備えも可能である。二つの格子状金属化平面は、互いに電気的に接続される。第二格子状金属化平面中のカットアウトは、第一格子状金属化平面中のカットアウトと同寸法、より大きな寸法、またはより小さな寸法にしてもよい。好ましくは、非等質構造は、一つ以上の第二金属領域と第二接続領域を持たせるとよい。金属領域と接続領域は、縦方向に交互に配列され、金属領域は、互いに比べて同寸法または異寸法に生成されうる。金属領域の寸法は、全キャパシタンス構造の有用キャパシタンスに寄与する最大可能キャパシタンス構成要素が、金属領域が配列される格子状金属化平面の前記カットアウトの寸法のベース上になるような形態にするのが特に有利である。二つの格子状金属化平面間の接続平面は、これらの格子状金属化平面と本質的に整列してパタン化されるように備えることができる。接続平面中のカットアウトは、格子状金属化平面中のカットアウトと同じ寸法で、より大きな寸法またはより小さな寸法で生成されてもよい。金属領域間の非等質構造中に形成された接続領域は、非等質構造の金属領域の寸法と同寸法、より大きな寸法またはより小さな寸法を持たせてもよい。
さらに有利な一実施形態においては、キャパシタンス構造中のさらなる格子状金属化平面が、他の金属化平面に平行に配列される。このさらなる格子状金属化平面は、第一金属化平面の第一格子状金属化平面から遠く離れた側に配列されるので、格子状金属化平面は第一金属化平面の異なる側に配列される。縦方向に見て、これは、間に第一金属化平面が配列される格子状金属化平面を含む構造を生み出す。好都合にも、一つ以上の第二非等質構造の電気的伝導性構造が、第一金属化平面の側に配列可能であり、これは、さらなる格子状金属化平面の方向に延長し、少なくとも部分的にこの格子状金属化平面中のカットアウトの一つの中に飛び出る。
これはキャパシタンス表面が増加することを可能にし、有用なキャパシタンスの割合のさらなる増加を可能にする。
非等質構造と格子状金属化平面を第一金属化平面の両側で縦方向に、この第一金属化平面に対称に配列するよう備えることもでき、また全キャパシタンス構造の等価構造を第一金属化平面の両側に配列するよう備えることもできる。
さらなる有利な構成は、請求項で指定されている。
本発明の複数の代表的な実施形態が、下の概略図を参照しながら、さらに詳しく説明されている。
これらの図中、同じ構成要素または同じ機能の要素は、同じ参照記号で示される。
第一の代表的な実施形態において、本発明に基づく半導体構成要素(図1)は、絶縁層(示さず)の付加された半導体基板(示さず)を有する。絶縁層は、複数の層を含みうる。この絶縁層は、中に集積されたキャパシタンス構造Kを有する。キャパシタンス構造Kは、第一金属化平面1を有し、これは実施形態において等質板1の形態をなす。
柱の形態をした複数の電気的伝導性非等質構造1aから1lは、板1に対して直角に、等質板1上に配列されており、第一の格子状金属化平面2の方向に向けられている。これがキャパシタンス構造の第二金属化平面を表す。第一格子状金属化平面2は、等質板1に平行に配列されている。代表的実施形態において、第二格子状金属化平面3は、第一格子状金属化平面2に平行に、そして第一格子状金属化平面2から離れて配列されており、格子状金属化平面2および3は、電気的導電性接続平面4によって互いに接続されている。第二格子状金属化平面3と接続平面4は、第一格子状金属化平面2に沿って形成されたカットアウトを有し、板2、3、および4は、カットアウトが上下に合同になるように互いに対して配列されている。
柱状の電気的伝導性構造1aから1lは、金属領域2aおよび3aから2lおよび3lを有する。これらの金属領域の間に、それぞれのバイア構造4aから4lおよび2aから2lが形成される。金属領域2aから2lは、格子状金属化平面2が中に形成される金属化層中に形成される。同様にして、バイア構造4aから4lは、接続平面4が中に形成される接続層中に形成され、金属領域3aから3lは、格子状金属化平面3が中に形成される金属化層中に形成される。金属領域2aから2l上に配列されているのは、バイア構造5aから5lで、これらは接続層(示さず)から生成される。この接続層は、既存のバイア5aから5lに再び至るところまで除去される。
柱または棒1aから1lは、平面2、3、および4中のカットアウト中に配列されるので、金属領域2aから2lおよび第一格子状金属化平面2、バイア4aから4l、および接続平面4、ならびに金属領域3aから31および格子状金属化平面3は、それぞれひとつの平面中に配列される。平面2、3、および4中のカットアウトは、棒1aから1lより大きく作られるので、各棒1aから1lの個々の領域2a、...、5aから2l、...、5lは、単一の棒が配列されるそれぞれのカットアウトのこれらの端領域から隔てられる。
棒1aから1lとカットアウトの端領域との領域は、誘電体材料で満たされる。同様にして、誘電体層(示さず)または絶縁層が、等質板1と格子状金属化平面2の間に形成される。板1と棒1aから1lは、第一接続線に電気的に接続され、格子状平面2、3、および4は、第二接続線に電気的に接続され、キャパシタ電極を生成する。
図1に示すキャパシタンス構造はまた、180°回転した形状にしてもよい。その場合、板1は半導体基板に最も近くなり、柱1aから1lは、正のy方向に延長する。格子状金属化平面3と接続平面4およびまた対応する領域3aから3lおよび棒1aから1lまでの4aと4lは省かれてもよい。代替的には、キャパシタンス構造Kは、さらなる格子状金属化平面と接続平面で形成されうる。これらは、格子状金属化平面3に隣接するように交互に配列されている。
図2は、図1中に示される断面線AAに沿った断面図を示す。前記棒1eから1hは、平面2,3および4中のカットアウトの端領域から互いに隔てられているので、有用キャパシタンスに寄与するキャパシタンス構成要素は対抗する表面領域間に形成される。第一キャパシタンス構成要素Cはそれぞれ格子状金属化平面2と棒1eから1hの金属領域2eから2hと間、および格子状金属化平面3と棒1eから1hの金属領域3eから3hまでとの間に形成される。例を通じて、これらのキャパシタンス構成要素Cは、格子状金属化平面2と棒1hの金属領域2hとの間、および格子状金属化平面3と棒1eの金属領域3eとの間に示される。キャパシタンス構造Kの有用キャパシタンスに寄与する第二キャパシタンス構成要素Cは、それぞれ接続平面4と棒1eから1hのバイア領域4eから4hとの間に形成される。例を通じて、これらのキャパシタンス構成要素Cは、接続平面4と棒1gのバイア領域4gの間に示される。加えて、キャパシタンス構成要素Cは、金属化平面1と格子状金属化平面2との間に生成され、同様に有用キャパシタンスに寄与する(例によって、図2は、二つのキャパシタンス構成要素を示す)。
図3は、図1の断面線BBに沿った断面図を示す。この断面線は、棒1aから1dとこれらの棒1aから1dが配列されているカットアウトの端領域間の誘電体領域中に引かれている。
図4には、図1中で形成されたキャパシタンス構造Kの下からの視野を持つ図解が示されている。棒1aから1lの金属領域3aから3lが、格子状金属化平面3中のカットアウト中に中心的に配列されている。断面線AAとBBの断面線路を図解するために、これらは適切な点で示されている。
図5から図9には、第二の代表的な実施形態が示されている。図5は、キャパシタンス構造Kへの下からの視野を示す。格子状金属化平面6は、中で棒1aから1hのそれぞれの金属領域6aから6hが中心的に配列された矩形のカットアウトを有する。この代表的な実施形態中の前記キャパシタンス構造Kは、三つの格子状金属化平面2、3及び6(図5には示さず)を有する。この実施形態において、これらの格子状金属化平面2、3及び6間の電気的接続は、それぞれ柱状バイア構造により生成され、図5中での例によって断続線71を使って図解されている。
図6は、断面線CCに沿った第二の代表的な実施形態の断面的な図解を示す。格子状金属化平面2は、電気的に格子状金属化平面3に柱状バイア41によって接続されている。格子状金属化平面6は、格子状金属化平面3に柱状バイア71によって電気的に接続される。第一金属化平面1は、第一接続線に電気的に接続され、格子状金属化平面2,3及び6は、第二接続線に電気的に接続される。
図7は、図5中に示す断面線DDに沿って、キャパシタンス構造Kの第二の代表的な実施形態の断面的な図解を示す。この代表的な実施形態中では、格子状金属化平面2、3及び6中の前記カットアウトが異なる寸法で生成されている。それゆえに、格子状金属化平面2は最大のカットアウトを有し、格子状金属化平面6は最小のカットアウトを有する。図7が示すように、前記棒1aから1dの金属領域2a、3a、6aから2d、3d、6dは、異なる寸法で生成されている。金属領域6aから6dは、最大の寸法を有し、金属領域2aから2dは最小の寸法を有する。その結果、金属領域2aから2d、3aから3d及び6aから6dと格子状金属化平面2、3及び6中のカットアウトの端領域間の距離は、平面のおのおのの中で異なる。バイア5aから5dは、棒1aから1dを金属化平面1に電気的に接続するために使われる。代表的な実施形態において、バイア4lとバイア7lは、互いに同じ寸法で示され、格子状金属化平面2、3及び6の金属領域より小さく示されている。これらのバイア4l及び7lが異なる寸法で生成する備えも、例を通じて、格子状金属化平面2、3及び6の金属領域と同じ寸法または大きな寸法で生成する備えもなされうる。
図8には、図5中の断面線EEに沿った、さらなる断面図解が示されている。この断面は、格子状金属化平面6中のカットアウトの端領域と金属領域6eから6h間の領域中に描かれている。
図9には、図5中の断面線FFに沿った断面図解が示されている。格子状金属化平面2、3及び6も、棒1eから1hの2e、3e、6eから2h、3h、6hも、いずれも、この場合には、電気的に接続されていない。
第二の代表的な実施形態(図5から図9)の全キャパシタンス構造Kの有用キャパシタンスへ寄与する第一キャパシタンス構成要素C(示さず)は、格子状金属化平面2、3及び6の対抗表面領域と、棒1aから1hの対応金属領域2a、3a、6aから2h、3h、6hとの間に形成される。有用キャパシタンスに寄与する第二キャパシタンス構成要素Cは、バイア構造4lから7lの相互対面表面領域と、棒1aから1hの対応接続領域4aと7aから4hから7hとの間に生成される。図2に示す第一の代表的実施形態におけるのと同じ方法で、第三キャパシタンス構成要素Cが第一金属化平面1と格子状金属化平面2との間に生成される。
図10から13中には、キャパシタンス構造Kのさらなる代表的実施形態が示されている。図5に沿って、図10中のキャパシタンス構造(下からの視野)は、棒1aから1hの下部領域である金属領域6aから6hを有する。加えて、キャパシタンス構造Kは、格子状金属化平面8を有し、そのカットアウト金属領域8aと8b(断続線で示す)は、中心的に配列される。これらの金属領域8aと8bは、矩形の形状をして、代表的な実施形態の中で、格子状金属化平面2、3及び6中のカットアウトよりも大きな寸法を有する。これらの金属領域8aと8bのおのおのは、第一金属化平面1に、二つの9aと二つのバイア9bのそれぞれによって、それぞれ電気的に接続されている。
図11は、図10中に示すキャパシタンス構造の断面図解を、断面線HHに沿って示す。格子状金属化平面8は、第一金属化平面1の上に配列されているので、格子状金属化平面2、3及び6は第一金属化平面1の一側面上に配列され、格子状金属化平面8は、第一金属化平面1の他の側面上に配列される。代表的な実施形態において、格子状金属化平面2、3及び6は、細かくパタン化できる金属化層によって形成され、格子状金属化平面8は、粗くパタン化できる金属化層によって形成される。この代表的実施形態において、格子状金属化平面2、3、6及び8は、第二の接続線に電気的に接続される。
図10中の前記キャパシタンス構造Kの断面線IIに沿った断面を示す図12中の断面図解に沿って、他の格子状金属化平面2、3及び6中のカットアウトに比べて格子状金属化平面8中で比較的大きなカットアウトを見ることは可能である。
図13中には、さらなる断面図解が示されている。この図は、図10中に示す断面線JJに沿った断面を示す。金属領域8aと二つのバイア構造9a(断面図解中では、一つのバイア9aのみが見られる)は、第一金属化平面1に接続される非等質構造10aを形成する。加えて、金属領域8bと前記二つのバイア9b(断面図解中では、一つのバイア9bのみが見られる)は、同様に第一金属化平面1に電気的に接続される非等質構造10bを形成する。
図10から図13に示す前記キャパシタンス構造Kの有用キャパシタンスは、第二の代表的な実施形態(図5から図9)中のものに沿って生成されたキャパシタンス構成要素C、CおよびCを含む。有用なキャパシタンスに寄与するさらなるキャパシタンス構成要素C(図13)は、金属領域8aと8b間の相互に対面する表面領域と格子状金属化平面8中のカットアウトとの間に生成される。加えて、有用キャパシタンスに寄与するキャパシタンス構成要素C(図13)は、格子状金属化平面8の相互に対面する表面領域と第一金属化平面1との間に生成される。
それぞれの格子状平面中の棒とカットアウトの数は、実施形態中に示す数に限られることなく、むしろ水平方向にさまざまなやり方および複数の追加的な棒とカットアウト中で増加可能である。
互いの上に配列される格子状金属化平面8に沿って生成される複数の格子状金属化平面のための備えを行うことも可能である。またキャパシタンス構造Kの下部構造(この下部構造は前記棒1aから1hにより、格子状金属化平面2、3及び6、及び接続領域4lと7lによって生成される)をこの下部構造から遠く離れた第一金属化平面1のあの側面に対称的に配列することも可能である。このタイプの対称的な配列は、本発明の半導体構成要素のキャパシタンス構造Kのすべての形態において一般的に可能である。第一金属化平面1を同様に格子形態にして、対称的形態または非対称的形態でカットアウトを有するように備えを行うことも可能である。
金属化層間の電気的伝導的接続層は、最新の集積プロセスにおいては、基本的に金属化層のために適切なようにパタン化できる分離層とみなすことができる。このことは、半導体基板に関して縦の方向性を有し、数ミクロンまでの全垂直高を得ることのできる電気的伝導性接続構造を構成することを可能にする。接続平面と金属化平面は、使用された技術に依存して、同じやり方でパタン化することができる。その結果、第一金属化平面1に接続された非等質構造は、これらの金属領域に本質的に対応する金属領域間に接続領域を持つことができる。この場合、非等質構造は、互いの上に配列された本質的に同一の金属領域によって形成される。
本発明の半導体構成要素の前記キャパシタンス構造Kは、第一に、比較的高い単位面積当たりの有用キャパシタンス値が実現することを可能にし、第二に、キャパシタ電極のための、またはキャパシタ電極の中の寄生的キャパシタンスを比較的小さく保つことを可能にする。加えて、キャパシタンス構造中の直列抵抗と直列インダクタンスを比較的小さく保つことができる。このような形態でキャパシタンス構造を有する半導体構成要素は、したがって、GHz周波数範囲中の使用に特に適している。
全ての実施形態において、比較的小規模な複雑性−比較的少ないマスク・ステップ−及び比較的広いキャパシタンス表面の基に生成できるキャパシタンス構造Kを製作することが可能であり、これは寄生キャパシタンスに対する有用キャパシタンスの比を改善することができ、実質的にチップ表面上の前記キャパシタンス構造のための必要水平表面面積を不変のままにできる。
本発明は、代表的な実施形態中に示すキャパシタンス構造Kに制限されず、むしろ、様々な方法で生成されうる。示された代表的な実施形態の全ては、多数の細かくパタン化された金属化層または粗くパタン化された金属化層(配線平面)を複数個有する集積プロセスへ適切に移転することができる。金属化層の数とそれらの相対的な層の厚みと相互間の縦方向の距離は、ここに示されたアイディアを覆すことなく、むしろ、単なる等価な手段、またはここに図解された概念を実施するための代替的な実施形態とみなすものである。
図1は、本発明に基づく半導体構成要素の第一の代表的な実施形態の斜視図である。 図2は、図1に示す代表的な実施形態の第一の断面図を示す。 図3は、図1に示す代表的な実施形態の第二の断面図を示す。 図4は、図1に示す代表的な実施形態を下から見た図を示す。 図5は、本発明に基づく半導体構成要素の第二の代表的な実施形態を下から見た図である。 図6は、図5に示す代表的な実施形態の第一の断面図を示す。 図7は、図5に示す代表的な実施形態の第二の断面図を示す。 図8は、図5に示す代表的な実施形態の第三の断面図を示す。 図9は、図5に示す代表的な実施形態の第四の断面図を示す。 図10は、本発明の半導体構成要素の第三の代表的な実施形態を下から見た図である。 図11は、図10に示す代表的な実施形態の第一の断面図を示す。 図12は、図10に示す代表的な実施形態の第二の断面図を示す。 図13は、図10に示す代表的な実施形態の第三の断面図を示す。

Claims (11)

  1. 半導体構成要素にして
    − 半導体基板と前記半導体基板上に形成された絶縁層を有し、そして
    − 前記絶縁層中に形成されたキャパシタンス構造(K)を有し、前記キパシタンス構造(K)は縦方向に互いから離れて、前記基板表面に本質的に並行に延長し、おのおのが二つの接続線の一つに電気的に接続された、二つ以上の金属化平面(1、2、3、6、8)を有するものにおいて、
    − 前記金属化平面(1、2、3、6、8)の一つが格子状形態をなし、
    − 第一金属化平面(1、2、3、6、8)が、一つ以上の電気的伝導性の非等質構造(1aから1l;10aから10b)に電気的に接続されて、部分的に前記金属化平面(1、2、3、6、8)間を、そして部分的に前記格子状金属化平面(1、2、3、6、8)のカットアウト内に伸びていること
    を特徴とする半導体構成要素。
  2. 前記非等質構造(1aから1l;10aから10b)が棒形状であること
    を特徴とする請求項1で請求の前記半導体構成要素。
  3. 前記非等質構造(1aから1l;10aから10b)が前記金属化平面(1、2、3、6、8)に対してほぼ直角に配列され、一つ以上の金属領域(2a、3a...;2l、3l;6aから6h)と、特に棒構造での、前記金属領域(2a、3a...;2l、3l;6aから6h)と前記第一金属化平面(1、2、3、6、8)との間に形成される電気的伝導性接続領域(5aから5l)を有すること
    を特徴とする請求項1および2で請求の前記半導体構成要素。
  4. 前記非等質構造(1aから1l;10aから10b)が前記格子状金属化平面(1、2、3、6、8)中のカットアウト中に配列されて、前記格子状金属化平面(1、2、3、6、8)と前記金属領域(2a、3a...;2l、3l;6aから6h)が一水平面中に配列されること
    を特徴とする請求項3で請求の前記半導体構成要素。
  5. 第二格子状金属化平面(3)が前記第一格子状金属化平面(2)に関して合同に配列され、かつ前記第一格子状金属化平面(2)から離れて配列され、前記二つの格子状金属化平面(2、3)が電気的接続(4;4l)によって接続されていること
    を特徴とする前に述べた請求項の一つで請求の前記半導体構成要素。
  6. 前記第二格子状金属化平面(3)中の前記カットアウトが、前記第一格子状金属化平面(2)中のカットアウトと同じ寸法であるか、このカットアウトより大なる寸法であるか、またはこのカットアウトより小なる寸法であること
    を特徴とする請求項5で請求の前記半導体構成要素。
  7. 前記非等質構造(1aから1l)が、一つ以上の第二金属領域(3aから3l)および一つ以上の第二接続領域(4aから4l)を有し、前記金属領域(3aから3l)と前記接続領域(4aから4l)が交互に配列され、かつ前記二つの金属領域(3aから3l)が同じまたは異なる寸法を有すること
    を特徴とする請求項6で請求の前記半導体構成要素。
  8. 前記電気的接続(4;4l)が接続平面中に形成され、前記接続平面(4)が前記第二格子状金属化平面(2、3)に本質的に整列してパタン化され得、かつ前記接続平面(4)中の前記カットアウトが前記格子状金属化平面(2、3)と同じ寸法、より大なる寸法、またはより小なる寸法にあること
    を特徴とする請求項5で請求の前記半導体構成要素。
  9. 前記キャパシタンス構造(K)がさらなる格子状金属化平面(8)を有し、これが他の金属化平面(1、2、3、6)に平行に配列され、前記第一金属化平面(1)の前記第一格子状金属化平面(2)から離れた側上に形成されていること
    を特徴とする前に述べた請求項の一つで請求の前記半導体構成要素。
  10. 一つ以上の第二電気的伝導性非等質構造(10a、10b)が第一金属化平面(1)上の前記第一非等質構造から離れた側に形成されること、そしてこの側に形成された前記格子状金属化平面(8)中のカットアウトに少なくとも部分的に伸びること
    を特徴とする請求項9で請求の前記半導体構成要素。
  11. 非等質構造(1aから1l)と格子状金属化平面(2、3、6)が、前記金属化平面(1)の両側の上に前記金属化平面(1)に関して対称的に縦方向に配列されること
    を特徴とする前に述べた請求項の一つで請求の前記半導体構成要素。
JP2003586939A 2002-04-19 2003-04-17 複数の金属化平面を持つ集積キャパシタンス構造を有する半導体構成要素 Expired - Fee Related JP4225921B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10217566A DE10217566A1 (de) 2002-04-19 2002-04-19 Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur
PCT/DE2003/001304 WO2003090283A2 (de) 2002-04-19 2003-04-17 Halbleiterbauelement mit integrierter, eine mehrzahl an metallisierungsebenen aufweisende kapazitätsstruktur

Publications (2)

Publication Number Publication Date
JP2006511929A true JP2006511929A (ja) 2006-04-06
JP4225921B2 JP4225921B2 (ja) 2009-02-18

Family

ID=29224605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003586939A Expired - Fee Related JP4225921B2 (ja) 2002-04-19 2003-04-17 複数の金属化平面を持つ集積キャパシタンス構造を有する半導体構成要素

Country Status (5)

Country Link
US (1) US7061746B2 (ja)
EP (1) EP1497869B1 (ja)
JP (1) JP4225921B2 (ja)
DE (1) DE10217566A1 (ja)
WO (1) WO2003090283A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273689A (ja) * 2006-03-31 2007-10-18 Denso Corp 半導体装置
JP2009206427A (ja) * 2008-02-29 2009-09-10 Fujitsu Ltd キャパシタ
JP2010141314A (ja) * 2008-12-09 2010-06-24 Magnachip Semiconductor Ltd キャパシタ構造体

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340518A (ja) * 2004-05-27 2005-12-08 Sanyo Electric Co Ltd 容量素子
JP2006179620A (ja) * 2004-12-21 2006-07-06 Sharp Corp 半導体集積回路
DE102005045060B4 (de) * 2005-09-21 2007-07-05 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Verfahren zu ihrer Herstellung
DE102005046734B4 (de) * 2005-09-29 2011-06-16 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
US7990676B2 (en) * 2007-10-10 2011-08-02 Advanced Micro Devices, Inc. Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same
US8378450B2 (en) 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
US20110261500A1 (en) * 2010-04-22 2011-10-27 Freescale Semiconductor, Inc. Back end of line metal-to-metal capacitor structures and related fabrication methods
WO2015191641A1 (en) * 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
CA3122602C (en) * 2019-10-11 2023-04-04 10644137 Canada Inc. Metacapacitors and power-electronic converters for power-electronic systems

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4802951A (en) * 1986-03-07 1989-02-07 Trustees Of Boston University Method for parallel fabrication of nanometer scale multi-device structures
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
DE19623517C1 (de) * 1996-06-12 1997-08-21 Siemens Ag MOS-Transistor für biotechnische Anwendungen
US6298500B1 (en) * 1996-12-19 2001-10-09 Jimmie L. Sollami Ventilated toilet seat
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3407020B2 (ja) * 1998-05-25 2003-05-19 Necエレクトロニクス株式会社 半導体装置
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6208500B1 (en) * 1998-11-25 2001-03-27 Microchip Technology Incorporated High quality factor capacitor
JP3489729B2 (ja) * 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US20020072189A1 (en) * 1999-12-17 2002-06-13 Haroun Baher S. Via capacitor
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6411492B1 (en) * 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
US6885539B1 (en) * 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273689A (ja) * 2006-03-31 2007-10-18 Denso Corp 半導体装置
JP2009206427A (ja) * 2008-02-29 2009-09-10 Fujitsu Ltd キャパシタ
US8107215B2 (en) 2008-02-29 2012-01-31 Fujitsu Limited Capacitor
JP2010141314A (ja) * 2008-12-09 2010-06-24 Magnachip Semiconductor Ltd キャパシタ構造体

Also Published As

Publication number Publication date
WO2003090283A2 (de) 2003-10-30
EP1497869A2 (de) 2005-01-19
JP4225921B2 (ja) 2009-02-18
EP1497869B1 (de) 2012-03-14
DE10217566A1 (de) 2003-11-13
WO2003090283A3 (de) 2004-01-15
US20050219790A1 (en) 2005-10-06
US7061746B2 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
US7978456B2 (en) Scalable integrated circuit high density capacitors
JP4225921B2 (ja) 複数の金属化平面を持つ集積キャパシタンス構造を有する半導体構成要素
TWI400731B (zh) 電容元件及其製造方法
TWI388051B (zh) 電容以及金屬-氧化物-金屬電容
US6940710B1 (en) Multilayered chip capacitor
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
US7768054B2 (en) Semiconductor component with integrated capacitance structure and method for fabrication thereof
JP3819061B2 (ja) 高周波回路用の誘導性構造
US20050161725A1 (en) Semiconductor component comprising an integrated latticed capacitance structure
US20070217122A1 (en) Capacitor
US10748711B2 (en) Capacitor assembly
US9660019B2 (en) Concentric capacitor structure
US8027144B2 (en) Capacitor structure
US7327011B2 (en) Multi-surfaced plate-to-plate capacitor and method of forming same
KR100902503B1 (ko) 다층 수직 구조를 갖는 고용량 커패시터
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
EP1943666B1 (en) Capacitor structure
CN107924916B (zh) 具有横向通量电容器的集成电路
JP2003124329A (ja) 容量素子
JP6701923B2 (ja) 可変インダクタンス回路
WO2020056705A1 (zh) 一种集成电路
KR102064104B1 (ko) 적층형 전자부품 어레이 및 그 제조방법
KR20010036982A (ko) 세라믹 적층 모듈용 고주파 콘덴서
JP2010093288A (ja) 半導体装置
KR20060113969A (ko) 커패시터

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4225921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees