JP2006509441A - 複数のdacを備えているマルチチャンネル集積回路、およびdacの出力を監視するための方法 - Google Patents
複数のdacを備えているマルチチャンネル集積回路、およびdacの出力を監視するための方法 Download PDFInfo
- Publication number
- JP2006509441A JP2006509441A JP2004558318A JP2004558318A JP2006509441A JP 2006509441 A JP2006509441 A JP 2006509441A JP 2004558318 A JP2004558318 A JP 2004558318A JP 2004558318 A JP2004558318 A JP 2004558318A JP 2006509441 A JP2006509441 A JP 2006509441A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- dac
- chip
- analog input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/108—Converters having special provisions for facilitating access for testing purposes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
複数のオンチップチャンネルと、
各チャンネルに設置されていて、各々がアナログ出力を有しているデジタル−アナログ変換器(DAC)と、
デジタルデータを受信するためのオンチップデジタル入力ポートと、
デジタル入力ポートからデジタルデータを受信して、このデジタルデータをアナログ出力信号に変換するためのDACに選択的に加えるオンチップインターフェース及び制御論理回路と、
オンチップ監視出力端子と、
オンチップ監視出力端子およびDACのうちの少なくともいくつかのアナログ出力に接続されたオンチップスイッチネットワークとを備えていて、スイッチネットワークは、インターフェース及び制御論理回路の制御下で操作可能であり、DACのうちの少なくともいくつかからのアナログ出力信号を監視出力端子に選択的に切り換えて、その外部監視を容易にする。
集積回路内にオンチップ監視出力端子を設けて、DACのうちの少なくともいくつかからのアナログ出力信号を順次的に監視するステップと、
オンチップスイッチネットワークを設けて、複数のDACのうちの少なくともいくつかのアナログ出力を監視出力端子に選択的に接続し、複数のDACからのアナログ出力信号を監視出力端子に選択的に加えるステップと、
オンチップインターフェース及び制御論理回路を設けて、スイッチネットワークを制御し、アナログ出力信号を監視出力端子に選択的に切り換えるステップと、
監視出力端子からアナログ出力信号を読み出すステップとを有している。
2 チップ
3 DAC
5 アナログ出力
7 アナログ出力端子
9 DACレジスタ
10 I/Oポート
11 インターフェース及び制御論理回路
12 パラレルデータバス
14 第1制御バス
15 マルチプレクサ
16 監視出力端子
18 第2制御バス
20 アナログ入力端子
CH1〜CH4 チャンネル
Claims (21)
- マルチチャンネル集積回路において、複数のオンチップチャンネルと、各々がアナログ出力を有している、各チャンネルに設置されたデジタル−アナログ変換器(DAC)と、デジタルデータを受信するためのオンチップデジタル入力ポートと、前記デジタル入力ポートからデジタルデータを受信して、このデジタルデータをアナログ出力信号に変換するためのDACに選択的に加えるオンチップインターフェース及び制御論理回路とを備えていて、オンチップ監視出力端子が設けられ、オンチップスイッチネットワークが、前記オンチップ監視出力端子と、DACのうちの少なくともいくつかのアナログ出力とに接続され、前記スイッチネットワークは、前記インターフェース及び制御論理回路の制御下で操作可能であり、DACのうちの少なくともいくつかからのアナログ出力信号を監視出力端子に選択的に切り換えて、その外部監視を容易にすることを特徴とするマルチチャンネル集積回路。
- 各DACのアナログ出力は、スイッチネットワークに接続されていることを特徴とする請求項1に記載のマルチチャンネル集積回路。
- 前記複数のオンチップチャンネルのうちの各オンチップチャンネルは、対応するオンチップアナログ出力端子で終端していて、対応するDACからのアナログ出力信号を出力することを特徴とする請求項1または2に記載のマルチチャンネル集積回路。
- 少なくとも1つのオンチップアナログ入力端子が、対応するアナログ入力信号を受信するために設けられ、各アナログ入力端子は、スイッチネットワークに接続され、このスイッチネットワークは、インターフェース及び制御論理回路の制御下で操作可能であり、各アナログ入力信号を監視出力端子に選択的に切り換えることを特徴とする請求項1から3のうちのいずれか一項に記載のマルチチャンネル集積回路。
- 複数のアナログ入力端子が設けられていて、その各々は、それぞれのアナログ入力信号を受信するためのスイッチネットワークに接続されていることを特徴とする請求項4に記載のマルチチャンネル集積回路。
- 前記スイッチネットワークは、インターフェース及び制御論理回路の制御下で操作され、DACからのアナログ出力信号と、アナログ入力端子からのアナログ入力信号とを監視出力端子に順次的に切り換えることを特徴とする請求項4または5に記載のマルチチャンネル集積回路。
- 前記インターフェース及び制御論理回路は、外部で生成されて、入力ポートを通して加えられる、スイッチネットワークを操作するための制御信号に応答することを特徴とする請求項1から6のうちのいずれか一項に記載のマルチチャンネル集積回路。
- 前記スイッチネットワークは、マルチプレクサであることを特徴とする請求項1から7のうちのいずれか一項に記載のマルチチャンネル集積回路。
- DACレジスタが、各オンチップチャンネルに設置されていて、インターフェース及び制御論理回路の制御下で、入力ポートからデジタルデータワードを順次的に受信し、その変換のために対応するDACにロードすることを特徴とする請求項1から8のうちのいずれか一項に記載のマルチチャンネル集積回路。
- それぞれのDACのうちの少なくともいくつかに対応する校正コードレジスタが設けられ、それぞれの校正コードを格納して、対応するDACにおけるオフセット誤差を校正し、かつ、対応する加算手段が設けられ、校正コードを、対応するDACによって変換されるべきデジタルデータワードに加えることを特徴とする請求項1から9のうちのいずれか一項に記載のマルチチャンネル集積回路。
- 各校正コードレジスタは、プログラム可能であることを特徴とする請求項10に記載のマルチチャンネル集積回路。
- マルチチャンネル集積回路のそれぞれのオンチップチャンネルに設置された複数のオンチップDACのうちの少なくともいくつかからの、それぞれのアナログ出力信号を監視するための方法において、集積回路内にオンチップ監視出力端子を設けて、DACのうちの少なくともいくつかからのアナログ出力信号を順次的に監視するステップと、オンチップスイッチネットワークを設けて、複数のDACのうちの少なくともいくつかのアナログ出力を監視出力端子に選択的に接続し、複数のDACからのアナログ出力信号を監視出力端子に選択的に加えるステップと、オンチップインターフェース及び制御論理回路を設けて、スイッチネットワークを制御し、アナログ出力信号を監視出力端子に選択的に切り換えるステップと、監視出力端子からアナログ出力信号を読み出すステップとを有していることを特徴とする方法。
- オンチップ入力ポートが設けられていて、外部で生成された制御信号をインターフェース及び制御論理回路に入力し、スイッチネットワークの動作を制御することを特徴とする請求項12に記載の方法。
- 少なくとも1つのオンチップアナログ入力端子を設けて、対応するアナログ入力信号を受信するステップと、各アナログ入力端子をスイッチネットワークに接続するステップと、インターフェース及び制御論理回路の制御下でスイッチネットワークを操作して、各アナログ入力端子のアナログ入力信号を、その監視のための監視出力端子に、選択的に切り換えるステップとを更に有していることを特徴とする請求項12または13に記載の方法。
- 複数のアナログ入力端子が設けられていて、それぞれのアナログ入力信号を受信することを特徴とする請求項14に記載の方法。
- それぞれのDACからのアナログ出力信号と、それぞれのアナログ入力端子からのアナログ入力信号とが、スイッチネットワークによって監視出力端子に順次的に切り換えられることを特徴とする請求項14または15に記載の方法。
- アナログ入力信号をそれぞれのアナログ入力端子に加えるステップを更に有していることを特徴とする請求項14から16のうちのいずれか一項に記載の方法。
- 複数のオンチップアナログ出力端子が設けられていて、1つのオンチップアナログ出力端子は、各オンチップチャンネルに対して設けられていて、それぞれのDACのアナログ出力信号を互いに別々に出力することを特徴とする請求項12から17のうちのいずれか一項に記載の方法。
- インターフェース及び制御論理回路の制御下で、デジタルデータを、オンチップデジタル入力ポートを通して、それぞれのDACに選択的に加えて、それをアナログ出力信号に変換するステップを更に有していることを特徴とする請求項12から18のうちのいずれか一項に記載の方法。
- それぞれのDACのうちの少なくともいくつかに対応する校正コードレジスタを設けて、それぞれの校正コードを格納し、対応するDACにおけるオフセット誤差を校正するステップと、対応する加算手段を設けて、校正コードを、対応するDACによって変換されるべきデジタルデータワードに加えるステップとを更に有していることを特徴とする請求項12から19のうちのいずれか一項に記載の方法。
- 各校正コードレジスタは、プログラム可能であることを特徴とする請求項20に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US43190902P | 2002-12-09 | 2002-12-09 | |
PCT/IE2003/000164 WO2004054112A1 (en) | 2002-12-09 | 2003-12-09 | A multi-channel integrated circuit comprising a plurality of dacs, and a method for monitoring the output of the dacs |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006509441A true JP2006509441A (ja) | 2006-03-16 |
JP4361874B2 JP4361874B2 (ja) | 2009-11-11 |
Family
ID=32507821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004558318A Expired - Fee Related JP4361874B2 (ja) | 2002-12-09 | 2003-12-09 | 複数のdacを備えているマルチチャンネル集積回路、およびdacの出力を監視するための方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6924759B2 (ja) |
JP (1) | JP4361874B2 (ja) |
CN (1) | CN1714511B (ja) |
AU (1) | AU2003288480A1 (ja) |
WO (1) | WO2004054112A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098501A (ja) * | 2008-10-16 | 2010-04-30 | Mitsubishi Electric Corp | 調整電圧異常判定装置 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205920B2 (en) * | 2004-09-17 | 2007-04-17 | Analog Devices, Inc. | Continuous-time-sigma-delta DAC using chopper stabalization |
US7339508B2 (en) * | 2006-06-23 | 2008-03-04 | Analog Devices, Inc. | Digital to analog converter with shared calibration |
WO2008018196A1 (fr) * | 2006-08-07 | 2008-02-14 | Panasonic Corporation | Convertisseur analogique - numérique à sommation de courants |
KR100843554B1 (ko) * | 2006-08-31 | 2008-07-04 | 삼성전자주식회사 | 멀티-채널 파이프라인드 신호 변환기 |
US8188899B2 (en) * | 2009-03-31 | 2012-05-29 | Intersil Americas, Inc. | Un-buffered segmented R-DAC with switch current reduction |
US7969171B1 (en) | 2010-01-06 | 2011-06-28 | General Electric Company | Test circuit and system |
KR101828104B1 (ko) * | 2013-09-04 | 2018-03-22 | 한국전자통신연구원 | 고속 신호 처리를 위한 dac 장치들 사이의 동기화 방법 및 시스템 |
US10555269B2 (en) * | 2017-11-24 | 2020-02-04 | Mediatek Inc. | Amplifier circuit having controllable output stage |
TWI747128B (zh) * | 2019-01-31 | 2021-11-21 | 日商村田製作所股份有限公司 | 數位輸出監控電路、及高頻前端電路 |
CN111614353A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片中数模转换电路与模数转换电路复用装置 |
CN111611196A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片及其dac复用控制方法 |
US10862502B2 (en) | 2019-03-04 | 2020-12-08 | Analog Devices International Unlimited Company | ADC output drift correction techniques |
US10819364B1 (en) * | 2019-07-17 | 2020-10-27 | United States of America as represented by the Adminstrator of NASA | Radiation hardened compact multi-channel digital to analog converter |
CN110865308B (zh) * | 2019-11-27 | 2022-06-17 | 奇瑞新能源汽车股份有限公司 | 双通道动力电池测试设备的控制装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5099239A (en) * | 1989-09-21 | 1992-03-24 | Xerox Corporation | Multi-channel analogue to digital convertor |
US5801655A (en) * | 1995-12-19 | 1998-09-01 | Yokogawa Electric Corporation | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter |
JP3091173B2 (ja) * | 1997-10-22 | 2000-09-25 | ローム株式会社 | デジタル/アナログ変換器 |
JP3169884B2 (ja) * | 1998-02-26 | 2001-05-28 | 日本電気アイシーマイコンシステム株式会社 | ディジタル・アナログ変換器及びそのテスト方法 |
US6583741B1 (en) * | 1999-07-12 | 2003-06-24 | National Instruments Corporation | System and method for self-calibrating a multi-bit delta-sigma analog to digital (A/D) converter during operation of the A/D converter |
US6433722B1 (en) * | 2000-08-09 | 2002-08-13 | Texas Instruments Incorporated | Differential current multiplexer for current switched DACs |
US6570517B1 (en) | 2001-05-16 | 2003-05-27 | Analog Devices, Inc. | Digital to analog converting circuit |
US6531975B1 (en) * | 2001-05-24 | 2003-03-11 | Cirrus Logic, Incorporated | Apparatus and method for multi-channel digital to analog conversion of signals with different sample rates |
US6809673B2 (en) * | 2001-10-10 | 2004-10-26 | Analog Devices, Inc. | Multi-channel circuit with current steering digital to analogue converters with minimized crosstalk |
-
2003
- 2003-12-09 AU AU2003288480A patent/AU2003288480A1/en not_active Abandoned
- 2003-12-09 CN CN2003801039653A patent/CN1714511B/zh not_active Expired - Fee Related
- 2003-12-09 JP JP2004558318A patent/JP4361874B2/ja not_active Expired - Fee Related
- 2003-12-09 WO PCT/IE2003/000164 patent/WO2004054112A1/en active Application Filing
- 2003-12-09 US US10/731,334 patent/US6924759B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098501A (ja) * | 2008-10-16 | 2010-04-30 | Mitsubishi Electric Corp | 調整電圧異常判定装置 |
Also Published As
Publication number | Publication date |
---|---|
US6924759B2 (en) | 2005-08-02 |
WO2004054112A1 (en) | 2004-06-24 |
CN1714511A (zh) | 2005-12-28 |
JP4361874B2 (ja) | 2009-11-11 |
US20040113177A1 (en) | 2004-06-17 |
AU2003288480A1 (en) | 2004-06-30 |
CN1714511B (zh) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4361874B2 (ja) | 複数のdacを備えているマルチチャンネル集積回路、およびdacの出力を監視するための方法 | |
US20080106448A1 (en) | Multi-Channel Analog-to-Digital Converter | |
US6566857B1 (en) | Testing of digital-to-analog converters | |
JP2007285764A (ja) | 半導体装置及びその自己試験故障検出方法 | |
US11736118B2 (en) | Method for outputting a current and current output circuit | |
US6718257B2 (en) | Method and device for controlling operating sequences | |
US6985100B2 (en) | Integrated circuit comprising a DAC with provision for setting the DAC to a clear condition, and a method for setting a DAC to a clear condition | |
JPS60241330A (ja) | オ−トレンジ機能付きデジタル・アナログ変換装置 | |
JP3095756B2 (ja) | 自己較正a―dおよびd―a変換器 | |
US6392578B1 (en) | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code | |
JPS58136134A (ja) | デイジタル・アナログ変換装置 | |
KR20010051846A (ko) | 아날로그-디지털 변환기, 마이크로컴퓨터 및아날로그-디지털 변환방법 | |
KR0183933B1 (ko) | 다채널 아날로그/디지탈 변환기 테스트 방법 및 회로 | |
JPH0814783B2 (ja) | アナログ入出力装置 | |
JP2001203575A (ja) | A/d変換器 | |
JP2001144614A (ja) | D/a変換器の診断方法およびアナログ出力装置 | |
JPH0338703A (ja) | アナログ信号入出力装置 | |
KR20210138261A (ko) | 소스 드라이버 | |
JPH10190459A (ja) | Adコンバータ内蔵評価用マイクロコンピュータ | |
JP2913329B2 (ja) | 半導体素子 | |
JP2000299639A (ja) | D/a変換器 | |
KR20080027083A (ko) | 아날로그/디지털 변환장치 | |
JPH04120912A (ja) | 多チャンネルデジタル―アナログ変換器及びその試験方法 | |
KR20000021308A (ko) | 복합 반도체 장치의 메모리 테스트 장치 | |
JP2013004654A (ja) | 半導体集積装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090311 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4361874 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |