JP2006504203A - マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送 - Google Patents

マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送 Download PDF

Info

Publication number
JP2006504203A
JP2006504203A JP2004549240A JP2004549240A JP2006504203A JP 2006504203 A JP2006504203 A JP 2006504203A JP 2004549240 A JP2004549240 A JP 2004549240A JP 2004549240 A JP2004549240 A JP 2004549240A JP 2006504203 A JP2006504203 A JP 2006504203A
Authority
JP
Japan
Prior art keywords
bits
group
message
monitoring circuit
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004549240A
Other languages
English (en)
Other versions
JP4389786B2 (ja
Inventor
ローラン レニエ
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JP2006504203A publication Critical patent/JP2006504203A/ja
Application granted granted Critical
Publication of JP4389786B2 publication Critical patent/JP4389786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】 マイクロプロセッサ(12)に集積化され、特別のタイプのマイクロプロセッサ監視回路(18)を介してデジタルメッセージを伝送するための方法であって、各メッセージは、メッセージ識別子を有し、連続的に隣接するいくつかのビットのグループにより形成され、ビットのグループは、各々が決められたビット数を有する1つ又は複数のセグメントに分割されている方法を提供する。
【解決手段】 方法は、連続して隣接するビットグループである、識別子に対応し監視回路のタイプに関わらず固定ビット数を有する第1のグループと、少なくとも1つのグループが識別子及び監視回路のタイプに依存する固定ビット数を有し、その他のグループの数が識別子に依存し監視回路のタイプには依存しない第2のグループと、1より大きく、伝送されるメッセージに依存するビット数を有する第3のグループと、各々のグループが1より大きく伝送されるメッセージに依存するビット数を有し、グループの数が、識別子、監視回路のタイプ、そして伝送されるメッセージに依存する第4のグループと関連するセグメントを連続的に伝送することから構成される。

Description

本発明は、マイクロプロセッサの試験に関する。より具体的には、本発明は、マイクロプロセッサチップに集積化された試験回路及び解析ツール間のデジタルデータ伝送の方法及び装置に関する。
図1は、マイクロプロセッサ(μP)12と、内部メモリ(MEM)14と、入力/出力ターミナル(I/O)16とを有する集積回路10を概略的に示す。マイクロプロセッサ12は、メモリ14に記憶されるプログラム又はソフトウェアを実行することを目的とする。プログラムの制御下において、マイクロプロセッサ12は、入力/出力ターミナル16により提供されるデータ又はメモリ14に記憶されるデータを処理し、入力/出力ターミナル16を介してデータを提供することができる。
マイクロプロセッサの正常な動作を検査するために、一般的には監視回路18(TEST)が集積回路10に集積化される。監視回路18は、プログラム実行時にマイクロプロセッサ12により提供される特定のデータを読み出すことができ、且つ、場合によっては読み出しデータを処理することができる。監視ターミナル22は、監視回路18を解析ツール24に接続する。解析ツール24は、例えば、ユーザにより与えられるコマンドに従って受信信号を処理し、マイクロプロセッサ12の動作の詳細な解析を確認する。特に、解析ツール24は、マイクロプロセッサ12により実際実行されるプログラム命令シーケンスを決定することができる。
従来の監視回路18のための監視ターミナル22の数は、入力/出力ターミナル16の数と同規模、例えば200から400である。監視回路18の接続部と監視ターミナル22は、シリコン表面面積を大きく占め、望ましくない回路コストの増加をもたらす。このため、監視回路18及び監視ターミナル22を有する第1のバージョンの集積回路10は、マイクロプロセッサ12を検査するために小規模生産される。この検査の後、監視回路18及び監視ターミナル22を取り除いたバージョンの集積回路10が販売される。これは、2つのバージョンの集積回路を形成することを意味し、多大な作業量を要し、比較的高価である。更に、最終チップは試験されたチップと同一のものではない。
上述の問題を克服するために、占める表面面積が減らされ、必要とする監視ターミナル22の数を少なくした監視回路18を形成して、監視回路18自体にかかる費用を低減することが望まれている。そのとき、監視回路18は最終的に販売される集積回路10に残ることができる。
よって、監視回路18により提供される信号数を減少させることが望まれる。このため、マイクロプロセッサ12にて測定されたデータについて、ある種の論理動作が監視回路18にて直接行われ、重要な情報コンテンツを含むメッセージのみを伝送する。
よって、準備中のIEEE−ISTO−5001規格は、例えばウェブサイトwww.ieee-isto.org/Nexus5001でアクセスできる1999バージョンで、必要とする監視ターミナル22の数を少なくした監視回路18のための、監視回路18及び解析ツール24間の特定メッセージ交換プロトコルを提供する。
IEEE−ISTO−5001規格は、規格(public)メッセージと称されるいくつかの規格化されたメッセージを提供し、その特徴は、明確に設定され、チップ10のユーザが変更することはできない。規格メッセージのうち、プログラム追跡メッセージ及びデータメッセージが特に区別される。プログラム追跡メッセージは、マイクロプロセッサ12によるプログラムの実行の命令に関連した情報を提供する。それは、例えば、マイクロプロセッサ12により実行されたプログラム内でジャンプが起こったことを指示するメッセージである。データメッセージは、監視回路18により伝送されることができるその他の規格メッセージを集め、マイクロプロセッサ12により処理されるデータに関する情報を特に提供する。それは、例えば、メモリ14の領域内でデータの読み出し又は書込み動作が行われたことを指示するメッセージである。
各規格メッセージは、ヘッダグループ及び2次グループを有するいくつかの隣接するグループに分配される連続したビットから形成され、各グループは、特定のデータをコーディングする。ヘッダグループはメッセージタイプ識別子に対応する。それは、全ての規格メッセージについて同一の固定ビット数から形成される。所定の規格メッセージの2次グループの数及び各2次グループのサイズは、メッセージ識別子の値により設定される。例として、ジャンプメッセージの場合、2次グループは、ジャンプ宛先命令のアドレスを表すデータ及びジャンプメッセージの前回の伝送後に実行された命令の数に対応する。データの読み出し又は書込み動作を指示するメッセージの場合、2次グループは、データが読み出され又は書込まれるメモリ14のレジスタのアドレス及びデータ値に対応する。
規格メッセージに基づいて、特にはプログラム追跡メッセージに基づいて、解析ツール24はマイクロプロセッサ12により実行される命令シーケンスを復元する。復元された命令シーケンスは、その後、マイクロプロセッサ12の誤動作を判断するためにマイクロプロセッサ12により理論的に実行される命令シーケンスと比較されることができる。
IEEE−ISTO−5001規格はまた、規格メッセージに加えて、監視回路18により伝送されることのできる特定メッセージをユーザが規定することを可能にする。特定メッセージは、規格により提供される規格メッセージの中に、ユーザが望む機能を実行することができるものがないときに用いられることを目的とする。特定メッセージは、規格メッセージと同様、特定メッセージの識別子に対応するヘッダビットの第1のグループを有する。特定メッセージのその他のビットの配列は、特定のルールに従うものではなく、ユーザによって大幅に異なる。更に、監視回路18に接続される解析ツール24は、特定メッセージの処理に適合された処理手段を有しなければならない。
実際には、各ユーザは、マイクロプロセッサ12について規定された技術に特に依存する特定の情報の監視回路18による伝送を望む。そして、ユーザは、まさに望まれる情報を伝送するために、規格メッセージよりも特定メッセージの使用を優先させる傾向がある。これは、実際には、監視回路18により伝送されるメッセージの殆どが規格メッセージではないため、IEEE−ISTO−5001規格の効果を減じることとなる。この場合、異なるユーザによりデザインされる監視回路18によって互換性をもって用いられることができ、且つ、異なる特定メッセージを実行する解析ツール24を提供することはとても難しい。
本発明は、適応可能なメッセージの伝送を提供する。その適応可能メッセージの規定は、特定メッセージの規定を要求せずに新しい機能を簡単に実行することができ、より標準化された解析ツールの使用をできるようにするために決められた規則に従う。
本発明の利点は、上記の標準化の利点をもつ、IEEE−ISTO−5001規格により既に提供される規格メッセージの構造と互換性のある構造を持つメッセージを用いることである。
この目的を達成するために、本発明は、マイクロプロセッサに集積化されるいくつかの監視回路のタイプのなかの決められたタイプのマイクロプロセッサ監視回路の出力ターミナルを介してデジタルメッセージを伝送するための方法であって、各メッセージは、メッセージ識別子を有し、連続的に隣接するビットのいくつかのグループにより形成され、ビットのグループは、決められたビット数を有する1つ又は複数のセグメントに分割される方法を提供する。方法は、連続して隣接する第1、第2、第3及び第4グループに関連するセグメントを連続的に送信し、第1のグループは、識別子に対応し、監視回路のタイプに関わらず固定ビット数を有し、第2のグループは、少なくとも1つが識別子及び監視回路のタイプに依存する固定ビット数を有し、第2グループのその他の数が識別子に依存し監視回路のタイプから独立であり、第3のグループは、1より大きく、伝送されるメッセージに依存するビット数を有し、第4のグループは、各々が1より大きく伝送されるメッセージに依存するビット数を有し、グループの数が、識別子、監視回路のタイプ、そして伝送されるメッセージに依存する。
本発明の実施形態によると、第2のグループの少なくとも1つは、第1のグループに隣接している。
本発明の実施形態によると、第2のグループのその他の各々は、識別子に依存し監視回路のタイプには依存しないビット数を有する。
本発明の実施形態によると、第2のグループのその他の各々は、1より大きく伝送されるメッセージに依存するビット数を有する。
本発明はまた、マイクロプロセッサに集積化されるいくつかの監視回路のタイプのなかから決められたタイプのマイクロプロセッサ監視回路の出力ターミナルを介してデジタルメッセージを伝送するための装置であって、各メッセージはメッセージ識別子を有し、装置は、メッセージを形成する、連続して隣接するビットのグループを提供する手段と、ビットのグループを、各々が決められたビット数を有する1つ又は複数のセグメントに分割する手段と、セグメントを連続して伝送する手段とを有し、ビットのグループを提供する手段は、第1、第2、第3及び第4のグループを連続的に提供し、第1のグループは、識別子に対応し、監視回路のタイプに関わらず同一の固定ビット数を有し、第2のグループは、少なくとも1つが識別子及び監視回路のタイプに依存する固定ビット数を有し、その他の数が識別子に依存し監視回路のタイプから独立であり、第3のグループは、1より大きく、伝送されるメッセージに依存するビット数を有し、第4のグループは、各々が1より大きく伝送されるメッセージに依存するビット数を有し、グループの数が、識別子及び決められた監視回路のタイプに依存する。
本発明の、前述又はその他の目的、特徴、及び効果は、添付図面に関連して、以下の特定の実施形態の限定しない説明において詳述される。
本発明は、異なる顧客の要求に適合されたメッセージの伝送を可能にするために、IEEE−ISTO−5001規格により既に提供される規格メッセージの構造を変更することを提供する。
図2は、本発明によるメッセージを示す。図面の左側の最下位ビットから図面の右側の最上位ビットまでのビットが示されている。メッセージビットは、この順序で監視回路18により伝送される。メッセージは、全てのメッセージについて同一である固定ビット数に対応する第1のグループのビットTCODEを有する。第1のビットのグループは、メッセージの識別子と等しい。よって、同じくIEEE−ISTO−5001規格により提供される識別子に加えて、識別子グループは、顧客の要求に従ってその他の異なる値をとることができる。例として、IEEE−ISTO−5001規格は、6ビットに設定される識別子グループを提供する。本発明によると、顧客の要求に従うために提供されるべきメッセージの数に従って、識別子グループのビット数が増やされる。
識別子グループTCODEは、固定顧客グループCUSTOMに隣接している。固定顧客グループCUSTOMを形成するビット数は、各可能な識別子の値について顧客により設定されている。固定顧客グループCUSTOMは、場合によるとビットを有さない。固定顧客グループCUSTOMは、顧客が解析ツール24に伝送することを望むあらゆるタイプのデータを表す。それは、監視回路18により実行される処理によりもたらされる異なる値又はデータの連続である。
固定顧客グループCUSTOMに、いくつかの隣接した必須グループMAND_1からMAND_2が続く。必須グループの数、各必須グループのビット数、そして各必須グループに含まれるデータの性質は、各識別子の値毎に明確に決定される。本発明によるメッセージの最終必須グループMAND_Nは、可変ビット数を必然的に有し、一方、その他の必須グループは、1より大きい固定ビット数又は可変ビット数を有する。可変ビット数を有するグループは少なくとも1ビット(場合によっては0に等しい)から形成される。
最終必須グループMAND_Nの次に、1つ又は複数の、任意の隣接された顧客グループCUST_1からCUST_Nが続き、該顧客グループCUST_1からCUST_Nの各々は可変ビット数を有する。任意の顧客グループCUST_1からCUST_Nの数は、予め規定されてはおらず、マイクロプロセッサ12の動作条件によっては同一の識別子及び同一の顧客についても異なることがある。
本発明による提供されるメッセージの構造は、IEEE−ISTO−5001規格により提供される、監視回路18及び解析ツール24間のデータ伝送プロトコルを用いることが好ましい。
そのようなプロトコルによると、各々が固定ビット数を有する連続したビットのグループは、連接されて、固定ビット数を有する単一パケットを形成する。同様に、固定ビット数を有するグループのビット、及び、固定ビット数を有するグループに隣接し追従する、可変ビット数を有するグループのビットもまた連接され、可変ビット数を有する単一パケットを形成する。このように形成されたパケットはnビットのセグメントに分割され、ここでnは、例えば4から16の範囲の値であり、各セグメントはnビットバスによって伝送される。パケットのビット数がnよりも小さいときは、全てのビットがセグメントにコピーされ、セグメントの未使用上位ビットは所定の値、例えば0を受け取る。パケットのビット数がnより大きいときは、パケットのn個の下位ビットが第1のセグメントにビット毎にコピーされる。その後パケットの次のn個の下位ビットがビット毎に第2のセグメントにコピーされ、パケットの各ビットがコピーされるまで繰り返される。このように形成された最終セグメントの未使用上位ビットは、所定の値、例えば0を受け取る。セグメントは、監視回路18特有のクロック信号のレートで、nビットバスにより行として伝送される。セグメントからのデータパケットの再構築を可能にするために、解析ツールがセグメントに含まれるデータを識別できるようにする伝送コードを各伝送セグメントと共に追加の監視ターミナルに伝送する。
IEEE−ISTO−5001規格は、メッセージ開始セグメントと、固定又は可変ビット数を有するパケットの中間セグメントと、同一のメッセージのもう1つのパケットが続くときの、可変ビット数を有するパケット終了セグメントと、メッセージ終了セグメントと、メッセージ間のアイドル期間に対応する空セグメントとを識別する伝送コードを提供する。
解析ツール24はメッセージ中に存在する任意のユーザグループCUST_1からCUST_Nの数を予め知る必要がないため、伝送されたメッセージ中の任意の顧客グループCUST_1からCUST_Nの位置は、前述のプロトコルを用いることが好ましい。実際、任意の顧客グループCUST_1からCUST_Nは、メッセージの終了点に配置される可変ビット数を有するグループである。任意の顧客グループが存在するとき、任意の顧客グループのセグメントの終了を指示する特定の識別コードは、よって、任意の顧客グループCUST_1からCUST_Nの伝送時、各任意のグループ間に監視回路18により提供される。これは、解析ツール24がメッセージ受信時に任意の顧客グループをカウントすることを可能にする。
本発明は、IEEE−ISTO−5001規格により既に提供された規格メッセージの伝送を可能にしながら、更に伝送されるメッセージの構成を変更し、それらを顧客の要求に適合させることを可能にする。監視回路18により解析ツール24へ伝送することのできる本発明による全てのメッセージについて、メッセージ中のグループの位置が設定されているため、受信メッセージ処理用の、解析ツールのアルゴリズムの計算をできるだけ標準化することができる。構成ファイルが解析ツール24へ伝送されるため、解析ツールは監視回路18により伝送されることができるメッセージを知り、特に、固定顧客グループCUSTOMを形成するビット数(場合により0に等しい)を各メッセージ毎に知る。よって、解析ツール24によるメッセージ受信時、解析ツール24は、固定顧客グループCUSTOMの位置を知り、よって、このグループに存在する全てのデータを解析することができる。任意の顧客グループCUST_1からCUST_Nが、解析ツール24によりはっきりと識別されるので、それらを処理することができない解析ツール24はこれらを無視してもよい。
固定顧客グループCUSTOMに含まれるデータの性質は標準化される。よって、顧客は、解析ツール24をより標準化するために固定顧客グループの可能な構成を選択することが提案される。そのようなグループは、任意の顧客グループCUST_1からCUST_Nの処理のために解析ツール24により用いられるデータを含む。
もちろん、本発明は、当業者であれば容易に思いつく様々な改変、変更態様及び改良を有するであろう。特に、ユーザが、本発明によるメッセージに加えて特定メッセージを規定することができるという点は、変わらない。
マイクロプロセッサ及び監視回路を集積化するチップの技術を示す概略図である。 本発明による、監視回路により解析ツールへ伝送されるメッセージの例を示す図である。
符号の説明
10 集積回路
12 マイクロプロセッサ
14 内部メモリ
16 入力/出力ターミナル
18 監視回路
22 出力ターミナル
24 解析ツール

Claims (5)

  1. マイクロプロセッサ(12)に集積化されるいくつかの監視回路のタイプのなかの決められたタイプのマイクロプロセッサ監視回路(18)の出力ターミナル(22)を介してデジタルメッセージを伝送するための方法であって、各メッセージは、メッセージ識別子を有し、連続的に隣接するビットのいくつかのグループにより形成され、前記ビットのグループは、決められたビット数を有する1つ又は複数のセグメントに分割され、前記方法は、連続して隣接する第1、第2、第3及び第4グループに関連するセグメントを連続的に送信し、
    前記第1のグループは、前記識別子に対応し、前記監視回路のタイプに関わらず固定ビット数を有し、
    前記第2のグループは、少なくとも1つが前記識別子及び前記監視回路のタイプに依存する固定ビット数を有し、前記第2グループのその他の数が前記識別子に依存し前記監視回路のタイプから独立であり、
    前記第3のグループは、1より大きく、伝送されるメッセージに依存するビット数を有し、
    前記第4のグループは、各々が1より大きく前記伝送されるメッセージに依存するビット数を有し、グループの数が、前記識別子、前記監視回路のタイプ、そして前記伝送されるメッセージに依存する
    ことを特徴とする方法。
  2. 前記第2のグループの少なくとも1つは、前記第1のグループに隣接していることを特徴とする請求項1に記載の方法。
  3. 前記第2のグループのその他の各々は、前記識別子に依存し前記監視回路のタイプには依存しないビット数を有することを特徴とする請求項1に記載の方法。
  4. 前記第2のグループのその他の各々は、1より大きく前記伝送されるメッセージに依存するビット数を有することを特徴とする請求項1に記載の方法。
  5. マイクロプロセッサ(12)に集積化されるいくつかの監視回路のタイプのなかから決められたタイプのマイクロプロセッサ監視回路(18)の出力ターミナル(22)を介してデジタルメッセージを伝送するための装置であって、各メッセージはメッセージ識別子を有し、該装置は、
    メッセージを形成する、連続して隣接するビットのグループを提供する手段と、
    前記ビットのグループを、各々が決められたビット数を有する1つ又は複数のセグメントに分割する手段と、
    前記セグメントを連続して伝送する手段
    とを有し、前記ビットのグループを提供する手段は、第1、第2、第3及び第4のグループを連続的に提供し、
    前記第1のグループは、前記識別子に対応し、前記監視回路のタイプに関わらず同一の固定ビット数を有し、
    前記第2のグループは、少なくとも1つが前記識別子及び前記監視回路のタイプに依存する固定ビット数を有し、その他の数が前記識別子に依存し前記監視回路のタイプから独立であり、
    前記第3のグループは、1より大きく、伝送されるメッセージに依存するビット数を有し、
    前記第4のグループは、各々が1より大きく前記伝送されるメッセージに依存するビット数を有し、グループの数が、前記識別子及び決められた前記監視回路のタイプに依存する
    ことを特徴とする装置。
JP2004549240A 2002-10-29 2002-10-29 マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送 Expired - Fee Related JP4389786B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FR2002/003723 WO2004042576A1 (fr) 2002-10-29 2002-10-29 Transmission de messages numeriques generiques par un circuit de surveillance d'un microprocesseur

Publications (2)

Publication Number Publication Date
JP2006504203A true JP2006504203A (ja) 2006-02-02
JP4389786B2 JP4389786B2 (ja) 2009-12-24

Family

ID=32309749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004549240A Expired - Fee Related JP4389786B2 (ja) 2002-10-29 2002-10-29 マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送

Country Status (4)

Country Link
US (2) US20060026313A1 (ja)
EP (1) EP1556765A1 (ja)
JP (1) JP4389786B2 (ja)
WO (1) WO2004042576A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8214469B2 (en) * 2006-04-06 2012-07-03 Qwest Communications International Inc. Multiple use of common perspectives
EP2283674B1 (en) * 2008-04-30 2015-09-16 Alexander Poltorak Multi-tier and secure service wireless communications networks
JP5312162B2 (ja) * 2009-04-10 2013-10-09 キヤノン株式会社 情報処理装置、管理サーバ、情報処理方法、及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE470031B (sv) * 1991-06-20 1993-10-25 Icl Systems Ab System och metod för övervakning och förändring av driften av ett datorsystem
US5237684A (en) * 1991-08-12 1993-08-17 International Business Machines Corporation Customized and versatile event monitor within event management services of a computer system
US5996092A (en) * 1996-12-05 1999-11-30 International Business Machines Corporation System and method for tracing program execution within a processor before and after a triggering event
EP1184790B1 (en) 1997-04-08 2009-11-25 Advanced Micro Devices, Inc. Trace cache for a microprocessor-based device
US6167536A (en) * 1997-04-08 2000-12-26 Advanced Micro Devices, Inc. Trace cache for a microprocessor-based device
JP3277900B2 (ja) * 1998-09-30 2002-04-22 日本電気株式会社 プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体
US6332117B1 (en) * 1998-10-22 2001-12-18 International Business Machines Corporation General event stamping scheme
US6519766B1 (en) * 1999-06-15 2003-02-11 Isogon Corporation Computer program profiler

Also Published As

Publication number Publication date
JP4389786B2 (ja) 2009-12-24
WO2004042576A1 (fr) 2004-05-21
US20060026313A1 (en) 2006-02-02
US7602810B2 (en) 2009-10-13
EP1556765A1 (fr) 2005-07-27
US20090006898A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
US5031091A (en) Channel control system having device control block and corresponding device control word with channel command part and I/O command part
US7325168B2 (en) Trace data source identification within a trace data stream
CN114089713A (zh) 一种基于uds的通信方法、ecu及上位机
US20110302393A1 (en) Control systems and data processing method
US20230153189A1 (en) Visualization system for debug or performance analysis of soc systems
JP4389786B2 (ja) マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送
TWI825845B (zh) 收集用於除錯及分析之運行時間資訊
JP4466372B2 (ja) マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関
US7804854B2 (en) Digital message transmission protocol
US20070271046A1 (en) Scheme for improving bandwidth by identifying specific fixed pattern sequences as header encoding followed by the pattern count
JP2006506720A (ja) マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送
US6795879B2 (en) Apparatus and method for wait state analysis in a digital signal processing system
JP4685368B2 (ja) データを処理する装置、トレースデータを発生する方法、及びトレースデータを分析する装置
JP5000689B2 (ja) マイクロプロセッサのモニタ回路により伝送されるメッセージの時間的相関
US20020104046A1 (en) Method and system for automatically testing a universal serial bus peripheral design
WO2016056381A1 (ja) メッセージ処理装置およびメッセージ処理方法
JP4795147B2 (ja) 伝送装置
US7225098B2 (en) Monitoring device with optimized buffer
US20060013294A1 (en) Repeat digital message transmission between a microprocessor monitoring circuit and an analyzing tool
JP2006318172A (ja) マイクロコンピュータ
JP4527419B2 (ja) プログラムトレース方法およびトレース処理システム
JPS6081945A (ja) 通信回線制御装置
JP2004021505A (ja) 通信制御装置及びマイクロコンピュータ
JP2007298439A (ja) 機能ブロックのテスト回路及び集積回路装置
JPH04101263A (ja) クロック装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees