JP2006501775A - パイプライン型ベクトル処理を用いて直接シーケンス・スペクトラム拡散信号を検出するシステムおよび方法 - Google Patents

Abstract

直接シーケンス・スペクトラム拡散信号の検出にパイプライン型ベクトル処理を用いるシステムおよび方法。好適な実施形態は、複数の仮説を格納するために用いられる（メモリー５０７のような）メモリーと、仮説の各々に対しＰＮシーケンスを生成することができる（ＰＮ生成器５２７のような）ＰＮシーケンス生成器と、ベクトル処理相関器およびアキュムレータ（コヒーレントと非コヒーレントの双方の）とを備える。ＰＮシーケンス生成器はあらゆる仮説に対し任意にＰＮシーケンスを生成することができ、さらに多数の仮説を同時に検証することができるようにする。（検索制御部３１９のような）検索器コントローラは、異なるユニットへのアクセスをパイプライン方式でスケジュールに組み込み、一定の時間期間に検証する仮説の数を増やすことができる。

Description

本出願は、“Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｄｅｔｅｃｔｉｎｇ ＤＳ ＳＳ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ Ｐｉｐｅｌｉｎｅｄ Ｖｅｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ”と題し、２００２年１０月１日に出願されたＵＳ仮出願第６０／４１５，２１８号の優先権を主張する。同出願の開示内容は、この言及によって本願に含まれるものとする。

（関連出願の相互参照）
本出願は、同時係属中で、同一人に譲渡された次の特許出願に関連がある。すなわち、“Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｄｅｔｅｃｔｉｎｇ Ｍｕｌｔｉｐｌｅ Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ ａ Ｍｕｌｔｉ−Ｍｏｄｅ Ｓｅａｃｈｅｒ”と題する２００３年８月２８日出願の第ＸＸ／ＸＸＸＸＸＸ号、“Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｄｅｔｅｃｔｉｎｇ Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｉｇｎａｌｓ Ｕｓｉｎｇ Ｂａｔｃｈ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｐａｒａｍｅｔｅｒｓ”と題する２００３年８月２８日出願の第ＸＸ／ＸＸＸＸＸＸ号、“Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｒｅｓｕｌｔｓ ｆｒｏｍ Ｓｅａｒｃｈ ｏｆ Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ（ＤＳＳＳ）Ｓｉｇｎａｌｓ”と題する２００３年５月１６日出願の第１０／４３９，４００号、および“Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｐｅｒｆｏｒｍｉｎｇ Ｓｙｍｂｏｌ Ｂｏｕｎｄａｒｙ−ａｌｉｇｎｅｄ Ｓｅａｒｃｈ ｏｆ Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｓｉｇｎａｌｓ”と題する２００３年８月２８日出願の第ＸＸ／ＸＸＸＸＸＸ号であり、これらの出願の開示内容この言及によって本願に包含される。

本発明は一般的に、ディジタル通信のシステムおよび方法に関し、さらに特定すれば、直接シーケンス・スペクトラム拡散信号を検出する際にパイプライン型ベクトル処理を用いるシステムおよび方法に関するものである。

例えば、ＣＤＭＡ２０００（ＩＳ−２０００としても公知である）やＵＭＴＳ ＷＣＤＭＡ（ユニバーサル移動電話システム広帯域−ＣＤＭＡ：Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｐｈｏｎｙ Ｓｙｓｔｅｍ Ｗｉｄｅｂａｎｄ−ＣＤＭＡまたは単にＵＭＴＳ）といった通信システムを用いた第３世代の符号分割符号分割多元接続：ｃｏｄｅ−ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ（ＣＤＭＡ）のような、多くの現代のワイヤレス通信システムでは、各セルサイト（または基地局）あるいは基地局セクタは、セルサイトまたはセクタを識別するために用いることができるスクランブル・コードの異なるタイム・オフセットを用いる場合がある。従って、移動局とセルサイト（またはセクタ）との間で通信リンクを確立するためには、移動局はセルサイトを検索し、そのセルサイトのフレーム同期オフセットを判定する必要がある。セルサイトを検索し、そのセルサイトのフレーム同期オフセットを判定するこのプロセスは、一般に、同期または初期捕捉と呼ばれている。さらに、ＵＭＴＳシステムでは、移動局もまたダウンリンク・スクランブル・コードを判定する必要がある。それは、各セルサイトが異なるスクランブル・コードを用いるためである。

移動局は、同期を取るために、検索ユニットを用いて最初のセルサイトの捕捉、セルサイトの測定、遅延特性の判定等を行うことができる。移動局はまず初めに、スクランブル・コード、コード・オフセット、および最も強いセルサイトの搬送周波数を捕捉する。次に、移動局は隣接セルサイトの無線リンクのリンク品質を測定できる。このステップを用いることによって種々の形のハンド・オフに対応できる。次に、移動局は遅延特性を推定してＲａｋｅ受信機フィンガーまたは復調器要素の割り当てを実行できる。検索ユニットの役割は、スペクトラム拡散信号（例えば、隣接するセルサイトに対する無線リンク）が特定のコード・オフセットおよび／または特定の搬送周波数において、および／または特定のスクランブル・コードを備えて存在するという仮説を検証するものであると説明できる。

同期にはスループットの高い検索ユニットが必要である。なぜなら、同期までの時間は、起動時における移動局の動作を測定する上でのより重要な基準のひとつであるからである。また、移動局は多数の隣接セルサイトを測定することが求められることもある。さらにまた移動局は、既存の無線リンクの周波数のマルチパス特性を監視し、それによってＲａｋｅ受信機フィンガーは、待ち時間は殆どまたは全く無しに、新たに発見された強力なマルチパス成分に割り当てることができるようにすることを求められる。スループットの要件に加え、検索のパラメータはセルサイト毎に、さらに検索の実施毎に異なる可能性がある。例えば、検索パラメータは、仮説、パイロット・チャネル・タイプ、コヒーレント（ｃｏｈｅｒｅｎｔ）停滞時間、非コヒーレント（ｎｏｎｃｏｈｅｒｅｎｔ）停滞時間、検索ウインドウ・サイズ、検索分解能等を含むことができる。但し、これらに限定するものではない。

検索ユニットの従来技術の設計は、受信した信号からのＩおよびＱサンプルを、内部に格納したスクランブル・コードと連続的に相関させ、１度に１つの仮説を検証する。従来技術の設計は、非常に高い周波数において作成および操作がし易く、その連続操作を補償する単純な相関器を特徴とする。

検索ユニットの従来の別の技術設計は、多数の仮説（コード・オフセット）を同時に検証する並列設計を用いる。並列設計では、いくつかの仮説を一度に検証することができ、そのため所定の時間に検証できる仮説総数は増加する。並列設計は、単純な相関器の設計を用いることができ、高周波数操作が可能となる。

従来技術の難点の１つは、従来技術設計では、割り当てられた時間量内に充分な数の仮説を検証しようとすると、高い操作周波数が必要になることである。操作周波数が高いと、検索ユニット、とりわけ相関器を作成する製造技術はより高価になる可能性がある。これにより移動局のコストは増大するおそれがある。さらに、操作周波数が高いために、電力消費が嵩むことになり、移動局のバッテリー寿命の低下を招くおそれがある。

従来技術の第２の難点は、検索ユニットの直列設計は、中間結果処理にかなりの量のソフトウエア制御を伴うことである。

従来技術の第３の難点は、検索ユニットを並列設計しようとすると、相関器の使用は一定の制約を受けることがあることである。例えば、並列相関器は同期して、動作の開始および停止を行わなければならい。さらに、線形シフト・レジスタを用いた直列コード生成器を使用するため、検証対象のコード・オフセットは連続する必要がある。コード・オフセットが連続する必要があるために、これらの仮説は従属した仮説と言われることがある。

本発明の好適な実施形態によって、これらの課題やその他の課題は一般に解決または回避され、さらに技術的な利点は通常実現される。

本発明の好適な実施形態に従って、方法は、仮説ベクトルを受け取るステップと、仮説のベクトルにおける仮説毎に擬似乱数（ＰＮ）シーケンスを生成するステップと、受け取ったシーケンスを各ＰＮシーケンスに相関付けるステップと、シーケンスの相関付け結果を蓄積するステップとを含む。

本発明の好適な実施形態に従って、検索器は、サンプル入力に結合されたベクトル・ディスプレッダ（ｄｅｓｐｒｅａｄｅｒ）であって、複数の擬似乱数（ＰＮ）シーケンスをサンプル入力において得られた受信シーケンスと相関付ける回路を含んだベクトル・ディスプレッダと、ベクトル・ディスプレッダに結合されたベクトル・アキュムレータであって、ディスプレッダにおいて行われた相関付けをコヒーレントおよび非コヒーレント蓄積する回路を含んだベクトル・アキュムレータと、ベクトル・アキュムレータに結合された結果処理装置（ｒｅｓｕｌｔ ｐｒｏｃｅｓｓｏｒ）であって、ベクトル・アキュムレータが行った蓄積を検索し、成功した相関付けを探し出す回路を含んだ結果処理装置とを備える。

本発明の別の好適な実施形態に従って、ワイヤレス受信機は、アンテナに結合されたアナログ前端であって、アンテナによって得られた受信信号を濾過および増幅する回路を含んだアナログ前端と、アナログ／ディジタル・コンバータ（ＡＤＣ）であって、アナログ前端によって得られたアナログ信号をディジタル符号ストリームに変換するアナログ／ディジタル・コンバータと、ＡＤＣに結合されたディジタル信号処理部であって、ワイヤレス受信機を通信ネットワークと同期させる回路を含んだディジタル信号処理部とを備える。

本発明の好適な実施形態の利点の１つは、多数の独立した仮説を相関付けることができ、擬似乱数（ＰＮ）コード・スペースの異なる部分を同時に検証することができるようにすることである。独立した仮説とは、互いに無関係のコード・オフセットを有することができる、すなわち、コード・オフセットを、制約を受けずにＰＮコード・スペース全体にわたって分散することができる仮説のことである。

本発明の好適な実施形態の別の利点は、ベクトル処理によって単一のチップ時間（チップ期間）に複数の相関付けを行うことができ、所定の時間内に検証可能な仮説の数が大幅に増加することである。

本発明の好適な実施形態の更に別の利点は、パイプライン型の段を用いることにより、クロック・サイクル毎に相関付けを完了させることによって、相関付けプロセスをさらに加速させることができることである。

これまで、本発明の特徴および技術的な利点を大まかに概説してきたが、それは以下に示す本発明の詳細な説明を理解しやすくするためである。本発明の特許請求の範囲の主題を形成する本発明のその他の特徴および利点を以下で説明する。開示された概念および具体的な実施形態は、別の構造またはプロセスを修正または設計して、本発明の目的と同じものを実行するための基盤として、直ちに利用可能であることは当業者には認められてしかるべきである。また、そのような等価構造は、添付の特許請求の範囲に明示された本発明の趣旨および範囲から逸脱するものではないことは当業者には認められて当然である。

本発明とその利点をさらに完璧に理解するために、添付図面と関連付けた以下の説明をこれより参照する。

現在の好適な実施形態の構成および使用について以下で詳細に論ずる。但し、多種多様な特定のコンテキストにおいて具現化できる多数の適用可能な発明構想を本発明は提供するものであることは認められてしかるべきである。ここで論ずる特定の実施形態は、本発明を構成し、且つ使用するための特定の方法を単に示すのであって、本発明の範囲を限定するものではない。

特定のコンテキストにおける好適な実施形態、すなわちＣＤＭＡ（ＩＳ−９５）、ＣＤＭＡ２０００、およびＵＭＴＳ（ユニバーサル移動通信システム）技術標準に対応可能なワイヤレス通信ネットワークを参照して、本発明を説明する。ＣＤＭＡ２０００の技術標準の概要は、「ＣＤＭＡ２０００スペトラム拡散システムの手引き、リリース０」と題する文書に提供されている。その開示内容はこの言及によって本願に含まれる。ＵＭＴＳ技術標準の概要は、「第３世代のパートナーシップ・プロジェクト；技術的仕様グループ・サービスとシステム・アスペクト一般のＵＭＴＳ構造（リリース４）」と題する文書の中に提供されている。その開示内容はこの言及によって本願にも包含される。しかしながら、本発明は、特定の符号化された信号を用いて基地局を特定し、移動局は、通信を開始する前に、これらの符号化された信号を捕捉することが求められる別のディジタル・ワイヤレス通信システムにも適用可能である。

図１を参照すると、ワイヤレス通信システム１００の一例を示す図が示されている。この通信システムには、基地局１１０と通信中の移動局１０５がある。基地局１１０の他に複数の別の基地局１１５があり、これらの基地局は、移動局１０５からは基地局１１０よりも離れたところにある。移動局１０５は、起動時に基地局１１０からの信号と同期することができ、そのため基地局１１０を用いてワイヤレス通信システム１００との接続を開始した。

先に論じたように、ＩＳ−９５、ＣＤＭＤ２０００、またはＵＭＴＳ対応のシステムのような符号分割多元接続（ＣＤＭＡ）ワイヤレス通信システムでは、移動局は、起動時に基地局と同期することが求められる。同期プロセスでは、移動局は、内部に格納した擬似乱数（ＰＮ）シーケンスの種々のオフセットを、受信信号と複数の相関付けすることが求められる。また、相関付けは種々のスクランブル・コードの利用を伴う場合もある。さらに、移動局は、種々の搬送周波数において受信信号を検証することが求められる場合がある。

移動局と基地局との同期は、一般に検索器と呼ばれる移動局の一部において行われるのが通常である。検索器は、移動局が検出した受信信号を、通常、ＩおよびＱの一対のシーケンスの形で入力として受信する。検索器は、次に、ＩおよびＱシーケンスを、特定のオフセットにおいて設定された内部格納のＰＮシーケンスと相関付ける。このオフセットは一般にＰＮオフセットと呼ばれ、受信シーケンスをＰＮシーケンスと相関付けるプロセスは、一般に仮説検証と呼ばれる。

図２を参照すると、移動局用の従来技術の検索器２００の機能図を示すブロック図が示されている。先に論じたように、検索器の２００の主たる機能は移動局を基地局に同期させることである。検索器２００がこのプロセスで役立つのは、種々の仮説を受け取った信号に照らして検証し、さらに用いることによって同期に役立つ値を生成することである。仮設は、通常、ＰＮシーケンス・オフセット用の値であるが、一部の通信システムでは、搬送周波数やスクランブル・コードも含む場合がある。

検索器２００には、所定の仮説の特定のＰＮオフセットに基づいて、特定のＰＮオフセットを有するＰＮシーケンスに対応する値のシーケンスが与えられる場合もある（または検索器が自身のシーケンスを生成する場合もある）。検索器制御部２０５は、とりわけ値のシーケンスの生成といった役割を担う場合もある。あるいは、ＰＮシーケンスはメモリー（図示せず）に格納された可能性もあり、次に値のシーケンスは、特定のＰＮオフセットに基づいて、メモリーから判定された可能性がある。

通常２つのシーケンス（ＩおよびＱシーケンス）の形態の受信信号は、直交逆拡散（ｄｅｓｐｒｅａｄ）部２１０に与えられ、検索器２００は送信されるデータに施されたあらゆる拡散を、送信される前に解除することができる。送信データは、（拡散符合と呼ばれる）符号を用いることによって拡散され、干渉が存在するなかでの通信システムの性能改善を支援することができる。さらに送信機はアンテナ・ダイバーシチ方式を用いることによって、通信システムを更に改善することができる。直交拡散戻し部２１０は、受信信号から送信データを抽出する役割を担う。

送信されたデータは、次にコヒーレント・アキュムレータ２１５に与えられ、受信データは検索器２００に与えられた値のシーケンスと相関付けることができる。相関付けは、受信信号からの値に、値のシーケンスからの対応値を乗じ、その積を加算するのと同じくらい簡単である。ぴったり照合した場合、加算結果は大きな重要度を持つ。照合しなかった場合、加算結果のもつ重要度は小さい。

受信信号は、コヒーレント蓄積に加えて、非コヒーレント・アキュムレータ２２０において非コヒーレント蓄積される。非コヒーレント蓄積は、受け取ったシーケンス（１２＋Ｑ２）の二乗を加算し、関連の位相情報はいずれも考慮しない。最後に、特定の仮説の相関付け結果は、非コヒーレント・アキュムレータ２２０の出力において生成され、さらに表示されない別の回路によって用いられて、移動局の基地局との同期を支援することができる。

先に論じたように、従来技術の検索器の実装によって、直交ディスプレッダ２１０、コヒーレント・アキュムレータ、および非コヒーレント・アキュムレータのような直列の処理ユニットを用いることができる。検出器は、現に直列であることから、別の相関付けを開始する前に、相関付けを完了する必要がある。検索器の設計の進展によって、複数の仮説を一度に相関付けることを可能にする並列処理ユニットの使用がもたらされた。並列処理ユニットは、所定の時間内に検証する仮説の数を向上させることができる。しかしながら、（とりわけ）ＰＮシーケンス生成において制約されるため、並列処理の検索器は、隣接するＰＮオフセットで仮説を検証することに限定されるのが一般的である。

図３を参照すると、検索部３００と呼ばれるワイヤレス受信機の部分のハイレベルな図を示すブロック図が示されている。検索部３００は、本発明の好適な実施形態による、ベクトル処理を行うベクトル処理検索器３３０を特徴とする。検索部３００には、ベクトル処理検索器３００、検索器コントローラ３１５、および無線周波数（ＲＦ）受信部３０５が含まれる。ＲＦ受信部３０５は、とりわけ、無線制御、時間による制御や補正のような機能を担うことができる。無線制御は、ＲＦ制御インターフェース３０７によって行うことができる。ＲＦ制御インターフェース３０７は、ワイヤレス受信機の無線部（図示せず）の機能を制御するために用いることができる。ＲＦ制御インターフェース３０７は無線部を制御するために用いることができ、無線で送信された信号は、受信された後、ワイヤレス受信機の別の部が受信信号を処理することができるように、処理され、さらに変換される。本発明の好適な実施形態によれば、受信信号は、ＩおよびＱシーケンスの２つのデータ・シーケンスの形でワイヤレス受信機の別の部に提示することができる。時間ベースの制御および補正は、時間ベース・コントローラ３０９によって実行可能である。時間ベース・コントローラ３０９の機能は、タイミング規準信号、クロック修復および／または生成等を含むことができる。

検索器コントローラ３１５は、特定の信号の検索に関係するベクトル処理検索器３３０の動作を制御する役を担う。検索機コントローラ３１５には、検索制御パラメータ部３１７、検索制御部３１９、およびシーケンス生成器３２１が含まれる。検索器３１５は、ディジタル信号処理部（ＤＳＰ）、処理要素、中央処理部、マイクロ・コントローラ、特定用途向け集積回路（ＡＳＩＣ）等のようなワイヤレス受信機の処理部（図示せず）と、検索プロセスを実行するように特別に設計されたハードウエアとの間のインターフェースとすることができる。従って、検索器コントローラ３１５は、ハードウエアとソフトウエア構成要素の双方を含むことができる。例えば、検索制御パラメータ部３１７は、メモリーとすることができ、このメモリーを用いると処理部が求めた特定の検索パラメータを格納することができる。検索制御部３１９は、ソフトウエア・プログラムまたは専用のハードウエア回路とすることができ、これを用いると、検索制御パラメータ部３１７からの検索パラメータに応じてベクトル処理検索器３３０の動作を設定することができる。

シーケンス生成器３２１を用いることによって、受け取ったシーケンス（ＩおよびＱシーケンス）を相関付けるために用いられるＰＮシーケンスを生成することができる。シーケンス生成器３２１は、検索コントローラ３１９から制御情報を受け取ると、例えば、１６ＰＮ値の特定の長さのＰＮシーケンスを生成することができる。なお、シーケンス生成器３２１はあらゆる長さのＰＮシーケンスを生成することができるが、１６はＰＮシーケンスの全体の長さを極小化しながら良好な相関付け結果が得られるので、これを選択したことを注記されたい。例えば、検索コントローラ３１９は、シーケンス生成器３２１にＰＮオフセットを提供し、シーケンス生成器３２１はこのＰＮオフセットに基づいて１６ＰＮシーケンスの長さを生成することができる。

本発明の好適な実施形態によれば、シーケンス生成器３２１には複数のＰＮオフセットを所定の時間に提供することができる。さらに、シーケンス生成器３２１は、ＰＮオフセットが連続的であることを要求しない。すなわち提供されたＰＮオフセットはＰＮシーケンス内のランダムなオフセットであればよい。シーケンス生成器３２１は、要求されたＰＮシーケンスを生成するために必要な情報を格納するために用いることができるメモリーと、要求されたＰＮシーケンスにおいて実際の値を生成するために必要な（加算や乗算のような）計算を行うために用いることができる計算部（図示せず）とから構築することができる。

ＵＭＴＳおよびＣＤＭＡ２０００の双方に対応するためには、シーケンス生成器３２１はいくつかの異なるタイプのＰＮシーケンスを生成することが必要である。例えば、ＵＭＴＳでは、シーケンス生成器３２１はゴールド・コード（Ｇｏｌｄ Ｃｏｄｅｓ）と呼ばれるＰＮシーケンスを発生させる必要があり、他方、ＣＤＭＡ２０００の場合、用いられるＰＮシーケンスは最大長コード（またはｍコード）として公知である。ゴールド・コードおよびｍコードは、本発明の技術分野の当業者には十分に理解されるものと考えられる。

ゴールド・コードを生成するために用いられたこれまでの方法は、各々が異なる多項式を有し、且つ初期状態が異なる公称１８ビットの長さの２つの線形フィードバック・シフト・レジスタ（ＬＦＳＲ）を用いる。次に、インデックスＮ（整数値）のゴールド・コードの場合、２つのＬＦＳＲのうちの一方はＮによって移動され、もう一方はそのまま移動しない。これによって２つのＬＦＳＲ間にＮのオフセットが得られる。各ＬＳＦＲは、次に単一ビットを出力する。これは、ＬＦＳＲにおける１８ビットのＸＯＲ（排他的論理和）演算の結果である。続いて、各ＬＦＳＲからの単一ビットを纏めて排他的論理和演算して、インデックスＮの単一ゴールド・コードＰＮビットを求める。この技法を用いれば、両方のＬＦＳＲを同じ量移動させることによって、あらゆる任意のゴールド・コードＰＮビットを得ることができる。

本発明の好適な実施形態によれば、ゴールド・コードＰＮシーケンスは、行列乗算技法を用いることによっても生成することができる。２つの１８ビットのＬＦＳＲの各々をそのフィボナッチ形式で書き込むことによって、ＬＦＳＲの出力ビットは、（１８状態のビットを纏めて排他的論理和演算するのに対して）単にＬＦＳＲ状態の最下位のビット（ＬＳＢ）である。ＬＦＳＲのフィボナッチ形式を用いることの利点は、一ビット移動するだけで、次の出力ビットがＬＦＳＲのＬＳＢとなることである。これは、一度移動するだけで値を変化させることができる唯一のビットが、最上位のビット（ＭＳＢ）であるということによるものである。その他のビットは、連鎖をＬＳＢ方向に下方に移行させるに過ぎない。シーケンス生成器３２１は、１６ＰＮシーケンスの長さを提供することが好ましいので、全１６値ＰＮシーケンスは１度に利用可能である。

シーケンス生成器３２１の計算の数や格納要求をさらに削減するため、ＬＦＳＲ状態の特性は、２つ以上の別の状態の乗算として表わすことができるあらゆる所与のＬＦＳＲ状態を、これら２つ以上の状態の加算として書き込むことができる状態を重んじる。例えば、状態２９９に対しＬＦＳＲ状態を生成することを求められた場合、状態２９９は、状態２５６、状態３２、状態８、状態２、および状態１との乗算として表わすことができる。従って、１８ビットＬＦＳＲのあらゆる状態は、最大で１７回の乗算によって作成することができる。しかしながら、ＵＭＴＳの技術的標準はゼロ（０）から３８３９９までの可能性のある領域の状態を特定するので、１６の状態の一定の値だけを格納する必要がある。次に、ゴールド・コードを生成するために、シーケンス生成器３２１は、次の情報、すなわち、ゴールド・コード・インデックス（すなわちＮ）および２つのＬＦＳＲの移動回数を必要とする。

ＯＶＳＦ／ウォルシュＰＮシーケンスの生成はより簡単明瞭である。ＣＤＭＡ２０００技術標準によれば、ワイヤレス局は、２５６の拡散係数を介して、ＯＶＳＦ／ウォルシュ“０”が常に割り当てられるプライマリ共通パイロット・チャネル（Ｐｒｉｍａｒｙ Ｃｏｍｍｏｎ Ｐｉｌｏｔ Ｃｈａｎｎｅｌ）（Ｐ−ＣＰＩＨ）と同期することが求められるだけである。従って、２５６の拡散係数でＯＶＳＦ／ウォルシュ“０”ＰＮシーケンスを生成する典型的な方法は、表形式の２５６×２５６アダマール行列を単に格納することである。しかしながら、格納空間を節約するため、シーケンス生成器３２１は表形式の１６×１６アダマール行列を格納することができる。これは、より大きなアダマール行列は、より小さなアダマール行列から構築することができるとするアダマール行列の特性によるものである。アダマール行列を用いてＯＶＳＦ／ウォルシュＰＮシーケンスを生成することは、本発明の技術分野の当業者には十分に理解されるものと考えられる。従って、ＯＶＳＦ／ウォルシュＰＮシーケンスを生成するために、シーケンス生成器３２１は次の情報を必要とする場合がある。すなわち、拡散因子（ＣＤＭＡ２０００では、２５６に固定される）、ＯＶＳＦ／ウォルシュ指数（０から５１１の間で変動する）およびＰＮインデックス等である。

ベクトル処理検索器３３０を用いることによって、シーケンス生成器３２１が生成したＰＮシーケンスを、受け取ったシーケンスＩおよびＱと相関付けることができる。ベクトル処理検索器３３０は、パイプライン型検索器３３０が相関付けるべき仮説のＰＮオフセットのような制御信号を検索コントローラ３１９から受け取り、信号の起動、および停止等を行うことができる。また、ベクトル処理検索器３３０を用いることによって、シーケンス生成器３２１によるＰＮシーケンスの生成を実際に制御することができる。例えば、検索コントローラ３１９によってベクトル処理検索器３３０に与えられるＰＮオフセットは、ベクトル処理検索器３３０によって仮説に変換され、次にシーケンス生成器３２１に与えられる。シーケンス生成器３２１は、次に、１６値のＰＮシーケンスを仮説毎に生成することができる。

ベクトル処理検索器３３０は、サンプル・プロセッサ３３４、コード・ディスプレッダ３３６、コヒーレント／非コヒーレント・アキュムレータ３３８、および結果処理装置３４０を含むことができる。サンプル・プロセッサ３３４は、ＲＦ受信部３０５によって与えられた受信データ（ＩおよびＱシーケンス）を、入力として有することができる。サンプル・プロセッサ３３４を用いることによって、オーバーサンプリングした値の流れをＩおよびＱシーケンスから得ることができる。本発明の好適な実施形態によれば、サンプル・プロセッサ３３４は、４の因数によってＩおよびＱシーケンスをオーバーサンプリングし、各ＩおよびＱ値の４個のサンプルを作成することができる。ＩおよびＱ値の多数のサンプルを結合することによって、相関付けにおいて用いられるＩおよびＱ値の品質向上に役立つことができる。

サンプル・プロセッサ３３４の出力は、次にディスプレッダ３３６に与えられ、コード・ディスプレッダ３３６の中に配置されるメモリー（図示せず）に格納することができる。コード・ディスプレッダ３３６を用いることによって、適用されたあらゆるアンテナ・ダイバーシチを、送信時に送信信号に反転させることができる。

次にコード・ディスプレッダ３３６の出力は、コヒーレント／非コヒーレント・アキュムレータ３３８に与えられ、相関結果が計算され、さらに維持される。コヒーレント蓄積は、受け取ったシーケンス（ＩおよびＱ）と生成されたＰＮシーケンスとの個々の乗算の加算であり、信号の位相は考慮に入れるのに対し、非コヒーレント蓄積は、受け取ったシーケンスと生成されたＰＮシーケンスとの個々の乗算の加算であり、信号の位相は考慮に入れない。コヒーレントおよび非コヒーレント蓄積は本発明の技術分野の当業者には十分に理解されるものと考えられる。

コヒーレントおよび非コヒーレント蓄積が完了し（全ての１６ＰＮシーケンス値を受け取ったシーケンスに乗算し、それぞれの蓄積が更新される）、相関付けされると、相関付け結果は、次に結果処理装置３４０に与えられ、相関付け結果を処理することによって、受け取ったシーケンスとＰＮシーケンスとの間に一致が見られたか否か（すなわち、仮説は有効であったか否か）を判定することができる。結果処理装置の動作に関するさらに詳細な説明を得るためには、「直接シーケンス・スペクトラム拡散（ＤＳＳＳ）信号の検索結果のインテリジェント処理の方法およびシステム」と題する２００３年ＸＸ月ＸＸ日出願の、同時係属中で、同一人に譲渡された特許出願第ＸＸ／ＸＸＸ，ＸＸＸ号はこの言及によって、その開示内容が本願に含まれる。

先に論じた回路に加え、ベクトル処理検索器３３０は、時間捕捉部３３２を含むことができる。これを用いることによって、時間情報をシーケンス生成器３２１に提供することができる。例えば、捕捉された時間は、検索器がこれを基準にして相関付けを行う時間基準として機能することができる。ＣＤＭＡ２０００では、時間概念は全ての移動局間で一貫しているが、ＵＭＴＳでは、各移動局はそれ自身の独自の時間概念を有する。

図４ａを参照すると、本発明の好適な実施形態による、ベクトル処理検索器４００の一部におけるデータの流れとシーケンス生成器４５５が示されている。図４ａに示されているように、ベクトル処理検索器４００は、１２８個の独立した仮説上で動作し、各仮説に対し、１度に１６の相関付けを行うように構成されている。但し、ベクトル処理検索器４００は、わずかに調整することによって、異なる数の独立した仮説相関付け上で動作するように調整可能であることを注記されたい。６４個の独立した仮説（一度に１６）、６４個の独立した仮説（一度に８）、２５６個の独立した仮説（１度に１６）、２５６個の独立した仮説（１度に３２）、３２個の独立した仮説（１度に８個）等は、ベクトル処理検索器４００の可能性のあるたくさんの構成の内のほんの僅かの例であることを注記されたい。

ベクトル処理検索器４００は、メモリー４１５に特徴がある。メモリー４１５は、例えば、列４１６および４１７、行４１８および４１８の行列形式（行×列）に論理的に配列させることができる。１２８個の独立した仮説を処理し、各仮説に対し一度の１６の相関付けをするように構成されているので、メモリー４１５は８行×１６列の行列として論理的に構成することができる。メモリー４１５（８行×１６列の行列）の構成は、ベクトル処理検索器４００の設計に応じて変更可能であることは注記されたい。例えば、同時に行う相関付けの数が変わるか、独立した仮説の数が変わると、メモリー４１５の構成を異なったものにするようにとの変更が提案される。メモリー４１５内の各要素（例えば、行４１８と列４１６によってアドレス指定されたメモリー素子）を用いることによって、関連情報と一緒に仮説を格納することができる。また、メモリー素子を用いることによって、コヒーレントおよび非コヒーレント蓄積、コヒーレント値、（シーケンス生成器４５５によって生成された）仮説に対応するＰＮシーケンス等を格納することができる。メモリー４１５は、メモリー・コントローラ４２０を含むことができる。メモリー・コントローラ４２０は、メモリー４１５の読み取りおよびメモリー４１５への書き込みアクセスを制御するために使用可能である。メモリー・コントローラ４２０の設計は、本発明の技術分野の当業者には充分に理解されるものと考えられる。

メモリー４１５に結合されたカウンター４２２を用いることによって、メモリー４１５の中にインデックスを維持し、さらにアクセス対象のメモリーの列に対するポインターを維持することができる。カウンター４２２は仮説カウンター、列カウンター、加算カウンター、インデックス書き込みカウンター等の種々の値の数を維持することができる。一般に、カウンター４２２は、メモリー４１５の異なる部分の中にポインターおよびインデックスを維持し、仮説が相関付けられる適切な順序を維持する。

また、ベクトル処理検索器４００は、フリップフロップ４２５の第１バンクと、フリップフロップ４３０の第２バンクとを含むことができる。フリップフロップ４２５と４３０の２つのバンクが存在することによって、データの動きをクロックと同期させることができる。フリップフロップ４２５および４３０のバンクによって、仮説毎に別々のハードウエアを要求するのではなく、多数の仮説がハードウエアを共有することが可能になる。フリップフロップ４２５と４３０のバンクの別の用途は、パイプライン段を提供することである。フリップフロップ４２５の第１バンクの別の機能は、メモリー４１５に格納されたデータの流れをシーケンス生成器４５５の動作と同期させることである。要求されたＰＮシーケンスをシーケンス生成器が生成することができるようになるまで、メモリー４１５に格納されたデータの流れは、制限されなければならない。フリップフロップ４３０の第２バンクは、類似の機能を果たすことができるが、データの流れをディスプレッド部４３５の動作と同期させる。

ディスプレッド部４３５は、図４の中では機能形式で、複数のディスプレッド部（例えば、機能的ディスプレッド部４３６および４３７）として示されている。本発明の好適な実施形態によれば、クロック周波数において動作する単一のディスプレッド部で充分であり、各チップ期間（チップ・レートの逆、ＣＤＭＡ２０００に対しては１．２２８８ＭＨｚであり、ＵＭＴＳに対しては３．８４ＭＨｚ）においてディスプレッド部４３５は、相関付け対象の１６個の仮説の間で時間共有することができる。従って、８つチップ期間において、メモリー４１５の８つの列からのコンテンツはディスプレッド部４３５に与えられる。

加算部４４０を用いることによって相関付けを加算することができる。本発明の好適な実施形態によれば、加算部４４０は十分な数の加算部を有し、同時に行われる多数の相関付け加算を維持することができる。例えば、加算部４４０は、１２８個の独立した仮説、各仮説に対する１６の相関を一度に行うように構成されているので、一度に１６の相関を維持するように求めることができる。加算部４４０において行われる加算を用いることによって、ベクトル処理検索器４００は、コヒーレントおよび非コヒーレント蓄積することができる。

受け取ったシーケンス（ＩおよびＱサンプル）は、次にベクトル処理検索器４００に与えられる。本発明の好適な実施形態によれば、受け取ったシーケンスをオーバーサンプリングし、次に加算することができる。このオーバーサンプリングおよび加算は、ノイズ・フロア全体の改善に役立つことができる。例えば、受け取ったサンプルを４の因数（サンプラー４４５）によってオーバーサンプルすることができる。オーバーサンプリングによって、ＩおよびＱ値毎に４つのサンプルが得られる。２、８、１６等の他のオーバーサンプルング因数も用いることができることは注記されたい。４の因数によってオーバーサンプリングされた後、２つ（またはそれ以上）のサンプルをＩおよびＱ毎にサンプリングすると、単一のＩおよびＱ値が得られる。オーバーサンプリングおよび加算動作は、必ずしも必要な動作ではなく、ベクトル処理検索器４００または本発明の動作を変えることなく省略することが可能であることは注記されたい。

オーバーサンプルおよび加算した後に、ＩおよびＱサンプルを相関付け対象の仮説の各々と相関付けることができる。本発明の好適な実施形態によれば、ＩおよびＱサンプルの単一セット（各々の１６個のサンプル）を相関付け対象の１２８個の仮説の各々に対して相関付けることが可能である。

一続きの破線（４６０から４７２まで）を用いることによって、多数の独立した仮説の相関付けの際の、ベクトル処理検索器４００とシーケンス生成器４５５を通過するデータの流れを示すことができる。データは、メモリー４１５内のメモリー位置の各々から流れることができるが、明確さを維持するために、説明は単一のメモリー位置に集中することを注記されたい。また、（フリップフロップ４２５および４３０のバンクのような）フリップフロップを用いることによって、相関付け対象の異なる仮説間でのハードウエアの共有が可能となり、さらに種々のパイプライン段が可能となることを注記されたい。この説明では、種々のフリップフロップ間での仮説および他のデータの移動は省略する。

１つのメモリー位置（例えば、行４１８と列４１６においてアドレス指定されたメモリー位置“０”）に格納された仮説を、メモリー４１５から移動し、加算部４４０に与える。破線４６０および４６２はこの動きを示す。加算部４４０を用いることによって、仮説および他の情報をＰＮオフセットに変換することができる。シーケンス生成器４５５は、このＰＮオフセットを用いることによって所望のＰＮシーケンスを生成することができる。

第３の破線４６４は、加算部４４０からシーケンス生成器４５５に移動されるＰＮオフセットの動きを示すことができる。仮説がシーケンス生成器４５５に与えられた後、シーケンス生成器４５５は、指定されたＰＮシーケンスに対応するＰＮシーケンスを生成する。本発明の好適な実施形態によれば、シーケンス生成器４５５は、仮説毎に１６の値の長いＰＮシーケンスを生成する。

シーケンス生成器４５５によってＰＮシーケンスが生成された後、ＰＮシーケンスをディスプレッド部４３５に移動させることができる（破線４６６および４６８）。ディスプレッド部４３５において、ＰＮシーケンスを受け取ったＩおよびＱは相関付けられる。ディスプレッド部は、直交ディスプレッド（ＱＤＳ）と呼ばれるアルゴリズムを実行することを注記されたい。ＱＤＳは、本発明の技術分野の当業者には十分理解されるものと考えられる。

相関付け完了後、（第６の破線４７０が示すように）相関付けられた値を加算部４４０に戻し、コヒーレントおよび非コヒーレント蓄積値を計算することができる。最後に、蓄積値（コヒーレントおよび非コヒーレントの双方）を（第７の破線４７２が示すように）メモリー４１５に再度書き込み、結果処理装置（図示せず）が取り込む。先に論じたように、結果処理装置は異なる相関付けの結果を解析し、あらゆる相関付けの照合を判定することができる。類似の動作セットは、メモリー列４１６内の残りのメモリー位置に対して、且つメモリー４１５の残りに対しても行われる。

ここで図４ｂを参照すると、本発明の好適な実施形態によるベクトル処理検索器４００（図４ａ）が使用することができる仮説のベクトル４７５の一例を示す図が示されている。ベクトル４７５は、一連のインデックス４８０および仮説４８５を含むことができる。これらのインデックスは、仮説を列挙するため、および相関付け状態、相関付け結果、蓄積値等のようなその他の情報にアクセスするために用いることができる規準番号を提供するために用いることができる。

本発明の好適な実施形態によれば、ベクトル処理検索器を制御するために用いられるクロックは、チップ速度の１６倍である。ＣＤＭＡ２００の場合、チップ速度は１．２２８８Ｍｈｚであり、ＵＭＴＳの場合、チップ速度は３．８４Ｍｈｚである。これは、単一チップ期間と同等の時間においては、ベクトル処理検索器４００は全部で１６回計時されたことを意味している。高い周波数のクロックを用いることによって、ベクトル処理検索器４００はディスプレッド回路、コヒーレント蓄積回路、および非コヒーレント蓄積回路を時分割することができる。従って、単一のチップ・タイムでは、ベクトル処理検索器４００はメモリー４１５の単一列に格納された仮説の全てを相関付けることができる。１６倍のクロック増倍器は、設計者が相関付けたいと思った仮設の数に基づいたインプリメンテーション決定であること、さらに２倍、４倍、８倍等のクロック増倍器の他の値は本発明の好適な実施形態に対し多くの変化を要求することなく使用可能であることを注記されたい。

さらに、ＩおよびＱサンプルの１６チップを受け取るために、ベクトル処理動作の初期に、僅かの遅延がある場合がある。この遅延は２５６サイクル遅延（１６チップ＊１６サイクル／チップ）に対応することができる。但し、これは起動遅延であって、ベクトル処理検索器のスループットには何の影響も及ぼさないことを注記されたい。

ベクトル処理検索器４００に（連続処理に対する）ベクトル処理を用いることによって、チップ・タイムあたりの直交ディスプレッドの数を大幅に増加することができる。例えば、先に論じたベクトル処理検索器４００の設計では、１２８個の仮説を合計で６４チップ期間において相関付けることができる（１２８個の仮説を合計で６４チップ期間において相関付け、さらに蓄積することができるが、ベクトル処理検索器４００の中には４つ機能部があって、それぞれが独自に１２８個の仮説を全て処理することが効果的であるので、総時間は１６チップ／機能部＊４機能部＝６４チップである）。直列検索器は、１２８個の仮説全てを処理しようとすると、１２８チップが必要となり、これはチップあたり１個の仮説の割合である。

パイプライン方式は、プロセッサの性能改善を支援するためにプロセッサの設計においては、一般に用いられる技法である。パイプライン方式は、多数の機能部を用いる。これらの機能部は、各機能部がクロック・サイクル毎にビジーである（ｂｕｓｙ）ように、連続的にスケジュールに組み込むことができる。従って、パイプライン方式は、機能部毎に単一の作業を行わせて、残りの機能部を待機させるのでなく、作業を多数の機能部の作業に分割し、これによって機能部は、現在の作業が完了しないうちに次の作業にとりかかるように機能部をスケジュールに組み込むことによって機能部を絶えずビジーにさせる。例えば、１つの作業が４つの機能部を用い、各機能部は完了するまでに１クロックを要する場合、この指示が完了するのには４クロック・サイクルを要することになる。従って、かかる指示が１０個ある場合、１０個の指示が全て完了するには４０のクロック・サイクルが必要になる。しかしながら、パイプライン方式によれば、１０個の指示は、１３のクロック・サイクルで完了することができる。指示パイプライン方式は、本発明の技術分野の当業者には十分理解されるものと考えられる。

図５ａを参照すると、本発明の好適な実施形態によるパイプライン型ベクトル処理検索器５００を示す図が示されている。このパイプライン型ベクトル処理検索器５００は、本質的には、パイプライン方式を付け加えて性能のさらなる改善を支援する（ベクトル処理検索器４００（図４ａ）のような）ベクトル処理検索器と考えることができる。しかしながら、図５に示されたパイプライン型ベクトル処理検索器５００は、４つのパイプライン型の段を有し、パイプライン型の段の数および段の仕切りは、通常、回路の時間調整問題および動作クロック周波数に応じて変動する可能性がある。

段“０”と呼ばれ、ハイライト５０５として表示された間隔を包囲するパイプライン型ベクトル処理検索器５００の第１段は、コード・オフセット生成段と呼ぶことができる。コード・オフセット生成段では、仮説生成器５０９はメモリー５０７に格納された仮説を読み取る。仮説生成器５０９は、仮説からコード・オフセットおよびサンプリング・オフセットを生成することができる。仮説生成器５０９は加算点５１１から構築することができる。加算点５１１は、メモリー５０７から読み込まれた仮説を、時間スタンプ部５１３からの時間調整情報と結合する。

また、メモリー５０７は、仮説番号、記録番号等のようなパイプライン型ベクトル処理検索器５００の動作に関係する可能性のある他の情報を含むことができる。この情報は、レジスター・ファイル５１５から適切なレジスタ・セットを選択するために用いることができる選択部５１７に与えることができる。レジスター・ファイル５１５は、複数のレジスターとすることができ、その一部だけを単一のコンテクストにおいて見ることができる。単一のコンテキストにおいて見ることができるレジスターは、このコンテキストにおいて用いることができるレジスターのセット全体を表わし、レジスター・ファイルによって、実行中にレジスタ・コンテンツを切り換える必要なしに、コンテキスト毎に別々のレジスターが可能となる。

本発明の好適な実施形態によれば、仮説生成器５０９が単一チップ期間に２つ以上の仮説を生成することができるように、チップ速度よりも大きな速度で仮説生成器５０９を計時することができる。例えば、ベクトル処理検索器４００の説明時に用いたサンプルを再度参照すると、チップ・サイクル毎に１６個の独立した仮説を相関付けることができるように、ベクトル処理検索器４００はチップ期間よりも大きな１６の因数によって計時される。仮説生成器５０９を、パイプライン型ベクトル処理検索器５００が単一チップ・サイクルにおいて処理されると予想される独立した仮説の数に等しい速度で、計時することができる。

仮説生成器５０９の出力は、選択部５１７の出力を（フリップフロップ５２１に）格納するように、フリップフロップ５１９のバンクに格納することができる。仮説生成器５０９および選択部５１７の出力の記憶装置としての機能に加え、フリップフロップ５１９およびフリップフロップ５２１のバンクも用いることによって、パイプライン・クロックとの同期点が可能になる。

図５ａにおいては、段“１”と呼ばれ、ハイライト５２５が付けられた間隔として示されているパイプライン型ベクトル処理検索器５００の第２段を用いることによって、シーケンス生成器５２７は、仮説生成器５０９が作成した情報に対応するＰＮシーケンスを生成することが可能になる。シーケンス生成器５２７が生成したＰＮシーケンスは、フリップフロップ５２９の第２バンクに格納することができる。

図５ａにおいて、段“２”と呼ばれ、ハイライト５３８が付けられた間隔として示されているパイプライン型ベクトル処理検索器５００の第３段を用いることによって、所望の相関付けおよびコヒーレント蓄積を行うことができる。相関付けは、ディスプレッド部５３７において行うことができ、相関付け結果は加算点５４３において纏めて連続して加算され、相関付けのコヒーレント蓄積を行う。コヒーレント蓄積は、コヒーレント蓄積メモリー５４５に格納することができる。本発明の好適な実施形態によれば、ディスプレッド部５３７は（先に論じた）ＱＤＳと呼ばれるディスプレッド・アルゴリズムを実行する。

図５ａにおいては、段“３”と呼ばれ、ハイライト５５０が付けられた間隔として表示されているパイプライン型ベクトル処理検索器５００の第４段を用いることによって、非コヒーレント蓄積を行うことができる。先に論じたように、非コヒーレント蓄積は、位相情報を考慮しない相関付けの蓄積である。非コヒーレント蓄積においては、ＰＮシーケンスのＩおよびＱシーケンスとの相関付けは、第２加算点５５２における加算の前に２乗される。非コヒーレント蓄積の結果は、非コヒーレント蓄積メモリー５５４に格納することができる。

１２８個の独立した仮説の相関付けを、１度に１６行うことを可能にする検索器の例を再び参照すると、ベクトル処理検索器４００は６４チップ期間に１２８個の仮説（および蓄積）を完了することができる。パイプライン方式を付け加えることによって、パイプライン型ベクトル処理検索器５００は、１９チップ期間に、同じ１２８個の仮説相関付けと蓄積を完了することができる可能性がある（各独立した機能部は１２８個の仮説を処理するのに１６チップを要し、パイプライン方式はパイプライン段を満たすのに３チップ期間を必要とする）。

図５ｂを参照すると、本発明の好適な実施形態による４段のパイプラインを備えたパイプライン型ベクトル処理検索器のスケジューリングの一例を示す時空間図が示されている。図５ｂは、パイプライン型ベクトル処理検索器がＮベクトル上で動作している際の、パイプライン型ベクトル検索器の４段の各々を示す。各ベクトルは、１つ以上の独立した仮設を含むことができることを注記されたい。例えば、上記で論じた例では、各ベクトルは１６個の独立した仮設を含む。各ベクトルは、パイプライン内の４段のそれぞれによる処理を求め、段は直前の段が完了すると直ちに開始する。

ベクトル０（第１ベクトル）の場合、タイム・スロット１では、段０はビジーであるが、段１、２および３はアイドル（ｉｄｌｅ）である。タイム・スロット２では、段１はビジーであるが、段０、２および３はアイドルである。最後に、タイム・スロット４では、ベクトル０の処理の最後の段が始まる。タイム・スロット２では、段０はベクトル０の処理を完了したので、段０はアイドルとなることを注記されたい。従って、アイドリング削除を支援するためには、段０を処理ベクトル１に割り当てることができる。タイム・スロット２では、ベクトル０は段０および１によって既に処理されており、ベクトル１は段０によって既に処理されている。そのため、段０は処理ベクトル２に割り当てることができ、段１は処理ベクトル１に割り当てることができる。その他のベクトルが処理の必要がなくなるまで、これを続けることができる。故障処理のような更に高度なパイプライン方式を付け加えることによって、パイプライン型ベクトル処理検索器の性能をさらに改善することができることを注記されたい。

ここで図６を参照すると、本発明の好適な実施形態によるパイプライン型ベクトル処理検索器５００（図５ａ）の動作を制御するために使用可能なプロセス６００を示す流れ図が示されている。本発明の好適な実施形態によれば、プロセス６００は、（検索制御部３１９（図３）のような）検索制御部が始めた動作のシーケンスを表わすことができる。検索制御部３１９は、（メモリー５０７（図５ａ）のような）メモリーから仮説の第１ベクトルを読み取ることによってブロック６０５において開始することができる。

検索制御部３１９は、仮説の第１ベクトルを読み取ると、まずコード・オフセット生成段（段“０”（図５ａ））をスケジュールに組み込み、仮設のベクトルの仮説に基づいてコード・オフセットを生成することができる（ブロック６１０）。検索制御部３１９は、次に、段“１”におけるＰＮシーケンス生成（ブロック６１５）、段“２”における相関付けおよびコヒーレント蓄積（ブロック６２０および６２５）、さらに段“３”における非コヒーレント蓄積（ブロック６３０）のような、パイプライン型ベクトル処理検索器５００の次の段によって仮説の第１ベクトルの処理をスケジュールに組み込むことができる。

段“０”において、仮説の第１ベクトルの処理が一旦はじまると、検索制御部３１９はブロック６０５に戻って、仮設の第２ベクトルを取り込むことができる。検索制御部３１９は、次に、仮説の第１ベクトル処理を完了すると、段“０”をスケジュールに組み込んで、仮説の第２ベクトルの処理を始めることができる。このプロセス６００は、メモリー５０７に格納された仮説の全てのベクトルが読み出され、スケジュールに組み込まれ、さらに仮説が検証され、且つ結果が計算されるまで、繰り返し行うことができる。

ここで図７を参照すると、本発明の好適な実施形態による、パイプライン型ベクトル処理検索器７２２を備えたワイヤレス受信機７００を示すブロック図が示されている。ワイヤレス受信機７００には、アンテナ７０５が無線で受信した信号を受けとるアナログ前端７１０が含まれる。アナログ前端７１０を用いることによって、受信信号をろ過し、帯域外のノイズや干渉を除去し、さらに受信信号を等化、増幅して当該受信信号に処理等を施すための適切なパワーレベルにするのに役立つことができる。アナログ／ディジタル・コンバータ（ＡＤＣ）７１５は、アナログ信号をディジタル表現に変換する。

ＡＤＣ７１５によって生成されたディジタル符号は、次にディジタル信号処理部７２０に与えることができる。ディジタル信号処理部７２０は、ディジタル符号のエラー検出および補正、符号ストリームの復号化およびディスプレッド、符号ストリームのディインターリーブ（ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）およびディパンクチャ（ｄｅｐｕｎｃｔｕｒｉｎｇ）等の機能を担うことができる。また、ディジタル信号処理部には、パイプライン型ベクトル処理検索器７２２とこれに付属する検索コントローラ７２５が含まれ、ワイヤレス受信機７００の基地局との素早い同期を支援する。ディジタル信号プロセッサ（ＤＳＰ）７２７すなわち一般的処理要素は、ディジタル信号処理部７２０に求められるソフトウエアのタスクの多くを実行するために利用可能である。

メモリー７３０はディジタル信号処理部７２０に結合して、記憶装置を提供することができる。あるいは、メモリー７３０をディジタル信号処理部７２０の内部に設けるか、または多数のメモリーを備え、その各々をディジタル信号処理部７２０の別々の部分に結合させて必要な記憶装置を提供することが可能である。最後に、ディジタル・ビット・ストリームは、ディジタル信号処理部７２０によって生成することができ、ワイヤレス受信機７００に結合された回路および装置によって用いられることを予定している。ワイヤレス受信機７００に結合可能な回路および装置の例には、オーディオ・ビデオ回路、ディジタル・コンピュータと携帯用情報端末、マルチメディア装置、データおよび情報ネットワーク等が含まれる。

本発明およびその利点を詳細に説明してきたが、添付の特許請求の範囲に規定した本発明の精神および範囲から逸脱することなく、種々の修正、置換および変更が本願において可能であることは理解されてしかるべきである。

さらに、本出願の範囲は、本明細書に記述された工程、機械、製造、物体の組立、手段、方法およびステップに関する特定の実施形態に限定することを意図したものではない。当業者は、本発明の開示内容から直ちに認めるであろうが、本願に記述された実施形態の対応物とほぼ同じ機能を果たす、またはほぼ同じ結果を実現する工程、機械、製造、物体の組立、手段、方法またはステップは、現在存在するまたは後日開発されるものであれ、本発明によって利用可能である。従って、添付の特許請求の範囲は、かかる工程、機械、製造、物体の組立、手段、方法またはステップの範囲の中に含まれることを意図するものである。

図１は、ワイヤレス通信システムの一例の図である。 図２は、従来技術の検索器の図である。 図３は、本発明の好適な実施形態によるベクトル処理検索器を備えたワイヤレス受信機の部分の図である。 図４ａは、本発明の好適な実施形態によるベクトル処理検索器におけるデータ・フロー図である。 図４ｂは、本発明の好適な実施形態による仮説のベクトルの一例の図である。 図５ａは、本発明の好適な実施形態によるパイプライン型ベクトル処理検索器の図である。 図５ｂは、本発明の好適な実施形態によるパイプライン型ベクトル処理におけるパイプライン段の実現可能なスケジューリングの時間距離図である。 図６は、本発明の好適な実施形態によるパイプライン型ベクトル処理器の動作を制御するために用いることができるプロセスの図である。 図７は、本発明の好適な実施形態によるパイプライン型ベクトル処理器を備えたワイヤレス装置の図である。

Claims (10)

1. 方法であって、
   仮説のベクトルを受け取るステップと、
   前記仮説のベクトルの仮説毎に擬似乱数（ＰＮ）シーケンスを生成するステップと
   受け取ったシーケンスを各ＰＮシーケンスと相関付けるステップと、
   前記シーケンス毎の相関付け結果を蓄積するステップと、
   を含む前記方法。
2. 請求項１記載の方法であって、さらに、前記受領後、仮説毎のコード・オフセットを判定するステップを含む前記方法。
3. 請求項１または２に記載の方法において、前記受け取ったシーケンスは、前記シーケンスが生成されている間に受け取とられる前記方法。
4. 請求項１、２または３に記載の方法において、複数の仮説のベクトルはメモリーに格納され、前記方法は全ての仮説のベクトルが相関付けられ、さらに蓄積されるまで反復される前記方法。
5. 検索器であって、
   サンプル入力に結合されたベクトル・ディスプレッダであって、複数の擬似乱数（ＰＮ）シーケンスを前記サンプル入力において得られた受信シーケンスと相関づけるベクトル・ディスプレッダと、
   前記ベクトル・ディスプレッダに結合されたベクトル・アキュムレータであって、前記ディスプレッダにおいて行われた相関付けをコヒーレントおよび非コヒーレント蓄積する回路を含むベクトル・アキュムレータと、
   前記ベクトル・アキュムレータに結合された結果処理装置であって、前記ベクトル・アキュムレータが行った蓄積を検索して、成功した相関付けを探し出す結果処理装置と、
   を含む前記検索器。
6. 請求項５記載の検索において、前記ベクトル・ディスプレッダにおいて相関付けられた各シーケンスは異なり、前記受け取った同じシーケンスと相関付けられる前記検索器。
7. 請求項５記載の検索器において、前記受け取ったシーケンスの単一の値と同等の時間期間内に、Ｎ回の相関付けが前記ベクトル・ディスプレッダによって行われ、さらにＮ回の蓄積が前記ベクトル・アキュムレータによって行われることができるように、前記検索器はＮの因数によってロックアップされ、Ｎは整数値である前記検索器。
8. 請求項５記載の検索器において、前記受け取ったシーケンスは最初に無線で送信機によって送信され、さらに前記ベクトル・ディスプレッダは、前記受け取ったシーケンスが送信された際前記受け取ったシーケンスに適用された符号拡散およびアンテナ・ダイバーシチの影響を取り除く回路を更に含む前記検索器。
9. ワイヤレス受信機であって、
   アンテナに結合されたアンテナ前端であって、前記アンテナによって得られた受信信号を濾過且つ増幅する回路を含んだアンテナ前端と、
   アナログ／ディジタル・コンバーター（ＡＤＣ）であって、前記アナログ前端によって得られたアナログ信号をディジタル符号ストリームに変換するＡＤＣと、
   前記ＡＤＣに結合されたディジタル信号処理部であって、前記ワイヤレス受信機を通信ネットワークと同期させる回路を含んだディジタル信号処理部と、
   を含む前記ワイヤレス受信機。
10. 請求項９記載のワイヤレス受信機において、前記ディジタル信号処理部は、
    サンプル入力に結合された検索器であって、
    サンプル入力に結合されたベクトル・ディスプレッダであって、複数の擬似乱数（ＰＮ）シーケンスを前記サンプル入力において得られた前記受信シーケンスと相関づける、ベクトル・ディスプレッダと、
    前記ベクトル・ディスプレッダに結合されたベクトル・アキュムレータであって、前記ディスプレッダにおいて行われた相関付けをコヒーレントおよび非コヒーレント蓄積する回路を含むベクトル・アキュムレータと、
    前記ベクトル・アキュムレータに結合された結果処理装置であって、前記ベクトル・アキュムレータによって行われた蓄積を検索し、成功した相関付けを探し出す回路を含んだ結果処理装置と、
    を含んだ前記検索器と、
    前記検索器に結合された検索器コントローラであって、ＰＮシーケンスを生成して、前記検索器の動作をスケジュールに組み込む回路を含む検索器コントローラと、
    前記検索器に結合されたメモリーであって、仮説のベクトルを保持するメモリーと、
    を備えた前記ワイヤレス受信機。

Images