JP2006339585A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2006339585A
JP2006339585A JP2005165561A JP2005165561A JP2006339585A JP 2006339585 A JP2006339585 A JP 2006339585A JP 2005165561 A JP2005165561 A JP 2005165561A JP 2005165561 A JP2005165561 A JP 2005165561A JP 2006339585 A JP2006339585 A JP 2006339585A
Authority
JP
Japan
Prior art keywords
circuit
output
power supply
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005165561A
Other languages
English (en)
Other versions
JP4845427B2 (ja
Inventor
Yasuzumi Hirao
康純 平尾
Masaru Numano
優 沼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005165561A priority Critical patent/JP4845427B2/ja
Priority to US11/447,010 priority patent/US7499298B2/en
Publication of JP2006339585A publication Critical patent/JP2006339585A/ja
Application granted granted Critical
Publication of JP4845427B2 publication Critical patent/JP4845427B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081Power supply means, e.g. to the switch driver

Abstract

【課題】 供給電源Vccが十分上昇していない状態では出力端子に誤動作出力を出さないことを可能とする半導体集積回路を提供する。
【解決手段】 供給電圧によって制御される電源回路1と、電源回路の出力に接続された電圧−電流変換装置(Q1)と、前記電圧−電流変換回路の出力に接続された電流−電圧変換装置1と、前記電流−電圧変換回路の出力に接続された定電圧ライン3と、出力回路5の出力端子6と、前記定電圧ラインの電位と前記電源回路からの出力信号を受けて前記出力端子の電位を制御し、前記定電圧ラインの電位の上昇が不十分又は前記電源電圧が定常状態でないときに前記出力端子後段に接続された素子を動作させない状態にする保護回路12を備えている。供給電源Vccが急峻に立ち上がり、回路の動作開始の順番が崩れたとしても誤動作波形を出させないようにする。
【選択図】 図1

Description

本発明は、定電圧ラインを有する半導体集積回路に関するものである。
従来駆動用などに用いる半導体集積回路は、外部供給電源Vccが電圧Vccth以上のときに定常状態になる電源回路と、その電源回路の出力を受けて電流に変換するトランジスタと、トランジスタからの電流を受けて電圧に変換する、例えば、抵抗等の電流−電圧変換器と、電流−電圧変換器の出力を受けて定電圧ラインの電位を固定するNPNトランジスタと、この定電圧ラインを電圧供給ラインとする小信号回路、小信号回路の後段に接続された出力回路を有する。この出力回路の出力端子は、この端子に接続されたパワー素子を駆動する。
特許文献1に記載された従来技術では、圧電素子の温度上昇による消費電流の増加を防止し、素子の破壊や電源の大型化を防止することのできる駆動装置が記載されている。電源と駆動回路部との間に電流制限回路部とコンデンサとを備える供給電流安定化回路部を設けることを特徴としている。
特開2004−056914号公報
本発明は、供給電源Vccが十分上昇していない状態では出力端子に誤動作出力を出さないことを可能とする半導体集積回路を提供する。
本発明の半導体集積回路の一態様は、供給電圧によって制御される電源回路と、前記電源回路の出力に接続された電圧−電流変換装置と、前記電圧−電流変換回路の出力端子に接続された電流−電圧変換装置と、前記電流−電圧変換回路の出力端子に接続された定電圧ラインと、出力端子を有する出力回路と、前記定電圧ラインの電位と前記電源回路からの出力信号を受けて前記出力端子の電位を制御し、前記定電圧ラインの電位の上昇が不十分又は前記電源電圧が定常状態でないときに前記出力端子後段に接続された素子を動作させない状態にする保護回路とを備えたことを特徴としている。
本発明は、供給電源Vccが十分上昇していない状態では出力端子に誤動作出力を出さないことができる半導体集積回路を提供することができる。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図1及び図6を参照して実施例1を説明する。
図1は、この実施例の半導体集積回路100の回路図であり、パワー素子16を駆動する駆動ICとして用いられる。図6は、半導体集積回路100に用いられる保護回路の例である。
この実施例の半導体集積回路100は、外部供給電源Vcc7が電圧Vccth以上のときに定常状態になる電源回路1と、その電源回路1の出力を受けて電流に変換をする電圧−電流変換装置であるトランジスタQ1と、トランジスタQ1からの電流を受けて電圧に変換する、例えば、抵抗等の電流−電圧変換器2と、前記電流−電圧変換回路の出力端子に接続された定電圧ライン3と、定電圧ライン3に接続され、その電流−電圧変換装置2の出力を受けて定電圧ライン3の電位を固定するNPNトランジスタQ2と、出力端子6を有する出力回路5と、定電圧ライン3の電位と電源回路1からの出力信号9を受けて出力端子6の電位を制御し、定電圧ライン3の電位の上昇が不十分又は電源回路1が定常状態でないときに出力端子6後段に接続された素子16を動作させない状態にする保護回路12とを備えている。
外部供給電源Vcc7は、電源供給ライン15を介して電源回路1に供給される。トランジスタQ1は、ここではLPNPトランジスタを使用し、ベースが電源回路1に接続され、エミッタが電源供給ライン15に接続され、コレクタが電流−電圧変換装置2に接続される。トランジスタQ2は、ベースがトランジスタQ1のコレクタに接続され、エミッタが定電圧ライン3に接続され、コレクタが電源供給ライン15に接続される。容量C1は、一端がトランジスタQ1のベースに接続され、他端が接地されている。小信号回路4は、定電圧ライン3に接続され、出力回路5に電圧が供給される。この小信号回路4には通常電源回路1の出力が入力され、電源回路1からの信号が無い限り正常動作しない。小信号回路4の後段には出力回路5が接続される。この出力回路5の出力は出力端子6に接続される。
そして、出力端子6後段は、この実施例の半導体集積回路100が駆動用ICとして用いる場合に、被駆動素子であるパワー素子16などに接続される。保護回路12は、この半導体集積回路100を動作させる信号の入力によって、出力回路の出力を制御する回路であって、例えば、図6に示す様に、NPNトランジスタ又はNchMOSトランジスタで構成されている。電源回路1がまだ立ち上がっていない場合、電源回路1の出力信号9はLで、保護回路12の出力信号11はHであり、出力回路5の出力端子6は出力しない。これに対して、電源回路1が安定して動作している場合、電源回路1の出力信号9はHで、保護回路12の出力信号11はLであり、したがって出力回路5の出力端子6は出力する。
この半導体集積回路100では、トランジスタQ1のベース端子に寄生容量に並列に容量C1が接続されている。また電源回路1の出力信号9及び定電圧ライン3のモニタ信号10が入力される保護回路12が設けられている。保護回路12の出力信号は、出力回路5に入力される。
従来の半導体集積回路では、トランジスタQ1のベース端子には寄生容量としてしか容量成分は存在しないが、この実施例ではベース端子に容量C1を寄生容量に並列に接続することにより、供給電源Vcc7の変化時に変位電流I1が流れこむ状態をつくり出している。この変位電流I1はQ1がLPNPの場合hFE倍されて、I2となって電流−電圧変換器2に流れ込み、ついには定電圧ライン3の電位を上昇させる。定電圧ライン3の上昇電位が小信号回路4のトランジスタのVth又はVBE以上の場合、定電圧ライン3より電位を供給されている小信号回路4は動作状態となる。定電圧ライン3の上昇電位(V3)は以下の計算式で表わされる。
例えば、電流−電圧変換器2を抵抗(R)とした場合、以下の通りとなる。
V3=(dVcc/dt)*(Cpara+C1)*hFE*R−VBE・・・(1)
容量C1の追加により定電圧ラインの電位を確実に上昇させ、保護回路12を動作可能な状態にする。その条件は,次式で与えられる。保護回路12が動作する供給電圧のスレッショルドをVth1とすると、
V3>Vth1 ・・・(2)
(1)式より
C1>(Vth1+VBE)/ (hFE*R)*1/(dVcc/dt)−Cpara
・・・(3)
保護回路12を確実に動作させる条件は(3)式で与えられる。寄生容量Cparaが測定困難な場合は以下の(4)式の条件を満たす容量C1を用いる。このように容量C1を設定すれば良い。
C1>(Vth1+VBE)/ (hFE*R)*1/(dVcc/dt)
・・・(4)
保護回路12は、電源回路1の出力信号9及び定電圧ライン3のモニタ信号10を入力信号とし、この2つの入力信号の状態により出力信号11を変化させる回路となっている。
また保護回路12の出力信号11は、出力回路5の入力信号となっており、この信号により出力端子6より出力電位を出す/出さないの制御を行う。
電源回路1の出力信号9は、電源回路1が定常状態になったことを示す信号、また定電圧ライン3のモニタ信号10は、定電圧ライン3が上昇したことを示す信号となっており、保護回路12は、電源回路1の定常状態及び定電圧ライン3の少なくとも小信号回路4が安定動作するのに十分に上昇した電圧信号V3thが入力されるまで出力回路5の出力端子6をその後段のパワー素子16を誤動作させないよう電位を固定する制御信号を出す。逆に、電源回路1が定常状態となり、定電圧ライン3がV3th以上に上昇すると、入力端子8の入力信号に合わせて出力端子6より信号を出す。
これにより供給電圧Vcc7が急峻に上昇し、且つVccth以下(電源回路1が未動作状態)の場合、保護回路12の機能により出力端子6より出力電位は出ず、よって誤動作出力をすることを防ぐことができ、また電源回路1が定常状態になり、定電圧ライン3がV3th以上に上昇した時点で出力回路5を通常動作状態にすることができる。
容量C1は、(3)式の条件を満たす容量でも(4)式の条件を満たす容量でも良い。
次に、図2を参照して実施例2を説明する。
図2は、この実施例の半導体集積回路の回路図である。この半導体集積回路200は、抵抗13を有することに特徴が有り、それ以外の構成は実施例1のものと同じである。抵抗13は、電源供給ライン15とトランジスタQ1のエミッタ端子との間に挿入されている。そして、この抵抗13と容量C1(寄生容量も含む)との時定数で定電圧ライン3の上昇がきまる。したがって、抵抗13の値を調整することにより適切な定電圧ライン3の上昇を調整することができる。
以上の通り、供給電圧Vcc7が急峻に上昇し、且つVccth以下(電源回路1が未動作状態)の場合、保護回路12の機能により出力端子6より出力電位は出ず、よって誤動作出力をすることを防ぐことができ、また電源回路1が定常状態になり定電圧ライン3がV3th以上に上昇した時点で出力回路5を通常動作状態にすることができる。
次に、図3を参照して実施例3を説明する。
図3は、この実施例の半導体集積回路の回路図である。この半導体集積回路300は、トランジスタQ1のベース端子の容量C1を外した形で構成されていること及び電流−電圧変換器2aをツエナーダイオード1段とすることに特徴が有る。それ以外の構成は実施例1のものと同じである。実施例1ではトランジスタQ1のベース端子の容量C1を接続することで定電圧ライン3の電位を上昇させたが、例えば、電流−電圧変換器2aをツエナーダイオード1段とすれば、定電圧ライン3の立ち上がりは供給電源Vcc7の少しの上昇で十分電位を上昇させることができるので容量C1の省略を可能にすることができ、且つ実施例1と同様の効果を上げることができる。
以上の通り、供給電圧Vcc7が急峻に上昇し、且つVccth以下(電源回路1が未動作状態)の場合、保護回路12の機能により出力端子6より出力電位は出ず、よって誤動作出力をすることを防ぐことができ、また電源回路1が定常状態になり定電圧ライン3がV3th以上に上昇した時点で出力回路5を通常動作状態にすることができる。
次に、図4を参照して実施例4を説明する。
図4は、この実施例の半導体集積回路の回路図である。この半導体集積回路400は、クランプ回路14を有することに特徴が有り、それ以外の構成は実施例1のものと同じである。クランプ回路14は、定電圧ライン3下に挿入される。
クランプ回路は、ある一定以上の電位(即ち、クランプ電圧)がかかった場合に導通状態となる回路であり、この回路をある定電圧ライン下に挿入し、クランプ電圧を定電圧ライン下にある素子の耐圧に相当する電位に設定することで定電圧ラインにクランプ電圧に相当する電圧がかかった場合、クランプ回路が導通し、定電圧ライン下にある素子を破壊から守ることができる。
この実施例の半導体集積回路は、クランプ回路14のこの機能を使用することで、トランジスタQ1のベース端子の容量C1により発生する定電圧ライン3の電位の上昇を定電圧ライン3下にある素子の耐圧以下に抑えることを可能としている。クランプ回路14により定電圧の電位を耐圧以下に抑えることができ、素子の破壊を防ぐことを可能とする。
以上の通り、供給電圧Vcc7が急峻に上昇し、且つVccth以下(電源回路1が未動作状態)の場合、保護回路12の機能により出力端子6より出力電位は出ず、よって誤動作出力をすることを防ぐことができ、また電源回路1が定常状態になり定電圧ライン3がV3th以上に上昇した時点で出力回路5を通常動作状態にすることができる。
次に、図5を参照して実施例5を説明する。
図5は、この実施例の半導体集積回路の回路図である。この半導体集積回路は、トランジスタQ1のベース端子の容量C1を外した形で構成されていること及びクランプ回路14を有することに特徴が有る。それ以外の構成は実施例1のものと同じである。この実施例では追加の容量C1を用いないでVth、VBE以上の定電圧ラインの上昇になる場合には寄生容量のみで十分である。
この実施例の半導体集積回路500は、クランプ回路14を使用することで、定電圧ライン3の電位の上昇を定電圧ライン3下にある素子の耐圧以下に抑えることを可能としている。クランプ回路14により定電圧の電位を耐圧以下に抑えることができ、素子の破壊を防ぐことを可能とする。
以上の通り、供給電圧Vcc7が急峻に上昇し、且つVccth以下(電源回路1が未動作状態)の場合、保護回路12の機能により出力端子6より出力電位は出ず、よって誤動作出力をすることを防ぐことができ、また電源回路1が定常状態になり定電圧ライン3がV3th以上に上昇した時点で出力回路5を通常動作状態にすることができる。
前述した従来の半導体集積回路は、供給電源Vccの出力が0Vより徐々に上昇し、その出力が電源回路が定常状態になる供給電源Vccのスレッショルド電圧Vccthを越えたとき電源回路が安定化して、トランジスタQ1(図1参照)、電流−電圧変換器、トランジスタQ2(図2参照)が動作をはじめて定電圧ラインを一定電位にする。ついで小信号回路が動作を開始安定化し、最後に出力回路が動作を開始安定化する。つまり電源回路、定電圧ライン、小信号回路、出力回路の順に動作を開始し、最終的には駆動ICの出力端子の電位は固定する。それまでは出力端子の電位は、パワー素子のスレショルド電圧、例えば、パワーMOSトランジスタでは5Vを越えてはならない。越えるとパワーMOSトランジスタ以降を破壊することがある。
ところが供給電源Vccが0Vより急峻に上昇する場合、動作開始の順番が崩れ駆動ICの出力端子をVth以上にする可能性が生じる。その模様を説明する。
電源回路の出力ライン又はトランジスタQ1のベース端子には寄生容量が存在し供給電源Vccの変化により変位電流I1(図1参照)が流れる。トランジスタQ1がLPNPトランジスタの場合、変位電流I1は、hFE倍されて変位電流I2(図1参照)となって電流−電圧変換器に流れ込む。そして、ついには定電圧ラインの電位を上昇させる。このとき、供給電源VccがVccth以下の場合は、電源回路は動作しておらず、従って小信号回路へ至る信号は小信号回路を安定にしていない。ところが定電圧ラインがある程度以上、例えばVBE又はVth以上上昇すると小信号回路内部の各ノードはそれぞれある電位をもつ、同じく小信号回路の出力もある電位をもつ。その電位が出力回路の出力、つまりは駆動ICの出力端子の電位をVth以上にする信号であるなら、電源回路、小信号回路がまだ安定していないのでこれは誤動作となる。そして、後段のパワー素子のバイアス状態によってはパワー素子以降を破壊することがある。
これに対して、本発明では、供給電圧が急峻に上昇し、且つ電源回路が未動作状態の場合、保護回路の機能により出力端子より出力電位は出ないので誤動作出力を防ぐことができ、このような問題が発生し難い。
本発明の半導体集積回路は、駆動ICとして、フォトカプラの受光集積装置に使用されることが可能である。
本発明の一実施例である実施例1の半導体集積回路の回路図。 本発明の一実施例である実施例2の半導体集積回路の回路図。 本発明の一実施例である実施例3の半導体集積回路の回路図。 本発明の一実施例である実施例4の半導体集積回路の回路図。 本発明の一実施例である実施例5の半導体集積回路の回路図。 図1乃至図5の半導体集積回路に使用される保護回路を示す回路図。
符号の説明
1・・・電源回路
2・・・電流―電圧変換器
3・・・定電圧ライン
4・・・小信号回路
5・・・出力回路
6・・・出力端子
7・・・供給電源Vcc
8・・・小信号回路入力端子
9・・・電源回路の出力信号
10・・・定電圧ラインのモニタ信号
11・・保護回路の出力信号
12・・・保護回路
13・・・抵抗
14・・・クランプ回路
15・・・電源供給ライン
16・・・パワー素子
100〜500・・・半導体集積回路
Q1・・・電圧―電流変換器(バイポーラ・トランジスタ)
Q2・・・バイポーラ・トランジスタ

Claims (5)

  1. 供給電圧によって制御される電源回路と、
    前記電源回路の出力に接続された電圧−電流変換装置と、
    前記電圧−電流変換回路の出力端子に接続された電流−電圧変換装置と、
    前記電流−電圧変換回路の出力端子に接続された定電圧ラインと、
    出力端子を有する出力回路と、
    前記定電圧ラインの電位と前記電源回路からの出力信号を受けて前記出力端子の電位を制御し、前記定電圧ラインの電位の上昇が不十分又は前記電源電圧が定常状態でないときに前記出力端子後段に接続された素子を動作させない状態にする保護回路とを備えたことを特徴とする半導体集積回路。
  2. 前記電流−電圧変換装置は、ツェナー・ダイオードであることを特徴とする請求項1に記載の半導体集積回路。
  3. 前記定電圧ラインと前記保護回路の間にクランプ回路を接続することを特徴とする請求項1又は請求項2に記載の半導体集積回路。
  4. 前記電圧−電流変換装置は、PNPトランジスタから構成され、前記トランジスタのエミッタと前記電源回路の出力には抵抗が接続されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体集積回路。
  5. 前記電圧−電流変換装置は、PNPトランジスタから構成され、前記トランジスタのベースには容量が前記トランジスタの寄生容量に並列に接続されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体集積回路。



JP2005165561A 2005-06-06 2005-06-06 半導体集積回路 Active JP4845427B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005165561A JP4845427B2 (ja) 2005-06-06 2005-06-06 半導体集積回路
US11/447,010 US7499298B2 (en) 2005-06-06 2006-06-06 Semiconductor integrated circuit and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005165561A JP4845427B2 (ja) 2005-06-06 2005-06-06 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2006339585A true JP2006339585A (ja) 2006-12-14
JP4845427B2 JP4845427B2 (ja) 2011-12-28

Family

ID=37493532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005165561A Active JP4845427B2 (ja) 2005-06-06 2005-06-06 半導体集積回路

Country Status (2)

Country Link
US (1) US7499298B2 (ja)
JP (1) JP4845427B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085542A1 (en) * 2007-09-27 2009-04-02 Kabushiki Kaisha Toshiba Drive system for power semiconductor device
CN104953859B (zh) * 2015-07-06 2019-03-22 安徽省东科半导体有限公司 一种同步二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313553A (ja) * 2000-04-28 2001-11-09 Denso Corp 負荷駆動回路
JP2002009602A (ja) * 2000-06-22 2002-01-11 Denso Corp 負荷駆動回路
JP2003015748A (ja) * 2001-06-28 2003-01-17 Nec Wireless Networks Ltd 定電圧回路
JP2003316455A (ja) * 2002-04-19 2003-11-07 Denso Corp 負荷駆動用半導体装置
JP2004056914A (ja) * 2002-07-19 2004-02-19 Minolta Co Ltd 駆動装置、その駆動装置を備えるレンズユニット及び撮影装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319362B2 (ja) * 2001-07-12 2009-08-26 三菱電機株式会社 逆レベルシフト回路およびパワー用半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313553A (ja) * 2000-04-28 2001-11-09 Denso Corp 負荷駆動回路
JP2002009602A (ja) * 2000-06-22 2002-01-11 Denso Corp 負荷駆動回路
JP2003015748A (ja) * 2001-06-28 2003-01-17 Nec Wireless Networks Ltd 定電圧回路
JP2003316455A (ja) * 2002-04-19 2003-11-07 Denso Corp 負荷駆動用半導体装置
JP2004056914A (ja) * 2002-07-19 2004-02-19 Minolta Co Ltd 駆動装置、その駆動装置を備えるレンズユニット及び撮影装置

Also Published As

Publication number Publication date
US7499298B2 (en) 2009-03-03
US20060273801A1 (en) 2006-12-07
JP4845427B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4765858B2 (ja) 温度検出装置
JP5217544B2 (ja) スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法
JP2008042230A (ja) 負荷駆動回路、および保護方法
US8400185B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP4225630B2 (ja) 電圧発生回路
JP2008123276A (ja) 定電圧出力回路
JP4845427B2 (ja) 半導体集積回路
JP2010246294A (ja) 電源回路および電子機器
JP4614750B2 (ja) レギュレータ
JP2012009651A (ja) 電流駆動装置
JP2006245154A (ja) 半導体集積回路装置
JP2009302367A (ja) 半導体素子の静電保護回路
US20120293898A1 (en) Thermal Cutoff Circuit
JP2007265336A (ja) 基準電源電圧回路
JP5433510B2 (ja) 電源電圧監視回路
JP2008067292A (ja) 過熱遮断回路
JP2005208968A (ja) 起動回路及び電源レギュレータ
JP2005237028A (ja) 負荷駆動装置
JP2006039812A (ja) 直流安定化電源回路
JP2007143254A (ja) 過電圧保護回路
JP3864906B2 (ja) 電源回路
KR101528136B1 (ko) 공정 변화에 강인한 과열 방지 회로
JP2003078362A (ja) 電力用半導体装置
JP2023128441A (ja) スイッチング回路
JP2003162336A (ja) 直流安定化電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4845427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3