JP2006339231A - Circuit arrangement and its manufacturing method - Google Patents

Circuit arrangement and its manufacturing method Download PDF

Info

Publication number
JP2006339231A
JP2006339231A JP2005159163A JP2005159163A JP2006339231A JP 2006339231 A JP2006339231 A JP 2006339231A JP 2005159163 A JP2005159163 A JP 2005159163A JP 2005159163 A JP2005159163 A JP 2005159163A JP 2006339231 A JP2006339231 A JP 2006339231A
Authority
JP
Japan
Prior art keywords
circuit board
lead
circuit
conductive pattern
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005159163A
Other languages
Japanese (ja)
Other versions
JP4676252B2 (en
Inventor
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005159163A priority Critical patent/JP4676252B2/en
Publication of JP2006339231A publication Critical patent/JP2006339231A/en
Application granted granted Critical
Publication of JP4676252B2 publication Critical patent/JP4676252B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit arrangement and its manufacturing method in which moisture resistance is improved and many pads can be formed on a circuit board. <P>SOLUTION: A first insulating layer 12A is formed on the surface of a rectangular circuit board 11, and a conductive pattern 13 of a predetermined shape is formed on the surface of the first insulating layer 12A. Further, a semiconductor element 15A and a chip element 15B are electrically connected to the conductive pattern 13 via a solder and conductive paste. The conductive pattern 13, semiconductor element 15A, and chip element 15B formed on the surface of the circuit board 11 are covered with sealing resin 14. Further, a pad 13A and a lead 25 on the circuit board 11 are connected with each other via a metal wire 17. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面に導電パターンおよび回路素子から成る電気回路が形成された回路装置およびその製造方法に関するものである。   The present invention relates to a circuit device and a method for manufacturing the circuit device, and more particularly to a circuit device in which an electric circuit including a conductive pattern and a circuit element is formed on the surface of a circuit board, and a method for manufacturing the circuit device.

図１０を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。絶縁層１０２の表面には、導電パターン１０３の所望の箇所に回路素子１０５が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子およびチップ素子が、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。   A configuration of a conventional hybrid integrated circuit device 100 will be described with reference to FIG. 10 (see Patent Document 1 below). A conductive pattern 103 is formed on the surface of the rectangular substrate 101 through an insulating layer 102. On the surface of the insulating layer 102, a circuit element 105 is fixed to a desired portion of the conductive pattern 103 to form a predetermined electric circuit. Here, a semiconductor element and a chip element are connected to the conductive pattern 103 as circuit elements. The lead 104 is connected to a pad 109 made of a conductive pattern 103 formed in the peripheral portion of the substrate 101 and functions as an external terminal. The sealing resin 108 has a function of sealing an electric circuit formed on the surface of the substrate 101.

封止樹脂１０８の構造は、２通りの構造がある。第１の構造は、基板１０１の裏面を露出させて封止樹脂１０８を形成する方法である。この構造によると、外部に露出する基板１０１を介して、良好な放熱を行うことができる。第２の構造は、基板１０１の裏面を含めて全体が被覆されるように封止樹脂１０８を形成する方法である。この構造によると、基板１０１の耐圧性および耐湿性を確保することができる。この図では、基板１０１の裏面も含めて全体を封止している。基板１０１の裏面を被覆する部分の封止樹脂１０８の厚みは、例えば０．５ｍｍ程度である。特に、基板１０１が接地電位に接続される場合は、上述した第２の構造が適用され、基板１０１は外部と絶縁される。
特開平５−１０２６４５号公報 There are two types of structures of the sealing resin 108. The first structure is a method of forming the sealing resin 108 by exposing the back surface of the substrate 101. According to this structure, good heat radiation can be performed through the substrate 101 exposed to the outside. The second structure is a method of forming the sealing resin 108 so that the entire surface including the back surface of the substrate 101 is covered. According to this structure, the pressure resistance and moisture resistance of the substrate 101 can be ensured. In this figure, the entire substrate 101 including the back surface is sealed. The thickness of the sealing resin 108 that covers the back surface of the substrate 101 is, for example, about 0.5 mm. In particular, when the substrate 101 is connected to the ground potential, the above-described second structure is applied, and the substrate 101 is insulated from the outside.
JP-A-5-102645

しかしながら、基板１０１の裏面が被覆されるように封止樹脂１０８が形成された場合、基板１０１の裏面を被覆する封止樹脂１０８の熱伝導率が悪いために、装置全体の放熱性が低下する問題があった。   However, when the sealing resin 108 is formed so as to cover the back surface of the substrate 101, the heat dissipation of the entire apparatus is reduced because the thermal conductivity of the sealing resin 108 covering the back surface of the substrate 101 is poor. There was a problem.

また、基板１０１の裏面を被覆する封止樹脂１０８の厚み（Ｔ５）を薄く形成すると、放熱性の向上が期待される。しかしながら、封止樹脂１０８の厚みＴ５を０．５ｍｍ以下に設定すると、射出成形により封止樹脂１０８を形成するモールド工程にて、基板１０１の裏面に樹脂が行き渡らない問題があった。   Further, if the thickness (T5) of the sealing resin 108 that covers the back surface of the substrate 101 is reduced, an improvement in heat dissipation is expected. However, when the thickness T5 of the sealing resin 108 is set to 0.5 mm or less, there is a problem that the resin does not spread over the back surface of the substrate 101 in the molding process of forming the sealing resin 108 by injection molding.

更に、放熱性を向上させるために基板１０１の裏面を外部に露出させると、基板１０１が接する放熱フィンとの絶縁性を確保できない問題があった。また、基板１０１と封止樹脂１０８との接続強度を低下させる問題もあった。更には、基板１０１の側面と封止樹脂１０８との界面を介して、内部に水分が浸入してしまう問題があった。   Furthermore, if the back surface of the substrate 101 is exposed to the outside in order to improve heat dissipation, there is a problem that it is not possible to ensure insulation from the heat dissipation fins in contact with the substrate 101. There is also a problem of reducing the connection strength between the substrate 101 and the sealing resin 108. Further, there is a problem that moisture enters the inside through the interface between the side surface of the substrate 101 and the sealing resin 108.

更には、製造工程の途中段階に於いては、リード１０４により基板１０１が支持される。従って、リード１０４と基板１０１との固着強度を強くするために、パッド１０９の平面的な大きさは例えば１ｍｍ×１ｍｍ程度以上に大きく形成されていた。このことから、１つの基板に形成可能なパッド１０９の個数が少なくなってしまう問題があった。   Furthermore, the substrate 101 is supported by the leads 104 in the middle of the manufacturing process. Therefore, in order to increase the fixing strength between the lead 104 and the substrate 101, the planar size of the pad 109 is, for example, larger than about 1 mm × 1 mm. Therefore, there is a problem that the number of pads 109 that can be formed on one substrate is reduced.

本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、耐湿性が向上されて且つ回路基板上に多数個のパッドが形成可能な回路装置およびその製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a circuit device having improved moisture resistance and capable of forming a large number of pads on a circuit board, and a manufacturing method thereof. is there.

本発明の回路装置は、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板と、前記回路素子の裏面に貼着された金属基板と、前記金属基板の裏面が外部に露出された状態で、少なくとも前記回路基板の表面、側面および裏面の周辺部を被覆する封止樹脂と、前記パッドと金属細線を介して接続され、他端が前記封止樹脂から導出するリードとを具備することを特徴とする。   The circuit device of the present invention includes a conductive pattern, a pad made of the conductive pattern, and a circuit board on which a circuit element connected to the conductive pattern is formed, a metal substrate attached to the back surface of the circuit element, With the back surface of the metal substrate exposed to the outside, at least the front surface, the side surface, and the periphery of the back surface of the circuit board are connected to the sealing resin, and the pad is connected to the metal wire through the other end. And a lead derived from a sealing resin.

本発明の回路装置の製造方法は、吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、前記回路基板のパッドと前記リードとを金属細線により電気的に接続する工程と、前記金属細線が接続する部分の前記リード、前記基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備することを特徴とする。   A method of manufacturing a circuit device according to the present invention includes a step of preparing a lead frame having a land connected to an outer frame by a suspension lead, and a plurality of leads having one end disposed so as to surround the land, and a conductive pattern A step of placing a circuit board on the surface of which a pad made of the conductive pattern and a circuit element connected to the conductive pattern are formed on the land; and the pad of the circuit board and the lead are electrically connected by a thin metal wire And a step of forming a sealing resin so as to cover the lead, the substrate, and the thin metal wire at a portion to which the fine metal wire is connected.

更に、本発明の回路装置の製造方法は、吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、前記回路基板のパッドと前記リードとを金属細線により電気的に接続し、少なくとも２つの前記リードを前記回路基板と機械的に結合する工程と、前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去する工程と、前記金属細線が接続する部分の前記リード、前記基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備することを特徴とする。   Furthermore, the method of manufacturing a circuit device according to the present invention includes a step of preparing a lead frame having a land connected to an outer frame by a suspension lead, and a plurality of leads having one end arranged so as to surround the land; A step of placing on the land a conductive pattern, a pad made of the conductive pattern, and a circuit board on which a circuit element connected to the conductive pattern is formed, and the pad and the lead of the circuit board are connected by a thin metal wire Electrically connecting and mechanically coupling at least two of the leads to the circuit board; partially removing the suspension leads in a region corresponding to a peripheral portion of the circuit board; and the thin metal wires Forming a sealing resin so as to cover the lead, the substrate, and the fine metal wires of the portion to be connected.

本発明によれば、回路装置の裏面に金属基板が貼着されているので、回路装置に内蔵された回路素子から発生する熱の放熱性を向上させることができる。また、封止樹脂は金属基板が露出するように、回路基板の表面、側面および裏面の周辺部を被覆している。従って、封止樹脂によりアンカー効果が発生し、封止樹脂と回路基板との接着強度を向上させることができる。また、回路基板の周辺部裏面も封止樹脂により被覆されるので、耐湿性も向上されている。   According to the present invention, since the metal substrate is adhered to the back surface of the circuit device, it is possible to improve the heat dissipation of heat generated from the circuit elements incorporated in the circuit device. Further, the sealing resin covers the peripheral portions of the front surface, the side surface, and the back surface of the circuit board so that the metal substrate is exposed. Therefore, an anchor effect is generated by the sealing resin, and the adhesive strength between the sealing resin and the circuit board can be improved. Further, since the back surface of the peripheral portion of the circuit board is also covered with the sealing resin, the moisture resistance is also improved.

更に、本発明によれば、回路基板上のパッドとリードとが金属細線を介して接続されので、個々のパッドの大きさを従来よりも小さくすることができ、より多数個のパッドを回路基板上に形成することができる。   Furthermore, according to the present invention, since the pads and leads on the circuit board are connected via the fine metal wires, the size of each pad can be made smaller than before, and a larger number of pads can be connected to the circuit board. Can be formed on top.

本発明の回路装置の製造方法によれば、ランドおよびリードを具備するリードフレームを用意し、ランドの表面に回路基板を固着した後に、回路基板上のパッドとリードとを金属細線を用いて接続している。従って、製造工程の途中段階に於いては、ランドにより回路基板が機械的に支持されており、リードにて回路基板を支持する必要が無い。このことから、機械的強度が低いワイヤボンディングにより回路基板上のパッドとリードとを接続することができる。   According to the method for manufacturing a circuit device of the present invention, after preparing a lead frame having lands and leads, and fixing the circuit board to the surface of the lands, the pads and the leads on the circuit board are connected using the fine metal wires. is doing. Therefore, in the middle of the manufacturing process, the circuit board is mechanically supported by the lands, and there is no need to support the circuit board by the leads. For this reason, the pads and the leads on the circuit board can be connected by wire bonding with low mechanical strength.

更に、本発明の回路装置の製造方法によれば、吊りリードにより外枠と連結されたランドに回路基板を載置し、回路基板上のパッドとリードとを接続した後に、回路基板の周辺部に位置する吊りリードを除去している。従って、回路基板の周辺部に位置する吊りリードが除去されることから、回路基板と吊りリードとがショートしてしまうことが防止されている。また、少なくとも２つのリードと回路基板とを機械的に接続することにより、吊りリードが除去された後でも、回路基板とリードフレームとを連結された状態に維持することができる。   Furthermore, according to the method for manufacturing a circuit device of the present invention, after the circuit board is placed on the land connected to the outer frame by the suspension lead, the pad on the circuit board and the lead are connected, and then the peripheral portion of the circuit board The suspension lead located at is removed. Accordingly, since the suspension leads located in the peripheral portion of the circuit board are removed, it is possible to prevent the circuit board and the suspension leads from being short-circuited. Further, by mechanically connecting at least two leads and the circuit board, the circuit board and the lead frame can be maintained in a connected state even after the suspension leads are removed.

＜第１の実施の形態＞
本形態では、回路装置の一例として混成集積回路装置１０の構造を説明する。 <First Embodiment>
In this embodiment, the structure of the hybrid integrated circuit device 10 will be described as an example of a circuit device.

図１を参照して、本発明の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図であり、図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。   The configuration of the hybrid integrated circuit device 10 of the present invention will be described with reference to FIG. 1A is a perspective view of the hybrid integrated circuit device 10 as viewed obliquely from above, and FIG. 1B is a cross-sectional view taken along line B-B ′ of FIG.

矩形の回路基板１１の表面には、第１の絶縁層１２Ａが形成されている。そして、所定の形状の導電パターン１３が、第１の絶縁層１２Ａの表面に形成されている。更に、導電パターン１３の所定の箇所には、半田や導電性ペーストを介して、半導体素子１５Ａおよびチップ素子１５Ｂが電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。   A first insulating layer 12 </ b> A is formed on the surface of the rectangular circuit board 11. A conductive pattern 13 having a predetermined shape is formed on the surface of the first insulating layer 12A. Further, the semiconductor element 15A and the chip element 15B are electrically connected to predetermined portions of the conductive pattern 13 via solder or conductive paste. The conductive pattern 13, the semiconductor element 15 </ b> A, and the chip element 15 </ b> B formed on the surface of the circuit board 11 are covered with a sealing resin 14.

回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×０．５ｍｍ程度である。回路基板１１の材料としては銅が好適である。銅を主材料とする回路基板１１は、厚みが０．５ｍｍ程度に薄くても、温度変化等による反りが小さく、且つ機械的強度も十分である。また、回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。   The circuit board 11 is a metal board whose main material is a metal such as aluminum (Al) or copper (Cu). The specific size of the circuit board 11 is, for example, about vertical × horizontal × thickness = 30 mm × 15 mm × 0.5 mm. The material for the circuit board 11 is preferably copper. Even if the circuit board 11 made of copper as a main material is as thin as about 0.5 mm, the warp due to a temperature change or the like is small and the mechanical strength is sufficient. Further, when a substrate made of aluminum is adopted as the circuit substrate 11, both main surfaces of the circuit substrate 11 are anodized.

回路基板１１の材料として銅を採用することにより、回路基板１１上に形成された導電パターン１３の表面に、金メッキ膜や銀メッキ膜を容易に形成することができる。この理由は、導電パターン１３の表面に金メッキ膜や銀メッキ膜を形成するために、メッキ処理を行う電解溶液中に回路基板１１を浸漬しても、銅から成る回路基板１１は溶解しないからである。一方、アルミニウムから成る基板を、金メッキ処理を行う電解溶液に浸漬すると、アルミニウムが電解溶液中に溶解して、電解溶液を汚染してしまう恐れがある。従って、アルミニウムから成る回路基板１１に、金メッキ処理を行う場合には、アルミニウムの露出面を樹脂膜等により保護する必要がある。   By adopting copper as the material of the circuit board 11, a gold plating film or a silver plating film can be easily formed on the surface of the conductive pattern 13 formed on the circuit board 11. This is because the circuit board 11 made of copper does not dissolve even if the circuit board 11 is immersed in an electrolytic solution for plating in order to form a gold plating film or a silver plating film on the surface of the conductive pattern 13. is there. On the other hand, when a substrate made of aluminum is immersed in an electrolytic solution for gold plating, aluminum may be dissolved in the electrolytic solution and contaminate the electrolytic solution. Therefore, when the gold plating process is performed on the circuit board 11 made of aluminum, it is necessary to protect the exposed surface of the aluminum with a resin film or the like.

第１の絶縁層１２Ａは、回路基板１１の上面全域を覆うように形成されている。第１の絶縁層１２Ａは、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。第１の絶縁層１２Ａの具体的な厚みは、例えば５０μｍ程度である。この厚みの絶縁層１２により、４ＫＶの耐圧（絶縁破壊耐圧）を確保することができる。 The first insulating layer 12 </ b> A is formed so as to cover the entire upper surface of the circuit board 11. The first insulating layer 12A is made of an epoxy resin or the like that is highly filled with a filler such as AL 2 O 3 . Thus, the heat generated from the built-in circuit element can be positively released to the outside through the circuit board 11. The specific thickness of the first insulating layer 12A is, for example, about 50 μm. With this thickness of the insulating layer 12, it is possible to ensure a breakdown voltage (dielectric breakdown voltage) of 4 KV.

第２の絶縁層１２Ｂは、回路基板１１の裏面を覆うように形成されている。第２の絶縁層１２Ｂの組成および厚さは、第１の絶縁層１２Ａと同様でよい。回路基板１１の裏面を第２の絶縁層１２Ｂにて被覆することで、回路基板１１の裏面の耐圧性を確保することができる。ここでは、回路基板１１の裏面と金属基板１６の上面とが、第２の絶縁層１２Ｂにより絶縁されている。   The second insulating layer 12 </ b> B is formed so as to cover the back surface of the circuit board 11. The composition and thickness of the second insulating layer 12B may be the same as those of the first insulating layer 12A. By covering the back surface of the circuit board 11 with the second insulating layer 12B, the pressure resistance of the back surface of the circuit board 11 can be ensured. Here, the back surface of the circuit board 11 and the upper surface of the metal substrate 16 are insulated by the second insulating layer 12B.

導電パターン１３は銅等の金属から成り、所定の電気回路が実現されるように第１の絶縁層１２Ａの表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。   The conductive pattern 13 is made of a metal such as copper and is formed on the surface of the first insulating layer 12A so as to realize a predetermined electric circuit. A pad 13A made of the conductive pattern 13 is formed on the side from which the lead 25 is led out. Although a single-layer conductive pattern 13 is shown here, a multilayer conductive pattern 13 laminated via an insulating layer may be formed on the upper surface of the circuit board 11.

パッド１３Ａは、回路基板１１の周辺部に複数個が配置されて、その上面には径が３０μｍ程度の金属細線１７がワイヤボンディングされている。パッド１３Ａは、対向する回路基板１１の側辺に沿って、周辺部に複数個が配置されている。パッド１３Ａの平面的な大きさは、金属細線１７がワイヤボンディング可能な大きさであれば良く、例えば２００μｍ×２００μｍ程度である。また、金（Ａｕ）から成る金属細線１７のワイヤボンディングを行うために、パッド１３Ａの上面は金（Ａｕ）から成るメッキ膜２４により被覆されている。このように本形態では、パッド１３Ａの平面的な大きさを従来例よりも小さくすることができるので、より多数個のパッド１３Ａを回路基板１１上に形成することが可能となる。   A plurality of pads 13A are arranged in the peripheral part of the circuit board 11, and a thin metal wire 17 having a diameter of about 30 μm is wire-bonded on the upper surface thereof. A plurality of pads 13 </ b> A are arranged in the peripheral portion along the side of the opposite circuit board 11. The planar size of the pad 13A is not limited as long as the fine metal wire 17 can be wire-bonded, and is, for example, about 200 μm × 200 μm. Further, in order to perform wire bonding of the fine metal wire 17 made of gold (Au), the upper surface of the pad 13A is covered with a plating film 24 made of gold (Au). As described above, in this embodiment, the planar size of the pad 13A can be made smaller than that of the conventional example, so that a larger number of pads 13A can be formed on the circuit board 11.

半導体素子１５Ａおよびチップ素子１５Ｂの回路素子は、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗やチップコンデンサ等が採用される。更に、チップ素子１５Ｂとしては、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。   The circuit elements of the semiconductor element 15 </ b> A and the chip element 15 </ b> B are fixed to predetermined portions of the conductive pattern 13. As the semiconductor element 15A, a transistor, an LSI chip, a diode, or the like is employed. Here, the semiconductor element 15 </ b> A and the conductive pattern 13 are connected via a thin metal wire 17. As the chip element 15B, a chip resistor, a chip capacitor, or the like is employed. Furthermore, as the chip element 15B, an element having electrode portions at both ends, such as an inductance, a thermistor, an antenna, and an oscillator, is employed. Furthermore, a resin-sealed package or the like can be fixed to the conductive pattern 13 as a circuit element.

リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。金属基板１１の上面に形成されたパッド１３Ａとリード２５とは、径が３０μｍ程度の金（Ａｕ）等から成る金属細線１７により接続される。また、金属細線１７が接続されるリード２５の表面は、金（Ａｕ）から成るメッキ膜１９が形成されている。   One end of the lead 25 is electrically connected to the pad 13 </ b> A on the circuit board 11, and the other end is led out from the sealing resin 14. The lead 25 is made of a metal whose main component is copper (Cu), aluminum (Al), an Fe—Ni alloy, or the like. The pad 13A formed on the upper surface of the metal substrate 11 and the lead 25 are connected by a thin metal wire 17 made of gold (Au) or the like having a diameter of about 30 μm. A plated film 19 made of gold (Au) is formed on the surface of the lead 25 to which the fine metal wire 17 is connected.

ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。   Here, the lead 25 is connected to the pad 13A provided along two opposing sides of the circuit board 11. However, the pad 13A may be provided along one side or four sides of the circuit board 11, and the lead 25 may be connected to the pad 13A.

封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。更に、回路基板１１の表面および側面が封止樹脂１４により被覆されている。また、回路基板１１の裏面においては、周辺部のみが封止樹脂１４により被覆されている。そして、回路基板１１の中央部付近は、封止樹脂１４により覆われずに、金属基板１６が貼着されている。ここで、回路基板１１の裏面も被覆されるように封止樹脂１４が形成されても良い。   The sealing resin 14 is formed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin. In FIG. 1B, the conductive pattern 13, the semiconductor element 15 </ b> A, the chip element 15 </ b> B, and the thin metal wire 17 are sealed with the sealing resin 14. Further, the surface and side surfaces of the circuit board 11 are covered with a sealing resin 14. Further, only the peripheral portion is covered with the sealing resin 14 on the back surface of the circuit board 11. The vicinity of the center portion of the circuit board 11 is not covered with the sealing resin 14, and the metal board 16 is adhered. Here, the sealing resin 14 may be formed so that the back surface of the circuit board 11 is also covered.

図１（Ｂ）を参照して、回路基板１１の裏面は、周辺部付近が封止樹脂１４により覆われている。図面では、封止樹脂１４により覆われる領域の幅をＬ１で示している。このＬ１の長さは要求される耐圧により変化するが、２ｍｍ〜３ｍｍ程度以上にすることが好ましい。このことにより、回路基板１１の端部Ｐの耐圧を確保することができる。具体的には、Ｌ１の長さが２ｍｍの場合は、端部Ｐの耐圧を２ＫＶ確保することができる。また、Ｌ１の長さが３ｍｍの場合は、端部Ｐの耐圧を３ＫＶ確保することができる。尚、回路基板１１の裏面を被覆する部分の封止樹脂１４の厚みＴ１は、例えば０．３ｍｍ程度である。   With reference to FIG. 1B, the back surface of the circuit board 11 is covered with a sealing resin 14 in the vicinity of the periphery. In the drawing, the width of the region covered with the sealing resin 14 is indicated by L1. The length of L1 varies depending on the required pressure resistance, but is preferably about 2 mm to 3 mm or more. As a result, the breakdown voltage of the end portion P of the circuit board 11 can be ensured. Specifically, when the length of L1 is 2 mm, 2KV can be secured for the withstand voltage of the end portion P. In addition, when the length of L1 is 3 mm, the withstand voltage of the end portion P can be secured at 3 KV. The thickness T1 of the sealing resin 14 that covers the back surface of the circuit board 11 is, for example, about 0.3 mm.

本形態では、回路基板１１裏面の周辺部を封止樹脂１４により被覆することで、回路基板１１の端部Ｐの耐圧性を確保することができる。具体的には、回路基板１１の上面および裏面には、第１の絶縁層１２Ａおよび第２の絶縁層１２Ｂが全面的に形成されている。従って、回路基板１１の上面および裏面の耐圧性は、第１の絶縁層１２Ａおよび第２の絶縁層１２Ｂにより確保されている。それに対して回路基板１１の側面は、樹脂層により被覆されておらず、金属面が露出している。このことから、回路基板１１の絶縁を確保するためには、回路基板１１の側面（特に端部Ｐ）が、回路基板１１と封止樹脂１４との境界面を介して外部とショートすることを防止する必要がある。そこで、本形態では、端部Ｐが外部と離間されるように、回路基板１１裏面の周辺部に封止樹脂１４を形成している。即ち、端部Ｐを包み込むように封止樹脂１４が形成されている。従って、回路基板１１全体の耐圧性は確保されている。   In the present embodiment, the pressure resistance of the end portion P of the circuit board 11 can be ensured by covering the peripheral part of the back surface of the circuit board 11 with the sealing resin 14. Specifically, the first insulating layer 12 </ b> A and the second insulating layer 12 </ b> B are entirely formed on the upper surface and the back surface of the circuit board 11. Therefore, the pressure resistance of the upper surface and the back surface of the circuit board 11 is ensured by the first insulating layer 12A and the second insulating layer 12B. On the other hand, the side surface of the circuit board 11 is not covered with the resin layer, and the metal surface is exposed. Therefore, in order to ensure insulation of the circuit board 11, the side surface (particularly the end portion P) of the circuit board 11 is short-circuited to the outside via the boundary surface between the circuit board 11 and the sealing resin 14. There is a need to prevent. Therefore, in this embodiment, the sealing resin 14 is formed on the peripheral portion of the back surface of the circuit board 11 so that the end portion P is separated from the outside. That is, the sealing resin 14 is formed so as to wrap the end portion P. Therefore, the pressure resistance of the entire circuit board 11 is ensured.

更に、本形態では、回路基板１１の裏面の周辺部のみが封止樹脂１４により被覆され、回路基板１１裏面の他の領域は金属基板１６に当接している。従って、半導体素子１５Ａ等が駆動することにより発生する熱は、回路基板１１および金属基板１６を介して良好に外部に放出される。また、回路基板１１裏面の周辺部を封止樹脂１４により被覆することで、アンカー効果が発生し、回路基板１１と封止樹脂１４との接着強度が向上する効果がある。更には、回路基板１１裏面の周辺部が封止樹脂１４により被覆されるので、耐湿性も向上されている。   Furthermore, in this embodiment, only the peripheral portion on the back surface of the circuit board 11 is covered with the sealing resin 14, and the other area on the back surface of the circuit board 11 is in contact with the metal substrate 16. Therefore, heat generated by driving the semiconductor element 15A and the like is favorably released to the outside through the circuit board 11 and the metal substrate 16. Further, by covering the periphery of the back surface of the circuit board 11 with the sealing resin 14, an anchor effect is generated, and the adhesive strength between the circuit board 11 and the sealing resin 14 is improved. Furthermore, since the periphery of the back surface of the circuit board 11 is covered with the sealing resin 14, the moisture resistance is also improved.

図２を参照して、混成集積回路装置１０の下部には、放熱フィン２１が固着されている。放熱フィン２１は、銅やアルミ等の金属から成る。ここでは、混成集積回路装置１０の下面に露出する金属基板１６を介して、放熱フィン２１の上面が混成集積回路装置１０の下部に接続されている。この構造により、半導体素子１５Ａ等の回路素子から発生した熱は、回路基板１１、金属基板１６および放熱フィン２１を介して外部に放出される。上記したように、回路基板１１の裏面の周辺部が封止樹脂１４により被覆されているので、回路基板１１の端部Ｐの耐圧は十分に確保されている。従って、放熱フィン２１と回路基板１１とは絶縁されている。   Referring to FIG. 2, heat radiation fins 21 are fixed to the lower part of hybrid integrated circuit device 10. The radiation fin 21 is made of a metal such as copper or aluminum. Here, the upper surface of the radiation fin 21 is connected to the lower portion of the hybrid integrated circuit device 10 through the metal substrate 16 exposed on the lower surface of the hybrid integrated circuit device 10. With this structure, heat generated from circuit elements such as the semiconductor element 15 </ b> A is released to the outside through the circuit board 11, the metal board 16, and the radiation fins 21. As described above, since the peripheral portion of the back surface of the circuit board 11 is covered with the sealing resin 14, the withstand voltage of the end portion P of the circuit board 11 is sufficiently secured. Therefore, the heat radiating fins 21 and the circuit board 11 are insulated.

図３を参照して、混成集積回路装置１０の構造を更に説明する。図３（Ａ）は混成集積回路装置１０の平面図であり、図３（Ｂ）はリード２５Ａと回路基板１１とが機械的に接続される固定部１８を示す断面図である。   The structure of the hybrid integrated circuit device 10 will be further described with reference to FIG. FIG. 3A is a plan view of the hybrid integrated circuit device 10, and FIG. 3B is a cross-sectional view showing the fixing portion 18 where the leads 25A and the circuit board 11 are mechanically connected.

図３（Ａ）を参照して、回路基板１１の周辺部に設けた複数のパッド１３Ａは、金属細線１７を介してリード２５と接続されている。ここで、回路基板１１上の全てのパッド１３Ａを金属細線１７を介して接続しても良いが、一部のリード２５Ａを回路基板１１に機械的に接続しても良い。ここでは、回路基板１１の４角に位置するパッド１３Ａに接続されるリード２５Ａが、固定部１８を介して回路基板１１に機械的に接続されている。固定部１８の構造としては、ロウ材（半田）を介してリード２５Ａの裏面をパッド１３Ａに固着しても良いし、回路基板１１を部分的に突出させて突起部３１を形成し、この突起部３１にリード２５Ａをかしめても良い。更には、端部に位置するリード２５Ａを、径が５００μｍ程度の太線を用いてパッド１３Ａと接続することによっても、リード２５Ａと回路基板１１とを機械的に接続することが可能である。   With reference to FIG. 3A, the plurality of pads 13 </ b> A provided in the peripheral portion of the circuit board 11 are connected to the leads 25 through the fine metal wires 17. Here, all the pads 13A on the circuit board 11 may be connected via the fine metal wires 17, but some of the leads 25A may be mechanically connected to the circuit board 11. Here, the leads 25 </ b> A connected to the pads 13 </ b> A located at the four corners of the circuit board 11 are mechanically connected to the circuit board 11 via the fixing portions 18. As the structure of the fixing portion 18, the back surface of the lead 25 </ b> A may be fixed to the pad 13 </ b> A via a brazing material (solder), or the protruding portion 31 is formed by partially protruding the circuit board 11. The lead 25A may be crimped to the portion 31. Furthermore, the lead 25A and the circuit board 11 can be mechanically connected by connecting the lead 25A located at the end to the pad 13A using a thick wire having a diameter of about 500 μm.

固定部１８を設けることにより、製造工程の途中段階に於いて、リード２５Ａにより回路基板１１を支持することができる。更に、リード２５Ａとパッド１３Ａとが接触する面積が大きくなるので、金属細線１７による接続と比較すると、リード２５Ａとパッド１３Ａとの接続箇所の電流容量が大きくなる。このことから、リード２５Ａを、接地端子または電源端子として用いることもできる。   By providing the fixing portion 18, the circuit board 11 can be supported by the leads 25 </ b> A in the middle of the manufacturing process. Further, since the area where the lead 25A and the pad 13A are in contact with each other is increased, the current capacity at the connection portion between the lead 25A and the pad 13A is increased as compared with the connection using the thin metal wire 17. Therefore, the lead 25A can be used as a ground terminal or a power supply terminal.

図３（Ｂ）を参照して、固定部１８の具体的な構造を説明する。固定部１８では、回路基板１１を部分的に上方に突出させた突出部３１により、リード２５がかしめられている。具体的には、突出部３１は、回路基板１１に対して裏面からプレス機を用いた半抜き加工を行うことにより、回路装置１１を部分的に上方に突出させて形成されている。そして、リング状に形成されたリード２５Ａの先端部は、突出部３１を囲むように回路基板１１上に載置されている。更に、押圧変形された突起部３１の上部により、リング状のリード２５Ａの先端部がかしめられている。固定部１８に於いて、リード２５Ａの裏面はパッド１３Ａの上面に接触しており、両者は電気的に接続されている。また、固定部１８により、リード２５Ａは回路基板１１と電気的にも接続されているので、固定部１８を介して回路基板１１を接地電位と接続することもできる。更にまた、突起部３１とリード２５との接続をより確実にするために、固定部１８に半田等や導電性ペーストを塗布しても良い。   With reference to FIG. 3 (B), the specific structure of the fixing | fixed part 18 is demonstrated. In the fixing portion 18, the lead 25 is caulked by a protruding portion 31 that partially protrudes the circuit board 11 upward. Specifically, the projecting portion 31 is formed by partially projecting the circuit device 11 upward by performing a half punching process using a press from the back surface of the circuit board 11. The tip of the lead 25 </ b> A formed in a ring shape is placed on the circuit board 11 so as to surround the protrusion 31. Further, the tip of the ring-shaped lead 25A is caulked by the upper part of the projecting portion 31 that has been pressed and deformed. In the fixing portion 18, the back surface of the lead 25A is in contact with the upper surface of the pad 13A, and both are electrically connected. Since the lead 25A is also electrically connected to the circuit board 11 by the fixing portion 18, the circuit board 11 can also be connected to the ground potential via the fixing portion 18. Furthermore, in order to make the connection between the protrusion 31 and the lead 25 more reliable, solder or the like or a conductive paste may be applied to the fixing portion 18.

＜第２の実施の形態＞
本形態では、図４から図６を参照して、混成集積回路装置の製造方法を説明する。本形態の製造方法では、回路基板１１上のパッド１３Ａとリード２５との接続を金属細線１７により行う。また、多数個のリード２５およびランド４５が設けられたリードフレーム４０を用いて、混成集積回路装置を製造する。製造工程の途中段階に於いては、ランド４５に回路基板１１が固着されることで、回路基板１１はリードフレーム４０に保持されている。 <Second Embodiment>
In this embodiment, a method for manufacturing a hybrid integrated circuit device will be described with reference to FIGS. In the manufacturing method of this embodiment, the connection between the pad 13 </ b> A on the circuit board 11 and the lead 25 is performed by the thin metal wire 17. Also, a hybrid integrated circuit device is manufactured using a lead frame 40 provided with a large number of leads 25 and lands 45. In the intermediate stage of the manufacturing process, the circuit board 11 is fixed to the land 45, so that the circuit board 11 is held by the lead frame 40.

図４を参照して、先ず、ランド４５およびリード２５が設けられたリードフレーム４０を用意する。図４（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、図４（Ｂ）は図４（Ａ）のＢ−Ｂ’線での断面図であり、図４（Ｃ）は図４（Ａ）のＣ−Ｃ’線での断面図であり、図４（Ｄ）はリードフレーム４０の全体を示す平面図である。これらの図では、載置予定の回路基板１１を点線にて図示している。   Referring to FIG. 4, first, a lead frame 40 provided with lands 45 and leads 25 is prepared. 4A is a plan view showing one unit 46 provided in the lead frame 40, and FIG. 4B is a cross-sectional view taken along the line BB ′ of FIG. 4A. 4C is a cross-sectional view taken along line CC ′ of FIG. 4A, and FIG. 4D is a plan view showing the entire lead frame 40. FIG. In these drawings, the circuit board 11 to be placed is illustrated by a dotted line.

図４（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域に一端が接近した多数個のリード２５と、吊りリード４３を介してリードフレーム４０の外枠４１と連結されたランド４５とから成る。   Referring to FIG. 4A, the unit 46 is connected to the outer frame 41 of the lead frame 40 via a large number of leads 25 whose one ends are close to the region where the circuit board 11 is placed, and the suspension leads 43. The land 45 is made up of.

リード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、タイバー４４により互いに連結されることで、変形が防止されている。また、後の工程にて金属細線が接続される部分のリード２５の上面には、メッキ膜２４が形成されている。   On the paper surface, the lead 25 extends from both the left and right directions toward a region where the circuit board 11 is placed. The plurality of leads 25 are connected to each other by a tie bar 44 to prevent deformation. In addition, a plating film 24 is formed on the upper surface of the lead 25 at a portion to which the fine metal wire is connected in a later process.

ランド４５は、回路基板１１が載置される領域の内部に形成されており、製造工程に於いては、回路基板１１を機械的に支持する役割を有する。ランド４５は、紙面上にて上下方向に延在する吊りリード４３により、リードフレーム４０の外枠４１と連結されている。また、吊りリード４３と外枠４１とが連続する接続部４２は幅が狭く成っている。このことにより、後の工程にて吊りリード４３の外枠４１からの分離が容易になる。ここでは、２つの接続部４２を設けることで、ランド４５および吊りリード４３により、回路基板１１を安定して支持している。更に、ランド４５は回路基板１１の裏面に残存して、装置全体の放熱性を向上させる機能も有する。   The land 45 is formed inside a region where the circuit board 11 is placed, and has a role of mechanically supporting the circuit board 11 in the manufacturing process. The land 45 is connected to the outer frame 41 of the lead frame 40 by a suspension lead 43 extending in the vertical direction on the paper surface. Further, the connecting portion 42 where the suspension lead 43 and the outer frame 41 are continuous has a narrow width. This facilitates separation of the suspension lead 43 from the outer frame 41 in a later process. Here, by providing two connection portions 42, the circuit board 11 is stably supported by the lands 45 and the suspension leads 43. Further, the land 45 remains on the back surface of the circuit board 11 and has a function of improving the heat dissipation of the entire apparatus.

図４（Ｂ）および図（Ｃ）の断面図を参照して、吊りリード４３が下方に曲折されることで、ランド４５は外枠４１よりも下方に位置する。このことにより、回路基板１１の上面に載置される回路素子等を、装置の厚み方向の中央部付近に位置させることができる。従って、温度変化等の外的要因により装置全体に曲げ応力が作用した場合でも、回路素子に作用する応力を小さくすることができ、回路素子の接続信頼性を向上させることができる。   With reference to the cross-sectional views of FIGS. 4B and 4C, the land 45 is positioned below the outer frame 41 by bending the suspension lead 43 downward. As a result, the circuit element or the like placed on the upper surface of the circuit board 11 can be positioned near the center of the apparatus in the thickness direction. Therefore, even when a bending stress acts on the entire apparatus due to an external factor such as a temperature change, the stress acting on the circuit element can be reduced, and the connection reliability of the circuit element can be improved.

図４（Ｄ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。   Referring to FIG. 4D, a plurality of units 46 having the above-described configuration are arranged apart from each other in a strip-shaped lead frame 40. In this embodiment, a plurality of units 46 are provided in the lead frame 40 to manufacture a hybrid integrated circuit device, whereby wire bonding and a molding process are performed collectively to improve productivity.

図５を参照して、次に、ランド４５上に回路基板１１を載置した後に、回路基板１１の表面に形成されたパッド１３Ａとリード２５とを接続する。図５（Ａ）は回路基板１１が載置されたユニット４６の平面図であり、図５（Ｂ）および図５（Ｃ）は図５（Ａ）のＢ−Ｂ’線での断面図である。ここで、図５（Ａ）では、回路基板１１の表面に形成される導電パターン等を省略してある。   Referring to FIG. 5, next, after placing circuit board 11 on land 45, pads 13 </ b> A formed on the surface of circuit board 11 and leads 25 are connected. 5A is a plan view of the unit 46 on which the circuit board 11 is placed, and FIGS. 5B and 5C are cross-sectional views taken along line BB ′ of FIG. 5A. is there. Here, in FIG. 5A, a conductive pattern or the like formed on the surface of the circuit board 11 is omitted.

図５（Ａ）および図５（Ｂ）を参照して、表面に導電パターン１３および半導体素子１５Ａ等が固着された回路基板１１は、導電性または絶縁性の接着剤を介してランド４５の上面に固着される。ここでは、回路基板１１の対向する２つの側辺に沿って、多数個のパッド１３Ａが形成されている。また、パッド１３Ａの表面は、ボンディング性を向上させるために金メッキや銀メッキにより被覆されている。   Referring to FIGS. 5A and 5B, the circuit board 11 having the conductive pattern 13 and the semiconductor element 15A and the like fixed on the surface thereof has an upper surface of the land 45 via a conductive or insulating adhesive. It is fixed to. Here, a large number of pads 13 </ b> A are formed along two opposing sides of the circuit board 11. Further, the surface of the pad 13A is covered with gold plating or silver plating in order to improve the bondability.

回路基板１１を載置した後に、回路基板１１上のパッド１３Ａをリード２５とを金属細線１７により接続する。パッド１３Ａの上面およびリード２５の上面は、金等から成るメッキ膜により被覆されているので、金属細線１７として金（Ａｕ）から成る金線を用いることができる。金属細線１７の材料として金を採用することにより、ワイヤボンディングに係る時間を短縮することができるので、生産性を向上させることができる。   After placing the circuit board 11, the pads 13 </ b> A on the circuit board 11 are connected to the leads 25 by the fine metal wires 17. Since the upper surface of the pad 13A and the upper surface of the lead 25 are covered with a plating film made of gold or the like, a gold wire made of gold (Au) can be used as the thin metal wire 17. By adopting gold as the material of the metal thin wire 17, the time for wire bonding can be shortened, so that productivity can be improved.

図５（Ｃ）を参照して、ここでは、金属細線１７によりリード２５と半導体素子１５Ａとが直に接続されている。このように、回路基板１１上の半導体素子１５Ａとリード２５とを直に接続することにより、回路基板１１上の導電パターン１３の構成を簡素化することができる。   Referring to FIG. 5C, here, the lead 25 and the semiconductor element 15A are directly connected by the thin metal wire 17. Thus, the configuration of the conductive pattern 13 on the circuit board 11 can be simplified by directly connecting the semiconductor elements 15A on the circuit board 11 and the leads 25.

図６を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。図６（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、図６（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。   Next, referring to FIG. 6, a sealing resin is formed so as to cover the circuit board 11. FIG. 6A is a cross-sectional view showing a process of molding the circuit board 11 using a mold, and FIG. 6B is a plan view showing the lead frame 40 after the molding.

図６（Ａ）を参照して、先ず、回路基板１１の下方に位置するランド４５の裏面を、下金型２２Ｂに当接させる。そして、上金型２２Ａと下金型２２Ｂとを当接させることにより、キャビティ２３の内部に回路基板１１を収納させる。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本形態では、回路基板１１裏面の中央部の領域はランド４５により被覆されているので、この領域に封止樹脂を行き渡らせる必要がない。従って、回路基板１１周辺部の下方の領域Ａ１のみに封止樹脂を行き渡らせばよいので、封止樹脂が充填されないボイドが発生するのを防止することができる。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。また、不図示のゲートは吊りリード４３の近傍に設けられている。   With reference to FIG. 6A, first, the back surface of the land 45 located below the circuit board 11 is brought into contact with the lower mold 22B. Then, the circuit board 11 is accommodated in the cavity 23 by bringing the upper mold 22A and the lower mold 22B into contact with each other. Further, resin is injected into the cavity 23 from a gate (not shown) provided in the mold, and the circuit board 11 is sealed. In this embodiment, since the central area on the back surface of the circuit board 11 is covered with the land 45, it is not necessary to spread sealing resin over this area. Therefore, since it is only necessary to spread the sealing resin only in the region A1 below the periphery of the circuit board 11, it is possible to prevent the generation of voids that are not filled with the sealing resin. In this step, transfer molding using a thermosetting resin or injection molding using a thermoplastic resin is performed. A gate (not shown) is provided in the vicinity of the suspension lead 43.

図６（Ｂ）を参照して、上述したモールド工程が終了した後に、吊りリード４３およびリード２５をリードフレーム４０から分離する。具体的には、接続部４２が設けられた箇所にて、吊りリード４３を外枠４１から分離する。接続部４２は幅が細く形成されているので、封止樹脂１４を押圧することにより、吊りリード４３を容易に外枠４１から分離することができる。更に、タイバー４４が設けられた箇所にてリード２５を分離し、図１に示すような混成集積回路装置をリードフレーム４０から分離する。   With reference to FIG. 6B, after the above-described molding process is completed, the suspension lead 43 and the lead 25 are separated from the lead frame 40. Specifically, the suspension lead 43 is separated from the outer frame 41 at a place where the connection portion 42 is provided. Since the connecting portion 42 is formed with a narrow width, the suspension lead 43 can be easily separated from the outer frame 41 by pressing the sealing resin 14. Further, the lead 25 is separated at the place where the tie bar 44 is provided, and the hybrid integrated circuit device as shown in FIG. 1 is separated from the lead frame 40.

＜第３の実施の形態＞
本形態では、図７から図９を参照して、混成集積回路装置の他の製造方法を説明する。本形態の回路装置の製造方法は、基本的には第２の実施の形態と同様である。本形態では、回路基板１１の周辺部に対応する部分の吊りリード４３を、製造工程の途中にて除去している。更に、吊りリード４３を除去した後では、リード２５Ａにより回路基板１１を機械的に支持している。回路基板１１の周辺部に位置する吊りリード４３が除去されることで、製造される混成集積回路装置に於いて、吊りリード４３と回路基板１１とのショートを防止することができる。 <Third Embodiment>
In this embodiment, another method for manufacturing a hybrid integrated circuit device will be described with reference to FIGS. The manufacturing method of the circuit device of this embodiment is basically the same as that of the second embodiment. In this embodiment, a portion of the suspension lead 43 corresponding to the peripheral portion of the circuit board 11 is removed during the manufacturing process. Further, after removing the suspension leads 43, the circuit board 11 is mechanically supported by the leads 25A. By removing the suspension leads 43 located in the periphery of the circuit board 11, it is possible to prevent a short circuit between the suspension leads 43 and the circuit board 11 in the manufactured hybrid integrated circuit device.

図７を参照して、先ず、リードフレーム４０に回路基板１１を固着する。図７（Ａ）はリードフレーム４０の平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ’線に於ける断面図であり、図７（Ｃ）は回路基板１１を固定する固定部１８の構成を示す断面図である。   With reference to FIG. 7, first, the circuit board 11 is fixed to the lead frame 40. 7A is a plan view of the lead frame 40, FIG. 7B is a cross-sectional view taken along line BB ′ of FIG. 7A, and FIG. It is sectional drawing which shows the structure of the fixing | fixed part 18 to fix.

図７（Ａ）および図７（Ｂ）を参照して、回路基板１１は、リードフレーム４０のランド４５の上面に固着される。また、回路基板１１上のパッド１３Ａは、金属細線１７を介してリード２５と接続される。   With reference to FIGS. 7A and 7B, the circuit board 11 is fixed to the upper surface of the land 45 of the lead frame 40. Further, the pad 13 </ b> A on the circuit board 11 is connected to the lead 25 through the fine metal wire 17.

本形態では、吊りリード４３には２つの接続部４２Ａおよび４２Ｂが設けられている。このことにより、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離することができる。具体的には、接続部４２Ａは、吊りリード４３と外枠４１とが連続する部分に設けられている。更に、もう一つの接続部４２Ｂは、吊りリード４３の中間部に設けられている。接続部４２Ａおよび接続部４２Ｂは、その幅が狭く形成されることにより、吊りリード４３の部分的な除去を可能にしている。   In this embodiment, the suspension lead 43 is provided with two connection portions 42A and 42B. As a result, the suspension leads 43 located on the periphery of the circuit board 11 can be separated from the lead frame 40. Specifically, the connecting portion 42 </ b> A is provided at a portion where the suspension lead 43 and the outer frame 41 are continuous. Furthermore, the other connecting portion 42 </ b> B is provided in the middle portion of the suspension lead 43. The connecting portion 42A and the connecting portion 42B are formed to have a narrow width, thereby allowing the suspension lead 43 to be partially removed.

リード２５Ａは、固定部１８を介して回路基板１１と機械的に接続されている。ここでは、回路基板１１の４角付近にて、リード２５Ａが回路基板１１に機械的に接続されている。リード２５Ａが機械的に回路基板１１に固定されることにより、吊りリード４３が除去された後でも、回路基板１１とリードフレーム４０とを連結された状態に保持することができる。ここでは、回路基板１１の角部にリード２５Ａが固着されているが、回路基板１１の角部以外の部分にて、リード２５Ａを回路基板１１に固定することも可能である。更には、リード２５Ａの個数は必ずしも４つである必要はなく、少なくとも２つのリード２５Ａを回路基板１１に機械的に接続ことで、回路基板１１をリードフレーム４０に固定することができる。   The lead 25 </ b> A is mechanically connected to the circuit board 11 through the fixing portion 18. Here, the leads 25 </ b> A are mechanically connected to the circuit board 11 near the four corners of the circuit board 11. By mechanically fixing the lead 25A to the circuit board 11, the circuit board 11 and the lead frame 40 can be held in a connected state even after the suspension lead 43 is removed. Here, the leads 25 </ b> A are fixed to the corners of the circuit board 11, but the leads 25 </ b> A can be fixed to the circuit board 11 at portions other than the corners of the circuit board 11. Furthermore, the number of the leads 25A is not necessarily four, and the circuit board 11 can be fixed to the lead frame 40 by mechanically connecting at least two leads 25A to the circuit board 11.

図７（Ｃ）を参照して、固定部１８では、回路基板１１を部分的に突出させて設けた突起部３１により、リング状に形成されたリード２５Ａの先端部がかしめられている。固定部１８の具体的な構成は、図３（Ｂ）の説明と同様である。   Referring to FIG. 7C, in the fixing portion 18, the tip end portion of the lead 25 </ b> A formed in a ring shape is caulked by a protruding portion 31 provided by partially protruding the circuit board 11. A specific configuration of the fixing portion 18 is the same as that described with reference to FIG.

ここで、かしめ以外の構成により、リード２５Ａと回路基板１１とを機械的に結合することも可能である。具体的には、径が５００μｍ程度の太線により、回路基板１１上のパッド１３Ａとリード２５Ａとを接続することで、両者を機械的に接合することができる。また、半田等の接合材を介して、リード２５Ａの裏面をパッド１３Ａに接合することでも、両者を機械的に接合することができる。   Here, the lead 25 </ b> A and the circuit board 11 can be mechanically coupled by a configuration other than caulking. Specifically, by connecting the pad 13A on the circuit board 11 and the lead 25A with a thick line having a diameter of about 500 μm, the two can be mechanically joined. Moreover, both can be mechanically joined also by joining the back surface of the lead 25A to the pad 13A via a joining material such as solder.

図８を参照して、次に、回路基板１１の周辺部に位置する吊りリード４３を、リードフレーム４０から分離する。図８（Ａ）および図８（Ｂ）は、吊りリード４３を部分的に分離する状態を示す断面図である。図８（Ｃ）は吊りリード４３が部分的に除去された後のリードフレーム４０の平面図である。   With reference to FIG. 8, next, the suspension leads 43 located on the periphery of the circuit board 11 are separated from the lead frame 40. 8A and 8B are cross-sectional views showing a state in which the suspension lead 43 is partially separated. FIG. 8C is a plan view of the lead frame 40 after the suspension leads 43 are partially removed.

図８（Ａ）および図８（Ｂ）を参照して、吊りリード４３の部分的な分離は、吊りリード４３を上方から押圧することにより行う。ここでは、回路基板１１の周辺部に位置する部分の吊りリード４３を、プレス機等を用いて上方から押圧している。この押圧により、接続部４２Ａおよび接続部４２Ｂの部分から、吊りリード４３が部分的に分離される。本工程では、回路基板１１の裏面に貼着されたランド４５は、回路基板１１から分離されない。   With reference to FIGS. 8A and 8B, partial separation of the suspension lead 43 is performed by pressing the suspension lead 43 from above. Here, the suspension leads 43 located in the periphery of the circuit board 11 are pressed from above using a press or the like. By this pressing, the suspension lead 43 is partially separated from the connection portion 42A and the connection portion 42B. In this step, the land 45 attached to the back surface of the circuit board 11 is not separated from the circuit board 11.

図８（Ｃ）を参照して、上記工程により、回路基板１１の周辺部に位置する部分の吊りリード４３は除去され、ランド４５はリードフレーム４０から分離されている。本工程以降は、固定部１８を介して機械的に回路基板１１に接続されたリード２５Ａにより、回路基板１１は、リードフレーム４０に保持されている。   With reference to FIG. 8C, the portion of the suspension lead 43 located in the periphery of the circuit board 11 is removed and the land 45 is separated from the lead frame 40 by the above process. After this step, the circuit board 11 is held on the lead frame 40 by the leads 25A mechanically connected to the circuit board 11 via the fixing portion 18.

図９を参照して、次に、回路基板１１が被覆されるように封止樹脂１４を形成する。   Next, referring to FIG. 9, a sealing resin 14 is formed so as to cover the circuit board 11.

図９（Ａ）の断面図を参照して、ランド４５の裏面を下金型２２Ｂの上面に当接させた状態でモールドを行う。本形態では、リード２５Ａを介して回路基板１１のキャビティ２３内部に於ける位置が固定されているので、キャビティ２３の内部に注入された樹脂の圧力による回路基板１１の移動が防止されている。   Referring to the cross-sectional view of FIG. 9A, molding is performed in a state where the back surface of the land 45 is in contact with the upper surface of the lower mold 22B. In this embodiment, since the position inside the cavity 23 of the circuit board 11 is fixed via the lead 25A, the movement of the circuit board 11 due to the pressure of the resin injected into the cavity 23 is prevented.

図９（Ｂ）を参照して、タイバー４４が設けられた領域にて各リード２５を分離することにより、第１の実施の形態に示すような混成集積回路装置が得られる。本形態では、回路基板１１の周辺部に位置する部分の吊りリード４３が除去されているので、製造される混成集積回路装置に於いては、回路基板１１と吊りリード４３とのショートが防止されている。即ち、図１を参照すると、回路基板１１の裏面に貼着された金属基板１６と回路基板１１の側面との絶縁が確保されている。   Referring to FIG. 9B, by separating each lead 25 in the region where tie bar 44 is provided, a hybrid integrated circuit device as shown in the first embodiment is obtained. In this embodiment, since the suspension leads 43 located in the peripheral portion of the circuit board 11 are removed, a short circuit between the circuit board 11 and the suspension leads 43 is prevented in the manufactured hybrid integrated circuit device. ing. That is, referring to FIG. 1, insulation between the metal substrate 16 attached to the back surface of the circuit board 11 and the side surface of the circuit board 11 is ensured.

本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) is sectional drawing. 本発明の回路装置を示す断面図である。It is sectional drawing which shows the circuit apparatus of this invention. 本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。It is a figure which shows the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図であり、（Ｄ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing, (D) is a top view. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a top view, (B) is sectional drawing, (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is sectional drawing, (C) is a top view. 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view. 従来の混成集積回路装置を示す断面図である。It is sectional drawing which shows the conventional hybrid integrated circuit device.

符号の説明Explanation of symbols

１０ 混成集積回路装置
１１ 回路基板
１２Ａ 第１の絶縁層
１２Ｂ 第２の絶縁層
１３ 導電パターン
１４ 封止樹脂
１５ 回路素子
１５Ａ 半導体素子
１５Ｂ チップ素子
１６ 金属基板
１７ 金属細線
１９ メッキ膜
１８ 固定部
２２Ａ 上金型
２２Ｂ 下金型
２３ キャビティ
２５ リード
２５Ａ リード
DESCRIPTION OF SYMBOLS 10 Hybrid integrated circuit device 11 Circuit board 12A 1st insulating layer 12B 2nd insulating layer 13 Conductive pattern 14 Sealing resin 15 Circuit element 15A Semiconductor element 15B Chip element 16 Metal substrate 17 Metal fine wire 19 Plating film 18 Fixed part 22A Top Mold 22B Lower mold 23 Cavity 25 Lead 25A Lead

Claims (13)

導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板と、
前記回路素子の裏面に貼着された金属基板と、
前記金属基板の裏面が外部に露出された状態で、少なくとも前記回路基板の表面、側面および裏面の周辺部を被覆する封止樹脂と、
前記パッドと金属細線を介して接続され、他端が前記封止樹脂から導出するリードとを具備することを特徴とする回路装置。 A circuit board having a conductive pattern, a pad made of the conductive pattern, and a circuit element connected to the conductive pattern formed on the surface;
A metal substrate attached to the back surface of the circuit element;
With the back surface of the metal substrate exposed to the outside, a sealing resin that covers at least the front surface, side surface, and peripheral portion of the back surface of the circuit board;
A circuit device comprising: a lead connected to the pad through a fine metal wire, the other end being led out from the sealing resin. 前記回路基板と前記金属基板は、絶縁材料により絶縁されることを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein the circuit board and the metal substrate are insulated by an insulating material. 前記回路基板は、銅を主材料とする金属基板であることを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein the circuit board is a metal board mainly made of copper. 端部に位置する前記パッドと前記リードとは機械的に結合されることを特徴とする請求項１記載の回路装置。   The circuit device according to claim 1, wherein the pad located at the end and the lead are mechanically coupled. 前記回路基板を部分的に突出させて突起部を形成し、
前記リードを前記突起部にかしめることで、前記リードを前記回路基板に機械的に結合することを特徴とする請求項１記載の回路装置。 Protrusions are formed by partially projecting the circuit board,
The circuit device according to claim 1, wherein the lead is mechanically coupled to the circuit board by caulking the lead to the protrusion. 吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、
導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、
前記回路基板のパッドと前記リードとを金属細線により電気的に接続する工程と、
前記金属細線が接続する部分の前記リード、前記基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備することを特徴とする回路装置の製造方法。 Preparing a lead frame having a land connected to the outer frame by a suspension lead, and a plurality of leads having one end disposed so as to surround the land;
Placing a circuit board having a conductive pattern, a pad made of the conductive pattern, and a circuit element connected to the conductive pattern on the surface;
Electrically connecting the pads of the circuit board and the leads with fine metal wires;
And a step of forming a sealing resin so as to cover the lead, the substrate, and the fine metal wire at a portion to which the fine metal wire is connected. 前記ランドは前記基板よりも小さく形成され、
前記ランドにより被覆されない前記回路基板の裏面を前記封止樹脂により被覆し、
前記ランドの裏面を前記封止樹脂から露出させることを特徴とする請求項６記載の回路装置の製造方法。 The land is formed smaller than the substrate;
Covering the back surface of the circuit board not covered with the land with the sealing resin,
The method for manufacturing a circuit device according to claim 6, wherein a back surface of the land is exposed from the sealing resin. 前記金属細線を介して、前記回路基板に載置された前記回路素子と前記リードとを直に接続することを特徴とする請求項６記載の回路装置の製造方法。   The method of manufacturing a circuit device according to claim 6, wherein the circuit element placed on the circuit board and the lead are directly connected via the thin metal wire. 吊りリードにより外枠と連結されたランドと、前記ランドを囲むように一端が配置された複数個のリードとを有するリードフレームを用意する工程と、
導電パターン、前記導電パターンから成るパッドおよび前記導電パターンと接続された回路素子が表面に形成された回路基板を前記ランドに載置する工程と、
前記回路基板のパッドと前記リードとを金属細線により電気的に接続し、少なくとも２つの前記リードを前記回路基板と機械的に結合する工程と、
前記回路基板の周辺部に対応する領域の前記吊りリードを部分的に除去する工程と、
前記金属細線が接続する部分の前記リード、前記基板および前記金属細線が覆われるように封止樹脂を形成する工程とを具備することを特徴とする回路装置の製造方法。 Preparing a lead frame having a land connected to the outer frame by a suspension lead, and a plurality of leads having one end disposed so as to surround the land;
Placing a circuit board having a conductive pattern, a pad made of the conductive pattern, and a circuit element connected to the conductive pattern on the surface;
Electrically connecting the pads of the circuit board and the leads with fine metal wires, and mechanically coupling at least two of the leads to the circuit board;
Partially removing the suspension leads in a region corresponding to a peripheral portion of the circuit board;
And a step of forming a sealing resin so as to cover the lead, the substrate, and the fine metal wire at a portion to which the fine metal wire is connected. 前記吊りリードを除去した後の工程では、前記回路基板と機械的に結合された前記リードにより、前記回路基板を支持することを特徴とする請求項９記載の回路装置の製造方法。   The method for manufacturing a circuit device according to claim 9, wherein the circuit board is supported by the lead mechanically coupled to the circuit board in a step after the suspension lead is removed. 前記ランドは前記基板よりも小さく形成され、
前記ランドにより被覆されない前記回路基板の裏面を前記封止樹脂により被覆し、
前記ランドの裏面を前記封止樹脂から露出させることを特徴とする請求項９記載の回路装置の製造方法。 The land is formed smaller than the substrate;
Covering the back surface of the circuit board not covered with the land with the sealing resin,
The method for manufacturing a circuit device according to claim 9, wherein a back surface of the land is exposed from the sealing resin. 前記金属細線を介して、前記回路基板に載置された前記回路素子と前記リードとを直に接続することを特徴とする請求項９記載の回路装置の製造方法。   The method of manufacturing a circuit device according to claim 9, wherein the circuit element placed on the circuit board and the lead are directly connected via the thin metal wire. 前記回路基板を部分的に突出させて突起部を形成し、
前記リードを前記突起部にかしめることで、前記リードを前記回路基板に機械的に結合することを特徴とする請求項９記載の回路装置の製造方法。

Protrusions are formed by partially projecting the circuit board,
The method of manufacturing a circuit device according to claim 9, wherein the lead is mechanically coupled to the circuit board by caulking the lead to the protrusion.

JP2005159163A 2005-05-31 2005-05-31 Circuit device manufacturing method Active JP4676252B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159163A JP4676252B2 (en) 2005-05-31 2005-05-31 Circuit device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159163A JP4676252B2 (en) 2005-05-31 2005-05-31 Circuit device manufacturing method

Publications (2)

Publication Number Publication Date
JP2006339231A true JP2006339231A (en) 2006-12-14
JP4676252B2 JP4676252B2 (en) 2011-04-27

Family

ID=37559564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159163A Active JP4676252B2 (en) 2005-05-31 2005-05-31 Circuit device manufacturing method

Country Status (1)

Country Link
JP (1) JP4676252B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199436A (en) * 2011-03-22 2012-10-18 Toshiba Corp Semiconductor device and manufacturing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302859A (en) * 1994-04-29 1995-11-14 Ibiden Co Ltd Manufacture of multilayer wiring board for mounting semiconductor chip, and manufacture of semiconductor mounter
JP2004335493A (en) * 2003-03-13 2004-11-25 Denso Corp Packaging structure of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302859A (en) * 1994-04-29 1995-11-14 Ibiden Co Ltd Manufacture of multilayer wiring board for mounting semiconductor chip, and manufacture of semiconductor mounter
JP2004335493A (en) * 2003-03-13 2004-11-25 Denso Corp Packaging structure of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199436A (en) * 2011-03-22 2012-10-18 Toshiba Corp Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP4676252B2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
US7957158B2 (en) Circuit device
KR101643332B1 (en) Clip -bonded semiconductor chip package using ultrasonic welding and the manufacturing method thereof
US8133759B2 (en) Leadframe
US8421199B2 (en) Semiconductor package structure
US20070240899A1 (en) Circuit device
KR20170086828A (en) Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof
JP2005317998A5 (en)
TWI485819B (en) A package structure and the method to fabricate thereof
JP4845090B2 (en) Circuit device manufacturing method
US20080099922A1 (en) Circuit device and manufacturing method thereof
JPH0714974A (en) Plastic-molded integrated circuit package
KR101644913B1 (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP5341339B2 (en) Circuit equipment
JP6909630B2 (en) Semiconductor device
US7968983B2 (en) Semiconductor device
JP4676252B2 (en) Circuit device manufacturing method
JP4610426B2 (en) Circuit device manufacturing method
JP4277168B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP4861200B2 (en) Power module
JP4207791B2 (en) Semiconductor device
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2007141947A (en) Semiconductor device and its manufacturing method
KR20190085587A (en) High thermal conductivity semiconductor package
JP5132070B2 (en) Circuit device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4676252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250