JP2006333161A - 信号レベル制御回路 - Google Patents

Abstract

【課題】信号レベル制御回路に関し、送信出力レベルを素早く規定値に収束させ、送信レベル制御等の高速化を図る。
【解決手段】可変減衰器などの信号レベル調整手段の応答性と等価な時定数τの被制御回路（イ）に対して、該時定数τより小さい時定数τ’で変化し、指定レベルＥを跨ぐレベルから指定レベルＥへと変化するレベル制御電圧Ｅ’（ｔ）を、可変減衰器などの被制御回路（イ）に印加する制御部（ア）を備える。被制御回路（イ）へのレベル制御電圧Ｅ’（ｔ）の時定数を変えるのではなく電圧自体を変えることにより、レベル制御の応答性改善を図っている。更に、レベル制御電圧Ｅ’（ｔ）として、時定数τ’で連続的に変化させずに、時定数τに対応したタイミングで、指定レベルを跨ぐレベルから指定レベルへ階段状に変化する電圧とすることにより、制御部（ア）及び被制御回路（イ）に要求されるダイナミックレンジの低減を図ることができる。
【選択図】 図１

Description

本発明は、出力信号のレベルを指定レベルに変換して出力する信号レベル制御回路に関し、特に、指定レベルに到達するまでの収束時間を短縮し、送信レベル制御等の高速化を図ることができる信号レベル制御回路に関する。

図１５は一般的な送信装置の信号レベル制御回路の要部構成を示すブロック図である。図１５において、１は信号処理部、２は変調器、３ａ〜３ｃは可変減衰器、４はミキサ、５ａ〜５ｂは増幅器、６はレベル制御部である。同図はヘテロダインタイプの送信装置として、ミキサ４の前後に可変減衰器３ａ，３ｂを配置した構成例を示しているが、必ずしもミキサ４の前後に可変減衰器３ａ，３ｂを配置する必要はなく、また、可変減衰器３ａ〜３ｃの段数も３段である必要はない。尚、ホモダインタイプの場合はミキサ４が無く、スーパーヘテロダインタイプの場合はミキサ４が多段となるが、送信レベル制御の基本構成は何れのタイプであっても同様のものとなる。図１５ではフィルタ等については図示省略している。

送信レベルを調整する手段としては、可変減衰器３ａ〜３ｃを用いずに、変調器２の出力レベルを直接可変とする構成も可能である（これはビットシフト乗算によるディジタルアッテネータで容易に実現することができる）が、例えば、８０ｄＢ以上に及ぶような広いダイナミックレンジの送信レベルの場合は実現が容易でない。図１５はこのような広いダイナミックレンジで送信レベルを変化させることができる構成例である。

図１５に示す構成例の送信装置の動作について説明する。信号処理部１から出力され、変調器２により変調された信号は、可変減衰器３ａ、ミキサ４、可変減衰器３ｂ、増幅器５ａ、可変減衰器３ｃ、増幅器５ｂを通って出力される。レベル制御部６は、指定レベルに応じて可変減衰器３ａ〜３ｃの減衰量を制御し、増幅器５ｂの出力信号が指定レベルとなるよう送信レベル制御を行う。

可変減衰器３ａ〜３ｃは、適用される周波数帯、パワー、コスト、応答性等によって様々なタイプのものが採用され、制御手段も電圧駆動、電流駆動、光駆動等、種々のものが存在するが、レベル変化の応答性について考察すると、この応答性は時定数回路の過渡特性と見なすことができる。このような時定数回路の応答特性は、ノイズ低減のために挿入される低域通過フィルタ（ＬＰＦ）やパッケージの浮遊容量や線路のインピーダンス等によってもたらされる。

図１６は前述の可変減衰器の応答特性の等価回路として、ＲＣ時定数回路の電圧過渡特性モデルにより表したものである。図１６において、７は指定レベルとして印加する制御電圧の電圧源、８は抵抗、９はコンデンサである。電圧源７の制御電圧の印加に対する応答は、コンデンサ９に現れる応答電圧として表され、抵抗値をＲ、容量値をＣ、制御電圧を印加後の経過時間をｔとし、コンデンサ９の電圧をＶｃ、制御電圧をＥ、制御電圧Ｅの印加前に加えられていた初期電圧をＥｏとすると、次式の関係式が成り立つ。

上記式（１）において、時定数τ（τ＝ＲＣ）の値の大小は、応答性と安定性（ノイズ耐性）とのトレードオフの関係となるが、出力信号レベル（コンデンサ９の電圧Ｖｃ）を高速に制御電圧Ｅに追随させるには時定数τは小さい方が望ましく、出力信号レベル（コンデンサ９の電圧Ｖｃ）が規定値（制御電圧Ｅ）に達した後は、ノイズ耐性のために大きい方が望ましい。

このような応答特性が望まれる場合、一般的に時定数を切り替える手法が用いられる。このような手法による従来の構成例を図１７に示す。図１７おいて、１０ａ〜１０ｃは切り替えスイッチ、１１は初期電圧発生部、１２は検波器、１３は高周波信号入力端子、１４は高周波信号出力端子、１５は方向性結合器、１６はトリガー信号入力端子、１７は基準電圧入力端子、１８は比較器、１９は否定演算回路、３は可変減衰器、５は増幅器、８ａ〜８ｆは抵抗、９ａ〜９ｃはコンデンサである。なお、図１７おいて図１５、図１６と同一又は相当機能の回路部には同一の符号を付している。

図１７の回路構成の動作を簡単に説明する。高周波信号入力端子１３に入力された変調信号は、可変減衰器３、増幅器５、方向性結合器１５を通り、高周波信号出力端子１４へ出力される。検波器１２は方向性結合器１５によって取り出された変調信号の一部を検波し、その検波電圧を比較器１８へ出力する。

比較器１８は該検波電圧と基準電圧入力端子１７から与えられたレベル設定値とを比較し、その差分を抵抗８ａ、８ｂ及びコンデンサ９ａ、９ｂから構成される積分器（ＬＰＦ）に出力する。積分された差分信号は可変減衰器３の出力レベルを制御し、高周波信号出力端子１４における信号レベルが目標レベル設定値となるように制御する。

高周波信号入力端子１３への入力信号が無い状態では、切り替えスイッチ１０ｃはオフ状態で１０ａ、１０ｂはオン状態であり、これにより初期電圧発生部１１の電圧が可変減衰器３の制御電圧となる。高周波信号入力端子１３に変調信号が入力されると、トリガー信号入力端子１６からの制御信号によって、切り替えスイッチ１０ａがオフ、１０ｃがオン（１０ｂはオンのまま）となり、比較器１８の差分出力は、抵抗８ａ及びコンデンサ９ａで構成される積分回路と、抵抗８ｂ及びコンデンサ９ｂで構成される積分回路とが並列に接続された積分回路を通って、可変減衰器３の制御電圧として印加される。

その一定時間後、抵抗８ｃ及びコンデンサ９ｃで構成された積分回路の出力が否定演算回路１９を駆動し、切り替えスイッチ１０ｂをオフ状態とすることで、抵抗８ａ及びコンデンサ９ａのみで構成された積分回路の出力が可変減衰器３の制御電圧として印加される。ここで抵抗８ａ及びコンデンサ９ａの積分回路の時定数は、抵抗８ｂ及び９ｂの積分回路の時定数よりも大きく設定しておく。

以上の構成により、初めは小さな時定数で可変減衰器３の出力レベルを素早く制御して一定レベルに短時間で近付かせ、その後に大きな時定数で緩やかに可変減衰器３の出力レベルを制御する。このように時定数の異なる回路を複数用い、可変減衰器３の制御電圧を所定時間後に異なる時定数回路に切り替え、可変減衰器３の出力レベルに対して応答性と安定性の両立を図っている。

図１７示す信号レベル制御回路は、自身の出力信号の検波出力電圧と基準電圧レベルとの差分電圧を用いて信号レベルを制御するクローズループ制御となっているが、マルチキャリア共通増幅タイプ又は変調可変タイプの無線装置の場合は、単純に自身の検波出力電圧を信号レベル制御信号とすることはできない。

この場合は、自身の検波出力電圧の代替信号を用いたり、オープンループ制御にしたりするが、出力レベルの制御電圧を異なる時定数回路に切り替えて、出力レベルの応答性と安定性の両立を図るという思想は同じである。同様に受信装置の復調器の入力レベルを一定にする自動利得制御回路においても、入力レベルが低いときはレベル制御の時定数を小さくし、入力レベルが高いときはレベル制御の時定数を大きくする時定数切り替え手法が用いられる。

また、他の事例としては、発振器の位相同期ループにおいて、周波数切り替えや電源立ち上げ等の周波数引き込み時に、時定数を小さくして応答性の高速化を図り、発振周波数がロックした後に時定数を大きくすることも良く用いられる手法である。なお、時定数の切り替えにスイッチを用いて切り替える構成のほかに、可変容量や可変抵抗を用い、それらの容量値や抵抗値を連続的に変化させる構成とすることもできる。

前述の図１７に示した信号レベル制御回路は、下記の特許文献１に記載されている。
特開２００２−３３５１４０号公報

前述のような従来の時定数切り替えによる回路構成に対して、以下のような課題があった。
（１）通常市販されている可変減衰器デバイスは、周波数特性、ダイナミックレンジ又はパワーに重点が置かれて設計され、応答速度については、ノイズ対策等のために追加される低域通過フィルタの時定数に比べて十分速かったためこれまで特に考慮されず、高速応答の要求に対しては十分な応答速度が得られていない。
（２）可変減衰器デバイスは、パッケージ浮遊容量や内部線路インピーダンス等によって、デバイス自体の時定数を必ず有しており、また、送信装置等に実装される場合には、物理的に他の回路素子と接続する制御線の配線容量やインダクタンス等の影響を受ける。
（３）可変減衰器デバイスとして、デバイス自体の時定数や配線の影響が問題となる程の高速応答性が要求される場合、デバイスをより高速なタイプに変更するか、デバイス自体に手を加える（例えば、内部のバイパスコンデンサを変更する）ことになるが、そのような加工はコストアップとなり、またデバイス内部に手を加えることは容易な作業ではない。
（４）従来のような異なる時定数回路に切り替えるタイプでは、切り替えの際に抵抗とコンデンサとの間で充放電が起こり、その充放電の電圧又は電流が他の回路に影響を及ぼすなどの問題を生じる場合がある。

本発明は上記の問題に鑑み、可変減衰器や可変増幅器等の信号レベル調整用のデバイス自体の時定数や配線の影響が問題となるような場合でも、該デバイスに手を加えることなく、出力される信号レベルの応答性の改善を図り、信号レベルを素早く規定値に収束させ、送信レベル等の制御の高速化を図ることを目的とする。

本発明の信号レベル制御回路は、（１）出力信号を指定レベルに変換して出力する信号レベル制御回路において、入力信号をレベル制御電圧に従って増幅或いは減衰させるレベル調整手段と、前記出力信号のレベルを変化させるとき、前記レベル調整手段の応答の時定数より小さい時定数で変化し、かつ、指定レベルを跨ぐレベルから指定レベルへと変化するレベル制御電圧を、前記レベル調整手段に印加する制御部と、を備えたことを特徴とする。

また、（２）前記制御部に、より小さい時定数で変化し、かつ、指定レベルを跨ぐレベルから指定レベルへと変化するレベル制御電圧を印加する制御部を、１段又は複数段、順次備えたことを特徴とする。

また、（３）前記レベル調整手段から出力される出力信号のレベルの許容偏差の範囲内で、該出力信号レベルにオーバーシュート又はアンダーシュートを生じさせるレベル制御電圧を印加する制御部を備えたことを特徴とする。

また、（４）出力信号を指定レベルに変換して出力する信号レベル制御回路において、入力信号をレベル制御電圧に従って増幅或いは減衰させるレベル調整手段と、前記出力信号のレベルを変化させるとき、前記レベル調整手段の応答時定数に対応したタイミングで変化し、かつ、指定レベルを跨ぐレベルから指定レベルへ階段状に変化するレベル制御電圧を、前記レベル調整手段に印加する制御部と、を備えたことを特徴とする。

また、（５）前記制御部において、前記レベル制御電圧の値を、演算又はテーブル参照によってディジタル値として出力する手段と、該ディジタル値からレベル制御電圧に変換するディジタルアナログ変換器とを備えたことを特徴とする。

本発明では、信号レベルを変化させる可変減衰器等のレベル調整手段やその配線などを含めた、制御部から見た被制御部の時定数に対して、該時定数より小さい時定数でレベル制御電圧自体を変化させることにより、被制御部のデバイスが有する時定数や配線の影響が問題となるような場合でも、デバイスに手を加えることなく、信号レベル制御の応答性を改善することができる。

また、これにより、デバイスのばらつきや配線の影響など、設計時での見積りが難しい項目に対しても、制御部から出力するレベル制御電圧の設定により容易に対応することができるという柔軟性を有し、また、レベル調整手段として高速の応答性を有するデバイスを使用しなくても良く、また、大掛りなデバイス改造作業を行う必要がなく、その分のコスト増大を抑制することができる。

図１は本発明による第１の実施の形態の原理説明のための構成例を示し、図３〜図６は、該実施形態の動作例及び変形例を示している。図１において８，８ｇ〜８ｎは抵抗、９，９ｄはコンデンサ、１８ａ〜１８ｃは演算増幅器であり、前述の従来の回路と同一部分又は相当部分には同一符号を付している。同図の（ア）は制御部を示し、同図の（イ）は被制御部を示している。

同図（ア）の部分は図１６の制御電圧を供給する電圧源７に該当し、同図（イ）の部分は可変減衰器等のレベル調整手段及びその配線等を含めた回路と同等の応答性を呈する等価回路としてのＲＣ時定数回路を示している。また、同図（ア）の制御部の抵抗８ｊ及びコンデンサ９ｄから構成される回路の時定数をτ’、同図（イ）の被制御部の抵抗８及びコンデンサ９から構成される回路の時定数をτとする。

図１の信号レベル制御回路の動作について説明する。ここで、説明を簡明化するため、信号レベルを調整する図１５の可変減衰器３ａ〜３ｃ等の減衰特性は、印加される制御電圧に反比例（出力される信号レベルは制御電圧に比例）するものと仮定する。図１の（イ）の被制御部から出力される信号レベルの指定レベルがＰのときの制御電圧をＥ、指定レベルＰ１のときの制御電圧を０．５Ｅ、指定レベルＰ２のときの制御電圧を０とする。

ここで、Ｐ＞Ｐ１＞Ｐ２であるとする。信号レベルがＰ１のレベルに指定されている状態から、指定レベルＰへと信号レベルを変化させる場合、及び指定レベルがＰ２の状態の信号レベルの状態から、指定レベルＰへと信号レベルを変化させた場合を考えると、この応答は式（１）を用いて図２のように示される。

図２の横軸は時間ｔを、縦軸は被制御部の出力電圧レベルＶｃを示している。図２の曲線（ａ）は、式（１）においてＥ_０＝Ｐ１＝０．５Ｅとした場合であり、曲線（ｂ）は、式（１）においてＥ_０＝Ｐ２＝０とした場合で、また、この両者の場合においてＰ＝Ｅである。

図２において、時刻０からτ（τ＝ＲＣ）までの信号レベルの変化量を見ると、指定レベルＰ１から指定レベルＰへの変化では０．３１６Ｅ（０．８１６Ｅ−０．５Ｅ）の変化量であり、指定レベルＰ２から指定レベルＰの変化では０．６３２Ｅの変化量であり、グラフの傾きは指定レベルＰ２から指定レベルＰへの変化の方が大きい。しかし、相対値（変化の割合）として考えた場合は、当然ながら全く同じであり、時刻τにおいては、両者とも全体変化量の０．６３２分だけ変化している。

これに対し、通常、信号レベル制御の応答速度は、例えば「設定値±○ｄＢまでの到達時間が□μｓｅｃ以下」というように、指定した信号レベルが出力されるまでの制限時間として規定され、このため、従来技術として説明したような時定数の切り替え等の工夫が必要となる。

しかし、レベル制御の応答性の規定において、指定レベルを変化させる前のレベルは特に考慮されない。そこで、本発明による信号レベル制御回路では、減衰器等のレベル調整手段に指定レベルとして印加する制御電圧自体を変化させ、信号レベル制御の応答性の改善を図る構成とする。

ここで、設定制御電圧をＥとした場合、信号レベルを現在のレベルより上昇させるときには、初めに電圧Ｅよりも高い初期電圧Ｅ’を印加し、しかる後に徐々に初期電圧Ｅ’を目標の制御電圧Ｅに下げるよう制御することによって応答性の改善を図り、また、信号レベルを現在のレベルより下降させるときには、初めに電圧Ｅよりも低い初期電圧Ｅ’を印加し、しかる後に徐々に初期電圧Ｅ’を目標の制御電圧Ｅに上げるよう制御する。即ち、指定レベルＥを跨ぐレベルＥ’を最初に印加し、その後、該レベルＥ’から指定レベルＥへと変化するレベル制御電圧を印加することによって応答性の改善を図るものである。

図１において、演算増幅器１８ａの出力電圧をＶ_１とし、演算増幅器１８ｂの出力電圧をＶ_２とする。現在の制御電圧をＥｏとし、変化後の制御電圧をＥとすると、制御電圧Ｅを印加した後のＶ_１、Ｖ_２の各々の過渡特性は次式で表される。

ここでτ’（＝Ｃ_２Ｒ_２）は演算増幅器１８ｂの時定数であり、演算増幅器１８ｂの出力電圧Ｖ_２は、前述した初期電圧Ｅ’から目標制御電圧Ｅへの変化速度を決定するものである。演算増幅器１８ｃは、出力電圧Ｖ_１と出力電圧Ｖ_２との減算を行う回路であり、その出力電圧Ｅ’は次式のとおりとなる。

ここで、制御部（ア）に被制御部（イ）を接続したときの、被制御部（イ）に流れる電流をＩとすると、次式が成り立つ。

従って、被制御部（イ）の回路の時定数をτ（τ＝ＲＣ）とすると、式（３）、式（４）より、被制御部（イ）の出力電圧（信号レベル）Ｖｃは次式のとおりとなる。

例として、前述した指定レベルＰ２から指定レベルＰへ変化させる信号レベル制御において、図１の被制御部（イ）の時定数τ＝０．００１で、制御部（ア）の時定数τ’＝０．０００５としたとき、制御部（ア）を備えた場合、及び制御部（ア）を備えていない場合の、被制御部（イ）の出力電圧Ｖｃの応答を、それぞれ図３の（ａ）及び（ｂ）に示す。なお、指定レベルＰ２では初期電圧Ｅｏ＝０である。

時刻τ（＝０．００１）での出力電圧Ｖｃの値は、
・制御部（ア）無しのとき、Ｖｃ＝０．６３２Ｅ
・τ’＝０．０００５の制御部（ア）有りのとき、Ｖｃ＝０．８６５Ｅ
となり、応答速度が改善されていることが分かる。

特にτ’＝τ／２の場合には、式（５）からτが消え、τ’だけの形になり、式（１）との比較から、時定数τが時定数τ’に代替されている。つまり、被制御部（イ）の時定数τは無視され、制御部（ア）の時定数τ’のみで応答性が定まることになる。

そのほかのレベル制御の事例として、指定レベルＰ２から指定レベルＰへ変化させ、その後、指定レベルＰ１へと変化させた場合の出力電圧Ｖｃの応答を図４に示す。同図の（ａ）は制御部（ア）を備えた場合、同図の（ｂ）は制御部（ア）を備えていない場合の応答をそれぞれ示しているが、図３の事例と同様に、制御部（ア）を備えることにより応答特性が改善されていることが分かる。

なお、前述の図３及び図４の事例は、演算増幅器１８ｂの時定数τ’が図１の被制御部（イ）の時定数τの半分の値とした事例であるが、勿論、０．５τ＜τ’とすることも可能である。この場合、図３又及び図４の事例とは異なり、オーバーシュート或いはアンダーシュートを生じることになるが、一般に、応答特性が「信号レベル設定値±許容偏差」で規定され、オーバーシュート又はアンダーシュートが該許容偏差内に収まっていれば、特に問題がないので、意図的にオーバーシュート又はアンダーシュートを生じさせることにより応答速度を高速化することも可能である。

オーバーシュートさせた場合の事例を図５に示す。同図において、（ａ）は制御部（ア）の時定数τ’＝０．０００７とし、許容偏差の上限までオーバーシュートさせたときの応答特性を示し、これと共に比較のために（ｂ）に、オーバーシュートが発生しないようにした時定数τ’＝０．０００５の応答特性を示している。同図において、Δｔとして示すように、許容偏差の下限を超えるタイミングで比較すると、オーバーシュートによって応答性がΔｔだけ改善されている。

また、図１の信号レベル制御回路の構成例においては、Ｖ_１＝−２Ｅとなるように抵抗８ｈを抵抗８ｇの２倍の抵抗値に設定し、Ｖ_２は−Ｅで飽和するように抵抗８ｉと抵抗８ｊを同一の抵抗値にしているが、必ずしもこの構成である必要はなく、抵抗８ｇ〜８ｊの値を全て同じ値にし、演算増幅器１８ｃの抵抗値を変えても作用としては全く同一のものを構成することができる（Ｅ＝２Ｅ−Ｅ）。

同様にＶ_１＝−ｎＥとし、Ｖ_２を−（ｎ−１）Ｅで飽和するように抵抗値を変えることも可能である（ｎは１より大きい任意の数値）。例えば、図１の制御部（ア）において、抵抗８ｈを８ｇの３倍の抵抗値にし、抵抗８ｊを抵抗８ｉの２倍の抵抗値にすれば、演算増幅器１８ｃの出力電圧は、Ｅ＝−（−３Ｅ）＋（−２Ｅ）という形になり、更に応答性が改善される。ｎ＝３とした場合の応答特性を図６に示す。同図において、（ａ）は制御部（ア）におけるｎ＝３とした場合の応答特性、（ｂ）は時定数τ’＝０．０００５の制御部（ア）を備えたときの応答特性、（ｃ）は制御部（ア）が無いときの応答特性を示している。

また、制御部（ア）を多段接続することによっても応答性がより改善され、特に、各制御部（ア）の時定数を、それぞれその１つ後段の制御部（ア）の時定数の半分ずつにしていくことにより、前述のように制御される回路部の時定数は無視されるので、アンダーシュート及びオーバーシュートを生じることなく応答性の改善が得られる。多段接続した場合の応答特性を図７に示す。

同図において、（ａ）はそれぞれ時定数τ’＝０．０００５及び時定数τ’’＝０．０００２５の制御部（ア）を２段備えたときの応答特性、（ｂ）は時定数τ’＝０．０００５の制御部（ア）を１段備えたときの応答特性、（ａ）は制御部（ア）が無いときの応答特性を示している。

前述の第１の実施の形態は、低域通過フィルタ（ＬＰＦ）の特性を有する可変減衰器等のレベル調整手段の応答性を改善するため、信号レベルを変化させる際に、レベル制御の開始時に指定レベルを越える（現在のレベルより高くするときは指定レベルより高く、現在のレベルより低くするときは指定レベルよりも低い）レベル制御値を与え、しかる後に或る時定数で指定レベルに収束させる手法である。

しかしながらこの手法では、応答性を改善しようとするほど初期値の制御電圧が大きくなり、制御部及び可変減衰器等のレベル調整手段に要求されるダイナミックレンジが大きくなる、或いはオーバーシュート又はアンダーシュートを生じるという問題がある。そこで本発明の第２の実施の形態では、レベル制御値を時定数回路で連続的に変化させるのではなく、非連続に可変させることで、初期値の制御電圧の上昇を抑え、かつオーバーシュート又はアンダーシュートの発生を発生させることなく、応答性の改善を図る構成とする。

図８は本発明の第２の実施の形態の構成例を示す。同図において、１０ｄは切り替えスイッチ、２０は閾値回路であり、８，８ｏ〜８ｙは抵抗、９，９ｅはコンデンサ、１８ｄ〜１８ｆは演算増幅器であり、前述の従来の回路と同一部分又は相当部分には同一符号を付している。また、（ア）’は制御部を示し、（イ）は図１と同様に被制御部を示している。

以下、第２の実施形態の動作について説明する。ここで、出力する信号レベルの変化として、初期値Ｅｏから制御値Ｅへの変化を考える。演算増幅器１８ｄはレベル制御値として−Ｅの電圧値を出力し、演算増幅器１８ｅは初期値Ｅｏとレベル制御値Ｅとの差分に比例した電圧値−ΔＥを出力する。切り替えスイッチ１０ｄの接点は、初めは演算増幅器１８ｅの出力側に接しているので、演算増幅器１８ｆの出力はＥ＋ΔＥとなる。

次にトリガー信号入力端子１６からの信号は、抵抗８ｙ、コンデンサ９ｅから構成される積分回路及び閾値回路２０によって、所定時間後に切り替えスイッチ１０ｄを駆動し、その接点を演算増幅器１８ｅの出力から切り離し、０電位点に接続する。従って、演算増幅器１８ｆの出力は、Ｅ＋ΔＥの電圧値からＥの電圧値へ非連続的に階段状に変化する。

ΔＥはＥｏを基準にしているので、ＥｏとＥの大小関係によってΔＥの符号が変わり、演算増幅器１８ｆの出力電圧は、Ｅ＞Ｅｏの場合、初めにＥよりも大きな電圧値で一定時間後にＥ、Ｅ＜Ｅｏの場合には初めにＥよりも小さな電圧値で一定時間後にＥとなるよう制御され、初めから電圧値Ｅでレベル制御を行うよりも応答性が改善される。なお、図示していないが、初期値用の基準電圧Ｅｏはホールド回路により供給される。

発明の第２の実施形態によるレベル制御電圧を、第１の実施の形態のレベル制御電圧と対比させて図９に示す。同図の（ａ）は第２の実施形態の制御部（ア）’によるレベル制御電圧を示し、同図の（ｂ）は第１の実施形態の制御部（ア）によるレベル制御電圧を示している。同図において、ｔ’は、入力端子１６からのトリガー信号入力後、切り替えスイッチ１０ｄが切り替わるタイミングである。同図から分かるように、第１の実施形態に比べて、第２の実施形態ではレベル制御電圧として要求されるダイナミックレンジが図のＡの分だけ低減される。なお、図９は信号レベルを上昇させる場合であるが、下降させる場合でも、電圧変化の方向が逆になるだけで同様である。

例として図３と同様に、時定数τ＝０．００１の被制御部（イ）を駆動する場合について説明する。ここで、制御部（ア）’の動作条件をΔＥ＝（Ｅ−Ｅｏ）／２、ｔ’＝τとし、指定レベルＰ１（制御電圧０．５Ｅ）から指定レベルＰ（制御電圧Ｅ）に変化させた場合の応答特性を図１０に示し、また、指定レベルＰ２（制御電圧０）から指定レベルＰに変化させた場合の応答特性を図１１に示す。それぞれ、（ａ）は制御部（ア）’が有るとき、（ｂ）は制御部（ア）’が無いときの応答特性を示している。

また、比較のため制御部（ア）’の動作条件を同条件とし、被制御部（イ）の時定数τ＝０．００２とし、信号レベルを０．７ＥからＥに変化させた場合の応答特性を図１２に示す。図１０乃至図１２に示すとおり、制御部（ア）’を備えることによって応答性が改善されていることが分かる。

図８に示す第２の実施形態の構成において、切り替え回路を追加して多段構成にすることにより、更にダイナミックレンジの低減量Ａを増大させることができる。例えば、図１０の動作条件では、信号レベルを０．５ＥからＥに変化させるレベル制御であり、１段の切り替え回路の場合は、制御部（ア）’から出力するレベル制御電圧Ｅ’を「ｔ＝ｔ’＝τまでは１．２５Ｅ、以降はＥ」とするが、２段の切り替え回路を備えることにより、ΔＥを小さくし、「ｔ＝τまでは１．１２５Ｅ、２τまでは１．０６Ｅ、以降はＥ」とすることにより、１．２５Ｅ−１．１２５Ｅ＝０．１２５Ｅだけ、ダイナミックレンジを低減することができる。

この場合の応答特性を図１３に示している。同図において、（ａ）は２段の切り替え回路を備えた制御部（ア）’からのレベル制御電圧、（ｂ）は該多段の制御部（ア）’による応答特性、（ｃ）は制御部（ア）’が無いときの応答特性を示している。

なお、発明の第１及び第２の実施の形態の構成例として、従来例との対比のために、アナログ回路による構成例とその動作について説明したが、当然ながら同等な機能を有するディジタル回路により構成しても同様の作用が得られる。例えば、第２の実施形態は、図１４に示すように簡単に構成することができる。

図１４において、２１はディジタル信号をアナログ信号に変換するＤ／Ａコンバータ、２２はクロック信号を計数するカウンタであり、（ア）’は制御部を示し、（イ）は被制御部を示している。従来と同一部分又は相当部分は同一符号で表示している。この構成例の場合、Ｅはレベル制御電圧そのものではなく、それに該当するディジタル設定値となる。

カウンタ２２は、レベル制御電圧の設定値Ｅ（又はイネーブル信号など）の入力をトリガーとして、クロック信号の計数を開始し、所定の時間経過後にセット信号をＤ／Ａコンバータ２１に出力する。Ｄ／Ａコンバータは、当初、設定値Ｅ’を出力し、該セット信号の入力により設定値Ｅ’を設定値Ｅへ変化させる。なお、カウンタ２２の代替手段として、積分器を用いたワンショットパルス発生回路などを用いてセット信号を出力する構成としても同様のものを構成することができる。

また、Ｄ／Ａコンバータ２１の出力変化は、演算で所定の設定値を出力する構成、ビットシフトにより設定値を変化させる構成、或いは制御する可変減衰器（被制御部）に応じた設定値を格納したテーブルを用い、該テーブルのアドレスの読み替えにより設定値を変化させる構成とすることができる。このようなディジタル方式による構成は、特に図１５の信号処理部１及びレベル制御部６等がディジタル回路で構成されている場合に親和性が高い。

本発明による第１の実施の形態の原理説明のための構成例を示す図である。 レベル制御時の初期値が異なる場合の従来例の応答特性を示す図である。 第１の実施形態における応答性改善の例を示す図である。 第１の実施形態における他の応答性改善の例を示す図である。 第１の実施形態におけるオーバーシュートさせた場合の応答性改善の例を示す図である。 第１の実施形態におけるｎ＝３とした場合の応答性改善の例を示す図である。 第１の実施形態における多段接続した場合の応答性改善の例を示す図である。 本発明による第２の実施の形態の原理説明のための構成例を示す図である。 第２の実施の形態のレベル制御電圧の例を示す図である。 第２の実施の形態で指定レベルを０．５ＥからＥに変化させた場合の応答性改善の例を示す図である。 第２の実施の形態で指定レベルを０からＥに変化させた場合の応答性改善の例を示す図である。 第２の実施の形態で異なる制御対象での応答性改善の例を示す図である。 第２の実施の形態で切り替え回路を多段構成とした場合の応答性改善の例を示す図である。 第２の実施の形態をディジタル回路で構成した場合の原理説明図である。 一般的な送信装置の信号レベル制御回路の要部構成のブロック図である。 可変減衰器の応答特性と等価なＲＣ時定数回路を示す図である。 従来の信号レベル制御回路の構成例を示す図である。

符号の説明

１ 信号処理部
２ 変調器
３，３ａ〜３ｃ 可変減衰器
４ ミキサ
５，５ａ，５ｂ 増幅器
６ レベル制御部
７ 制御電圧の電圧源
８，８ａ〜８ｙ 抵抗
９，９ａ〜９ｅ コンデンサ
１０ａ〜１０ｄ 切り替えスイッチ
１１ 初期電圧発生部
１２ 検波器
１３ 高周波信号入力端子
１４ 高周波信号出力端子
１５ 方向性結合器
１６ トリガー信号入力端子
１７ 基準電圧入力端子
１８，１８ａ〜１８ｆ 比較器、演算増幅器
１９ 否定演算回路
２０ 閾値回路
２１ Ｄ／Ａコンバータ
２２ カウンタ

Claims (5)

1. 出力信号を指定レベルに変換して出力する信号レベル制御回路において、
   入力信号をレベル制御電圧に従って増幅或いは減衰させるレベル調整手段と、
   前記出力信号のレベルを変化させるとき、前記レベル調整手段の応答の時定数より小さい時定数で変化し、かつ、指定レベルを跨ぐレベルから指定レベルへと変化するレベル制御電圧を、前記レベル調整手段に印加する制御部と、
   を備えたことを特徴とする信号レベル制御回路。
2. 前記制御部に、より小さい時定数で変化し、かつ、指定レベルを跨ぐレベルから指定レベルへと変化するレベル制御電圧を印加する制御部を、１段又は複数段、順次備えたことを特徴とする請求項１に記載の信号レベル制御回路。
3. 前記レベル調整手段から出力される出力信号のレベルの許容偏差の範囲内で、該出力信号レベルにオーバーシュート又はアンダーシュートを生じさせるレベル制御電圧を印加する制御部を備えたことを特徴とする請求項１又は２に記載の信号レベル制御回路。
4. 出力信号を指定レベルに変換して出力する信号レベル制御回路において、
   入力信号をレベル制御電圧に従って増幅或いは減衰させるレベル調整手段と、
   前記出力信号のレベルを変化させるとき、前記レベル調整手段の応答時定数に対応したタイミングで変化し、かつ、指定レベルを跨ぐレベルから指定レベルへ階段状に変化するレベル制御電圧を、前記レベル調整手段に印加する制御部と、
   を備えたことを特徴とする信号レベル制御回路。
5. 前記制御部において、
   前記レベル制御電圧の値を、所定の演算によって、又は前記レベル調整手段の応答性に応じた設定値を格納したテーブルの参照によって、ディジタル値として出力する手段と、
   該ディジタル値からレベル制御電圧に変換するディジタルアナログ変換器と、
   を備えたことを特徴とする請求項４に記載の信号レベル制御回路。

Images