JP2006331080A - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
JP2006331080A
JP2006331080A JP2005153721A JP2005153721A JP2006331080A JP 2006331080 A JP2006331080 A JP 2006331080A JP 2005153721 A JP2005153721 A JP 2005153721A JP 2005153721 A JP2005153721 A JP 2005153721A JP 2006331080 A JP2006331080 A JP 2006331080A
Authority
JP
Japan
Prior art keywords
current
circuit
voltage
power supply
supply circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005153721A
Other languages
Japanese (ja)
Other versions
JP4756201B2 (en
Inventor
Kohei Yamada
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2005153721A priority Critical patent/JP4756201B2/en
Publication of JP2006331080A publication Critical patent/JP2006331080A/en
Application granted granted Critical
Publication of JP4756201B2 publication Critical patent/JP4756201B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enhance the efficiency in wide range of input/output voltages. <P>SOLUTION: The power circuit 1 compares reference currents I<SB>REF</SB>to be output from a reference signal circuit 4 with detection currents I<SB>S</SB>to be output from a current detection circuit 6 based on output currents to be output according to a load 10 by a comparing part 5, and inputs a voltage V<SB>A</SB>to be output from the comparing part 5 according to the scale of those current values to en terminals installed in a DC/DC converter 2 and a series regulator 3, and switches the DC/DC converter 2 and the series regulator 3 to be applied. When the voltage V<SB>A</SB>is a predetermined value or more, the DC/DC converter 2 is selected, and when the voltage V<SB>A</SB>is a predetermined value or less, the DC/DC converter 2 is selected. In this case, the reference currents I<SB>REF</SB>to be output from the reference signal circuit 4 are changed according to an input voltage V<SB>IN</SB>and an output voltage V<SB>OUT</SB>so that the value of the detection currents I<SB>S</SB>whose voltage V<SB>A</SB>is changed can be changed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は電源回路に関し、特に、負荷に流れる電流に応じて複数の電圧変換回路から１つの電圧変換回路を選択する電源回路に関する。   The present invention relates to a power supply circuit, and more particularly to a power supply circuit that selects one voltage conversion circuit from a plurality of voltage conversion circuits in accordance with a current flowing through a load.

複数の電圧変換回路（定電圧源）を具備し、負荷に流れる電流（以下「負荷電流」という）に応じて（負荷の軽重に応じて）電圧変換回路を切り替える電源回路が知られている。電源回路に用いられる電圧変換回路としては、例えば、ＤＣ−ＤＣコンバータ等のスイッチングレギュレータやシリーズレギュレータ等が挙げられる。   There is known a power supply circuit that includes a plurality of voltage conversion circuits (constant voltage sources) and switches the voltage conversion circuit according to a current flowing through a load (hereinafter referred to as “load current”) (according to the weight of the load). Examples of the voltage conversion circuit used for the power supply circuit include a switching regulator such as a DC-DC converter and a series regulator.

このような電源回路においては、負荷電流が所定電流以下になった場合にはシリーズレギュレータを選択して（シリーズレギュレータに切り替えて）駆動を行い、負荷電流が所定電流以上になった場合にはＤＣ−ＤＣコンバータを選択して（ＤＣ−ＤＣコンバータに切り替えて）駆動を行うよう構成することにより、効率の改善を図ることができる。   In such a power supply circuit, when the load current becomes lower than the predetermined current, the series regulator is selected (switched to the series regulator) to drive, and when the load current becomes higher than the predetermined current, DC is selected. -The efficiency can be improved by selecting the DC converter (switching to the DC-DC converter) and performing the driving.

図８は、ＤＣ−ＤＣコンバータとシリーズレギュレータの出力電流−効率特性を示すグラフである。
ここで、電流Ｉeqは、ＤＣ−ＤＣコンバータとシリーズレギュレータとの効率が等しくなるときの負荷電流の値であり、この電流Ｉeqにおいて電圧変換回路の切り替えを行うことが好ましい。 FIG. 8 is a graph showing output current-efficiency characteristics of the DC-DC converter and the series regulator.
Here, the current I eq is the value of the load current when the efficiency of the DC-DC converter and the series regulator becomes equal, and the voltage conversion circuit is preferably switched at this current I eq .

このような電圧変換回路の切り替えを行う電源回路は、一般的に知られており（例えば、特許文献１参照）、特許文献１に記載の電源回路においては、ＤＣ−ＤＣコンバータとシリーズレギュレータとの切り替えを行う電流値Ｉｘおよび電流値Ｉａが設定されている。
特開平１１−３５３０４０号公報（段落番号［００２４］〜［００４７］，図１〜４） A power supply circuit for switching such a voltage conversion circuit is generally known (see, for example, Patent Document 1). In the power supply circuit described in Patent Document 1, a DC-DC converter and a series regulator are used. A current value Ix and a current value Ia for switching are set.
JP 11-353040 A (paragraph numbers [0024] to [0047], FIGS. 1 to 4)

ところで、電流Ｉeqの値は電源回路の入出力電圧の条件に大きく依存する。すなわち、シリーズレギュレータの効率は、略入力電圧と出力電圧との比で決まるため、図８に示すように、例えば出力電圧が増加してシリーズレギュレータの効率が、６０％から６６％に上昇したとき、ＤＣ−ＤＣコンバータとシリーズレギュレータとの効率が等しくなるときの電流は、電流Ｉeqから電流Ｉeq1に増加する。 By the way, the value of the current I eq greatly depends on the condition of the input / output voltage of the power supply circuit. That is, since the efficiency of the series regulator is substantially determined by the ratio between the input voltage and the output voltage, as shown in FIG. 8, for example, when the output voltage increases and the efficiency of the series regulator increases from 60% to 66%. The current when the efficiency of the DC-DC converter and the series regulator becomes equal increases from the current I eq to the current I eq1 .

しかしながら、従来の電源回路ではＤＣ−ＤＣコンバータとシリーズレギュレータの切り替えを行う電流が一定値（電流Ｉeq）に設定されているため、図８中斜線で示す部分においては、効率の面からシリーズレギュレータでの駆動が好ましいにも関わらず、負荷に電流Ｉeqが流れる時点で、電圧変換回路がＤＣ−ＤＣコンバータに切り替わってしまうという問題点があった。 However, in the conventional power supply circuit, since the current for switching between the DC-DC converter and the series regulator is set to a constant value (current I eq ), the portion indicated by the hatched line in FIG. In spite of being preferable to drive at the time, the voltage conversion circuit is switched to the DC-DC converter when the current Ieq flows through the load.

すなわち、シリーズレギュレータに電圧を供給する電源の電圧が大きく変動する場合や、出力電圧を切り替えて使用する場合、またはユーザ側が任意の条件で使用することができる汎用ＩＣ等においては、入出力電圧条件が大きく変化したときに、それに適した電圧変換回路の切り替えが行われないという問題点があった。   That is, when the voltage of the power supply that supplies the voltage to the series regulator fluctuates greatly, when the output voltage is switched and used, or in a general-purpose IC that can be used under arbitrary conditions by the user, input / output voltage conditions There is a problem in that switching of the voltage conversion circuit suitable for the change is not performed when the value of the voltage changes greatly.

本発明はこのような点に鑑みてなされたものであり、広範囲の入出力電圧に対して、高効率を実現することができる電源回路を提供することを目的とする。   The present invention has been made in view of such a point, and an object thereof is to provide a power supply circuit capable of realizing high efficiency with respect to a wide range of input / output voltages.

本発明では上記問題を解決するために、負荷に定電圧を出力する電源回路において、前記負荷に流れる負荷電流の大きさによって選択され、電力変換効率が異なる少なくとも２つの電圧変換回路と、複数の前記電圧変換回路から１つの電圧変換回路を選択する選択手段と、前記負荷電流に基づいて前記１つの電圧変換回路を選択するための境界電流を設定し、入力電圧と前記定電圧との関係に応じて前記境界電流を変化させる境界電流変化手段と、を有することを特徴とする電源回路が提供される。   In the present invention, in order to solve the above problem, in a power supply circuit that outputs a constant voltage to a load, at least two voltage conversion circuits selected according to the magnitude of a load current flowing through the load and having different power conversion efficiency, and a plurality of voltage conversion circuits Selection means for selecting one voltage conversion circuit from the voltage conversion circuit, a boundary current for selecting the one voltage conversion circuit based on the load current is set, and the relationship between the input voltage and the constant voltage is set. There is provided a power supply circuit comprising boundary current changing means for changing the boundary current accordingly.

このような電源回路によれば、入力電圧と定電圧との関係に応じて境界電流を変化させることにより、例えば、入力電圧と定電圧との関係に応じて電力変換効率が変化する電圧変換回路を用いた場合、その電圧変換回路の電力変換効率を最適なものとすることができる。   According to such a power supply circuit, by changing the boundary current according to the relationship between the input voltage and the constant voltage, for example, the voltage conversion circuit in which the power conversion efficiency changes according to the relationship between the input voltage and the constant voltage. Can be used to optimize the power conversion efficiency of the voltage conversion circuit.

本発明では、複数の電圧変換回路を備える電源回路に関し、入力電圧と定電圧との関係に応じて境界電流を変化させることにより、例えば、入力電圧と定電圧との関係に応じて電力変換効率が変化する電圧変換回路を用いた場合、前記電源回路の電力変換効率を最適なものとすることができる。よって、広範囲の入出力電圧に対して、高効率を実現することができる。   The present invention relates to a power supply circuit including a plurality of voltage conversion circuits, and by changing the boundary current according to the relationship between the input voltage and the constant voltage, for example, the power conversion efficiency according to the relationship between the input voltage and the constant voltage. When a voltage conversion circuit in which the voltage changes is used, the power conversion efficiency of the power supply circuit can be optimized. Therefore, high efficiency can be realized for a wide range of input / output voltages.

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の電源回路を示す原理図である。
図１に示すように電源回路１は、電圧変換回路（定電圧源）を構成するＤＣ−ＤＣコンバータ２およびシリーズレギュレータ３と、基準信号回路４と、比較部５と、電流検出回路６とを有している。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a principle diagram showing a power supply circuit according to the first embodiment.
As shown in FIG. 1, the power supply circuit 1 includes a DC-DC converter 2 and a series regulator 3, which constitute a voltage conversion circuit (constant voltage source), a reference signal circuit 4, a comparison unit 5, and a current detection circuit 6. Have.

電源回路１は、基準信号回路４から出力される基準電流ＩREFと、負荷１０に応じて出力される出力電流（負荷電流）ＩOUTに基づいて電流検出回路６から出力される検出電流ＩSとを比較部５で比較し、それらの電流値の大小に応じて比較部５から出力される電圧ＶAを、ＤＣ−ＤＣコンバータ２とシリーズレギュレータ３とに設けられたｅｎ端子に入力することにより、適用するＤＣ−ＤＣコンバータ２とシリーズレギュレータ３とを切り替えている（選択している）。電圧ＶAが所定値以上のときはシリーズレギュレータ３が選択され、電圧ＶAが所定値未満のときはＤＣ−ＤＣコンバータ２が選択される。 The power supply circuit 1 detects the detection current I S output from the current detection circuit 6 based on the reference current I REF output from the reference signal circuit 4 and the output current (load current) I OUT output according to the load 10. Are compared by the comparison unit 5 and the voltage V A output from the comparison unit 5 according to the magnitude of the current value is input to the en terminal provided in the DC-DC converter 2 and the series regulator 3. Thus, the DC-DC converter 2 and the series regulator 3 to be applied are switched (selected). When the voltage V A is equal to or higher than a predetermined value, the series regulator 3 is selected, and when the voltage V A is lower than the predetermined value, the DC-DC converter 2 is selected.

このとき入力電圧ＶINおよび出力電圧ＶOUTに応じて基準信号回路４から出力される基準電流ＩREFを変化させることにより、電圧ＶAの値を変化させている。
以下、具体例を用いて説明を行う。 At this time, the value of the voltage V A is changed by changing the reference current I REF output from the reference signal circuit 4 in accordance with the input voltage V IN and the output voltage V OUT .
Hereinafter, description will be made using a specific example.

図２は、第１の実施の形態の電源回路を示す回路図である。
なお、図２においては、図１と共通の部分については、共通の符号を用いてその説明を省略する。 FIG. 2 is a circuit diagram illustrating the power supply circuit according to the first embodiment.
In FIG. 2, portions common to FIG. 1 are denoted by common reference numerals and description thereof is omitted.

電源回路１は、ＤＣ−ＤＣコンバータ２およびシリーズレギュレータ３の出力側に設けられた節点Ｘと負荷１０との間に設けられた抵抗ＲSと、抵抗ＲSに並列に設けられた抵抗ＲMとを有している。抵抗ＲMには、その抵抗値に応じて、抵抗ＲSに流れる出力電流ＩOUTに比例する電流が流れる。 The power supply circuit 1 includes a resistor R S provided between the node X provided on the output side of the DC-DC converter 2 and the series regulator 3 and the load 10 and a resistor R M provided in parallel with the resistor R S. And have. A current proportional to the output current I OUT flowing through the resistor R S flows through the resistor R M according to the resistance value.

基準信号回路４は、ＰＭＯＳトランジスタＭ１、デバイスのサイズが互いに等しいＰＭＯＳトランジスタＭ２とＰＭＯＳトランジスタＭ３およびデバイスのサイズが互いに等しいＰＭＯＳトランジスタＭ４とＰＭＯＳトランジスタＭ５を有している（以下、単にトランジスタＭ１〜Ｍ５という）。   The reference signal circuit 4 includes a PMOS transistor M1, a PMOS transistor M2 and a PMOS transistor M3 having the same device size, and a PMOS transistor M4 and a PMOS transistor M5 having the same device size (hereinafter simply referred to as transistors M1 to M5). Called).

このトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４およびＭ５は、各ソースに、それぞれ入力電圧ＶINが供給されている。
トランジスタＭ１のゲートには、出力電圧ＶOUTが供給されている。 In the transistors M1, M2, M3, M4 and M5, the input voltage V IN is supplied to each source.
The output voltage V OUT is supplied to the gate of the transistor M1.

また、トランジスタＭ１およびトランジスタＭ２のドレインは、定電流Ｉ１を供給する定電流源に接続されている。
トランジスタＭ２，Ｍ３は、それぞれ各ゲート同士およびトランジスタＭ２のゲート・ドレイン間が接続されており、カレントミラー回路１１を構成している。カレントミラー回路１１は、トランジスタＭ２に流れる電流を折り返してトランジスタＭ３のドレインから出力する。 The drains of the transistors M1 and M2 are connected to a constant current source that supplies a constant current I1.
The transistors M2 and M3 are connected to each other and between the gate and the drain of the transistor M2, and constitute a current mirror circuit 11. The current mirror circuit 11 returns the current flowing through the transistor M2 from the drain of the transistor M3.

トランジスタＭ４，Ｍ５も同様に、それぞれ各ゲート同士およびトランジスタＭ４のゲート・ドレイン間が接続されており、カレントミラー回路１２を構成している。
トランジスタＭ４のドレインは、定電流Ｉ２を供給する電流源に接続されている。 Similarly, the transistors M4 and M5 are connected to each other and between the gate and the drain of the transistor M4 to form a current mirror circuit 12.
The drain of the transistor M4 is connected to a current source that supplies a constant current I2.

また、トランジスタＭ５のドレインは、トランジスタＭ３のドレインに接続されている。
カレントミラー回路１２は、トランジスタＭ４に流れる定電流Ｉ２を折り返してトランジスタＭ５のドレインから出力する。すなわち、カレントミラー回路１２は、トランジスタＭ３から出力される電流に定電流Ｉ２をバイアス電流として加えるバイアス回路として機能する。 The drain of the transistor M5 is connected to the drain of the transistor M3.
The current mirror circuit 12 turns back the constant current I2 flowing through the transistor M4 and outputs it from the drain of the transistor M5. That is, the current mirror circuit 12 functions as a bias circuit that adds the constant current I2 as a bias current to the current output from the transistor M3.

トランジスタＭ３から出力される電流と定電流Ｉ２との和が基準電流ＩREFとなる。なお、以下の説明では、定電流Ｉ２をバイアス電流Ｉ２という。
電流検出回路６は、演算増幅器６１と、ＮＭＯＳトランジスタＭ６，Ｍ７とを有している。 The sum of the current output from the transistor M3 and the constant current I2 becomes the reference current I REF . In the following description, the constant current I2 is referred to as a bias current I2.
The current detection circuit 6 includes an operational amplifier 61 and NMOS transistors M6 and M7.

演算増幅器６１の非反転入力端子は、抵抗ＲMの節点Ｘと反対側に接続されており、反転入力端子は、抵抗ＲSの負荷１０側に接続されている。
この演算増幅器６１は、（演算増幅器６１の反転入力端子と非反転入力端子とを仮想短絡させて）抵抗Ｒｓおよび抵抗ＲMの両端に印加される電圧が等しくなるように、トランジスタＭ７のゲート電圧を決定する。 The non-inverting input terminal of the operational amplifier 61, the node X of the resistor R M is connected to the opposite side, the inverting input terminal is connected to the load 10 side of the resistor R S.
The operational amplifier 61, as (inverting input terminal and a non-inverting input terminal by a virtual short circuit of the operational amplifier 61) voltage applied across the resistor Rs and the resistor R M is equal, the gate voltage of the transistor M7 To decide.

トランジスタＭ６，Ｍ７は、カレントミラー回路６２を構成している。
カレントミラー回路６２は、トランジスタＭ７に流れる電流、すなわちＩOUT×（ＲS／ＲM）を、トランジスタＭ６とトランジスタＭ７とのデバイスサイズの比（本実施の形態では１：１）に等しい比で折り返した検出電流ＩSをトランジスタＭ６から出力する。 The transistors M6 and M7 constitute a current mirror circuit 62.
The current mirror circuit 62 sets the current flowing through the transistor M7, that is, I OUT × (R S / R M ) at a ratio equal to the ratio of the device sizes of the transistors M6 and M7 (1: 1 in the present embodiment). and outputs the detected current I S folded back from the transistor M6.

また、基準信号回路４の出力（トランジスタＭ３，Ｍ５のドレイン）と、電流検出回路６の出力（トランジスタＭ６のドレイン）とは、節点Ａを介してそれぞれＤＣ−ＤＣコンバータ２およびシリーズレギュレータ３のｅｎ端子に電気的に接続されており、この節点Ａが比較部５を構成している。   Further, the output of the reference signal circuit 4 (the drains of the transistors M3 and M5) and the output of the current detection circuit 6 (the drain of the transistor M6) are respectively energized by the DC-DC converter 2 and the series regulator 3 via the node A. The node A is electrically connected to the terminal, and the node A constitutes the comparison unit 5.

次に、電源回路１の作用について説明する。
まず、基準信号回路４の作用について説明する。
トランジスタＭ１のゲートには、出力電圧ＶOUTが供給されているため、トランジスタＭ１のしきい値電圧をＶthとすると、ＶOUT≦ＶIN−Ｖthの条件を満たすときにトランジスタＭ１に電流が流れる。 Next, the operation of the power supply circuit 1 will be described.
First, the operation of the reference signal circuit 4 will be described.
Since the output voltage V OUT is supplied to the gate of the transistor M1, assuming that the threshold voltage of the transistor M1 is V th , current flows in the transistor M1 when the condition of V OUT ≦ V IN −V th is satisfied. Flowing.

ところで、トランジスタＭ１に流れる電流の最大値は、定電流Ｉ１であるため、トランジスタＭ１に流れる電流ＩM1の範囲は、０≦ＩM1≦Ｉ１となる。
よって、カレントミラー回路１１を構成するトランジスタＭ２，Ｍ３には、それぞれ（Ｉ１−ＩM1）に等しい電流が流れる。 Incidentally, since the maximum value of the current flowing through the transistor M1 is the constant current I1, the range of the current I M1 flowing through the transistor M1 is 0 ≦ I M1 ≦ I1.
Therefore, currents equal to (I1-I M1 ) flow in the transistors M2 and M3 constituting the current mirror circuit 11, respectively.

図３は、基準信号回路の電圧−電流特性を示すグラフである。
出力電圧ＶOUTが入力電圧ＶINに比べて十分に低い場合には、電流源により与えられる定電流Ｉ１のうちのほとんどがトランジスタＭ１に流れるため、トランジスタＭ２，Ｍ３に流れる電流は略０になり、基準電流ＩREF＝バイアス電流Ｉ２となる。一方、出力電圧ＶOUTが入力電圧ＶINに近づくにつれて、トランジスタＭ１に流れる電流は減少し、その結果トランジスタＭ２，Ｍ３のドレイン電流が増加する。そして、出力電圧ＶOUT＞ＶIN−ＶthではトランジスタＭ２，Ｍ３に流れる電流は最大になり、基準電流ＩREF＝Ｉ１＋Ｉ２となる。 FIG. 3 is a graph showing voltage-current characteristics of the reference signal circuit.
When the output voltage V OUT is sufficiently lower than the input voltage V IN , most of the constant current I1 given by the current source flows to the transistor M1, so that the current flowing to the transistors M2 and M3 becomes substantially zero. , Reference current I REF = bias current I2. On the other hand, as the output voltage V OUT approaches the input voltage V IN , the current flowing through the transistor M1 decreases, and as a result, the drain currents of the transistors M2 and M3 increase. When the output voltage V OUT > V IN −V th , the current flowing through the transistors M2 and M3 becomes the maximum, and the reference current I REF = I1 + I2.

節点Ａには、基準信号回路４から出力される基準電流ＩREFと、電流検出回路６から出力される検出電流ＩSとが入力され、それらの電流値の大小に応じてＤＣ−ＤＣコンバータ２とシリーズレギュレータ３とのｅｎ端子に電圧ＶAが印加される。 The node A, the reference current I REF output from the reference signal circuit 4, and the detection current I S that is output from the current detection circuit 6 is input, DC-DC converter 2 according to the magnitude of their current value And the voltage V A is applied to the en terminal of the series regulator 3.

このとき、電圧ＶAが所定値未満のとき、ＩS＞ＩREF、すなわち、負荷１０に流れる電流が大きい（重負荷である）と判断し、ＤＣ−ＤＣコンバータ２が選択され、一方、電圧ＶAが所定値以上のとき、ＩS＜ＩREF、すなわち、負荷１０に流れる電流が小さい（軽負荷である）と判断し、シリーズレギュレータ３が選択される。 At this time, when the voltage V A is less than a predetermined value, it is determined that I S > I REF , that is, the current flowing through the load 10 is large (heavy load), and the DC-DC converter 2 is selected. When V A is equal to or greater than a predetermined value, it is determined that I S <I REF , that is, the current flowing through the load 10 is small (light load), and the series regulator 3 is selected.

以上説明したように、本実施の形態の電源回路１によれば、入力電圧ＶINに対して出力電圧ＶOUTが変化しても、その変化に応じて基準電流ＩREFがＩ２≦ＩREF≦Ｉ１＋Ｉ２の間で変化する。すなわち、入力電圧ＶINに対して出力電圧ＶOUTが相対的に上昇することにより、シリーズレギュレータ３での駆動が好ましい電流範囲が増加した場合、シリーズレギュレータ３からＤＣ−ＤＣコンバータ２に切り替える境界となる電流を大きくすることができる。これにより、従来の回路において、出力電圧の上昇によってＤＣ−ＤＣコンバータ２に切り替わることにより効率が悪化する領域の部分（図８中斜線で示す部分）においても、引き続きシリーズレギュレータ３で動作させることが可能になる。同様に、入力電圧ＶINに対して出力電圧ＶOUTが相対的に下降することにより、ＤＣ−ＤＣコンバータ２での駆動が好ましい電流範囲が増加した場合、ＤＣ−ＤＣコンバータ２からシリーズレギュレータ３に切り替える境界となる電流を小さくすることができる。これにより、従来の回路において、出力電圧の下降によってシリーズレギュレータ３に切り替わることにより効率が悪化する領域の部分においても、引き続きＤＣ−ＤＣコンバータ２で動作させることが可能になる。よって、広範囲の入出力電圧に対して高い効率で駆動を行うことができる。 As described above, according to the power supply circuit 1 of the present embodiment, even if the output voltage V OUT changes with respect to the input voltage V IN , the reference current I REF changes to I2 ≦ I REF ≦ according to the change. Vary between I1 + I2. That is, when the output voltage V OUT is relatively increased with respect to the input voltage V IN and the current range that is preferable to be driven by the series regulator 3 is increased, a boundary for switching from the series regulator 3 to the DC-DC converter 2 Current can be increased. As a result, in the conventional circuit, the series regulator 3 can continue to operate even in a region where the efficiency deteriorates due to switching to the DC-DC converter 2 due to the increase in the output voltage (the portion indicated by the hatching in FIG. 8). It becomes possible. Similarly, when the output voltage V OUT relatively decreases with respect to the input voltage V IN , and the current range that is preferable for driving with the DC-DC converter 2 increases, the DC-DC converter 2 switches to the series regulator 3. The current that becomes the boundary for switching can be reduced. As a result, in the conventional circuit, it is possible to continue to operate the DC-DC converter 2 even in a region where the efficiency deteriorates due to switching to the series regulator 3 due to the decrease in the output voltage. Therefore, it is possible to drive with high efficiency for a wide range of input / output voltages.

また、入力電圧ＶINまたは出力電圧ＶOUTの変化に応じて迅速に基準電流ＩREFが変化するため、さらに、高い効率で駆動を行うことができる。
なお、前述したように節点Ａには、大きさの異なる基準電流ＩREFと検出電流ＩSとが流れ込むが、以下のようにして、電源回路１の平衡状態が保たれる。 In addition, since the reference current I REF quickly changes according to the change of the input voltage V IN or the output voltage V OUT , it is possible to drive with higher efficiency.
As described above, the reference current I REF and the detection current I S having different magnitudes flow into the node A, but the balanced state of the power supply circuit 1 is maintained as follows.

１．（ＩS＞ＩREFの場合）
この場合、節点Ａの電圧ＶAが下降し、トランジスタＭ６のソース・ドレイン間電圧が小さくなりトランジスタＭ６の動作が非飽和領域に入るため、トランジスタＭ６のドレイン電流が基準電流ＩREFに等しくなるまで減少する。これにより、電源回路１が均衡（平衡）状態となる。 1. (When I S > I REF )
In this case, the voltage V A at the node A decreases, the voltage between the source and the drain of the transistor M6 becomes small, and the operation of the transistor M6 enters the non-saturated region, so that the drain current of the transistor M6 becomes equal to the reference current I REF. Decrease. Thereby, the power supply circuit 1 will be in a balanced (balanced) state.

２．（ＩS＜ＩREFの場合）
この場合、節点Ａの電圧ＶAが上昇し、トランジスタＭ３，Ｍ５のソース・ドレイン間電圧が小さくなり、トランジスタＭ３，Ｍ５の動作が非飽和領域に入るため、トランジスタＭ３，Ｍ５のドレイン電流が減少し、トランジスタＭ３，Ｍ５のドレイン電流の合計が検出電流ＩSに等しくなったところで電源回路１が均衡状態となる。 2. (If I S <I REF )
In this case, the voltage V A at the node A increases, the source-drain voltage of the transistors M3 and M5 decreases, and the operation of the transistors M3 and M5 enters the non-saturated region, so that the drain current of the transistors M3 and M5 decreases. When the sum of the drain currents of the transistors M3 and M5 becomes equal to the detection current I S , the power supply circuit 1 is in an equilibrium state.

なお、電源回路１では、ＤＣ−ＤＣコンバータ２からシリーズレギュレータ３に切り替える場合と、シリーズレギュレータ３からＤＣ−ＤＣコンバータ２に切り替える場合とにおいて切り替える境界電流にヒステリシス特性を持たせてもよい。ヒステリシス特性を設けることにより、検出電流ＩSと基準電流ＩREFとが近いときにＤＣ−ＤＣコンバータ２とシリーズレギュレータ３との動作が頻繁に切り替わり、いわばハンチング状態となって動作が不安定になることを防ぐことができる。 In the power supply circuit 1, the boundary current to be switched between when switching from the DC-DC converter 2 to the series regulator 3 and when switching from the series regulator 3 to the DC-DC converter 2 may have hysteresis characteristics. By providing the hysteresis characteristic, when the detection current I S and the reference current I REF are close, the operation of the DC-DC converter 2 and the series regulator 3 is frequently switched. Can be prevented.

この場合、バイアス電流Ｉ２の大きさを電圧ＶAにより切り替えるようにすればよい（例えば、バイアス電流Ｉ３を設けて、このバイアス電流Ｉ３を電圧ＶAによりトランジスタＭ４のドレインに接続したり切り離したりするようにすればよい）。電圧ＶAがＨ（ハイ）レベルのときはバイアス電流Ｉ２を大きく（すなわち基準電流ＩREFを大きく）し、電圧ＶAがＬ（ロー）レベルのときはバイアス電流Ｉ２を小さく（すなわち基準電流ＩREFを小さく）するようにすれば、ヒステリシス特性を得ることができる。 In this case, the magnitude of the bias current I2 may be switched by the voltage V A (for example, the bias current I3 is provided, and the bias current I3 is connected to or disconnected from the drain of the transistor M4 by the voltage V A. To do so). When the voltage V A is H (high) level, the bias current I2 is increased (that is, the reference current I REF is increased), and when the voltage V A is L (low) level, the bias current I2 is decreased (that is, the reference current I is increased). Hysteresis characteristics can be obtained if REF is reduced.

次に、第２の実施の形態の電源回路について説明する。
図４は、第２の実施の形態の電源回路を示す回路図である。
以下、第２の実施の形態の電源回路１ａについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。 Next, the power supply circuit according to the second embodiment will be described.
FIG. 4 is a circuit diagram showing a power supply circuit according to the second embodiment.
Hereinafter, the power supply circuit 1a of the second embodiment will be described focusing on the differences from the first embodiment described above, and description of similar matters will be omitted.

第２の実施の形態の電源回路１ａは、基準信号回路の構成が第１の実施の形態の電源回路１と異なっており、基準信号回路４ａを有している。
基準信号回路４ａは、入力電圧ＶINに対応するデジタル信号を出力するＡ／Ｄ変換器４１ａと、出力電圧ＶOUTに対応するデジタル信号を出力するＡ／Ｄ変換器４２ａと、Ａ／Ｄ変換器４１ａおよびＡ／Ｄ変換器４２ａの各デジタル信号が入力されるロジック回路４３ａと、それぞれ定電流Ｉ０ａ〜Ｉ３ａを出力する単位定電流回路に直列に挿入された４つのスイッチＳ０〜Ｓ３とを備えている。 The power supply circuit 1a of the second embodiment is different from the power supply circuit 1 of the first embodiment in the configuration of the reference signal circuit, and has a reference signal circuit 4a.
The reference signal circuit 4a includes an A / D converter 41a that outputs a digital signal corresponding to the input voltage V IN , an A / D converter 42a that outputs a digital signal corresponding to the output voltage V OUT , and A / D conversion. Circuit 41a and A / D converter 42a, a logic circuit 43a to which each digital signal is input, and four switches S0 to S3 inserted in series in unit constant current circuits that output constant currents I0a to I3a, respectively. ing.

Ａ／Ｄ変換器４１ａおよびＡ／Ｄ変換器４２ａは、例えばコンパレータ等で構成され、その分解能は、それぞれ２ｂｉｔに設定されている。
Ａ／Ｄ変換器４１ａは、入力電圧ＶINの値に応じて４段階のデジタル信号ＶIN0〜ＶIN3を出力する。Ａ／Ｄ変換器４２ａも同様に、出力電圧ＶOUTの値に応じて４段階のデジタル信号ＶOUT0〜ＶOUT3を出力する。 The A / D converter 41a and the A / D converter 42a are composed of, for example, a comparator, and the resolution thereof is set to 2 bits.
The A / D converter 41a outputs four stages of digital signals V IN0 to V IN3 according to the value of the input voltage V IN . Similarly, the A / D converter 42a outputs four-stage digital signals V OUT0 to V OUT3 according to the value of the output voltage V OUT .

スイッチＳ０〜Ｓ３は、例えば、ＭＯＳＦＥＴ等で構成され、それぞれロジック回路４３ａから信号を受けてＯＮ／ＯＦＦする。
スイッチＳ０〜Ｓ３の各定電流源と反対側の端子と、電流検出回路６の出力部とは、節点Ａ１を介してＤＣ−ＤＣコンバータ２およびシリーズレギュレータ３のｅｎ端子に電気的に接続されており、この節点Ａ１が比較部５を構成している。 The switches S0 to S3 are composed of, for example, MOSFETs, and turn on / off in response to signals from the logic circuit 43a.
The terminals on the opposite side of the constant current sources of the switches S0 to S3 and the output part of the current detection circuit 6 are electrically connected to the en-terminals of the DC-DC converter 2 and the series regulator 3 via the node A1. The node A1 constitutes the comparison unit 5.

ロジック回路４３ａは、入出力電圧と基準電流との関係に応じて節点Ａ１に基準電流ＩREF1を出力するようスイッチＳ０〜スイッチＳ３を制御する。
図５は、入出力電圧と基準電流との関係を示す図である。 The logic circuit 43a controls the switches S0 to S3 to output the reference current I REF1 to the node A1 according to the relationship between the input / output voltage and the reference current.
FIG. 5 is a diagram showing the relationship between the input / output voltage and the reference current.

ロジック回路４３ａには、デジタル信号ＶOUT0〜ＶOUT3とデジタル信号ＶIN0〜ＶIN3の組み合わせ（この例では、４×４＝１６通り）に応じて、理論計算または実測により、予め見積もられた基準電流値Ｉｒｅｆ００〜Ｉｒｅｆ３３が、例えばテーブル化されて予め格納されている。 The logic circuit 43a is preliminarily estimated by theoretical calculation or actual measurement according to the combination of the digital signals V OUT0 to V OUT3 and the digital signals V IN0 to V IN3 (4 × 4 = 16 in this example). The reference current values Iref00 to Iref33 are stored in advance as a table, for example.

次に、基準信号回路４ａの動作について説明する。
まず、Ａ／Ｄ変換器４１ａおよびＡ／Ｄ変換器４２ａは、それぞれ入力電圧ＶINおよび出力電圧ＶOUTのＡ／Ｄ変換を行う。 Next, the operation of the reference signal circuit 4a will be described.
First, the A / D converter 41a and the A / D converter 42a perform A / D conversion of the input voltage V IN and the output voltage V OUT , respectively.

ロジック回路４３ａは、Ａ／Ｄ変換器４１ａおよびＡ／Ｄ変換器４２ａから得られる２値出力値と、前記テーブルとに基づいて、選択される基準電流値Ｉｒｅｆ００〜Ｉｒｅｆ３３が基準電流ＩREF1として出力されるようスイッチＳ０〜スイッチＳ３を制御する。 Logic circuit 43a, a binary output value obtained from the A / D converter 41a and A / D converter 42a, on the basis of said table, output the reference current value Iref00~Iref33 selected as a reference current I REF1 As a result, the switches S0 to S3 are controlled.

この第２の実施の形態の電源回路１ａによれば、第１の実施の形態の電源回路１と同様の効果が得られる。
なお、本実施の形態ではスイッチは４つとしたが、スイッチの個数はこれに限定されない。 According to the power supply circuit 1a of the second embodiment, the same effect as that of the power supply circuit 1 of the first embodiment can be obtained.
Although the number of switches is four in this embodiment, the number of switches is not limited to this.

また、本実施の形態では基準電流値Ｉｒｅｆ００〜Ｉｒｅｆ３３は、ロジック回路４３ａにテーブル化して予め格納したが、これに限らず、ロジック回路４３ａが、入力されるデジタル信号ＶOUT0〜ＶOUT3とデジタル信号ＶIN0〜ＶIN3とから演算を行って求めてもよい。 The reference current value Iref00~Iref33 in this embodiment has been stored in advance in a table to the logic circuit 43a, not limited thereto, the logic circuit 43a are digital signals V OUT0 ~V OUT3 and digital signal input it may be obtained by performing an operation from V IN0 ~V IN3 Metropolitan.

次に、第３の実施の形態の電源回路について説明する。
図６は、第３の実施の形態の電源回路を示す原理図である。
なお、図６においては、図１と共通の部分については、共通の符号を用いてその説明を省略する。 Next, a power circuit according to a third embodiment will be described.
FIG. 6 is a principle diagram showing a power supply circuit according to the third embodiment.
In FIG. 6, portions common to FIG. 1 are denoted by common reference numerals and description thereof is omitted.

第１の実施の形態の電源回路１および第２の実施の形態の電源回路１ａでは、入力電圧ＶINと出力電圧ＶOUTとの関係に応じて基準電流ＩREFおよびＩREF1を変化させたが、第３の実施の形態の電源回路１ｂは、基準電流ＩREF2を固定し、電流検出回路６ａから出力される電流ＩS2を変化させることにより、電圧ＶAの値を変化させている。 In the power supply circuit 1 of the first embodiment and the power supply circuit 1a of the second embodiment, the reference currents I REF and I REF1 are changed according to the relationship between the input voltage V IN and the output voltage V OUT. The power supply circuit 1b of the third embodiment changes the value of the voltage V A by fixing the reference current I REF2 and changing the current I S2 output from the current detection circuit 6a.

以下、具体例を用いて説明を行う。
図７は、第３の実施の形態の電源回路を示す回路図である。
以下、第３の実施の形態の電源回路１ｂについて、前述した第１の実施の形態および第２の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。 Hereinafter, description will be made using a specific example.
FIG. 7 is a circuit diagram showing a power supply circuit according to the third embodiment.
Hereinafter, the power supply circuit 1b according to the third embodiment will be described with a focus on differences from the first embodiment and the second embodiment described above, and descriptions of similar matters will be omitted. .

電源回路１ｂは、基準電流ＩREF2を出力する定電流源で構成される基準信号回路４ｂと、電流検出回路６ａとを有している。
基準信号回路４ｂは、基準電流ＩREF2および電流ＩS2が入力される節点Ａ２に接続されている。節点Ａ２は、ＤＣ−ＤＣコンバータ２およびシリーズレギュレータ３のｅｎ端子に電気的に接続されている。 The power supply circuit 1b includes a reference signal circuit 4b composed of a constant current source that outputs a reference current I REF2 and a current detection circuit 6a.
The reference signal circuit 4b is connected to the node A2 to which the reference current I REF2 and the current I S2 are input. The node A2 is electrically connected to the en terminal of the DC-DC converter 2 and the series regulator 3.

電流検出回路６ａは、Ａ／Ｄ変換器４１ａと、Ａ／Ｄ変換器４２ａと、ロジック回路４３ｂと、一端がそれぞれ節点Ａ２に接続され、他端がそれぞれＮＭＯＳトランジスタＭ１２１，Ｍ１２２，Ｍ１２３，Ｍ１２４（以下、単にトランジスタＭ１２１〜Ｍ１２４という）に接続された４つのスイッチＳ１０〜Ｓ１３と、演算増幅器６１と、トランジスタＭ７とを有している。   The current detection circuit 6a includes an A / D converter 41a, an A / D converter 42a, a logic circuit 43b, one end of which is connected to the node A2, and the other end of which are NMOS transistors M121, M122, M123, and M124 ( Hereinafter, there are four switches S10 to S13, which are simply connected to the transistors M121 to M124), an operational amplifier 61, and a transistor M7.

スイッチＳ１０〜Ｓ１３は、例えば、ＭＯＳＦＥＴ等で構成され、それぞれロジック回路４３ｂから信号を受けてＯＮ／ＯＦＦする。
トランジスタＭ７，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１２４は、カレントミラー回路を構成している。すなわち、トランジスタＭ１２１は、トランジスタＭ７に流れる電流（検出電流）を折り返して、そのドレインからデバイスサイズの比に等しい電流を出力し得るよう構成されている（トランジスタＭ１２２，Ｍ１２３，Ｍ１２４についても同様）。 The switches S10 to S13 are composed of, for example, MOSFETs, and turn on / off in response to signals from the logic circuit 43b.
Transistors M7, M121, M122, M123, and M124 constitute a current mirror circuit. In other words, the transistor M121 is configured to return the current (detection current) flowing through the transistor M7 and output a current equal to the device size ratio from the drain (the same applies to the transistors M122, M123, and M124).

本実施の形態では、スイッチＳ１０〜Ｓ１３のＯＮ／ＯＦＦを、それぞれ切り替えることにより、トランジスタＭ７に流れる電流とトランジスタＭ１２１，Ｍ１２２，Ｍ１２３，Ｍ１２４から出力される電流との比、すなわちミラー比を調節することができ、このミラー比を調節することにより、スイッチＳ１０〜Ｓ１３から節点Ａ２に出力される電流の和、すなわち電流ＩS2を変化させる。また、ミラー比を小さくすることで境界電流（ＤＣ−ＤＣコンバータ２の動作とシリーズレギュレータ３との動作が切り替わる出力電流ＩOUT）は相対的に大きくなり、ミラー比を大きくすることで境界電流は相対的に小さくなる。 In the present embodiment, the ratio of the current flowing through the transistor M7 and the current output from the transistors M121, M122, M123, and M124, that is, the mirror ratio is adjusted by switching the switches S10 to S13 on and off. By adjusting the mirror ratio, the sum of the currents output from the switches S10 to S13 to the node A2, that is, the current I S2 is changed. Further, the boundary current (the output current I OUT for switching between the operation of the DC-DC converter 2 and the operation of the series regulator 3) is relatively increased by reducing the mirror ratio, and the boundary current is increased by increasing the mirror ratio. Relatively small.

ロジック回路４３ｂは、入出力電圧の関係とトランジスタＭ７に流れる電流に応じて節点Ａ２に電流ＩS2を出力するようスイッチＳ１０〜Ｓ１３を制御する。
この第３の実施の形態の電源回路１ｂによれば、第１の実施の形態の電源回路１および第２の実施の形態の電源回路１ａと同様の効果が得られる。 The logic circuit 43b controls the switches S10 to S13 so as to output the current I S2 to the node A2 according to the relationship between the input and output voltages and the current flowing through the transistor M7.
According to the power supply circuit 1b of the third embodiment, the same effects as those of the power supply circuit 1 of the first embodiment and the power supply circuit 1a of the second embodiment can be obtained.

以上、本発明の電源回路を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。   Although the power supply circuit of the present invention has been described based on the illustrated embodiment, the present invention is not limited to this, and the configuration of each part is replaced with an arbitrary configuration having the same function. can do. In addition, any other component may be added to the present invention.

また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
また、前述した各実施の形態では、電圧変換回路としてＤＣ−ＤＣコンバータを用いたが、直流チョッパ等他のスイッチングレギュレータを用いてもよい。 Further, the present invention may be a combination of any two or more configurations (features) of the above-described embodiments.
In each of the embodiments described above, the DC-DC converter is used as the voltage conversion circuit, but other switching regulators such as a direct current chopper may be used.

また、前述した各実施の形態では、電源回路１，１ａ，１ｂが、それぞれ２つの電圧変換回路を有する構成としたが、これに限らず、互いに電圧変換効率が異なる３つ以上の電圧変換回路を有する構成としてもよい。   Further, in each of the above-described embodiments, the power supply circuits 1, 1a, and 1b each have two voltage conversion circuits. However, the present invention is not limited to this, and three or more voltage conversion circuits having different voltage conversion efficiencies from each other. It is good also as a structure which has.

また、前述した各実施の形態では、出力電圧ＶOUTが変化した場合について説明したが、入力電圧ＶINが変化した場合においても前述した効果が得られる。 In each of the above-described embodiments, the case where the output voltage V OUT changes has been described. However, the above-described effect can be obtained even when the input voltage V IN changes.

第１の実施の形態の電源回路を示す原理図である。1 is a principle diagram showing a power supply circuit according to a first embodiment; 第１の実施の形態の電源回路を示す回路図である。1 is a circuit diagram showing a power supply circuit according to a first embodiment. 基準信号回路の電圧−電流特性を示すグラフである。It is a graph which shows the voltage-current characteristic of a reference signal circuit. 第２の実施の形態の電源回路を示す回路図である。It is a circuit diagram which shows the power supply circuit of 2nd Embodiment. 入出力電圧と基準電流との関係を示す図である。It is a figure which shows the relationship between an input / output voltage and a reference current. 第３の実施の形態の電源回路を示す原理図である。It is a principle figure which shows the power supply circuit of 3rd Embodiment. 第３の実施の形態の電源回路を示す回路図である。It is a circuit diagram which shows the power supply circuit of 3rd Embodiment. ＤＣ−ＤＣコンバータとシリーズレギュレータの出力電流−効率特性を示すグラフである。It is a graph which shows the output current-efficiency characteristic of a DC-DC converter and a series regulator.

符号の説明Explanation of symbols

１，１ａ，１ｂ 電源回路
２ ＤＣ−ＤＣコンバータ
３ シリーズレギュレータ
４，４ａ，４ｂ 基準信号回路
５ 比較部
６，６ａ 電流検出回路
１０ 負荷
１１ カレントミラー回路
１２ カレントミラー回路
４１ａ，４２ａ Ａ／Ｄ変換器
４３ａ，４３ｂ ロジック回路
ＩREF，ＩREF1，ＩREF2 基準電流
ＩS 検出電流
ＩS2 電流
1, 1a, 1b Power supply circuit 2 DC-DC converter 3 Series regulator 4, 4a, 4b Reference signal circuit 5 Comparison unit 6, 6a Current detection circuit 10 Load 11 Current mirror circuit 12 Current mirror circuit 41a, 42a A / D converter 43a, 43b Logic circuit I REF , I REF1 , I REF2 reference current I S detection current I S2 current

Claims (9)

負荷に定電圧を出力する電源回路において、
前記負荷に流れる負荷電流の大きさによって選択され、電力変換効率が異なる少なくとも２つの電圧変換回路と、
複数の前記電圧変換回路から１つの電圧変換回路を選択する選択手段と、
前記負荷電流に基づいて前記１つの電圧変換回路を選択するための境界電流を設定し、入力電圧と前記定電圧との関係に応じて前記境界電流を変化させる境界電流変化手段と、
を有することを特徴とする電源回路。 In the power supply circuit that outputs a constant voltage to the load,
At least two voltage conversion circuits selected according to the magnitude of the load current flowing through the load and having different power conversion efficiency;
Selection means for selecting one voltage conversion circuit from the plurality of voltage conversion circuits;
Boundary current changing means for setting a boundary current for selecting the one voltage conversion circuit based on the load current and changing the boundary current according to a relationship between an input voltage and the constant voltage;
A power supply circuit comprising: 前記境界電流変化手段は、基準となる基準電流を生成する基準信号回路と、前記負荷電流を検出する電流検出回路とを有し、前記基準電流と前記電流検出回路が検出した検出電流とのうちのいずれか一方を変化させることにより前記境界電流を変化させ、
前記選択手段は、前記基準電流と前記検出電流の大小関係に応じて、複数の前記電圧変換回路から１つの電圧変換回路を選択するよう構成されていることを特徴とする請求項１記載の電源回路。 The boundary current changing unit includes a reference signal circuit that generates a reference current that serves as a reference, and a current detection circuit that detects the load current, and includes the reference current and the detection current detected by the current detection circuit. Changing the boundary current by changing either one of
2. The power supply according to claim 1, wherein the selection unit is configured to select one voltage conversion circuit from the plurality of voltage conversion circuits according to a magnitude relationship between the reference current and the detection current. circuit. 前記基準信号回路は、所定のバイアス電流を供給するバイアス回路と、前記入力電圧と前記定電圧との関係に応じて変化する電流を出力する電流供給回路とを有し、
前記バイアス電流と前記電流供給回路とから出力される電流の和を前記基準電流として出力することにより前記境界電流を変化させることを特徴とする請求項２記載の電源回路。 The reference signal circuit includes a bias circuit that supplies a predetermined bias current, and a current supply circuit that outputs a current that changes according to a relationship between the input voltage and the constant voltage,
3. The power supply circuit according to claim 2, wherein the boundary current is changed by outputting a sum of currents output from the bias current and the current supply circuit as the reference current. 前記基準信号回路は、前記入力電圧と前記定電圧とをそれぞれデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号に基づいて前記基準電流を制御するロジック回路とを有し、前記基準電流を変化させることにより前記境界電流を変化させることを特徴とする請求項２記載の電源回路。   The reference signal circuit includes an A / D converter that converts the input voltage and the constant voltage into digital signals, and a logic circuit that controls the reference current based on the digital signal, and the reference current The power supply circuit according to claim 2, wherein the boundary current is changed by changing. 前記電流検出回路は、前記入力電圧と前記定電圧とをそれぞれデジタル信号に変換するＡ／Ｄ変換器と、前記デジタル信号に基づいて前記検出電流を制御するロジック回路とを有し、前記検出電流を変化させることにより前記境界電流を変化させることを特徴とする請求項２記載の電源回路。   The current detection circuit includes an A / D converter that converts the input voltage and the constant voltage into digital signals, respectively, and a logic circuit that controls the detection current based on the digital signals, and the detection current The power supply circuit according to claim 2, wherein the boundary current is changed by changing. 複数の前記電圧変換回路は、スイッチングレギュレータおよびシリーズレギュレータを含むことを特徴とする請求項１記載の電源回路。   The power supply circuit according to claim 1, wherein the plurality of voltage conversion circuits include a switching regulator and a series regulator. 前記境界電流変化手段は、前記境界電流を、前記入力電圧に対する定電圧の増加に対して増加させ、前記入力電圧に対する定電圧の減少に対して減少させることを特徴とする請求項１記載の電源回路。   2. The power supply according to claim 1, wherein the boundary current changing means increases the boundary current with an increase in a constant voltage with respect to the input voltage and decreases with a decrease in the constant voltage with respect to the input voltage. circuit. 前記負荷電流に対する前記検出電流の比を、前記入力電圧に対する定電圧の増加に対して減少させ、前記入力電圧に対する定電圧の減少に対して増大させることにより、前記境界電流を変化させることを特徴とする請求項２または５に記載の電源回路。   The ratio of the detected current to the load current is decreased with respect to the increase of the constant voltage with respect to the input voltage, and is increased with respect to the decrease of the constant voltage with respect to the input voltage, thereby changing the boundary current. The power supply circuit according to claim 2 or 5. 複数の前記電圧変換回路から１つの電圧変換回路を選択する際の前記境界電流にヒステリシス特性が設けられていることを特徴とする請求項１記載の電源回路。
The power supply circuit according to claim 1, wherein a hysteresis characteristic is provided in the boundary current when one voltage conversion circuit is selected from the plurality of voltage conversion circuits.
JP2005153721A 2005-05-26 2005-05-26 Power circuit Active JP4756201B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005153721A JP4756201B2 (en) 2005-05-26 2005-05-26 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153721A JP4756201B2 (en) 2005-05-26 2005-05-26 Power circuit

Publications (2)

Publication Number Publication Date
JP2006331080A true JP2006331080A (en) 2006-12-07
JP4756201B2 JP4756201B2 (en) 2011-08-24

Family

ID=37552706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153721A Active JP4756201B2 (en) 2005-05-26 2005-05-26 Power circuit

Country Status (1)

Country Link
JP (1) JP4756201B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075957A (en) * 2007-09-21 2009-04-09 Renesas Technology Corp Power circuit and semiconductor device
JP2011211812A (en) * 2010-03-29 2011-10-20 Seiko Instruments Inc Power unit
JP2020107184A (en) * 2018-12-28 2020-07-09 ブラザー工業株式会社 Information processor, control method therefor, and program

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272805B (en) * 2017-07-27 2018-11-23 中科亿海微电子科技（苏州）有限公司 Digital Control Direct Current Source

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310214A (en) * 1986-07-02 1988-01-16 Matsushita Electric Ind Co Ltd Power supply circuit
JPH11341797A (en) * 1998-05-27 1999-12-10 Fuji Electric Co Ltd Method of controlling step-down chopper type dc-dc converter
JPH11353040A (en) * 1998-04-10 1999-12-24 Matsushita Electric Ind Co Ltd Power unit
JP2001209442A (en) * 2000-01-27 2001-08-03 Sony Corp Power supply and its control method
JP2002112457A (en) * 2000-09-28 2002-04-12 Citizen Watch Co Ltd Power source supply device
JP2002199708A (en) * 2000-12-22 2002-07-12 Hitachi Ltd Dc-dc converter
JP2003052130A (en) * 2001-08-07 2003-02-21 Yazaki Corp Charging control apparatus
JP2003216254A (en) * 2002-01-28 2003-07-31 Fuji Electric Co Ltd Semiconductor integrating device
JP2003216247A (en) * 2002-01-24 2003-07-31 Ricoh Co Ltd Power supply for stabilizing direct current
JP2004012868A (en) * 2002-06-07 2004-01-15 Konica Minolta Holdings Inc Power supply device of image forming apparatuses, and image forming apparatus
JP2004201389A (en) * 2002-12-17 2004-07-15 Yazaki Corp Power supply system

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310214A (en) * 1986-07-02 1988-01-16 Matsushita Electric Ind Co Ltd Power supply circuit
JPH11353040A (en) * 1998-04-10 1999-12-24 Matsushita Electric Ind Co Ltd Power unit
JPH11341797A (en) * 1998-05-27 1999-12-10 Fuji Electric Co Ltd Method of controlling step-down chopper type dc-dc converter
JP2001209442A (en) * 2000-01-27 2001-08-03 Sony Corp Power supply and its control method
JP2002112457A (en) * 2000-09-28 2002-04-12 Citizen Watch Co Ltd Power source supply device
JP2002199708A (en) * 2000-12-22 2002-07-12 Hitachi Ltd Dc-dc converter
JP2003052130A (en) * 2001-08-07 2003-02-21 Yazaki Corp Charging control apparatus
JP2003216247A (en) * 2002-01-24 2003-07-31 Ricoh Co Ltd Power supply for stabilizing direct current
JP2003216254A (en) * 2002-01-28 2003-07-31 Fuji Electric Co Ltd Semiconductor integrating device
JP2004012868A (en) * 2002-06-07 2004-01-15 Konica Minolta Holdings Inc Power supply device of image forming apparatuses, and image forming apparatus
JP2004201389A (en) * 2002-12-17 2004-07-15 Yazaki Corp Power supply system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075957A (en) * 2007-09-21 2009-04-09 Renesas Technology Corp Power circuit and semiconductor device
JP2011211812A (en) * 2010-03-29 2011-10-20 Seiko Instruments Inc Power unit
JP2020107184A (en) * 2018-12-28 2020-07-09 ブラザー工業株式会社 Information processor, control method therefor, and program
JP7196601B2 (en) 2018-12-28 2022-12-27 ブラザー工業株式会社 Information processing device, control method for information processing device, and program
US11557902B2 (en) 2018-12-28 2023-01-17 Brother Kogyo Kabushiki Kaisha Information processing apparatus and storage medium storing program

Also Published As

Publication number Publication date
JP4756201B2 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
US10416694B2 (en) Regulator circuit
CN107370340B (en) Current detection circuit and DCDC converter including the same
JP5862434B2 (en) Power transistor drive circuit
US7576524B2 (en) Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit
JP5516320B2 (en) Semiconductor integrated circuit for regulator
US8866341B2 (en) Voltage regulator
KR100832827B1 (en) Constant voltage circuit
US20130193939A1 (en) Voltage regulator
JP5078866B2 (en) Voltage regulator
US20080024098A1 (en) Current direction detection circuit and switching regulator having the same
US20080224675A1 (en) Voltage regulator and voltage regulation method
US20120001605A1 (en) Differential amplifier circuit and series regulator
US20060170403A1 (en) Voltage regulator with reduced power consumption in standby operating mode
JP2017126259A (en) Power supply unit
US20070001652A1 (en) Multi-power supply circuit and multi-power supply method
JP2003005847A (en) Regulator circuit
JP6827112B2 (en) Control circuit and ideal diode circuit
JP2007078427A (en) Overcurrent detecting circuit, and electric power source device using the same
JP4756201B2 (en) Power circuit
JP5666694B2 (en) Load current detection circuit
JP2005293067A (en) Voltage regulator
JP2007174764A (en) Power system
JP2005196251A (en) Constant voltage circuit
US6940329B2 (en) Hysteresis circuit used in comparator
JP5181960B2 (en) Series regulator and semiconductor integrated circuit for power control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4756201

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250