JP2006324530A - Soi wafer and manufacturing method thereof - Google Patents
Soi wafer and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006324530A JP2006324530A JP2005147351A JP2005147351A JP2006324530A JP 2006324530 A JP2006324530 A JP 2006324530A JP 2005147351 A JP2005147351 A JP 2005147351A JP 2005147351 A JP2005147351 A JP 2005147351A JP 2006324530 A JP2006324530 A JP 2006324530A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- thin film
- crystal silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、ＳＯＩウエーハの製造方法及びＳＯＩウエーハに関するものであり、特に透明絶縁性基板上にＳＯＩ層を形成するＳＯＩウエーハの製造方法及びＳＯＩウエーハに関するものである。 The present invention relates to an SOI wafer manufacturing method and an SOI wafer, and more particularly to an SOI wafer manufacturing method and an SOI wafer for forming an SOI layer on a transparent insulating substrate.
一般に、アクティブマトリクス駆動方式の液晶装置等の電気光学装置は、電気光学装置用基板と対向基板と間に液晶等の電気光学物質を封入して形成される。この電気光学装置用基板には、マトリクス状に配列された複数の画素電極にそれぞれ、画素電極のスイッチング用に薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が設けられている。そして、各ＴＦＴは、そのゲート電極に走査信号が印加される度に、オン状態になりＴＦＴへの画像信号が画素電極に書き込まれる。この場合、高性能なＴＦＴを作り込むことで、画像信号の高速動作が期待できる。高性能化への取り組みとして、単結晶シリコンウエーハを石英基板等の透明絶縁性基板と貼り合わせ、その後薄膜化することにより、結晶性に優れ、キャリア移動度の高い単結晶シリコン層（ＳＯＩ層）を透明絶縁性基板上に形成したＳＯＩウエーハを応用して電気光学装置用基板としたものがある（特許文献１参照）。 In general, an electro-optical device such as an active matrix driving type liquid crystal device is formed by sealing an electro-optical material such as liquid crystal between an electro-optical device substrate and a counter substrate. In the electro-optical device substrate, a plurality of pixel electrodes arranged in a matrix are provided with thin film transistors (TFTs) for switching the pixel electrodes. Each TFT is turned on each time a scanning signal is applied to its gate electrode, and an image signal to the TFT is written to the pixel electrode. In this case, high-speed operation of the image signal can be expected by making a high-performance TFT. A single crystal silicon layer (SOI layer) with excellent crystallinity and high carrier mobility by bonding a single crystal silicon wafer to a transparent insulating substrate such as a quartz substrate and then thinning it as an effort to improve performance There is a substrate for an electro-optical device by applying an SOI wafer formed on a transparent insulating substrate (see Patent Document 1).
このような薄膜化は、例えば化学機械研磨（ＣＭＰ）により行われるが、ＳＯＩ層の厚さが薄くなってくると、ＣＭＰによりＳＯＩ層の厚さ均一性が低下するという問題があった。 Such thinning is performed, for example, by chemical mechanical polishing (CMP). However, when the thickness of the SOI layer is reduced, there is a problem that the thickness uniformity of the SOI layer is reduced by CMP.
また、このような電気光学装置用基板に用いるＳＯＩウエーハは、ＳＯＩ層の厚さを例えば０．５μｍ以下程度に薄くしなければならない。従って、例えば石英基板とＳＯＩ層との接合は、このような厚さまでＳＯＩ層を薄膜化するための研削、研磨や、デバイス作製時にＳＯＩ層に掛かる熱的、機械的応力に耐えるように強固に接合している必要があり、そのため、高温熱処理により結合力を高めることが必要であった。 In addition, in an SOI wafer used for such a substrate for an electro-optical device, the thickness of the SOI layer must be reduced to, for example, about 0.5 μm or less. Therefore, for example, the quartz substrate and the SOI layer can be bonded firmly to withstand the thermal and mechanical stress applied to the SOI layer during device fabrication, grinding and polishing to reduce the thickness of the SOI layer to such a thickness. Therefore, it was necessary to increase the bonding force by high-temperature heat treatment.
しかし、石英基板とＳＯＩ層では熱膨張係数が相違するため、接合するための加熱処理中、あるいは接合後の冷却中または研削、研磨中に熱歪による応力が生じ、石英基板やＳＯＩ層にひび割れが発生したり、これらが剥離して破損することがあった。このような問題は絶縁性透明基板が石英基板の場合に限らず、単結晶シリコンウエーハを熱膨張係数が異なる基板と接合する場合に必然的に生じる問題である。 However, since the thermal expansion coefficient is different between the quartz substrate and the SOI layer, stress due to thermal strain is generated during the heat treatment for bonding, cooling, grinding, or polishing after bonding, and the quartz substrate and the SOI layer are cracked. May occur or they may be peeled off and damaged. Such a problem is not limited to the case where the insulating transparent substrate is a quartz substrate, but is a problem inevitably caused when a single crystal silicon wafer is bonded to a substrate having a different thermal expansion coefficient.
この問題を解決するため、水素イオン注入剥離法を用いるＳＯＩウエーハの製造方法において、結合熱処理工程と薄膜化工程とを交互に段階的に行い、熱処理時に発生する熱応力の影響を緩和する技術が開示されている（例えば特許文献２参照）。
しかしこの方法は結合熱処理工程と薄膜化工程とを何度も行う必要があるため、工程数が多く、煩雑である。
In order to solve this problem, in a method for manufacturing an SOI wafer using a hydrogen ion implantation delamination method, there is a technique for performing the bonding heat treatment step and the thinning step alternately in a stepwise manner to alleviate the influence of thermal stress generated during the heat treatment. It is disclosed (see, for example, Patent Document 2).
However, since this method requires the bonding heat treatment step and the thinning step to be performed many times, the number of steps is large and complicated.
本発明は、透明絶縁性基板上にＳＯＩ層を形成するＳＯＩウエーハの製造方法において、透明絶縁性基板とＳＯＩ層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を簡易な工程で防止でき、さらにＳＯＩ層の膜厚均一性を高くできるＳＯＩウエーハの製造方法及びＳＯＩウエーハを提供することを目的とする。 The present invention is a method for manufacturing an SOI wafer in which an SOI layer is formed on a transparent insulating substrate, and it is easy to generate thermal strain, delamination, cracks, and the like due to differences in thermal expansion coefficients between the transparent insulating substrate and the SOI layer. An object of the present invention is to provide an SOI wafer manufacturing method and an SOI wafer which can be prevented by a simple process and can further increase the film thickness uniformity of the SOI layer.
上記目的達成のため、本発明は、透明絶縁性基板上にＳＯＩ層を形成してＳＯＩウエーハを製造する方法において、少なくとも、
単結晶シリコンウエーハ上に、同一のエッチング液によるエッチング速度が単結晶シリコンとは異なる第一の単結晶薄膜層を形成する工程、
該第一の単結晶薄膜層上にエピタキシャル法により単結晶シリコン薄膜を形成する工程、
該単結晶シリコン薄膜の表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、イオン注入層を形成する工程、
該単結晶シリコンウエーハのイオン注入面及び／又は前記透明絶縁性基板の表面を、プラズマ及び／又はオゾンで処理する工程、
前記単結晶シリコンウエーハのイオン注入面と前記透明絶縁性基板の表面とを、前記処理をした表面を接合面として室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて前記接合ウエーハを機械的に剥離する工程、
前記単結晶シリコン薄膜が露出するまで前記剥離面をエッチングする工程、
を行なうことを特徴とするＳＯＩウエーハの製造方法を提供する（請求項１）。
To achieve the above object, the present invention provides a method for manufacturing an SOI wafer by forming an SOI layer on a transparent insulating substrate,
Forming a first single crystal thin film layer having an etching rate different from that of single crystal silicon on the single crystal silicon wafer;
Forming a single crystal silicon thin film by an epitaxial method on the first single crystal thin film layer;
Implanting at least one of hydrogen ions or rare gas ions from the surface of the single crystal silicon thin film to form an ion implantation layer;
Treating the ion-implanted surface of the single crystal silicon wafer and / or the surface of the transparent insulating substrate with plasma and / or ozone;
Bonding the ion-implanted surface of the single crystal silicon wafer and the surface of the transparent insulating substrate by bringing the treated surface into close contact with each other at room temperature; and
A step of mechanically peeling off the bonding wafer by impacting the ion implantation layer;
Etching the release surface until the single crystal silicon thin film is exposed;
A method for manufacturing an SOI wafer is provided.
このように、単結晶シリコンウエーハ上に、同一のエッチング液によるエッチング速度が単結晶シリコンとは異なる第一の単結晶薄膜層を形成し、該第一の単結晶薄膜層上にエピタキシャル法により結晶性に優れた単結晶シリコン薄膜を形成するので、その後イオン注入、透明絶縁性基板との接合、剥離を行ってから、単結晶シリコン薄膜が露出するまで剥離面をエッチングすれば、エッチング速度の差異により単結晶シリコン薄膜表面でエッチストップが起こり、膜厚均一性に優れた単結晶シリコン薄膜（ＳＯＩ層）を、透明絶縁性基板上に形成できる。 In this way, a first single crystal thin film layer having an etching rate different from that of single crystal silicon is formed on the single crystal silicon wafer, and crystal is formed on the first single crystal thin film layer by an epitaxial method. Since a single crystal silicon thin film with excellent properties is formed, if the peeled surface is etched until the single crystal silicon thin film is exposed after ion implantation, bonding to the transparent insulating substrate, and peeling, the difference in etching rate As a result, etch stop occurs on the surface of the single crystal silicon thin film, and a single crystal silicon thin film (SOI layer) excellent in film thickness uniformity can be formed on the transparent insulating substrate.
また、単結晶シリコンウエーハのイオン注入面及び／又は透明絶縁性基板の表面をプラズマ及び／又はオゾンで処理すれば、ウエーハのイオン注入面及び／又は基板の表面にはＯＨ基が増加して活性化する。従って、このような状態で単結晶シリコンウエーハのイオン注入面と透明絶縁性基板の表面とを室温で密着させ接合すれば、密着させた面が水素結合により強固に接合するので、その後結合力を高める高温熱処理を施さなくても十分に強固な接合となる。そして、このように接合面が強固に接合しているので、その後イオン注入層に衝撃を与えて単結晶シリコンウエーハを機械的に剥離できるので、剥離のための熱処理を行なわなくてもよい。 In addition, if the ion implantation surface of the single crystal silicon wafer and / or the surface of the transparent insulating substrate is treated with plasma and / or ozone, OH groups increase on the ion implantation surface of the wafer and / or the surface of the substrate and become active. Turn into. Therefore, if the ion-implanted surface of the single crystal silicon wafer and the surface of the transparent insulating substrate are in close contact with each other at room temperature and bonded in such a state, the bonded surface is firmly bonded by hydrogen bonding. Even if high temperature heat treatment is not performed, the bonding is sufficiently strong. Since the bonding surfaces are firmly bonded in this way, the single-crystal silicon wafer can be mechanically peeled by applying an impact to the ion-implanted layer thereafter, so that it is not necessary to perform heat treatment for peeling.
このようにして、透明絶縁性基板と単結晶シリコンウエーハとの熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずにＳＯＩウエーハを製造することができる。また、水素イオン注入剥離法とエッチストップ法とを用いるので、薄くて良好な膜厚均一性を有し、結晶性に優れたＳＯＩ層が透明絶縁性基板上に形成されたＳＯＩウエーハを製造することができる。 In this manner, an SOI wafer can be manufactured without causing thermal distortion, peeling, cracking, or the like due to the difference in thermal expansion coefficient between the transparent insulating substrate and the single crystal silicon wafer. In addition, since the hydrogen ion implantation separation method and the etch stop method are used, an SOI wafer having a thin and excellent film thickness uniformity and an SOI layer having excellent crystallinity formed on a transparent insulating substrate is manufactured. be able to.
この場合、前記第一の単結晶薄膜層を、単結晶シリコンにボロンを５×１０１９／ｃｍ３以上添加したＰ＋＋層とすることができる（請求項２）。
このように、第一の単結晶薄膜層を、単結晶シリコンにボロンを５×１０１９／ｃｍ３以上添加したＰ＋＋層とすれば、その上に良質の単結晶シリコン薄膜をエピタキシャル成長でき、かつ所定のエッチング液を用いて単結晶シリコンとのエッチング速度差を十分なものとできる。
In this case, the first single crystal thin film layer can be a P ++ layer in which boron is added to single crystal silicon in an amount of 5 × 10 19 / cm 3 or more (Claim 2).
Thus, if the first single crystal thin film layer is a P ++ layer in which boron is added to single crystal silicon in an amount of 5 × 10 19 / cm 3 or more, a high quality single crystal silicon thin film can be epitaxially grown thereon, and The etching rate difference from the single crystal silicon can be made sufficient by using a predetermined etching solution.
また、前記第一の単結晶薄膜層を、ＳｉＧｅ層とすることができる（請求項３）。
このように、第一の単結晶薄膜層をＳｉＧｅ層としても、その上に良質の単結晶シリコン薄膜をエピタキシャル成長でき、かつ所定のエッチング液を用いて単結晶シリコンとのエッチング速度差を十分なものとできる。
The first single crystal thin film layer may be a SiGe layer.
Thus, even if the first single crystal thin film layer is an SiGe layer, a good quality single crystal silicon thin film can be epitaxially grown on the first single crystal thin film layer, and a sufficient etching rate difference from the single crystal silicon can be obtained using a predetermined etching solution. And can.
また、前記接合工程を行なった後、該接合ウエーハを３５０℃以下の温度で熱処理して結合力を高める工程を行ない、その後前記剥離工程を行なうことが好ましい（請求項４）。
このように、接合工程を行なった後、該接合ウエーハを熱歪が発生しないような３５０℃以下の低い温度で熱処理してより結合力を高める工程を行い、その後剥離工程を行えば、機械的応力による接合面の剥離、ひび割れ等の発生をより確実に防止できる。
In addition, it is preferable that after the bonding step, the bonding wafer is heat-treated at a temperature of 350 ° C. or lower to increase the bonding strength, and then the peeling step is performed.
As described above, after performing the bonding process, the bonding wafer is heat-treated at a low temperature of 350 ° C. or lower so as not to generate thermal strain, and the bonding force is further increased. It is possible to more reliably prevent the occurrence of peeling and cracking of the joint surface due to stress.
また、前記透明絶縁性基板を、石英基板、サファイヤ（アルミナ）基板、ガラス基板、のいずれかとすることが好ましい（請求項５）。
このように、透明絶縁性基板を石英基板、サファイヤ（アルミナ）基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、電気光学装置用基板作製に好適なＳＯＩウエーハを製造できる。
ここで、ガラス基板としては、一般的な青板ガラスのほか、白板ガラス、ホウケイ酸ガラス、無アルカリホウケイ酸ガラス、アルミノホウケイ酸ガラス、結晶化ガラスなどを用いることができる。また、青板ガラスなどの様にアルカリ金属を含むガラス基板を用いる場合には、表面からのアルカリ金属の拡散を防止するため、ガラス基板の表面にスピンオンガラスによる拡散防止膜を形成することが好ましい。
The transparent insulating substrate is preferably any one of a quartz substrate, a sapphire (alumina) substrate, and a glass substrate.
Thus, if the transparent insulating substrate is any one of a quartz substrate, a sapphire (alumina) substrate, and a glass substrate, these are transparent insulating substrates having good optical characteristics. A suitable SOI wafer can be manufactured.
Here, as a glass substrate, white plate glass, borosilicate glass, non-alkali borosilicate glass, alumino borosilicate glass, crystallized glass, etc. can be used besides general blue plate glass. When a glass substrate containing an alkali metal such as blue plate glass is used, it is preferable to form a diffusion prevention film made of spin-on glass on the surface of the glass substrate in order to prevent the alkali metal from diffusing from the surface.
また、前記イオン注入層を、前記第一の単結晶薄膜層中に形成することができる（請求項６）。
このように、イオン注入層を第一の単結晶薄膜層中に形成すれば、シングルエッチストップ法により剥離した第一の単結晶薄膜層を選択エッチングし、膜厚均一性に優れた単結晶シリコン薄膜を露出できる。
The ion implantation layer can be formed in the first single crystal thin film layer.
Thus, if the ion implantation layer is formed in the first single crystal thin film layer, the first single crystal thin film layer peeled off by the single etch stop method is selectively etched, and single crystal silicon having excellent film thickness uniformity. The thin film can be exposed.
あるいは、前記イオン注入層を、前記単結晶シリコンウエーハ中に形成することができる（請求項７）。
このように、イオン注入層を単結晶シリコンウエーハ中に形成すれば、ダブルエッチストップ法により剥離した単結晶シリコン層及び第一の単結晶薄膜層を選択エッチングし、膜厚均一性に優れた単結晶シリコン薄膜を露出できる。
Alternatively, the ion implantation layer can be formed in the single crystal silicon wafer.
As described above, when the ion implantation layer is formed in the single crystal silicon wafer, the single crystal silicon layer and the first single crystal thin film layer separated by the double etch stop method are selectively etched, and the single crystal silicon layer having excellent film thickness uniformity is selectively etched. The crystalline silicon thin film can be exposed.
また、本発明は、上記のいずれかの製造方法により製造されたことを特徴とするＳＯＩウエーハを提供する（請求項８）。
このように、上記のいずれかの製造方法により製造されたＳＯＩウエーハであれば、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にＳＯＩ層を持つＳＯＩウエーハとなる。
The present invention also provides an SOI wafer manufactured by any one of the above manufacturing methods (claim 8).
As described above, an SOI wafer manufactured by any one of the above manufacturing methods is free from thermal distortion, peeling, cracking, etc. during manufacturing, and is thin and useful for manufacturing various devices. An SOI wafer having an SOI layer on a transparent insulating substrate having good film thickness uniformity, excellent crystallinity, and high carrier mobility.
本発明に従うＳＯＩウエーハの製造方法であれば、透明絶縁性基板と単結晶シリコンウエーハとの熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等が発生せずにＳＯＩウエーハを製造することができる。また、水素イオン注入剥離法とエッチストップ法とを用いるので、薄くて良好な膜厚均一性を有し、結晶性に優れたＳＯＩ層が透明絶縁性基板上に形成されたＳＯＩウエーハを製造することができる。 With the SOI wafer manufacturing method according to the present invention, it is possible to manufacture an SOI wafer without causing thermal strain, peeling, cracking, or the like due to a difference in thermal expansion coefficient between the transparent insulating substrate and the single crystal silicon wafer. it can. In addition, since the hydrogen ion implantation separation method and the etch stop method are used, an SOI wafer having a thin and excellent film thickness uniformity and an SOI layer having excellent crystallinity formed on a transparent insulating substrate is manufactured. be able to.
また、本発明のＳＯＩウエーハは、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にＳＯＩ層を持つＳＯＩウエーハとなる。 In addition, the SOI wafer of the present invention is free from thermal distortion, peeling, cracking, etc. during production, and has a thin and good film thickness uniformity that is useful for manufacturing various devices. This is an SOI wafer having an SOI layer on a transparent insulating substrate having excellent carrier mobility.
以下、本発明について詳述する。
前述のように、電気光学装置用基板等に用いるＳＯＩウエーハは、ＳＯＩ層の厚さが薄い必要があり、また、良好な膜厚均一性が要求される。
本発明者らは、薄くて良好な膜厚均一性を有する結晶性の優れたＳＯＩ層を透明絶縁性基板上に形成する方法について鋭意検討した結果、単結晶シリコンウエーハ上に同一のエッチング液によるエッチング速度が単結晶シリコンとは異なる第一の単結晶薄膜層を形成し、該第一の単結晶薄膜層上にエピタキシャル法により結晶性に優れた単結晶シリコン薄膜を形成することに想到した。このようにすれば、その後イオン注入、透明絶縁性基板との接合、剥離を行ってから、単結晶シリコン薄膜が露出するまで剥離面をエッチングすることにより、エッチング速度の差異により単結晶シリコン薄膜表面でエッチストップが起こり、膜厚均一性に優れた単結晶シリコン薄膜（ＳＯＩ層）を、透明絶縁性基板上に形成できる。また、このようなエッチングによりイオン注入剥離により生じる剥離面の面粗れを除去できるので、例えばタッチポリッシュ等の鏡面研磨が不要になる。従って従来研磨により生じていた同一のＳＯＩウエーハのＳＯＩ層内での膜厚のばらつきや、異なるＳＯＩウエーハ間でのＳＯＩ層の膜厚のばらつきを低減できる。
Hereinafter, the present invention will be described in detail.
As described above, an SOI wafer used for a substrate for an electro-optical device or the like needs to have a thin SOI layer and is required to have good film thickness uniformity.
As a result of intensive studies on a method for forming an SOI layer with excellent crystallinity with a thin and good film thickness uniformity on a transparent insulating substrate, the present inventors have found that the same etching solution is used on a single crystal silicon wafer. It has been conceived that a first single crystal thin film layer having an etching rate different from that of single crystal silicon is formed, and a single crystal silicon thin film having excellent crystallinity is formed on the first single crystal thin film layer by an epitaxial method. In this way, after the ion implantation, bonding with the transparent insulating substrate, and peeling, the peeled surface is etched until the single crystal silicon thin film is exposed. Etch stop occurs, and a single crystal silicon thin film (SOI layer) excellent in film thickness uniformity can be formed on a transparent insulating substrate. Moreover, since the surface roughness of the peeling surface caused by ion implantation peeling can be removed by such etching, mirror polishing such as touch polishing becomes unnecessary. Therefore, it is possible to reduce the variation in the film thickness within the SOI layer of the same SOI wafer and the variation in the film thickness of the SOI layer between different SOI wafers, which are caused by the conventional polishing.
さらに本発明者らは、透明絶縁性基板とＳＯＩ層との熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の発生を解決するために、水素イオン注入剥離法を用いるＳＯＩウエーハの製造方法において、接合する面に予めプラズマ及び／又はオゾン処理を行なうことで熱処理をしなくても接合強度を高くし、また剥離の際にも機械的剥離を行なうことで高温の熱処理をせずに剥離することに想到した。
本発明者らは上記の発想に基づき諸条件を精査し、本発明を完成させた。
Furthermore, the present inventors have manufactured an SOI wafer using a hydrogen ion implantation delamination method in order to solve the occurrence of thermal strain, delamination, cracks, etc. caused by the difference in thermal expansion coefficient between the transparent insulating substrate and the SOI layer. In the method, it is possible to increase the bonding strength without performing heat treatment by performing plasma and / or ozone treatment in advance on the surfaces to be bonded, and without performing high-temperature heat treatment by performing mechanical peeling during peeling. I thought of peeling.
Based on the above idea, the present inventors have scrutinized various conditions and completed the present invention.
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
図１は、本発明に係るＳＯＩウエーハの製造方法の一例を示す工程図である。
Hereinafter, embodiments of the present invention will be described in detail, but the present invention is not limited thereto.
FIG. 1 is a process diagram showing an example of a method for manufacturing an SOI wafer according to the present invention.
まず、単結晶シリコンウエーハ１及び透明絶縁性基板２を用意する（工程Ａ）。
単結晶シリコンウエーハとしては特に限定されず、例えばチョクラルスキー法により育成された単結晶をスライスして得られたもので、例えば直径が１００〜３００ｍｍ、導電型がＰ型またはＮ型、抵抗率が１０Ω・ｃｍ程度のものを用いることができる。
また、透明絶縁性基板も特に限定されないが、これを石英基板、サファイヤ（アルミナ）基板、ガラス基板、のいずれかとすれば、これらは光学的特性が良好な透明絶縁性基板であるから、電気光学装置用基板作製に好適なＳＯＩウエーハを製造できる。
First, a single crystal silicon wafer 1 and a transparent insulating substrate 2 are prepared (step A).
The single crystal silicon wafer is not particularly limited. For example, the single crystal silicon wafer is obtained by slicing a single crystal grown by the Czochralski method. For example, the diameter is 100 to 300 mm, the conductivity type is P type or N type, resistivity Can be about 10 Ω · cm.
Also, the transparent insulating substrate is not particularly limited, but if it is a quartz substrate, a sapphire (alumina) substrate, or a glass substrate, these are transparent insulating substrates with good optical characteristics. An SOI wafer suitable for manufacturing a device substrate can be manufactured.
次に、単結晶シリコンウエーハ１の上に、同一のエッチング液によるエッチング速度が単結晶シリコンとは異なる第一の単結晶薄膜層３を、例えばエピタキシャル法により形成する（工程Ｂ）。
形成する第一の単結晶薄膜層の厚さは特に限定されないが、例えば１０〜５００ｎｍとできる。また、形成する第一の単結晶薄膜層の材質は、このように同一のエッチング液によるエッチング速度が単結晶シリコンとは異なるものであれば特に限定されないが、好ましくは単結晶シリコンに対する選択比が１００倍以上、特に好ましくは数１００倍〜１０００倍となるようなものとする。例えば、第一の単結晶薄膜層を単結晶シリコンにボロンを５×１０１９／ｃｍ３以上添加したＰ＋＋層とすることができ、あるいはＳｉＧｅ層とすることができる。なお、Ｐ＋＋層とする場合は、単結晶シリコンウエーハの表面にボロンイオンをイオン注入し、その表層を第一の単結晶薄膜層としてもよい。また、ＳｉＧｅ層のＧｅの組成比は特に限定されないが、Ｇｅの組成比が大きいほど選択比を高くできるので好ましい。このような第一の単結晶薄膜層とすれば、その上に良質の単結晶シリコン薄膜をエピタキシャル成長でき、かつ所定のエッチング液を用いて単結晶シリコンとのエッチング速度差を十分なものとできる。
Next, a first single crystal thin film layer 3 having an etching rate different from that of single crystal silicon is formed on the single crystal silicon wafer 1 by, for example, an epitaxial method (step B).
Although the thickness of the 1st single crystal thin film layer to form is not specifically limited, For example, it can be 10-500 nm. The material of the first single crystal thin film layer to be formed is not particularly limited as long as the etching rate by the same etching solution is different from that of single crystal silicon. More than 100 times, particularly preferably several hundred times to 1000 times. For example, the first single crystal thin film layer can be a P ++ layer in which boron is added to single crystal silicon at 5 × 10 19 / cm 3 or more, or can be a SiGe layer. In the case of forming the P ++ layer, boron ions may be ion-implanted into the surface of the single crystal silicon wafer, and the surface layer may be used as the first single crystal thin film layer. Further, the composition ratio of Ge in the SiGe layer is not particularly limited, but the larger the composition ratio of Ge, the higher the selection ratio, which is preferable. If such a first single crystal thin film layer is used, a high quality single crystal silicon thin film can be epitaxially grown on the first single crystal thin film layer, and a sufficient etching rate difference from the single crystal silicon can be obtained using a predetermined etching solution.
次に、第一の単結晶薄膜層３の上にエピタキシャル法により単結晶シリコン薄膜４を形成する（工程Ｃ）。
形成する単結晶シリコン薄膜の厚さは所望の厚さのＳＯＩ層を形成するために適宜選択されるが、例えば１０〜５００ｎｍとできる。
Next, a single crystal silicon thin film 4 is formed on the first single crystal thin film layer 3 by an epitaxial method (step C).
The thickness of the single crystal silicon thin film to be formed is appropriately selected in order to form an SOI layer having a desired thickness, and can be, for example, 10 to 500 nm.
第一の単結晶薄膜層３や単結晶シリコン薄膜４の形成は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー）法などにより行うことができる。ＣＶＤ法の場合は、例えば、原料ガスとしてＳｉＨ４又はＳｉＨ２Ｃｌ２、あるいはこれとＧｅＨ４との混合ガスを用いることができる。キャリアガスとしてはＨ２が用いられる。成長条件としては、例えば温度４００〜１，０００℃、圧力１００Ｔｏｒｒ（１．３３×１０４Ｐａ）以下とすればよい。第一の単結晶薄膜層３にボロンを添加する場合は、従来のイオン注入法や拡散法等を用いればよい。 The first single crystal thin film layer 3 and the single crystal silicon thin film 4 can be formed by, for example, a CVD (Chemical Vapor Deposition) method or an MBE (Molecular Beam Epitaxy) method. In the case of the CVD method, for example, SiH 4 or SiH 2 Cl 2 , or a mixed gas of this and GeH 4 can be used as a source gas. H 2 is used as the carrier gas. The growth conditions may be, for example, a temperature of 400 to 1,000 ° C. and a pressure of 100 Torr (1.33 × 10 4 Pa) or less. When boron is added to the first single crystal thin film layer 3, a conventional ion implantation method, diffusion method, or the like may be used.
次に、単結晶シリコン薄膜４の表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、ウエーハ中にイオン注入層５を形成する（工程Ｄ）。
本実施形態では、イオン注入層５を単結晶シリコンウエーハ１中に形成する。
この際、例えば、単結晶シリコンウエーハの温度を２５０〜４５０℃とし、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオンまたは希ガスイオンの少なくとも一方を注入する。このときの条件として、例えば注入エネルギーは５０〜１００ｋｅＶ、注入線量は１×１０１６〜１×１０１７／ｃｍ２とできる。また、単結晶シリコンウエーハの表面にあらかじめ薄いシリコン酸化膜などの絶縁膜を形成しておき、それを通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。
Next, at least one of hydrogen ions or rare gas ions is implanted from the surface of the single crystal silicon thin film 4 to form an
In the present embodiment, the
At this time, for example, the temperature of the single crystal silicon wafer is set to 250 to 450 ° C., and at a predetermined dose of hydrogen ions or rare gas ions at an implantation energy capable of forming an ion implantation layer at a desired depth from the surface. Inject one. As conditions at this time, for example, the implantation energy can be 50 to 100 keV, and the implantation dose can be 1 × 10 16 to 1 × 10 17 / cm 2 . Further, if an insulating film such as a thin silicon oxide film is formed in advance on the surface of the single crystal silicon wafer and ion implantation is performed therethrough, an effect of suppressing channeling of implanted ions can be obtained.
次に、この単結晶シリコンウエーハ１のイオン注入面である単結晶シリコン薄膜４の表面及び／又は透明絶縁性基板２の表面をプラズマ及び／又はオゾンで処理する（工程Ｅ）。
プラズマで処理をする場合、真空チャンバ中にＲＣＡ洗浄等の洗浄をしたエピタキシャル層を形成した単結晶シリコンウエーハ及び／又は透明絶縁性基板を載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコンウエーハを処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。透明絶縁性基板を処理する場合はいずれのガスでもよい。
Next, the surface of the single crystal silicon thin film 4 and / or the surface of the transparent insulating substrate 2 which is the ion implantation surface of the single crystal silicon wafer 1 is treated with plasma and / or ozone (step E).
When processing with plasma, a single crystal silicon wafer and / or a transparent insulating substrate on which an epitaxial layer cleaned by RCA cleaning or the like is placed in a vacuum chamber, and after introducing a plasma gas, about 100 W is applied. The surface is exposed to high-frequency plasma for about 5 to 10 seconds, and the surface is plasma-treated. As a plasma gas, when processing a single crystal silicon wafer, when oxidizing the surface, plasma of oxygen gas, when not oxidizing, hydrogen gas, argon gas, or a mixed gas thereof or a mixture of hydrogen gas and helium gas. A mixed gas can be used. When processing a transparent insulating substrate, any gas may be used.
オゾンで処理をする場合は、大気を導入したチャンバ中にＲＣＡ洗浄等の洗浄をしたエピタキシャル層を形成した単結晶シリコンウエーハ及び／又は透明絶縁性基板を載置し、窒素ガス、アルゴンガス等のプラズマ用ガスを導入した後、高周波プラズマを発生させ、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。プラズマ処理とオゾン処理とはどちらか一方又は両方行なうことができる。 When processing with ozone, a single crystal silicon wafer and / or a transparent insulating substrate formed with an epitaxial layer cleaned by RCA cleaning or the like is placed in a chamber introduced with air, and nitrogen gas, argon gas, etc. After introducing the plasma gas, high-frequency plasma is generated to convert oxygen in the atmosphere into ozone, so that the surface is treated with ozone. Either or both of plasma treatment and ozone treatment can be performed.
このプラズマ及び／又はオゾンで処理することにより、単結晶シリコンウエーハ１及び／又は透明絶縁性基板２の表面の有機物が酸化して除去され、さらに表面のＯＨ基が増加し、活性化する。処理は単結晶シリコンウエーハ、透明絶縁性基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。 By treating with this plasma and / or ozone, organic substances on the surface of the single crystal silicon wafer 1 and / or the transparent insulating substrate 2 are oxidized and removed, and the OH groups on the surface are increased and activated. The treatment is more preferably performed on both the single crystal silicon wafer and the transparent insulating substrate, but only one of them may be performed.
次に、この単結晶シリコンウエーハ１のイオン注入面である単結晶シリコン薄膜４の表面と透明絶縁性基板２の表面とを、プラズマ及び／又はオゾンで処理をした表面を接合面として室温で密着させて接合する（工程Ｆ）。
工程Ｅにおいて、単結晶シリコンウエーハのイオン注入面または透明絶縁性基板の表面の少なくとも一方がプラズマ処理及び／又はオゾン処理されているので、これらを例えば減圧または常圧下、一般的な室温程度の温度下で密着させるだけで後工程での機械的剥離に耐え得る強度で強く接合できる。従って、１２００℃以上といった高温の結合熱処理が必要でなく、加熱により問題になる熱膨張係数の差異による熱歪、ひび割れ、接合面での剥離等が発生するおそれがなく好ましい。
Next, the surface of the single crystal silicon thin film 4 which is the ion implantation surface of the single crystal silicon wafer 1 and the surface of the transparent insulating substrate 2 are adhered to each other at room temperature using a surface treated with plasma and / or ozone as a bonding surface. And joining (step F).
In step E, at least one of the ion implantation surface of the single crystal silicon wafer and the surface of the transparent insulating substrate is subjected to plasma treatment and / or ozone treatment. It is possible to bond strongly with the strength that can withstand mechanical peeling in the subsequent process simply by making it adhere underneath. Therefore, a high-temperature bonding heat treatment such as 1200 ° C. or higher is not necessary, and there is no fear of occurrence of thermal strain, cracking, peeling at the joint surface, and the like due to differences in thermal expansion coefficients that are problematic due to heating.
なお、工程Ｆの接合工程の後に、接合したウエーハを３５０℃以下の低温で熱処理して結合力を高める工程を行なってもよい。
例えば透明絶縁性基板が石英の場合、熱膨張係数はシリコンに比べて小さく（Ｓｉ：２．３３×１０−６、石英：０．６×１０−６）、同程度の厚さの単結晶シリコンウエーハと接合した接合ウエーハを３５０℃を超える温度で熱処理すると熱歪が発生してウエーハが割れてしまうおそれがある。しかし、このような比較的低温の熱処理であれば、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生するおそれがなく好ましい。なお、この熱処理工程において、バッチ処理方式の熱処理炉を用いる場合、熱処理時間は０．５〜２４時間程度であれば十分な効果が得られる。
In addition, after the joining process of process F, you may perform the process which heat-processes the joined wafer at the low temperature of 350 degrees C or less, and raises bond strength.
For example, when the transparent insulating substrate is quartz, the thermal expansion coefficient is smaller than that of silicon (Si: 2.33 × 10 −6 , quartz: 0.6 × 10 −6 ), and single crystal silicon having a similar thickness. If the bonded wafer bonded to the wafer is heat-treated at a temperature exceeding 350 ° C., thermal distortion may occur and the wafer may be broken. However, such a relatively low-temperature heat treatment is preferable because there is no fear of thermal distortion, cracking, peeling due to a difference in thermal expansion coefficient. In this heat treatment step, when a batch treatment type heat treatment furnace is used, a sufficient effect can be obtained if the heat treatment time is about 0.5 to 24 hours.
次に、イオン注入層５に衝撃を与えて接合ウエーハを機械的に剥離する（工程Ｇ）。
水素イオン注入剥離法においては、接合ウエーハを不活性ガス雰囲気下５００℃程度で熱処理を行ない、結晶の再配列効果と注入した水素の気泡の凝集効果により熱剥離を行なうという方法であるが、本発明においてはイオン注入層に衝撃を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、接合面の剥離等が発生するおそれがない。
イオン注入層に衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合したウエーハの側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
Next, an impact is applied to the
In the hydrogen ion implantation delamination method, the bonding wafer is heat-treated at about 500 ° C. in an inert gas atmosphere, and thermal delamination is performed by the effect of crystal rearrangement and the coagulation effect of injected hydrogen bubbles. In the present invention, since mechanical delamination is performed by impacting the ion-implanted layer, there is no possibility of occurrence of thermal strain, cracking, delamination of the joint surface, etc. due to heating.
In order to give an impact to the ion-implanted layer, for example, it may be sprayed continuously or intermittently from the side surface of a wafer joined with a jet of fluid such as gas or liquid. There is no particular limitation.
なお、このようにイオン注入層で剥離を行った後、さらに結合力を高める熱処理を行なってもよい。
この場合、すでに単結晶シリコンウエーハは剥離により薄膜となっているので、熱処理をある程度高温で行なってもよいが、第一の単結晶薄膜層にＢ（ボロン）やＧｅが含まれている場合には、これらの拡散を抑制するため、バッチ処理方式の熱処理炉を用いる場合は８００℃以下の温度で１時間以下の熱処理を行うことが好ましい。一方、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置として知られるランプ加熱器等の加熱方式を用いた急速加熱・急速冷却装置を用いる場合には、１０００℃以上１２５０℃程度以下の温度で１２０秒以下の熱処理を行なっても、ＢやＧｅの拡散を抑制した上で結合力を高めることができる。
In addition, after peeling with an ion implantation layer in this way, you may perform the heat processing which raises a bond strength further.
In this case, since the single crystal silicon wafer has already been thinned by peeling, the heat treatment may be performed at a certain high temperature. However, when the first single crystal thin film layer contains B (boron) or Ge. In order to suppress these diffusions, it is preferable to perform a heat treatment for 1 hour or less at a temperature of 800 ° C. or lower when a batch-processing heat treatment furnace is used. On the other hand, when a rapid heating / rapid cooling device using a heating method such as a lamp heater known as an RTA (Rapid Thermal Annealing) device is used, a heat treatment is performed at a temperature of about 1000 ° C. to 1250 ° C. for 120 seconds or less. Even if this is performed, the bonding force can be increased while suppressing the diffusion of B and Ge.
次に、単結晶シリコン薄膜４が露出するまで剥離面をエッチングする（工程Ｈ、Ｉ）。
すなわち、まず所定の選択エッチング液を用いて剥離面の単結晶シリコン層６をエッチストップ法によりエッチング除去し、その後別の所定の選択エッチング液を用いて第一の単結晶薄膜層３をエッチストップ法によりエッチング除去して、単結晶シリコン薄膜４を露出させる。このようなダブルエッチストップ法により単結晶シリコン薄膜４を膜厚均一性の高いＳＯＩ層として透明絶縁性基板２の上に形成できる。また、このようなエッチングによりイオン注入剥離により生じる剥離面の面粗れを除去できるので、例えばタッチポリッシュ等の鏡面研磨が不要になる。従って従来研磨により生じていた同一のＳＯＩウエーハのＳＯＩ層内での膜厚のばらつきや、異なるＳＯＩウエーハ間でのＳＯＩ層の膜厚のばらつきを低減できる。
Next, the peeled surface is etched until the single crystal silicon thin film 4 is exposed (steps H and I).
That is, first, the single crystal silicon layer 6 on the peeled surface is removed by etching using a predetermined selective etchant, and then the first single crystal thin film layer 3 is etched stop using another predetermined selective etchant. The single crystal silicon thin film 4 is exposed by etching. By such a double etch stop method, the single crystal silicon thin film 4 can be formed on the transparent insulating substrate 2 as a highly uniform SOI layer. Moreover, since the surface roughness of the peeling surface caused by ion implantation peeling can be removed by such etching, mirror polishing such as touch polishing becomes unnecessary. Therefore, it is possible to reduce the variation in the film thickness within the SOI layer of the same SOI wafer and the variation in the film thickness of the SOI layer between different SOI wafers, which are caused by the conventional polishing.
第一の単結晶薄膜層を単結晶シリコンにボロンを５×１０１９／ｃｍ３以上添加したＰ＋＋層とする場合は、剥離面の単結晶シリコン層６をエッチング除去する選択エッチング液として、ＫＯＨ液や、ＥＰＷ（エチレンジアミンピロカテコール水）液等を用いることができる。これらのエッチング液は、シリコンに含まれる不純物濃度が高いほどエッチング速度が遅くなり、この不純物濃度が５×１０１９／ｃｍ３以上であればほとんどエッチングされず、単結晶シリコンとのエッチング速度差を十分なものとでき、Ｐ＋＋層の表面でエッチストップが起こる。 When the first single crystal thin film layer is a P ++ layer in which boron is added to single crystal silicon in an amount of 5 × 10 19 / cm 3 or more, KOH is used as a selective etching solution for etching and removing the single crystal silicon layer 6 on the peeling surface. Liquid, EPW (ethylenediamine pyrocatechol water) liquid, or the like can be used. These etchants have a slower etching rate as the impurity concentration contained in silicon is higher. If this impurity concentration is 5 × 10 19 / cm 3 or more, the etching solution is hardly etched, and the etching rate difference from single crystal silicon is reduced. It can be sufficient and etch stop occurs at the surface of the P ++ layer.
そして、Ｐ＋＋層をエッチング除去する選択エッチング液として、ＫＯＨ液やＥＰＷ液とは逆にシリコンに含まれる不純物濃度が高いほどエッチング速度が速くなるようなエッチング液、例えばＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：３：８の混酸を用いることができる。このようなエッチング液を用いれば、Ｐ＋＋層の単結晶シリコンとのエッチング速度差を十分なものとでき、単結晶シリコン薄膜４の表面でエッチストップが起こり、表面が平滑な単結晶シリコン薄膜４を膜厚均一性高く露出させることができる。 Then, as a selective etching solution for removing the P ++ layer by etching, an etching solution in which the etching rate is increased as the impurity concentration contained in silicon is higher as opposed to the KOH solution or the EPW solution, for example, HF: HNO 3 : CH 3. A mixed acid of COOH = 1: 3: 8 can be used. By using such an etching solution, the etching rate difference from the single crystal silicon of the P ++ layer can be made sufficient, an etch stop occurs on the surface of the single crystal silicon thin film 4, and the single crystal silicon thin film 4 having a smooth surface. Can be exposed with high film thickness uniformity.
一方、第一の単結晶薄膜層をＳｉＧｅ層とする場合は、剥離面の単結晶シリコン層６をエッチング除去する選択エッチング液として、ＮＨ４ＯＨとＮＨ４ＮＯ３との混合水溶液、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、又はＮＨ４ＯＨ水溶液等を用いることができる。これらのエッチング液は、ＳｉＧｅ層に対するエッチング速度が遅く、ＳｉＧｅ層の単結晶シリコンとのエッチング速度差を十分なものとでき、ＳｉＧｅ層の表面でエッチストップが起こる。 On the other hand, when the first single crystal thin film layer is a SiGe layer, a mixed aqueous solution of NH 4 OH and NH 4 NO 3 , TMAH (water Tetramethylammonium oxide), NH 4 OH aqueous solution, or the like can be used. These etching solutions have a low etching rate with respect to the SiGe layer, can make a sufficient etching rate difference between the SiGe layer and single crystal silicon, and cause an etch stop on the surface of the SiGe layer.
そして、ＳｉＧｅ層をエッチング除去する選択エッチング液として、ＨＦとＨ２Ｏ２とＣＨ３ＣＯＯＨとの混合水溶液、ＮＨ４ＯＨとＨ２Ｏ２との混合水溶液、又はＨＦとＨＮＯ３との混合水溶液を用いることができる。これらのエッチング液は、ＳｉＧｅ層に対するエッチング速度が速く、ＳｉＧｅ層の単結晶シリコンとのエッチング速度差を十分なものとでき、単結晶シリコン薄膜４の表面でエッチストップが起こり、表面が平滑な単結晶シリコン薄膜４を膜厚均一性高く露出させることができる。 As a selective etching solution for etching away the SiGe layer, a mixed aqueous solution of HF, H 2 O 2 and CH 3 COOH, a mixed aqueous solution of NH 4 OH and H 2 O 2 , or a mixed aqueous solution of HF and HNO 3 is used. Can be used. These etching liquids have a high etching rate with respect to the SiGe layer, can make a difference in etching rate with the single crystal silicon of the SiGe layer sufficient, an etch stop occurs on the surface of the single crystal silicon thin film 4, and a single surface with a smooth surface. The crystalline silicon thin film 4 can be exposed with high film thickness uniformity.
このようにして製造されたＳＯＩウエーハであれば、製造の際に熱歪、剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にＳＯＩ層を持つＳＯＩウエーハとなる。
また、このようなＳＯＩウエーハは、透明絶縁性基板の上にＳＯＩ層が形成されているものであるから、液晶装置等の電気光学装置用基板の作製用に特に適する。
An SOI wafer manufactured in this way is free from thermal distortion, peeling, cracking, etc. during manufacturing, and has a thin and good film thickness uniformity that is useful for manufacturing various devices. Thus, an SOI wafer having an SOI layer on a transparent insulating substrate having excellent crystallinity and high carrier mobility is obtained.
Such an SOI wafer is particularly suitable for manufacturing a substrate for an electro-optical device such as a liquid crystal device because an SOI layer is formed on a transparent insulating substrate.
図２は、本発明に係るＳＯＩウエーハの製造方法の別の一例を示す工程図である。
工程Ａ’〜工程Ｇ’までは図１の工程Ａ〜工程Ｇとほぼ同様に行うことができるが、本実施形態では、工程Ｄ’においてイオン注入層５’を第一の単結晶薄膜層３’中に形成する点が異なる。従って、水素イオンまたは希ガスイオンの少なくとも一方を注入する際の注入エネルギーを、注入深さが第一の単結晶薄膜層３’中となるようなものとする。
FIG. 2 is a process diagram showing another example of a method for manufacturing an SOI wafer according to the present invention.
Step A ′ to step G ′ can be performed in substantially the same manner as step A to step G in FIG. 1, but in this embodiment, the
そして、工程Ａ’〜工程Ｇ’を行い、必要に応じて前述の結合力を高める熱処理を行なった後、単結晶シリコン薄膜４’が露出するまで剥離面をエッチングする（工程Ｈ’）。
この場合、所定の選択エッチング液を用いて剥離面の第一の単結晶薄膜層６’をエッチストップ法によりエッチング除去して、単結晶シリコン薄膜４’を露出させる。このようなシングルエッチストップ法により単結晶シリコン薄膜４’を膜厚均一性の高いＳＯＩ層として透明絶縁性基板２’の上に形成できる。また、前述と同様にこのようなエッチングにより鏡面研磨が不要になるので、同一のＳＯＩウエーハのＳＯＩ層内での膜厚のばらつきや、異なるＳＯＩウエーハ間でのＳＯＩ層の膜厚のばらつきを低減できる。
And after performing the process A '-the process G' and performing the heat processing which raises the above-mentioned bond force as needed, a peeling surface is etched until the single crystal silicon thin film 4 'is exposed (process H').
In this case, the first single crystal thin film layer 6 ′ on the peeled surface is removed by etching using a predetermined selective etchant to expose the single crystal silicon thin film 4 ′. By such a single etch stop method, the single crystal silicon thin film 4 ′ can be formed on the transparent insulating substrate 2 ′ as a highly uniform SOI layer. In addition, as described above, mirror polishing is not required by such etching, so that variations in film thickness within the SOI layer of the same SOI wafer and variations in film thickness of the SOI layer between different SOI wafers are reduced. it can.
第一の単結晶薄膜層を単結晶シリコンにボロンを５×１０１９／ｃｍ３以上添加したＰ＋＋層とする場合は、剥離面の第一の単結晶薄膜層６’をエッチング除去する選択エッチング液として、例えば前述のようなＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：３：８の混酸を用いることができる。このようなエッチング液を用いれば、Ｐ＋＋層の単結晶シリコンとのエッチング速度差を十分なものとでき、単結晶シリコン薄膜４’の表面でエッチストップが起こり、表面が平滑な単結晶シリコン薄膜４’を膜厚均一性高く露出させることができる。 In the case where the first single crystal thin film layer is a P ++ layer in which boron is added to single crystal silicon in an amount of 5 × 10 19 / cm 3 or more, selective etching for removing the first single crystal thin film layer 6 ′ on the peeling surface by etching is performed. As the liquid, for example, a mixed acid of HF: HNO 3 : CH 3 COOH = 1: 3: 8 as described above can be used. By using such an etching solution, the etching rate difference from the single crystal silicon of the P ++ layer can be made sufficient, an etch stop occurs on the surface of the single crystal silicon thin film 4 ', and the single crystal silicon thin film with a smooth surface is obtained. 4 'can be exposed with high film thickness uniformity.
一方、第一の単結晶薄膜層をＳｉＧｅ層とする場合は、剥離面の第一の単結晶薄膜層６’をエッチング除去する選択エッチング液として、例えば前述のようなＨＦとＨ２Ｏ２とＣＨ３ＣＯＯＨとの混合水溶液、ＮＨ４ＯＨとＨ２Ｏ２との混合水溶液、又はＨＦとＨＮＯ３との混合水溶液を用いることができる。このようなエッチング液を用いれば、ＳｉＧｅ層の単結晶シリコンとのエッチング速度差を十分なものとでき、単結晶シリコン薄膜４’の表面でエッチストップが起こり、表面が平滑な単結晶シリコン薄膜４’を膜厚均一性高く露出させることができる。 On the other hand, when the first single crystal thin film layer is a SiGe layer, as a selective etching solution for removing the first single crystal thin film layer 6 ′ on the peeled surface by etching, for example, HF and H 2 O 2 as described above are used. A mixed aqueous solution of CH 3 COOH, a mixed aqueous solution of NH 4 OH and H 2 O 2 , or a mixed aqueous solution of HF and HNO 3 can be used. By using such an etchant, the etching rate difference between the SiGe layer and the single crystal silicon can be made sufficient, an etch stop occurs on the surface of the single crystal silicon thin film 4 ', and the single crystal silicon thin film 4 having a smooth surface. 'Can be exposed with high film thickness uniformity.
このようにして製造されたＳＯＩウエーハであれば、製造の際に熱歪、接合面の剥離、ひび割れ等が発生しておらず、また、各種デバイス作製に有用な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キャリア移動度の高い透明絶縁性基板上にＳＯＩ層を持つＳＯＩウエーハとなる。
また、このようなＳＯＩウエーハは、透明絶縁性基板の上にＳＯＩ層が形成されているものであるから、液晶装置等の電気光学装置用基板の作製用に特に適する。
In the case of an SOI wafer manufactured in this way, there is no thermal distortion, peeling of the joint surface, cracking, etc. during manufacturing, and it is useful for manufacturing various devices. Thus, an SOI wafer having an SOI layer on a transparent insulating substrate having excellent crystallinity and high carrier mobility is obtained.
Such an SOI wafer is particularly suitable for manufacturing a substrate for an electro-optical device such as a liquid crystal device because an SOI layer is formed on a transparent insulating substrate.
以下、本発明の実施例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図１に示す工程に従い、ＳＯＩウエーハを作製した。第一の単結晶薄膜層を単結晶シリコンにボロンイオンをイオン注入したＰ＋＋層（Ｐ＋＋Ｓｉ層）とした。その作製条件を表１に示す。
EXAMPLES Hereinafter, the present invention will be specifically described by way of examples of the present invention, but the present invention is not limited thereto.
Example 1
An SOI wafer was fabricated according to the process shown in FIG. The first single crystal thin film layer was a P ++ layer (P ++ Si layer) in which boron ions were ion-implanted into single crystal silicon. The production conditions are shown in Table 1.
このように作製したＳＯＩウエーハのＳＯＩ層には、剥離やひび割れは発生していなかった。また、ＳＯＩ層の膜厚を光学式膜厚計により測定したところ、ＳＯＩ層内での膜厚のバラつきは標準偏差値σにて１ｎｍ以下であり、優れた膜厚均一性を有することが確認された。 No peeling or cracking occurred in the SOI layer of the SOI wafer produced as described above. In addition, when the film thickness of the SOI layer was measured with an optical film thickness meter, the film thickness variation within the SOI layer was 1 nm or less with a standard deviation value σ, and it was confirmed that the film had excellent film thickness uniformity. It was.
（実施例２）
図２に示す工程に従い、ＳＯＩウエーハを作製した。第一の単結晶薄膜層をＳｉＧｅ層とした。その作製条件を表２に示す。
(Example 2)
An SOI wafer was fabricated according to the process shown in FIG. The first single crystal thin film layer was a SiGe layer. The production conditions are shown in Table 2.
このように作製したＳＯＩウエーハのＳＯＩ層には、剥離やひび割れは発生していなかった。また、ＳＯＩ層の膜厚を光学式膜厚計により測定したところ、ＳＯＩ層内での膜厚のバラつきは標準偏差値σにて１ｎｍ以下であり、優れた膜厚均一性を有することが確認された。 No peeling or cracking occurred in the SOI layer of the SOI wafer produced as described above. In addition, when the film thickness of the SOI layer was measured with an optical film thickness meter, the film thickness variation within the SOI layer was 1 nm or less with a standard deviation value σ, and it was confirmed that the film had excellent film thickness uniformity. It was.
尚、本発明は上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想に包含される。 The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has any configuration that has substantially the same configuration as the technical idea described in the claims of the present invention and that exhibits the same operational effects. It is included in the technical idea of the invention.
１、１’…単結晶シリコンウエーハ、 ２、２’…透明絶縁性基板、
３、３’…第一の単結晶薄膜層、 ４、４’…単結晶シリコン薄膜、
５、５’…イオン注入層、 ６…剥離面の単結晶シリコン層、
６’…剥離面の第一の単結晶薄膜層。
1, 1 '... single crystal silicon wafer, 2, 2' ... transparent insulating substrate,
3, 3 '... first single crystal thin film layer, 4, 4' ... single crystal silicon thin film,
5, 5 '... ion implantation layer, 6 ... single crystal silicon layer on the release surface,
6 '... 1st single-crystal thin film layer of a peeling surface.
Claims (8)
単結晶シリコンウエーハ上に、同一のエッチング液によるエッチング速度が単結晶シリコンとは異なる第一の単結晶薄膜層を形成する工程、
該第一の単結晶薄膜層上にエピタキシャル法により単結晶シリコン薄膜を形成する工程、
該単結晶シリコン薄膜の表面から水素イオンまたは希ガスイオンの少なくとも一方を注入し、イオン注入層を形成する工程、
該単結晶シリコンウエーハのイオン注入面及び／又は前記透明絶縁性基板の表面を、プラズマ及び／又はオゾンで処理する工程、
前記単結晶シリコンウエーハのイオン注入面と前記透明絶縁性基板の表面とを、前記処理をした表面を接合面として室温で密着させて接合する工程、
前記イオン注入層に衝撃を与えて前記接合ウエーハを機械的に剥離する工程、
前記単結晶シリコン薄膜が露出するまで前記剥離面をエッチングする工程、
を行なうことを特徴とするＳＯＩウエーハの製造方法。 In a method of manufacturing an SOI wafer by forming an SOI layer on a transparent insulating substrate, at least,
Forming a first single crystal thin film layer having an etching rate different from that of single crystal silicon on the single crystal silicon wafer;
Forming a single crystal silicon thin film by an epitaxial method on the first single crystal thin film layer;
Implanting at least one of hydrogen ions or rare gas ions from the surface of the single crystal silicon thin film to form an ion implantation layer;
Treating the ion-implanted surface of the single crystal silicon wafer and / or the surface of the transparent insulating substrate with plasma and / or ozone;
Bonding the ion-implanted surface of the single crystal silicon wafer and the surface of the transparent insulating substrate by bringing the treated surface into close contact with each other at room temperature; and
A step of mechanically peeling off the bonding wafer by impacting the ion implantation layer;
Etching the release surface until the single crystal silicon thin film is exposed;
A method for manufacturing an SOI wafer, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005147351A JP5128761B2 (en) | 2005-05-19 | 2005-05-19 | Manufacturing method of SOI wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005147351A JP5128761B2 (en) | 2005-05-19 | 2005-05-19 | Manufacturing method of SOI wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006324530A true JP2006324530A (en) | 2006-11-30 |
| JP5128761B2 JP5128761B2 (en) | 2013-01-23 |
Family
ID=37543975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005147351A Active JP5128761B2 (en) | 2005-05-19 | 2005-05-19 | Manufacturing method of SOI wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5128761B2 (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177531A (en) * | 2006-12-18 | 2008-07-31 | Soi Tec Silicon On Insulator Technologies | Double plasma utbox |
| JP2008205456A (en) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | Method of forming semiconductor element |
| JP2008218863A (en) * | 2007-03-07 | 2008-09-18 | Shin Etsu Chem Co Ltd | Method for manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
| EP1983575A2 (en) | 2007-04-18 | 2008-10-22 | Shin-Etsu Chemical Company, Ltd. | Method for manufacturing bonded substrate |
| JP2008294422A (en) * | 2007-04-25 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| WO2009069709A1 (en) * | 2007-11-27 | 2009-06-04 | Shin-Etsu Chemical Co., Ltd. | Manufacturing method for laminated substrate |
| JP2009135465A (en) * | 2007-10-31 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
| JP2009224721A (en) * | 2008-03-18 | 2009-10-01 | Shin Etsu Chem Co Ltd | Method of manufacturing soi substrate |
| WO2009123261A1 (en) | 2008-04-01 | 2009-10-08 | 信越化学工業株式会社 | Method for producing soi substrate |
| JP2010034523A (en) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
| US7749870B2 (en) | 2008-04-01 | 2010-07-06 | Shin-Etsu Chemical Co., Ltd. | Method for producing SOI substrate |
| JP2010262984A (en) * | 2009-04-30 | 2010-11-18 | Shin-Etsu Chemical Co Ltd | Method of manufacturing soi substrate having backside sandblasted |
| JP2011124581A (en) * | 2009-12-11 | 2011-06-23 | Soitec Silicon On Insulator Technologies | Manufacture of thin soi device |
| US8021910B2 (en) | 2006-10-30 | 2011-09-20 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8030118B2 (en) | 2006-10-30 | 2011-10-04 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8119903B2 (en) | 2006-11-24 | 2012-02-21 | Shin-Etsu Chemical Co., Ltd. | Method of manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
| US8129612B2 (en) | 2007-04-09 | 2012-03-06 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell |
| US8227290B2 (en) | 2006-10-30 | 2012-07-24 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8227289B2 (en) | 2006-10-30 | 2012-07-24 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| CN110867381A (en) * | 2019-11-07 | 2020-03-06 | 中国科学院上海微系统与信息技术研究所 | Silicon-based lithium tantalate single crystal thin film substrate with bottom electrode and preparation method and application thereof |
| CN113345833A (en) * | 2020-03-03 | 2021-09-03 | 韩商则舒穆公司 | Method for manufacturing multilayer SOI substrate and multilayer SOI substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109678106B (en) * | 2018-11-13 | 2020-10-30 | 中国科学院上海微系统与信息技术研究所 | Preparation method of silicon-based heterogeneous integrated 4H-SiC epitaxial thin film structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200080A (en) * | 1996-11-15 | 1998-07-31 | Canon Inc | Manufacturing method of semiconductor member |
| JPH1197379A (en) * | 1997-07-25 | 1999-04-09 | Denso Corp | Semiconductor substrate and its manufacture |
| JPH11121377A (en) * | 1997-08-26 | 1999-04-30 | Internatl Business Mach Corp <Ibm> | Improved smart cut process for manufacture of semiconductor material thin film |
| JP2003168789A (en) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Manufacturing method for soi wafer |
-
2005
- 2005-05-19 JP JP2005147351A patent/JP5128761B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200080A (en) * | 1996-11-15 | 1998-07-31 | Canon Inc | Manufacturing method of semiconductor member |
| JPH1197379A (en) * | 1997-07-25 | 1999-04-09 | Denso Corp | Semiconductor substrate and its manufacture |
| JPH11121377A (en) * | 1997-08-26 | 1999-04-30 | Internatl Business Mach Corp <Ibm> | Improved smart cut process for manufacture of semiconductor material thin film |
| JP2003168789A (en) * | 2001-11-29 | 2003-06-13 | Shin Etsu Handotai Co Ltd | Manufacturing method for soi wafer |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8021910B2 (en) | 2006-10-30 | 2011-09-20 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8227289B2 (en) | 2006-10-30 | 2012-07-24 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8227290B2 (en) | 2006-10-30 | 2012-07-24 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8030118B2 (en) | 2006-10-30 | 2011-10-04 | Shin-Etsu Chemical Co., Ltd. | Method for producing single crystal silicon solar cell and single crystal silicon solar cell |
| US8119903B2 (en) | 2006-11-24 | 2012-02-21 | Shin-Etsu Chemical Co., Ltd. | Method of manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
| JP2008177531A (en) * | 2006-12-18 | 2008-07-31 | Soi Tec Silicon On Insulator Technologies | Double plasma utbox |
| JP2008205456A (en) * | 2007-02-16 | 2008-09-04 | Samsung Electronics Co Ltd | Method of forming semiconductor element |
| JP2008218863A (en) * | 2007-03-07 | 2008-09-18 | Shin Etsu Chem Co Ltd | Method for manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
| US8106290B2 (en) | 2007-03-07 | 2012-01-31 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing single crystal silicon solar cell and single crystal silicon solar cell |
| US8129612B2 (en) | 2007-04-09 | 2012-03-06 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell |
| EP1983575A2 (en) | 2007-04-18 | 2008-10-22 | Shin-Etsu Chemical Company, Ltd. | Method for manufacturing bonded substrate |
| US8088670B2 (en) | 2007-04-18 | 2012-01-03 | Shin-Etsu Chemical Co., Ltd. | Method for manufacturing bonded substrate with sandblast treatment |
| US8557676B2 (en) | 2007-04-25 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate and method of manufacturing semiconductor device |
| KR101447934B1 (en) * | 2007-04-25 | 2014-10-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Method of manufacturing semiconductor device |
| JP2008294422A (en) * | 2007-04-25 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| JP2009135465A (en) * | 2007-10-31 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
| US9837300B2 (en) | 2007-10-31 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US8716106B2 (en) | 2007-11-27 | 2014-05-06 | Shin-Etsu Chemical Co., Ltd. | Method for producing a bonded substrate |
| KR101554754B1 (en) * | 2007-11-27 | 2015-09-21 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Manufacturing method for laminated substrate |
| JP2009130289A (en) * | 2007-11-27 | 2009-06-11 | Shin Etsu Chem Co Ltd | Method of manufacturing bonded wafer |
| WO2009069709A1 (en) * | 2007-11-27 | 2009-06-04 | Shin-Etsu Chemical Co., Ltd. | Manufacturing method for laminated substrate |
| CN101874290B (en) * | 2007-11-27 | 2013-01-02 | 信越化学工业株式会社 | Manufacturing method for laminated substrate |
| JP2009224721A (en) * | 2008-03-18 | 2009-10-01 | Shin Etsu Chem Co Ltd | Method of manufacturing soi substrate |
| KR101541940B1 (en) * | 2008-04-01 | 2015-08-04 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Method for producing soi substrate |
| US7749870B2 (en) | 2008-04-01 | 2010-07-06 | Shin-Etsu Chemical Co., Ltd. | Method for producing SOI substrate |
| US8420503B2 (en) | 2008-04-01 | 2013-04-16 | Shin—Etsu Chemical Co., Ltd. | Method for producing SOI substrate |
| WO2009123261A1 (en) | 2008-04-01 | 2009-10-08 | 信越化学工業株式会社 | Method for producing soi substrate |
| JP2010034523A (en) * | 2008-06-25 | 2010-02-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing soi substrate |
| JP2010262984A (en) * | 2009-04-30 | 2010-11-18 | Shin-Etsu Chemical Co Ltd | Method of manufacturing soi substrate having backside sandblasted |
| JP2011124581A (en) * | 2009-12-11 | 2011-06-23 | Soitec Silicon On Insulator Technologies | Manufacture of thin soi device |
| CN110867381A (en) * | 2019-11-07 | 2020-03-06 | 中国科学院上海微系统与信息技术研究所 | Silicon-based lithium tantalate single crystal thin film substrate with bottom electrode and preparation method and application thereof |
| CN113345833A (en) * | 2020-03-03 | 2021-09-03 | 韩商则舒穆公司 | Method for manufacturing multilayer SOI substrate and multilayer SOI substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5128761B2 (en) | 2013-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5128761B2 (en) | Manufacturing method of SOI wafer | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| KR101276230B1 (en) | Soi substrate and method for manufacturing soi substrate | |
| TWI452631B (en) | Fabrication method of silicon film transfer insulating wafers | |
| JP2006210898A (en) | Process for producing soi wafer, and soi wafer | |
| KR100972213B1 (en) | Process for producing soi wafer and soi wafer | |
| JP4728030B2 (en) | Manufacturing method of SOI wafer | |
| JP2007184581A (en) | Semiconductor on glass insulator prepared by using improved ion implatation process | |
| JP2006210899A (en) | Process for producing soi wafer, and soi wafer | |
| US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| KR20100057023A (en) | Ultra thin single crystalline semiconductor tft and process for making same | |
| KR20100080777A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
| KR20070084075A (en) | Method for producing semiconductor wafer | |
| TWI450366B (en) | Semiconductor substrate manufacturing method | |
| JP5220335B2 (en) | Manufacturing method of SOI substrate | |
| JP5183874B2 (en) | Manufacturing method of SOI wafer | |
| TW200929385A (en) | Method for manufacturing semiconductor substrate | |
| JP2006202989A (en) | Soi wafer and manufacturing method therefor | |
| JP5019852B2 (en) | Method for manufacturing strained silicon substrate | |
| JP4594121B2 (en) | Manufacturing method of SOI wafer and SOI wafer | |
| JP2012182201A (en) | Method of manufacturing semiconductor wafer | |
| JPH10200079A (en) | Semiconductor member and its manufacture | |
| JP2010278342A (en) | Method of manufacturing soi substrate | |
| JP2007250676A (en) | Manufacturing method of laminated substrate of dissimilar material | |
| KR20080086893A (en) | Process for producing soi wafer and soi wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111007 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20111028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121101 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5128761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |