JP2006324496A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2006324496A JP2006324496A JP2005146758A JP2005146758A JP2006324496A JP 2006324496 A JP2006324496 A JP 2006324496A JP 2005146758 A JP2005146758 A JP 2005146758A JP 2005146758 A JP2005146758 A JP 2005146758A JP 2006324496 A JP2006324496 A JP 2006324496A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- chamber
- manufacturing
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】エッチングによってチャネル形成領域がダメージを受けることを防止し得る、薄膜トランジスタの製造方法を得る。
【解決手段】マイクロ波生成器21内でClラジカル及びFラジカルが生成され、生成されたこれらのラジカル種24は、配管22を介してチャンバ20内に導入される。チャンバ20内に導入されたラジカル種24による化学的反応によって、基板100のn+a−Si:H層5のエッチングが進行する。つまり、イオン種によるn+a−Si:H層5及びa−Si:H層4に対する物理的反応を伴わない、実質的にラジカル種24のみによる化学的反応に依拠する純化学的エッチングによって、n+a−Si:H層5がエッチングされ、チャネル形成領域のa−Si:H層4が露出されることになる。
【選択図】図8
【解決手段】マイクロ波生成器21内でClラジカル及びFラジカルが生成され、生成されたこれらのラジカル種24は、配管22を介してチャンバ20内に導入される。チャンバ20内に導入されたラジカル種24による化学的反応によって、基板100のn+a−Si:H層5のエッチングが進行する。つまり、イオン種によるn+a−Si:H層5及びa−Si:H層4に対する物理的反応を伴わない、実質的にラジカル種24のみによる化学的反応に依拠する純化学的エッチングによって、n+a−Si:H層5がエッチングされ、チャネル形成領域のa−Si:H層4が露出されることになる。
【選択図】図8
Description
本発明は、薄膜トランジスタの製造方法に関し、特に、アクティブマトリクス型液晶表示装置に用いられるTFT(Thin Film Transistor)の製造方法に関する。
アクティブマトリクス型液晶表示装置に用いられるTFTの従来の製造方法は、この順に実行される、(a)ガラス基板の上面上にゲート電極を形成する工程と、(b)ゲート電極を覆ってガラス基板の上面上にゲート絶縁膜を全面的に形成する工程と、(c)ゲート絶縁膜上に、水素原子が添加されたアモルファスシリコン層(以下「a−Si:H層」と称す)を全面的に形成する工程と、(d)a−Si:H層上に、リン等のn型の不純物が高濃度にドープされたa−Si:H層(以下「n+a−Si:H層」と称す)を全面的に形成する工程と、(e)a−Si:H層及びn+a−Si:H層を、チャネルが形成される予定の領域(以下「チャネル形成領域」と称す)を残すようにアイランド状にパターニングする工程と、(f)n+a−Si:H層上に、ソース電極及びドレイン電極を形成する工程と、(g)ソース電極及びドレイン電極をエッチングマスクに用いて、ドライエッチング法によって、n+a−Si:H層を選択エッチングし、これにより、チャネル形成領域のa−Si:H層の上面を露出する工程と、(h)パッシベーション膜を全面的に形成する工程と、(i)パッシベーション膜内にコンタクトホールを形成することにより、ドレイン電極を露出する工程と、(j)ドレイン電極に接続された画素電極を形成する工程とを備える。
工程(g)では、工程(a)〜(f)が完了した基板が、チャンバ内に格納される。チャンバ内には、基板が載置されるステージ電極と、基板を挟んでステージ電極に対向する対向電極とが配置されている。チャンバ内にエッチングガスを導入し、ステージ電極−対向電極間に高周波電圧を印加することにより、チャンバ内にプラズマ種を発生させる。発生したプラズマ種に含まれるラジカル種によって、a−Si:H層の上面が露出するまで、n+a−Si:H層が選択エッチングされる。
なお、TFTの製造方法に関する技術は、例えば下記特許文献1に開示されている。
上記したTFTの従来の製造方法によると、工程(g)において、プラズマ種に含まれるイオン種が、ステージ電極−対向電極間のバイアス電圧によって基板に衝突する。これにより、チャネル形成領域のa−Si:H層がダメージを受ける。その結果、チャネル形成領域のキャリア移動度が低下する等、TFTの特性が劣化するという問題がある。
a−Si:H層がダメージを受けることを防止するための方策としては、シリコン窒化膜等の保護膜を予めチャネル形成領域上に形成しておき、n+a−Si:H層を選択エッチングする際にこの保護膜をエッチングストッパとして用いるという手法が知られている。しかしながら、保護膜を形成するために成膜工程やパターニングのためのフォトマスクを追加する必要があり、生産性が低下するため、本質的な解決手法とはいえない。
本発明はかかる問題を解決するために成されたものであり、生産性の低下を伴うことなく、エッチングによってチャネル形成領域がダメージを受けることを防止することにより、TFTの特性が劣化することを防止し得る、薄膜トランジスタの製造方法を得ることを目的とする。
本発明に係る薄膜トランジスタの製造方法は、(a)基板の主面上にゲート電極を形成する工程と、(b)前記ゲート電極を覆って前記主面上にゲート絶縁膜を形成する工程と、(c)前記ゲート電極の上方領域を含む前記ゲート絶縁膜上に、第1及び第2の半導体膜をこの順に形成する工程と、(d)前記第2の半導体膜上にソース電極及びドレイン領域を形成する工程と、(e)前記ソース電極及び前記ドレイン電極をエッチングマスクに用いて、前記第2の半導体膜をエッチングすることにより、前記ゲート電極の上方領域において前記第1の半導体膜を露出する工程とを備え、前記工程(e)では、前記第1の半導体膜に対する物理的反応を伴わない、ラジカル種のみによる化学的反応に依拠する純化学的エッチングによって、前記第1の半導体膜が露出されることを特徴とする。
本発明に係る薄膜トランジスタの製造方法によれば、工程(e)のエッチングによって第1の半導体膜がダメージを受けることを防止できる。
実施の形態1.
図1〜7は、本発明の実施の形態1に係るTFTの製造方法を工程順に示す断面図である。図1を参照して、まず、スパッタリング法によって、200〜400nm程度の膜厚を有するCr等の金属膜を、ガラス基板1の上面上に全面的に形成する。次に、写真製版法及び異方性エッチング法によってこの金属膜をパターニングすることにより、ゲート電極2を形成する。
図1〜7は、本発明の実施の形態1に係るTFTの製造方法を工程順に示す断面図である。図1を参照して、まず、スパッタリング法によって、200〜400nm程度の膜厚を有するCr等の金属膜を、ガラス基板1の上面上に全面的に形成する。次に、写真製版法及び異方性エッチング法によってこの金属膜をパターニングすることにより、ゲート電極2を形成する。
図2を参照して、次に、プラズマCVD法によって、300〜500nm程度の膜厚を有するシリコン窒化膜等のゲート絶縁膜3を、ゲート電極2を覆ってガラス基板1の上面上に全面的に形成する。次に、プラズマCVD法によって、100〜200nm程度の膜厚を有するa−Si:H層4を、ゲート絶縁膜3上に全面的に形成する。次に、プラズマCVD法によって、30〜50nm程度の膜厚を有するn+a−Si:H層5を、a−Si:H層4上に全面的に形成する。ゲート絶縁膜3、a−Si:H層4、及びn+a−Si:H層5の成膜工程は、途中で大気に晒すことなく連続的に実行される。
図3を参照して、次に、写真製版法及び異方性エッチング法によって、a−Si:H層4及びn+a−Si:H層5を、チャネル形成領域を残すようにアイランド状にパターニングする。
図4を参照して、次に、スパッタリング法によって、Cr等の金属膜をゲート絶縁膜3上及びn+a−Si:H層5上に全面的に形成した後、写真製版法及び異方性エッチング法によってこの金属膜をパターニングすることにより、ソース電極6及びドレイン電極7を形成する。
図5を参照して、次に、ソース電極6及びドレイン電極7をエッチングマスクに用いて、ドライエッチング法によって、n+a−Si:H層5を選択エッチングする。これにより、凹部8が形成され、チャネル形成領域のa−Si:H層4の上面が露出される。また、凹部8によってn+a−Si:H層5が分離され、分離されたn+a−Si:H層5は、ソース電極6及びドレイン電極7に対するオーミックコンタクト層として機能する。
図8は、n+a−Si:H層5をエッチングするための第1のドライエッチング装置の概略を示す模式図である。図4に示した基板100が、チャンバ20内に格納されている。チャンバ20の右側壁には、配管22を介してマイクロ波生成器21が繋がっている。マイクロ波生成器21では、周波数2.45GHzの磁場へ1kWのDCパワーを印加することにより、マイクロ波が生成される。その状態で、マイクロ波生成器21内にエッチングガス23を流す。エッチングガス23としては、例えばSF6ガス200sccmとHClガス200sccmとの混合ガスが用いられる。これにより、マイクロ波生成器21内でClラジカル及びFラジカルが生成され、生成されたこれらのラジカル種24は、配管22を介してチャンバ20内に導入される。
配管22は、長さをなるべく短くし、内径を50mm以上とする。また、チャンバ20内の圧力は30Paに保つ。これにより、ラジカル種24同士の衝突が抑えられ、チャンバ20内に導入されたラジカル種24の寿命が長くなる。
チャンバ20内に導入されたラジカル種24による化学的反応によって、基板100のn+a−Si:H層5のエッチングが進行する。ここで、ラジカル種24の生成とともにイオン種も生成され得るが、マイクロ波生成器21はチャンバ20の外部に配設されているため、チャンバ20の内部に配設されている場合と比較すると、チャンバ20内に存在するイオン種の量は少ない。また、マイクロ波励起はラジカルの生成効率が高いため、マイクロ波生成器21からチャンバ20内へは、イオン種がほとんど導入されない。さらに、基板100には高周波電力が印加されていないため、基板100にバイアス電圧が生じることもない。従って、イオン種が基板100に入射する確率は極めて小さくなる。つまり、イオン種によるn+a−Si:H層5及びa−Si:H層4に対する物理的反応を伴わない、実質的にラジカル種24のみによる化学的反応に依拠する純化学的エッチングによって、n+a−Si:H層5がエッチングされ、チャネル形成領域のa−Si:H層4が露出されることになる。
但し、できる限りn+a−Si:H層5を選択エッチングするためには、エッチング時間を厳格に制御することにより、a−Si:H層4の上面が露出した時点で速やかにエッチングが停止されるようにする必要がある。
図9は、n+a−Si:H層5をエッチングするための第2のドライエッチング装置の概略を示す模式図である。チャンバ20の右側壁のみならず左側壁にも、配管22を介してマイクロ波生成器21が繋がっている。つまり、複数対(図9に示した例では1対)のマイクロ波生成器21が、チャンバ20の対向側面にそれぞれ設けられている。これにより、左右2方向からラジカル種24が導入されるため、チャンバ20内にラジカル種24を均一に導入することができる。
図10は、n+a−Si:H層5をエッチングするための第3のドライエッチング装置の概略を示す模式図である。マイクロ波生成器21は、配管22を介してチャンバ20の上壁に繋がっている。チャンバ20内には、基板100に対面する箇所に、配管22に繋がるシャワープレート25が配設されている。マイクロ波生成器21で生成されたラジカル種24は、配管22を介してチャンバ20内に導入され、シャワープレート25によって基板100上に分散供給される。このような構成によっても、チャンバ20内にラジカル種24を均一に導入することができる。
なお、図8〜10ではマイクロ波生成器21を用いて、マイクロ波励起によってラジカル種24を生成したが、マイクロ波励起の代わりに電磁波励起によってラジカル種24を生成してもよい。電磁波励起によってラジカル種24とともに生成されたイオン種がチャンバ20内に導入されたとしても、基板100には電圧が印加されていないため、イオン種が電界の力で基板100に引き寄せられることはない。そのため、マイクロ波励起の場合と同様に、イオン種が基板100に衝突する確率は極めて小さくなる。つまり、電磁波励起によってラジカル種24を生成する場合も、マイクロ波励起の場合と同様に、純化学的エッチングによってn+a−Si:H層5をエッチングすることが可能となる。
図5に示した工程に引き続き、図6を参照して、次に、CVD法によって、シリコン窒化膜等のパッシベーション膜9を全面的に形成する。
図7を参照して、次に、写真製版法及び異方性エッチング法によって、パッシベーション膜9内にコンタクトホール10を形成することにより、ドレイン電極7の上面の一部を露出する。次に、ITO等の導電膜を全面的に形成した後に、写真製版法及び異方性エッチング法によってこの導電膜をパターニングすることにより、ドレイン電極7に接続された画素電極11を形成する。以上の工程により、TFTアレイ基板の作製が完了する。
なお、以上の説明では、本実施の形態1に係る発明を透過型のTFT液晶表示装置に適用する場合の例を述べたが、本実施の形態1に係る発明は、反射型又は半透過型のTFT液晶表示装置にも適用することが可能である。後述する実施の形態2についても同様である。
このように本実施の形態1に係るTFTの製造方法によると、図5に示した工程で、イオン種による物理的反応を伴わない、実質的にラジカル種24のみによる化学的反応に依拠する純化学的エッチングによって、n+a−Si:H層5がエッチングされ、チャネル形成領域のa−Si:H層4が露出される。従って、n+a−Si:H層5をエッチングする際に、イオン種の衝突によってチャネル形成領域のa−Si:H層4がダメージを受けることを防止できる。その結果、TFTの特性が劣化することを防止できる。しかも、チャネル形成領域上にエッチングストッパ膜を予め形成する必要がないため、生産性が低下することもない。
実施の形態2.
図11は、本発明の実施の形態2に係るTFTの製造方法の一工程を示す断面図である。まず、上記実施の形態1と同様の工程を経て、図4に示した構造を得る。図11を参照して、次に、ソース電極6及びドレイン電極7をエッチングマスクに用いて、プラズマエッチング法によってn+a−Si:H層5をエッチングする。これにより、n+a−Si:H層5の上面内に凹部8aが形成される。ここで、エッチング時間を制御することによって、n+a−Si:H層5の底部5aが残るようにし、このエッチングではa−Si:H層4を露出させないようにする。
図11は、本発明の実施の形態2に係るTFTの製造方法の一工程を示す断面図である。まず、上記実施の形態1と同様の工程を経て、図4に示した構造を得る。図11を参照して、次に、ソース電極6及びドレイン電極7をエッチングマスクに用いて、プラズマエッチング法によってn+a−Si:H層5をエッチングする。これにより、n+a−Si:H層5の上面内に凹部8aが形成される。ここで、エッチング時間を制御することによって、n+a−Si:H層5の底部5aが残るようにし、このエッチングではa−Si:H層4を露出させないようにする。
図12は、図11に示した工程でn+a−Si:H層5をエッチングするためのエッチング装置の概略を示す模式図である。図4に示した基板100が、チャンバ20内に格納されている。チャンバ20内には、基板100が載置されるステージ電極31と、基板100を挟んでステージ電極31に対向する、シャワープレート兼用の対向電極30とが配置されている。対向電極30を介してチャンバ20内にエッチングガス23,32を導入し、ステージ電極31−対向電極30間に高周波電圧を印加することにより、チャンバ20内にプラズマ種を発生させる。発生したプラズマ種に含まれるラジカル種によって、n+a−Si:H層5が選択エッチングされる。具体的なエッチング条件の一例としては、エッチングガス23としてSF6ガス200sccmとHClガス200sccmとの混合ガスを用い、チャンバ20内の圧力を10〜30Paとし、RFパワーを1kWとする。
プラズマ種に含まれるイオン種がバイアス電圧によって基板100に衝突するが、チャネル形成領域のa−Si:H層4の上面はn+a−Si:H層5の底部5aによって保護されているため、イオン種の衝突によってチャネル形成領域がダメージを受けることはない。
次に、図11に示したn+a−Si:H層5の底部5aを、図8〜10に示したエッチング装置を用いた純化学的エッチングによってエッチングすることにより、チャネル形成領域のa−Si:H層4を露出させる。具体的なエッチング条件は上記実施の形態1と同様であるため、ここでの説明は省略する。これにより、図5に示した構造が得られ、その後、上記実地の形態1と同様に図6,7に示した工程が実行されることにより、TFTアレイ基板の作製が完了する。
n+a−Si:H層5の底部5aは純化学的エッチングによってエッチングされるため、上記実施の形態1と同様に、n+a−Si:H層5の底部5aをエッチングする際に、イオン種の衝突によってチャネル形成領域のa−Si:H層4がダメージを受けることを防止できる。
このように本実施の形態2に係るTFTの製造方法によれば、図11,12に示した工程で、チャンバ20内に配設された並行平板電極(ステージ電極31及び対向電極30)を用いたプラズマエッチングによって、n+a−Si:H層5の底部5aを残してn+a−Si:H層5が除去される。従って、図8,9に示したエッチング装置を用いる場合と比較すると、基板100に対してラジカル種を均一に供給することが可能となる。
1 ガラス基板、2 ゲート電極、3 ゲート絶縁膜、4 a−Si:H層、5 n+a−Si:H層、6 ソース電極、7 ドレイン電極、20 チャンバ、21 マイクロ波生成器、24 ラジカル種、25 シャワープレート。
Claims (6)
- (a)基板の主面上にゲート電極を形成する工程と、
(b)前記ゲート電極を覆って前記主面上にゲート絶縁膜を形成する工程と、
(c)前記ゲート電極の上方領域を含む前記ゲート絶縁膜上に、第1及び第2の半導体膜をこの順に形成する工程と、
(d)前記第2の半導体膜上にソース電極及びドレイン領域を形成する工程と、
(e)前記ソース電極及び前記ドレイン電極をエッチングマスクに用いて、前記第2の半導体膜をエッチングすることにより、前記ゲート電極の上方領域において前記第1の半導体膜を露出する工程と
を備え、
前記工程(e)では、前記第1の半導体膜に対する物理的反応を伴わない、ラジカル種のみによる化学的反応に依拠する純化学的エッチングによって、前記第1の半導体膜が露出されることを特徴とする、薄膜トランジスタの製造方法。 - 前記工程(e)は、
(e−1)前記第2の半導体膜の膜厚の一部を残して、プラズマエッチングによって前記第2の半導体膜を除去する工程と、
(e−2)前記工程(e−1)で残された前記第2の半導体膜を、前記純化学的エッチングによって除去する工程と
を有する、請求項1に記載の薄膜トランジスタの製造方法。 - 前記工程(e)においては、前記基板が格納されるチャンバの外部に設けられたラジカル生成室で前記ラジカル種が生成され、生成された前記ラジカル種が前記チャンバ内に導入される、請求項1又は2に記載の薄膜トランジスタの製造方法。
- 前記ラジカル生成室は、前記チャンバの対向側面にそれぞれ設けられている、請求項3に記載の薄膜トランジスタの製造方法。
- 前記ラジカル種は、前記基板に対面するシャワープレートを介して、前記ラジカル生成室から前記チャンバ内に導入される、請求項3に記載の薄膜トランジスタの製造方法。
- 前記ラジカル種は、マイクロ波又は電磁波を用いて生成される、請求項1〜5のいずれか一つに記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146758A JP2006324496A (ja) | 2005-05-19 | 2005-05-19 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005146758A JP2006324496A (ja) | 2005-05-19 | 2005-05-19 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006324496A true JP2006324496A (ja) | 2006-11-30 |
Family
ID=37543949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005146758A Pending JP2006324496A (ja) | 2005-05-19 | 2005-05-19 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324496A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222859A (ja) * | 2010-04-13 | 2011-11-04 | Fujifilm Corp | ドライエッチング方法及び装置 |
-
2005
- 2005-05-19 JP JP2005146758A patent/JP2006324496A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222859A (ja) * | 2010-04-13 | 2011-11-04 | Fujifilm Corp | ドライエッチング方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160043212A1 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
US20100012945A1 (en) | Method of forming photoresist burr edge and method of manufacturing array substrate | |
US20110007234A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
US20160254368A1 (en) | Poly-silicon thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
GB2461761A (en) | Thin film transistor and method of manufacture | |
JP2005228826A (ja) | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 | |
TW200403860A (en) | Method for manufacturing semiconductor device | |
CN109786335B (zh) | 阵列基板结构的制备方法、阵列基板及显示面板 | |
CN101414564B (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
KR100459219B1 (ko) | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 | |
US20040046924A1 (en) | Method of fabricating liquid crystal display | |
JP2006324496A (ja) | 薄膜トランジスタの製造方法 | |
US20100133544A1 (en) | Thin film transistor and fabricating method thereof | |
JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
KR100675937B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
US7163868B2 (en) | Method for forming a lightly doped drain in a thin film transistor | |
KR100707024B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
JP2009267296A (ja) | 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft | |
JP6326752B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP5308831B2 (ja) | 積層構造体及びその製造方法 | |
KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
US8647980B2 (en) | Method of forming wiring and method of manufacturing semiconductor substrates | |
JP2005072443A (ja) | 薄膜トランジスタの製造方法及び表示装置の製造方法 | |
KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 |