JP2006324493A - セラミック基板の製造方法およびセラミック基板 - Google Patents

セラミック基板の製造方法およびセラミック基板 Download PDF

Info

Publication number
JP2006324493A
JP2006324493A JP2005146662A JP2005146662A JP2006324493A JP 2006324493 A JP2006324493 A JP 2006324493A JP 2005146662 A JP2005146662 A JP 2005146662A JP 2005146662 A JP2005146662 A JP 2005146662A JP 2006324493 A JP2006324493 A JP 2006324493A
Authority
JP
Japan
Prior art keywords
conductor
ceramic
firing
ceramic substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005146662A
Other languages
English (en)
Other versions
JP4335843B2 (ja
Inventor
Setsuo Yada
節男 矢田
Eiji Kagami
栄治 各務
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005146662A priority Critical patent/JP4335843B2/ja
Publication of JP2006324493A publication Critical patent/JP2006324493A/ja
Application granted granted Critical
Publication of JP4335843B2 publication Critical patent/JP4335843B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ビア導体内の気孔を修正するため、二次焼成工程を行う際に、セラミック基板に反りが発生しにくく、二次焼成工程の時間も短縮できるセラミック基板の製造方法、およびこれにより得られるセラミック基板を提供する。
【解決手段】本発明のセラミック基板の製造方法製造され、複数層のセラミック層s1〜s4からなる基板本体5と、セラミック層s1〜s4を貫通するビア導体vと、基板本体5の表面3および裏面4に露出するビア導体vの端面に位置する凹みuに充填され、且つセラミック層s1〜s4に含まれるガラス成分の融点よりも低い温度で焼成された補助導体mと、ビア導体vの端面および補助導体mの表面の上に形成される表面導体6と、を含む、セラミック基板K。
【選択図】 図8

Description

本発明は、二次焼成工程が必要なセラミック基板の製造方法およびこれにより得られるセラミック基板に関する。
グリーンシートを一次焼成したセラミック体の表面にメタライズ層を形成する場合、例えばMo粉末とMn粉末とを含むメタライズ組成物をバインダによりペースト状とし、これをセラミック体の表面に塗布した後、所要の雰囲気中で二次焼成してメタライズ層を形成する方法が行われている。この際、窒化物系セラミック体とメタライズ層との接合強度を高めるため、AlNおよびこれ以外の焼結助剤を含有するメタライズ構造が提案されている(例えば、特許文献1参照)。
また、一次焼成により得られたセラミック基板の上に、後付けメタライズ法により微細導体パターンを形成するため、所定割合の組成物からなるメタライズ用導体ペーストを用いることも提案されている(例えば、特許文献2参照)。
特開平5−860号公報(第1〜4頁) 特開平6−183683号公報(第1〜4頁)
ところで、グリーンシートを一次焼成してセラミック基板とした際、同時に焼成され且つ上記セラミック基板のセラミック層を貫通するビア導体は、内部に気孔(ボイド)を含んでいる場合がある。上記セラミック基板の表面を研磨して上記気孔が露出した場合、かかる気孔を含むビア導体とその上に形成するパッドなどの表面導体との密着強度が不足する。しかも、表面導体の表面に窪みが生じると、かかる窪みによる厚みのバラ付きにより、表面導体の上に形成する薄膜層の密着強度が低下し且つその表面の平坦度が損なわれる、という問題があった。
上記気孔を修正するため、前記のようなMo−Mn系メタライズ組成物をかかる気孔内に充填してセラミック基板を二次焼成すると、焼成温度が約1400℃と高温であるため、セラミック中のガラス成分が軟化し、当該ガラス成分の移動により、上記セラミック基板の平坦度(反り)が変化する、という問題があつた。
更に、上記セラミック基板の平坦度を研磨により修正するための修正工程が必要となると共に、かかるセラミック基板の平坦度を保つべく施す上記二次焼成工程に約24時間程度を要するため、製造コストが高くなってしまう、という問題もあった。
本発明は、背景技術において説明した問題点を解決し、ビア導体内の気孔を修正するため、二次焼成工程を行う際に、セラミック基板に反りが発生しにくく、二次焼成工程の時間も短縮できるセラミック基板の製造方法、およびこれにより得られるセラミック基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、ビア導体の気孔に充填すべき補助導体の焼成温度を所定温度以下に規定することにより、成されたものである。
即ち、本発明におけるセラミック基板の製造方法(請求項1)は、単層または複数層のグリーンシートおよび当該グリーンシートに形成したビアホールに充填されたビア導体を焼成する一次焼成工程と、上記グリーンシートが焼成されたセラミック層のうち、少なくとも一方の表面を研磨する一次研磨工程と、かかる一次研磨工程の後で上記表面に露出するビア導体の端面に位置する凹みに、上記セラミック層に含まれるガラス成分の融点よりも焼成温度が低い補助導体を充填する工程と、上記凹みに充填された補助導体を、上記一次焼成工程の焼成温度よりも低い焼成温度で焼成する二次焼成工程と、を含む、ことを特徴とする。
これによれば、前記ビア導体中に含まれていた気孔が研磨により露出する凹みに、前記セラミック層に含まれるガラス成分の融点よりも焼成温度が低い補助導体が充填され、かかる補助導体を、前記一次焼成工程の焼成温度よりも低い焼成温度で焼成する二次焼成工程が施される。この結果、かかる二次焼成工程において、セラミック層中のガラス成分の軟化および移動が生じないので、セラミック基板に反りやうねりが生じにくくなる。このため、当該セラミック基板の表面に露出する上記補助導体を含むビア導体の端面上に、ハンダを介して電子部品の実装や導体ピンなどの接続端子の接合などを精度良く行えるセラミック基板を確実に提供することが可能となる。しかも、二次焼成工程に要する時間は、一次焼成工程とほぼ同じ焼成温度で行う場合に比べ、約5分の1以下に短縮できるため、製造コストの低減にも寄与することができる。
尚、前記グリーンシートには、アルミナ(Al)を主成分とし、2〜10wt%のSiO、MgO、CaOからなるガラス成分を含むセラミック材料のほか、低温焼成セラミックの一種であるガラス−セラミック材料を主成分とするものも含まれる。かかるグリーンシートは、複数個の製品領域である基板本体部分を、平面(縦・横)方向に沿って併設した大版サイズのものも含む。
また、前記ビア導体がWまたはMoなどからなる場合、前記補助導体にはNiまたはAuなどが用いられ、前記ビア導体がCuまたはAgなどからなる場合、前記補助導体にはSnまたはAgなどが用いられる。更に、前記ガラス成分の融点よりも低い焼成温度は、約1000℃、あるいはこれ以下である。
また、本発明には、前記二次焼成工程の後に、焼成された補助導体の表面を前記セラミック層の表面と面一になるように研磨する二次研磨工程を有する、セラミック基板の製造方法(請求項2)も含まれる。
これによれば、例えば、二次焼成後のセラミック基板の表面に露出する上記補助導体を含むビア導体の端面が平坦となるため、かかるビア導体の端面を含むセラミック基板の表面上に次述する表面導体を、平坦度を保って容易に形成することが可能となる。
更に、本発明には、前記二次焼成工程または前記二次研磨工程の後に、前記ビア導体の端面および前記焼成された補助導体の表面の上に表面導体を形成する工程を有する、セラミック基板の製造方法(請求項3)も含まれる。
これによれば、二次焼成工程の後において反りの少ないセラミック基板の表面に露出する上記補助導体を含むビア導体の端面、あるいは、二次研磨工程の後において、平坦化された補助導体を含むビア導体の端面の上方に、例えば薄膜加工によって表面導体を精度良く形成したセラミック基板を提供することができる。このため、上記表面導体を介して、セラミック基板の表面に電子部品を精度良く実装することが可能となる。
一方、本発明のセラミック基板(請求項4)は、前記セラミック基板の製造方法により製造されるセラミック基板であって、単層または複数層のセラミック層からなる基板本体と、上記セラミック層を貫通するビア導体と、前記基板本体の少なくとも一方の表面に露出する上記ビア導体の端面に位置する凹みに充填されると共に、上記セラミック層に含まれるガラス成分の融点よりも低い温度で焼成された補助導体と、かかるビア導体の端面および上記補助導体の表面の上に形成される表面導体と、を含む、ことを特徴とする。
これによれば、反りが少なく平坦な基板本体の少なくとも一方の表面に、補助導体を含む平坦なビア導体の端面の上方に、表面導体が高い平坦度にして形成されているため、かかる表面導体を介して、当該基板本体の表面に電子部品を所定の姿勢を保って精度良く実装できるセラミック基板となる。あるいは、上記表面導体を介して、当該セラミック基板を搭載するマザーボードなどのプリント基板との導通も良好に取ることが可能となる。
尚、上記セラミック基板には、複数個の基板本体を平面(縦・横)方向に沿って併設した大版サイズの形態であるものも含まれる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明のセラミック基板を得るために用いるグリーンシートs1〜s4の断面図を示す。かかるグリーンシートs1〜s4は、例えば、アルミナを主成分とし、2〜10wt%のSiO、MgO、CaOからなるガラス成分を含有するセラミック材料からなり、厚さが約0.1〜0.6mmで、且つ予め所定の位置に内径が約100〜200μmである複数のビアホールhが穿孔されている。
図1における中央および右側に位置するビアホールhで例示するように、グリーンシートs1〜s4の各ビアホールhには、スクリーン印刷方法によって、WまたはMo粉末を含む導電性ペーストpが充填される。尚、グリーンシートs1〜s4の各ビアホールhは、互いに同心となる位置に形成されている。
次いで、前記グリーンシートs1〜s4を厚み方向に積層し且つ圧着する。
その結果、図2に示すように、グリーンシートs1〜s4が積層されたことで形成され且つ表面1および裏面(表面)2を有する基板本体5と、かかる基板本体5を前記複数の導電性ペーストpが同心で貫通する複数のビア導体vと、を有する積層体Sが形成される。
かかる積層体Sを図示しない焼成炉に挿入し、約1540℃×約24時間(焼成炉内の通過時間)加熱・保持する一次焼成工程を行う。
その結果、積層体Sの基板本体5を形成するグリーンシートs1〜s4が焼成されて、セラミック層s1〜s4となる。尚、グリーンシートs1〜s4とセラミック層s1〜s4とは、便宜上共通の符号とした。
図2中の一点鎖線部分Xを拡大した断面図を、図3に示す。
図3に示すように、焼成済みの積層体Sにおける最上層のセラミック層s1のビアホールh内に位置し、上記一次焼成工程により焼成されたビア導体vの内部には、約20〜60μmの気孔(ボイド)bが含まれている場合がある。
次に、積層体Sの基板本体5における最上層と最下層のセラミック層s1,s4の表面1と裏面2とを、例えば、ベルトサンダまたは砥石ロールを用いて、約0.1〜0.2mm研磨する一次研磨工程を施す。
その結果、図4に示すように、一次研磨工程によって研磨されたセラミック層s1の新たな表面3には、ビア導体vの端面と共に、気孔bの残部であるほぼ半球形の凹みuが露出する。
更に、図5に示すように、上記凹みuに対し、例えば図示しないワイヤの先端に塗布した導電性ペーストを挿入することで、補助導体mを充填する。かかる補助導体mは、セラミック層s1〜s4に含まれている2〜10wt%のガラス成分の融点(約1200〜1300℃)よりも焼成温度(約100℃)が低いNiを主成分とする導電性ペーストである。尚、補助導体mには、Auを主成分とする導電性ペーストを用いても良い。
尚、最下層のセラミック層s4における一次研磨後の新たな裏面(4)にても、上記同様に凹みuが露出した場合には、補助導体mが同様にして充填される。
次いで、凹みuに補助導体mを充填した積層体Sを、図示しない焼成炉に挿入し、約1000℃×約3〜5時間加熱・保持する二次焼成工程を行う。この結果、補助導体mは、焼成される。この際、セラミック層s1〜s4から構成される基板本体5は、上記二次焼成工程の焼成温度がセラミック層s1〜s4の焼成温度(約1540℃)よりも500℃以上低いため、セラミック層s1〜s4中に含まれるガラス成分が軟化および流動化しないので、上記二次焼成工程を経ても、一次焼成後の平坦度を維持し、更なる反りやうねりを生じない。同時に、補助導体m中における一部のNiは、ビア導体vのW中に拡散するため、補助導体mは、ビア導体vに強固に密着する。このため、補助導体mは、次の二次研磨で圧力を受けても、ビア導体vの凹みuから剥離しない。
次に、前記ベルトサンダなどを用い、二次焼成後に得られたセラミック基板Kの表面3および裏面(4)から突出する補助導体mを、図6に示すように、研磨して表面3などと面一にする二次研磨工程を施す。
そして、セラミック基板Kの表面3および裏面(4)に露出するビア導体vの端面および二次研磨後の表面が平坦な補助導体mの上方に、例えば薄膜加工によって、図7に示すように、表面導体6(裏面導体8)を形成する工程を行う。
上記薄膜加工は、例えば、補助導体mを有するビア導体vの端面を含むセラミック基板Kの表面3および裏面(4)に対し、スパッタリングにより、TaNの薄膜、TiまたはTi−W合金の薄膜、および、CuまたはAuの薄膜を順次被覆する。次いで、公知のフォトリソグラフィ技術により、ビア導体vの端面とその周辺の表面3および裏面(4)の上方に位置する上記3層の薄膜を、セラミック基板Kの厚み方向の視覚において、例えば円形にして残留させる。かかる偏平な円柱形の薄膜の上面に、電解メッキにより、Niメッキ層およびAuメッキ層を順次被覆する。最後に、かかるメッキ部分を除いた表面3(裏面4)上に残っている上記TaNの薄膜を、エッチングにより除去する。
その結果、図8の断面図で示すように、セラミック層s1〜s4からなる基板本体5の表面3および裏面(表面)4において、これらに露出していたビア導体vとその周辺に、表面導体6および裏面導体(表面導体)8が形成されたセラミック基板Kが得られる。かかるセラミック基板Kは、複数のビア導体vが反りやうねりの少ない基板本体5の表面3と裏面4との間を垂直に(直線で)貫通し、かかるビア導体vの上方に表面導体6や裏面導体8が平坦にして形成されている。このため、例えば、図示しない配線基板と電子部品との間に介在され、且つ両者の間における導通を確保するための中継基板として有効に活用し得る。
あるいは、上記セラミック基板Kは、複数の電子部品の底面に設けた接続端子と接触させて、ICチップなどの電子部品の導通性を検査するために用いるプローブカード(Probe Card)として、活用することもできる。
図9は、前記セラミック基板Kの変形形態であるセラミック基板Kaの断面図を示す。かかるセラミック基板Kaにおける前記セラミック基板Kとの相違点は、基板本体5の裏面4に複数のビア導体vの前記一次研磨後の端面が露出すると共に、図示で左側に位置するビア導体vの端面の凹みuには、表面がビア導体vの端面および裏面4と面一に二次研磨され且つ二次焼成後の補助導体mが露出している点である。基板本体5の裏面4に露出するビア導体vの端面や、上記補助導体mを含むビア導体vの端面には、図示しないハンダが形成され、かかるハンダを介して、図示しない配線基板の表面に形成されたパッドなどと導通を取ることが可能である。尚、セラミック基板Kaも前述した各工程を経ることによって、製造可能である。
図10は、異なる形態のセラミック基板Kbを示す断面図である。
セラミック基板Kbは、図10に示すように、前記同様のセラミック層s1〜s4からなる基板本体5と、かかる基板本体5の表面3および裏面4に形成された前記同様の表面・裏面導体6,8と、を備えている。基板本体5のセラミック層s1〜s4間には、Wなどからなり所定パターンの配線層9が形成されている。かかる配線層9は、例えば、前記グリーンシートs2〜s4の表面に、スクリーン印刷法により、前記導電性ペーストpを上記パターンに形成し、グリーンシートs1〜s4を個別または2層にまたがって貫通する前記ビア導体vと共に、前記積層体Sとされた状態で、前記一次焼成工程を受けたものである。
上記一次焼成の後は、前記図4〜図7で示した各工程を経ることにより、当該セラミック基板Kbを得ることができる。
かかるは、セラミック基板Kbは、表面導体6上にハンダを介してICチップなどの電子部品を精度良く実装できると共に、裏面導体8およびハンダなどを介して、当該セラミック基板Kb自体を、マザーボードなどの表面上に確実に搭載することが可能である。
本発明は、以上において説明した各形態に限定されるものではない。
本発明のセラミック基板の製造方法およびこれにより得られるセラミック基板は、単層のグリーンシートに対し、前記各工程を施すことにより、行い且つ得ることも可能である。
また、前記グリーンシートやセラミック層は、窒化アルミニウムやムライトなどを主成分とするセラミック材料からなるものとしたり、低温焼成セラミックの一種であって、ガラスとセラミックとの配合比がほぼ4:6〜6:4であるガラス−セラミックからなるものとしても良い。
更に、前記ビア導体は、一次焼成された前記積層体の表面や裏面には、露出せず、一次研磨工程によって形成される新たな表面や裏面に端面が露出するものでも良い。
また、前記一次研磨工程により、ビア導体の新たな端面に露出する凹部は、2個以上が隣接または近接していても良く、それぞれに前記補助導体を充填し、二次焼成工程および二次研磨工程を施すことで、表面が平坦でビア導体の端面や基板本体の表面などと面一にした複数の補助導体とすることも可能である。
加えて、前記凹部に充填した補助導体は、基板本体の表面などから突出したままの形態とし、かかる補助導体を二次焼成した後に、これを含むビア導体の端面の上方にハンダを形成し、当該ハンダを介して、導体ピンや、導体ボールなどの接続端子を接合するように、活用することも可能である。
本発明の製造方法における一工程を示す概略の断面図。 図1に続く工程を示す概略の断面図。 図2中の一点鎖線部分Xの拡大断面図。 図2,3に続く工程を示す図3と同様な断面図。 図4に続く工程を示す上記と同様な断面図。 図5に続く工程を示す上記と同様な断面図。 図6に続く工程を示す上記と同様な断面図。 上記製造方法により得られた本発明のセラミック基板を示す断面図。 上記セラミック基板の変形形態のセラミック基板を示す断面図。 異なる形態のセラミック基板を示す断面図。
符号の説明
1,3……………表面
2,4……………裏面(表面)
5…………………基板本体
6…………………表面導体
8…………………裏面導体(表面導体)
K,Ka,Kb…セラミック基板
s1〜s4グリーンシート/セラミック層
h…………………ビアホール
v…………………ビア導体
u…………………凹み
m…………………補助導体

Claims (4)

  1. 単層または複数層のグリーンシートおよび当該グリーンシートに形成したビアホールに充填されたビア導体を焼成する一次焼成工程と、
    上記グリーンシートが焼成されたセラミック層のうち、少なくとも一方の表面を研磨する一次研磨工程と、
    上記一次研磨工程の後で上記表面に露出するビア導体の端面に位置する凹みに、上記セラミック層に含まれるガラス成分の融点よりも焼成温度が低い補助導体を充填する工程と、
    上記凹みに充填された補助導体を、上記一次焼成工程の焼成温度よりも低い焼成温度で焼成する二次焼成工程と、を含む、
    ことを特徴とするセラミック基板の製造方法。
  2. 前記二次焼成工程の後に、焼成された補助導体の表面を前記セラミック層の表面と面一になるように研磨する二次研磨工程を有する、
    ことを特徴とする請求項1に記載のセラミック基板の製造方法。
  3. 前記二次焼成工程または前記二次研磨工程の後に、前記ビア導体の端面および前記焼成された補助導体の表面の上に表面導体を形成する工程を有する、
    ことを特徴とする請求項1または2に記載のセラミック基板の製造方法。
  4. 請求項1乃至3により製造されるセラミック基板であって、
    単層または複数層のセラミック層からなる基板本体と、
    上記セラミック層を貫通するビア導体と、
    上記基板本体の少なくとも一方の表面に露出する上記ビア導体の端面に位置する凹みに充填されると共に、上記セラミック層に含まれるガラス成分の融点よりも低い温度で焼成された補助導体と、
    上記ビア導体の端面および上記補助導体の表面の上に形成される表面導体と、を含む、
    ことを特徴とするセラミック基板。
JP2005146662A 2005-05-19 2005-05-19 セラミック基板の製造方法およびセラミック基板 Expired - Fee Related JP4335843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005146662A JP4335843B2 (ja) 2005-05-19 2005-05-19 セラミック基板の製造方法およびセラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005146662A JP4335843B2 (ja) 2005-05-19 2005-05-19 セラミック基板の製造方法およびセラミック基板

Publications (2)

Publication Number Publication Date
JP2006324493A true JP2006324493A (ja) 2006-11-30
JP4335843B2 JP4335843B2 (ja) 2009-09-30

Family

ID=37543946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005146662A Expired - Fee Related JP4335843B2 (ja) 2005-05-19 2005-05-19 セラミック基板の製造方法およびセラミック基板

Country Status (1)

Country Link
JP (1) JP4335843B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192514A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
KR101153492B1 (ko) * 2010-08-24 2012-06-11 삼성전기주식회사 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판
JP2014236026A (ja) * 2013-05-31 2014-12-15 日本特殊陶業株式会社 セラミック基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192514A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
KR101153492B1 (ko) * 2010-08-24 2012-06-11 삼성전기주식회사 프로브 카드용 세라믹 기판 제조 방법 및 프로브 카드용 세라믹 기판
JP2014236026A (ja) * 2013-05-31 2014-12-15 日本特殊陶業株式会社 セラミック基板の製造方法

Also Published As

Publication number Publication date
JP4335843B2 (ja) 2009-09-30

Similar Documents

Publication Publication Date Title
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
US10178774B2 (en) Ceramic electronic component and manufacturing method thereof
JP6502205B2 (ja) 多層配線基板およびその製造方法
JP4335843B2 (ja) セラミック基板の製造方法およびセラミック基板
JP2009158576A (ja) 電子部品検査治具用多層セラミック基板
TW507484B (en) Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP4900226B2 (ja) 多層セラミック基板及びその製造方法、電子部品
JP4789443B2 (ja) 複合シートの製造方法、積層体の製造方法および積層部品の製造方法
JP5122935B2 (ja) 電子部品検査治具用多層セラミック基板の製造方法
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP6235955B2 (ja) 多層セラミック配線基板
JP2001015895A (ja) 配線基板およびその製造方法
JPS60117796A (ja) 多層配線基板及びその製造方法
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
JP5074792B2 (ja) 配線基板およびその製造方法
JP2007305886A (ja) 多数個取り基板
CN109923950B (zh) 陶瓷基板以及陶瓷基板的制造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JPH0567864A (ja) セラミツクス基板及びそのメタライズ方法
JP2005332941A (ja) 複合体及び複合体の製造方法並びに積層部品の製造方法。
JPH0794839A (ja) 回路基板
JP2515165B2 (ja) 多層配線基板の製造方法
JP2005072558A (ja) セラミック基板およびその製造方法
JP2015201514A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4335843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees