JP2006318964A - Wiring board, manufacturing method thereof, and electrooptical device - Google Patents
Wiring board, manufacturing method thereof, and electrooptical device Download PDFInfo
- Publication number
- JP2006318964A JP2006318964A JP2005137242A JP2005137242A JP2006318964A JP 2006318964 A JP2006318964 A JP 2006318964A JP 2005137242 A JP2005137242 A JP 2005137242A JP 2005137242 A JP2005137242 A JP 2005137242A JP 2006318964 A JP2006318964 A JP 2006318964A
- Authority
- JP
- Japan
- Prior art keywords
- temporary substrate
- wiring
- wiring board
- manufacturing
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、配線基板の製造方法、配線基板および電気光学装置に関するものである。 The present invention relates to a method for manufacturing a wiring board, a wiring board, and an electro-optical device.
各種の電子機器において、配線基板が利用されている。電子機器の小型化に伴って、配線基板には小型化が要求されている。配線基板を小型化するためには、配線の高精細化とともに多層化が重要になる。配線を多層化するには、層間絶縁膜を介して配線を積層配置し、上下層の配線を導通ポストで導通接続する。 A wiring board is used in various electronic devices. With downsizing of electronic devices, downsizing of wiring boards is required. In order to reduce the size of the wiring board, it is important to increase the definition of the wiring and increase the number of layers. In order to increase the number of wirings, the wirings are stacked and disposed via an interlayer insulating film, and the upper and lower wirings are conductively connected by conductive posts.
加えて、電子機器を小型化するには、配線基板に対する電子部品の実装自由度および電気光学装置等に対する配線基板の実装自由度を増加させて、省スペース化を実現する必要がある。実装自由度を増加させるには、多層配線基板の両面に実装用端子を設けることが望ましい。 In addition, in order to reduce the size of the electronic device, it is necessary to realize space saving by increasing the degree of freedom of mounting electronic components on the wiring board and the degree of freedom of mounting of the wiring board on the electro-optical device and the like. In order to increase mounting flexibility, it is desirable to provide mounting terminals on both sides of the multilayer wiring board.
そこで特許文献1には、両面に電極を有する多層基板の製造方法が提案されている。この方法では、樹脂フィルムの一方面に導体パターンを形成し、樹脂フィルムの他方面からレーザを照射して導体パターンを底面とする有底ビアホールを形成し、そのビアホール内に導電ペーストを充填して、片面導体パターンフィルムを形成する。そして複数の片面導体パターンフィルム等を積層することにより、両面に電極を有する多層基板を製造する。
このように特許文献1の多層両面配線基板の製造方法では、レーザによるビアホール穿設加工(レーザビア加工)を行う必要がある。しかもレーザビア加工の回数は配線積層数および接続端子数の両方に比例して増加するので、製造プロセスが煩雑化するとともに、多大な製造コストを要することになる。またレーザビア加工では直径50μm以下のビアホールを穿設することが困難であり、配線の狭ピッチ化を阻害するとともに、穴位置精度や後工程の位置合わせ精度にも課題が残る。 As described above, in the method for manufacturing a multilayer double-sided wiring board disclosed in Patent Document 1, it is necessary to perform via hole drilling processing (laser via processing) using a laser. In addition, since the number of laser via processing increases in proportion to both the number of wiring layers and the number of connection terminals, the manufacturing process becomes complicated and a large manufacturing cost is required. In laser via processing, it is difficult to form a via hole having a diameter of 50 μm or less, which hinders narrowing of the wiring pitch, and there are still problems in hole position accuracy and post-process alignment accuracy.
本発明は、上記課題を解決するためになされたものであって、低コストで多層両面配線基板を形成することが可能な、配線基板の製造方法の提供を目的とする。また小型化が可能な配線基板および電気光学装置の提供を目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for manufacturing a wiring board capable of forming a multilayer double-sided wiring board at a low cost. It is another object of the present invention to provide a wiring board and an electro-optical device that can be miniaturized.
上記目的を達成するため、本発明に係る配線基板の製造方法は、液滴吐出法を用いて、第1材料を含む仮基体の表面に、第1の接続端子、導通部材、絶縁層および第2の接続層を形成し、前記仮基体を除去することを特徴とする。
また、前記絶縁層と前記第2の接続層との間に、配線、第2の導通部材および第2の絶縁層を形成する工程を備えていてもよい。
この構成によれば、レーザによるビアホール穿設加工を必要としない。したがって、低コストで多層両面配線基板を形成することができる。
In order to achieve the above object, a method for manufacturing a wiring board according to the present invention uses a droplet discharge method to form a first connection terminal, a conductive member, an insulating layer, and a first layer on the surface of a temporary substrate containing a first material. 2 connection layers are formed, and the temporary substrate is removed.
Moreover, you may provide the process of forming a wiring, a 2nd conduction | electrical_connection member, and a 2nd insulating layer between the said insulating layer and the said 2nd connection layer.
According to this configuration, a via hole drilling process using a laser is not required. Therefore, a multilayer double-sided wiring board can be formed at low cost.
また、本発明に係る他の配線基板の製造方法は、第1材料を含む仮基体の表面に、前記仮基体の反対側に第2の接続端子を備えた多層配線構造体を形成する工程と、前記仮基体を除去して、前記多層配線構造体の他方面に第1の接続端子を形成する工程と、を有することを特徴とする。
この構成によれば、仮基体を除去して第1接続端子を形成するので、レーザによるビアホール穿設加工を必要としない。したがって、低コストで多層両面配線基板を形成することができる。
また硬質の仮基板の表面に多層配線構造体および接続端子を形成することができるので、樹脂層等の表面に多層配線構造体および接続端子を形成する場合と比べて、配線および接続端子のパターニング精度を向上させることが可能になる。したがって、配線および接続端子を狭ピッチ化することができる。
According to another aspect of the present invention, there is provided a method for manufacturing a wiring substrate, comprising: forming a multilayer wiring structure having a second connection terminal on the opposite side of the temporary substrate on the surface of the temporary substrate including the first material; And removing the temporary substrate to form a first connection terminal on the other surface of the multilayer wiring structure.
According to this configuration, since the first connection terminal is formed by removing the temporary base, there is no need for via hole drilling with a laser. Therefore, a multilayer double-sided wiring board can be formed at low cost.
In addition, since the multilayer wiring structure and connection terminals can be formed on the surface of the hard temporary substrate, the patterning of the wiring and connection terminals can be performed compared to the case where the multilayer wiring structure and connection terminals are formed on the surface of the resin layer or the like. The accuracy can be improved. Therefore, the pitch of the wiring and the connection terminal can be reduced.
また、本発明に係る他の配線基板の製造方法は、第1材料を含む仮基体の表面に、前記仮基体側に第1の接続端子を備え前記仮基体の反対側に第2の接続端子を備えた多層配線構造体を形成する工程と、前記仮基体を除去して、前記第1接続端子を露出させる工程と、を有することを特徴とする。
この構成によれば、特に低コストで多層両面配線基板を形成することができる。
According to another aspect of the present invention, there is provided a method for manufacturing a wiring board, comprising: a first connection terminal on a temporary substrate side on a surface of a temporary substrate including a first material; and a second connection terminal on the opposite side of the temporary substrate. And a step of removing the temporary base to expose the first connection terminal.
According to this configuration, a multilayer double-sided wiring board can be formed particularly at low cost.
また前記第1接続端子の形成は、導電性材料からなる前記仮基体の表面にマスク材をパターニングし、電解メッキ法によって行うことが望ましい。
この構成によれば、硬質の仮基体の表面にマスク材をパターニングするので、樹脂層等の表面にマスク材をパターニングする場合と比べて、パターニング精度を向上させることができる。しかもメッキ法により第1接続端子を形成するので、従来のサブトラクティブ法(エッチング法)と比べて第1接続端子を狭ピッチ化することができる。さらに仮基体を導電性材料で構成して電解メッキ法により第1接続端子を形成するので、無電解メッキ法と比べて短時間で簡単に第1接続端子を形成することができる。
The first connection terminal is preferably formed by patterning a mask material on the surface of the temporary substrate made of a conductive material and performing electrolytic plating.
According to this configuration, since the mask material is patterned on the surface of the hard temporary substrate, the patterning accuracy can be improved as compared with the case where the mask material is patterned on the surface of the resin layer or the like. In addition, since the first connection terminals are formed by plating, the pitch of the first connection terminals can be narrowed compared to the conventional subtractive method (etching method). Further, since the temporary base is made of a conductive material and the first connection terminals are formed by the electrolytic plating method, the first connection terminals can be easily formed in a shorter time than the electroless plating method.
また前記第1接続端子および前記第2接続端子は、金を主成分とする材料で構成することが望ましい。
この構成によれば、外部に露出する接続端子が安定な金材料で構成されるので、マイグレーションの発生を防止することができる。
Moreover, it is desirable that the first connection terminal and the second connection terminal are made of a material whose main component is gold.
According to this configuration, since the connection terminal exposed to the outside is made of a stable gold material, the occurrence of migration can be prevented.
また前記多層配線構造体の形成は、液滴吐出法を使用して行うことが望ましい。
この構成によれば、フォトリソグラフィが削減されて製造工程を簡略化することができる。また材料使用効率が高くなるので、低コストで多層両面配線基板を形成することができる。さらに配線および導通ポストを所定位置に精度良く形成することができる。
The formation of the multilayer wiring structure is preferably performed using a droplet discharge method.
According to this configuration, photolithography can be reduced and the manufacturing process can be simplified. In addition, since the material use efficiency is increased, a multilayer double-sided wiring board can be formed at low cost. Furthermore, the wiring and the conductive posts can be formed with high accuracy at predetermined positions.
また前記仮基体は、第2材料からなる基体の表面に前記第1材料からなる分離層が形成されてなることが望ましい。
この構成によれば、第1材料の消費量を低減することが可能になり、また仮基体の除去時間を短縮することが可能になり、さらに基体を再利用することが可能になる。したがって、低コストで多層両面配線基板を形成することができる。
The temporary substrate is preferably formed by forming a separation layer made of the first material on the surface of the substrate made of the second material.
According to this configuration, the consumption amount of the first material can be reduced, the removal time of the temporary substrate can be shortened, and the substrate can be reused. Therefore, a multilayer double-sided wiring board can be formed at low cost.
また前記多層配線構造体の形成工程では、前記仮基体の表面に複数の前記多層配線構造体を離間配設し、前記仮基体を除去して、複数の配線基板を得ることが望ましい。
この構成によれば、複数の多層両面配線基板を同時に形成することができる。
In the step of forming the multilayer wiring structure, it is preferable that a plurality of the multilayer wiring structures are spaced from each other on the surface of the temporary substrate, and the temporary substrate is removed to obtain a plurality of wiring boards.
According to this configuration, a plurality of multilayer double-sided wiring boards can be formed simultaneously.
また前記仮基体を除去する工程は、前記接続端子の構成材料に対するエッチングレートより前記第1材料に対するエッチングレートが大きいエッチャントを用いて、前記仮基体をエッチングすることによって行うことが望ましい。
この構成によれば、接続端子を残しつつ仮基体のみを除去することが可能になる。したがって、低コストで多層両面配線基板を形成することができる。
The step of removing the temporary substrate is preferably performed by etching the temporary substrate using an etchant having an etching rate for the first material higher than that for the constituent material of the connection terminal.
According to this configuration, it is possible to remove only the temporary substrate while leaving the connection terminals. Therefore, a multilayer double-sided wiring board can be formed at low cost.
また前記第1材料は銅を主成分とし、前記接続端子は金を主成分とし、前記エッチャントは塩化第2鉄を主成分とすることが望ましい。
塩化第2鉄をエッチャントとするエッチングでは、金に対するエッチングレートより、銅に対するエッチングレートが大きくなる。したがって、接続端子を残しつつ仮基体のみを除去することが可能になり、低コストで多層両面配線基板を形成することができる。
Preferably, the first material is mainly composed of copper, the connection terminal is mainly composed of gold, and the etchant is mainly composed of ferric chloride.
In etching using ferric chloride as an etchant, the etching rate for copper is higher than the etching rate for gold. Therefore, it is possible to remove only the temporary substrate while leaving the connection terminals, and a multilayer double-sided wiring board can be formed at low cost.
一方、本発明に係る配線基板は、上述した配線基板の製造方法を使用して製造したことを特徴とする。
この構成によれば、低コストの多層両面配線基板を提供することができる。
On the other hand, the wiring board according to the present invention is manufactured using the above-described method for manufacturing a wiring board.
According to this configuration, a low-cost multilayer double-sided wiring board can be provided.
一方、本発明に係る電気光学装置は、上述した配線基板を備えたことを特徴とする。
この構成によれば、低コストの多層両面配線基板を備えた低コストの電気光学装置を提供することができる。
On the other hand, an electro-optical device according to the present invention includes the wiring board described above.
According to this configuration, it is possible to provide a low-cost electro-optical device including a low-cost multilayer double-sided wiring board.
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。 Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.
[配線基板]
最初に、本発明の第1実施形態に係る多層両面配線基板につき、図3(b)の側面断面図を用いて説明する。なお、以下に説明する多層配線パターンはほんの一例に過ぎず、これ以外の多層配線パターンを採用することも可能である。第1実施形態に係る多層両面配線基板20は、複数の配線層12(12a,12b,12c,12d)を積層して構成されている。各配線層12は、配線16、導通ポスト17および層間絶縁膜18を備えている。
[Wiring board]
First, the multilayer double-sided wiring board according to the first embodiment of the present invention will be described with reference to the side sectional view of FIG. Note that the multilayer wiring pattern described below is merely an example, and other multilayer wiring patterns can be employed. The multilayer double-
配線16は、Ag等の導電性材料により、所定のパターンに形成されている。配線16のライン×スペースは、後述する液滴吐出方式を採用することにより、例えば30μm×30μm程度に微細化されている。その配線16を覆うように、層間絶縁膜18が形成されている。この層間絶縁膜18は、アクリル等の紫外線硬化性樹脂と、エポキシ等の熱硬化性樹脂とを混合した、電気絶縁性材料によって構成されている。その層間絶縁膜18を貫通するように、導通ポスト(導通部材)17が立設されている。この導通ポスト17は、配線16と同じAg等の導電性材料により円柱形状等に形成され、配線16に接続されている。一例を挙げれば、配線16の厚さは2μm程度であり、導通ポスト17の高さは8μm程度に形成されている。
The
上述した配線16、導通ポスト17および層間絶縁膜18により、配線層12が構成されている。なお配線16に電子部品(不図示)を実装し、その配線16および電子部品を覆うように層間絶縁膜18を形成して、配線層12を構成することも可能である。そして、複数の配線層12が積層配置されて、多層配線構造体10が形成されている。各配線層12の配線16は、導通ポスト17を介して導通接続されている。なお図3(b)では4層の配線層12(12a,12b,12c,12d)が積層されているが、これ以外の積層数であってもよい。
The wiring layer 12 is constituted by the
そして、下端の第1配線層12aの配線が外部に露出して、多層配線構造体10の裏面に第1接続端子16bが構成されている。また上端の第4配線層12dの導通ポストに接続された状態で、多層配線構造体10の表面に第2接続端子(第2接続層)16tが形成されている。このように、本実施形態の多層両面配線基板20は、両面に接続端子16b,16tを備えている。なお外部に露出した第1接続端子16bおよび第2接続端子16tは、Au材料で構成されていることが望ましい。中間の第2配線層12bおよび第3配線層12cにおける配線16と同様に接続端子16b,16tをAg材料で構成すると、水分の付着によりマイグレーションが発生するからである。なお下端の第1配線層12aにおける配線をAg材料等で構成し、その表面にAuメッキ等を施して、第1接続端子16bを形成してもよい。
And the wiring of the
[配線基板の製造方法]
次に、第1実施形態に係る配線基板の製造方法につき、図1ないし図3を用いて説明する。図1ないし図3は、第1実施形態に係る配線基板の製造方法の工程図である。本実施形態に係る多層両面配線基板20の製造方法は、仮基板(仮基体)13の表面に、仮基板13側に第1接続端子16bを備え仮基板13の反対側に第2接続端子16tを備えた多層配線構造体10を形成する工程と、仮基板13を除去して、多層配線構造体10の裏面に第1接続端子16bを露出させる工程と、を有するものである。
[Method of manufacturing a wiring board]
Next, the manufacturing method of the wiring board according to the first embodiment will be described with reference to FIGS. 1 to 3 are process diagrams of a method of manufacturing a wiring board according to the first embodiment. The method for manufacturing the multilayer double-
まず図1(a)に示すように、仮基板(仮基体)13を準備する。なお仮基板13の材質については後述する。次に仮基板13の表面にレジスト(マスク材)14を塗布し、フォトリソグラフィにより第1接続端子の形成位置に開口部16pをパターニングする。
次に図1(b)に示すように、仮基板13の表面に第1接続端子16bを形成する。具体的には、導電性材料からなる仮基板13を電極として電解メッキを施すことにより、レジスト14の開口部16pに所定パターンの第1接続端子16bを形成する。
次に図1(c)に示すように、仮基板13の表面からレジストを除去する。なお第1接続端子16bの形成方法として、上述した電解メッキ法に代えて、液滴吐出法を採用してもよい。
First, as shown in FIG. 1A, a temporary substrate (temporary substrate) 13 is prepared. The material of the
Next, as shown in FIG. 1B,
Next, as shown in FIG. 1C, the resist is removed from the surface of the
次に図2(a)に示すように、導通ポスト17を形成する。導通ポスト17の形成は、液滴吐出装置を用いた液滴吐出方式によって行う。そのため、まず導通ポスト17の形成材料である導電性微粒子を分散媒に分散させた分散液を作製する。その導電性微粒子として、銀が好適に用いられる。その他にも、金、銅、パラジウム、ニッケルの何れかを含有する金属微粒子の他、導電性ポリマーや超電導体の微粒子などを用いることができる。また分散媒としては、微粒子の分散性と分散液の安定性、また液滴吐出方式への適用のし易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、特に好ましい分散媒として水および炭化水素系化合物を挙げることができる。これらの分散媒は、単独で使用してもよく、2種以上を混合して使用してもよい。
Next, as shown in FIG. 2A, a
次に、上記分散液の液滴を液滴吐出ヘッドから吐出して、導通ポストを形成すべき場所に滴下する。なお導通ポストを相当高さに形成するため、多数の液滴を吐出して堆積させる必要があるが、一度に多数の液滴を吐出しても液滴が濡れ広がってしまう。そこで、液滴の吐出および仮乾燥を繰り返し行って液滴を堆積させる。この仮乾燥は、少なくとも吐出された液滴の表面が乾燥するように行う。その具体的な方法として、ドライエアの吹き付けや赤外線の照射等を採用することが望ましい。そして、最後に本焼成を行うことにより、導通ポスト17を形成する。この本焼成は、例えば200℃のホットプレートに仮基板13を載置して、堆積させた液滴を1時間程度加熱することによって行う。
Next, droplets of the dispersion liquid are ejected from a droplet ejection head and dropped onto a place where a conductive post is to be formed. Note that in order to form the conductive post at a considerable height, it is necessary to eject and deposit a large number of droplets, but even if a large number of droplets are ejected at once, the droplets spread and get wet. Therefore, the droplets are deposited by repeatedly discharging and temporarily drying the droplets. This temporary drying is performed so that at least the surface of the discharged droplets is dried. As a specific method, it is desirable to employ dry air blowing, infrared irradiation, or the like. And finally, the
次に図2(b)に示すように、第1接続端子16bを覆うように層間絶縁膜18を形成する。層間絶縁膜18の形成も、液滴吐出装置を用いた液滴吐出方式によって行う。具体的には、まず層間絶縁膜18の形成材料である樹脂材料を液滴吐出ヘッドから吐出する。その際、導通ポスト17の上端面を露出させつつ、導通ポスト17の側面および第1接続端子の表面を覆うように樹脂材料を吐出する。そして、吐出された樹脂材料にUVを照射して硬化させることにより、層間絶縁膜18を形成する。以上により、第1配線層12aが形成される。
Next, as shown in FIG. 2B, an
次に図2(c)に示すように、第1配線層12aの表面に、第2配線層12bの配線16を形成する。この配線16の形成も、液滴吐出装置を用いた液滴吐出方式によって行う。ここでは配線の形成材料である導電性微粒子を分散媒に分散させて液滴吐出ヘッドから吐出するが、具体的には導通ポストの形成に用いる分散液と同じものを吐出することが可能である。そして、導通ポストを形成する場合と同様に本焼成を行うことにより、配線16を形成する。さらに、第1配線層12aと同様に導通ポストおよび層間絶縁膜を形成すれば、第2配線層12bが積層形成される。同様に、第3配線層12cおよび第4配線層12dを順に積層形成する。これにより、仮基板13の表面に多層配線構造体10が形成される。
Next, as shown in FIG. 2C, the
なお本実施形態では導通ポスト17を先に形成し、その周囲に層間絶縁膜18を形成したが、導通ポスト17の形成位置に開口部を有する層間絶縁膜18を先に形成し、その開口部を埋めるように導通ポスト17を形成してもよい。この場合にも、液滴吐出方式により層間絶縁膜および導通ポストを形成することが望ましい。また本実施形態では配線、導通ポストおよび層間絶縁膜を順に本焼成したが、それぞれを仮乾燥した状態で積層形成しておき、最後に全体を本焼成してもよい。
なお、本実施形態では液滴吐出法を用いて配線、導通ポストおよび層間絶縁膜を形成したが、これらの全部または一部を液滴吐出方式以外の方法で形成してもよい。
In this embodiment, the
In this embodiment, the wiring, the conductive posts, and the interlayer insulating film are formed using the droplet discharge method. However, all or a part of these may be formed by a method other than the droplet discharge method.
次に図3(a)に示すように、多層配線構造体10の表面に第2接続端子16tを形成する。具体的には、図1(a)と同様に第4配線層の表面にレジストを塗布し、フォトリソグラフィにより第2接続端子の形成位置に開口部をパターニングする。次に図1(b)と同様に、電解メッキまたは無電解メッキを行って、レジストの開口部に所定パターンの第2接続端子を形成する。最後にレジストを除去すれば、図3(a)に示すように、第4配線層12dの表面に第2接続端子16tが形成された状態となる。
Next, as shown in FIG. 3A,
次に仮基板13を除去する。仮基板13の除去は、ウエットエッチングによって行う。ウエットエッチングは、多層配線構造体10が成形された仮基板13の全体を、エッチャント液中に浸漬することによって行う。本実施形態では、第2接続端子16tおよび第1接続端子16bを残しつつ、仮基板13のみをエッチングする必要がある。そこで、接続端子16b,16tに対するエッチングレートより仮基板13に対するエッチングレートが大きいエッチャントを用いてエッチングを行う。
Next, the
なお接続端子16b,16tの構成材料としては、抵抗値が低く安定したAuが望ましい。そこで、仮基板13の構成材料(第1材料)としてCuを選択し、エッチャントとして塩化第2鉄(FeCl3)を含む溶剤を選択する。塩化第2鉄はCuをエッチングするがAuをエッチングしない。すなわち、塩化第2鉄をエッチャントとするエッチングでは、Auに対するエッチングレートより、Cuに対するエッチングレートが大きくなる。これにより、接続端子16b,16tを残しつつ、仮基板13のみをエッチングすることができる。
As a constituent material of the
なお仮基板13の構成材料としてCuを選択し、エッチャントとしてCuCl2を含む溶剤を選択してもよい。また仮基板13の構成材料としてAlを選択し、エッチャントとして水酸化ナトリウム(NaOH)を含む溶剤を選択してもよい。さらに仮基板13の構成材料としてステンレスを選択し、エッチャントとして塩化第2鉄(FeCl3)を含む溶剤を選択してもよい。いずれの場合でも、接続端子16b,16tの構成材料として、AuやAg、Pt,Pd等の貴金属を選択することが可能である。
なお、仮基板13を裏面から研磨することにより、第1接続端子16bを残しつつ仮基板13のみを除去することも可能である。
Note that Cu may be selected as the constituent material of the
In addition, it is also possible to remove only the
以上により、図3(b)に示すように、両面に接続端子16b,16tを備えた多層両面配線基板20が形成される。
As a result, as shown in FIG. 3B, the multilayer double-
以上に詳述したように、第1実施形態に係る配線基板の製造方法は、仮基板側に第1接続端子を備え仮基板の反対側に第2接続端子を備えた多層配線構造体を形成する工程と、仮基板を除去して、多層配線構造体の裏面に形成された第1接続端子を露出させる工程とを有する構成とした。この構成によれば、仮基板を除去して第1接続端子を露出させるので、レーザによるビアホール穿設加工(レーザビア加工)を必要としない。したがって、低コストで多層両面配線基板を形成することができる。
また多層配線構造体の形成は液滴吐出法を用いて行うので、フォトリソグラフィが削減されて製造工程を簡略化することができる。また材料使用効率が高くなるので、低コストで多層両面配線基板を形成することができる。さらに配線および導通ポストを所定位置に精度良く形成することができる。
As described in detail above, the method for manufacturing a wiring board according to the first embodiment forms a multilayer wiring structure having a first connection terminal on the temporary board side and a second connection terminal on the opposite side of the temporary board. And a step of removing the temporary substrate and exposing the first connection terminals formed on the back surface of the multilayer wiring structure. According to this configuration, since the first connection terminal is exposed by removing the temporary substrate, the via hole drilling process (laser via process) by the laser is not required. Therefore, a multilayer double-sided wiring board can be formed at low cost.
In addition, since the multilayer wiring structure is formed using a droplet discharge method, photolithography can be reduced and the manufacturing process can be simplified. In addition, since the material use efficiency is increased, a multilayer double-sided wiring board can be formed at low cost. Furthermore, the wiring and the conductive posts can be formed with high accuracy at predetermined positions.
また硬質の仮基板の表面に多層配線構造体および接続端子を形成するので、樹脂層等の表面に多層配線構造体および接続端子を形成する場合と比べて、配線および接続端子のパターニング精度を向上させることが可能になる。したがって、配線および接続端子を狭ピッチ化することができる。
また第1接続端子の形成は、導電性材料からなる仮基板の表面にレジストをパターニングし電解メッキ法によって行う構成とした。この構成によれば、硬質の仮基板の表面にレジストをパターニングするので、樹脂層等の表面にレジストをパターニングする場合と比べて、パターニング精度を向上させることが可能になる。しかもメッキ法により配線を形成するので、従来のサブトラクティブ法(エッチング法)と比べて配線を狭ピッチ化することができる。さらに仮基板を導電性材料で構成して電解メッキ法により配線を形成するので、無電解メッキ法と比べて短時間で簡単に配線を形成することができる。
Also, since the multilayer wiring structure and connection terminals are formed on the surface of the rigid temporary substrate, the patterning accuracy of the wiring and connection terminals is improved compared to the case where the multilayer wiring structure and connection terminals are formed on the surface of the resin layer, etc. It becomes possible to make it. Therefore, the pitch of the wiring and the connection terminal can be reduced.
The first connection terminal is formed by patterning a resist on the surface of the temporary substrate made of a conductive material and performing an electrolytic plating method. According to this configuration, since the resist is patterned on the surface of the hard temporary substrate, the patterning accuracy can be improved as compared with the case where the resist is patterned on the surface of the resin layer or the like. In addition, since the wiring is formed by a plating method, the pitch of the wiring can be reduced as compared with the conventional subtractive method (etching method). Furthermore, since the temporary substrate is made of a conductive material and the wiring is formed by the electrolytic plating method, the wiring can be easily formed in a shorter time than the electroless plating method.
[第2実施形態]
次に、第2実施形態に係る配線基板の製造方法につき、図4を用いて説明する。
図4は、第2実施形態に係る配線基板の製造方法の工程図である。第2実施形態に係る配線基板の製造方法は、第2材料からなる再利用基板(基体)32の表面に第1材料からなる分離層34が形成された仮基板30を使用する点で、第1材料のみからなる仮基板を使用する第1実施形態とは異なっている。なお第1実施形態と同様の構成となる部分については、その詳細な説明を省略する。
[Second Embodiment]
Next, a method for manufacturing a wiring board according to the second embodiment will be described with reference to FIGS.
FIG. 4 is a process diagram of a method of manufacturing a wiring board according to the second embodiment. The method for manufacturing a wiring board according to the second embodiment is based on the point that the
まず図4(a)に示すように、再利用基板32の表面に分離層34を形成した仮基板30を形成する。再利用基板32はガラス材料等からなり、その裏面から分離層34との界面にかけて複数の貫通孔33が形成されている。また分離層34は金属材料等からなり、スパッタ法等により0.5μm程度の厚さに形成されている。
次に図4(b)に示すように、仮基板30における分離層34の表面に多層配線構造体10を形成するとともに、多層配線構造体10の表面に第2接続端子16tを形成する。その具体的な形成方法は第1実施形態と同様である。
First, as shown in FIG. 4A, a
Next, as shown in FIG. 4B, the
次に仮基板30を除去する。この工程は、仮基板30の表面に形成された分離層34をエッチングし、再利用基板32を多層配線構造体10から分離することによって行う。分離層34のエッチングは、ウエットエッチングによって行う。このウエットエッチングでは、第1実施形態と同様に、第2接続端子16tおよび第1接続端子16bを残しつつ、分離層34のみをエッチングする。加えて第2実施形態では、ガラス材料等からなる再利用基板32にダメージを与えることなく、分離層34のみをエッチングする。そこで、接続端子16b,16tおよび再利用基板32に対するエッチングレートより、分離層34に対するエッチングレートが大きいエッチャントを用いてエッチングを行う。もっとも、再利用基板32の構成材料(第2材料)としてガラスや石英、シリコン等を選択すれば、接続端子16b,16tの構成材料、分離層34の構成材料(第1材料)およびエッチャントの構成材料として、第1実施形態と同様の材料を選択することが可能である。
Next, the
ウエットエッチングは、エッチャントをスプレー等で噴霧することにより簡単に行うことができる。第1実施形態では仮基板全体をエッチングするためディッピングを採用したが、第2実施形態では分離層34のみをエッチングすれば足りるからである。
噴霧されたエッチャントにより、仮基板30の側面から分離層34がエッチングされる。これに加えて、第2実施形態では再利用基板32の裏面から分離層34との界面にかけて複数の貫通孔33が形成されているので、この貫通孔33からエッチャントが侵入して分離層34の界面がエッチングされる。これにより、分離層34を効率的にエッチングすることができる。
分離層34が完全にエッチングされると、図4(c)に示すように、再利用基板32から多層配線構造体10が分離される。これにより、第1実施形態と同様に、両面に接続端子16b,16tを備えた多層両面配線基板20が形成される。
Wet etching can be easily performed by spraying an etchant with a spray or the like. This is because, in the first embodiment, dipping is employed to etch the entire temporary substrate, but in the second embodiment, it is sufficient to etch only the
The
When the
以上に詳述したように、第2実施形態に係る配線基板の製造方法では、第2材料からなる再利用基板の表面に第1材料からなる分離層が形成された仮基板を使用し、分離層のみをエッチングする構成とした。この構成によれば、エッチングにより除去される第1材料の消費量を低減することが可能になり、また仮基板の除去時間を短縮することが可能になり、さらに再利用基板を再利用することが可能になる。したがって、低コストで多層両面配線基板を形成することができる。 As described in detail above, in the method for manufacturing a wiring board according to the second embodiment, a temporary substrate in which a separation layer made of the first material is formed on the surface of the reuse substrate made of the second material is used for separation. Only the layer was etched. According to this configuration, it becomes possible to reduce the consumption of the first material removed by etching, to shorten the removal time of the temporary substrate, and to reuse the reused substrate. Is possible. Therefore, a multilayer double-sided wiring board can be formed at low cost.
[第3実施形態]
次に、第3実施形態に係る配線基板の製造方法につき、図5を用いて説明する。
図5は、第3実施形態に係る配線基板の製造方法の工程図である。第3実施形態に係る配線基板の製造方法は、仮基板13の表面に複数の多層配線構造体10a,10bを離間配設して、複数の多層両面配線基板20a,20bを同時に形成する点で、1個の多層両面配線基板のみを形成する第1実施形態とは異なっている。なお第1実施形態と同様の構成となる部分については、その詳細な説明を省略する。
[Third Embodiment]
Next, a method for manufacturing a wiring board according to the third embodiment will be described with reference to FIG.
FIG. 5 is a process diagram of a method of manufacturing a wiring board according to the third embodiment. The method for manufacturing a wiring board according to the third embodiment is that a plurality of multilayer double-
まず図5(a)に示すように、複数の配線基板を同時に成形しうる大きさの仮基板13を準備する。
次に、その仮基板13の表面に多層配線構造体10a,10bを離間配設し、それぞれの多層配線構造体10a,10bの表面に第2接続端子16tを形成する。その具体的な形成方法は第1実施形態と同様である。
First, as shown in FIG. 5A, a
Next, the
次に仮基板13を除去する。その具体的な除去方法は第1実施形態と同様である。
以上により、図5(b)に示すように、両面に接続端子16b,16tを備えた複数の多層両面配線基板20a,20bが形成される。
Next, the
As a result, as shown in FIG. 5B, a plurality of multilayer double-
以上に詳述したように、第3実施形態に係る配線基板の製造方法によれば、複数の配線基板を同時に形成することができる。
なお第3実施形態に係る配線基板の製造方法に代えて、上述した仮基板の表面全体に多層配線構造体を配設し、仮基板を除去した後にダイシング等を行って、複数の配線基板を分離形成してもよい。
As described in detail above, according to the method for manufacturing a wiring board according to the third embodiment, a plurality of wiring boards can be formed simultaneously.
In place of the method of manufacturing the wiring board according to the third embodiment, a multilayer wiring structure is provided on the entire surface of the temporary board described above, and after removing the temporary board, dicing or the like is performed, so that a plurality of wiring boards are formed. It may be formed separately.
[電気光学装置]
次に、上記実施形態に係る配線基板を備えた電気光学装置につき、図6を用いて説明する。図6は、電気光学装置の一例としての液晶表示装置の側面断面図である。
[Electro-optical device]
Next, an electro-optical device provided with the wiring board according to the embodiment will be described with reference to FIG. FIG. 6 is a side sectional view of a liquid crystal display device as an example of an electro-optical device.
電気光学装置100は液晶表示装置であり、電気光学パネル(液晶パネル)110を備えている。その電気光学パネル110には、上記実施形態に係る配線基板の製造方法を使用して形成されたフレキシブル配線基板(FPC)20が装着されている。このFPC20は可撓性を有するので、任意の方向に折り曲げて使用することが可能であり、電気光学装置100をコンパクト化することができる。
The electro-
電気光学パネル110は、ガラスやプラスチックなどからなる一対の基板111,112をシール材113で貼り合わせて構成され、両基板111,112の間には液晶(電気光学物質)114が封入されている。基板111の内面上には、ITO(インジウム錫酸化物)などの透光性導電材料で構成された複数の画素電極111aが配列形成され、その上に配向膜111bが形成されている。また基板112の内面上には同様の透光性導電材料で構成された対向電極112aが形成され、その上に配向膜112bが形成されている。また、基板111及び112の外面上には、偏光板115,116が配置されている。
The electro-
またFPC20には、層間絶縁膜318と配線316とが交互に積層配置されている。上下の配線316は、層間絶縁膜318を貫通する導通ポスト317によって接続されている。FPC20の表面には実装ランド313が形成され、その表面にAuメッキ314が施されて、第2接続端子316tが構成されている。またFPC20の裏面には、Auメッキ314が施されて、第1接続端子316bが構成されている。すなわちFPC20は、両面に接続端子316b,316tを備えた多層両面配線基板で構成されている。そして、その接続端子316b,316tの表面には、はんだリフロー等により、電気光学装置100の駆動信号の生成回路を内包する液晶駆動用IC等のチップ部品304,306が実装されている。
In the
一方、FPC20の裏面の配線316は、異方性導電膜117を介して電気光学パネル110の配線111cに導電接続されている。この配線111cは、上記画素電極111a及び対向電極112aを、基板111の張出部(基板112の外形よりも周囲に張り出した部分)に引き出したものである。
そして、チップ部品304,306から出力された駆動信号は、FPC20の配線316および導通ポスト317、並びに異方性導電膜117を介して、電気光学パネル110に伝達される。さらに駆動信号は、電気光学パネル110の配線111cを介して、画素電極111aおよび対向電極112aに伝達される。これにより、電気光学パネル110を駆動しうるようになっている。
On the other hand, the
The drive signals output from the
そして上述したFPC20は、上記実施形態に係る配線基板の製造方法を使用することにより、レーザによるビアホール穿設加工(レーザビア加工)を行うことなく、低コストで形成されている。したがって、このFPC20を備えることにより、低コストの電気光学装置100を提供することができる。
The
[電子機器]
図7は、電子機器の一例としての携帯電話の斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも低コストの電子機器を提供することができる。
[Electronics]
FIG. 7 is a perspective view of a mobile phone as an example of an electronic apparatus. A
The above-described electro-optical device is not limited to the above mobile phone, but an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, It can be suitably used as an image display means for a word processor, a workstation, a videophone, a POS terminal, a device equipped with a touch panel, and the like. In any case, a low-cost electronic device can be provided.
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、各実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。 The technical scope of the present invention is not limited to the above-described embodiments, and includes those in which various modifications are made to the above-described embodiments without departing from the spirit of the present invention. That is, the specific materials and configurations described in the embodiments are merely examples, and can be changed as appropriate.
10‥多層配線構造体 13‥仮基板 16t‥第2接続端子 16b‥第1接続端子 20‥多層両面配線基板
DESCRIPTION OF
Claims (13)
前記仮基体を除去して、前記多層配線構造体の前記仮基体側に第1の接続端子を形成する工程と、
を有することを特徴とする配線基板の製造方法。 Forming a multilayer wiring structure having a second connection terminal on the opposite side of the temporary substrate on the surface of the temporary substrate including the first material;
Removing the temporary substrate and forming a first connection terminal on the temporary substrate side of the multilayer wiring structure;
A method of manufacturing a wiring board, comprising:
前記仮基体を除去して、前記第1接続端子を露出させる工程と、
を有することを特徴とする配線基板の製造方法。 Forming a multilayer wiring structure having a first connection terminal on the temporary substrate side and a second connection terminal on the opposite side of the temporary substrate on the surface of the temporary substrate including the first material;
Removing the temporary base to expose the first connection terminal;
A method of manufacturing a wiring board, comprising:
前記仮基体を除去して、複数の配線基板を得ることを特徴とする請求項3ないし請求項8のいずれかに記載の配線基板の製造方法。 In the step of forming the multilayer wiring structure, a plurality of the multilayer wiring structures are spaced from each other on the surface of the temporary substrate,
The method of manufacturing a wiring board according to claim 3, wherein the temporary substrate is removed to obtain a plurality of wiring boards.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137242A JP2006318964A (en) | 2005-05-10 | 2005-05-10 | Wiring board, manufacturing method thereof, and electrooptical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137242A JP2006318964A (en) | 2005-05-10 | 2005-05-10 | Wiring board, manufacturing method thereof, and electrooptical device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006318964A true JP2006318964A (en) | 2006-11-24 |
Family
ID=37539393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137242A Withdrawn JP2006318964A (en) | 2005-05-10 | 2005-05-10 | Wiring board, manufacturing method thereof, and electrooptical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006318964A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258081A (en) * | 2009-04-22 | 2010-11-11 | Meiko:Kk | Method for manufacturing printed board |
JP2014022715A (en) * | 2012-07-13 | 2014-02-03 | Samsung Electro-Mechanics Co Ltd | Coreless substrate and method of manufacturing the same |
CN109920774A (en) * | 2012-03-26 | 2019-06-21 | 先进封装技术私人有限公司 | Multi-layer substrate for semiconductor packages |
-
2005
- 2005-05-10 JP JP2005137242A patent/JP2006318964A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010258081A (en) * | 2009-04-22 | 2010-11-11 | Meiko:Kk | Method for manufacturing printed board |
CN109920774A (en) * | 2012-03-26 | 2019-06-21 | 先进封装技术私人有限公司 | Multi-layer substrate for semiconductor packages |
JP2014022715A (en) * | 2012-07-13 | 2014-02-03 | Samsung Electro-Mechanics Co Ltd | Coreless substrate and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100977436B1 (en) | Interposer and electronic device using the same | |
EP1081991B1 (en) | Flexible wiring board, electro-optical device and electronic equipment | |
US7780836B2 (en) | Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same | |
US7537668B2 (en) | Method of fabricating high density printed circuit board | |
KR100714820B1 (en) | Method of forming wiring pattern, wiring pattern and electronic equipment | |
JP2006332094A (en) | Process for producing electronic substrate, process for manufacturing semiconductor device and process for manufacturing electronic apparatus | |
JP2005109101A (en) | Electromagnetic shield type flexible circuit board | |
JP2002026489A (en) | Wiring circuit board having bump and its manufacturing method | |
JP4266842B2 (en) | Electro-optical device substrate manufacturing method and electro-optical device manufacturing method | |
JP2006318964A (en) | Wiring board, manufacturing method thereof, and electrooptical device | |
CN105393334B (en) | Coining has pattern to form the substrate in isolating device region | |
JPH10163595A (en) | Printed wiring board, electronic apparatus having the printed wiring board and manufacture of printed wiring board | |
JP2005045191A (en) | Manufacturing method for wiring circuit board and for multi-layer wiring board | |
JP4103835B2 (en) | Manufacturing method of electronic parts | |
JP2006318963A (en) | Wiring board, manufacturing method thereof, and electrooptical device | |
JP4888073B2 (en) | Manufacturing method of electronic substrate | |
JP2001160661A (en) | Method of manufacturing finly pitched double-sided film substrate and display | |
JP4862390B2 (en) | Manufacturing method of electronic substrate | |
JPH05335719A (en) | Manufacture of wiring substrate | |
JP2005340437A (en) | Manufacturing method of multilayer wiring substrate, electronic device and electronic apparatus | |
KR102335445B1 (en) | Flexible printed circuit board for chip on film package and method of the same | |
JP2018200911A (en) | Glass circuit board and manufacturing method thereof | |
CN212135451U (en) | Fingerprint recognition device and electronic equipment under screen | |
JP2004063628A (en) | Conductive pattern formation method, conductive pattern formation substrate, electro-optical device, and electronic apparatus | |
JP2003197812A (en) | Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |