JP2003197812A - Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument - Google Patents

Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument

Info

Publication number
JP2003197812A
JP2003197812A JP2001400236A JP2001400236A JP2003197812A JP 2003197812 A JP2003197812 A JP 2003197812A JP 2001400236 A JP2001400236 A JP 2001400236A JP 2001400236 A JP2001400236 A JP 2001400236A JP 2003197812 A JP2003197812 A JP 2003197812A
Authority
JP
Japan
Prior art keywords
wiring
protective film
wiring board
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001400236A
Other languages
Japanese (ja)
Inventor
Koichi Fukuda
耕一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001400236A priority Critical patent/JP2003197812A/en
Publication of JP2003197812A publication Critical patent/JP2003197812A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring base board and the manufacturing method of the same, capable of preventing contact between the end part of a semiconductor chip and the wiring of the wiring base board, a semiconductor device and the manufacturing method thereof, a circuit base board and an electronic instrument. <P>SOLUTION: The wiring base board comprises a base board 12 having the mounting area of the semiconductor chip 20, a plurality of wirings 14 formed on the base board 12 so as to arrive at the mounting area and a protective film 30 provided in the area between neighbored wirings 14 so as to arrive at the end part of the mounting area on the wiring 14 while avoiding the end part of the mounting area. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板及びその
製造方法、半導体装置及びその製造方法、回路基板並び
に電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board and a manufacturing method thereof, a semiconductor device and a manufacturing method thereof, a circuit board, and electronic equipment.

【0002】[0002]

【発明の背景】半導体チップを基板にフェースダウン実
装した半導体装置が知られている。フェースダウン実装
では、半導体チップの配線(例えばアルミ配線)の形成
された面と、配線基板の配線(例えば銅配線)の形成さ
れた面とが対向する。
BACKGROUND OF THE INVENTION A semiconductor device in which a semiconductor chip is mounted face down on a substrate is known. In face-down mounting, the surface of the semiconductor chip on which the wiring (for example, aluminum wiring) is formed faces the surface of the wiring substrate on which the wiring (for example, copper wiring) is formed.

【0003】従来、半導体チップの端部でめくり上がっ
た配線などが、配線基板の配線に接触してショートする
ことがあった。この課題は、半導体チップの端部と、配
線基板の配線との距離を大きくするだけでは解決できな
かった。
Conventionally, a wiring or the like turned up at the end of a semiconductor chip may come into contact with the wiring of a wiring board to cause a short circuit. This problem could not be solved simply by increasing the distance between the end of the semiconductor chip and the wiring of the wiring board.

【0004】本発明は、上述した課題を解決するための
ものであり、その目的は、半導体チップの端部と配線基
板の配線との接触を防止することができる配線基板及び
その製造方法、半導体装置及びその製造方法、回路基板
並びに電子機器を提供することにある。
The present invention is intended to solve the above-mentioned problems, and an object thereof is a wiring board capable of preventing contact between an end portion of a semiconductor chip and a wiring of the wiring board, a manufacturing method thereof, and a semiconductor. An object of the present invention is to provide a device, a manufacturing method thereof, a circuit board, and an electronic device.

【0005】[0005]

【課題を解決するための手段】(1)本発明に係る配線
基板は、半導体チップの搭載領域を有するベース基板
と、前記ベース基板に前記搭載領域に至るように形成さ
れた複数の配線と、前記配線上で前記搭載領域の端部に
至るように設けられ、かつ、隣同士の前記配線の間の領
域で前記搭載領域の端部を避けて設けられた保護膜と、
を含む。
(1) A wiring board according to the present invention comprises a base substrate having a semiconductor chip mounting region, and a plurality of wirings formed on the base substrate to reach the mounting region. A protective film which is provided so as to reach the end of the mounting region on the wiring, and which is provided in a region between the adjacent wirings while avoiding the end of the mounting region,
including.

【0006】本発明によれば、半導体チップが配線基板
に搭載された場合、半導体チップの端部と配線基板の配
線との間には保護膜が介在する。これによって、半導体
チップの端部と、配線基板の配線との接触を防止するこ
とができる。したがって、電気的な接続信頼性の高い配
線基板を提供することができる。
According to the present invention, when the semiconductor chip is mounted on the wiring board, the protective film is interposed between the end portion of the semiconductor chip and the wiring of the wiring board. As a result, it is possible to prevent contact between the end portion of the semiconductor chip and the wiring of the wiring board. Therefore, it is possible to provide a wiring board with high electrical connection reliability.

【0007】(2)この配線基板において、前記保護膜
は、前記ベース基板の前記搭載領域の外側で、前記配線
のパターンとほぼ同じパターンを有するように前記配線
上に設けられてもよい。
(2) In this wiring board, the protective film may be provided on the wiring so as to have a pattern substantially the same as the pattern of the wiring outside the mounting region of the base substrate.

【0008】(3)この配線基板において、前記保護膜
は、前記ベース基板の前記搭載領域の外側で、前記配線
及び隣同士の前記配線の間の領域を覆うように設けられ
てもよい。
(3) In this wiring board, the protective film may be provided outside the mounting area of the base substrate so as to cover the wiring and the area between the adjacent wirings.

【0009】(4)本発明に係る半導体装置は、電極を
有する半導体チップと、前記半導体チップの前記電極を
有する面の側に配置され、前記電極と電気的に接続され
た複数の配線が形成されたベース基板と、前記半導体チ
ップの端部と前記配線との間に入り込んで設けられ、か
つ、前記半導体チップの端部と隣同士の前記配線の間の
領域との間を避けるように設けられた保護膜と、を含
む。
(4) In the semiconductor device according to the present invention, a semiconductor chip having electrodes and a plurality of wirings arranged on the side of the surface of the semiconductor chip having the electrodes and electrically connected to the electrodes are formed. And a base substrate provided between the semiconductor chip and an end of the semiconductor chip and the wiring, and is provided so as to avoid an area between the end of the semiconductor chip and the adjacent wiring. And a protective film formed thereon.

【0010】本発明によれば、半導体チップの端部と配
線基板の配線との間には保護膜が介在する。これによっ
て、半導体チップの端部と、配線基板の配線との接触を
防止することができる。したがって、電気的な接続信頼
性の高い半導体装置を提供することができる。
According to the present invention, the protective film is interposed between the end of the semiconductor chip and the wiring of the wiring board. As a result, it is possible to prevent contact between the end portion of the semiconductor chip and the wiring of the wiring board. Therefore, a semiconductor device with high electrical connection reliability can be provided.

【0011】(5)この半導体装置において、前記保護
膜は、前記配線基板の前記半導体チップの外側で、前記
配線のパターンとほぼ同じパターンを有するように前記
配線上に設けられてもよい。
(5) In this semiconductor device, the protective film may be provided on the wiring outside the semiconductor chip of the wiring substrate so as to have a pattern substantially the same as the pattern of the wiring.

【0012】(6)この半導体装置において、前記保護
膜は、前記配線基板の前記半導体チップの外側で、前記
配線及び隣同士の前記配線の間の領域を覆うように設け
られてもよい。
(6) In this semiconductor device, the protective film may be provided outside the semiconductor chip of the wiring board so as to cover the wiring and a region between adjacent wirings.

【0013】(7)この半導体装置において、前記保護
膜の前記入り込む部分は、前記半導体チップの端部に密
着してもよい。
(7) In this semiconductor device, the entering portion of the protective film may be in close contact with the end portion of the semiconductor chip.

【0014】(8)この半導体装置において、前記保護
膜の前記入り込む部分は、前記半導体チップの端部に非
接触となるように設けられてもよい。
(8) In this semiconductor device, the part of the protective film that comes in may be provided so as not to contact the end of the semiconductor chip.

【0015】これによれば、保護膜として、比較的、耐
熱性の低い材料を使用できる。
According to this, a material having relatively low heat resistance can be used as the protective film.

【0016】(9)この半導体装置において、前記半導
体チップと前記配線基板との間に設けられた樹脂をさら
に含んでもよい。
(9) This semiconductor device may further include a resin provided between the semiconductor chip and the wiring board.

【0017】これによれば、保護膜が、半導体チップの
端部と、隣同士の配線の間の領域との間を避けて設けら
れているので、樹脂の流れが妨げられないようになって
いる。したがって、好適な状態で樹脂が設けられる。
According to this, since the protective film is provided so as to avoid the end portion of the semiconductor chip and the region between the adjacent wirings, the flow of the resin is not obstructed. There is. Therefore, the resin is provided in a suitable state.

【0018】(10)この半導体装置において、前記樹
脂は、導電粒子が含有されてなる異方性導電材料であ
り、前記電極と前記配線とは、前記導電粒子によって電
気的に接続されてもよい。
(10) In this semiconductor device, the resin is an anisotropic conductive material containing conductive particles, and the electrodes and the wiring may be electrically connected by the conductive particles. .

【0019】これによれば、半導体チップの端部と配線
との間に導電粒子が介在した場合でも、両者が電気的に
導通することを防止することができる。
According to this, even when the conductive particles are present between the end portion of the semiconductor chip and the wiring, it is possible to prevent the conductive particles from electrically connecting to each other.

【0020】(11)この半導体装置において、前記電
極と前記配線とは、金属接合によって電気的に接続され
てもよい。
(11) In this semiconductor device, the electrode and the wiring may be electrically connected by metal bonding.

【0021】(12)本発明に係る回路基板は、上記配
線基板又は上記半導体装置が実装されている。
(12) A circuit board according to the present invention has the above wiring board or the above semiconductor device mounted thereon.

【0022】(13)本発明に係る電子機器は、上記配
線基板又は上記半導体装置を有する。
(13) An electronic device according to the present invention has the wiring board or the semiconductor device.

【0023】(14)本発明に係る配線基板の製造方法
は、半導体チップの搭載領域を有するベース基板に、前
記搭載領域に至るように複数の配線を形成し、保護膜を
設けることを含み、前記保護膜を、前記配線上で前記搭
載領域の端部に至るように設け、かつ、隣同士の前記配
線の間の領域で前記搭載領域の端部を避けて設ける。
(14) A method of manufacturing a wiring board according to the present invention includes forming a plurality of wirings on a base substrate having a mounting area of a semiconductor chip so as to reach the mounting area and providing a protective film, The protective film is provided on the wiring so as to reach an end of the mounting area, and is provided so as to avoid an end of the mounting area in a region between adjacent wirings.

【0024】本発明によれば、半導体チップが配線基板
に搭載された場合、半導体チップの端部と配線基板の配
線との間には保護膜が介在することになる。これによっ
て、半導体チップの端部と、配線基板の配線との接触を
防止することができる。したがって、電気的な接続信頼
性の高い配線基板を製造することができる。
According to the present invention, when the semiconductor chip is mounted on the wiring board, the protective film is interposed between the end portion of the semiconductor chip and the wiring of the wiring board. As a result, it is possible to prevent contact between the end portion of the semiconductor chip and the wiring of the wiring board. Therefore, it is possible to manufacture a wiring board having high electrical connection reliability.

【0025】(15)この配線基板の製造方法におい
て、前記保護膜を、前記ベース基板の前記搭載領域の外
側で、前記配線のパターンとほぼ同じパターンを有する
ように前記配線上に設けてもよい。
(15) In this wiring board manufacturing method, the protective film may be provided on the wiring outside the mounting region of the base substrate so as to have a pattern substantially the same as the wiring pattern. .

【0026】これによれば、保護膜を設ける領域が少な
くて済むので、材料費を削減することができる。
According to this, the area for providing the protective film can be small, so that the material cost can be reduced.

【0027】(16)この配線基板の製造方法におい
て、前記保護膜を、前記ベース基板の前記搭載領域の外
側で、前記配線及び隣同士の前記配線の間の領域を覆う
ように設けてもよい。
(16) In this method for manufacturing a wiring board, the protective film may be provided outside the mounting area of the base substrate so as to cover the wiring and the area between the adjacent wirings. .

【0028】これによれば、簡単な工程で保護膜を設け
ることができる。
According to this, the protective film can be provided by a simple process.

【0029】(17)この配線基板の製造方法におい
て、前記保護膜を印刷法によって設けてもよい。
(17) In this method of manufacturing a wiring board, the protective film may be provided by a printing method.

【0030】(18)この配線基板の製造方法におい
て、前記保護膜は、感光性の材料からなり、前記保護膜
を、前記材料を露光して一部を除去することによって設
けてもよい。
(18) In this method of manufacturing a wiring board, the protective film may be made of a photosensitive material, and the protective film may be provided by exposing the material to remove a part thereof.

【0031】(19)この配線基板の製造方法におい
て、前記ベース基板に導電部材を設け、前記導電部材上
で前記材料を露光して一部を除去し、前記導電部材の前
記材料から露出する部分をエッチングすることによっ
て、前記配線を形成し、前記保護膜を、前記材料におけ
る前記配線の前記電極との電気的な接続部を覆う部分を
除去することによって設けてもよい。
(19) In this method for manufacturing a wiring board, a conductive member is provided on the base substrate, the material is exposed on the conductive member to partially remove the material, and a portion of the conductive member exposed from the material. May be formed by etching, and the protective film may be provided by removing a portion of the material that covers an electrical connection portion of the wiring with the electrode.

【0032】これによれば、配線を形成するための材料
を使用して保護膜を設けるので、工程が簡単になり、大
幅にコストを削減することができる。
According to this, since the protective film is provided by using the material for forming the wiring, the process is simplified and the cost can be significantly reduced.

【0033】(20)この配線基板の製造方法におい
て、前記保護膜を電着法によって設けてもよい。
(20) In this method of manufacturing a wiring board, the protective film may be provided by an electrodeposition method.

【0034】(21)この配線基板の製造方法におい
て、前記保護膜をインクジェット方式によって設けても
よい。
(21) In this method of manufacturing a wiring board, the protective film may be provided by an inkjet method.

【0035】(22)本発明に係る半導体装置の製造方
法は、上記配線基板の製造方法を含む。
(22) A method of manufacturing a semiconductor device according to the present invention includes the method of manufacturing a wiring board described above.

【0036】[0036]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments.

【0037】(配線基板)図1〜図2(B)は、本実施
の形態に係る配線基板の平面図である。図2(A)は図
1の部分拡大図であり、図2(B)は変形例を示す図で
ある。
(Wiring Substrate) FIGS. 1 to 2B are plan views of the wiring substrate according to the present embodiment. 2A is a partially enlarged view of FIG. 1, and FIG. 2B is a view showing a modified example.

【0038】配線基板10は、ベース基板12と、配線
14と、を含む。ベース基板12は、有機系(例えばエ
ポキシ基板)、無機系(例えばセラミック基板、ガラス
基板)又はそれらの複合構造(例えばガラスエポキシ基
板)からなるものであってもよく、材料は限定されな
い。ベース基板12は、フレキシブル基板(可撓性基
板)であってもよい。フレキシブル基板として、例え
ば、ポリエステル基板やポリイミド基板などが挙げられ
る。また、ベース基板12は、COF(Chip On Film)
用基板やTAB(Tape Automated Bonding)用基板と称
してもよい。あるいは、ベース基板12は、リジッド基
板であってもよい。
The wiring board 10 includes a base substrate 12 and wirings 14. The base substrate 12 may be made of an organic material (for example, an epoxy substrate), an inorganic material (for example, a ceramic substrate, a glass substrate), or a composite structure thereof (for example, a glass epoxy substrate), and the material is not limited. The base substrate 12 may be a flexible substrate (flexible substrate). Examples of the flexible substrate include a polyester substrate and a polyimide substrate. The base substrate 12 is a COF (Chip On Film).
It may also be called a substrate for TAB (Tape Automated Bonding). Alternatively, the base substrate 12 may be a rigid substrate.

【0039】ベース基板12は、半導体チップ20の搭
載領域を有する。図1〜図2(B)に示す例では、ベー
ス基板12の2点鎖線で囲まれる領域に半導体チップ2
0が搭載される。
The base substrate 12 has a mounting area for the semiconductor chip 20. In the example shown in FIGS. 1 to 2B, the semiconductor chip 2 is formed in the region surrounded by the two-dot chain line of the base substrate 12.
0 is installed.

【0040】ベース基板12には、複数の配線14が形
成されている。本実施の形態では、配線14は、ベース
基板12の一方の面に形成されているが、両方の面に形
成されてもよい。配線14とは、少なくとも2点の電気
的な接続を図る部分を指し、独立して形成された複数の
配線14を配線パターンと称してもよい。配線14は、
銅、ニッケル又は金などの金属で形成されることが多
い。
A plurality of wirings 14 are formed on the base substrate 12. Although the wiring 14 is formed on one surface of the base substrate 12 in the present embodiment, it may be formed on both surfaces. The wiring 14 refers to a portion for achieving electrical connection of at least two points, and the plurality of wirings 14 formed independently may be referred to as a wiring pattern. The wiring 14 is
Often formed of a metal such as copper, nickel or gold.

【0041】複数の配線14は、半導体チップ20の搭
載領域に至るように形成されている。詳しくは、各配線
14は、半導体チップ20のいずれかの電極22が配置
される部分(多くの場合、半導体チップの端部)に至る
ように形成されている。各配線14は、電極22が配置
される部分において、電極22との接続部16を有す
る。接続部16は、ラインとなる部分よりも面積の大き
いランドとなっていてもよく、あるいはラインと同じ幅
で延長された先端部であってもよい。
The plurality of wirings 14 are formed so as to reach the mounting area of the semiconductor chip 20. Specifically, each wiring 14 is formed so as to reach a portion (in many cases, an end portion of the semiconductor chip) of the semiconductor chip 20 where any of the electrodes 22 is arranged. Each wiring 14 has a connection portion 16 with the electrode 22 in a portion where the electrode 22 is arranged. The connecting portion 16 may be a land having an area larger than that of a line portion, or may be a tip portion extended with the same width as the line.

【0042】ここで、半導体チップ20の平面形状は、
矩形であることが多いがその他の形状(例えば円形)で
あっても構わない。電極22は、半導体チップ20の端
部に形成されることが多い。例えば、半導体チップ20
が矩形である場合、複数の電極22は、対向する2辺又
は4辺(図1では2辺)に沿って形成されてもよい。
Here, the plane shape of the semiconductor chip 20 is
It is often a rectangle, but it may have another shape (for example, a circle). The electrodes 22 are often formed on the ends of the semiconductor chip 20. For example, the semiconductor chip 20
Is rectangular, the plurality of electrodes 22 may be formed along two or four opposite sides (two sides in FIG. 1).

【0043】配線基板10には、保護膜30が設けられ
ている。保護膜30は、絶縁性を有する材料(例えば樹
脂)で形成される。保護膜30は、最終製品(半導体装
置)として配線基板10上に残るので、所望の耐熱性な
どを有する材質を選択することが好ましい。
A protective film 30 is provided on the wiring board 10. The protective film 30 is formed of an insulating material (for example, resin). Since the protective film 30 remains on the wiring substrate 10 as a final product (semiconductor device), it is preferable to select a material having desired heat resistance and the like.

【0044】保護膜30は、半導体チップ20の搭載領
域の外側では、少なくとも配線14を覆うように設けら
れている。図1及び図2(A)に示す例では、保護膜3
0は、半導体チップ20の搭載領域の外側で、配線基板
10(配線14の領域及び隣同士の配線14の間の領
域)を覆うように設けられている。その場合、保護膜3
0は、隣同士の配線14の間の領域(ベース基板12の
露出領域)では、半導体チップ20の搭載領域の端部を
避けるように設けられる。これによれば、保護膜30の
パターニング領域が少ないので、保護膜30を簡単に設
けることができる。例えば、図示するように、保護膜3
0は、半導体チップ20の搭載領域の近くにおいて、隣
同士の配線14の間の領域を露出させるように設けても
よい。こうすることで、半導体チップ20と配線基板1
0との間の通気を良くすることができるので、後述する
ように、例えば、樹脂を流しやすくすることができる。
The protective film 30 is provided outside the mounting region of the semiconductor chip 20 so as to cover at least the wiring 14. In the example shown in FIGS. 1 and 2A, the protective film 3
0 is provided outside the mounting region of the semiconductor chip 20 so as to cover the wiring substrate 10 (the region of the wiring 14 and the region between the adjacent wirings 14). In that case, the protective film 3
0 is provided in a region between adjacent wirings 14 (exposed region of the base substrate 12) so as to avoid the end of the mounting region of the semiconductor chip 20. According to this, since the patterning region of the protective film 30 is small, the protective film 30 can be easily provided. For example, as illustrated, the protective film 3
0 may be provided near the mounting region of the semiconductor chip 20 so as to expose a region between adjacent wirings 14. By doing so, the semiconductor chip 20 and the wiring board 1
Since the ventilation between 0 and 0 can be improved, for example, the resin can be easily flowed, as described later.

【0045】保護膜30は、半導体チップ20の搭載領
域の内側では、いずれか1つ又は複数(図2(A)では
全て)の配線14上で、半導体チップ20の搭載領域の
端部に至るように設けられている。言い換えると、保護
膜30は、配線基板10に半導体チップ20が搭載され
たときに、半導体チップ20の端部と配線14との間に
入り込むように設けられる。さらに言い換えると、保護
膜30は、半導体チップ20の端部と配線14との間に
おいてスペーサの機能を有する。
The protective film 30 reaches the end of the mounting area of the semiconductor chip 20 on any one or a plurality (all in FIG. 2A) of the wirings 14 inside the mounting area of the semiconductor chip 20. Is provided. In other words, the protective film 30 is provided so as to enter between the end portion of the semiconductor chip 20 and the wiring 14 when the semiconductor chip 20 is mounted on the wiring board 10. In other words, the protective film 30 has a function of a spacer between the end of the semiconductor chip 20 and the wiring 14.

【0046】保護膜30のスペーサ部32は、配線14
と電極22との電気的な接続を妨げないように、少なく
とも接続部16を避けるように設けられる。保護膜30
のスペーサ部32は、配線14上に、配線14の幅とほ
ぼ同じ幅(誤差の範囲を含む)で形成されてもよい。そ
の場合、保護膜30のスペーサ部32は、配線14の上
端部に設けられてもよく(図4(A)参照)、あるいは
上端部及び側端部を覆うように設けられてもよい。
The spacer portion 32 of the protective film 30 is formed by the wiring 14
It is provided so as to avoid at least the connecting portion 16 so as not to interfere with the electrical connection between the electrode 22 and the electrode 22. Protective film 30
The spacer portion 32 may be formed on the wiring 14 with a width substantially the same as the width of the wiring 14 (including an error range). In that case, the spacer portion 32 of the protective film 30 may be provided on the upper end portion of the wiring 14 (see FIG. 4A), or may be provided so as to cover the upper end portion and the side end portion.

【0047】あるいは、図2(B)に示すように、保護
膜40は、半導体チップ20の搭載領域の外側におい
て、配線14のパターンとほぼ同じパターンを有するよ
うに配線14上に設けられてもよい。言い換えれば、半
導体チップ20の搭載領域の外側において、配線14同
士の間には、ベース基板12が保護膜40から露出して
いる。これによれば、保護膜40を設ける領域が少なく
て済むので、材料費を削減することができる。保護膜4
0は、配線14上に、配線14の幅とほぼ同じ幅(誤差
の範囲を含む)で形成されてもよい。また、保護膜40
は、配線14の上端部に設けられてもよく、あるいは上
端部及び側端部を覆うように設けられてもよい。そし
て、保護膜40は、半導体チップ20の搭載領域の外側
から内側に延長されて、配線14上で、半導体チップ2
0の搭載領域の端部に至るように設けられている。言い
換えると、保護膜40は、配線基板10に半導体チップ
20が搭載されたときに、半導体チップ20の端部と配
線14との間に入り込むように設けられる。保護膜40
のスペーサ部42は、配線14と電極22との電気的な
接続を妨げないように、少なくとも接続部16を避ける
ように設けられる。
Alternatively, as shown in FIG. 2B, the protective film 40 may be provided on the wiring 14 outside the mounting region of the semiconductor chip 20 so as to have a pattern substantially the same as the pattern of the wiring 14. Good. In other words, the base substrate 12 is exposed from the protective film 40 between the wirings 14 outside the mounting region of the semiconductor chip 20. According to this, the area in which the protective film 40 is provided can be reduced, so that the material cost can be reduced. Protective film 4
The 0 may be formed on the wiring 14 with a width (including an error range) substantially the same as the width of the wiring 14. In addition, the protective film 40
May be provided on the upper end of the wiring 14, or may be provided so as to cover the upper end and the side end. Then, the protective film 40 extends from the outer side to the inner side of the mounting area of the semiconductor chip 20, and on the wiring 14, the semiconductor film 2 is formed.
It is provided so as to reach the end of the mounting area of 0. In other words, the protective film 40 is provided so as to enter between the end portion of the semiconductor chip 20 and the wiring 14 when the semiconductor chip 20 is mounted on the wiring board 10. Protective film 40
The spacer portion 42 is provided so as to avoid at least the connection portion 16 so as not to hinder the electrical connection between the wiring 14 and the electrode 22.

【0048】図3は、図2(A)のIII−III線断面図で
あり、図4(A)は、図2(A)のIVA−IVA線断面図
である。図4(B)は、変形例を示す図である。なお、
図3〜図4(B)では、配線基板に半導体チップが搭載
されている。
FIG. 3 is a sectional view taken along the line III-III of FIG. 2A, and FIG. 4A is a sectional view taken along the line IVA-IVA of FIG. 2A. FIG. 4B is a diagram showing a modified example. In addition,
In FIGS. 3 to 4B, a semiconductor chip is mounted on the wiring board.

【0049】図3及び図4(A)に示すように、保護膜
30の半導体チップ20の端部と配線14との間にスペ
ーサ部32は、半導体チップ20の端部に密着してもよ
い。すなわち、保護膜30は、配線基板10上に、半導
体チップ20の端部と配線14との隙間を埋めるように
高く設けられてもよい。
As shown in FIGS. 3 and 4A, the spacer 32 between the end of the semiconductor chip 20 of the protective film 30 and the wiring 14 may be closely attached to the end of the semiconductor chip 20. . That is, the protective film 30 may be provided high on the wiring board 10 so as to fill the gap between the end portion of the semiconductor chip 20 and the wiring 14.

【0050】これによれば、半導体チップ20と配線1
4との間には、保護膜30が両者に密着して設けられ
る。そのため、半導体チップ20の端部と、配線基板1
0の配線14との接触を確実に防止することができる。
According to this, the semiconductor chip 20 and the wiring 1
4, a protective film 30 is provided in close contact with both. Therefore, the end portion of the semiconductor chip 20 and the wiring board 1
It is possible to reliably prevent the contact with the wiring 14 of 0.

【0051】あるいは、図4(B)に示すように、保護
膜の半導体チップ20の端部と配線14との間にスペー
サ部52は、半導体チップ20の端部に非接触となるよ
うに設けられてもよい。すなわち、保護膜30は、配線
基板10上に、半導体チップ20の端部に至らないよう
に低く設けられてもよい。
Alternatively, as shown in FIG. 4B, the spacer portion 52 is provided between the end of the semiconductor chip 20 of the protective film and the wiring 14 so as not to contact the end of the semiconductor chip 20. You may be asked. That is, the protective film 30 may be provided on the wiring board 10 so as not to reach the end of the semiconductor chip 20.

【0052】これによれば、保護膜30は、半導体チッ
プ20に接触しにくくなるので、半導体チップ20の熱
(例えば実装時又は動作時の熱)によって、保護膜30
が溶けるのを防止することができる。すなわち、保護膜
30として、比較的、耐熱性の低い材料を使用でき、設
計自由度が広がる。
According to this, since the protective film 30 is less likely to come into contact with the semiconductor chip 20, the protective film 30 is heated by the heat of the semiconductor chip 20 (for example, heat during mounting or operation).
Can be prevented from melting. That is, as the protective film 30, a material having relatively low heat resistance can be used, and the degree of freedom in design is widened.

【0053】本実施の形態に係る配線基板によれば、半
導体チップ20が配線基板10に搭載された場合、半導
体チップ20の端部と配線基板10の配線14との間に
は保護膜30が介在する。これによって、半導体チップ
20の端部と、配線基板10の配線14との接触を防止
することができる。したがって、電気的な接続信頼性の
高い配線基板10を提供することができる。
According to the wiring board of this embodiment, when the semiconductor chip 20 is mounted on the wiring board 10, the protective film 30 is provided between the end of the semiconductor chip 20 and the wiring 14 of the wiring board 10. Intervene. As a result, contact between the end portion of the semiconductor chip 20 and the wiring 14 of the wiring board 10 can be prevented. Therefore, the wiring board 10 having high electrical connection reliability can be provided.

【0054】(半導体装置)図5(A)は本実施の形態
に係る半導体装置を示す図であり、図5(B)は変形例
を示す図である。半導体装置は、上述した配線基板10
と、電極22を有する半導体チップ20と、を含む。
(Semiconductor Device) FIG. 5A is a diagram showing a semiconductor device according to the present embodiment, and FIG. 5B is a diagram showing a modified example. The semiconductor device is the wiring board 10 described above.
And a semiconductor chip 20 having electrodes 22.

【0055】半導体チップ20は、上述したように複数
の電極22を有する。電極22は、回路素子の形成され
た面に形成されることが多い。電極22は、パッド(例
えばアルミパッド又は銅パッド)を含む。あるいは、パ
ッドにバンプ(例えば金バンプ)が形成される場合は、
電極22はパッド及びバンプを含む。
The semiconductor chip 20 has the plurality of electrodes 22 as described above. The electrode 22 is often formed on the surface on which the circuit element is formed. The electrode 22 includes a pad (for example, an aluminum pad or a copper pad). Alternatively, if bumps (eg gold bumps) are formed on the pad,
The electrodes 22 include pads and bumps.

【0056】半導体チップ20は、電極22を有する面
の側に配線基板10が配置されるように実装される。す
なわち、半導体チップ20は、配線基板10にフェース
ダウン実装される。そして、電極22と配線14の接続
部16とが電気的に接続される。
The semiconductor chip 20 is mounted so that the wiring board 10 is arranged on the side having the electrodes 22. That is, the semiconductor chip 20 is mounted face down on the wiring board 10. Then, the electrode 22 and the connecting portion 16 of the wiring 14 are electrically connected.

【0057】両者の電気的な接続は、金属接合によって
達成されてもよい。その場合、熱のみ、超音波振動の
み、あるいは超音波振動及び熱などを印加して両者を接
合してもよい。接合されると、電極22及び配線14の
接続部16を構成する材料が拡散して金属接合が形成さ
れる。例えば、両者を熱圧着して、Au−Au接合を達
成してもよい。また、配線14の接続部16に共晶が作
られるような金属メッキが施されていると、金属接合が
達成されやすくて好ましい。例えば、接続部16にスズ
メッキを施して、Sn−Auの共晶合金を形成してもよ
い。なお、金属接合として、ハンダ接合を行ってもよ
い。
The electrical connection between the two may be achieved by metal bonding. In that case, only heat, only ultrasonic vibration, or ultrasonic vibration and heat may be applied to bond the both. When bonded, the material forming the electrode 22 and the connecting portion 16 of the wiring 14 diffuses to form a metal bond. For example, they may be thermocompression bonded to achieve Au-Au bonding. Further, it is preferable that the connection portion 16 of the wiring 14 is plated with a metal so as to form a eutectic, because metal bonding can be easily achieved. For example, the connection portion 16 may be plated with tin to form a Sn-Au eutectic alloy. In addition, you may perform solder joining as metal joining.

【0058】半導体チップ20と配線基板10との間に
樹脂60が設けられてもよい。樹脂60は、例えばエポ
キシ系の材料からなるものであってもよい。半導体チッ
プ20が配線基板10にフェースダウン実装される場
合、樹脂60はアンダーフィル材と呼ばれる。樹脂60
は、保護膜30と同一材料であってもよく、異なる材料
であってもよい。図5(A)に示すように、樹脂60
は、半導体チップ20の電極22の形成された面を覆っ
てもよく、半導体チップ20の側部に至るように設けら
れてもよい。
A resin 60 may be provided between the semiconductor chip 20 and the wiring board 10. The resin 60 may be made of, for example, an epoxy material. When the semiconductor chip 20 is mounted face down on the wiring board 10, the resin 60 is called an underfill material. Resin 60
May be the same material as the protective film 30 or may be a different material. As shown in FIG. 5A, the resin 60
May cover the surface of the semiconductor chip 20 on which the electrodes 22 are formed, or may be provided so as to reach the side portion of the semiconductor chip 20.

【0059】樹脂60は、半導体チップ20を実装した
後に、半導体チップ20と配線基板10との間に注入し
てもよい。例えば、矩形である半導体チップ20の対向
する2辺に電極22が形成される場合、電極22の形成
されない他の2辺の側から樹脂60を注入してもよい。
その場合、電極22の形成される側において、半導体チ
ップ20の端部と、隣同士の配線14の間の領域と、の
間には保護膜30が設けられていないので、半導体チッ
プ20と配線基板10との間の通気を良くすることがで
きる。したがって、樹脂60の流れが妨げられず、ボイ
ドなどの発生を防止することができる。
The resin 60 may be injected between the semiconductor chip 20 and the wiring board 10 after the semiconductor chip 20 is mounted. For example, when the electrodes 22 are formed on two opposite sides of the rectangular semiconductor chip 20, the resin 60 may be injected from the other two sides where the electrodes 22 are not formed.
In that case, since the protective film 30 is not provided between the end portion of the semiconductor chip 20 and the region between the adjacent wirings 14 on the side where the electrodes 22 are formed, the semiconductor chip 20 and the wirings are not provided. Ventilation with the substrate 10 can be improved. Therefore, the flow of the resin 60 is not obstructed, and the occurrence of voids can be prevented.

【0060】図5(B)に示すように、半導体チップ2
0と配線基板10との間に異方性導電材料62が設けら
れてもよい。異方性導電材料62は、接着剤(バイン
ダ)に導電粒子62が含有されたもので、分散剤が添加
される場合もある。異方性導電材料62の接着剤とし
て、熱硬化性の接着剤が使用されることが多い。異方性
導電材料62は、電極22と配線14の接続部16との
間で導電粒子64が押し潰されることによって、両者の
電気的な接続が達成される。
As shown in FIG. 5B, the semiconductor chip 2
An anisotropic conductive material 62 may be provided between 0 and the wiring board 10. The anisotropic conductive material 62 is one in which conductive particles 62 are contained in an adhesive (binder), and a dispersant may be added in some cases. A thermosetting adhesive is often used as the adhesive for the anisotropic conductive material 62. In the anisotropic conductive material 62, the conductive particles 64 are crushed between the electrode 22 and the connection portion 16 of the wiring 14 to achieve electrical connection between the two.

【0061】これによれば、半導体チップ20の端部と
配線14との間に導電粒子64が介在した場合でも、保
護膜50(スペーサ部52)によって両者が電気的に導
通するのを防止することができる。
According to this, even when the conductive particles 64 are interposed between the end portion of the semiconductor chip 20 and the wiring 14, the protective film 50 (the spacer portion 52) prevents the conductive particles 64 from electrically connecting to each other. be able to.

【0062】上述では、配線基板10の一方の面に半導
体チップ20が実装された例を示したが、本発明は、配
線基板10の両面に半導体チップ20が実装された形態
も含む。その場合、配線基板10の両面に上述の保護膜
が形成されてもよい。
Although the example in which the semiconductor chip 20 is mounted on one surface of the wiring board 10 has been described above, the present invention also includes a mode in which the semiconductor chip 20 is mounted on both surfaces of the wiring board 10. In that case, the above-mentioned protective films may be formed on both surfaces of the wiring board 10.

【0063】本実施の形態に係る半導体装置の効果は既
に説明した通りである。
The effects of the semiconductor device according to the present embodiment are as described above.

【0064】(配線基板の製造方法)図6〜図9は、本
実施の形態に係る配線基板の製造方法を示す図である。
本実施の形態では、ベース基板12に配線14を形成
し、保護膜30を設ける。
(Method of Manufacturing Wiring Board) FIGS. 6 to 9 are views showing a method of manufacturing the wiring board according to the present embodiment.
In the present embodiment, the wiring 14 is formed on the base substrate 12 and the protective film 30 is provided.

【0065】リール・トゥ・リール搬送の方式を適用し
て、配線基板を製造してもよい。その場合、ベース基板
12は可撓性基板(テープ)である。そして、ベース基
板12は、長尺状をなし、複数の半導体チップ20の搭
載領域を有する。また、ベース基板12の端部に複数の
スプロケットホール(図示しない)が形成され、スプロ
ケットホールにスプロケット(図示しない)をはめ合わ
せて、リール・トゥ・リール搬送が可能になっている。
これによれば、製造工程を流れ作業で行えるので、生産
効率が向上し、製造コストを削減することができる。
The wiring board may be manufactured by applying the reel-to-reel transfer method. In that case, the base substrate 12 is a flexible substrate (tape). The base substrate 12 has an elongated shape and has a mounting region for mounting the plurality of semiconductor chips 20. Further, a plurality of sprocket holes (not shown) are formed at the end of the base substrate 12, and a sprocket (not shown) is fitted in the sprocket holes to enable reel-to-reel transfer.
According to this, since the manufacturing process can be performed by a flow work, the production efficiency can be improved and the manufacturing cost can be reduced.

【0066】配線14は、ベース基板12の一方の面に
形成してもよく、両面に形成してもよい。配線14は、
接着材料を介してベース基板12に貼り付けられて、3
層基板を構成してもよい。その場合、フォトリソグラフ
ィを適用した後にエッチングして配線14を形成しても
よい(第3例参照)。あるいは、配線14を、接着剤な
しでベース基板12に形成して2層基板を構成してもよ
い。例えば、スパッタリング等によって配線14を形成
してもよいし、無電解メッキで配線14を形成するアデ
ィティブ法を適用してもよい。
The wiring 14 may be formed on one surface or both surfaces of the base substrate 12. The wiring 14 is
3 is attached to the base substrate 12 via an adhesive material.
You may comprise a layered substrate. In that case, the wiring 14 may be formed by etching after applying photolithography (see the third example). Alternatively, the wiring 14 may be formed on the base substrate 12 without an adhesive to form a two-layer substrate. For example, the wiring 14 may be formed by sputtering or the additive method of forming the wiring 14 by electroless plating may be applied.

【0067】保護膜30は、所定の形状にパターニング
する。以下に、保護膜30の形成方法の例を示す。
The protective film 30 is patterned into a predetermined shape. Below, the example of the formation method of the protective film 30 is shown.

【0068】(第1例)図6に示すように、保護膜30
を印刷法によってパターニングしてもよい。これによっ
て、例えば、既存の製造装置を使用して、簡単に保護膜
30を形成することができる。
(First Example) As shown in FIG. 6, a protective film 30 is formed.
May be patterned by a printing method. Thereby, for example, the protective film 30 can be easily formed by using the existing manufacturing apparatus.

【0069】配線の形成工程が終了したベース基板12
に、マスク100を位置合わせする。詳しくは、マスク
100によって、最終製品においてベース基板12の保
護膜30から露出させたい部分を覆う。すなわち、保護
膜30を設けたい部分を開口させる。次に、保護膜30
の材料102を、ペースト状にしてベース基板12の全
面(配線14の領域も含む)に設ける。そして、スキー
ジ104を使用して、材料102をマスク100の開口
部に充填する。その場合、材料102は、マスク100
の高さで平らに充填される。その後に、マスク100を
取り除くことによって、保護膜30をパターニングする
ことができる。
Base substrate 12 on which the wiring forming process is completed
Then, the mask 100 is aligned. Specifically, the mask 100 covers the portion of the final product to be exposed from the protective film 30 of the base substrate 12. That is, the portion where the protective film 30 is to be provided is opened. Next, the protective film 30
The material 102 is formed into a paste and provided on the entire surface of the base substrate 12 (including the region of the wiring 14). Then, the squeegee 104 is used to fill the material 102 into the opening of the mask 100. In that case, the material 102 is the mask 100.
Filled flat at a height of. After that, by removing the mask 100, the protective film 30 can be patterned.

【0070】(第2例)図7(A)及び図7(B)に示
すように、保護膜30をフォトリソグラフィによってパ
ターニングしてもよい。
(Second Example) As shown in FIGS. 7A and 7B, the protective film 30 may be patterned by photolithography.

【0071】配線の形成工程が終了したベース基板12
に、保護膜30の材料102を設ける。ここで、材料1
02は、感光性を有する。その場合、材料102は、感
光部が溶剤に可溶性となるポジ型であってもよく、ある
いは感光部が溶剤に不溶性となるネガ型のいずれであっ
てもよい。材料102は、ベース基板12の配線14の
形成された面の全面に設ける。材料102を、スピンコ
ート法、ディッピング法又は電着法などで設けてもよ
い。
Base substrate 12 on which the wiring forming process is completed
Then, the material 102 of the protective film 30 is provided. Where material 1
02 has photosensitivity. In that case, the material 102 may be either a positive type in which the photosensitive portion is soluble in the solvent or a negative type in which the photosensitive portion is insoluble in the solvent. The material 102 is provided on the entire surface of the base substrate 12 on which the wiring 14 is formed. The material 102 may be provided by a spin coating method, a dipping method, an electrodeposition method, or the like.

【0072】次に、マスク106を配置して光エネルギ
ー108を照射する。すなわち、材料102を露光す
る。マスク106の形状は、パターニング形状によって
決まり、材料102がポジ型であるかネガ型であるかに
よって反転形状となる。図示する例では、材料102は
ポジ型であり、マスク106を保護膜30を設けたい部
分を覆って設ける。露光後、材料102を現像すること
によって、図7(B)に示すように保護膜30をパター
ニングすることができる。なお、材料102は、製造工
程のいずれかにおいて、ベークすることが好ましい。
Next, the mask 106 is arranged and the light energy 108 is irradiated. That is, the material 102 is exposed. The shape of the mask 106 is determined by the patterning shape and has an inverted shape depending on whether the material 102 is a positive type or a negative type. In the illustrated example, the material 102 is a positive type, and the mask 106 is provided so as to cover the portion where the protective film 30 is to be provided. After the exposure, by developing the material 102, the protective film 30 can be patterned as shown in FIG. Note that the material 102 is preferably baked in any of the manufacturing steps.

【0073】(第3例)図8(A)〜図8(D)に示す
ように、配線の形成工程で、材料102をエチングのレ
ジスト材として使用し、配線14を形成した後に残る材
料102を使用して保護膜30をパターニングしてもよ
い。材料102のパターニングは、フォトリソグラフィ
を適用することができ、第2例で説明した内容を適用し
てもよい。
(Third Example) As shown in FIGS. 8 (A) to 8 (D), the material 102 is used as a resist material for etching in the step of forming the wiring, and the material 102 remaining after the wiring 14 is formed. The protective film 30 may be patterned by using. For patterning the material 102, photolithography can be applied, and the contents described in the second example may be applied.

【0074】図8(A)に示すように、ベース基板12
に配線14の材料となる導電部材110を設ける。導電
部材110は、配線14が形成される範囲を含むよう
に、ベース基板12に接着材料(図示しない)を介して
接着される。材料102は、導電部材110の全面に設
ける。
As shown in FIG. 8A, the base substrate 12
A conductive member 110 which is a material of the wiring 14 is provided on the substrate. The conductive member 110 is bonded to the base substrate 12 via an adhesive material (not shown) so as to include the area where the wiring 14 is formed. The material 102 is provided on the entire surface of the conductive member 110.

【0075】図8(B)に示すように、材料102を露
光及び現像する。材料102は、後のエッチング工程
で、エッチングしない部分を覆って、レジスト材として
使用される。
As shown in FIG. 8B, the material 102 is exposed and developed. The material 102 is used as a resist material by covering a portion which is not etched in a later etching step.

【0076】図8(C)に示すように、導電部材110
における材料102から露出する部分を、エッチングし
て除去する。その場合、ドライエッチング又はウェット
エッチングのいずれを適用してもよい。こうして、配線
14が所定のパターンに形成される。このとき、材料1
02は、配線14の接続部16を覆って設けられてい
る。
As shown in FIG. 8C, the conductive member 110
The portion exposed from the material 102 in is etched away. In that case, either dry etching or wet etching may be applied. In this way, the wiring 14 is formed in a predetermined pattern. At this time, material 1
02 is provided to cover the connecting portion 16 of the wiring 14.

【0077】図8(D)に示すように、材料102のう
ち、配線14の接続部16を覆う部分を除去する。例え
ば、レーザビームを照射することによって、材料102
の一部を除去してもよい。こうして、保護膜30をパタ
ーニングすることができる。なお、製造工程のいずれか
において、材料102をベークすることが好ましい。
As shown in FIG. 8D, the portion of the material 102 that covers the connection portion 16 of the wiring 14 is removed. For example, by irradiating with a laser beam, the material 102
May be partially removed. In this way, the protective film 30 can be patterned. Note that the material 102 is preferably baked in any of the manufacturing steps.

【0078】これによれば、配線14を形成するための
材料102を使用して保護膜30を設けるので、工程が
簡単になり、大幅にコストを削減することができる。
According to this, since the protective film 30 is provided by using the material 102 for forming the wiring 14, the process is simplified and the cost can be significantly reduced.

【0079】(第4例)図9に示すように、保護膜を電
着法によってパターニングしてもよい。
(Fourth Example) As shown in FIG. 9, the protective film may be patterned by an electrodeposition method.

【0080】配線の形成工程が終了したベース基板12
を、浴槽112の浴114に浸す。浴114は、溶媒中
に保護膜の材料が分散されている。浴114には、陽極
電極116が配置されている。陽極電極116は、ベー
ス基板12の配線の形成された面の側に配置される。そ
して、浴114中にベース基板12を送り出し、配線を
陽極電極116よりも低い電圧、例えばGNDの陰極に
接続する。これによって、陽極電極116と、ベース基
板12の配線と、の間に電流が流れる。こうして、電流
が流れる配線に、保護膜の材料を設けることができる。
このとき、保護膜の材料によって、配線の接続部も覆わ
れるので、その後の工程で、材料のうち配線の接続部を
覆う部分を除去する。例えば、レーザビームを照射する
ことによって、材料の一部を除去してもよい。
Base substrate 12 on which the wiring forming process is completed
Is immersed in the bath 114 of the bath 112. In the bath 114, the material of the protective film is dispersed in the solvent. An anode electrode 116 is arranged in the bath 114. The anode electrode 116 is arranged on the side of the surface of the base substrate 12 on which the wiring is formed. Then, the base substrate 12 is sent into the bath 114, and the wiring is connected to a voltage lower than that of the anode electrode 116, for example, a cathode of GND. As a result, a current flows between the anode electrode 116 and the wiring of the base substrate 12. Thus, the material of the protective film can be provided on the wiring through which the current flows.
At this time, since the wiring connecting portion is also covered with the material of the protective film, a portion of the material covering the wiring connecting portion is removed in a subsequent step. For example, part of the material may be removed by irradiation with a laser beam.

【0081】図9に示すように、ベース基板12が長尺
状のテープであれば、リール・トゥ・リール搬送を適用
することができる。その場合、ベース基板12には、各
配線パターン(独立した複数の配線)と電気的に接続さ
れたリードが形成され、該リードが陰極に接続される。
As shown in FIG. 9, if the base substrate 12 is a long tape, reel-to-reel transfer can be applied. In that case, a lead electrically connected to each wiring pattern (a plurality of independent wirings) is formed on the base substrate 12, and the lead is connected to the cathode.

【0082】これによれば、ベース基板12に設けた保
護膜の材料のうち、除去する部分が少なくて済むので、
製造コストを削減することができる。
According to this, since the portion of the material of the protective film provided on the base substrate 12 to be removed is small,
Manufacturing costs can be reduced.

【0083】(第5例)図10に示すように、保護膜を
インクジェット方式によってパターニングしてもよい。
(Fifth Example) As shown in FIG. 10, the protective film may be patterned by an ink jet method.

【0084】配線の形成工程が終了したベース基板12
に、インクジェットヘッド118のノズル120から材
料102を吐出する。詳しくは、インクジェットヘッド
118は、静電気力を利用してノズル120からペース
ト状の材料102を吐出させる。インクジェット方式に
よれば、インクジェットプリンタ用に実用化された技術
を応用することで、高速かつインクを無駄なく経済的に
充填するとが可能である。図10に示すインクジェット
ヘッド118は、例えばインクジェットプリンタ用に実
用化されたもので、圧電素子を用いたピエゾジェットタ
イプ、あるいはエネルギー発生素子として電気熱変換体
を用いたバブルジェット(登録商標)タイプ等が使用可
能である。これによって、保護膜となる材料102の吐
出面積及び吐出パターンを自由に設定することが可能と
なる。
Base substrate 12 on which the wiring forming process is completed
Then, the material 102 is discharged from the nozzle 120 of the inkjet head 118. More specifically, the inkjet head 118 uses the electrostatic force to eject the paste-like material 102 from the nozzle 120. According to the inkjet method, it is possible to fill the ink at high speed and economically without waste by applying the technology put to practical use for the inkjet printer. The inkjet head 118 shown in FIG. 10 has been put into practical use for an inkjet printer, for example, and is a piezo jet type using a piezoelectric element, or a bubble jet (registered trademark) type using an electrothermal converter as an energy generating element. Can be used. This makes it possible to freely set the ejection area and ejection pattern of the material 102 to be the protective film.

【0085】これによれば、ベース基板12の必要な部
分に保護膜を設けることができるので、保護膜の材料を
無駄にせずに済む。そのため、製造コストを削減するこ
とができる。
According to this, the protective film can be provided on a necessary portion of the base substrate 12, so that the material of the protective film is not wasted. Therefore, the manufacturing cost can be reduced.

【0086】なお、図10に示すように、ベース基板1
2が長尺状のテープであれば、リール・トゥ・リール搬
送を適用することができる。
As shown in FIG. 10, the base substrate 1
If 2 is a long tape, reel-to-reel transport can be applied.

【0087】(半導体装置の製造方法)本実施の形態に
係る半導体装置の製造方法は、上述の配線基板の製造方
法を含み、配線基板に半導体チップを搭載する。配線基
板には、1つ又は複数の半導体チップを搭載する。詳細
は、上述した通りである。
(Method for Manufacturing Semiconductor Device) The method for manufacturing a semiconductor device according to the present embodiment includes the method for manufacturing a wiring board described above, and a semiconductor chip is mounted on the wiring board. One or more semiconductor chips are mounted on the wiring board. The details are as described above.

【0088】(回路基板及び電子機器)図11は、本実
施の形態に係る回路基板を示す図である。回路基板10
00には、上述した配線基板又は半導体装置(図11で
は半導体装置)が電気的に接続されている。回路基板1
000は、電気光学装置であってもよい。電気光学装置
は、例えば、液晶装置、プラズマディスプレイ装置、エ
レクトロルミネセンスディスプレイ装置などであって、
電気光学物質(液晶・放電ガス・発光材料など)を有す
る。なお、図示するように、半導体装置の配線基板10
は、例えば回路基板1000の端部の回りに配線基板1
0を屈曲させてもよい。
(Circuit Board and Electronic Equipment) FIG. 11 is a diagram showing a circuit board according to the present embodiment. Circuit board 10
The wiring board or the semiconductor device (semiconductor device in FIG. 11) described above is electrically connected to 00. Circuit board 1
000 may be an electro-optical device. The electro-optical device is, for example, a liquid crystal device, a plasma display device, an electroluminescence display device,
It has an electro-optical material (liquid crystal, discharge gas, luminescent material, etc.). As illustrated, the wiring board 10 of the semiconductor device
Is the wiring board 1 around the edge of the circuit board 1000, for example.
You may bend 0.

【0089】本実施の形態に係る電子機器として、図1
2にはノート型パーソナルコンピュータ1100、図1
3には携帯電話1200が示されている。これらの電子
機器は、上述した配線基板又は半導体装置を有する。
FIG. 1 shows an electronic apparatus according to this embodiment.
2 is a notebook personal computer 1100, FIG.
A mobile phone 1200 is shown at 3. These electronic devices include the wiring board or the semiconductor device described above.

【0090】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
The present invention is not limited to the above-described embodiment, but various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations having the same function, method and result, or configurations having the same purpose and result). Further, the invention includes configurations in which non-essential parts of the configurations described in the embodiments are replaced. Further, the present invention includes a configuration having the same effects as the configurations described in the embodiments or a configuration capable of achieving the same object. Further, the invention includes configurations in which known techniques are added to the configurations described in the embodiments.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本実施の形態に係る配線基板を示す図
である。
FIG. 1 is a diagram showing a wiring board according to the present embodiment.

【図2】図2は、本実施の形態に係る配線基板を示す図
である。
FIG. 2 is a diagram showing a wiring board according to the present embodiment.

【図3】図3は、本実施の形態に係る半導体装置を示す
図である。
FIG. 3 is a diagram showing a semiconductor device according to the present embodiment.

【図4】図4(A)及び図4(B)は、本実施の形態に
係る半導体装置を示す図である。
FIG. 4A and FIG. 4B are views showing a semiconductor device according to this embodiment.

【図5】図5(A)及び図5(B)は、本実施の形態に
係る半導体装置を示す図である。
5A and 5B are diagrams illustrating a semiconductor device according to this embodiment.

【図6】図6は、本実施の形態の第1例に係る配線基板
の製造方法を示す図である。
FIG. 6 is a diagram showing a method of manufacturing a wiring board according to a first example of the present embodiment.

【図7】図7(A)及び図7(B)は、本実施の形態の
第2例に係る配線基板の製造方法を示す図である。
7A and 7B are diagrams showing a method for manufacturing a wiring board according to a second example of the present embodiment.

【図8】図8(A)〜図8(D)は、本実施の形態の第
3例に係る配線基板の製造方法を示す図である。
8A to 8D are diagrams showing a method for manufacturing a wiring board according to a third example of the present embodiment.

【図9】図9は、本実施の形態の第4例に係る配線基板
の製造方法を示す図である。
FIG. 9 is a diagram showing a method of manufacturing a wiring board according to a fourth example of the present embodiment.

【図10】図10は、本実施の形態の第5例に係る配線
基板の製造方法を示す図である。
FIG. 10 is a diagram showing a method of manufacturing a wiring board according to a fifth example of the present embodiment.

【図11】図11は、本実施の形態に係る回路基板を示
す図である。
FIG. 11 is a diagram showing a circuit board according to the present embodiment.

【図12】図12は、本実施の形態に係る電子機器を示
す図である。
FIG. 12 is a diagram showing an electronic device according to the present embodiment.

【図13】図13は、本実施の形態に係る電子機器を示
す図である。
FIG. 13 is a diagram showing an electronic device according to the present embodiment.

【符号の説明】[Explanation of symbols]

10 配線基板 12 ベース基板 14 配線 16 接続部 20 半導体チップ 22 電極 30 保護膜 40 保護膜 50 保護膜 60 樹脂 62 異方性導電材料 64 導電粒子 10 wiring board 12 Base substrate 14 wiring 16 Connection 20 semiconductor chips 22 electrodes 30 protective film 40 Protective film 50 Protective film 60 resin 62 Anisotropic conductive material 64 conductive particles

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/32 H01L 23/12 F Fターム(参考) 5E314 AA27 BB06 CC06 FF02 FF03 FF05 FF06 GG03 GG26 5E319 AA03 AB05 AC02 AC03 AC04 BB16 BB20 CC22 CC70 GG20 5E336 AA04 BB12 BB15 BB18 CC34 CC55 DD22 EE01 EE05 EE08 GG12 5F044 MM48 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/32 H01L 23/12 FF term (reference) 5E314 AA27 BB06 CC06 FF02 FF03 FF05 FF06 GG03 GG26 5E319 AA03 AB05 AC02 AC03 AC04 BB16 BB20 CC22 CC70 GG20 5E336 AA04 BB12 BB15 BB18 CC34 CC55 DD22 EE01 EE05 EE08 GG12 5F044 MM48

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの搭載領域を有するベース
基板と、 前記ベース基板に前記搭載領域に至るように形成された
複数の配線と、 前記配線上で前記搭載領域の端部に至るように設けら
れ、かつ、隣同士の前記配線の間の領域で前記搭載領域
の端部を避けて設けられた保護膜と、 を含む配線基板。
1. A base substrate having a semiconductor chip mounting region, a plurality of wirings formed on the base substrate to reach the mounting region, and provided on the wiring so as to reach an end of the mounting region. And a protective film provided in a region between the wirings adjacent to each other so as to avoid an end portion of the mounting region.
【請求項2】 請求項1記載の配線基板において、 前記保護膜は、前記ベース基板の前記搭載領域の外側
で、前記配線のパターンとほぼ同じパターンを有するよ
うに前記配線上に設けられてなる配線基板。
2. The wiring board according to claim 1, wherein the protective film is provided on the wiring so as to have a pattern substantially the same as the pattern of the wiring outside the mounting region of the base substrate. Wiring board.
【請求項3】 請求項1記載の配線基板において、 前記保護膜は、前記ベース基板の前記搭載領域の外側
で、前記配線及び隣同士の前記配線の間の領域を覆うよ
うに設けられてなる配線基板。
3. The wiring board according to claim 1, wherein the protective film is provided outside the mounting region of the base substrate so as to cover the wiring and a region between adjacent wirings. Wiring board.
【請求項4】 電極を有する半導体チップと、 前記半導体チップの前記電極を有する面の側に配置さ
れ、前記電極と電気的に接続された複数の配線が形成さ
れたベース基板と、 前記半導体チップの端部と前記配線との間に入り込んで
設けられ、かつ、前記半導体チップの端部と隣同士の前
記配線の間の領域との間を避けるように設けられた保護
膜と、 を含む半導体装置。
4. A semiconductor chip having an electrode, a base substrate formed on a side of the surface of the semiconductor chip having the electrode and having a plurality of wirings electrically connected to the electrode, the semiconductor chip A protective film that is provided between the end of the semiconductor chip and the wiring, and that is provided so as to avoid the space between the end of the semiconductor chip and a region between the adjacent wirings. apparatus.
【請求項5】 請求項4記載の半導体装置において、 前記保護膜は、前記配線基板の前記半導体チップの外側
で、前記配線のパターンとほぼ同じパターンを有するよ
うに前記配線上に設けられてなる半導体装置。
5. The semiconductor device according to claim 4, wherein the protective film is provided on the wiring so as to have a pattern substantially the same as the pattern of the wiring outside the semiconductor chip of the wiring substrate. Semiconductor device.
【請求項6】 請求項4記載の半導体装置において、 前記保護膜は、前記配線基板の前記半導体チップの外側
で、前記配線及び隣同士の前記配線の間の領域を覆うよ
うに設けられてなる半導体装置。
6. The semiconductor device according to claim 4, wherein the protective film is provided outside the semiconductor chip of the wiring board so as to cover the wiring and a region between adjacent wirings. Semiconductor device.
【請求項7】 請求項4から請求項6のいずれかに記載
の半導体装置において、 前記保護膜の前記入り込む部分は、前記半導体チップの
端部に密着してなる半導体装置。
7. The semiconductor device according to claim 4, wherein the part of the protective film that comes in is in close contact with an end portion of the semiconductor chip.
【請求項8】 請求項4から請求項6のいずれかに記載
の半導体装置において、 前記保護膜の前記入り込む部分は、前記半導体チップの
端部に非接触となるように設けられてなる半導体装置。
8. The semiconductor device according to claim 4, wherein the part of the protective film that enters the semiconductor film is provided so as not to contact an end of the semiconductor chip. .
【請求項9】 請求項4から請求項8のいずれかに記載
の半導体装置において、 前記半導体チップと前記配線基板との間に設けられた樹
脂をさらに含む半導体装置。
9. The semiconductor device according to claim 4, further comprising a resin provided between the semiconductor chip and the wiring board.
【請求項10】 請求項9記載の半導体装置において、 前記樹脂は、導電粒子が含有されてなる異方性導電材料
であり、 前記電極と前記配線とは、前記導電粒子によって電気的
に接続されてなる半導体装置。
10. The semiconductor device according to claim 9, wherein the resin is an anisotropic conductive material containing conductive particles, and the electrodes and the wiring are electrically connected by the conductive particles. Semiconductor device.
【請求項11】 請求項4から請求項9のいずれかに記
載の半導体装置において、 前記電極と前記配線とは、金属接合によって電気的に接
続されてなる半導体装置。
11. The semiconductor device according to claim 4, wherein the electrode and the wiring are electrically connected by metal bonding.
【請求項12】 請求項1から請求項11のいずれかに
記載の配線基板又は半導体装置が実装された回路基板。
12. A circuit board on which the wiring board or the semiconductor device according to claim 1 is mounted.
【請求項13】 請求項1から請求項11のいずれかに
記載の配線基板又は半導体装置を有する電子機器。
13. An electronic device having the wiring board or the semiconductor device according to claim 1. Description:
【請求項14】 半導体チップの搭載領域を有するベー
ス基板に、前記搭載領域に至るように複数の配線を形成
し、保護膜を設けることを含み、 前記保護膜を、前記配線上で前記搭載領域の端部に至る
ように設け、かつ、隣同士の前記配線の間の領域で前記
搭載領域の端部を避けて設ける配線基板の製造方法。
14. A base substrate having a mounting area for a semiconductor chip, wherein a plurality of wirings are formed so as to reach the mounting area, and a protective film is provided. The protective film is formed on the wiring to the mounting area. A manufacturing method of a wiring board, which is provided so as to reach an end portion of the wiring board and which is provided in a region between adjacent wirings while avoiding the end portion of the mounting area.
【請求項15】 請求項14記載の配線基板の製造方法
において、 前記保護膜を、前記ベース基板の前記搭載領域の外側
で、前記配線のパターンとほぼ同じパターンを有するよ
うに前記配線上に設ける配線基板の製造方法。
15. The method of manufacturing a wiring board according to claim 14, wherein the protective film is provided on the wiring outside the mounting region of the base substrate so as to have a pattern substantially the same as the pattern of the wiring. Wiring board manufacturing method.
【請求項16】 請求項14記載の配線基板の製造方法
において、 前記保護膜を、前記ベース基板の前記搭載領域の外側
で、前記配線及び隣同士の前記配線の間の領域を覆うよ
うに設ける配線基板の製造方法。
16. The method of manufacturing a wiring board according to claim 14, wherein the protective film is provided outside the mounting area of the base substrate so as to cover the wiring and an area between adjacent wirings. Wiring board manufacturing method.
【請求項17】 請求項14から請求項16のいずれか
に記載の配線基板の製造方法において、 前記保護膜を印刷法によって設ける配線基板の製造方
法。
17. The method of manufacturing a wiring board according to claim 14, wherein the protective film is provided by a printing method.
【請求項18】 請求項14から請求項16のいずれか
に記載の配線基板の製造方法において、 前記保護膜は、感光性の材料からなり、 前記保護膜を、前記材料を露光して一部を除去すること
によって設ける配線基板の製造方法。
18. The method of manufacturing a wiring board according to claim 14, wherein the protective film is made of a photosensitive material, and the protective film is partially exposed by exposing the material. A method of manufacturing a wiring board, which is provided by removing.
【請求項19】 請求項18記載の配線基板の製造方法
において、 前記ベース基板に導電部材を設け、前記導電部材上で前
記材料を露光して一部を除去し、前記導電部材の前記材
料から露出する部分をエッチングすることによって、前
記配線を形成し、 前記保護膜を、前記材料における前記配線の前記電極と
の電気的な接続部を覆う部分を除去することによって設
ける配線基板の製造方法。
19. The method for manufacturing a wiring board according to claim 18, wherein a conductive member is provided on the base substrate, the material is exposed on the conductive member to partially remove the material, and the conductive material is removed from the material. A method of manufacturing a wiring substrate, wherein the wiring is formed by etching an exposed portion, and the protective film is provided by removing a portion of the material that covers an electrical connection portion of the wiring with the electrode.
【請求項20】 請求項14から請求項16のいずれか
に記載の配線基板の製造方法において、 前記保護膜を電着法によって設ける配線基板の製造方
法。
20. The method of manufacturing a wiring board according to claim 14, wherein the protective film is provided by an electrodeposition method.
【請求項21】 請求項14から請求項16のいずれか
に記載の配線基板の製造方法において、 前記保護膜をインクジェット方式によって設ける配線基
板の製造方法。
21. The method of manufacturing a wiring board according to claim 14, wherein the protective film is provided by an inkjet method.
【請求項22】 請求項14から請求項21のいずれか
に記載の配線基板の製造方法を含み、前記搭載領域に前
記半導体チップを搭載することをさらに含む半導体装置
の製造方法。
22. A method of manufacturing a semiconductor device, comprising the method of manufacturing a wiring board according to claim 14, further comprising mounting the semiconductor chip in the mounting region.
JP2001400236A 2001-12-28 2001-12-28 Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument Withdrawn JP2003197812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001400236A JP2003197812A (en) 2001-12-28 2001-12-28 Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400236A JP2003197812A (en) 2001-12-28 2001-12-28 Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument

Publications (1)

Publication Number Publication Date
JP2003197812A true JP2003197812A (en) 2003-07-11

Family

ID=27604924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400236A Withdrawn JP2003197812A (en) 2001-12-28 2001-12-28 Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument

Country Status (1)

Country Link
JP (1) JP2003197812A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258281A (en) * 2006-03-20 2007-10-04 Sharp Corp Flexible wiring board and its connection structure
JPWO2005028207A1 (en) * 2003-09-24 2007-11-15 セイコーエプソン株式会社 Liquid jet head, manufacturing method thereof, and liquid jet apparatus
JP2008021700A (en) * 2006-07-11 2008-01-31 Fujifilm Corp Method of manufacturing printed wiring board
JP2008117912A (en) * 2006-11-02 2008-05-22 Seiko Epson Corp Wiring circuit board, method of manufacturing the same, and electronic device
WO2009034793A1 (en) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation Flexible wiring board and bare chip mounting method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005028207A1 (en) * 2003-09-24 2007-11-15 セイコーエプソン株式会社 Liquid jet head, manufacturing method thereof, and liquid jet apparatus
US7559631B2 (en) 2003-09-24 2009-07-14 Seiko Epson Corporation Liquid-jet head, method for manufacturing the same, and liquid-jet apparatus
JP2007258281A (en) * 2006-03-20 2007-10-04 Sharp Corp Flexible wiring board and its connection structure
JP2008021700A (en) * 2006-07-11 2008-01-31 Fujifilm Corp Method of manufacturing printed wiring board
JP2008117912A (en) * 2006-11-02 2008-05-22 Seiko Epson Corp Wiring circuit board, method of manufacturing the same, and electronic device
WO2009034793A1 (en) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation Flexible wiring board and bare chip mounting method
JP2009071159A (en) * 2007-09-14 2009-04-02 Sony Chemical & Information Device Corp Flexible wiring board and bare chip mounting method

Similar Documents

Publication Publication Date Title
US6368895B1 (en) Method of producing an electronic circuit device
JP4248761B2 (en) Semiconductor package, manufacturing method thereof, and semiconductor device
JP3736607B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP5113114B2 (en) Wiring board manufacturing method and wiring board
TWI495026B (en) Package substrate, package structure and methods for manufacturing same
US20080185711A1 (en) Semiconductor package substrate
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP2004158827A (en) Semiconductor wafer, semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JPH10125818A (en) Substrate for semiconductor device, semiconductor device and manufacture thereof
JP3855320B2 (en) Semiconductor device substrate manufacturing method and semiconductor device manufacturing method
JP2004128056A (en) Semiconductor device and its manufacturing method
JP2001144217A (en) Semiconductor device and method of manufacture, circuit board and electronic apparatus
JP2006013496A (en) Wiring film with bump, film package using the same, and method of fabricating the same
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
JP2003197812A (en) Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument
JP3693060B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3313058B2 (en) Semiconductor device and manufacturing method thereof
JP4206779B2 (en) Manufacturing method of semiconductor device
JP3654113B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2013211497A (en) Component joint structure
JP2001127194A (en) Flip chip semiconductor device and its manufacturing method
JP3057156B2 (en) Wiring board and its manufacturing method
JP2004207296A (en) Semiconductor device and its manufacturing method
JP2003264257A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JPH05152376A (en) Connection structure of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301