JP2006314091A - 切換制御回路及びそれを用いた無線通信装置 - Google Patents

Abstract

【課題】信号線の数が少なく、回路規模が小さく、複数のモードを切り換えて信号を送受信する切換制御回路を提供する。
【解決手段】切換制御回路１０は、直並列変換器１１と、書換え可能な記憶装置１２と、デコーダ１３とを備える。直並列変換器１１は、入力される第１の制御信号を第１のパラレル信号に直並列変換して出力する。また、記憶装置１２は、記憶モード切換信号に応じて選択的に切り換えられるライトモード及びリードモードを有し、ライトモードにおいて第１のパラレル信号のデータを記憶し、リードモードにおいて記憶したデータを第２のパラレル信号として出力する。さらに、デコーダ１３は、リードモードにおいて、第１の制御信号及び第２のパラレル信号をデコードして複数の素子制御信号を発生して複数の素子に出力し、ライトモードにおいて、リードモードで発生した複数の素子制御信号を保持する。
【選択図】図１

Description

本発明は、無線通信装置のための切換制御回路に関し、特に、例えば、ＧＳＭ（Global System for mobile communication）方式などのＧＳＭモードと、ＷＣＤＭＡ（Wideband Code Division Multiple Access）やＣＤＭＡ（Code Division Multiple Access）２０００方式などのＣＤＭＡモードを切り換えて信号を送受信する無線通信装置のための切換制御回路、及び上記切換制御回路を備えた無線通信装置に関する。

近年、携帯電話機は、第２世代と呼ばれるＧＳＭ方式などのＧＳＭモードと、第３世代と呼ばれるＣＤＭＡモードとを切り換えて用いることができるマルチモード無線機能を有するものが開発されて実用化されている。

現在では、ＧＳＭ方式では、８００ＭＨｚ帯内の２つのバンドと、１.８ＧＨｚ帯の２つのバンドの合計４つのバンドを使用するクワッドバンドを用いて携帯電話システムが構築され、ＷＣＤＭＡ方式ではＢａｎｄＩ〜ＩＸの９つのバンドで構成されている。

このように、異なった複数の方式を切り換えてマルチモード無線機を構成するために、従来では、例えば、それぞれの方式やバンドを切り換えるための切換制御回路と、上記切換制御回路の動作を制御するコントローラとを備えていた（特許文献１及び非特許文献１参照。）。

米国特許出願公開第２００４／０１６６８２３号明細書。 半導体製品情報「ＮＪＧ１５４０ＪＡ３，５×１０デュアルバンドアンテナスイッチＧａＡｓＭＭＩＣ」、新日本無線株式会社、http://semicon.njr.co.jp/application/product/pdf/ij10008.pdf、２００６年４月３日。

しかしながら、上記の構成を有し、ＧＳＭモードとＣＤＭＡモードを有する無線通信装置において、コントローラによって切り換えられるモード及びバンドの数が増加するほど、切換制御回路を制御するための制御信号の数が増加し、コントローラと切換制御回路との間の信号線の数が増加するという問題があった。従って、例えば、アンテナ、復調器、及び変調器等の、モード及びバンドの切り換えに伴って切り換えるべき装置が増加するほど、上記各装置に設けられる切換制御回路とコントローラとの間の信号線が増加し、無線通信装置全体の回路規模が大きくなるという問題があった。

本発明の目的は以上の問題点を解決し、従来技術に比較して、信号線の数が少なく、回路規模が小さい、複数のモードを切り換えて信号を送受信する無線通信装置のための切換制御回路と、上記切換制御回路を備えた無線通信装置を提供することにある。

第１の発明に係る切換制御回路は、入力される記憶モード切換信号及び第１の制御信号に基づいて、複数の素子制御信号を発生してそれぞれ複数の素子の動作を制御する切換制御回路であって、
上記第１の制御信号を第１のパラレル信号に直並列変換して出力するための直並列変換器と、
上記記憶モード切換信号に応じて選択的に切り換えられるライトモード及びリードモードを有し、上記ライトモードにおいて上記第１のパラレル信号のデータを記憶し、上記リードモードにおいて上記記憶したデータを第２のパラレル信号として出力する書換え可能な記憶装置と、
上記リードモードにおいて、上記第１の制御信号及び上記第２のパラレル信号をデコードして上記複数の素子制御信号を発生して上記複数の素子に出力し、上記ライトモードにおいて上記リードモードで発生した複数の素子制御信号を保持するデコーダとを備えたことを特徴とする。

また、上記切換制御回路において、上記第１の制御信号は上記切換制御回路のアドレスを含み、上記直並列変換器は、上記第１の制御信号に含まれるアドレスと、当該切換制御回路のアドレスとが一致した場合にのみ直並列変換を行うことを特徴とする。

さらに、上記切換制御回路は、上記記憶モード切換信号、上記第１の制御信号及び第２の制御信号に基づいて、メモリ保持信号を発生して上記記憶装置に出力するとともに、上記デコーダ出力保持信号を発生して上記デコーダに出力する出力保持回路をさらに備え、
上記記憶装置はメモリ保持モードをさらに有し、
上記ライトモード、上記リードモード及び上記メモリ保持モードは上記記憶モード切換信号及び上記メモリ保持信号に応じて、互いに選択的に切り換えられ、
上記記憶装置は、上記メモリ保持モードにおいて、上記ライトモードで記憶したデータを保持し、
上記デコーダは、上記メモリ保持モードにおいて、上記デコーダ出力保持信号に基づいて上記複数の素子制御信号を保持することを特徴とする。

上記切換制御回路において、上記記憶装置は強誘電体メモリであることを特徴とする。

第２の発明に係る無線通信装置は、所定の無線信号を送受信する無線通信装置において、少なくとも１つの上記切換制御回路を備えたことを特徴とする。

上記無線通信装置は、アンテナ切換回路と、復調回路と、変調回路とのうちの少なくとも１つの回路を備え、上記切換制御回路は上記各回路に設けられ、入力される記憶モード切換信号及び第１の制御信号に基づいて、上記各回路内の複数の素子の動作を制御することを特徴とする。

第３の発明に係る無線通信装置は、所定の無線信号を送受信する無線通信装置において、複数の上記切換制御回路を備えたことを特徴とする。

上記無線通信装置は、アンテナ切換回路と、復調回路と、変調回路とのうちの複数の回路を備え、上記切換制御回路は上記各回路に設けられ、入力される記憶モード切換信号及び第１の制御信号に基づいて、上記各回路内の複数の素子の動作を制御することを特徴とする。

本発明に係る切換制御回路は、直並列変換器と、書換え可能な記憶装置と、デコーダとを備え、直並列変換回路は、入力された第１の制御信号を第１のパラレル信号に直並列変換して記憶装置に出力する。また、記憶装置は、ライトモードにおいて第１のパラレル信号のデータを記憶し、リードモードにおいて記憶したデータを第２のパラレル信号としてデコーダに出力する。さらに、デコーダは、リードモードにおいて、上記第１の制御信号及び第２のパラレル信号をデコードして複数の素子制御信号を発生して複数の素子に出力し、ライトモードにおいてリードモードで発生した複数の素子制御信号を保持する。従って、本発明に係る切換制御回路は、従来技術に比較して、信号線の数が少なく、回路規模が小さいという特有の効果を有している。また、本発明に係る無線通信装置は上記切換制御回路を備えるので、従来技術に比較して、信号線の数が少なく、回路規模が小さいという特有の効果を有している。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の好ましい実施形態．
図１は、第１の好ましい実施形態に係る無線通信装置４１の構成を示すブロック図である。図１において、本実施形態に係る無線通信装置４１は、コントローラ５０と、切換制御回路１０と、ＧＳＭ方式の無線信号を送受信するためのＧＳＭモード無線送受信機５１と、ＣＤＭＡ方式の無線信号を送受信するためのＣＤＭＡモード無線送受信機５２と、４つのバンドＢ１〜Ｂ４にそれぞれ対応するアンテナ６０−１〜６０−４とを備えて構成される。特に、切換制御回路１０は、スイッチＳＷ１と、スイッチＳＷ２と、固有の２ビットのアドレスを有する直並列変換器１１と、書換え可能な強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ。以下、ＦｅＲＡＭという。）１２と、デコーダ１３と、出力保持回路２０と、スイッチ回路３０とを備えたことを特徴とする。また、出力保持回路２０は、ノアゲート２１と、反転入力端子付きアンドゲート２２と、オアゲート２３とを備える。さらに、スイッチ回路３０は、スイッチ３０−１〜３０−１０を備える。

図１において、コントローラ５０は、記憶モード切換信号Ｓ０、切換制御信号Ｃ１及び切換制御信号Ｃ２を発生して切換制御回路１０に出力する。また、切換制御回路１０は、コントローラ５０から入力される記憶モード切換信号Ｓ０、切換制御信号Ｃ１及び切換制御信号Ｃ２に基づいて、スイッチ制御信号Ｍ１〜Ｍ１０を詳細後述するように発生して、スイッチ３０−１〜３０−１０の制御端子に出力する。さらに、スイッチ回路３０は、入力されるスイッチ制御信号Ｍ１〜Ｍ１０に応じてスイッチ３０−１〜３０−１０をそれぞれオン又はオフとなるように切り換えることにより、ＧＳＭモード無線送受信機５１及びＣＤＭＡモード無線送受信機５２のうちの少なくとも１つの無線送受信機を、アンテナ６０−１〜６０−４のうちの１つ又は２つのアンテナに選択的に接続する。

図２は、図１のＦｅＲＡＭ１２の記憶モードと、図１の無線通信装置４１の送受信モードとを変化したときにおける、コントローラ５０から切換制御回路１０に入力される記憶モード切換信号Ｓ０及び切換制御信号Ｃ１，Ｃ２と、ＦｅＲＡＭ１２からデコーダ１３に出力されるパラレル信号ＰＰ１〜ＰＰ３と、デコーダ１３からスイッチ３０−１〜３０−１０にそれぞれ出力されるスイッチ制御信号Ｍ１〜Ｍ１０との各信号のレベルを示すテーブルの一例を示す図である。無線通信装置４１は、図２に示すように、以下の合計２４個の送受信モードを有する。
（１）ＣＤＭＡ方式において、バンドＢ１〜Ｂ４のうちの１つのバンドを使用するときの４個の送受信モード。
（２）ＧＳＭ方式において、バンドＢ１〜Ｂ４のうちの１つのバンドを使用するときの４個の送受信モード。
（３）ＣＤＭＡ方式及びＧＳＭ方式において、バンドＢ１〜Ｂ４のうちの１つのバンドを共通して使用するときの４個の送受信モード。
（４）ＣＤＭＡ方式及びＧＳＭ方式において、バンドＢ１〜Ｂ４のうちで互いに異なる２つのバンドをそれぞれ使用するときの１２個の送受信モード。

切換制御回路１０は、コントローラ５０からの記憶モード切換信号Ｓ０、切換制御信号Ｃ１及び切換制御信号Ｃ２に基づいて、スイッチ回路３０内のスイッチ３０−１〜３０−１０を切り換え制御し、図２に示す無線通信装置４１における２４個の送受信モードを選択的に切り換える。

図１において、コントローラ５０は、記憶モード切換信号Ｓ０を、ＦｅＲＡＭ１２と、スイッチＳＷ１の制御端子と、スイッチＳＷ２の制御端子と、出力保持回路２０内の反転入力端子付きアンドゲート２２の反転入力端子と、オアゲート２３の第２の入力端子とに出力する。ここで、スイッチＳＷ１及びＳＷ２は、コントローラ５０からの記憶モード切換信号Ｓ０に応じて連動して切り換えられることにより、コントローラ５０からの切換制御信号Ｃ１及びＣ２を、直並列変換器１１又はデコーダ１３及び出力保持回路２０に選択的に切り換えて出力する。コントローラ５０は、切換制御信号Ｃ１を、スイッチＳＷ１の接点ａを介して直並列変換器１１にシリアル信号ＤＡＴＡとして出力する。また、コントローラ５０は、切換制御信号Ｃ１を、スイッチＳＷ１の接点ｂを介して、デコーダ１３に切換制御信号ＣＣ１として出力するとともに、ノアゲート２１の第１の入力端子に出力する。さらに、コントローラ５０は、切換制御信号Ｃ２を、スイッチＳＷ２の接点ａを介して直並列変換器１１にクロック信号ＣＬＫとして出力する。またさらに、コントローラ５０は、切換制御信号Ｃ２を、スイッチＳＷ２の接点ｂを介して、デコーダ１３に切換制御信号ＣＣ２として出力するとともに、ノアゲート２１の第２の入力端子に出力する。

また、図１において、ノアゲート２１からの出力信号は反転入力端子付きアンドゲート２２の非反転入力端子に入力され、反転入力端子付きアンドゲート２２からの出力信号はオアゲート２３の第１の入力端子に入力されるとともに、メモリ保持信号ＭＨとしてＦｅＲＡＭ１２に出力される。さらに、オアゲート２３からの出力信号は、デコーダ出力保持信号ＤＨとしてデコーダ１３に出力される。一方、直並列変換器１１は、入力されるシリアル信号ＤＡＴＡを、入力されるクロック信号ＣＬＫに同期してパラレル信号Ｐ１〜Ｐ３に変換して、ＦｅＲＡＭ１２に出力する。ここで、シリアル信号ＤＡＴＡは、図３を用いて詳細後述するように、３ビットのデータビットの他に２ビットのアドレスビットを含み、直並列変換器１１は、シリアル信号ＤＡＴＡから読み出したアドレスと直並列変換器１１に固有のアドレスとが一致した場合にのみ直並列変換を行う。

さらに、図１において、ＦｅＲＡＭ１２は、メモリ保持モード、ライトモード及びリードモードの３つの記憶モードを有し、これらの記憶モードは、コントローラ５０からの記憶モード切換信号Ｓ０及び出力保持回路２０からのメモリ保持信号ＭＨに応じて互いに選択的に切り換えられる。ここで、ライトモードにおいて、ＦｅＲＡＭ１２のパラレル信号ＰＰ１〜ＰＰ３の各出力端子はハイインピーダンス状態にされ、ＦｅＲＡＭ１２は入力されるパラレル信号Ｐ１〜Ｐ３のデータを記憶する。また、リードモードにおいて、ＦｅＲＡＭ１２はライトモードで記憶したパラレル信号Ｐ１〜Ｐ３のデータを読み出し、パラレル信号ＰＰ１〜ＰＰ３としてデコーダ１３に出力する。さらに、メモリ保持モードにおいて、ＦｅＲＡＭ１２のパラレル信号ＰＰ１〜ＰＰ３の各出力端子はハイインピーダンス状態にされ、ＦｅＲＡＭ１２への書き込み及び読み出しは禁止され、ＦｅＲＡＭ１２はライトモードで記憶したデータを保持する。

またさらに、図１において、デコーダ１３は、リードモードにおいて、出力保持回路２０からのローレベルのデコーダ出力保持信号ＤＨに応答して、コントローラ５０からの切換制御信号ＣＣ１，ＣＣ２及びＦｅＲＡＭ１２からのパラレル信号ＰＰ１〜ＰＰ３をデコードして、スイッチ制御信号Ｍ１〜Ｍ１０を発生してそれぞれスイッチ３０−１〜３０−１０の制御端子に出力する。また、デコーダ１３は、メモリ保持モード及びライトモードにおいて、出力保持回路２０からのハイレベルのデコーダ出力保持信号ＤＨに応答して、スイッチ制御信号Ｍ１〜Ｍ１０を保持したままスイッチ回路３０に出力する。

図３は、図１の切換制御回路１０の動作を示すタイミングチャートである。図２及び図３を参照して、図１の切換制御回路１０の動作を以下に説明する。

はじめに、時刻ｔ０で無線通信装置４１の電源をオンした後、いずれの送受信モードも選択されていない状態から、ＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択するようにスイッチ回路３０を切り換える方法を説明する。

図３において、時刻ｔ０で無線通信装置４１の電源をオンした後、コントローラ５０は、時刻ｔ０から時刻ｔ１までの期間において、初期値であるローレベルの記憶モード切換信号Ｓ０及び初期値であるローレベルの各切換制御信号Ｃ１及びＣ２を発生して切換制御回路１０に出力する。スイッチＳＷ１及びＳＷ２は、ローレベルの記憶モード切換信号Ｓ０に応答して、それぞれ接点ｂに切り換えられる。また、出力保持回路２０は、コントローラ５０から入力されるローレベルの記憶モード切換信号Ｓ０及びローレベルの各切換制御信号Ｃ１，Ｃ２に基づいて、ハイレベルのメモリ保持信号ＭＨを発生してＦｅＲＡＭ１２に出力するとともに、ハイレベルのデコーダ出力保持信号ＤＨを発生してデコーダ１３に出力する。ＦｅＲＡＭ１２は、ローレベルの記憶モード切換信号Ｓ０とハイレベルのメモリ保持信号ＭＨとに応答して、メモリ保持モードに設定され、電源オフ時に記憶していたデータをそのまま保持する。また、デコーダ１３は、初期値であるローレベルのスイッチ制御信号Ｍ１〜Ｍ１０を発生してスイッチ回路３０に出力する。さらに、デコーダ１３は、ハイレベルのデコーダ出力保持信号ＤＨに応答して、ローレベルのスイッチ制御信号Ｍ１〜Ｍ１０の出力を保持する。このとき、いずれの送受信モードも選択されない。

次に、コントローラ５０は、時刻ｔ１から時刻ｔ２までの期間において、ハイレベルの記憶モード切換信号Ｓ０と、切換制御信号Ｃ１と、切換制御信号Ｃ２とを発生して切換制御回路１０に出力する。ここで、切換制御信号Ｃ２はクロック信号ＣＬＫであり、切換制御信号Ｃ１は、図３に示すように、３ビットのデータビットＡ，Ｂ，Ｃと、切換制御回路１０のアドレスを示す２ビットのアドレスビットとを含むシリアル信号ＤＡＴＡであり、切換制御信号Ｃ１は切換制御信号Ｃ２のクロック信号ＣＬＫに同期して切換制御回路１０に出力される。ここで、シリアル信号ＤＡＴＡの３ビットデータＡ，Ｂ，Ｃは、スイッチ３０−１〜３０−１０をそれぞれ切り換えることにより、ＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択するために必要な５ビットデータ（図３において、時刻ｔ３から時刻ｔ４までの期間のリードモードにおける切換制御信号Ｃ１，Ｃ２と、パラレル信号ＰＰ１〜ＰＰ３とを含む切換制御用５ビットデータである。）のうちの３ビットデータである。また、スイッチＳＷ１及びＳＷ２は、ハイレベルの記憶モード切換信号Ｓ０に応答して、それぞれ接点ａに切り換えられる。直並列変換器１１は、シリアル信号ＤＡＴＡである切換制御信号Ｃ１を、クロック信号ＣＬＫである切換制御信号Ｃ２に同期してローレベルのパラレル信号Ｐ１、ハイレベルのパラレル信号Ｐ２及びローレベルのパラレル信号Ｐ３（図３のパラレル信号Ｐ１〜Ｐ３のＡ，Ｂ，Ｃ）に直並列変換し、ＦｅＲＡＭ１２に出力する。

また、時刻ｔ１から時刻ｔ２までの期間において、ハイレベルの記憶モード切換信号Ｓ０が出力保持回路２０の反転入力端子付きアンドゲート２２の反転入力端子に入力されたとき、出力保持回路２０はローレベルのメモリ保持信号ＭＨを発生してＦｅＲＡＭ１２に出力するとともに、ハイレベルのデコーダ出力保持信号ＤＨを発生してデコーダ１３に出力する。さらに、ＦｅＲＡＭ１２はハイレベルの記憶モード切換信号Ｓ０とローレベルのメモリ保持信号ＭＨとに応答して、ライトモードに設定され、直並列変換器１１からのパラレル信号Ｐ１〜Ｐ３のデータを記憶する。このとき、ライトモードにおいて、ＦｅＲＡＭ１２のパラレル信号出力端子はハイインピーダンス状態にされ、ＦｅＲＡＭ１２からデコーダ１３にパラレル信号ＰＰ１〜ＰＰ３は出力されない。一方、デコーダ１３はハイレベルのデコーダ出力保持信号ＤＨに応答して、スイッチ制御信号Ｍ１〜Ｍ１０のローレベルの出力レベルを保持する。このとき、いずれの送受信モードも選択されない。

次に、コントローラ５０は、時刻ｔ２から時刻ｔ３までの期間において、ローレベルの記憶モード切換信号Ｓ０及びローレベルの各切換制御信号Ｃ１，Ｃ２を発生して切換制御回路１０に出力する。このとき、ＦｅＲＡＭ１２はメモリ保持モードに設定され、デコーダ１３はスイッチ制御信号Ｍ１〜Ｍ１０のローレベルの出力レベルを保持する。

次に、コントローラ５０は、時刻ｔ３から時刻ｔ４までの期間において、ローレベルの記憶モード切換信号Ｓ０と、ローレベルの切換制御信号Ｃ１と、ハイレベルの切換制御信号Ｃ２とを発生して切換制御回路１０に出力する。スイッチＳＷ１及びＳＷ２は、ローレベルの記憶モード切換信号Ｓ０に応答して、それぞれ接点ｂに切り換えられる。ローレベルの切換制御信号Ｃ１は、スイッチＳＷ１の接点ｂを介して出力保持回路２０に出力されるとともに、デコーダ１３にローレベルの切換制御信号ＣＣ１として出力される（図３のＤ）。また、ハイレベルの切換制御信号Ｃ２は、スイッチＳＷ２の接点ｂを介して出力保持回路２０に出力されるとともに、デコーダ１３にハイレベルの切換制御信号ＣＣ２として出力される（図３のＥ）。ここで、切換制御信号ＣＣ１，ＣＣ２は、スイッチ３０−１〜３０−１０をそれぞれ切り換えることにより、ＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択するために必要な上記切換制御用５ビットデータの残りの２ビットデータ（図３のＤ，Ｅ）である。

また、出力保持回路２０は、時刻ｔ３から時刻ｔ４までの期間において、入力されるローレベルの記憶モード切換信号Ｓ０と、ローレベルの切換制御信号Ｃ１と、ハイレベルの切換制御信号Ｃ２とに基づいて、ローレベルのメモリ保持信号ＭＨを発生してＦｅＲＡＭ１２に出力するとともに、ローレベルのデコーダ出力保持信号ＤＨを発生してデコーダ１３に出力する。ＦｅＲＡＭ１２は、ローレベルの記憶モード切換信号Ｓ０とローレベルのメモリ保持信号ＭＨとに応答してリードモードに設定され、ライトモードで記憶した３ビットデータを３ビットのパラレル信号ＰＰ１〜ＰＰ３としてデコーダ１３に出力する（図３のパラレル信号ＰＰ１〜ＰＰ３のＡ，Ｂ，Ｃ）。一方、デコーダ１３は入力される切換制御信号ＣＣ１，ＣＣ２及びパラレル信号ＰＰ１〜ＰＰ３をデコードして、ハイレベルのスイッチ制御信号Ｍ１，Ｍ８と、ローレベルのスイッチ制御信号Ｍ２〜Ｍ８，Ｍ９，Ｍ１０とを発生してスイッチ３０−１〜３０−１０に出力する。これにより、スイッチ回路３０は、時刻ｔ３に、ＣＤＭＡ方式及びバンドＢ３の送受信モードを選択するように切り換えられる。

次に、ＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択している状態から、ＧＳＭ方式及びバンドＢ２を使用する送受信モードを選択するようにスイッチ回路３０を切り換える方法を説明する。

はじめに、コントローラ５０は、時刻ｔ４から時刻ｔ５までの期間において、ローレベルの記憶モード切換信号Ｓ０及びローレベルの各切換制御信号Ｃ１，Ｃ２を発生して切換制御回路１０に出力する。このとき、ＦｅＲＡＭ１２はメモリ保持モードに設定され、デコーダ１３はＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択するためのスイッチ制御信号Ｍ１〜Ｍ１０の出力レベルを保持する。

次に、コントローラ５０は、時刻ｔ５から時刻ｔ６までの期間において、ハイレベルの記憶モード切換信号Ｓ０と、切換制御信号Ｃ１と、切換制御信号Ｃ２とを発生して切換制御回路１０に出力する。ここで、切換制御信号Ｃ２はクロック信号ＣＬＫであり、切換制御信号Ｃ１は、図３に示すように、３ビットのデータビットＦ，Ｇ，Ｈと、切換制御回路１０のアドレスを示す２ビットのアドレスビットとを含むシリアル信号ＤＡＴＡであり、切換制御信号Ｃ１は切換制御信号Ｃ２のクロック信号ＣＬＫに同期して切換制御回路１０に出力される。ここで、シリアル信号ＤＡＴＡの３ビットデータＦ，Ｇ，Ｈは、スイッチ３０−１〜３０−１０をそれぞれ切り換えることにより、ＧＳＭ方式及びバンドＢ２を使用する送受信モードを選択するために必要な５ビットデータ（図３において、時刻ｔ７から時刻ｔ８までの期間のリードモードにおける切換制御信号Ｃ１，Ｃ２と、パラレル信号ＰＰ１〜ＰＰ３とを含む切換制御用５ビットデータである。）のうちの３ビットデータである。また、スイッチＳＷ１及びＳＷ２は、ハイレベルの記憶モード切換信号Ｓ０に応答して、それぞれ接点ａに切り換えられる。直並列変換器１１は、シリアル信号ＤＡＴＡである切換制御信号Ｃ１を、クロック信号ＣＬＫである切換制御信号Ｃ２に同期してハイレベルのパラレル信号Ｐ１、ローレベルのパラレル信号Ｐ２及びハイレベルのパラレル信号Ｐ３（図３のパラレル信号Ｐ１〜Ｐ３のＦ，Ｇ，Ｈ）に直並列変換し、ＦｅＲＡＭ１２に出力する。

また、時刻ｔ５から時刻ｔ６までの期間において、ハイレベルの記憶モード切換信号Ｓ０が出力保持回路２０の反転入力端子付きアンドゲート２２の反転入力端子に入力されたとき、出力保持回路２０はローレベルのメモリ保持信号ＭＨを発生してＦｅＲＡＭ１２に出力するとともに、ハイレベルのデコーダ出力保持信号ＤＨを発生してデコーダ１３に出力する。さらに、ＦｅＲＡＭ１２はハイレベルの記憶モード切換信号Ｓ０とローレベルのメモリ保持信号ＭＨとに応答して、ライトモードに設定され、直並列変換器１１からのパラレル信号Ｐ１〜Ｐ３のデータを記憶する。このとき、ライトモードにおいて、ＦｅＲＡＭ１２のパラレル信号出力端子はハイインピーダンス状態にされ、ＦｅＲＡＭ１２からデコーダ１３にパラレル信号ＰＰ１〜ＰＰ３は出力されない。一方、デコーダ１３はＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択するためのスイッチ制御信号Ｍ１〜Ｍ１０の出力レベルを保持する。

次に、コントローラ５０は、時刻ｔ６から時刻ｔ７までの期間において、ローレベルの記憶モード切換信号Ｓ０及びローレベルの各切換制御信号Ｃ１，Ｃ２を発生して切換制御回路１０に出力する。このとき、ＦｅＲＡＭ１２はメモリ保持モードに設定され、デコーダ１３はＣＤＭＡ方式及びバンドＢ３を使用する送受信モードを選択するためのスイッチ制御信号Ｍ１〜Ｍ１０の出力レベルを保持する。

次に、コントローラ５０は、時刻ｔ７から時刻ｔ８までの期間において、ローレベルの記憶モード切換信号Ｓ０と、ローレベルの切換制御信号Ｃ１と、ハイレベルの切換制御信号Ｃ２とを発生して切換制御回路１０に出力する。スイッチＳＷ１及びＳＷ２は、ローレベルの記憶モード切換信号Ｓ０に応答して、それぞれ接点ｂに切り換えられる。ローレベルの切換制御信号Ｃ１は、スイッチＳＷ１の接点ｂを介して出力保持回路２０に出力されるとともに、デコーダ１３にローレベルの切換制御信号ＣＣ１として出力される（図３のＩ）。また、ハイレベルの切換制御信号Ｃ２は、スイッチＳＷ２の接点ｂを介して出力保持回路２０に出力されるとともに、デコーダ１３にハイレベルの切換制御信号ＣＣ２として出力される（図３のＪ）。ここで、切換制御信号ＣＣ１，ＣＣ２は、スイッチ３０−１〜３０−１０をそれぞれ切り換えることにより、ＧＳＭ方式及びバンドＢ２を使用する送受信モードを選択するために必要な上記切換制御用５ビットデータの残りの２ビットデータ（図３のＩ，Ｊ）である。

また、出力保持回路２０は、時刻ｔ７から時刻ｔ８までの期間において、入力されるローレベルの記憶モード切換信号Ｓ０と、ローレベルの切換制御信号Ｃ１と、ハイレベルの切換制御信号Ｃ２とに基づいて、ローレベルのメモリ保持信号ＭＨを発生してＦｅＲＡＭ１２に出力するとともに、ローレベルのデコーダ出力保持信号ＤＨを発生してデコーダ１３に出力する。ＦｅＲＡＭ１２は、ローレベルの記憶モード切換信号Ｓ０とローレベルのメモリ保持信号ＭＨとに応答してリードモードに設定され、ライトモードで記憶した３ビットデータを３ビットのパラレル信号ＰＰ１〜ＰＰ３としてデコーダ１３に出力する（図３のパラレル信号ＰＰ１〜ＰＰ３のＦ，Ｇ，Ｈ）。一方、デコーダ１３は入力される切換制御信号ＣＣ１，ＣＣ２及びパラレル信号ＰＰ１〜ＰＰ３をデコードして、ローレベルのスイッチ制御信号Ｍ１，Ｍ３，Ｍ４，Ｍ６〜Ｍ１０と、ハイレベルのスイッチ制御信号Ｍ２，Ｍ５とを発生してスイッチ３０−１〜３０−１０に出力する。これにより、スイッチ回路３０は、時刻ｔ７に、ＧＳＭ方式及びバンドＢ２の送受信モードを選択するように切り換えられる。

無線通信装置４１の送受信モードを選択的に切り換えるためのスイッチ回路３０は、２４個の送受信モードを切り換えるために、最低５個の制御信号が必要である。従来技術に係る無線通信装置においては、コントローラは例えば５個の制御信号を切換制御回路内のデコーダに出力し、デコーダは入力される５個の制御信号をデコードして１０個のスイッチ制御信号を発生してスイッチ回路に出力していた。従って、切り換える送受信モードが増加してスイッチ制御信号が増加した場合、コントローラが切換制御回路に出力する制御信号の数が増加して信号線の数が増加し、無線通信装置全体の回路規模が大きくなるという問題があった。

しかしながら、本実施形態に係る無線通信装置４１によれば、記憶モード切換信号Ｓ０に応じてＦｅＲＡＭ１２の記憶モードをリードモードとライトモードとの間で選択的に切り換え、ライトモードにおいて、無線通信装置４１の送受信モードを切り換えるために必要な切換制御用５ビットデータのうちの３ビットデータを、シリアル信号として切換制御回路１０に出力してＦｅＲＡＭ１２に記憶するとともに、リードモードにおいて、記憶した３ビットデータを読み出して切換制御用５ビットデータのうちの残りの２ビットデータとともにデコードして、スイッチ制御信号Ｍ１〜Ｍ１０を発生するので、コントローラ５０は切換制御回路１０に記憶モード切換信号Ｓ０及び制御信号Ｃ１，Ｃ２の３つの制御信号しか出力しない。それ故、従来技術に係る切換制御回路に比較して信号線の数が少なく、回路規模が小さいという利点がある。さらに、切り換える送受信モードが増加してスイッチ回路３０を構成するスイッチの数が増加した場合でも、コントローラ５０が切換制御回路１０に出力する制御信号の数は３つのままであり、従来技術に係る無線通信装置に比較して大幅に信号線の数を減少させ、回路規模を縮小できるという特有の効果を奏する。

上記の好ましい実施形態において、直並列変換器１１に入力されるシリアル信号ＤＡＴＡは３ビットのデータビット及び２ビットのアドレスビットから構成されたが、本発明はこれに限らず、各ビット数、各ビット位置、及び各論理は異なっていても良い。また、その他の信号Ｓ０，Ｃ１，Ｃ２，ＣＬＫ，Ｐ１〜Ｐ３，ＰＰ１〜ＰＰ３，ＤＨ，ＤＭ，及びＭ１〜Ｍ１０のレベルは、図２で示したレベルに対して反転していても良い。

上記の好ましい実施形態において、ＦｅＲＡＭ１２は、直並列変換したパラレル信号Ｐ１〜Ｐ３のデータを記憶したが、本発明はこれに限らず、シリアル信号ＤＡＴＡ及びクロック信号ＣＬＫを記憶し、リードモードにおいてシリアル信号ＤＡＴＡをクロック信号ＣＬＫに同期してパラレル信号ＰＰ１〜ＰＰ３に直並列変換してデコーダ１３に出力しても良い。

上記の好ましい実施形態において、ＦｅＲＡＭ１２は、メモリ保持モード、ライトモード及びリードモードの３つの記憶モード有したが、本発明はこれに限らず、ライトモード及びリードモードの２つの記憶モードを有し、当該２つの記憶モードを記憶モード切換信号Ｓ０に応じて切り換えても良い。

上記の好ましい実施形態において、直並列変換器１１は固有のアドレスを有したが、本発明はこれに限らず、切換制御回路１０が固有のアドレスを有し、直並列変換器１１はコントローラ５０からの切換制御信号Ｃ１から読み出したアドレスと、切換制御回路１０の固有のアドレスとが一致した場合にのみ直並列変換を行っても良い。

第２の好ましい実施形態．
図４は、第２の好ましい実施形態に係る無線通信装置４２の構成を示すブロック図である。図４において、本実施形態に係る無線通信装置４２は、コントローラ５０と、アンテナ６０−１〜６０−４と、第１の好ましい実施形態に係る切換制御回路１０と同様に構成された切換制御回路１０−１と、低雑音増幅器３１と、復調器３２と、受信信号処理回路３３と、送信信号処理回路３４と、変調器３５と、ドライバアンプ３６と、電力増幅器３７と、局部発振器３８とを備えて構成される。特に、局部発振器３８、変調器３５、ドライバアンプ３６、電力増幅器３７、低雑音増幅器３１及び復調器３２は、第１の好ましい実施形態に係る切換制御回路１０と同様に構成された切換制御回路１０−２〜１０―７をそれぞれ備えたことを特徴とする。

図４において、無線通信装置４２は、第１の好ましい実施形態１に係る無線通信装置４１と同様の合計２４個の送受信モード（図２参照。）を有する。また、局部発振器３８、変調器３５、ドライバアンプ３６、電力増幅器３７、低雑音増幅器３１及び復調器３２は、無線通信装置４２の送受信モードに対応する動作モードをそれぞれ有する。

また、図４において、コントローラ５０は、記憶モード切換信号Ｓ０、切換制御信号Ｃ１及び切換制御信号Ｃ２を発生して各切換制御回路１０−１〜１０−７に出力する。無線通信装置４２において、局部発振器３８、変調器３５、ドライバアンプ３６、電力増幅器３７、低雑音増幅器３１及び復調器３２は、コントローラ５０からの記憶モード切換信号Ｓ０、切換制御信号Ｃ１及び切換制御信号Ｃ２に基づいて、上記動作モードが選択的にそれぞれ切り換えられて設定される。なお、各切換制御回路１０−１〜１０−７はそれぞれ固有のアドレスを有し、各切換制御回路１０−１〜１０−７内の直並列変換器（図示しない。）は、シリアル信号ＤＡＴＡである切換制御信号Ｃ１から読み出したアドレスと、当該直並列変換器に対応する切換制御回路のアドレスとが一致した場合にのみ直並列変換を行う。

さらに、図４において、無線通信装置４２の無線送信時において、送信信号処理回路３４は、無線送信する送信データを変調器３５に出力する。変調器３５は、局部発振回路３８からの局部発振信号を入力される送信データに基づいて変調してドライバアンプ３６、電力増幅器３７、切換制御回路１０−１及びアンテナ６０−１〜６０−４のうち切換制御回路１０−１によって選択されたアンテナを介して無線送信する。

またさらに、図４において、無線通信装置４２の無線受信時において、復調器３２は、アンテナ６０−１〜６０−４のうち切換制御回路１０−１によって選択されたアンテナ及び低雑音増幅器３１を介して無線受信信号を受信し、受信した無線受信信号を局部発振器３８からの局部発振信号を用いて低域周波数変換した後、ベースバンド信号に復調して、受信信号処理回路３３に出力する。受信信号処理回路３３は、入力されるベースバンド信号を処理する。

以上のように構成された無線通信装置４２によれば、コントローラ５０と各切換制御回路１０−１〜１０−７との間の信号線の数をそれぞれ３つに抑えたことにより、従来技術に比較して、信号線の数が少なく、回路規模の小さい携帯無線機などの無線通信装置を実現することができる。

以上詳述したように、本発明に係る切換制御回路によれば、従来技術に比較して、信号線の数が少なく、回路規模が小さい。また、本発明に係る無線通信装置は上記切換制御回路を備えるので、従来技術に比較して、信号線の数が少なく、回路規模が小さい。

第１の好ましい実施形態に係る無線通信装置４１の構成を示すブロック図である。 図１のＦｅＲＡＭ１２の記憶モードと、図１の無線通信装置４１の送受信モードとを変化したときにおける、コントローラ５０から切換制御回路１０に入力される記憶モード切換信号Ｓ０及び切換制御信号Ｃ１，Ｃ２と、ＦｅＲＡＭ１２からデコーダ１３に出力されるパラレル信号ＰＰ１〜ＰＰ３と、デコーダ１３からスイッチ３０−１〜３０−１０にそれぞれ出力されるスイッチ制御信号Ｍ１〜Ｍ１０との各信号のレベルを示すテーブルの一例を示す図である。 図１の切換制御回路１０の動作を示すタイミングチャートである。 第２の好ましい実施形態に係る無線通信装置４２の構成を示すブロック図である。

符号の説明

１０，１０−１〜１０−７…切換制御回路、
１１…直並列変換器、
１２…ＦｅＲＡＭ、
１３…デコーダ、
２０…出力保持回路、
２１…ノアゲート、
２２…反転入力端子付きアンドゲート、
２３…オアゲート、
３０…スイッチ回路、
３０−１〜３０−１０…スイッチ、
３１…低雑音増幅器、
３２…復調器、
３３…受信信号処理回路、
３４…送信信号処理回路、
３５…変調器、
３６…ドライバアンプ、
３７…電力増幅器、
４１，４２…無線通信装置、
５０…コントローラ、
５１…ＧＳＭモード無線送受信機、
５２…ＣＤＭＡモード無線送受信機、
６０−１〜６０−４…アンテナ、
ＳＷ１，ＳＷ２…スイッチ。

Claims (8)

1. 入力される記憶モード切換信号及び第１の制御信号に基づいて、複数の素子制御信号を発生してそれぞれ複数の素子の動作を制御する切換制御回路であって、
   上記第１の制御信号を第１のパラレル信号に直並列変換して出力するための直並列変換器と、
   上記記憶モード切換信号に応じて選択的に切り換えられるライトモード及びリードモードを有し、上記ライトモードにおいて上記第１のパラレル信号のデータを記憶し、上記リードモードにおいて上記記憶したデータを第２のパラレル信号として出力する書換え可能な記憶装置と、
   上記リードモードにおいて、上記第１の制御信号及び上記第２のパラレル信号をデコードして上記複数の素子制御信号を発生して上記複数の素子に出力し、上記ライトモードにおいて上記リードモードで発生した複数の素子制御信号を保持するデコーダとを備えたことを特徴とする切換制御回路。
2. 上記第１の制御信号は上記切換制御回路のアドレスを含み、
   上記直並列変換器は、上記第１の制御信号に含まれるアドレスと、当該切換制御回路のアドレスとが一致した場合にのみ直並列変換を行うことを特徴とする請求項１記載の切換制御回路。
3. 上記記憶モード切換信号、上記第１の制御信号及び第２の制御信号に基づいて、メモリ保持信号を発生して上記記憶装置に出力するとともに、上記デコーダ出力保持信号を発生して上記デコーダに出力する出力保持回路をさらに備え、
   上記記憶装置はメモリ保持モードをさらに有し、
   上記ライトモード、上記リードモード及び上記メモリ保持モードは上記記憶モード切換信号及び上記メモリ保持信号に応じて、互いに選択的に切り換えられ、
   上記記憶装置は、上記メモリ保持モードにおいて、上記ライトモードで記憶したデータを保持し、
   上記デコーダは、上記メモリ保持モードにおいて、上記デコーダ出力保持信号に基づいて上記複数の素子制御信号を保持することを特徴とする請求項１記載の切換制御回路。
4. 上記記憶装置は強誘電体メモリであることを特徴とする請求項１記載の切換制御回路。
5. 所定の無線信号を送受信する無線通信装置において、
   請求項１記載の少なくとも１つの切換制御回路を備えたことを特徴とする無線通信装置。
6. 上記無線通信装置は、アンテナ切換回路と、復調回路と、変調回路とのうちの少なくとも１つの回路を備え、
   上記切換制御回路は上記各回路に設けられ、入力される記憶モード切換信号及び第１の制御信号に基づいて、上記各回路内の複数の素子の動作を制御することを特徴とする請求項５記載の無線通信装置。
7. 所定の無線信号を送受信する無線通信装置において、
   請求項２記載の複数の切換制御回路を備えたことを特徴とする無線通信装置。
8. 上記無線通信装置は、アンテナ切換回路と、復調回路と、変調回路とのうちの複数の回路を備え、
   上記切換制御回路は上記各回路に設けられ、入力される記憶モード切換信号及び第１の制御信号に基づいて、上記各回路内の複数の素子の動作を制御することを特徴とする請求項７記載の無線通信装置。
   

Images