JP2006311326A - データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 - Google Patents
データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 Download PDFInfo
- Publication number
- JP2006311326A JP2006311326A JP2005132847A JP2005132847A JP2006311326A JP 2006311326 A JP2006311326 A JP 2006311326A JP 2005132847 A JP2005132847 A JP 2005132847A JP 2005132847 A JP2005132847 A JP 2005132847A JP 2006311326 A JP2006311326 A JP 2006311326A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel
- serial
- clock
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】 送信装置から受信装置へのデータ伝送における位相ずれの発生を解消する。
【解決手段】 送信装置11は、パラレルデータの映像同期信号を検出している場合に同期検出用のIDデータを挿入するIDデータ挿入部15と、パラレルデータをシリアル出力するパラレルシリアル変換部13とを有し、受信装置20は、基準クロックclkに基づいて同期用のクロック4clkを生成するクロック変換部24と、パラレルシリアル変換部13からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部22と、パラレルデータからIDデータを検出するIDデータ検出部25と、IDデータ検出部25によってIDデータを検出した場合にリセット信号が入力されるタイマ26とを有し、タイマ26は、所定期間内にIDデータを検出しない場合に、第2のクロック逓倍部24をリセットすることを特徴とする。
【選択図】 図2
【解決手段】 送信装置11は、パラレルデータの映像同期信号を検出している場合に同期検出用のIDデータを挿入するIDデータ挿入部15と、パラレルデータをシリアル出力するパラレルシリアル変換部13とを有し、受信装置20は、基準クロックclkに基づいて同期用のクロック4clkを生成するクロック変換部24と、パラレルシリアル変換部13からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部22と、パラレルデータからIDデータを検出するIDデータ検出部25と、IDデータ検出部25によってIDデータを検出した場合にリセット信号が入力されるタイマ26とを有し、タイマ26は、所定期間内にIDデータを検出しない場合に、第2のクロック逓倍部24をリセットすることを特徴とする。
【選択図】 図2
Description
本発明は、送信装置から表示装置に大容量の映像データを伝送するデータ伝送システム及びその伝送方法、データ送信装置、データ受信装置に関する。
映画等の映像データは、情報処理装置等においてデジタル信号処理をされて、そのデジタル信号処理をされたデジタル映像データを、プロジェクタ等の表示装置に伝送し表示させている。
近年、これらの映像データは、表示される表示装置の大型化、高解像度化等に伴い、データ量も増えてきており、そのために情報処理装置から表示装置へのデータの伝送量も伝送速度も増加してきている。
ところで、デジタル化された映像データを伝送する方法としては、シリアル伝送方式である低電圧差動方式(Low Voltage Differential Signaling、以下、LVDSという。)がある。LVDSによる伝送方式では、高速で差動信号を伝送することができ、パラレルな映像データをシリアル化して伝送するため、インターフェースの本数を少なくすることができ、設計上有利なものとなる。また、差動信号で伝送されるため、ノイズ耐性が強く、非常に有効な伝送手段である。
従来のデータ伝送方式100は、図3に示すように、送信装置101と、LVDSケーブル110を介して送信装置101と接続された受信装置120とから構成されており、LVDSケーブル110を介して映像データ等のデータが伝送される。
送信装置101は、映像データ等を出力する情報処理部102と、基準クロックを逓倍するPLL(phase-locked loop)回路部103と、パラレルなデータをシリアルなデータに変換するパラレルシリアル変換部104とから構成されている。送信装置101は、基準クロックclkに基づいて、情報処理部102からのパラレルなデータD1〜D4をパラレルシリアル変換部104にてシリアルなデータ132に変換する。パラレルシリアル変換部104からのシリアルデータ、及び、基準クロックclkをPLL回路部103にて逓倍したクロック4clkは、それぞれレベルシフト部105、106、LVDSケーブル110を介して受信装置120に伝送される。なお、本説明においては、情報処理部102より4ビットの映像データが出力されるため、PLL回路部103にて基準クロックclkの4倍の周波数であるクロック4clkが出力されるが、これに限らず、情報処理部102において出力される映像データのビット数により、逓倍するクロックの倍率を適宜選択するようにしてもよい。
受信装置120は、送信装置101からのシリアルデータをパラレルデータに変換するシリアルパラレル変換部121と、PLL回路部122と、受信した映像データを表示させる表示部123とから構成されている。受信装置120は、LVDSケーブル110からのシリアルデータ、及び、クロック4clkをレベルシフト部124、125を介してそれぞれシリアルパラレル変換部121、PLL回路部122に入力させる。受信装置120は、クロック4clkを、PLL回路部122にて分周されたクロックclkを表示部123に出力するとともに、クロック4clkをシリアルパラレル変換部121に出力し、このクロック4clkに基づいてシリアルデータをシリアルパラレル変換部121にてパラレルなデータD1〜D4に変換し、表示部123に出力している。シリアルパラレル変換部121は、送信装置100のPLL回路部103にて逓倍されたクロック4clkの立ち上がりを検出し、入力されるシリアルデータの各データ列の先頭位置を判別している。
また、図4に示すようなデータ伝送方式200は、図3に示すデータ伝送方式100で説明したPLL回路部103、122の代わりにPLL回路部201、202が用いられる以外は、データ伝送方式100と同様の構成を有している。
データ伝送方式200は、送信装置101において基準クロックclkを4倍の周波数に逓倍したクロック4clkに基づいてパラレルシリアル変換部104にてパラレルデータD1〜D4をシリアルデータに変換したデータを、受信装置120に伝送している。また、データ伝送方式200は、PLL回路部201にて基準クロックclkをそのまま受信装置120に伝送しており、PLL回路部202にて4倍の周波数に逓倍し、そのクロック4clkをシリアルパラレル変換部121に出力しており、このクロック4clkに基づいて送信されるシリアルデータを、元のパラレルデータD1〜D4に変換して、表示部123に出力している。
さらに、図5に示すようなデータ伝送方式300は、データ伝送方式100と同様な構成に、情報処理部101から同期パルスをパラレルシリアル変換部104及びシリアルパラレル変換部121に出力しており、この同期パルスに基づいて、送信装置101と受信装置120とを同期をとっている。
ところで、上述のデータ伝送方式100では、逓倍されたクロック4clkをLVDSケーブル110にて伝送しており、この伝送されたクロック4clkをPLL回路部122において基準クロックclkを生成し、これらのクロックに基づいてシリアルパラレル変換部121において、シリアルデータをパラレルデータに変換している。このとき、PLL回路部122において生成されるクロックにより、同期を取っているが、この同期を取るタイミングにずれが発生している、つまり、位相がずれている場合には、情報処理部102からのデータD1〜D4がシリアルパラレル変換部121にて正しく変換されず、表示がうまくできないという問題があった。
また、基準クロックclkをそのまま伝送するデータ伝送方式200においても、データ伝送方式100と同様に、位相ずれが発生する場合があり、表示がうまくできないという問題があった。
また、別途同期パルスを伝送するデータ伝送方式300では、伝送される同期パルスの精度を4倍の周波数に逓倍されたクロック4clkと同様の精度が必要となり、システムの大型化や高精度化に伴うコスト高につながり、実用性に向かないものであった。
本発明は、このような従来の実情に鑑みて提案されたものであり、PLL回路部において出力するクロックに位相ずれが発生した場合に、この位相ずれを簡易な構成をもってして解消し、シリアルパラレル変換部での変換を正確に行うことができるデータ伝送システム及び、そのようなデータ伝送システムに用いられる受信装置、送信装置、並びに、データ伝送方法を提供することを目的とする。
上述した目的を達成するために、本発明に係るデータ伝送システムは、送信装置より受信装置にデータを伝送するデータ伝送システムにおいて、上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理部と、上記情報処理部から出力される上記基準クロックを所定倍率に変換された第1のクロックを生成する第1のクロック変換部と、上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のIDデータを挿入するIDデータ挿入部と、上記IDデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部とを有し、上記受信装置は、上記送信装置からの上記第1のクロックを所定倍率に変換された第2のクロックを生成する第2のクロック変換部と、上記パラレルシリアル変換部からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、上記情報処理部から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換部より出力されるパラレルデータから上記IDデータを検出するIDデータ検出部と、上記IDデータ検出部によって上記IDデータを検出した場合にリセット信号が入力されるタイマとを有し、上記タイマは、所定期間内に上記IDデータ検出部からのリセット信号を検出しない場合に、上記第2のクロック変換部をリセットすることを特徴とする。
また、本発明に係るデータ伝送方法は、送信装置より受信装置にデータを伝送するデータ伝送方法において、上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理工程と、上記情報処理工程から出力される上記基準クロックを所定倍率に変換された第1のクロックを生成する第1のクロック変換工程と、上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のIDデータを挿入するIDデータ挿入工程と、上記IDデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換工程とを有し、上記受信装置は、上記送信装置からの上記第1のクロックを所定倍率に変換された第2のクロックを生成する第2のクロック変換工程と、上記パラレルシリアル変換工程からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換工程と、上記情報処理工程から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換工程より出力されるパラレルデータから上記IDデータを検出するIDデータ検出工程と、上記IDデータ検出工程によって上記IDデータを検出した場合にタイマにリセット信号を出力する第1のリセット信号出力工程とを有し、上記IDデータ検出工程において上記IDデータを検出せず、所定期間経過し上記タイマに上記第1のリセット信号出力工程からの上記リセット信号が入力されない場合に、上記第2のクロック変換工程をリセットさせる第2のリセット信号出力工程とを備えることを特徴とする。
また、本発明に係るデータ送信装置は、パラレルデータをシリアルデータに変換し、該シリアルデータをデータ受信装置に送信するデータ送信装置において、パラレルデータ、映像同期信号を出力する情報処理部と、上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンで、上記受信装置側で検出が可能な同期検出用のIDデータを挿入するIDデータ挿入部と、上記IDデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部とを備えることを特徴とする。
さらに、本発明に係るデータ受信装置は、データ送信装置から送信されるシリアルデータを受信し、シリアルデータをパラレルデータに変換するデータ受信装置において、上記送信装置からの送信される同期用のクロックが所定倍率に変換された第2のクロックを生成するクロック変換部と、上記シリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、上記送信装置において映像同期信号が検出された期間に挿入された所定のビットパターンのIDデータを検出するIDデータ検出部と、上記IDデータ検出部によって上記IDデータを検出した場合にリセット信号が入力されるタイマとを備え、上記タイマは、所定期間内に上記IDデータ検出部からのリセット信号を検出しない場合に、上記クロック変換部をリセットすることを特徴とする。
本発明に係るデータ伝送システムは、IDデータ検出部において、映像同期信号が検出された際に同期用のIDデータを検出できない場合、つまり位相ずれが発生している場合に、リセット信号を出力せず、タイマによって第2のクロック変換部がリセットされるので、位相ずれが発生している場合にのみ、第2のクロック変換部がリセットされる。これにより、第2のクロック変換部はリセットされ、再び同期用のクロックを出力する際に、そのタイミングがずれ、つまりリセット前とは異なるタイミングで同期用のクロックを出力することとなる。また、この一連の動作を、タイマが第2のクロック変換部にリセット信号を出力しなくなるまで、つまり同期が取れるまで繰り返されるので、簡易な構成で同期が取れるようになる。
また、本発明は、別途伝送している映像同期信号が検出されている期間中であれば、どのタイミングであってもIDデータを挿入することさえできればよく、同期用信号を精度よく伝送したり、そのための複雑な機構を設ける必要がなく、長距離伝送も可能となり、設計上大変有利なものである。
以下、本発明に係るデータ伝送システムについて、図面を参照しながら詳細に説明する。
本発明に係るデータ伝送システム10は、図1に示すように、ユーザにより操作入力等が行われるコンピュータ1と、コンピュータ1からの命令を受け、格納されている映像データ等のデジタルデータの各種処理を行うメディアターミナル2と、メディアターミナル2からの映像データ等をスクリーン3に表示させるプロジェクタ4と、音声データ等を出力させるスピーカ5とからなる映画コンテンツ提供システムに適用される。具体的には、本データ伝送システム10は、情報処理を行い送信する送信装置であるメディアターミナル2から受信装置であるプロジェクタ4に映像データを伝送する伝送システムである。
データ伝送システム10は、図2に示すように、映像データ等のデータを送信する送信装置11と、送信装置11からのデータを受信する受信装置20との間で伝送路30を介してデータ伝送するシステムである。図1の例に当てはめると、送信装置11はメディアターミナル2であり、受信装置20はプロジェクタ4に当たり、メディアターミナル2からの映像データをプロジェクタ4に伝送し、その映像データをプロジェクタ4によりスクリーン3に表示させることができる。
送信装置11は、映像データ等の各種信号を出力する情報処理部12と、情報処理部12からのパラレルデータをシリアルデータに変換するパラレルシリアル変換部13と、クロック信号を所定倍率に変換するPLL回路部14と、映像データに所定のIDデータを挿入するID挿入部15と、伝送信号を生成するレベルシフト部16、17とから構成されている。
情報処理部12は、映像同期信号(水平同期信号又は垂直同期信号)、クロック、各種処理が施されたデジタルな映像データ等を出力するものであり、例えば、図2に示すように、基準クロックclk、4ビットの映像データD1〜D4をパラレルに出力する。また、情報処理部12は、映像同期信号syncを後述するID挿入部15及びID検出部25に出力している。なお、本説明においては、4ビットの映像データD1〜D4について説明しているが、これに限らず、所望とする映像データを出力する情報処理部12であってよい。
パラレルシリアル変換部13は、情報処理部11から出力されるパラレルデータをシリアルデータに変換するものである。
PLL回路部14は、情報処理部12から出力される基準クロックclkが入力され、この基準クロックclkをパラレルシリアル変換部13において変換されるシリアルデータのレートに対応するクロック4clkに変換し、つまりの基準クロックclkの周波数を4倍にしたクロック4clkをパラレルシリアル変換部13に出力するとともに、そのクロック4clkを受信装置20に伝送する。
ID挿入部15は、情報処理部12の後段、パラレルシリアル変換部13の前段に設けられ、映像同期信号syncを検出し、その映像同期信号syncが検出されている期間の映像データD1〜D4に同期用のIDデータを挿入したものをパラレルシリアル変換部13へ出力する。IDデータは、映像同期信号syncと異なるビットパターンであり、予め決められた1クロック分に対応するビットパターンを有するデータであり、後述するID検出部25において検出できるデータである。なお、IDデータは、上述のように1クロック分に対応するデータに限らず、複数クロックに対応したデータであってもよい。また、IDデータは、複数位相分ずれた際に検出可能なように、周期的ではないデータであることが好ましい。
レベルシフト部16は、パラレルシリアル変換部13から出力されたシリアルデータに対応した伝送信号を生成し、受信装置20側のレベルシフト部21に伝送路30を介して伝送する。レベルシフト部17は、PLL回路部14から出力されるクロック4clkに対応した伝送信号を生成し、受信装置20側のレベルシフト部22に伝送路30を介して伝送する。
次に、送信装置11から伝送される映像データ等を受信する受信装置20について説明する。
受信装置20は、送信装置11からのシリアルデータを伝送路30を介して受信するレベルシフト部21と、レベルシフト部21からの信号が入力されるシリアルパラレル変換部22と、送信装置11からのクロック4clkを伝送路30を介して受信するレベルシフト部23と、レベルシフト部23からの信号が入力されるPLL回路部24と、シリアルパラレル変換部22からのパラレルデータに挿入されたIDデータを検出するID検出部25と、所定の期間経過したのちにリセット信号を出力するタイマ26と、シリアルパラレル変換部22からのパラレルデータを表示させる表示部27とから構成されている。
レベルシフト部21は、伝送路30を介して入力されるレベルシフト部16からの伝送信号に対応してシリアルデータを生成し、シリアルパラレル変換部22に出力する。レベルシフト部23は、伝送路30を介して入力されるレベルシフト部17からの伝送信号に対応してクロック4clkをPLL回路部24に出力する。
シリアルパラレル変換部22は、レベルシフト部21からのシリアルデータをPLL回路部24からのクロック4clkに基づいて、パラレルデータである映像データD1〜D4に変換する。
PLL回路部24は、レベルシフト部23から出力されるクロック4clkをシフトクロックとしてシリアルパラレル変換部22に出力するとともに、クロック4clkから基準クロックclkを生成し、その基準クロックclkを表示部27に出力する。
ID検出部25は、シリアルパラレル変換部22の後段で、表示部27の前段に設けられ、映像同期信号syncを検出し、その映像同期信号syncが検出されている期間の映像データD1〜D4に挿入されたIDデータを検出し、IDデータが検出された場合にのみ、タイマ26にリセット信号36を出力する。
タイマ26は、ID検出部25からのリセット信号に応じてタイマをリセットする。また、タイマ26は、映像同期信号syncの周期よりも長い所定の期間経過した場合には、PLL回路部24にリセット信号を出力する。つまり、タイマ26は、ID検出部25からリセット信号が入力され、タイマ26がリセットされている間は、PLL回路部24にリセット信号を出力しない。
表示部27は、映像同期信号sync、基準クロックclkに基づいて、シリアルパラレル変換部22からの映像データD1〜D4を表示させる。
上述のような構成を有するデータ伝送システム10は、先ず、情報処理部12からの映像データD1〜D4、映像同期信号syncがID挿入部15に入力され、基準クロックclkがPLL回路部14に入力される。
次に、ID挿入部15において、映像同期信号syncを検出した場合、映像データD1〜D4に所定のIDデータが挿入され、パラレルシリアル変換部13に出力され、映像同期信号syncを検出しない場合は映像データD1〜D4をそのままパラレルシリアル変換部13に出力する。また、PLL回路部14において、クロック4clkがパラレルシリアル変換部13に入力され、基準クロックを所定倍率で変換したクロック4clkを伝送路30を介して受信装置20側のPLL回路部24に出力される。
次に、パラレルシリアル変換部13において、入力されるパラレルデータとクロック信号に基づいてシリアルデータに変換し、伝送路30を介して受信装置20側のシリアルパラレル変換部22に出力する。
次に、データ伝送システム10は、受信装置20側において、PLL回路部24から出力されるクロック4clkをシリアルパラレル変換部22に出力し、シリアルパラレル変換部22において、パラレルデータをID検出部25を介して表示部27に出力する。
ID検出部25において、ID検出部25が映像同期信号syncを検出した場合、IDデータを検出し、IDデータが検出された場合はタイマ26にリセット信号を出力し、映像同期信号syncが検出されない場合はタイマ26にリセット信号を出力しない。
タイマ26において、ID検出部25からのリセット信号が入力されるとタイマをリセットし、所定期間リセット信号が入力されない場合は、PLL回路部24にリセット信号を出力する。
次に、タイマ26からのリセット信号が入力されたPLL回路部24は、PLL回路部24をリセットし、再び同期用のクロック4clkをシリアルパラレル変換部22に出力する。
以上のように動作するデータ伝送システム10は、ID検出部25において映像同期信号syncを検出された際に同期用のIDデータを検出できない場合、つまり位相ずれが発生している場合に、リセット信号を出力せず、タイマ26によってPLL回路部24がリセットされるので、位相ずれが発生している場合にのみ、PLL回路部24がリセットされる。これにより、PLL回路部24はリセットされ、再び同期用のクロック4clkを出力する際に、そのタイミングがずれ、つまりリセット前とは異なるタイミングでクロック4clkを出力することとなる。また、この一連の動作を、タイマ26がPLL回路部24にリセット信号を出力しなくなるまで、つまり同期が取れるまで繰り返されるので、簡易な構成で同期が取れるようになる。
また、データ伝送システム10は、別途伝送している映像同期信号syncが検出されている期間中であれば、どのタイミングであってもIDデータを挿入することさえできればよく、同期用信号を精度よく伝送したり、そのための複雑な機構を設ける必要がなく、長距離伝送も可能となり、設計上大変有利なものである。
なお、データ伝送システム10は、上述のように、タイマ26を設け、ID検出部25からのリセット信号が入力されない場合にPLL回路部24をリセットするような構成に限らず、ID検出部25において、IDデータが検出されない場合にのみ、PLL回路部24をリセットするような構成であれば、いかなる構成のものであってもよい。
1 コンピュータ、2 メディアターミナル、3 スクリーン、4 プロジェクタ、5 スピーカ、10 データ伝送システム、11 送信装置、12 情報処理部、13 パラレルシリアル変換部、14 PLL回路部、15 ID挿入部、16、17 レベルシフト部、20 受信装置、21、23 レベルシフト部、22 シリアルパラレル変換部、24 PLL回路部、25 ID検出部、26 タイマ、27 表示部、30 伝送路、100 データ伝送方式、101 送信装置、102 情報処理部、103 PLL回路部、104 パラレルシリアル変換部、105、106 レベルシフト部、110 LVDSケーブル、120 受信装置、121 シリアルパラレル変換部、122 PLL回路部、123 表示部、124、125 レベルシフト部
Claims (4)
- 送信装置より受信装置にデータを伝送するデータ伝送システムにおいて、
上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理部と、
上記情報処理部から出力される上記基準クロックを所定倍率に変換された第1のクロックを生成する第1のクロック変換部と、
上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のIDデータを挿入するIDデータ挿入部と、
上記IDデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部とを有し、
上記受信装置は、上記送信装置からの上記第1のクロックを所定倍率に変換された第2のクロックを生成する第2のクロック変換部と、
上記パラレルシリアル変換部からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、
上記情報処理部から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換部より出力されるパラレルデータから上記IDデータを検出するIDデータ検出部と、
上記IDデータ検出部によって上記IDデータを検出した場合にリセット信号が入力されるタイマとを有し、
上記タイマは、所定期間内に上記IDデータ検出部からのリセット信号を検出しない場合に、上記第2のクロック変換部をリセットする
ことを特徴とするデータ伝送システム。 - 送信装置より受信装置にデータを伝送するデータ伝送方法において、
上記送信装置は、パラレルデータ、基準クロック、映像同期信号を出力する情報処理工程と、
上記情報処理工程から出力される上記基準クロックを所定倍率に変換された第1のクロックを生成する第1のクロック変換工程と、
上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンの同期検出用のIDデータを挿入するIDデータ挿入工程と、
上記IDデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換工程とを有し、
上記受信装置は、上記送信装置からの上記第1のクロックを所定倍率に変換された第2のクロックを生成する第2のクロック変換工程と、
上記パラレルシリアル変換工程からのシリアルデータをパラレルデータに変換するシリアルパラレルデータ変換工程と、
上記情報処理工程から送信される上記映像同期信号が検出された場合に、上記シリアルパラレル変換工程より出力されるパラレルデータから上記IDデータを検出するIDデータ検出工程と、
上記IDデータ検出工程によって上記IDデータを検出した場合にタイマにリセット信号を出力する第1のリセット信号出力工程とを有し、
上記IDデータ検出工程において上記IDデータを検出せず、所定期間経過し上記タイマに上記第1のリセット信号出力工程からの上記リセット信号が入力されない場合に、上記第2のクロック変換工程をリセットさせる第2のリセット信号出力工程とを備える
ことを特徴とするデータ伝送方法。 - パラレルデータをシリアルデータに変換し、該シリアルデータをデータ受信装置に送信するデータ送信装置において、
パラレルデータ、映像同期信号を出力する情報処理部と、
上記映像同期信号が検出された場合に、上記パラレルデータに所定のビットパターンで、上記受信装置側で検出が可能な同期検出用のIDデータを挿入するIDデータ挿入部と、
上記IDデータを含む上記パラレルデータをシリアル出力するパラレルシリアル変換部と
を備えることを特徴とするデータ送信装置。 - データ送信装置から送信されるシリアルデータを受信し、シリアルデータをパラレルデータに変換するデータ受信装置において、
上記送信装置からの送信される同期用のクロックが所定倍率に変換された第2のクロックを生成するクロック変換部と、
上記シリアルデータをパラレルデータに変換するシリアルパラレルデータ変換部と、
上記送信装置において映像同期信号が検出された期間に挿入された所定のビットパターンのIDデータを検出するIDデータ検出部と、
上記IDデータ検出部によって上記IDデータを検出した場合にリセット信号が入力されるタイマとを備え、
上記タイマは、所定期間内に上記IDデータ検出部からのリセット信号を検出しない場合に、上記クロック変換部をリセットする
ことを特徴とするデータ受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132847A JP2006311326A (ja) | 2005-04-28 | 2005-04-28 | データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132847A JP2006311326A (ja) | 2005-04-28 | 2005-04-28 | データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006311326A true JP2006311326A (ja) | 2006-11-09 |
Family
ID=37477660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005132847A Withdrawn JP2006311326A (ja) | 2005-04-28 | 2005-04-28 | データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006311326A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013042278A (ja) * | 2011-08-12 | 2013-02-28 | Renesas Electronics Corp | 半導体集積回路装置 |
-
2005
- 2005-04-28 JP JP2005132847A patent/JP2006311326A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013042278A (ja) * | 2011-08-12 | 2013-02-28 | Renesas Electronics Corp | 半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5066121B2 (ja) | クロック情報とデータを伝送する装置及び方法 | |
JP4990315B2 (ja) | ブランク期間にクロック信号を伝送するディスプレイ装置及び方法 | |
US7340655B2 (en) | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method | |
JP2008145902A (ja) | マルチスクリーン表示装置 | |
KR960025583A (ko) | 컴팩트 디스크 영상 노래 반주 재생장치 | |
JP2008306730A (ja) | 伝送システム、送信装置、受信装置、および伝送方式 | |
JP2006267230A (ja) | デジタル映像伝送装置 | |
JP2008005123A (ja) | 映像データ送信装置、映像データ受信装置および映像データ伝送システム | |
JP2014140110A (ja) | 変換回路、画像処理装置および変換方法 | |
JP2003304225A (ja) | データリカバリ回路 | |
KR20120083548A (ko) | 송신 장치, 수신 장치 및 송수신 시스템 | |
JP2006311326A (ja) | データ伝送回路、データ伝送方法、データ送信装置、及び、データ受信装置 | |
JP2010154418A (ja) | 無線映像伝送方法及び装置 | |
CN109076259B (zh) | 视频信号发送装置、视频信号接收装置以及视频信号传输系统 | |
KR100899781B1 (ko) | 클록 정보와 함께 데이터를 전송하는 방법 및 장치 | |
JP2008148302A (ja) | 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 | |
JP6533069B2 (ja) | データ伝送装置並びに送信装置及び受信装置 | |
JP2001083927A (ja) | ディスプレイ装置及びその駆動方法 | |
JP7078842B2 (ja) | 送信装置、受信装置、クロック転送方法およびプログラム | |
JP2006229431A (ja) | 映像信号伝送方法及び映像信号伝送装置 | |
JP2005079963A (ja) | 映像信号伝送システム及び方法並びに送信装置及び受信装置 | |
JP2006217502A (ja) | 画像伝送システム | |
JP4779387B2 (ja) | 表示装置 | |
JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
JP3157029B2 (ja) | データ受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |