JP2006309734A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006309734A5 JP2006309734A5 JP2006085007A JP2006085007A JP2006309734A5 JP 2006309734 A5 JP2006309734 A5 JP 2006309734A5 JP 2006085007 A JP2006085007 A JP 2006085007A JP 2006085007 A JP2006085007 A JP 2006085007A JP 2006309734 A5 JP2006309734 A5 JP 2006309734A5
- Authority
- JP
- Japan
- Prior art keywords
- oite
- memory
- tag
- sets
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (2)
- キャッシュメモリを有する演算処理装置であって、
データメモリおよびタグメモリをそれぞれ有する複数のセットと、
タグヒット率を第1の期間について計数する手段と、
前記第1の期間において、動作状態にある前記複数のセットのうち前記タグヒット率が最も低いセットを、停止状態に遷移させる手段と、
を有することを特徴とする演算処理装置。 - 請求項1において、
前記停止状態において、前記データメモリおよび前記タグメモリへの、書き込み信号および読み出し信号が非有効化されることを特徴とする演算処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006085007A JP4364878B2 (ja) | 2005-03-31 | 2006-03-27 | 演算処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005102105 | 2005-03-31 | ||
JP2006085007A JP4364878B2 (ja) | 2005-03-31 | 2006-03-27 | 演算処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006309734A JP2006309734A (ja) | 2006-11-09 |
JP2006309734A5 true JP2006309734A5 (ja) | 2009-02-12 |
JP4364878B2 JP4364878B2 (ja) | 2009-11-18 |
Family
ID=37476495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006085007A Expired - Fee Related JP4364878B2 (ja) | 2005-03-31 | 2006-03-27 | 演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4364878B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4519151B2 (ja) * | 2007-03-20 | 2010-08-04 | 富士通株式会社 | キャッシュ制御回路 |
JP5167952B2 (ja) * | 2008-05-26 | 2013-03-21 | 富士通株式会社 | キャッシュメモリシステム |
JP5338905B2 (ja) * | 2009-05-29 | 2013-11-13 | 富士通株式会社 | キャッシュ制御装置およびキャッシュ制御方法 |
CN102792289B (zh) | 2010-03-08 | 2015-11-25 | 惠普发展公司,有限责任合伙企业 | 数据存储装置 |
JP5484281B2 (ja) * | 2010-09-21 | 2014-05-07 | 三菱電機株式会社 | 情報処理システム |
US9703704B2 (en) | 2012-05-01 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2006
- 2006-03-27 JP JP2006085007A patent/JP4364878B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006309734A5 (ja) | ||
JP2009527820A5 (ja) | ||
TWI365375B (en) | Storage controller which writes retrived data directly to a memory,method and system of processing read request with the storage controller | |
WO2010051621A8 (en) | Bridge device having a virtual page buffer | |
JP2010113702A5 (ja) | ||
EP1939729A4 (en) | SOFTWARE DEVELOPMENT PRODUCTION MANAGEMENT SYSTEM, COMPUTER PROGRAM AND RECORDING MEDIUM | |
TW200641903A (en) | Solid state disk controller apparatus | |
JP2011519461A5 (ja) | ||
ATE491181T1 (de) | Konfigurierbarer cache für einen mikroprozessor | |
JP2007272895A5 (ja) | ||
ATE473483T1 (de) | Verschleierung von speicherzugriffsmustern | |
WO2006082154A3 (en) | System and method for a memory with combined line and word access | |
JP2010198327A5 (ja) | マイクロコントローラ | |
JP2007102312A5 (ja) | ||
JP2011507073A5 (ja) | ||
WO2008149839A1 (ja) | 画像表示制御装置、ゲーム装置並びにプログラム及びこれを記録した記録媒体 | |
TWI516953B (zh) | 用於記憶體階層覺知生產者消費者指令的設備與方法 | |
WO2004072848A8 (en) | Method and apparatus for hazard detection and management in a pipelined digital processor | |
JP2007502480A5 (ja) | ||
EP1770507A3 (en) | Pipeline processing based on RISC architecture | |
JP2008210184A5 (ja) | ||
TW200739544A (en) | Information recording medium, information recording apparatus and method, and computer-readable recording medium recording thereon a computer program | |
JP2007219942A5 (ja) | ||
TWI605450B (zh) | 在自旋轉移力矩記憶體中之寫入操作技術 | |
JP2007048299A5 (ja) |