JP2006295209A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006295209A5 JP2006295209A5 JP2006175346A JP2006175346A JP2006295209A5 JP 2006295209 A5 JP2006295209 A5 JP 2006295209A5 JP 2006175346 A JP2006175346 A JP 2006175346A JP 2006175346 A JP2006175346 A JP 2006175346A JP 2006295209 A5 JP2006295209 A5 JP 2006295209A5
- Authority
- JP
- Japan
- Prior art keywords
- opening
- film
- conductor film
- connection
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 118
- 239000004065 semiconductor Substances 0.000 claims description 69
- 229920001721 Polyimide Polymers 0.000 claims description 54
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000005342 ion exchange Methods 0.000 claims description 18
- 238000009713 electroplating Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 17
- 239000009719 polyimide resin Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 189
- 230000004048 modification Effects 0.000 description 15
- 238000006011 modification reaction Methods 0.000 description 15
- 239000003822 epoxy resin Substances 0.000 description 10
- 229920000647 polyepoxide Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 7
- 239000007864 aqueous solution Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005755 formation reaction Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000000875 corresponding Effects 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 238000005341 cation exchange Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 125000000020 sulfo group Chemical group O=S(=O)([*])O[H] 0.000 description 3
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000005462 imide group Chemical group 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L Copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 229910020707 Co—Pt Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052803 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Description
この発明は、半導体基板上のパッドに接続された導体膜を有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device having a conductor film connected to a pad on a semiconductor substrate and a method for manufacturing the same .
一対の半導体チップの活性面同士を重ね合わせるチップ・オン・チップ構造や、半導体チップの活性面を配線基板に対向させて接合するフリップチップボンディング構造においては、半導体チップの活性面に、バンプと呼ばれる電気接続用の隆起物が設けられる。図３には、このような半導体チップの表面付近の構成が図解的に表されている。
半導体基板５１の活性面５１ａにおいては、外部配線の一部を露出させたパッド５２が設けられている。このパッド５２を露出させる開口５３を有するポリイミド膜５４によって、半導体基板５１の活性面５１ａが覆われている。そして、開口５３内には、パッド５２上にバンプ５５が配置されている。このバンプ５５は、ポリイミド膜５４の表面よりも隆起して形成されている。
In a chip-on-chip structure in which the active surfaces of a pair of semiconductor chips are overlapped, or in a flip chip bonding structure in which the active surface of the semiconductor chip is bonded to face the wiring substrate, the active surface of the semiconductor chip is called a bump. A protuberance for electrical connection is provided. FIG. 3 schematically shows the configuration near the surface of such a semiconductor chip.
On the active surface 51a of the semiconductor substrate 51, a pad 52 exposing a part of the external wiring is provided. An active surface 51 a of the semiconductor substrate 51 is covered with a polyimide film 54 having an opening 53 for exposing the pad 52. A bump 55 is disposed on the pad 52 in the opening 53. The bump 55 is formed so as to protrude from the surface of the polyimide film 54.
バンプ５５の形成は、たとえば、無電解めっき法によって行われる。無電解めっき法では、ポリイミド膜５４の表面に付着性の良い金属膜を形成することができないため、専ら開口５３内においてパッド５２上に金または銅などの良導体の厚膜を成長させることにより、バンプ５５が形成される。 The bump 55 is formed by, for example, an electroless plating method. In the electroless plating method, a metal film with good adhesion cannot be formed on the surface of the polyimide film 54. Therefore, by growing a thick film of a good conductor such as gold or copper on the pad 52 exclusively in the opening 53, Bumps 55 are formed.
ところが、無電解めっき法による厚膜の形成には長時間を要するので、ポリイミド膜５４に形成された開口５３を埋めて、かつ、ポリイミド膜５４の表面から隆起するバンプ５５の形成には、極めて長い時間を要する。そのため、半導体チップの製造に要する時間が長いという問題があった。
そこで、この発明の目的は、上述の技術的課題を解決し、接続部材を有する半導体装置の生産性を向上することができる半導体装置およびその製造方法を提供することである。
However, since it takes a long time to form the thick film by the electroless plating method, it is extremely difficult to form the bump 55 that fills the opening 53 formed in the polyimide film 54 and rises from the surface of the polyimide film 54. It takes a long time. Therefore, there is a problem that the time required for manufacturing the semiconductor chip is long.
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device that can solve the above technical problem and can improve the productivity of a semiconductor device having a connection member, and a method for manufacturing the same.
請求項１の発明は、電気接続用のパッドが設けられた半導体基板上に、上記パッドを露出させるパッド用開口を有する第１の絶縁膜を形成する工程と、上記第１の絶縁膜上に上記パッドと接続する第１の導体膜を形成する工程と、 According to a first aspect of the present invention, there is provided a step of forming a first insulating film having a pad opening for exposing the pad on a semiconductor substrate provided with an electrical connection pad; and on the first insulating film. Forming a first conductor film connected to the pad;
上記第１の導体膜上に、第２の絶縁膜を形成する工程と、上記第２の絶縁膜に、上記第１の導体膜をスクライブライン領域で露出させる第１のスクライブライン領域開口と、上記第１の導体膜を所定の接続領域で露出させる第１の接続領域開口とを形成する工程と、上記第１のスクライブライン領域開口から上記第１の導体膜に給電して、上記第１の接続領域開口において上記第１の導体膜に接続された第１の接続部材を形成する工程とを含むことを特徴とする半導体装置の製造方法である。 Forming a second insulating film on the first conductive film; and a first scribe line region opening for exposing the first conductive film to the second insulating film in the scribe line region; Forming a first connection region opening for exposing the first conductor film in a predetermined connection region; supplying power to the first conductor film from the first scribe line region opening; and Forming a first connection member connected to the first conductor film in the connection region opening of the semiconductor device.
請求項２記載の発明は、上記第１の接続領域開口が、上記パッドよりも上記スクライブライン領域側に形成されることを特徴とする請求項１記載の半導体装置の製造方法である。 According to a second aspect of the present invention, in the semiconductor device manufacturing method according to the first aspect, the first connection region opening is formed on the scribe line region side of the pad.
請求項３記載の発明は、上記第１の絶縁膜がポリイミド樹脂からなり、上記第１の導体膜を形成する工程が、上記第１の絶縁膜の表面および上記パッド用開口の内壁面を改質する工程と、上記第１の絶縁膜の表面、上記パッド用開口の内壁面、および上記パッド用開口の底面において露出する上記パッドの表面を被覆する第１の薄い導体膜をイオン交換反応によって形成する工程と、上記第１の薄い導体膜を用いて給電を行う電解めっき法によって、上記第１の薄い導体膜を厚膜化する工程とを含むことを特徴とする請求項１または２記載の半導体装置の製造方法である。 According to a third aspect of the present invention, in the step of forming the first conductor film, the first insulating film is made of polyimide resin, and the surface of the first insulating film and the inner wall surface of the pad opening are modified. A first thin conductive film covering the surface of the first insulating film, the inner wall surface of the pad opening, and the surface of the pad exposed at the bottom surface of the pad opening by an ion exchange reaction. 3. The method according to claim 1, further comprising a step of forming and a step of increasing the thickness of the first thin conductor film by an electroplating method in which power is supplied using the first thin conductor film. This is a method for manufacturing the semiconductor device.
請求項４記載の発明は、上記第１の接続部材が、他の固体装置との接続のためのバンプであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法である。 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the first connection member is a bump for connection to another solid-state device. It is a manufacturing method.
請求項５記載の発明は、上記第１の接続部材は、上記第２の絶縁膜の上記第１の接続領域開口の底面において上記第１の導体膜に接続されているとともに、上記第１の接続領域開口外の上記第２の絶縁膜の表面にまで延びて形成された第２の導体膜であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法である。 According to a fifth aspect of the invention, the first connection member is connected to the first conductor film at the bottom surface of the first connection region opening of the second insulating film, and the first connection member 4. The method of manufacturing a semiconductor device according to claim 1, wherein the second conductive film is formed to extend to the surface of the second insulating film outside the connection region opening. 5. It is.
請求項６記載の発明は、上記第２の絶縁膜がポリイミド樹脂からなり、上記第２の導体膜を形成する工程が、上記第２の絶縁膜の表面、上記第１のスクライブライン領域開口の内壁面、および上記第１の接続領域開口の内壁面を改質する工程と、上記第２の絶縁膜の表面、上記第１のスクライブライン領域開口の内壁面、上記第１のスクライブライン領域開口の底面において露出する上記第１の導体膜の表面、上記第１の接続領域開口の内壁面、および上記第１の接続領域開口の底面において露出する上記第１の導体膜の表面を被覆する第２の薄い導体膜をイオン交換反応によって形成する工程と、上記第２の薄い導体膜を用いて給電を行う電解めっき法によって、上記第２の薄い導体膜を厚膜化する工程とを含むことを特徴とする請求項５記載の半導体装置の製造方法である。 According to a sixth aspect of the present invention, the second insulating film is made of a polyimide resin, and the step of forming the second conductive film includes the step of forming the surface of the second insulating film, the first scribe line region opening A step of modifying an inner wall surface and an inner wall surface of the first connection region opening; a surface of the second insulating film; an inner wall surface of the first scribe line region opening; and the first scribe line region opening. Covering the surface of the first conductor film exposed at the bottom surface of the first conductive film, the inner wall surface of the opening of the first connection region, and the surface of the first conductor film exposed at the bottom surface of the opening of the first connection region. And a step of forming the second thin conductor film by an ion exchange reaction, and a step of increasing the thickness of the second thin conductor film by an electrolytic plating method in which power is supplied using the second thin conductor film. The feature of claim 5 It is a manufacturing method for mounting a semiconductor device.
請求項７記載の発明は、上記第２の導体膜上に、第３の絶縁膜を形成する工程と、上記第３の絶縁膜に、上記第２の導体膜をスクライブライン領域で露出させる第２のスクライブライン領域開口と、上記第２の導体膜を所定の第２の接続領域で露出させる第２の接続領域開口とを形成する工程と、上記第２のスクライブライン領域開口から露出する上記第２の導体膜から給電して、上記第２の接続領域開口において上記第２の導体膜に接続された第２の接続部材を形成する工程とをさらに含むことを特徴とする請求項５または６記載の半導体装置の製造方法である。 According to a seventh aspect of the invention, there is provided a step of forming a third insulating film on the second conductive film, and a step of exposing the second conductive film to the third insulating film in a scribe line region. Forming a second scribe line region opening and a second connection region opening exposing the second conductor film in a predetermined second connection region; and exposing the second scribe line region opening from the second scribe line region opening The method further comprises a step of supplying power from the second conductor film to form a second connection member connected to the second conductor film at the opening of the second connection region. 6. A method of manufacturing a semiconductor device according to 6.
請求項８記載の発明は、上記第２の接続領域開口が、上記パッドに対して上記第１の接続領域開口とは反対側に形成されることを特徴とする請求項７記載の半導体装置の製造方法である。 The invention according to claim 8 is characterized in that the second connection region opening is formed on the side opposite to the first connection region opening with respect to the pad. It is a manufacturing method.
請求項９記載の発明は、上記第２の接続部材が、他の固体装置との接続のためのバンプであることを特徴とする請求項７または８記載の半導体装置の製造方法である。 The invention according to claim 9 is the method for manufacturing a semiconductor device according to claim 7 or 8, wherein the second connection member is a bump for connection to another solid-state device.
請求項１０記載の発明は、半導体基板上に設けられた電気接続用のパッドと、上記半導体基板の表面を被覆するとともに、上記パッドを露出させるパッド用開口を有する第１の絶縁膜と、この第１の絶縁膜の上記パッド用開口の底面において上記パッドに接合されているとともに、上記パッド用開口外の上記第１の絶縁膜の表面にまで延びて形成された第１の導体膜と、この第１の導体膜を被覆するとともに、この第１の導体膜をスクライブライン領域で露出させる第１のスクライブライン領域開口と、上記第１の導体膜を所定の接続領域で露出させる第１の接続領域開口とを有する第２の絶縁膜と、この第２の絶縁膜の上記第１の接続領域開口内において上記第１の導体膜と接合されるように配置された第１の接続部材とを含むことを特徴とする半導体装置である。 According to a tenth aspect of the present invention, there is provided a pad for electrical connection provided on a semiconductor substrate, a first insulating film covering the surface of the semiconductor substrate and having a pad opening for exposing the pad , together are joined to the pads on the bottom surface of the pad opening in the first insulating film, a first conductive film which is formed to extend to the surface of the first insulating film outside the opening for the pad, as well as covering the first conductive film, the first and the first scribe line region opening for exposing the conductor film in the scribe line area, the first to the first conductive film is exposed at a predetermined connection region a second insulating film having a connection area opening, a first connection is arranged to be joined with Oite the first conductive film on the second insulating film of the first connection region in the opening Including the member It is a semiconductor device that.
このような半導体装置は、たとえば、電気接続用のパッドが設けられた半導体基板の表面を、上記パッドを露出させるパッド用開口を有する第１の絶縁膜で被覆する工程と、この第１の絶縁膜の表面および上記パッド用開口の内壁面を改質する工程と、上記第１の絶縁膜の表面、上記パッド用開口の内壁面、および上記パッド開口の底面において露出する上記パッドの表面を被覆する第１の薄い導体膜をイオン交換反応によって形成する工程と、上記第１の薄い導体膜を用いて給電を行う電解めっき法によって、上記第１の薄い導体膜を厚膜化する工程と、上記厚膜化によって形成された第１の導体膜を被覆するとともに、この第１の導体膜をスクライブライン領域で露出させる第１のスクライブライン領域開口と、上記第１の導体膜を所定の接続領域で露出させる第１の接続領域開口とを有する第２の絶縁膜を形成する工程と、上記第２の絶縁膜の上記第１の接続領域開口内において上記第１の導体膜と接合される第１の接続部材を形成する工程とを含む製造方法により作製することができる。 Such a semiconductor device includes, for example, a step of covering a surface of a semiconductor substrate provided with a pad for electrical connection with a first insulating film having a pad opening for exposing the pad, and the first insulation. coating and the step of modifying the surface and the inner wall surface of the pad opening of the membrane, the surface of the first insulating film, the inner wall surface of the opening for the pad, and the surface of the pad exposed at the bottom surface of the pad aperture Forming a first thin conductor film by an ion exchange reaction, and thickening the first thin conductor film by an electrolytic plating method in which power is supplied using the first thin conductor film; with covering the first conductive film formed by the thicker, a first scribe line region opening that exposes the first conductive film in the scribe line area, the first conductive film predetermined Forming a second insulating film having a first connection area opening for exposing the connection region, a Oite the first conductive film on the said first connection region in the opening of the second insulating film and forming a first connecting member to be joined can be made by including Manufacturing method.
この方法によれば、第１の絶縁膜の表面およびこの第１の絶縁膜に形成されたパッド用開口の内壁面を改質することにより、この改質された表面には、イオン交換反応を利用することによって、付着性の良い第１の薄い導体膜を形成することができる。この第１の薄い導体膜を用いて給電を行うことができるので、電解めっき法によって、この第１の薄い導体膜を厚膜化して第１の導体膜を形成することができる。電解めっき法による導体膜の厚膜化は、短時間で行えるので、結果として、付着性の良い厚膜状の第１の導体膜を第１の絶縁膜上に速やかに形成できる。その後は、第１の導体膜を第２の絶縁膜で被覆し、この第２の絶縁膜に第１の接続領域開口を形成して、この第１の接続領域開口内において上記第１の導体膜と接合される第１の接続部材を形成すればよい。 According to this method, by modifying the surface of the first insulating film and the inner wall surface of the pad opening formed in the first insulating film, the modified surface is subjected to an ion exchange reaction. By using it, the first thin conductor film having good adhesion can be formed. Since power can be supplied by using the first thin conductor film, by electrolytic plating, the first thin conductor film can be formed first conductor film is thicker. Since the conductor film can be thickened by the electrolytic plating method in a short time, as a result, a thick film-like first conductor film with good adhesion can be quickly formed on the first insulating film. Thereafter, the first conductive film is covered with the second insulating film, this second insulating film to form a first connection area opening, said first conductor within the first connection area opening What is necessary is just to form the 1st connection member joined to a film | membrane.
上記第１の絶縁膜の表面改質処理は、第１の絶縁膜の表面にカチオン交換基を導入する処理であってもよい。この表面改質処理が施された第１の絶縁膜の表面を、第１の薄い導体膜を構成すべき金属材料のイオンを含む水溶液に接触させることにより、イオン交換反応を生じさせることができる。このイオン交換反応により、金属イオンがカチオン交換基と置き換わって、第１の絶縁膜の表面に吸着される。 The surface modification treatment of the first insulating film may be a treatment of introducing a cation exchange group into the surface of the first insulating film. By bringing the surface of the first insulating film subjected to the surface modification treatment into contact with an aqueous solution containing ions of the metal material that should constitute the first thin conductor film, an ion exchange reaction can be caused. . By this ion exchange reaction, metal ions are replaced with cation exchange groups and are adsorbed on the surface of the first insulating film.
請求項１１に記載されているように、上記第１の接続領域開口が、上記パッドよりも上記スクライブライン領域側に形成されていてもよい。
また、請求項１２に記載されているように、上記第１の接続部材は、他の固体装置（たとえば別の半導体チップまたは配線基板）との接続のためのバンプであってもよい。
また、請求項１３に記載されているように、上記第１の接続部材は、上記第２の絶縁膜の上記第１の接続領域開口の底面において上記第１の導体膜に接合されているとともに、上記第１の接続領域開口外の上記第２の絶縁膜の表面にまで延びて形成された第２の導体膜であってもよい。この場合には、第２の絶縁膜によって絶縁された２層の導体膜によって、いわゆる多層配線構造が構成されることになる。
As recited in claim 11, the first connection region opening may be formed on the scribe line region side of the pad.
According to a twelfth aspect of the present invention, the first connection member may be a bump for connection to another solid-state device (for example, another semiconductor chip or a wiring board).
According to a thirteenth aspect of the present invention, the first connection member is bonded to the first conductor film at the bottom surface of the first connection region opening of the second insulating film. The second conductive film may be formed to extend to the surface of the second insulating film outside the opening of the first connection region . In this case, a so-called multilayer wiring structure is constituted by two layers of conductor films insulated by the second insulating film.
上記第１の絶縁膜はポリイミド樹脂からなっていてもよい。この場合には、第１の絶縁膜の表面およびこの第１の絶縁膜に形成された開口の内壁面の改質処理は、たとえば、水酸化カリウム水溶液を用いてポリイミド樹脂のイミド環を開裂させ、第１の絶縁膜の表面にカチオン交換基としてのカルボキシル基を導入する処理であってもよい。この後に、前記第１の薄い導体膜を構成する金属材料のイオンを含む水溶液中に第１の絶縁膜を浸漬することによって、第１の絶縁膜の表面においてイオン交換反応を生じさせることができ、当該金属材料からなる第１の薄い導体膜を第１の絶縁膜の表面およびパッド用開口の内壁面ならびにパッドの表面に形成することができる。 The first insulating film may be made of a polyimide resin. In this case, the modification treatment of the surface of the first insulating film and the inner wall surface of the opening formed in the first insulating film is performed by, for example, cleaving the imide ring of the polyimide resin using a potassium hydroxide aqueous solution. Alternatively, a treatment for introducing a carboxyl group as a cation exchange group into the surface of the first insulating film may be used. Thereafter, an ion exchange reaction can be caused on the surface of the first insulating film by immersing the first insulating film in an aqueous solution containing ions of the metal material constituting the first thin conductive film. The first thin conductor film made of the metal material can be formed on the surface of the first insulating film, the inner wall surface of the pad opening, and the surface of the pad .
第１の絶縁膜の材料には、ポリイミド樹脂のほかにも、たとえばエポキシ樹脂を採用することができる。この場合には、第１の絶縁膜の表面改質処理は、第１の絶縁膜を硫酸水溶液中に浸漬することによって、その表面にカチオン交換基としてのスルホ基を導入する処理であってもよい。このようにして表面改質処理されたエポキシ樹脂膜を、金属イオンを含む水溶液中に浸漬してイオン交換反応を起こさせると、この金属イオンが第１の絶縁膜の表面に吸着される。 In addition to the polyimide resin, for example, an epoxy resin can be adopted as the material of the first insulating film. In this case, the surface modification treatment of the first insulating film may be a treatment for introducing a sulfo group as a cation exchange group into the surface of the first insulating film by immersing the first insulating film in an aqueous sulfuric acid solution. Good. When the surface-modified epoxy resin film is immersed in an aqueous solution containing metal ions to cause an ion exchange reaction, the metal ions are adsorbed on the surface of the first insulating film.
第１の絶縁膜の材料には、他にも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂を用いることができる。
上記第２の絶縁膜には、第１の絶縁膜の場合と同様に、ポリイミド樹脂やエポキシ樹脂、この他にも、イミド結合もしくはアシド結合またはイミド結合およびアシド結合の両方を含む樹脂を構成材料として用いることができる。特に、第２の絶縁膜によって絶縁された一対の導体膜を用いて多層配線構造を形成する場合には、第２の絶縁膜の構成材料として、ポリイミド樹脂またはエポキシ樹脂を用い、上述のような表面改質処理を、第２の絶縁膜の表面およびその開口（第１のスクライブライン領域開口および第１の接続領域開口）の内壁面に対して施すことが好ましい。
In addition, as the material for the first insulating film, a resin containing an imide bond or an acid bond or both an imide bond and an acid bond can be used.
As in the case of the first insulating film, the second insulating film is made of a polyimide resin or an epoxy resin, and in addition, a resin containing an imide bond or an acid bond or both an imide bond and an acid bond. Can be used as In particular, when a multilayer wiring structure is formed using a pair of conductor films insulated by a second insulating film, a polyimide resin or an epoxy resin is used as a constituent material of the second insulating film, as described above. The surface modification treatment is preferably performed on the surface of the second insulating film and the inner wall surface of the opening (the first scribe line region opening and the first connection region opening) .
請求項１４に記載されているように、前記半導体装置は、上記第２の導体膜上に形成され、上記第２の導体膜をスクライブライン領域で露出させる第２のスクライブライン領域開口と、上記第２の導体膜を所定の第２の接続領域で露出させる第２の接続領域開口とを有する第３の絶縁膜と、上記第２の接続領域開口において上記第２の導体膜に接続された第２の接続部材とをさらに含んでいてもよい。 14. The semiconductor device according to claim 14, wherein the semiconductor device is formed on the second conductor film, and the second scribe line area opening that exposes the second conductor film in the scribe line area; A third insulating film having a second connection region opening that exposes the second conductor film in a predetermined second connection region; and connected to the second conductor film in the second connection region opening. A second connecting member may be further included.
この場合に、請求項１５に記載されているように、上記第２の接続領域開口は、上記パッドに対して上記第１の接続領域開口とは反対側に形成されていてもよい。 In this case, as described in claim 15, the second connection region opening may be formed on the side opposite to the first connection region opening with respect to the pad.
また、請求項１６に記載されているように、上記第２の接続部材は、他の固体装置との接続のためのバンプであってもよい。 In addition, as described in claim 16, the second connection member may be a bump for connection with another solid-state device.
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。半導体ウエハＷ（半導体基板）の表面には、複数個の半導体チップに対応した複数の素子形成領域が設けられており、この複数の素子形成領域は、スクライブライン領域Ｌによって区分されている。このスクライブライン領域Ｌは、ダイシングソーによって、ウエハＷから個々の半導体チップを切り出すときの切断線に沿った領域である。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention in the order of steps. A plurality of element formation regions corresponding to a plurality of semiconductor chips are provided on the surface of the semiconductor wafer W (semiconductor substrate), and the plurality of element formation regions are divided by a scribe line region L. The scribe line region L is a region along a cutting line when individual semiconductor chips are cut out from the wafer W by a dicing saw.
個々の半導体チップに対応した素子形成領域には、別の固体装置（半導体チップまたは配線基板など）との電気接続のためのパッドＰが活性面Ｗａに設けられている。このパッドＰは、活性面Ｗａを覆う第１のポリイミド膜１１（第１の絶縁膜）に形成された開口１１ａ（パッド用開口）から露出している。パッドＰは、活性面Ｗａに作り込まれたトランジスタや抵抗器などの機能素子で構成された内部回路に電気接続された内部配線の一部を露出させたものである。 In an element formation region corresponding to each semiconductor chip, a pad P for electrical connection with another solid-state device (such as a semiconductor chip or a wiring board) is provided on the active surface Wa. The pad P is exposed from an opening 11a (pad opening) formed in the first polyimide film 11 (first insulating film) covering the active surface Wa. The pad P exposes a part of the internal wiring electrically connected to an internal circuit composed of functional elements such as transistors and resistors formed on the active surface Wa.
活性面Ｗａに第１のポリイミド膜１１が形成された図１(ａ)の状態から、図１(ｂ)に示すように、薄い導体膜２１ａ（第１の薄い導体膜）が形成される。この薄い導体膜２１ａの形成には、たとえば、たとえば、「ポリイミド樹脂およびエポキシ樹脂の表面改質を利用するDirect Metallizationに関する基礎的研究」（縄舟他，エレクトロニクス実装学会誌Vol.2 No.5(1999),pp390-393）および「ポリイミド樹脂の表面改質を利用するCo/Pt多層膜の作製および磁気的特性」（田村他，表面技術協会第９９回講演大会要旨集(1999),pp35-36）などで報告されている方法を適用することができる。 From the state of FIG. 1A in which the first polyimide film 11 is formed on the active surface Wa, as shown in FIG. 1B, a thin conductor film 21a (first thin conductor film) is formed. The thin conductor film 21a can be formed by, for example, “basic research on direct metallization using surface modification of polyimide resin and epoxy resin” (Nawafune et al., Electronics Packaging Society Vol.2 No.5 ( 1999), pp 390-393) and "Co-Pt multilayer film fabrication and magnetic properties using surface modification of polyimide resin" (Tamura et al., Abstracts of the 99th Annual Meeting of the Surface Technology Association (1999), pp 35- 36) etc. can be applied.
すなわち、第１のポリイミド膜１１の表面および開口１１ａの内壁面に対して、表面改質処理が施される。この表面改質処理は、具体的には、第１のポリイミド膜１１が形成された図１(ａ)の状態の半導体ウエハＷを水酸化カリウム水溶液中に浸漬させることにより、第１のポリイミド膜１１の表層部分におけるイミド環を開裂させ、この第１のポリイミド膜１１の表面にカルボキシル基を導入することによって行われる。 That is, the surface modification process is performed on the surface of the first polyimide film 11 and the inner wall surface of the opening 11a. Specifically, this surface modification treatment is performed by immersing the semiconductor wafer W in the state of FIG. 1A on which the first polyimide film 11 is formed in an aqueous potassium hydroxide solution, thereby forming the first polyimide film. 11 by cleaving the imide ring in the surface layer portion and introducing a carboxyl group into the surface of the first polyimide film 11.
このようにして表面改質処理が施された第１のポリイミド膜１１の表面および開口１１ａの内壁面ならびに開口１１ａの底面において露出するパッドＰの表面に対して、イオン交換反応により、薄い導体膜２１ａを良好な付着性で設けることができる。このイオン交換反応は、たとえば、第１のポリイミド膜１１に対して表面改質処理を施した後の状態の半導体ウエハＷを、金属イオンを含む水溶液中に浸漬させることによって行える。たとえば、硫酸銅の水溶液中に浸漬すれば、薄い導体膜２１ａとしての銅薄膜を第１のポリイミド膜１１の表面およびその開口１１ａの内壁面ならびにパッドＰの表面に設けることができる。 A thin conductor film is formed by ion exchange reaction on the surface of the first polyimide film 11 thus surface-modified and the inner wall surface of the opening 11a and the surface of the pad P exposed at the bottom surface of the opening 11a. 21a can be provided with good adhesion. This ion exchange reaction can be performed, for example, by immersing the semiconductor wafer W in a state after the surface modification treatment is performed on the first polyimide film 11 in an aqueous solution containing metal ions. For example, when immersed in an aqueous solution of copper sulfate, a copper thin film as a thin conductor film 21a can be provided on the surface of the first polyimide film 11, the inner wall surface of the opening 11a, and the surface of the pad P.
こうして第１のポリイミド膜１１の表面に薄い導体膜２１ａが形成された後には、この薄い導体膜２１ａを用いて給電を行う電解めっき法により、図１(ｃ)に示すように、厚い導体膜２１が形成される。すなわち、電解めっき法によって薄い導体膜２１ａを厚膜化することによって、低抵抗化された導体膜２１が第１のポリイミド膜１１の表面に形成されることになる。電解めっきの時の給電は、スクライブライン領域Ｌにおける薄い導体膜２１ａを電極に接続することによって行える。 After the thin conductor film 21a is formed on the surface of the first polyimide film 11 in this way, as shown in FIG. 1C, a thick conductor film is formed by electrolytic plating using the thin conductor film 21a to feed power. 21 is formed. That is, by increasing the thickness of the thin conductor film 21 a by the electrolytic plating method, the conductor film 21 with reduced resistance is formed on the surface of the first polyimide film 11. Power supply at the time of electrolytic plating can be performed by connecting the thin conductor film 21a in the scribe line region L to the electrode.
電解めっき法による薄い導体膜２１ａの厚膜化は短時間で行うことができるから、イオン交換反応による薄い導体膜２１の形成およびその厚膜化を経て形成される導体膜２１は、短時間の工程で形成できる。
次に、図１(ｄ)に示すように、第１のポリイミド膜１１の表面にレジスト膜１５がパターン形成される。このレジスト膜１５の形成に先だって、薄い導体膜２１ａ厚膜化して形成された導体膜２１において開口１１ａに対応する部分に形成されている窪み２５に絶縁材１７が埋め込まれてもよい。
Since thickening of the thin conductive film 21 a by electrolytic plating method can be performed in a short time, the conductive film 21 is formed at a formation and thickening of the thin conductive film 21 by the ion exchange reaction, a short time It can be formed by the process.
Next, as shown in FIG. 1D, a resist film 15 is patterned on the surface of the first polyimide film 11. The prior to formation of the resist film 15, the thin conductive film 21a thickened and insulator 17 in the conductive film 2 1 formed in the recess 25 is formed in a portion corresponding to the opening 11a and may be embedded.
次いで、レジスト１５をマスクとして用いたエッチングによって、導体膜２１がパターニングされる。この後、図１(ｅ)に示すように、レジスト１５が剥離され、導体膜２１の表面と、この導体膜２１の不要部分をエッチング除去することによって露出した第１のポリイミド膜１１の表面とを被覆するように、第２のポリイミド膜１２（第２の絶縁膜）が形成される。この第２のポリイミド膜１２には、第１のポリイミド膜１１の開口１１ａを避けた位置に設定された所定の接続領域に、開口１２ａ（第１の接続領域開口）が形成される。そして、この開口１２ａ内にバンプＢが設けられる。開口１２ａは、この実施形態では、パッドＰよりもスクライブライン領域Ｌ側に形成される。 Next, the conductor film 21 is patterned by etching using the resist 15 as a mask. Thereafter, as shown in FIG. 1 (e), the resist 15 is peeled off, and the surface of the conductor film 21 and the surface of the first polyimide film 11 exposed by etching away unnecessary portions of the conductor film 21 are removed. A second polyimide film 12 (second insulating film) is formed so as to cover the film. In the second polyimide film 12, an opening 12a (first connection area opening) is formed in a predetermined connection area set at a position avoiding the opening 11a of the first polyimide film 11. A bump B is provided in the opening 12a. In this embodiment, the opening 12a is formed closer to the scribe line region L than the pad P.
スクライブライン領域Ｌにおいて第２のポリイミド膜１２に開口１１ｂ（第１のスクライブライン領域開口）を形成して導体膜２１を露出させておけば、バンプＢは、開口１１ｂから露出する導体膜２１から給電することによって行う電解めっきにより、速やかに形成することができる。バンプＢは、電解めっき法による速やかな工程によって、開口１２ａを埋め尽くし、さらに第２のポリイミド膜１２の表面から隆起した厚膜状に形成される。 If the opening 11b (first scribe line area opening) is formed in the second polyimide film 12 in the scribe line region L to expose the conductor film 21, the bump B is formed from the conductor film 21 exposed from the opening 11b. It can form rapidly by the electroplating performed by supplying electric power. The bump B is formed in a thick film shape that fills the opening 12a and further protrudes from the surface of the second polyimide film 12 by a rapid process using an electrolytic plating method.
この後、スクライブライン領域Ｌに沿ってダイシングソーでウエハＷを切断することによって、半導体チップの個片が得られる。
以上のように、この実施形態によれば、第１のポリイミド膜１１の表面改質処理と、この表面改質処理後の第１のポリイミド膜１１の表面に対するイオン交換反応とによって、薄い導体膜２１ａが形成される。そして、この薄い導体膜２１ａを厚膜化することによって、低抵抗化された導体膜２１を第１のポリイミド膜１１上に設けることができる。イオン交換反応による薄い導体膜２１ａの形成にはさほどの時間を要せず、また、電解めっきによる薄い導体膜２１ａの厚膜化は速やかに行える。これにより、半導体チップの生産性を向上することができる。
Thereafter, the wafer W is cut along a scribe line region L with a dicing saw, thereby obtaining individual semiconductor chip pieces.
As described above, according to this embodiment, a thin conductor film is obtained by the surface modification treatment of the first polyimide film 11 and the ion exchange reaction on the surface of the first polyimide film 11 after the surface modification treatment. 21a is formed. Then, by increasing the thickness of the thin conductor film 21a, the conductor film 21 with reduced resistance can be provided on the first polyimide film 11. The formation of the thin conductor film 21a by the ion exchange reaction does not require much time, and the thin conductor film 21a can be quickly made thick by electrolytic plating. Thereby, the productivity of the semiconductor chip can be improved.
この実施形態の方法に従って作製された半導体チップは、図１(ｅ)に示すように、第１のポリイミド膜１１に形成された開口１１ａからずれた位置に、他の固体装置との接続部材としてのバンプＢを有することになる。その結果、バンプＢと半導体基板としてのウエハＷの活性面Ｗａとの間に、第１のポリイミド膜１１が介在されることになる。このような構造は、他の固体装置と接合された場合に、バンプＢが受ける圧力が、半導体基板（ウエハＷ）に直接作用しない点において有利である。また、他の固体装置と当該半導体チップの活性面Ｗａとの間に、第１および第２のポリイミド膜１１，１２が介在されることになるから、これらにより、固体装置と当該半導体チップとの熱膨張係数の差異を良好に吸収することができる。これにより、半導体基板に熱膨張差に起因する応力が作用することを効果的に抑制できる。 As shown in FIG. 1E, the semiconductor chip manufactured according to the method of this embodiment is used as a connection member to another solid device at a position shifted from the opening 11a formed in the first polyimide film 11. Bump B. As a result, the first polyimide film 11 is interposed between the bump B and the active surface Wa of the wafer W as a semiconductor substrate. Such a structure is advantageous in that the pressure applied to the bumps B does not directly act on the semiconductor substrate (wafer W) when bonded to another solid-state device. Further, since the first and second polyimide films 11 and 12 are interposed between the other solid-state device and the active surface Wa of the semiconductor chip, the solid-state device and the semiconductor chip are thereby separated. The difference in thermal expansion coefficient can be absorbed well. Thereby, it can suppress effectively that the stress resulting from a thermal expansion difference acts on a semiconductor substrate.
図２は、この発明の第２の実施形態に係る半導体装置の製造方法を説明するための図解的な断面図である。この図２において、上述の図１に示された各部に対応する部分には、図１の場合と同一の参照符号を付して示す。
この第２実施形態においては、ウエハＷ上に多層配線構造が形成される。すなわち、第２のポリイミド膜１２の表面には、第２の導体膜２２（第１の接続部材）が形成される。この第２の導体膜２２は、第２のポリイミド膜１２に形成された開口１２ａの底部において第１の導体膜２１と接合しており、開口１２ａの内壁面に沿って立ち上がり、さらに、第２のポリイミド膜１２の表面にまで延びている。
FIG. 2 is an illustrative sectional view for explaining a method for manufacturing a semiconductor device according to a second embodiment of the present invention. In FIG. 2, parts corresponding to the parts shown in FIG. 1 are denoted by the same reference numerals as in FIG.
In the second embodiment, a multilayer wiring structure is formed on the wafer W. That is, the second conductor film 22 (first connecting member) is formed on the surface of the second polyimide film 12. The second conductor film 22 is joined to the first conductor film 21 at the bottom of the opening 12a formed in the second polyimide film 12, rises along the inner wall surface of the opening 12a, and further This extends to the surface of the polyimide film 12.
第２の導体膜２２は、第１の導体膜２１と同様なプロセスによって形成することができる。すなわち、第２のポリイミド膜１２の表面、開口１２ａの内壁面および開口１１ｂの内壁面の表面改質処理を、第１のポリイミド膜１１の表面改質処理の場合と同様にして行う。そして、このようにして表面改質処理の施された第２のポリイミド膜１２の表面、開口１２ａの内壁面および開口１１ｂの内壁面、ならびに開口１１ｂ，１２ｂの底面において露出する第１の導体膜２１の表面に、イオン交換反応を利用することにより、薄い導体膜（第２の薄い導体膜）が形成される。この薄い導体膜は、開口１１ｂおよび１２ａにおいて第１の導体膜２１に接触するから、この第１の導体膜２１および当該薄い導体膜からの給電によって、第２のポリイミド膜１２上に形成された当該薄い導体膜を電解めっき法により厚膜化して、厚膜状の導体膜２２を設けることができる。この第２の導体膜２２は、開口１２ａに対応した位置に窪み２６を有することになるが、この窪み２６には、必要に応じて絶縁材２７が充填される。 The second conductor film 22 can be formed by a process similar to that of the first conductor film 21. That is, the surface modification treatment of the surface of the second polyimide film 12, the inner wall surface of the opening 12a, and the inner wall surface of the opening 11b is performed in the same manner as the surface modification treatment of the first polyimide film 11. The first conductor film exposed on the surface of the second polyimide film 12 thus surface-modified , the inner wall surface of the opening 12a and the inner wall surface of the opening 11b, and the bottom surfaces of the openings 11b and 12b. A thin conductor film (second thin conductor film) is formed on the surface of 21 by utilizing an ion exchange reaction. Since this thin conductor film is in contact with the first conductor film 21 in the openings 11b and 12a, the thin conductor film is formed on the second polyimide film 12 by feeding power from the first conductor film 21 and the thin conductor film . The thin conductor film can be thickened by electrolytic plating to provide the thick conductor film 22. The second conductor film 22 has a recess 26 at a position corresponding to the opening 12a. The recess 26 is filled with an insulating material 27 as necessary.
第２の導体膜２２は、必要に応じてパターニングされる。その後に、第２の導体膜２２と、この第２の導体膜２２のパターニングによって露出した第２のポリイミド膜１２の表面とを覆うように絶縁膜１３（第３の絶縁膜。たとえば、ポリイミド膜）が形成される。この絶縁膜１３には、開口１２ａを避けた位置に設定された所定の接続領域に開口１３ａ（第２の接続領域開口）が形成される。この開口１３ａには、バンプＢ（第２の接続部材）が埋め込まれる。スクライブラインＬにおいて第２の導体膜２２を露出させる絶縁膜１３に開口１３ｂ（第２のスクライブライン領域開口）を形成しておけば、バンプＢは、スクライブライン領域Ｌにおける第１の導体膜２１および第２の導体膜２２を介する給電によって行う電解めっき法により形成することができる。この実施形態では、バンプＢが埋め込まれる開口１３ａは、パッドＰに対して開口１２ａとは反対側に形成される。 The second conductor film 22 is patterned as necessary. Thereafter, an insulating film 13 ( third insulating film. For example, a polyimide film) is formed so as to cover the second conductor film 22 and the surface of the second polyimide film 12 exposed by patterning the second conductor film 22 . ) Is formed. In this insulating film 13, an opening 13a (second connection region opening) is formed in a predetermined connection region set at a position avoiding the opening 12a. A bump B (second connection member) is embedded in the opening 13a. If the opening 13b (second scribe line region opening) is formed in the insulating film 13 exposing the second conductor film 22 in the scribe line L, the bump B is formed in the first conductor film 21 in the scribe line region L. Further, it can be formed by an electrolytic plating method performed by feeding through the second conductor film 22. In this embodiment, the opening 13a in which the bump B is embedded is formed on the side opposite to the opening 12a with respect to the pad P.
このようにこの第２の実施形態によれば、ポリイミド膜の表面の改質処理とイオン交換反応による薄い導体膜の形成、および電解めっき法による薄い導体膜の厚膜化によって、ウエハＷ上に２層構造の配線を設けることができる。
以上、この発明の２つの実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上述の第１および第２の実施形態においては、第１および第２の絶縁膜の材料としてポリイミド樹脂を用いたが、エポキシ樹脂を用いることもできる。この場合には、表面改質処理は、硫酸水溶液にエポキシ樹脂の膜が形成されたウエハを浸漬することによって、エポキシ樹脂膜の表面にスルホ基を導入する処理であることが好ましい。そして、イオン交換反応によってこのスルホ基を金属イオンと交換させることにより、エポキシ樹脂膜の表面に薄い導体膜を形成することができる。
As described above, according to the second embodiment, the surface of the polyimide film is modified on the wafer W by forming the thin conductor film by the ion exchange reaction and increasing the thickness of the thin conductor film by the electrolytic plating method. A two-layer wiring can be provided.
As mentioned above, although two embodiment of this invention was described, this invention can also be implemented with another form. For example, in the first and second embodiments described above, polyimide resin is used as the material of the first and second insulating films, but epoxy resin can also be used. In this case, the surface modification treatment is preferably a treatment for introducing a sulfo group into the surface of the epoxy resin film by immersing a wafer having an epoxy resin film formed in an aqueous sulfuric acid solution. A thin conductor film can be formed on the surface of the epoxy resin film by exchanging the sulfo group with a metal ion by an ion exchange reaction.
また、上述の第１および第２実施形態においては、第１および第２の導体膜２１，２２における窪み２５，２６に絶縁材１７，２７を充填しているけれども、この絶縁材１７，２７の充填は省略されてもよい。
また、導体膜２１，２２の材料には、銅のほかにも、コバルトやニッケルなどの他の良導性の金属材料を用いることができる。バンプＢの材料についても同様であるが、このバンプＢの材料には、導体膜２１，２２と同じ材料が用いられることが好ましい。
In the first and second embodiments described above, the recesses 25 and 26 in the first and second conductor films 21 and 22 are filled with the insulating materials 17 and 27. Filling may be omitted.
In addition to copper, other highly conductive metal materials such as cobalt and nickel can be used as the material for the conductor films 21 and 22. The same applies to the material of the bump B, but it is preferable to use the same material as that of the conductor films 21 and 22 as the material of the bump B.
また、上述の第２の実施形態においては、ウエハＷの活性面Ｗａ上に２層構造の配線を設ける例について説明したが、３層以上の多層配線構造も同様にして形成することができる。
また、上述の第１および第２の実施形態においては、第１および第２の絶縁膜がいずれもポリイミド樹脂からなっている例について説明したが、これらは上述のとおりエポキシ樹脂からなっていてもよいし、第１および第２の絶縁膜が異なる絶縁性樹脂材料からなっていてもよい。
In the second embodiment described above, the example in which the wiring having the two-layer structure is provided on the active surface Wa of the wafer W has been described. However, a multilayer wiring structure having three or more layers can be formed in the same manner.
In the first and second embodiments described above, the first and second insulating films are both made of polyimide resin. However, as described above, these may be made of epoxy resin. Alternatively, the first and second insulating films may be made of different insulating resin materials.
その他、特許請求の範囲に記載された技術的事項の範囲で種々の変更を施すことが可能である。 In addition, various changes can be made within the scope of technical matters described in the claims.
１１ 第１のポリイミド膜
１１ａ 開口
１２ 第２のポリイミド膜
１２ａ 開口
１３ 絶縁膜
１３ａ 開口
２１ 第１の導体膜
２１ａ 薄い導体膜
２２ 第２の導体膜
Ｂ バンプ
Ｌ スクライブライン領域
Ｐ パッド
Ｗ 半導体ウエハ（半導体基板）
Ｗａ 活性面
11 first polyimide film 11a opening 12 second polyimide film 12a opening 13 insulating film 13a opening 21 first conductor film 21a thin conductor film 22 second conductor film B bump L scribe line area P pad W semiconductor wafer (semiconductor) substrate)
Wa active surface
Claims (16)
上記第１の絶縁膜上に上記パッドと接続する第１の導体膜を形成する工程と、 Forming a first conductor film connected to the pad on the first insulating film;
上記第１の導体膜上に、第２の絶縁膜を形成する工程と、 Forming a second insulating film on the first conductor film;
上記第２の絶縁膜に、上記第１の導体膜をスクライブライン領域で露出させる第１のスクライブライン領域開口と、上記第１の導体膜を所定の接続領域で露出させる第１の接続領域開口とを形成する工程と、 A first scribe line region opening for exposing the first conductor film in the scribe line region to the second insulating film, and a first connection region opening for exposing the first conductor film in a predetermined connection region. Forming a process; and
上記第１のスクライブライン領域開口から上記第１の導体膜に給電して、上記第１の接続領域開口において上記第１の導体膜に接続された第１の接続部材を形成する工程とを含むことを特徴とする半導体装置の製造方法。 Supplying power to the first conductor film from the first scribe line region opening to form a first connection member connected to the first conductor film in the first connection region opening. A method for manufacturing a semiconductor device.
上記第１の導体膜を形成する工程が、 The step of forming the first conductor film comprises
上記第１の絶縁膜の表面および上記パッド用開口の内壁面を改質する工程と、 Modifying the surface of the first insulating film and the inner wall surface of the pad opening;
上記第１の絶縁膜の表面、上記パッド用開口の内壁面、および上記パッド用開口の底面において露出する上記パッドの表面を被覆する第１の薄い導体膜をイオン交換反応によって形成する工程と、 Forming a first thin conductor film covering the surface of the first insulating film, the inner wall surface of the pad opening, and the surface of the pad exposed at the bottom surface of the pad opening by an ion exchange reaction;
上記第１の薄い導体膜を用いて給電を行う電解めっき法によって、上記第１の薄い導体膜を厚膜化する工程とを含むことを特徴とする請求項１または２記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of thickening the first thin conductor film by an electrolytic plating method in which power is supplied using the first thin conductor film. Method.
上記第２の導体膜を形成する工程が、 The step of forming the second conductor film comprises
上記第２の絶縁膜の表面、上記第１のスクライブライン領域開口の内壁面、および上記第１の接続領域開口の内壁面を改質する工程と、 Modifying the surface of the second insulating film, the inner wall surface of the first scribe line region opening, and the inner wall surface of the first connection region opening;
上記第２の絶縁膜の表面、上記第１のスクライブライン領域開口の内壁面、上記第１のスクライブライン領域開口の底面において露出する上記第１の導体膜の表面、上記第１の接続領域開口の内壁面、および上記第１の接続領域開口の底面において露出する上記第１の導体膜の表面を被覆する第２の薄い導体膜をイオン交換反応によって形成する工程と、 The surface of the second insulating film, the inner wall surface of the opening of the first scribe line region, the surface of the first conductive film exposed at the bottom surface of the opening of the first scribe line region, the opening of the first connection region Forming a second thin conductor film covering the surface of the first conductor film exposed at the inner wall surface and the bottom surface of the first connection region opening by an ion exchange reaction;
上記第２の薄い導体膜を用いて給電を行う電解めっき法によって、上記第２の薄い導体膜を厚膜化する工程とを含むことを特徴とする請求項５記載の半導体装置の製造方法。 6. The method of manufacturing a semiconductor device according to claim 5, further comprising a step of thickening the second thin conductor film by an electrolytic plating method in which power is supplied using the second thin conductor film.
上記第３の絶縁膜に、上記第２の導体膜をスクライブライン領域で露出させる第２のスクライブライン領域開口と、上記第２の導体膜を所定の第２の接続領域で露出させる第２の接続領域開口とを形成する工程と、 A second scribe line region opening that exposes the second conductor film in the scribe line region to the third insulating film, and a second layer that exposes the second conductor film in a predetermined second connection region. Forming a connection region opening;
上記第２のスクライブライン領域開口から露出する上記第２の導体膜から給電して、上記第２の接続領域開口において上記第２の導体膜に接続された第２の接続部材を形成する工程とをさらに含むことを特徴とする請求項５または６記載の半導体装置の製造方法。 Supplying power from the second conductor film exposed from the second scribe line region opening to form a second connection member connected to the second conductor film in the second connection region opening; The method of manufacturing a semiconductor device according to claim 5, further comprising:
上記半導体基板の表面を被覆するとともに、上記パッドを露出させるパッド用開口を有する第１の絶縁膜と、
この第１の絶縁膜の上記パッド用開口の底面において上記パッドに接合されているとともに、上記パッド用開口外の上記第１の絶縁膜の表面にまで延びて形成された第１の導体膜と、
この第１の導体膜を被覆するとともに、この第１の導体膜をスクライブライン領域で露出させる第１のスクライブライン領域開口と、上記第１の導体膜を所定の接続領域で露出させる第１の接続領域開口とを有する第２の絶縁膜と、
この第２の絶縁膜の上記第１の接続領域開口内において上記第１の導体膜と接合されるように配置された第１の接続部材とを含むことを特徴とする半導体装置。 A pad for electrical connection provided on the semiconductor substrate;
A first insulating film covering the surface of the semiconductor substrate and having a pad opening for exposing the pad ;
A first conductor film formed on the bottom surface of the pad opening of the first insulating film and bonded to the pad and extending to the surface of the first insulating film outside the pad opening; ,
As well as covering the first conductive film, the first and the first scribe line region opening for exposing the conductor film in the scribe line area, the first to the first conductive film is exposed at a predetermined connection region a second insulating film having a connection area opening,
Wherein a and a first connecting member arranged to be joined with Oite the first conductive film on the second insulating film of the first connection region in the opening.
上記第２の接続領域開口において上記第２の導体膜に接続された第２の接続部材とをさらに含むことを特徴とする請求項１３記載の半導体装置。 14. The semiconductor device according to claim 13, further comprising a second connection member connected to the second conductor film in the second connection region opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006175346A JP2006295209A (en) | 2006-06-26 | 2006-06-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006175346A JP2006295209A (en) | 2006-06-26 | 2006-06-26 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089174A Division JP4177950B2 (en) | 2000-03-28 | 2000-03-28 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006295209A JP2006295209A (en) | 2006-10-26 |
| JP2006295209A5 true JP2006295209A5 (en) | 2007-05-17 |
Family
ID=37415348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006175346A Pending JP2006295209A (en) | 2006-06-26 | 2006-06-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006295209A (en) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751242B2 (en) * | 1988-09-28 | 1998-05-18 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3285919B2 (en) * | 1992-02-05 | 2002-05-27 | 株式会社東芝 | Semiconductor device |
| JPH07211723A (en) * | 1994-01-25 | 1995-08-11 | Casio Comput Co Ltd | Manufacture of semiconductor device |
| JPH08162456A (en) * | 1994-12-07 | 1996-06-21 | Kawasaki Steel Corp | Method of manufacturing bump |
| JP3475260B2 (en) * | 1994-12-07 | 2003-12-08 | 日本リーロナール株式会社 | Method of forming functional coating on resin products |
| JP3589794B2 (en) * | 1996-06-25 | 2004-11-17 | 富士通株式会社 | Method for manufacturing external connection electrode, external connection electrode, and semiconductor device |
| JP3675091B2 (en) * | 1997-03-06 | 2005-07-27 | 日本リーロナール株式会社 | Method for forming conductive film on polyimide resin surface |
| JPH11354563A (en) * | 1998-06-11 | 1999-12-24 | Citizen Watch Co Ltd | Structure of semiconductor wiring |
| JP4177950B2 (en) * | 2000-03-28 | 2008-11-05 | ローム株式会社 | Manufacturing method of semiconductor device |
-
2006
- 2006-06-26 JP JP2006175346A patent/JP2006295209A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8900993B2 (en) | Semiconductor device sealed in a resin section and method for manufacturing the same | |
| US8597983B2 (en) | Semiconductor device packaging having substrate with pre-encapsulation through via formation | |
| US8564116B2 (en) | Semiconductor device with reinforcement plate and method of forming same | |
| JP2006210745A (en) | Semiconductor device and its manufacturig method | |
| JP2006165252A (en) | Method of manufacturing substrate with built-in chip | |
| JP2015041773A (en) | Interposer substrate and method of manufacturing the same | |
| KR20080062225A (en) | Smart power module | |
| JP4177950B2 (en) | Manufacturing method of semiconductor device | |
| US7923835B2 (en) | Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing | |
| JP4070470B2 (en) | Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device | |
| US8723051B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2009105301A (en) | Semiconductor package and manufacturing method thereof, and semiconductor device with semiconductor package | |
| JP4179186B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE | |
| JP4084737B2 (en) | Semiconductor device | |
| TW200843063A (en) | Structure of semiconductor chip and package structure having semiconductor chip embedded therein | |
| JP2004342990A (en) | Semiconductor device and its manufacturing process, circuit board, and electronic apparatus | |
| US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
| JP2006295209A5 (en) | ||
| JP2018088505A (en) | Semiconductor device and manufacturing method for the same | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2006295209A (en) | Semiconductor device | |
| JP2009135193A (en) | Semiconductor chip device with silicon through hole, and manufacturing method thereof | |
| JP2000332155A (en) | Semiconductor device and manufacture thereof | |
| KR20020090301A (en) | Semiconductor device and method of production of same | |
| JP4840770B2 (en) | Manufacturing method of semiconductor package |