JP2006295187A - Chip lamination method for inhibiting separation between chips - Google Patents

Chip lamination method for inhibiting separation between chips Download PDF

Info

Publication number
JP2006295187A
JP2006295187A JP2006108804A JP2006108804A JP2006295187A JP 2006295187 A JP2006295187 A JP 2006295187A JP 2006108804 A JP2006108804 A JP 2006108804A JP 2006108804 A JP2006108804 A JP 2006108804A JP 2006295187 A JP2006295187 A JP 2006295187A
Authority
JP
Japan
Prior art keywords
chip
substrate
stacking method
die attach
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006108804A
Other languages
Japanese (ja)
Inventor
Tensho Kaku
展彰 郭
Hekiko Ko
碧宏 高
Hinka Shu
品華 朱
Koyu Rin
高雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Publication of JP2006295187A publication Critical patent/JP2006295187A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

<P>PROBLEM TO BE SOLVED: To provide a chip lamination method for inhibiting separation between chips. <P>SOLUTION: A substrate having multiple connecting pads is formed (step 1), and then, a first chip is set on the substrate (step 2). The first chip has a plurality of first bonding pads located on an active surface, and the first bonding pad and the substrate's connection pads are electrically connected (step 3). A liquid die attaching material is printed on the first active surface (step 4), and a defoaming operation will exclude minute air bubbles in the liquid die attaching material (step 5). After a primary annealing, the liquid die attaching material becomes half-cured and is formed into a compact adherent intermediary layer (step 6). A second chip is stacked to the first chip, and the compact adherent intermediary layer is used to stick the rear of the second chip that has multiple second bonding pads located on the active surface (step 7). A secondary annealing operation is carried out to cure up the compact adhesive intermediary layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はマルチチップ積層の実装技術、特にチップ間の剥離を防止するチップ積層方法に関する。   The present invention relates to a multichip stacking technique, and more particularly to a chip stacking method for preventing separation between chips.

従来のマルチチップパッケージ技術領域において、複数のチップは基板から垂直上向きに堆積され且つ電気的に接続されて有効にパッケージ構造の遮蔽区（footprint）を縮小することができ、マルチチップパッケージ構造の寸法が大き過ぎることを回避する。一般に、下層チップと接続用ボンディングワイヤを圧して傷つくことを防止するため、チップ間に仲介物（interposer）を挿んでチップ間の間隔を広げる。通常に、ボンディングワイヤを傷つかないようにチップ間に挿まれる仲介物の寸法は下層チップの能動面より小さくしている。周知の仲介物材質は熱発散フィン、ダミチップ、ポリイミド（polyimide）テープなどを採用するので上層チップに対する支注力は弱くなる。上層チップが薄すぎる場合、ワイヤボンディングする圧力が上層チップの破裂を起こす要因となる。   In the conventional multi-chip package technology area, multiple chips are deposited vertically upward from the substrate and electrically connected to effectively reduce the footprint of the package structure, and the dimensions of the multi-chip package structure. Avoid being too big. In general, in order to prevent the lower layer chip and the connecting bonding wire from being damaged by being pressed, an interposer is inserted between the chips to widen the distance between the chips. Usually, the size of the intermediary inserted between the chips is made smaller than the active surface of the lower layer chip so as not to damage the bonding wire. Since the well-known mediator material employs heat-dissipating fins, dummy chips, polyimide tape, etc., the support force for the upper-layer chip is weakened. If the upper layer chip is too thin, the wire bonding pressure causes the upper layer chip to burst.

特許文献１の「小寸法積層方式による半導体パッケージ」に一種のマルチチップパッケージ構造が公開されている。チップ間に位置する仲介物は接着剤層であって硬化された後に十分に上層チップ背面を粘着且つ支持することとなる。図１を参考にして、基板１１０上に第１チップ１２０と第２チップ１５０とが設置され、第１チップ１２０の背面１２２は基板１１０上に粘着され、第２チップ１５０は第１チップ１２０上に堆積される。第１チップ１２０と第２チップ１５０との間にある仲介物は液体塗布用のダイアタッチ剤層１４０であり、第１チップ１２０の能動面１２１に第２チップ１５０の背面１５２を粘着させる。一般な手順では、第２チップ１５０を堆積する前、複数の第１ボンディングワイヤ１３０を用いて第１チップ１２０の能動面１２１にある第１ボンディングパッド１２３と基板１１０の連結パッド１１１とを接続してからダイアタッチ剤層１４０を第１チップ１２０上に液体塗布する。また、第２チップ１５０を堆積した後、ダイアタッチ剤層１４０は硬化されて第２チップ１５０を粘着且つ支持する効果に達する。次に、ワイヤボンディング方式で形成される複数の第２ボンディングワイヤを用いて第２チップ１５０の第２ボンディングパッド１５３と基板１１０の連結パッド１１１とを接続する。このとき、第２チップ１５０に対してダイアタッチ剤層１４０が良好な支持力を持つが、しかし、硬化された後のダイアタッチ剤層１４０内には微細な気泡１４１がまだ残留することにより、チップ間の接着力と導熱性に悪影響を与えてチップ間の剥離現象を起こすこととなる。   A kind of multi-chip package structure is disclosed in “Semiconductor package by small dimension stacking method” of Patent Document 1. The intermediary located between the chips is an adhesive layer, and sufficiently adheres and supports the upper chip back surface after being cured. Referring to FIG. 1, the first chip 120 and the second chip 150 are installed on the substrate 110, the back surface 122 of the first chip 120 is adhered on the substrate 110, and the second chip 150 is mounted on the first chip 120. It is deposited on. The intermediary between the first chip 120 and the second chip 150 is a die attach agent layer 140 for applying liquid, and the back surface 152 of the second chip 150 is adhered to the active surface 121 of the first chip 120. In a general procedure, before depositing the second chip 150, the first bonding pads 123 on the active surface 121 of the first chip 120 and the connection pads 111 of the substrate 110 are connected using a plurality of first bonding wires 130. Thereafter, the die attach agent layer 140 is applied onto the first chip 120 as a liquid. In addition, after the second chip 150 is deposited, the die attach agent layer 140 is cured to reach the effect of sticking and supporting the second chip 150. Next, the second bonding pads 153 of the second chip 150 and the connection pads 111 of the substrate 110 are connected using a plurality of second bonding wires formed by a wire bonding method. At this time, the die attach agent layer 140 has a good supporting force with respect to the second chip 150, but fine bubbles 141 still remain in the die attach agent layer 140 after being cured. Adhesion between chips and heat conductivity are adversely affected, and peeling between chips occurs.

台湾特許第５６４，５３１号Taiwan Patent No. 564,531

本発明の主な目的はチップ間の剥離を防止するチップ積層方法を提供する。チップ積層の前に、第１チップ上に液体ダイアタッチ材料をプリントし、そして、脱泡作業を行って液体ダイアタッチ材料内にある微細気泡を除去させる。故に、一回目の焼き作業には、液体ダイアタッチ材料を半硬化して緻密粘着仲介層を形成し、チップ積層の時に、この緻密粘着仲介層を用いて第２チップを粘着してチップ間の気泡によるチップ間の剥離問題を解決することができる。   A main object of the present invention is to provide a chip stacking method for preventing peeling between chips. Prior to chip stacking, the liquid die attach material is printed on the first chip and a defoaming operation is performed to remove the microbubbles present in the liquid die attach material. Therefore, in the first baking operation, the liquid die attach material is semi-cured to form a dense adhesion mediating layer, and when the chips are stacked, the second chip is adhered using the dense adhesion mediating layer to bond between the chips. The problem of peeling between chips due to bubbles can be solved.

本発明の他の目的はチップ間の剥離を防止するチップ積層方法を提供する。積層手順としては、液体ダイアタッチ材料を第１チップ１２０上に塗布した後、チップ積層作業の前に脱泡作業が行われる。第１チップは真空状態容器内に置かれ、且つ振動されることによって、第１チップに塗布される液体ダイアタッチ材料内にある微細気泡を除去して後の焼き作業で緻密粘着仲介層を焼成することにとって有利である。   Another object of the present invention is to provide a chip stacking method for preventing peeling between chips. As a stacking procedure, after applying a liquid die attach material on the first chip 120, a defoaming operation is performed before the chip stacking operation. The first chip is placed in a vacuum container and is vibrated to remove fine bubbles in the liquid die attach material applied to the first chip and to fire the dense adhesion mediating layer in a subsequent baking operation. It is advantageous to do.

本発明のチップ間の剥離を防止するチップ積層方法において、先ず、複数の連結パッドを有する基板を提供して基板上に第１チップが設置され、即ち、第１チップの背面が基板上に粘着される。第１チップは能動面に位置する複数の第１ボンディングパッドを有し、それらの第１ボンディングパッドと基板の連結パッドとを電気的に接続する。次に、液体ダイアタッチ材料を第１チップの能動面にプリントし、そして、脱泡作業を行うことで液体ダイアタッチ材料内のある微細気泡を除くことができる。また、一回目の焼き作業を行うと、液体ダイアタッチ材料は半硬化状態になり緻密粘着仲介層に形成される。次に、第２チップを第１チップ上に堆積して、緻密粘着仲介層を用いて第２チップの背面を粘着し、第１チップと同じように第２チップも能動面に位置する複数の第２ボンディングパッドを有する。さらに、二回目の焼き作業を行って緻密粘着仲介層を硬化してしまう。他の異なる実施例には、第１チップの能動面或は第２チップの背面に緻密粘着仲介層を形成した後に第１チップを基板上に固定すれば第２チップ積層に対して有利である。   In the chip stacking method for preventing separation between chips of the present invention, first, a substrate having a plurality of connection pads is provided, and the first chip is placed on the substrate, that is, the back surface of the first chip is adhered to the substrate. Is done. The first chip has a plurality of first bonding pads located on the active surface, and electrically connects the first bonding pads and the connection pads of the substrate. Next, the liquid die attach material can be printed on the active surface of the first chip, and a defoaming operation can be performed to remove certain fine bubbles in the liquid die attach material. Further, when the first baking operation is performed, the liquid die attach material becomes a semi-cured state and is formed in the dense adhesive mediating layer. Next, a second chip is deposited on the first chip, and the back surface of the second chip is adhered using a dense adhesion mediating layer, and a plurality of second chips are positioned on the active surface in the same manner as the first chip. A second bonding pad is included. Furthermore, the second baking operation is performed to cure the dense adhesion mediating layer. In another embodiment, it is advantageous to stack the second chip if the first chip is fixed on the substrate after the dense adhesive mediating layer is formed on the active surface of the first chip or the back surface of the second chip. .

本発明の第１実施例は、図２に示すように、一種のチップ間の剥離を防止するチップ積層方法を開示する。この方法は、ステップ１「一基板を提供する」、ステップ２「一第１チップを基板上に設置する」、ステップ３「第１チップと基板とを電気的に接続する」、ステップ４「一液体ダイアタッチ材料を第１チップ上に塗布する」、ステップ５「脱泡作業を行う」、ステップ６「一回目の焼き作業を行う」、ステップ７「一第２チップを第１チップ上に設置する」、ステップ８「二回目の焼き作業を行う」、ステップ９「第２チップと基板とを電気的に接続する」、ステップ１０「封止作業を行う」等のステップを含む。   As shown in FIG. 2, the first embodiment of the present invention discloses a chip stacking method that prevents a kind of separation between chips. This method includes step 1 “providing one substrate”, step 2 “installing one first chip on the substrate”, step 3 “electrically connecting the first chip and the substrate”, step 4 “one”. Apply liquid die attach material on first chip ”, Step 5“ Perform defoaming operation ”, Step 6“ Perform first baking operation ”, Step 7“ Install one second chip on first chip ” ”, Step 8“ perform second baking operation ”, step 9“ electrically connect the second chip and the substrate ”, step 10“ perform sealing operation ”, and the like.

先ず、ステップ１「一基板を提供する」において、図３Ａに示すように、少なくとも一つの基板２１０を提供する。基板２１０は、上表面２１１と上表面２１１に位置する複数の連結パッド２１２（連結フィンガー（connecting finger）とも言われる）を有し、印刷回路基板や、セラミク回路基板、回路薄膜を使用することができる。
次に、ステップ２「一第１チップを基板上に設置する」において、図３Ｂに示すように、第１チップ２２０を基板２１０の上表面２１１に置く。第１チップ２２０は能動面２２１と背面２２２とを有し、複数の第１ボンディングパッド２２３が能動面上２２１に形成される。基板２１０上の接着材料２１３を用いて第１チップ２２０の背面２２２を粘着且つ固定することができる。 First, in step 1 “provide one substrate”, at least one substrate 210 is provided as shown in FIG. 3A. The substrate 210 has an upper surface 211 and a plurality of connecting pads 212 (also referred to as connecting fingers) located on the upper surface 211, and a printed circuit board, a ceramic circuit board, or a circuit thin film can be used. it can.
Next, in step 2 “one first chip is placed on the substrate”, the first chip 220 is placed on the upper surface 211 of the substrate 210 as shown in FIG. 3B. The first chip 220 has an active surface 221 and a back surface 222, and a plurality of first bonding pads 223 are formed on the active surface 221. The back surface 222 of the first chip 220 can be adhered and fixed using the adhesive material 213 on the substrate 210.

次に、ステップ３「第１チップと基板とを電気的に接続する」において、図３Ｃに示すように、ワイヤボンディング方式で形成される複数の第１ボンディングワイヤ２３０を介して第１チップ２２０の第１ボンディングパッド２２３と基板２１０の連結パッド２１２との接続をすることで第１チップ２２０と基板２１０との間に電気的な接続をすることに達する。   Next, in step 3 “electrically connecting the first chip and the substrate”, as shown in FIG. 3C, the first chip 220 is formed via a plurality of first bonding wires 230 formed by a wire bonding method. The connection between the first bonding pad 223 and the connection pad 212 of the substrate 210 leads to an electrical connection between the first chip 220 and the substrate 210.

次に、ステップ４「一液体ダイアタッチ材料を第１チップ上に塗布する」において、図３Ｄに示すように、液体ダイアタッチ材料２４０を第１チップ２２０の能動面２２１に塗布し、塗布方式はスクリーン印刷、鋼板印刷、ドロップキャスティング（drop casting）、スプレーコーティング（spray coating）などを有するが、鋼板印刷は他の方式より好ましいと思われる。通常、液体ダイアタッチ材料２４０はそれらの第１ボンディングパッド２２３を覆わないことで、適当な焼き作業を行った後にそれらの第１ボンディングパッド２２３が他のチップと連結可能である。第１実施例では、液体ダイアタッチ材料２４０は、マルチステージ（multistage）硬化特性を持つことができ、さらに多種特性を持つ混合フィルムを含むことも可能である。例えば、弾力を促進するためシリカゲル（silica gel）を混入し、導熱性を促進するため金属微細粒子（例えば銀パウダー）を混入し、各異なる硬化温度を持つ熱硬化フィルムを混入し、さらに特殊用途フィルムを得るため各ナノ材料を混入することもできる。良好な混合効果に達するため常圧状態下で実装する時、液体ダイアタッチ材料２４０内に微細気泡２４１が存在する問題が生じる。   Next, in step 4 “apply one liquid die attach material on the first chip”, as shown in FIG. 3D, the liquid die attach material 240 is applied to the active surface 221 of the first chip 220, and the application method is Although it has screen printing, steel plate printing, drop casting, spray coating, etc., steel plate printing may be preferred over other methods. In general, the liquid die attach material 240 does not cover the first bonding pads 223 so that the first bonding pads 223 can be connected to other chips after an appropriate baking operation. In the first embodiment, the liquid die attach material 240 can have multistage curing characteristics and can also include mixed films with multiple characteristics. For example, silica gel (silica gel) is mixed to promote elasticity, metal fine particles (eg silver powder) are mixed to promote heat conductivity, and thermosetting films with different curing temperatures are mixed. Each nanomaterial can also be mixed to obtain a film. In order to reach a good mixing effect, there is a problem that the fine bubbles 241 exist in the liquid die attach material 240 when mounting under normal pressure.

次に、ステップ５「脱泡作業を行う」において、図３Ｅに示すように、脱泡作業を行って液体ダイアタッチ材料２４０内に存在する微細気泡２４１を除去させる。つまり、外界との圧力を隔離する脱泡装置（図に示していない）内に第１チップ２２０と基板２１０を置き、脱泡装置内を真空状態にして、例えば、真空の圧力は２Torrより小さく且つ時間的に１０分から６０分まで維持することができる状態にしてよい。さらに、基板２１０と第１チップ２２０を振動させればより有効に液体ダイアタッチ材料２４０内にある微細気泡２４１を除去する。これには、例えば、超音波振動を利用する。故に、液体ダイアタッチ材料２４０が均一に混合されることを確保することができる。   Next, in Step 5 “Perform defoaming work”, as shown in FIG. 3E, the defoaming work is performed to remove the fine bubbles 241 present in the liquid die attach material 240. That is, the first chip 220 and the substrate 210 are placed in a defoaming device (not shown) that isolates the pressure from the outside world, and the defoaming device is evacuated. For example, the vacuum pressure is less than 2 Torr. And it may be in a state where it can be maintained from 10 minutes to 60 minutes in terms of time. Furthermore, if the substrate 210 and the first chip 220 are vibrated, the fine bubbles 241 in the liquid die attach material 240 are more effectively removed. For this, for example, ultrasonic vibration is used. Therefore, it can be ensured that the liquid die attach material 240 is uniformly mixed.

上記ステップ５「脱泡作業を行う」を実施した後にステップ６「一回目の焼き作業を行う」を行って、図３Ｆに示すように、液体ダイアタッチ材料２４０を半硬化状態（例えば、Ｂ‐stage状態）に焼いて第１チップ２２０上にある緻密粘着仲介層２４２に形成する。第１実施例では、緻密粘着仲介層２４２はＢ‐stage特性を持って熱を加えてチップを接着することが可能である。この時の液体ダイアタッチ材料２２０内の微細気泡２２１が殆ど除去されてしまい、よって、導熱性とダイアタッチ強度に悪影響を及ぼす気泡隙間は緻密粘着仲介層２４２内に残留しなくなる。   After performing Step 5 “Perform defoaming” above, perform Step 6 “Perform first baking operation” to place liquid die attach material 240 in a semi-cured state (for example, B− bake in a stage state) to form a dense adhesive mediating layer 242 on the first chip 220. In the first embodiment, the dense adhesion mediating layer 242 has B-stage characteristics and can apply heat to bond the chips. At this time, the fine bubbles 221 in the liquid die attach material 220 are almost removed, and therefore, the bubble gap that adversely affects the heat conductivity and the die attach strength does not remain in the dense adhesion mediating layer 242.

次に、ステップ７「一第２チップを第１チップ上に設置する」において、図３Ｇに示すように、第２チップ２５０を第１チップ２２０上に堆積する。第２チップ２５０は能動面２５１と背面２５２を有し、複数の第２ボンディングパッド２５３は第２チップ２５０の能動面２５１に形成される。適当なダイアタッチ圧力を加え且つ加熱による温度上昇の条件で緻密粘着仲介層２４２の粘度は一段と強くなり、よって、第２チップ２５０の背面２５２を第１チップ２２０の能動面２２１に粘着させる効果も増強される。このステップ７「一第２チップを第１チップ上に設置する」を実施した後に、緻密粘着仲介層２４２は一部でそれらの第１ボンディングワイヤ２３０の一端を覆うことができる。緻密粘着仲介層２４２は第２チップ２５０の背面２５２全体をぴったり接着するのが好ましく、第２チップ２５０に対して優れた粘度と支持力、及び第１ボンディングワイヤ２３０に対して優れた固定と保護に達することができる。   Next, in step 7 “place one second chip on the first chip”, the second chip 250 is deposited on the first chip 220 as shown in FIG. 3G. The second chip 250 has an active surface 251 and a back surface 252, and a plurality of second bonding pads 253 are formed on the active surface 251 of the second chip 250. The viscosity of the dense adhesion mediating layer 242 is further increased under the conditions of an appropriate die attach pressure and a temperature increase due to heating. Accordingly, the back surface 252 of the second chip 250 is adhered to the active surface 221 of the first chip 220. Be enhanced. After performing this step 7 “place one second chip on the first chip”, the dense adhesive mediating layer 242 can partially cover one end of the first bonding wire 230. The dense adhesion mediating layer 242 preferably adheres to the entire back surface 252 of the second chip 250, has excellent viscosity and support for the second chip 250, and excellent fixation and protection for the first bonding wire 230. Can reach.

次に、ステップ８「二回目の焼き作業を行う」において、緻密粘着仲介層２４２を完全に硬化させ、例えば、Ｃ‐stage状態に硬化させる。このステップ８「二回目の焼き作業を行う」は、ステップ７「一第２チップを第１チップ上に設置する」を実施した直後に行われるか、或はステップ１０「封止作業を行う」と同時に行われてもよい。他に、ステップ９「第２チップと基板とを電気的に接続する」において、図３Ｈに示すように、ワイヤボンディング方式で形成される複数の第２ボンディングワイヤ２６０を介して第２チップ２５０の第２ボンディングパッド２５３と基板２１０の連結パッド２１２との接続をすることで第２チップ２５０と基板２１０との間に電気的な接続をすることに達する。   Next, in step 8 “perform the second baking operation”, the dense adhesion mediating layer 242 is completely cured, for example, cured in a C-stage state. The step 8 “performs the second baking operation” is performed immediately after the execution of the step 7 “places one second chip on the first chip” or the step 10 “performs the sealing operation”. It may be done at the same time. In addition, in step 9 “electrically connecting the second chip and the substrate”, as shown in FIG. 3H, the second chip 250 is formed via a plurality of second bonding wires 260 formed by a wire bonding method. The connection between the second bonding pad 253 and the connection pad 212 of the substrate 210 leads to an electrical connection between the second chip 250 and the substrate 210.

最後に、ステップ１０「封止作業を行う」において、図３Ｉに示すように、封止体２７０は基板２１０の上表面２１１に形成された第１チップ２２０、第２チップ２５０、それらの第１ボンディングワイヤ２３０、及びそれらの第２ボンディングワイヤ２６０を密封する。第一実施例では、封止体２７０がモールト方式で形成される。更に、第１実施例では、第１チップ２２０と第２チップ２５０とを例にするが、本発明のチップ間の剥離を防止するチップ積層方法にとって両チップ積層とは限らない。様々な要求に応じてステップ１０「封止作業を行う」を行う前に、ステップ４「一液体ダイアタッチ材料を第１チップ上に塗布する」からステップ９「第２チップを基板に電気的に接続する」までを所定数量のマルチチップ積層を完成するまでに繰り返してよい。   Finally, in step 10 “perform sealing operation”, as shown in FIG. 3I, the sealing body 270 includes the first chip 220 and the second chip 250 formed on the upper surface 211 of the substrate 210. The bonding wires 230 and their second bonding wires 260 are sealed. In the first embodiment, the sealing body 270 is formed by a mold method. Furthermore, in the first embodiment, the first chip 220 and the second chip 250 are taken as an example, but the chip stacking method for preventing peeling between the chips of the present invention is not limited to both chip stacking. Before performing Step 10 “Perform sealing” according to various requirements, Step 4 “Apply one liquid die attach material onto the first chip” to Step 9 “Electrically attach the second chip to the substrate”. The process up to “connecting” may be repeated until a predetermined number of multichip stacks are completed.

従って、本発明の実施例のチップ間の剥離を防止するチップ積層方法では、ステップ７「一第２チップを第１チップ上に設置する」を行う前に、ステップ６「一回目の焼き作業を行う」が行われ、また、ステップ６「一回目の焼き作業を行う」を行う前に、ステップ５「脱泡作業を行う」が行われる。故に、液体ダイアタッチ材料２４０内に存在する微細気泡２４１を除去することができ、液体ダイアタッチ材料２４０を緻密粘着仲介層２４２に変えることが可能でダイアタッチ強度を増強させ且つチップ間の剥離を避けることができる。   Therefore, in the chip stacking method for preventing separation between chips according to the embodiment of the present invention, before performing Step 7 “Installing the second chip on the first chip”, Step 6 “First baking operation” is performed. In addition, step 5 “perform defoaming” is performed before performing step 6 “perform first baking operation”. Therefore, the fine bubbles 241 present in the liquid die attach material 240 can be removed, and the liquid die attach material 240 can be changed to the dense adhesion mediating layer 242 to enhance the die attach strength and to peel off the chips. Can be avoided.

他に、本発明はステップの順序に限らず、例えば、第２実施例では、ステップ１「一基板を提供する」、ステップ２「一第１チップを基板上に設置する」、及びステップ３「第１チップと基板とを電気的に接続する」は、ステップ６「一回目の焼き作業を行う」の後且つステップ７「一第２チップを第１チップ上に設置する」の前に実施されてもよい。最初に、図４に示すように、ステップ４「一液体ダイアタッチ材料を第１チップ上に塗布する」、ステップ５「脱泡作業を行う」、及びステップ６「一回目の焼き作業を行う」を順に実施することによって、第１チップ２２０の能動面２２１上に緻密粘着仲介層２４２を形成することができる。そして、接着材料２１３を介して第１チップ２２０の背面２２２を基板２１０の上表面２１１に粘着させればステップ２「一第１チップを基板上に設置する」を完成する。また、ステップ３「第１チップと基板とを電気的に接続する」を実施して、ステップ７「一第２チップを第１チップ上に設置する」、ステップ８「二回目の焼き作業を行う」、ステップ９「第２チップと基板とを電気的に接続する」を順に行えばよい。   In addition, the present invention is not limited to the order of steps. For example, in the second embodiment, step 1 “provides one substrate”, step 2 “places one first chip on the substrate”, and step 3 “ “Electrically connecting the first chip and the substrate” is performed after Step 6 “Performs the first baking operation” and before Step 7 “Installs the second chip on the first chip”. May be. First, as shown in FIG. 4, step 4 “apply one liquid die attach material on the first chip”, step 5 “perform defoaming operation”, and step 6 “perform first baking operation”. In order, the dense adhesion mediating layer 242 can be formed on the active surface 221 of the first chip 220. Then, if the back surface 222 of the first chip 220 is adhered to the upper surface 211 of the substrate 210 via the adhesive material 213, Step 2 “place one first chip on the substrate” is completed. Also, step 3 “electrically connect the first chip and the substrate” is performed, step 7 “places one second chip on the first chip”, step 8 “performs the second baking operation. Step 9 “electrically connect the second chip and the substrate” may be performed in order.

第３実施例では、図５に示すように、最初に、ウエファーかチップラベルにステップ４「一液体ダイアタッチ材料を第１チップ上に塗布する」、ステップ５「脱泡作業を行う」、及びステップ６「一回目の焼き作業を行う」を行い、第１チップ２２０の背面２２２と第２チップ２５０の背面２５２とに緻密粘着仲介層２４２を形成させて、第３実施例では、第２チップ２５０の背面２５２は全体的に緻密粘着仲介層２４２に覆われる。次に、ステップ２「一第１チップを基板上に設置する」を行い、第１チップ２２０は基板２１０の上表面２１１に設置される。次に、ステップ３「第１チップと基板とを電気的に接続する」を実施し、第１ボンディングワイヤ２３０を介して第１チップ２２０と基板２１０とを電気的に接続する。また、ステップ７「一第２チップを第１チップ上に設置する」を行い、第１チップ２２０上に第２チップ２５０を堆積するように緻密粘着仲介層２４２を用いて第２チップ２５０の背面２５２を第１チップ２２０の能動面２２１に（図５に示すように）接着させる。最後に、ステップ８「二回目の焼き作業を行う」を実施し、緻密粘着仲介層２４２（図に示していない）を硬化させてしまう。
本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。 In the third embodiment, as shown in FIG. 5, first, step 4 “apply one liquid die attach material on the first chip” to the wafer or chip label, step 5 “perform defoaming operation”, and Step 6 “Perform the first baking operation” is performed to form a dense adhesion mediating layer 242 on the back surface 222 of the first chip 220 and the back surface 252 of the second chip 250, and in the third embodiment, the second chip The back surface 252 of 250 is entirely covered with the dense adhesion mediating layer 242. Next, step 2 “one first chip is placed on the substrate” is performed, and the first chip 220 is placed on the upper surface 211 of the substrate 210. Next, step 3 “electrically connect the first chip and the substrate” is performed, and the first chip 220 and the substrate 210 are electrically connected via the first bonding wires 230. In addition, step 7 “one second chip is placed on the first chip” is performed, and the back surface of the second chip 250 is formed using the dense adhesive mediating layer 242 so as to deposit the second chip 250 on the first chip 220. 252 is bonded to the active surface 221 of the first chip 220 (as shown in FIG. 5). Finally, Step 8 “Perform a second baking operation” is performed, and the dense adhesive mediating layer 242 (not shown) is cured.
The scope of protection of the present invention is limited by the scope of patent application that is attached later, and any changes or modifications that come within the spirit and scope of the present invention based on this scope of protection belong to the protection scope of the present invention.

周知のマルチチップ積層構造を示す断面図である。It is sectional drawing which shows a known multichip laminated structure. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法のブロック流れ図である。3 is a block flow diagram of a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention; 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第１実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。1 is a cross-sectional view of a substrate in a chip stacking method for preventing peeling between chips according to a first embodiment of the present invention. 本発明の第２実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。It is sectional drawing of the board | substrate in the chip | tip lamination method which prevents the peeling between chips | tips by 2nd Example of this invention. 本発明の第３実施例によるチップ間の剥離を防止するチップ積層方法における基板の断面図である。It is sectional drawing of the board | substrate in the chip | tip lamination method which prevents peeling between the chips | tips by 3rd Example of this invention.

符号の説明Explanation of symbols

２１０ 基板、２１１ 上表面、２１２ 連結パッド、２１３ 接着材料、２２０ 第１チップ、２２１能動面、２２２ 背面、２２３ 第１ボンディングパッド、２３０ 第１ボンディングワイヤ、２４０ 液体ダイアタッチ材料、２４１ 気泡、２４２ 緻密粘着仲介層、２５０ 第２チップ、２５１ 能動面、２５２ 背面、２５３ 第２ボンディングパッド、２６０ 第２ボンディングワイヤ、２７０ 封止体   210 substrate, 211 upper surface, 212 connecting pad, 213 adhesive material, 220 first chip, 221 active surface, 222 back surface, 223 first bonding pad, 230 first bonding wire, 240 liquid die attach material, 241 bubble, 242 dense Adhesive mediating layer, 250 second chip, 251 active surface, 252 back surface, 253 second bonding pad, 260 second bonding wire, 270 sealing body

Claims (25)

複数の連結パッドを有する基板を提供するステップと、
能動面と背面とを有し、該能動面に複数の第１ボンディングパッドが形成され、該背面は該基板に接着される第１チップを基板上に設置するステップと、
該第１チップの複数の第１ボンディングパッドと該基板の複数の連結パッドとを電気的に接続するステップと、
液体ダイアタッチ材料を該第１チップの該能動面上に塗布するステップと、
脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップと、
一回目の焼き作業を行って該液体ダイアタッチ材料は半硬化状態に焼成されて緻密粘着仲介層に形成されるステップと、
能動面には複数の第２ボンディングパッドを有する第２チップを該第１チップ上に堆積して、該緻密粘着仲介層を用いて該第２チップの背面と該第１チップの能動面とを接着するステップと、
二回目の焼き作業を行って該緻密粘着仲介層を硬化させるステップと、
を含むことを特徴とするチップ間の剥離を防止するチップ積層方法。 Providing a substrate having a plurality of connecting pads;
A first chip having an active surface and a back surface, wherein a plurality of first bonding pads are formed on the active surface, and the back surface is provided with a first chip bonded to the substrate;
Electrically connecting a plurality of first bonding pads of the first chip and a plurality of connecting pads of the substrate;
Applying a liquid die attach material onto the active surface of the first chip;
Performing a defoaming operation to remove microbubbles present in the liquid die attach material;
Performing a first baking operation and firing the liquid die attach material into a semi-cured state to form a dense adhesive mediating layer;
A second chip having a plurality of second bonding pads on the active surface is deposited on the first chip, and the back surface of the second chip and the active surface of the first chip are bonded using the dense adhesion mediating layer. Bonding, and
Performing a second baking operation to cure the dense adhesion mediating layer;
A chip stacking method for preventing delamination between chips. 脱泡作業において、該第１チップは真空状態容器内に置かれ、且つ振動されることによって、該液体ダイアタッチ材料内に存在する微細気泡を除去することを特徴とする請求項１に記載のチップ間の剥離を防止するチップ積層方法。   2. The defoaming operation, wherein the first chip is placed in a vacuum state container and is vibrated to remove fine bubbles present in the liquid die attach material. Chip stacking method for preventing peeling between chips. 該真空状態の圧力は２Torrより小さくなることを特徴とする請求項２に記載のチップ間の剥離を防止するチップ積層方法。   3. The chip stacking method according to claim 2, wherein the vacuum pressure is less than 2 Torr. 第１チップの複数の第１ボンディングパッドは複数の第１ボンディングワイヤを介して該基板の複数の連結パッドに電気的に接続されることを特徴とする請求項１に記載のチップ間の剥離を防止するチップ積層方法。   The separation between chips according to claim 1, wherein the plurality of first bonding pads of the first chip are electrically connected to the plurality of connection pads of the substrate through the plurality of first bonding wires. Chip stacking method to prevent. 該緻密粘着仲介層は一部で前記第１ボンディングワイヤの一端を覆うことを特徴とする請求項４に記載のチップ間の剥離を防止するチップ積層方法。   5. The chip stacking method according to claim 4, wherein the dense adhesion mediating layer partially covers one end of the first bonding wire. 該緻密粘着仲介層は該第２チップの背面全体を接着することを特徴とする請求項１に記載のチップ間の剥離を防止するチップ積層方法。   2. The chip stacking method according to claim 1, wherein the dense adhesion mediating layer adheres the entire back surface of the second chip. 更に、該第２チップの複数の第２ボンディングパッドと該基板とを電気的に接続することを特徴とする請求項１に記載のチップ間の剥離を防止するチップ積層方法。   2. The chip stacking method according to claim 1, further comprising electrically connecting a plurality of second bonding pads of the second chip and the substrate. 3. 更に、封止体は該基板上に形成されて該第１チップと該第２チップとを密封することを特徴とする請求項１に記載のチップ間の剥離を防止するチップ積層方法。   2. The chip stacking method according to claim 1, wherein a sealing body is formed on the substrate to seal the first chip and the second chip. 3. 能動面に複数の第１ボンディングパッドが形成される第１チップを提供するステップと、
液体ダイアタッチ材料を該第１チップの該能動面上に形成するステップと、
脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップと、
一回目の焼き作業を行って該液体ダイアタッチ材料は半硬化状態に焼成されて緻密粘着仲介層に形成されるステップと、
能動面に複数の第２ボンディングパッドを有する第２チップを該第１チップ上に堆積して、該緻密粘着仲介層を用いて該第２チップの背面と該第１チップの能動面とを接着するステップと、
二回目の焼き作業を行って該緻密粘着仲介層を硬化させるステップと、
を含むチップ間の剥離を防止するチップ積層方法。 Providing a first chip having a plurality of first bonding pads formed on an active surface;
Forming a liquid die attach material on the active surface of the first chip;
Performing a defoaming operation to remove microbubbles present in the liquid die attach material;
Performing a first baking operation and firing the liquid die attach material into a semi-cured state to form a dense adhesive mediating layer;
A second chip having a plurality of second bonding pads on the active surface is deposited on the first chip, and the back surface of the second chip and the active surface of the first chip are bonded using the dense adhesion mediating layer. And steps to
Performing a second baking operation to cure the dense adhesion mediating layer;
A chip stacking method for preventing peeling between chips. 更に一回目の焼き作業を行った後に、該第１チップを基板上に設置することを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The chip stacking method according to claim 9, wherein the first chip is placed on a substrate after the first baking operation is further performed. 脱泡作業において、該第１チップは真空状態容器内に置かれ、且つ振動されることによって、該液体ダイアタッチ材料内に存在する微細気泡を除去することを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The defoaming operation, wherein the first chip is placed in a vacuum state container and vibrated to remove fine bubbles present in the liquid die attach material. Chip stacking method for preventing peeling between chips. 該真空状態の圧力は２Torrより小さくなることを特徴とする請求項１１に記載のチップ間の剥離を防止するチップ積層方法。   12. The chip stacking method according to claim 11, wherein the pressure in the vacuum state is less than 2 Torr. 第１チップの複数の第１ボンディングパッドは複数の第１ボンディングワイヤを介して該基板の複数の連結パッドに電気的に接続されることを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The chip-to-chip separation according to claim 9, wherein the plurality of first bonding pads of the first chip are electrically connected to the plurality of connection pads of the substrate through the plurality of first bonding wires. Chip stacking method to prevent. 該緻密粘着仲介層は一部で前記第１ボンディングワイヤの一端を覆うことを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The method of claim 9, wherein the dense adhesion mediating layer partially covers one end of the first bonding wire. 該緻密粘着仲介層は該第２チップの背面全体を接着することを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The chip stacking method according to claim 9, wherein the dense adhesion mediating layer adheres the entire back surface of the second chip. 更に、該第２チップの複数の第２ボンディングパッドと該基板とを電気的に接続することを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The chip stacking method according to claim 9, further comprising electrically connecting a plurality of second bonding pads of the second chip and the substrate. 更に、封止体は該基板上に形成されて該第１チップと該第２チップとを密封することを特徴とする請求項９に記載のチップ間の剥離を防止するチップ積層方法。   The chip stacking method according to claim 9, wherein a sealing body is formed on the substrate to seal the first chip and the second chip. 能動面に複数の第１ボンディングパッドが形成される第１チップと、能動面に複数の第２ボンディングパッドが形成される第２チップとを提供するステップと、
液体ダイアタッチ材料を該第１チップの背面と該第２チップの背面に形成するステップと、
脱泡作業を行って該液体ダイアタッチ材料内に存在する微細気泡を除去するステップと、
一回目の焼き作業を行って該液体ダイアタッチ材料は半硬化状態に焼成されて緻密粘着仲介層に形成されるステップと、
第２チップを該第１チップ上に堆積して、該緻密粘着仲介層を用いて該第２チップの背面と該第１チップの能動面とを接着するステップと、
二回目の焼き作業を行って該緻密粘着仲介層を硬化させるステップと、
を含むチップ間の剥離を防止するチップ積層方法。 Providing a first chip having a plurality of first bonding pads formed on an active surface and a second chip having a plurality of second bonding pads formed on an active surface;
Forming a liquid die attach material on the back surface of the first chip and the back surface of the second chip;
Performing a defoaming operation to remove microbubbles present in the liquid die attach material;
Performing a first baking operation and firing the liquid die attach material into a semi-cured state to form a dense adhesive mediating layer;
Depositing a second chip on the first chip and bonding the back surface of the second chip and the active surface of the first chip using the dense adhesion mediating layer;
Performing a second baking operation to cure the dense adhesion mediating layer;
A chip stacking method for preventing peeling between chips. 脱泡作業において、該第１チップと該第２チップとは真空状態容器内に置かれ、且つ振動されることによって、該液体ダイアタッチ材料内に存在する微細気泡を除去することを特徴とする請求項１８に記載のチップ間の剥離を防止するチップ積層方法。   In the defoaming operation, the first chip and the second chip are placed in a vacuum state container and are vibrated to remove fine bubbles present in the liquid die attach material. A chip stacking method for preventing peeling between chips according to claim 18. 該真空状態の圧力は２Torrより小さくなることを特徴とする請求項１９に記載のチップ間の剥離を防止するチップ積層方法。   20. The chip stacking method as set forth in claim 19, wherein the vacuum pressure is less than 2 Torr. 該第１チップの複数の第１ボンディングパッドは複数の第１ボンディングワイヤを介して該基板の複数の連結パッドに電気的に接続されることを特徴とする請求項１８に記載のチップ間の剥離を防止するチップ積層方法。   19. The inter-chip separation according to claim 18, wherein the plurality of first bonding pads of the first chip are electrically connected to the plurality of connection pads of the substrate through a plurality of first bonding wires. Chip stacking method to prevent. 該第２チップの下面にある該緻密粘着仲介層は一部で前記第１ボンディングワイヤの一端を覆うことを特徴とする請求項２１に記載のチップ間の剥離を防止するチップ積層方法。   The method of claim 21, wherein the dense adhesion mediating layer on the lower surface of the second chip partially covers one end of the first bonding wire. 該緻密粘着仲介層は該第２チップの背面全体を接着することを特徴とする請求項１８に記載のチップ間の剥離を防止するチップ積層方法。   19. The chip stacking method as claimed in claim 18, wherein the dense adhesion mediating layer adheres the entire back surface of the second chip. 更に、該第２チップ複数の第２ボンディングパッドと該基板とを電気的に接続することを特徴とする請求項１８に記載のチップ間の剥離を防止するチップ積層方法。   The chip stacking method according to claim 18, further comprising electrically connecting the plurality of second bonding pads of the second chip and the substrate. 更に、封止体は該基板上に形成されて該第１チップと該第２チップとを密封することを特徴とする請求項１８に記載のチップ間の剥離を防止するチップ積層方法。   19. The chip stacking method as claimed in claim 18, further comprising a sealing body formed on the substrate to seal the first chip and the second chip.
JP2006108804A 2005-04-14 2006-04-11 Chip lamination method for inhibiting separation between chips Pending JP2006295187A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094111887A TWI253727B (en) 2005-04-14 2005-04-14 Chip stack method for preventing delamination between chips

Publications (1)

Publication Number Publication Date
JP2006295187A true JP2006295187A (en) 2006-10-26

Family

ID=37415340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006108804A Pending JP2006295187A (en) 2005-04-14 2006-04-11 Chip lamination method for inhibiting separation between chips

Country Status (2)

Country Link
JP (1) JP2006295187A (en)
TW (1) TWI253727B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI816525B (en) * 2022-08-25 2023-09-21 福懋科技股份有限公司 Chip package structure

Also Published As

Publication number Publication date
TW200636952A (en) 2006-10-16
TWI253727B (en) 2006-04-21

Similar Documents

Publication Publication Date Title
JP5652940B2 (en) Semiconductor chip attaching apparatus and semiconductor chip attaching method
TWI352412B (en) Multi-chip package structure and method of fabrica
CN104465418B (en) A kind of fan-out wafer level packaging methods
JP2004228135A (en) Embedding method of metal into pore
JP2001168265A (en) Electronic device aggregate and method of connecting electronic device
EP1172851A2 (en) Semiconductor device having heat spreader attached thereto and method of manufacturing the same
TWI433271B (en) Method of multi-chip stacking for decreasing void between chips
JP5271554B2 (en) Support plate
JP2011514686A (en) Method for bonding a chip on a wafer
TW200901396A (en) Semiconductor device package having chips
CN107993937B (en) Auxiliary structure of temporary bonding process and wafer processing method using same
JP2006295186A (en) Integrated circuit packaging process through non-tape die attaching method
JP2008270821A (en) Stack structure body having release layer and method for forming the same
JP2006295187A (en) Chip lamination method for inhibiting separation between chips
WO2008032510A1 (en) Process for producing semiconductor device
JP2001210755A (en) Substrate for semiconductor device and method of manufacturing semiconductor device
JP2001257437A (en) Electronic circuit board and its manufacturing method
TWI321349B (en) Multi-chip stack package
JP2010073994A (en) Window type bga package and manufacturing method thereof
TWI230449B (en) High heat dissipation micro package of semiconductor chip
JP2016207761A (en) Mounting board and manufacturing method therefor
JP2007134489A (en) Semiconductor device and method for manufacturing same
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
JP2004327724A (en) Semiconductor device and manufacturing method therefor
TWI283447B (en) Thermally enhanced flip-chip-on-film package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090706