JP2006293873A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006293873A JP2006293873A JP2005116396A JP2005116396A JP2006293873A JP 2006293873 A JP2006293873 A JP 2006293873A JP 2005116396 A JP2005116396 A JP 2005116396A JP 2005116396 A JP2005116396 A JP 2005116396A JP 2006293873 A JP2006293873 A JP 2006293873A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- layer
- soi substrate
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】SOI基板を用いた場合、SOI基板層と支持基板の間に、埋め込み酸化膜が有るために、簡単に裏面の支持基板に外部取り出し電極を形成することが出来ない。
【解決手段】SOI層にコンタクト孔及び埋め込み絶縁膜にコンタクト孔を形成し、デバイスを形成後、通常の配線行程を行うことにより、1方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、SOI基板上に形成した場合においても、両面接続構造を持つ無線ICタグを作成することが可能となる。
【選択図】図1
【解決手段】SOI層にコンタクト孔及び埋め込み絶縁膜にコンタクト孔を形成し、デバイスを形成後、通常の配線行程を行うことにより、1方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、SOI基板上に形成した場合においても、両面接続構造を持つ無線ICタグを作成することが可能となる。
【選択図】図1
Description
本発明は、ICチップを搭載した非接触ICタグ、ICカードに関する。
通常のSi基板に無線によるデータを送受信するICチップを形成した場合に、ICチップ表面及び裏面から信号を取り出す構造に関する技術が開示されている(例えば、特許文献1参照)。以下、図4を用いて説明する。図4(a)の下部基板270には第一の導体260が形成されており、上部基板200には第二の導体230が形成されている。第一の導体260と第二の導体230の間には、上部電極220と下部電極250をもつ無線ICチップ210がサンドイッチ状に挟まれている。また、第一の導体260と第二の導体230により、アンテナが構成される。導体接続部240では、第一の導体260と第二の導体230が接続されており、同電位になっている。以上により、ICの両面接続構造の無線ICタグを作成する。
背景技術で示すような、通常のSi基板に無線によるデータを送受信するICチップを形成した場合は、裏面から簡単に外部取り出し電極を形成することが可能である。しかし、本発明のように、SOI基板を用いた場合、SOI基板層と支持基板の間に、埋め込み酸化膜が有るために、簡単に裏面の支持基板に外部取り出し電極を形成することができない。
本発明は、SOI基板を用いた場合における、裏面に外部取り出し電極を形成し、ICの両面接続構造の無線ICタグを作成することである。
本発明は、SOI基板を用いた場合における、裏面に外部取り出し電極を形成し、ICの両面接続構造の無線ICタグを作成することである。
SOI基板上に形成した、無線によるデータを送受信するICチップの、表面及び裏面から、信号取り出し端子を設ける為に、ICチップの裏面の取り出し端子を形成する場所のSOI基板層の周辺にアイソレーションを設けて絶縁し、SOI層コンタクト孔及び埋め込み絶縁膜コンタクト孔を形成する。その後、通常の半導体プロセスを用いて、デバイスを形成し、層間絶縁膜にコンタクト孔を形成し、第1層配線を形成して1方の信号を支持基盤に電気的に接続する。他方の信号は、多層配線の最終層までに接続し、最終層の配線をICチップの表面に形成する。 信号の1方が、SOI基板のものは、SOI層コンタクト孔内に一部露出させ、第1層配線を形成した時に支持基盤と電気的に接続して、ICチップの表面及び裏面に信号取り出し電極を設けることが可能となる。
支持基盤と第1層配線との接続抵抗を低減するために、SOI層コンタクト孔及び埋め込み絶縁膜コンタクト孔を形成後、ソース及びドレインを形成する際に拡散層を形成し、コンタクト抵抗を低減する。
SOI基板に、無線によるデータを送受信するICチップを形成しても、従来の単結晶Si基板を用いた時と同様に、ICチップの表面及び裏面に信号取り出し電極を設けることが可能である。また、従来の単結晶Si基板を用いた場合は、1方の信号がSi基板になる回路形式が必須であったが、本発明では、どんな回路形式で設計したICチップでも表面及び裏面に信号取り出し電極を設けることが可能となる。
図1(a)(b)に第1層配線形成後及び第2層配線形成後のチップの平面図を示した。図1(c)(d)にA−A‘断面、B−B’断面を示した。本実施例では、SOI(Silicon on Insulator)基板を用いているため、従来のpn接合で分離する方法に比べ、素子の間を絶縁材料で隔てているため、近接して素子を作成してもリーク電流が小さく、動作速度の向上やICの高密度化、低消費電力化が可能となる。しかし、従来のSi基板と違い、SOI基板は、支持基盤10、埋め込み絶縁膜20、SOI基板層30で形成されており、デバイスを形成するSOI基板層30と支持基板10とは、埋め込み絶縁膜20により完全に絶縁されている。前記により、背景技術のICの両面接続構造を実現できない。本実施例は、それを解決するものである。以下本実施例の図1を用いて説明する。
通常の半導体プロセスのアイソレーション行程時に、図1(a)信号1接続端子135の周辺にアイソレーション膜50を形成し、タグ回路形成領域40と絶縁する。その後、通常のCMOSプロセスを用いてデバイスを作成する。信号1接続端子135を支持基板10に接続するために、図1(c)SOI基板層コンタクト孔35を形成し、その後埋め込み絶縁膜コンタクト孔25を形成し、層間膜70を堆積する。信号1取り出し端子110、信号2取り出し端子120、コンタクト孔55、その他各デバイスの接続部のコンタクト孔を形成する。次に、第1層配線80を形成し、電気的な接続を行う。信号1取り出し端子110は、信号1取り出し配線130で信号1接続端子135に接続することにより、支持基板から信号を取り出すことが可能となる。他方の信号2取り出し端子120は、信号2取り出し配線140で信号1接続端子145に接続する。その後、層間膜2を堆積し、スルーホール95を形成する。その後、第2層配線100を形成して、信号2をICチップ表面に取り出す構造が完成する。その結果、従来の通常のSi基板に形成したタグと同様に、ICチップの両面接続構造を持つ無線ICタグを形成する。
上記実施例1では、2層配線構造を例に述べたが、配線の層が増えた場合は、信号1は、最終配線層の1つ前までに信号1接続端子135に接続する。信号1接続端子135の部分は、最終配線層の1つ前まで配線層を重ねて接続する構造とする。同様に、信号2は、最終配線層までに信号1接続端子145に接続する構造とし、最終配線層をICチップ表面に形成し、信号1、信号2をICチップの表面及び裏面から取り出す構造とする。
また、上記でSOI基板層コンタクト孔35の部分のSOI基板層を残し、SOI基板層に孔を開ける構造としたが、SOI基板層コンタクト孔35の部分も、アイソレーション膜50として、SOI基板層コンタクト孔35と埋め込み絶縁膜コンタクト孔25の部分もSiO2にして、同時に孔を開けても良い。前記により,Siをエッチッグする行程を省くことができるため,行程簡略化が実現できる。
図2(a)に、第2層配線形成後のチップの平面図を示した。図2(b)(c)にA−A‘断面、B−B’断面を示した。本実施例は、タグ回路が、信号1をSOI基板層30から取り出す構造に適用するものである。アイソレーション行程時に、SOI基板接続部150、を除き、信号1接続端子135部及び前記周辺にアイソレーション膜50を形成し、タグ回路形成領域40と絶縁する。その後、通常のCMOSプロセスを用いてデバイスを作成する。この後の行程は、実施例1同様に形成し、SOI基板層30を支持基板10に電気的に接続し、ICチップの両面接続構造を持つ無線ICタグを形成する。前記は,SOI基板が接地端子で,コンタクト孔を形成する際に,自動的にSOI基板と支持基板を接続できる構造を形成できる。
図3(a)に、第2層配線形成後のチップの平面図を示した。図3(b)(c)にA−A‘断面、B−B’断面を示した。本実施の形態は、実施例1の信号1接続端子135の接続抵抗を小さくすることを目的としている。
通常の半導体プロセスのアイソレーション行程時に、図3(a)信号1接続端子135の周辺にアイソレーション膜50を形成し、タグ回路形成領域40と絶縁する。その後、通常のCMOSプロセスを用いてデバイスを作成する。信号1接続端子135を支持基板10に接続するために、図3(b)SOI基板層コンタクト孔35を形成し、その後埋め込み絶縁膜コンタクト孔25を形成し、通常の半導体プロセスのゲート酸化、ゲート形成、ソース、ドレインの拡散層形成を行う時に、ソース、ドレインの拡散層形成時に、拡散層2(160)を形成する。この後の行程は、実施例1同様に形成し、信号1接続端子135の接続抵抗を小さくした、ICチップの両面接続構造を持つ無線ICタグを形成する。
本発明は、少なくとも、ICチップを搭載した非接触ICタグ、ICカード、に係り、特に低価格を必要とする非接触ICカード及びICタグに利用可能である。
10 :支持基板
20 :埋め込み絶縁膜(BOX層)
25 :埋め込み絶縁膜コンタクト孔
30 :SOI基板
35 :SOI基板層コンタクト孔
40 :タグ回路形成領域
50 :アイソレーション膜
55 :コンタクト孔
60 :拡散層
70 :層間膜
80 :第1層配線
90 :層間膜2
95 :スルーホール
100:第2層配線
110:信号1取り出し端子
120:信号2取り出し端子
130:信号1取り出し配線
135:信号1接続端子
140:信号2取り出し配線
145:信号2接続端子
150:SOI基板接続部
160:拡散層2
200:上側基板
210:無線ICチップ
220:上側電極
230:第1の導体
240:導体接続部
250:下側電極
260:第2の導体
270:下側基板。
20 :埋め込み絶縁膜(BOX層)
25 :埋め込み絶縁膜コンタクト孔
30 :SOI基板
35 :SOI基板層コンタクト孔
40 :タグ回路形成領域
50 :アイソレーション膜
55 :コンタクト孔
60 :拡散層
70 :層間膜
80 :第1層配線
90 :層間膜2
95 :スルーホール
100:第2層配線
110:信号1取り出し端子
120:信号2取り出し端子
130:信号1取り出し配線
135:信号1接続端子
140:信号2取り出し配線
145:信号2接続端子
150:SOI基板接続部
160:拡散層2
200:上側基板
210:無線ICチップ
220:上側電極
230:第1の導体
240:導体接続部
250:下側電極
260:第2の導体
270:下側基板。
Claims (4)
- SOI基板上に形成したICチップであって、2つの信号端子の外部取り出し電極を有し、
1の上記外部取り出し電極を上記SOI基板の支持基盤に接続して、該ICチップの表面及び裏面から外部取り出し電極の接続を可能とすることを特徴とする半導体装置。 - 上記取り出し電極部の下のSOI基板及び埋め込み絶縁膜に貫通孔を形成し、該支持基盤と上記1の信号取り出し電極の配線とを電気的に接続することを特徴とする請求項1記載の半導体装置。
- 上記貫通孔底部に拡散層を有することを特徴とする請求項2記載の半導体装置。
- 上記貫通孔中のSOI基板の一部を露出していることを特徴とする請求項2又は3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116396A JP2006293873A (ja) | 2005-04-14 | 2005-04-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116396A JP2006293873A (ja) | 2005-04-14 | 2005-04-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006293873A true JP2006293873A (ja) | 2006-10-26 |
Family
ID=37414355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116396A Pending JP2006293873A (ja) | 2005-04-14 | 2005-04-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006293873A (ja) |
-
2005
- 2005-04-14 JP JP2005116396A patent/JP2006293873A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5602892B2 (ja) | ウェハ裏面のキャパシタを有する半導体デバイスを形成する方法 | |
JP5538186B2 (ja) | 配線 | |
US7338840B1 (en) | Method of forming a semiconductor die with heat and electrical pipes | |
US7498636B2 (en) | Semiconductor device and method of manufacturing the same | |
US11837595B2 (en) | Semiconductor device structure and method for manufacturing the same | |
EP1581968B1 (en) | Integrated antifuse structure for finfet and cmos devices | |
JP2005093486A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2001085361A (ja) | 半導体装置およびその製造方法 | |
US6635915B2 (en) | Semiconductor device having trench capacitor formed in SOI substrate | |
KR101334220B1 (ko) | 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치 | |
KR20130023865A (ko) | 관통전극을 갖는 반도체 소자 및 그 제조방법 | |
US7375397B2 (en) | Semiconductor device having an SOI structure and method for manufacturing the same | |
JP2004111634A (ja) | 半導体装置および半導体装置の製造方法 | |
TW407299B (en) | Semiconductor device and manufacture thereof | |
JPH11150185A (ja) | 半導体装置及びその製造方法 | |
KR102076305B1 (ko) | 반도체 소자 및 그 형성 방법 | |
JP2006293873A (ja) | 半導体装置 | |
JP5272176B2 (ja) | トレンチ絶縁コンタクト端子を有する画像センサの作製方法 | |
US8384214B2 (en) | Semiconductor structure, pad structure and protection structure | |
JP2006287009A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP2005353997A (ja) | 半導体装置及びその製造方法 | |
JP2009054828A (ja) | 半導体装置およびその製造方法 | |
JP2002057271A (ja) | 半導体装置、およびその製造方法 | |
JP3795798B2 (ja) | 半導体記憶装置 | |
CN209487515U (zh) | 功率晶体管装置 |