JP2006293196A - 焦点検出装置 - Google Patents

Abstract

【課題】 当該領域外の周波数の影響を受けずに正確なＡＦ評価値を求め、正確なＡＦ制御を迅速に行えるようにした撮像装置の焦点検出装置を提供する。
【解決手段】 レンズ１と、撮像素子２と、撮像素子で得られた撮像画面のＡＦエリアを複数領域に分割し、複数分割領域の画像データの特定周波数成分を抽出するフィルタ処理部23-1，23-2，23-3と、該フィルタ処理部からの特定周波数成分を累積加算してＡＦ評価値を生成する累積加算部24-1，24-2，24-3と、ＡＦ評価値からレンズ位置を設定するＣＰＵ11とを有する撮像装置の焦点検出装置において、フィルタ処理部のフィルタ値を各分割領域毎に初期化する初期化タイミングを生成するタイミング生成部26を設ける。
【選択図】 図 １

Description

この発明は、撮像画面の焦点評価値（ＡＦ評価値）に基づいてＡＦ制御を行う撮像装置の焦点検出装置に関する。

従来、デジタルカメラ等の撮像装置の焦点検出装置として、例えば特開２００１−２５５４５０号公報に開示されているような、撮像画面のＡＦエリアを複数ブロックに分割し、各分割ブロックのＡＦ評価値に基づいてＡＦ制御を行う山登り制御方式と呼ばれる焦点検出装置が知られている。

次に、この山登り制御方式の焦点検出装置を備えたデジタルカメラの全体の概略構成を図13のブロック構成図に基づいて説明する。図13において、１はレンズで該レンズ１を介して入射された入射光は、ＣＣＤ等の撮像素子２で光電変換されて画像信号が生成される。この画像信号はＣＤＳ回路（相関２重サンプリング回路）３で、ＯＢ画素減算やゲイン調整などの処理が行われた後、ＡＦ評価値を求めるＡＦ回路４と、露光制御信号の生成及びホワイトバランス制御を行うＡＥ／ＡＷＢ回路５と、画像信号に対してプリプロセス処理を行うプリプロセス回路６へ入力される。

そして、プリプロセス回路６で処理された画像データはＳＤＲＡＭ７に一旦書き込まれ、次いで画像処理回路８で種々の画像処理が行われた後、ビデオＩ／Ｆ９を介して表示装置10で表示される。

一方、ＡＦ回路４では、予め設定された撮像画面のＡＦエリアを複数ブロックに分割すると共に、入力画像信号から輝度信号を生成し、その輝度信号に対してフィルタ処理を施し、フィルタ処理データを各分割ブロック毎に累積加算してＡＦ評価値を算出する。そして、ＡＦ回路４で得られたＡＦ評価値に基づいてＣＰＵ11がレンズ位置を決定し、駆動回路12を介してモータ13を駆動し、レンズ１の位置を移動する。そしてレンズ位置を移動しながらＡＦ回路４でＡＦ評価値を求めて、その値が最大となるレンズ位置を合焦位置とするように構成されている。これは、合焦位置に近くなるほど被写体像の細かい部分が撮像され、高周波成分が多くなってＡＦ評価値が高くなることに基づくものである。

次に、図14に基づいてＡＦ回路の詳細な構成について説明する。撮像素子２から出力される入力ベイヤ画像信号に対してＣＤＳ回路３でＯＢ画素減算を行った画像データから、まず輝度（Ｙ）生成部21においてＹ生成タイミングでラインメモリ22を用いて輝度信号を生成する。ここで、画像データから輝度信号の生成を、図15に基づいて簡単に説明する。入力ベイヤ画像データに対して、ラインメモリ27（22）と２つのフリップフロップ回路28，29と４画素加算器30を用い、当該画素と１画素隣の画素、及び１行前の対応する２画素、すなわちベイヤ画像信号の場合、Ｒ，Ｇ，Ｇ，Ｂ画素データに対して所定の係数を掛けて加算し、輝度信号Ｙを得るようにしている。

次いで、このようにして生成した輝度信号に対して、異なる周波数特性の３つのフィルタ処理部23-1，23-2，23-3でフィルタ処理を行い、フィルタ処理データを累積加算タイミングで累積加算部24-1，24-2，24-3において、予め設定されたＡＦエリアを複数ブロックに分割した各分割ブロック毎に累積加算を行い、その累積加算結果であるＡＦ評価値をメモリ（ＳＲＡＭ）25に格納する。そして、このメモリ25よりＣＰＵがＡＦ評価値を読み出し、レンズ位置を決定するように構成されている。なお、図14において、26はＹ生成部21で輝度信号を生成するタイミング、及び各累積加算部24-1，24-2，24-3で累積加算処理するタイミングを発生するタイミング生成部である。また、累積加算部24-4は、フィルタ処理しない輝度信号を各分割ブロック毎に累積加算して、その累積加算結果を他の用途に用いるためのもので、ＡＦ評価値を得るために必要とするものではない。

図16は、撮像画面上に設定されたＡＦエリアを複数ブロックに分割して分割領域を形成した態様を示す図で、ここでは、５×５に分割して25の分割領域とし、更に上記ＡＦ回路の構成では３つの異なる特性のフィルタ処理部でフィルタ処理しているため、合計で25×３＝75のＡＦ評価値が得られるようになっている。

次に、図14に示したＡＦ回路におけるフィルタ処理部の構成について、図17のブロック構成図に基づいて説明する。ＡＦ評価値を得るためのフィルタ処理部は、通常ＩＩＲフィルタを含む形態で構成されている。図17に示した構成例では、加算器31と、それぞれ所定の係数Ｋ０，Ｋ１を乗算する２つの乗算器32，33と２つのＦＦ回路34，35とからなるＩＩＲフィルタと、２つの前記ＦＦ回路34，35と、それぞれ所定の係数１，−２，１，Ｋ２を乗算する４つの乗算器36，37，38，39と、１つの加算器40とからなるＦＩＲフィルタとでフィルタ処理部が構成されている。なお、フィルタ係数Ｋ０，Ｋ１，Ｋ２はＣＰＵにより設定され、そして、このフィルタ処理部のフィルタ伝達関数Ｇは、次式で表される。
Ｇ＝｛Ｋ２−２×Ｋ２×Ｚ（−１）＋Ｋ２×Ｚ（−２）｝
／｛１−Ｋ０×Ｚ（−１）−Ｋ１×Ｚ（−２）｝
特開２００１−２５５４５０号公報

ところで、フィルタ処理部の処理結果を累積加算して、ＡＦエリアの各分割ブロック毎のＡＦ評価値を得る場合に、フィルタ処理部がＩＩＲフィルタを含む形態で構成されていると、ＩＩＲフィルタの特性上、各分割ブロックの輝度信号のフィルタ処理時に、隣接する分割領域にエッジ部分が存在する場合、間違えてそのエッジを当該分割領域のエッジ部分として検出してしまうことがある。例えば、図16のＡＦエリアにおいて分割領域（３，２）に存在するエッジを、分割領域（３，３）の処理時において検出してしまうことがある。これにより、従来の構成のＡＦ回路においては、隣接分割領域の影響を受け正確なＡＦ評価値が得られないという問題点がある。

本発明は、従来の山登り制御方式の焦点検出装置における上記問題点を解消するためになされたもので、当該領域外の周波数の影響を受けず、正確なＡＦ評価値を求め、正確なＡＦ制御を迅速に行えるようにした撮像装置の焦点検出装置を提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、フォーカスレンズと撮像素子とを備えた撮像手段と、前記フォーカスレンズの位置を移動させる駆動手段と、前記撮像手段により得られた撮像画面の画像データを合焦検出を行うための複数の領域に分割する領域分割手段と、前記分割された複数領域の画像データの輝度値より特定の周波数成分を抽出するフィルタ処理を行うフィルタ手段とを有し、該フィルタ手段で抽出された各分割領域の特定周波数成分の累積加算により生成される焦点評価値を用いてフォーカスレンズの合焦位置を決める撮像装置の焦点検出装置において、前記フィルタ手段のフィルタ値を各分割領域の画像データのフィルタ処理毎に初期化する初期化制御手段を備えていることを特徴とするものである。

請求項２に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段は、ＩＩＲフィルタを含むことを特徴とするものである。

請求項３に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段は、撮影画面における画像データの水平方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画像データに基づいて当該フィルタ手段の初期値を設定することを特徴とするものである。

請求項４に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段は、撮影画面における画像データの水平方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画素データよりも前に入力される画素データに基づいて当該フィルタ手段の初期値を設定することを特徴とするものである。

請求項５に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段は、撮影画面における画像データの垂直方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画素データに基づいて当該フィルタ手段の初期値を設定することを特徴とするものである。

請求項６に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段は、撮影画面における画像データの垂直方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画素データよりも前に入力される画素データに基づいて当該フィルタ手段の初期値を設定することを特徴とするものである。

請求項７に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段の初期値は、当該フィルタ手段の特性に応じて決定される定数に、画素データ値を乗算して設定されることを特徴とするものである。

請求項８に係る発明は、請求項１に係る焦点検出装置において、ラインメモリを更に有し、前記各分割領域に対応した画像データのみを前記ラインメモリへ格納することを特徴とするものである。

請求項９に係る発明は、請求項８に係る焦点検出装置において、前記ラインメモリに格納された画像データを用いて、前記各分割領域の輝度値を得るように構成されていることを特徴とするものである。

請求項10に係る発明は、請求項１に係る焦点検出装置において、前記初期化制御手段は、前記各分割領域の境界位置の画像データに対するフィルタ処理を行うときには初期化データを設定し、その後入力される画像データに対するフィルタ処理を行うときにはフィルタ特性に応じた係数を設定されるように前記フィルタ処理を切り換えることを特徴とするものである。

請求項11に係る発明は、請求項１に係る焦点検出装置において、前記フィルタ手段におけるフィルタ処理で抽出された特定周波数成分に係るデータを加算する加算手段と、該加算手段の加算を前記各分割領域のフィルタ処理に同期させて初期化する加算タイミング制御手段と、前記加算手段で加算された結果より前記各分割領域の合焦点を演算する演算手段とを更に有することを特徴とするものである。

本発明によれば、フィルタ手段のフィルタ値を各分割領域の画像データのフィルタ処理毎に初期化するように構成しているので、当該領域外の周波数の影響を受けず、正確な焦点評価値を求めることができ、正確なＡＦ制御を迅速に行うことが可能な撮像装置の焦点検出装置を実現することができる。

次に、本発明を実施するための最良の形態について説明する。

（実施例１）
まず、実施例１について説明する。実施例１に係る焦点検出装置を適用したデジタルカメラの全体構成は、図13に示した従来例と同一なので、その図示説明は省略する。図１は、実施例１に係る焦点検出回路を適用したデジタルカメラにおけるＡＦ回路の構成を示すブロック構成図であり、図14に示した従来例のＡＦ回路と同一又は対応する構成要素には同一符号を付して示している。

この実施例１に係るＡＦ回路において、ＯＢ減算処理を行った入力ベイヤ画像データからＹ生成部21でラインメモリ22を用いて輝度信号を生成し、輝度信号に対してフィルタ処理部23-1，23-2，23-3で特定周波数成分を抽出し、抽出された特定周波数成分を各分割領域毎に累積加算部24-1，24-2，24-3で累積加算処理を行って、ＡＦ評価値を得るようにしている点は、図14に示した従来例と同一であるが、本発明においては、タイミング生成部25より初期化タイミングを各フィルタ処理部23-1，23-2，23-3へ送出して、各分割領域毎のフィルタ処理時に、フィルタ処理部の初期化を行い、ＡＦ評価値の算出時に隣接する分割領域の影響を受けないように構成されており、この点で従来例と相違するものである。

次に、図１に示した実施例１に係るＡＦ回路の各フィルタ処理部の構成を図２に基づいて説明する。なお、図２において図17に示した従来のフィルタ処理部と同一又は対応する構成要素には同一符号を付して示している。このフィルタ処理部では、フィルタ初期化時の初期値を算出するための入力データＤＩＮに係数Ｋ３を乗算する乗算器41と、初期化時に初期値をフリップフロップ34，35に選択的にそれぞれ入力するためのセレクタ42，43と、初期化した後に入力データＤＩＮをフィルタ処理部へ入力するための加算器31の入力側に設けられたフリップフロップ44とが追加配置されている。なお、セレクタ42，43の切り替え動作は、タイミング生成部26からの初期化タイミング信号によって行われる。

次に、このように構成されているフィルタ処理部の動作について説明する。本発明においては、ＡＦエリアの各分割領域毎にフィルタ処理部の初期化を行うものであるが、図示例のようにフィルタ処理部が水平フィルタで構成されている場合には、各分割領域の左端のタイミングで、つまり各分割領域の画素データ（輝度データ）の先頭の画素データの読み出しのタイミングでタイミング生成部26より出力される初期化タイミングにより、フィルタ処理部のフリップフロップ34，35の初期化が行われる。すなわち、入力データＤＩＮ（左端画素データ）に係数Ｋ３を乗算器41で乗算して得られた初期値を、タイミング生成部26からの初期化タイミング信号により駆動されるセレクタ42，43を介してフリップフロップ34，35へ入力し、それらの初期化を行う。次いで、入力される入力データＤＩＮに対して、設定されているフィルタ値に基づいてフィルタ処理が行われ、その処理結果（特定周波数成分）が、タイミング生成部26から出力される累積加算タインミグで各累積加算部24-1，24-2，24-3において累積加算処理されて、その処理結果（ＡＦ評価値）がメモリ25に格納される。

なお、フィルタ処理部が垂直フィルタで構成されている場合は、上記フリップフロップ34，35はラインメモリに置き換えられ、分割領域の上端のタイミングで初期化が行われる。

初期値を算出するための係数Ｋ３は、他の係数Ｋ０〜Ｋ２と同様に、ＣＰＵから設定される。また、この係数Ｋ３は、係数Ｋ０とＫ１から、Ｋ３＝１／（１−Ｋ０−Ｋ１）で算出することもできる。

上記構成のフィルタ処理部において、初期値算出のための係数Ｋ３を含む、各フィルタ係数を、各フィルタ処理部23-1，23-2，23-3毎に異なる値に設定することにより、異なる周波数特性のＡＦ評価値を得ることができる。図３に、フィルタ係数の設定例を示す。

上記のように構成されたフィルタ処理部において、最初の１クロックでフリップフロップ34，35を初期化しておくことにより、次のタイミングで入力される入力データＤＩＮが無限に続いた状態から時間的な遅れなしに安定したフィルタ処理を開始することができる。

次に、このフィルタ処理部の初期化動作について、図４の（Ａ）の説明図に基づいて、更に具体的に説明する。図４の（Ａ）に示すように、加算器51とフリップフロップ回路52と乗算器53とからなるＩＩＲフィルタにおいて、入力データＤＩＮが100 で固定されている（入力データＤＩＮが無限に続いている）場合で、乗算器53の係数を７／８とした場合には、出力データＤＯＵＴは図４の（Ｂ）に示すように、800 に収束する。

このＩＩＲフィルタの後段にハイパスフィルタＨＰＦが接続されている場合には、出力データＤＯＵＴが800 までに安定するまでの傾きが急な部分で、ハイパスフィルタＨＰＦが反応する。出力データＤＯＵＴが800 に安定するまでの時間をなくすには、フリップフロップ回路52の初期値を800 に設定し初期化してやればよいことがわかる。ここで初期値は、ＤＩＮ／（１−係数）＝ 100／（１−７／８）＝800 で求められる。

以上のように、実施例１に係るＡＦ回路によれば、ＡＦエリアの分割領域毎にフィルタ処理部を初期化するように構成しているので、フィルタ処理部が安定化するまでの時間を要せずに、入力輝度データをフィルタ処理することができ、安定化するまで生じる可能性のある隣接領域の影響を受けることがなく、正確なＡＦ評価値が得られて、迅速に正確な焦点検出を行うことができる。特に、図５の（Ａ）に示すＡＦエリアに比べて、図５の（Ｂ）に示すようにＡＦエリアが小さく分割領域のサイズが小さくなるような場合に、本実施例による初期化するＡＦ回路が特に効果的である。

次に、図２に示したフィルタ処理部の変形例を、図２に示したフィルタ処理部の動作タイミング図と対比しながら説明する。図６は、図２に示したフィルタ処理部の動作タイミング図である。この動作タイミング図では、ＡＦエリアを５×５の25のブロックに分割している場合の、各分割領域の先頭画素（左端画素）のタイミングでタイミング生成部26から発生する初期化タイミングで初期化、すなわち先頭画素を用いて初期値を設定しフリップフロップ回路の初期化を行っている態様を示している。なお、各行の分割領域（１，１）〜（１，５），（２，１）〜（２，５）におけるＹ生成タイミングは各行ラインに対応するタイミングで、ここでは３ライン分を示している。

次に、図２に示したフィルタ処理部の変形例を図７に示す。この変形例に係るフィルタ処理部は、各分割領域の先頭より１クロック前のタイミングで、すなわち左端の手前の画素の輝度データを用いて初期値を設定し、フリップフロップ回路34，35を初期化するものである。したがって、図２に示したフィルタ処理部との構成上の差異は、図２に示したフィルタ処理部における入力データＤＩＮを入力する加算器31の入力側に設けられているフリップフロップ回路44が省かれているだけである。この変形例の動作タイミング図を図８に示す。このように、各分割エリアの先頭画素の手前の画素を用いて初期化が行われるようになっている。

この変形例のように各分割領域の先頭画素の１クロック前の画素の輝度データを初期化に用いる場合は、次のような利点が得られる。すなわち、図９に示すように、例えば分割領域１の画素の輝度値が10であり、隣接する分割領域２の画素の輝度値が20であって、境界にエッジが存在している場合に、分割領域２の先頭画素、すなわち画素Ｃの輝度値を用いて初期化を行った場合には境界における変化を検出できない。これに対して、先頭画素の手前の画素Ｂの画素値を用いて初期化を行うと、境界における変化を検出することができる。

（実施例２）
次に、実施例２について説明する。この実施例は、ＡＦエリアの各分割領域が図10に示すように、それぞれ離間して設定されている場合に対応させる構成としたもので、ハード構成は実施例１と同様であるが、ＡＦ回路のタイミング生成部26におけるＹ生成タイミングを、対応させて変更させたものである。

ＡＦエリアの各分割領域が図10に示すように離間して設定されている場合、各分割領域毎にフィルタ処理部の初期化を行わない従来のＡＦ回路においては、正確なＡＦ評価値を得るためには、安定するまで時間を要するフィルタ処理部の構成上、分割領域の領域外、つまり各分割領域の隙間領域の情報が必要であり、したがって図11の（Ａ）の動作タイミング図に示すように、矢印で示す最初の分割領域の前のフィルタ安定に要する期間ａ及び隙間領域ｂを含めて連続して輝度データを生成し、ラインメモリ（ＳＲＡＭ）に格納する必要があった。

これに対して、本発明のように各分割領域毎にフィルタ処理部を初期化する場合には、各分割領域のみの輝度データだけで正確なＡＦ評価値が得られるため、分割領域の領域外の輝度データは不要である。したがって、図11の（Ｂ）に示すように、最初の分割領域の前の期間ａ及び隙間領域ｂの輝度データは生成する必要がなく、各分割領域に対応させた期間のみＹ生成タイミングで輝度データを生成する。これによりＹ生成用のラインメモリを従来例のものに比べて小さくすることができる。

なお、図11の（Ｂ）の動作タイミング図は、フィルタ処理部の初期化を各分割領域の先頭画素を用いて行う場合の各部の動作タイミングを示しており、フィルタ処理部の初期化を各分割領域の先頭画素の手前の画素を用いて行う場合の各部の動作タイミングは、図12に示す。

なお、上記各実施例においては、フィルタ処理部を初期化する際の初期化の算出に用いるＡＦエリアの各分割領域の先頭画素として、すなわち初期化タイミングとして、各分割領域の左端画素あるいは左端画素の左隣の画素の輝度値を用いたものを示したが、分割領域の読み出し方向を逆向きとした場合は先頭画素としては各分割領域の右端画素あるいは右端画素の右隣の画素の輝度データを用いて初期値を算出するようにしてもよい。また、初期化する際の初期化の算出に用いる画素データとして当該分割領域外の画素の画素データを用いる場合は、上記のように各分割領域の左端あるいは右端に隣接する画素に限らず、左端あるいは右端に対して離間した位置の画素の画素データを用い、そのタイミングで初期化することも可能である。

本発明に係る焦点検出装置の実施例１を適用した撮像装置のＡＦ回路の構成を示すブロック構成図である。 図１に示したＡＦ回路におけるフィルタ処理部の構成を示すブロック構成図である。 図２に示したフィルタ処理部におけるフィルタ係数の設定例を示す表図である。 図２に示したフィルタ処理部の初期化の動作態様を説明するための説明図である。 ＡＦ回路において設定されるＡＦエリア及び分割領域の態様を示す図である。 図２に示したフィルタ処理部の動作を示す動作タイミング図である。 図２に示したフィルタ処理部の変形例を示すブロック構成図である。 図７に示したフィルタ処理部の変形例の動作を示す動作タイミング図である。 図７に示したフィルタ処理部の変形例の利点を説明するための説明図である。 ＡＦエリアの分割領域が離間して設定されている場合の態様を示す図である。 ＡＦエリアの分割領域が離間して設定されている場合における、従来のフィルタ処理部の動作を示す動作タイミング図、及び本発明の実施例２に係るフィルタ処理部の動作を示す動作タイミング図である。 本発明の実施例２に係るフィルタ処理部の初期化タイミングを異ならせた動作を示す動作初期化タイミング図である。 従来の焦点検出装置を適用した撮像装置の全体構成を示すブロック構成図である。 図13に示した撮像装置におけるＡＦ回路の構成を示すブロック構成図である。 図14に示したＡＦ回路における輝度生成部の構成例を示すブロック構成図である。 撮像画面上に設定されたＡＦエリアを複数ブロックに分割した態様を示す図である。 図14に示したＡＦ回路におけるフィルタ処理部の構成を示すブロック構成図である。

符号の説明

１ レンズ
２ 撮像素子
３ ＣＤＳ回路
４ ＡＦ回路
５ ＡＥ／ＡＷＢ回路
６ プリプロセス回路
７ ＳＤＲＡＭ
８ 画像処理回路
９ ビデオＩ／Ｆ
10 表示装置
11 ＣＰＵ
12 駆動回路
13 モータ
21 輝度生成部
22 ラインメモリ
23-1，23-2，23-3 フィルタ処理部
24-1，24-2，24-3 累積加算部
25 格納メモリ
26 タイミング生成部
27 ラインメモリ
28，29 フリップフロップ回路
30 ４画素加算器
31 加算器
32，33 乗算器
34，35 フリップフロップ回路
36，37，38，39 乗算器
40 加算器
41 乗算器
42，43 セレクタ
44 フリップフロップ回路
51 加算器
52 フリップフロップ回路
53 乗算器

Claims (11)

1. フォーカスレンズと撮像素子とを備えた撮像手段と、前記フォーカスレンズの位置を移動させる駆動手段と、前記撮像手段により得られた撮像画面の画像データを合焦検出を行うための複数の領域に分割する領域分割手段と、前記分割された複数領域の画像データの輝度値より特定の周波数成分を抽出するフィルタ処理を行うフィルタ手段とを有し、該フィルタ手段で抽出された各分割領域の特定周波数成分の累積加算により生成される焦点評価値を用いてフォーカスレンズの合焦位置を決める撮像装置の焦点検出装置において、前記フィルタ手段のフィルタ値を各分割領域の画像データのフィルタ処理毎に初期化する初期化制御手段を備えていることを特徴とする焦点検出装置。
2. 前記フィルタ手段は、ＩＩＲフィルタを含むことを特徴とする請求項１に係る焦点検出装置。
3. 前記フィルタ手段は、撮影画面における画像データの水平方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画像データに基づいて当該フィルタ手段の初期値を設定することを特徴とする請求項１に係る焦点検出装置。
4. 前記フィルタ手段は、撮影画面における画像データの水平方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画素データよりも前に入力される画素データに基づいて当該フィルタ手段の初期値を設定することを特徴とする請求項１に係る焦点検出装置。
5. 前記フィルタ手段は、撮影画面における画像データの垂直方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画素データに基づいて当該フィルタの初期値を設定することを特徴とする請求項１に係る焦点検出装置。
6. 前記フィルタ手段は、撮影画面における画像データの垂直方向の周波数成分を抽出するものであり、前記初期化制御手段は、前記分割された各領域の最初に当該フィルタ手段に入力される画素データよりも前に入力される画素データに基づいて当該フィルタの初期値を設定することを特徴とする請求項１に係る焦点検出装置。
7. 前記フィルタ手段の初期値は、当該フィルタ手段の特性に応じて決定される定数に、画素データ値を乗算して設定されることを特徴とする請求項１に係る焦点検出装置。
8. ラインメモリを更に有し、前記各分割領域に対応した画像データのみを前記ラインメモリへ格納することを特徴とする請求項１に係る焦点検出装置。
9. 前記ラインメモリに格納された画像データを用いて、前記各分割領域の輝度値を得るように構成されていることを特徴とする請求項８に係る焦点検出装置。
10. 前記初期化制御手段は、前記各分割領域の境界位置の画像データに対するフィルタ処理を行うときには初期化データを設定し、その後入力される画像データに対するフィルタ処理を行うときにはフィルタ特性に応じた係数を設定されるように前記フィルタ処理を切り換えることを特徴とする請求項１に係る焦点検出装置。
11. 前記フィルタ手段におけるフィルタ処理で抽出された特定周波数成分に係るデータを加算する加算手段と、該加算手段の加算を前記各分割領域のフィルタ処理に同期させて初期化する加算タイミング制御手段と、前記加算手段で加算された結果より前記各分割領域の合焦点を演算する演算手段とを更に有することを特徴とする請求項１に係る焦点検出装置。

Images