JP2006286980A - Light-emitting apparatus and image forming apparatus - Google Patents

Light-emitting apparatus and image forming apparatus Download PDF

Info

Publication number
JP2006286980A
JP2006286980A JP2005105354A JP2005105354A JP2006286980A JP 2006286980 A JP2006286980 A JP 2006286980A JP 2005105354 A JP2005105354 A JP 2005105354A JP 2005105354 A JP2005105354 A JP 2005105354A JP 2006286980 A JP2006286980 A JP 2006286980A
Authority
JP
Japan
Prior art keywords
light emitting
light
switch element
signal transmission
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005105354A
Other languages
Japanese (ja)
Inventor
Genichi Ogawa
元一 小川
Hironori Yoshii
浩紀 喜井
Michimasa Kikuchi
通真 菊池
Shigeo Aono
重雄 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005105354A priority Critical patent/JP2006286980A/en
Publication of JP2006286980A publication Critical patent/JP2006286980A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Exposure Or Original Feeding In Electrophotography (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light-emitting apparatus capable of selectively causing a plurality of arranged light-emitting elements to emit a light with the small number of signal transmission paths as much as possible without complicating the structure of the apparatus, and being mounted on a substrate such as a circuit board without damaging the light-emitting element, and to provide an image forming apparatus provided with this light-emitting apparatus. <P>SOLUTION: In response to a scanning signal ϕ, each of switch elements T provides a trigger signal to a gate 19 of each corresponding light-emitting element L, and the light-emitting element L emits a light by providing the trigger signal to the gate 19 and providing a light-emitting signal ϕ having a voltage larger than a threshold voltage or a current larger than a threshold current. A signal transmission connection portion 76 for independently connecting a plurality of scanning signal transmission paths 15 and light-emitting signal transmission paths 12 to a signal transmission path from the outside is provided a region between two switch element arrays 13 in which the switch elements T are arranged and two light-emitting arrays 11 in which the light-emitting arrays L are arranged. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、配列される発光素子を選択的に発光させる発光装置およびこの発光装置を備える画像形成装置に関する。   The present invention relates to a light emitting device that selectively emits light from an arrayed light emitting element and an image forming apparatus including the light emitting device.

図28は、自己走査機能を有する従来の技術の発光装置1の基本構造の概略的な回路構成を示す回路図である。発光装置1は、スイッチ用のサイリスタT1,T2,…,Tn−1,Tnが略直線状に配列されたスイッチサイリスタアレイ4と、発光用のサイリスタL1,L2,…,Ln−1,Lnが略直線状に配列された発光サイリスタアレイ5とを有する。スイッチサイリスタT1,T2,…,Tn−1,Tnを総称する場合は、単にスイッチサイリスタTと記載し、発光サイリスタL1,L2,…,Ln−1,Lnを総称する場合は、単に発光サイリスタLと記載する場合がある。   FIG. 28 is a circuit diagram showing a schematic circuit configuration of a basic structure of a conventional light emitting device 1 having a self-scanning function. The light-emitting device 1 includes a switch thyristor array 4 in which switch thyristors T1, T2,..., Tn-1, Tn are arranged substantially linearly, and light-emitting thyristors L1, L2,. And a light emitting thyristor array 5 arranged in a substantially straight line. When the switch thyristors T1, T2,..., Tn−1, Tn are collectively referred to, they are simply referred to as switch thyristors T, and when the light emitting thyristors L1, L2,. May be described.

発光装置1では、スイッチサイリスタT1,T2,…,Tn−1,Tnおよび発光サイリスタL1,L2,…,Ln−1,Lnのうち、それぞれの対応したスイッチサイリスタTのゲートと、発光サイリスタLのゲートとが接続される。たとえば、走査方向の上流側からn番目に配置されるスイッチサイリスタTnと、同じく走査方向上流側からn番目に配置される発光サイリスタLnのゲートとが接続される。スイッチサイリスタT1のゲートは、第1信号入力ラインSに接続される。また、各々のスイッチサイリスタTのゲートは、負荷抵抗Rを介して制御用電源VGKに接続され、アノード電極には、2本のクロックラインCL1,CL2がそれぞれ2つのスイッチサイリスタごとに繰り返し接続される。たとえばスイッチサイリスタT1,T3は、転送クロックラインCL2に接続され、たとえばスイッチサイリスタT2,T4は、転送クロックラインCL1に接続される。 In the light emitting device 1, among the switch thyristors T1, T2, ..., Tn-1, Tn and the light emitting thyristors L1, L2, ..., Ln-1, Ln, the gates of the corresponding switch thyristors T and the light emitting thyristors L The gate is connected. For example, the switch thyristor Tn arranged nth from the upstream side in the scanning direction is connected to the gate of the light emitting thyristor Ln arranged nth from the upstream side in the scanning direction. The gate of the switch thyristor T1 is connected to the first signal input line S. The gate of each switch thyristor T is connected to the control power supply V GK via the load resistor RL , and two clock lines CL1 and CL2 are repeatedly connected to the anode electrode every two switch thyristors. Is done. For example, the switch thyristors T1 and T3 are connected to the transfer clock line CL2, and the switch thyristors T2 and T4 are connected to the transfer clock line CL1, for example.

またスイッチサイリスタT2のゲートと、スイッチサイリスタT1のゲートと、転送方向指定ダイオードDを介して接続され、以後、同様に隣接するスイッチサイリスタTのゲートは、転送方向指定ダイオードDを介して接続される。転送方向指定ダイオードDは、アノードが転送方向下流側のスイッチサイリスタのゲートと接続される。発光サイリスタLのアノードは、第2信号入力ラインEに接続され、カソードは、接地される。   Further, the gate of the switch thyristor T2, the gate of the switch thyristor T1, and the transfer direction designation diode D are connected, and thereafter the gates of the adjacent switch thyristors T are similarly connected via the transfer direction designation diode D. . The transfer direction designating diode D has an anode connected to the gate of the switch thyristor on the downstream side in the transfer direction. The anode of the light emitting thyristor L is connected to the second signal input line E, and the cathode is grounded.

図29は、発光装置1の動作を説明するための波形図である。図29において、φSは、第1信号入力ラインSに与えられるスタートパルスを表し、φ1およびφ2は、転送クロックラインCL1,CL2にそれぞれ与えられる第1、第2クロックパルスをそれぞれ表し、φEは、第2信号入力ラインEに与えられる発光クロックパルスを表し、Lは、発光サイリスタT1の発光強度を表す。   FIG. 29 is a waveform diagram for explaining the operation of the light-emitting device 1. In FIG. 29, φS represents the start pulse applied to the first signal input line S, φ1 and φ2 represent the first and second clock pulses applied to the transfer clock lines CL1 and CL2, respectively, and φE represents A light emission clock pulse applied to the second signal input line E is represented, and L represents a light emission intensity of the light emission thyristor T1.

転送のスタートは、スタートパルスφSがハイレベルからローレベルに変化することによって始まる。これによって、電気的にスイッチサイリスタT1のしきい電圧が低下げられる。このとき第2クロックパルスφ2をローレベルからハイレベルにすることによって、スイッチサイリスタT1がオン状態になる。スイッチサイリスタT2の走査方向下流側のスイッチサイリスタTは、転送方向指定ダイオードDによって、スイッチサイリスタT1から離れるほどダイオードDの順方向電圧降下分、スイッチサイリスタTのゲートにかかる電圧が上昇する。このため、同じ転送クロックラインCL2が接続されているスイッチサイリスタT3のゲートは、ダイオードDを2つ介してスイッチサイリスタT1のゲートと接続されるので、スイッチサイリスタT3のしきい電圧は、スイッチサイリスタT1のゲートよりもダイオードDの2つ分の電圧だけしきい電圧が上昇しており、第2クロックパルスφ2のハイレベルがスイッチサイリスタT3のしきい電圧以下となるようなスタートパルスを与えることによって、スイッチサイリスタT1のみがオン状態になる。   The transfer starts when the start pulse φS changes from the high level to the low level. As a result, the threshold voltage of the switch thyristor T1 is electrically reduced. At this time, the switch thyristor T1 is turned on by changing the second clock pulse φ2 from the low level to the high level. In the switch thyristor T on the downstream side of the switch thyristor T2, the voltage applied to the gate of the switch thyristor T increases by the forward voltage drop of the diode D as the distance from the switch thyristor T1 increases. For this reason, since the gate of the switch thyristor T3 to which the same transfer clock line CL2 is connected is connected to the gate of the switch thyristor T1 via two diodes D, the threshold voltage of the switch thyristor T3 is the switch thyristor T1. By giving a start pulse that the threshold voltage of the diode D is increased by two voltages from the gate of the transistor D2, and the high level of the second clock pulse φ2 is less than or equal to the threshold voltage of the switch thyristor T3, Only the switch thyristor T1 is turned on.

この状態で発光クロックパルスφEをローレベルからハイレベルにすると、ゲートがスイッチサイリスタT1のゲートに接続されている発光サイリスタL1のオン条件は、スイッチサイリスタT1のオン条件と同じになるため、発光サイリスタL1が点灯することになる。発光クロックパルスφEをハイレベルからローレベルに戻すことによって、発光サイリスタL1はオフ状態になり消灯する。   When the light emission clock pulse φE is changed from the low level to the high level in this state, the on condition of the light emitting thyristor L1 whose gate is connected to the gate of the switch thyristor T1 becomes the same as the on condition of the switch thyristor T1. L1 is lit. By returning the light emission clock pulse φE from the high level to the low level, the light emission thyristor L1 is turned off and turned off.

次にスイッチサイリスタT1からスイッチサイリスタT2へのオン状態の転送について説明する。発光サイリスタL1がオフ状態になっても第2クロックパルスφ2がハイレベルのままであれば、スイッチサイリスタT1のオン状態は保持される。このとき、スイッチサイリスタT2では、発光サイリスタT1に比べダイオードD1つ分だけゲートに印加される電圧が高くなり、同じ転送クロックラインCL1が接続されているスイッチサイリスタT4は、それよりもさらにダイオードD2つ分だけゲートに印加される電圧が高くなる。この状態で第1クロックパルスφ1を、ローレベルからハイレベルに変化させたとき、スイッチサイリスタT2のしきい電圧と、スイッチサイリスタT4のしきい電圧の間となるように、第1クロックパルスφ1のハイレベルを選べば、スイッチサイリスタT2のみがオン状態になる。   Next, on-state transfer from the switch thyristor T1 to the switch thyristor T2 will be described. If the second clock pulse φ2 remains at a high level even when the light emitting thyristor L1 is turned off, the on state of the switch thyristor T1 is maintained. At this time, in the switch thyristor T2, the voltage applied to the gate is higher by one diode D than in the light emitting thyristor T1, and the switch thyristor T4 to which the same transfer clock line CL1 is connected has two more diodes D. The voltage applied to the gate increases by the amount. In this state, when the first clock pulse φ1 is changed from the low level to the high level, the first clock pulse φ1 is set so as to be between the threshold voltage of the switch thyristor T2 and the threshold voltage of the switch thyristor T4. If the high level is selected, only the switch thyristor T2 is turned on.

スイッチサイリスタT2がオン状態となった後、第2クロックパルスφ2をハイレベルからローレベルに変化させることによって、スイッチサイリスタT1は発光サイリスタL1がオフ状態となるのと同様にオフ状態になる。このときスタートパルスφSがローレベルからハイレベルに変化しているので、転送方向指定ダイオードDによって、スイッチサイリスタT1のゲートに印加される電圧は、ほぼ制御用電源VGKの電圧に等しくなり、全てのスイッチサイリスタTのうちスイッチサイリスタT2のしきい電圧が、最も低くなる。このようにして、スイッチサイリスタTのオン状態は、スイッチサイリスタT1からスイッチサイリスタT2に移る。このとき、発光クロックパルスφEをローレベルからハイレベルにすると、発光サイリスタL2がオン状態となり、発光する。 After the switch thyristor T2 is turned on, the switch thyristor T1 is turned off similarly to the light emitting thyristor L1 being turned off by changing the second clock pulse φ2 from the high level to the low level. At this time, since the start pulse φS changes from the low level to the high level, the voltage applied to the gate of the switch thyristor T1 by the transfer direction designation diode D becomes substantially equal to the voltage of the control power supply V GK , Among the switch thyristors T, the threshold voltage of the switch thyristor T2 is the lowest. In this way, the ON state of the switch thyristor T moves from the switch thyristor T1 to the switch thyristor T2. At this time, when the light emission clock pulse φE is changed from the low level to the high level, the light emission thyristor L2 is turned on to emit light.

前記の動作を、スイッチサイリスタT1,T2,…,Tn−1,Tnにおいて、順次繰り返すことによってスイッチサイリスタTのオン状態が順次転送され、少ない配線で、発光サイリスタLを選択的に発光させることが可能になる(たとえば特許文献1〜5参照)。   By sequentially repeating the above operation in the switch thyristors T1, T2,..., Tn−1, Tn, the ON state of the switch thyristor T is sequentially transferred, and the light emitting thyristor L can selectively emit light with fewer wires. (For example, see Patent Documents 1 to 5).

図30は、発光装置1を構成する発光チップ2の平面図である。発光装置1では、所定の数の発光サイリスタLおよび所定の数のスイッチサイリスタTを集積した半導体チップである発光チップ2を構成し、この発光チップ2に発光サイリスタLおよびスイッチサイリスタTを駆動するために必要な信号を各転送クロックラインCLに与えるためのボンディングパッド3が形成される。   FIG. 30 is a plan view of the light emitting chip 2 constituting the light emitting device 1. In the light emitting device 1, a light emitting chip 2 that is a semiconductor chip in which a predetermined number of light emitting thyristors L and a predetermined number of switch thyristors T are integrated is configured, and the light emitting thyristor L and the switch thyristor T are driven on the light emitting chip 2. Bonding pads 3 are provided for supplying the necessary signals to the transfer clock lines CL.

発光装置1では、転送クロックラインCL1,CL2、第1および第2信号入力ラインS,E、および制御用電源VGKのラインがそれぞれ接続されるボンディングパッド3を有する。発光装置1では、1つの発光チップ2に必要なボンディングパッド3の個数は数個であるため、発光チップ2の短辺長を小さくする目的で、前記ボンディングパッド3を、発光チップ2のスイッチサイリスタアレイ4および発光サイリスタアレイ5およびの配列方向の片端部あるいは両端部で、スイッチサイリスタアレイ4および発光サイリスタアレイ5の配列方向の外方で、スイッチサイリスタアレイ4および発光サイリスタアレイ5が形成されている領域外に形成している(たとえば、特許文献6参照)。 The light emitting device 1 includes the bonding pads 3 to which the transfer clock lines CL1 and CL2, the first and second signal input lines S and E, and the control power source V GK are connected. In the light emitting device 1, since the number of bonding pads 3 required for one light emitting chip 2 is several, the bonding pad 3 is used as a switch thyristor of the light emitting chip 2 for the purpose of reducing the short side length of the light emitting chip 2. The switch thyristor array 4 and the light emitting thyristor array 5 are formed at one end or both ends in the arrangement direction of the array 4 and the light emitting thyristor array 5 and outside the arrangement direction of the switch thyristor array 4 and the light emitting thyristor array 5. It is formed outside the region (see, for example, Patent Document 6).

前述した発光チップ2を複数個並べて、所定のサイズの線状光源が形成される。図31は、複数の発光装置1を線状光源として用いるときの配列状態を示す平面図である。発光装置1を線状光源として用いる場合、複数個の発光チップ2が2列の直線状に向かい合うように等間隔に配置され、前記二つの発光チップ列は平行で、かつ発光サイリスタアレイ5間が所定の間隔の千鳥状となっている。発光チップ2を1列状に並べると発光チップ2の端部に形成されるボンディングパッド3のスペースだけ発光サイリスタLの間隔があいてしまうため、発光チップ列を平行にかつ等間隔に2列の千鳥配置とする必要がある。   A plurality of the light emitting chips 2 described above are arranged to form a linear light source of a predetermined size. FIG. 31 is a plan view showing an arrangement state when the plurality of light emitting devices 1 are used as linear light sources. When the light-emitting device 1 is used as a linear light source, a plurality of light-emitting chips 2 are arranged at equal intervals so as to face two straight lines, the two light-emitting chip arrays are parallel, and the light-emitting thyristor array 5 is between them. It is a staggered pattern with a predetermined interval. If the light emitting chips 2 are arranged in a line, the light emitting thyristor L is spaced by the space of the bonding pad 3 formed at the end of the light emitting chip 2, so that the light emitting chip lines are arranged in parallel and at equal intervals. A staggered arrangement is required.

特許2577034号公報Japanese Patent No. 2577034 特許2577089号公報Japanese Patent No. 2577089 特許2683781号公報Japanese Patent No. 2683781 特開2003−243696号公報JP 2003-243696 A 特許3224337号公報Japanese Patent No. 3224337

従来の技術の発光装置1では、発光チップ2に必要とする短辺長が小さく、これによって1つのウエハから切り出される発光チップ2の取得数を増やすことができるので有効であるが、発光サイリスタLの配列方向に沿って、各発光チップ2を並べて発光サイリスタLの発光を感光体ドラムへの露光装置に用いる場合には、配列方向において各発光チップの発光サイリスタLが離間しないように、発光チップ2を千鳥状に配置する必要がある。   The light emitting device 1 of the prior art is effective because the short side length required for the light emitting chip 2 is small, and the number of light emitting chips 2 cut out from one wafer can be increased thereby, but the light emitting thyristor L is effective. When the light emitting thyristors L are arranged along the arrangement direction of the light emitting thyristors L and the light emission of the light emitting thyristors L is used in the exposure device for the photosensitive drum, the light emitting chips are arranged so that the light emitting thyristors L of the light emitting chips are not separated in the arrangement direction. 2 need to be arranged in a staggered pattern.

図32および図33は、発光チップ2をコレット6に吸着させた状態を示す断面図であり、図32は、発光チップ2の発光サイリスタLの配列方向に垂直な断面図であり、図33は、発光チップ2の発光サイリスタLの配列方向および厚み方向に垂直な断面図である。発光チップ2を千鳥状に配列したときに、一方の列の発光チップ2の発光サイリスタLと、他方の列の発光チップ2の発光素子Lとを可及的に近接させるために、ウエハから発光チップ2を切り出すときに、発光サイリスタアレイ側の端面を発光素子Lに可及的に近接させて切り出さなければならない。このため発光チップ2をダイピックアップおよびダイマウントするために、発光チップ2の中央をコレット6によって真空吸着させた時、発光サイリスタLの表面を汚染したり、発光チップ2の側面部が欠けたりすることによって発光サイリスタLにダメージを与えて、発光サイリスタの発光強度が低下するおそれがあるという問題がある。また発光チップ2の高さに比べて幅が小さくなるほど、発光チップ2を基板7に実装するときに倒れやすくなってしまうという問題がある。   32 and 33 are cross-sectional views showing a state in which the light-emitting chip 2 is adsorbed to the collet 6. FIG. 32 is a cross-sectional view perpendicular to the arrangement direction of the light-emitting thyristors L of the light-emitting chip 2, and FIG. 2 is a cross-sectional view perpendicular to the arrangement direction and the thickness direction of the light-emitting thyristors L of the light-emitting chip 2. FIG. When the light emitting chips 2 are arranged in a staggered manner, the light emitting thyristors L of the light emitting chips 2 in one row and the light emitting elements L of the light emitting chips 2 in the other row are made to emit light from the wafer as much as possible. When the chip 2 is cut out, the end face on the light emitting thyristor array side must be cut as close to the light emitting element L as possible. For this reason, when the center of the light emitting chip 2 is vacuum-sucked by the collet 6 in order to die pick up and mount the light emitting chip 2, the surface of the light emitting thyristor L is contaminated or the side surface of the light emitting chip 2 is chipped. As a result, there is a problem that the light emitting thyristor L is damaged, and the light emission intensity of the light emitting thyristor may be reduced. In addition, there is a problem that the smaller the width compared to the height of the light emitting chip 2, the easier it is to fall when the light emitting chip 2 is mounted on the substrate 7.

したがって本発明の目的は、装置の構造を複雑にすることなく、可及的に少ない信号伝送路によって、配列される複数の発光素子を選択的に発光させることができ、かつ発光素子にダメージを与えることなく回路基板などの基板に実装することができる発光装置およびこの発光装置を備える画像形成装置を提供することである。   Therefore, an object of the present invention is to selectively cause a plurality of arranged light emitting elements to emit light by using as few signal transmission paths as possible without complicating the structure of the device, and to damage the light emitting elements. It is an object of the present invention to provide a light emitting device that can be mounted on a substrate such as a circuit board without giving, and an image forming apparatus including the light emitting device.

本発明は、予め定める部位に光学的または電気的にトリガ信号が与えられ、かつ発光信号が与えられたとき発光する発光素子を複数有し、各発光素子は、相互に間隔をあけて配列される2つの発光素子アレイと、
前記各発光素子にそれぞれ接続され、前記発光信号を伝送する発光信号伝送路と、
走査信号に応答して、対応する各発光素子の前記予め定める部位にトリガ信号を与えるスイッチ素子を複数有し、各スイッチ素子は、前記複数の発光素子に対向した状態で対応する発光素子に光学的または電気的に接続可能であるとともに、相互に隣接するスイッチ素子が光学的または電気的に接続される2つのスイッチ素子アレイと、
前記スイッチ素子アレイの各スイッチ素子に接続され、前記配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられる走査信号を伝送する複数の走査信号伝送路と、
前記発光信号伝送路と外部からの信号伝送路と、および前記走査信号伝送路と外部からの信号伝送路とを個別に接続する信号伝送路接続部とを含み、
配列方向を揃え、各発光素子アレイの各発光素子の配列方向の長さと、各発光素子アレイの前記配列方向の間隔とが等しくなるように各発光素子アレイが配置され、各発光素子アレイの前記配列方向の間の領域に前記信号伝送路接続部が設けられることを特徴とする発光装置である。
The present invention includes a plurality of light emitting elements that emit light when a trigger signal is optically or electrically applied to a predetermined portion and a light emission signal is applied, and the light emitting elements are arranged at intervals. Two light emitting element arrays,
A light emission signal transmission path that is connected to each of the light emitting elements and transmits the light emission signal;
In response to the scanning signal, each of the corresponding light emitting elements has a plurality of switch elements that give a trigger signal to the predetermined portion, and each switch element is optically connected to the corresponding light emitting element in a state of facing the plurality of light emitting elements. Two switch element arrays that can be connected to each other and to which adjacent switch elements are optically or electrically connected;
A plurality of scanning signal transmission paths that are connected to each switch element of the switch element array and transmit scanning signals given at different timings for each switch element adjacent in the arrangement direction;
The light emission signal transmission path and the signal transmission path from the outside, and the signal transmission path connection unit for individually connecting the scanning signal transmission path and the signal transmission path from the outside,
The light emitting element arrays are arranged so that the length in the light emitting element array direction of each light emitting element array is equal to the distance between the light emitting element arrays in the arrangement direction. The light-emitting device is characterized in that the signal transmission path connection portion is provided in a region between the arrangement directions.

また本発明は、前記各発光素子アレイは、配列方向に直線状に配列され、前記各スイッチ素子アレイは、配列方向に直線状に配列されることを特徴とする。   Further, the invention is characterized in that the light emitting element arrays are arranged linearly in the arrangement direction, and the switch element arrays are arranged linearly in the arrangement direction.

また本発明は、前記信号伝送路接続部は、ボンディングパッドであることを特徴とする。   In the invention, it is preferable that the signal transmission line connection portion is a bonding pad.

また本発明は、前記発光装置を複数有し、
前記各発光装置が、前記発光素子の配列方向を揃えて、前記発光素子アレイの配列方向の長さと等しい間隔をあけて2列に配列され、一方の列の発光装置の間の領域に、他方の列の発光装置の前記発光素子アレイが臨むように千鳥状に配置されることを特徴とする発光装置である。
The present invention also includes a plurality of the light emitting devices,
The light emitting devices are arranged in two rows with the same arrangement direction of the light emitting elements, with an interval equal to the length in the arrangement direction of the light emitting element array, and in the region between the light emitting devices in one row, the other The light emitting devices are arranged in a staggered manner so that the light emitting element arrays of the light emitting devices in the row face each other.

また本発明は、前記発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
帯電した感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置である。
The present invention also provides the light emitting device;
Driving means for driving the light emitting device based on image information;
Condensing means for condensing the light from the light emitting element of the light emitting device on the charged photosensitive drum;
Developer supplying means for supplying the developer to the exposed photosensitive drum by which light from the light emitting device is condensed on the photosensitive drum by the condensing means;
Transfer means for transferring an image formed by a developer on the photosensitive drum to a recording sheet;
An image forming apparatus comprising: fixing means for fixing the developer transferred to the recording sheet.

本発明によれば、スイッチ素子アレイの各スイッチ素子は、相互に隣接するスイッチ素子の予め定める部位が光学的または電気的に接続されることによって、1つのスイッチ素子が発光状態および導通状態のうち少なくともいずれかになると、隣接するスイッチ素子のしきい電圧またはしきい電流が低下し、このしきい電圧またはしきい電流が低下したスイッチ素子に接続された走査信号伝送路によって伝送される走査信号を与えられることによって、このしきい電圧またはしきい電流が低下したスイッチ素子が、発光状態および導通状態のうち少なくともいずれかになる。複数の走査信号伝送路によって伝送される走査信号は、配列方向に隣接する発光スイッチ素子毎に、異なるタイミングで与えられるので、しきい電圧またはしきい電流が低下した発光スイッチ素子に、走査信号を与えることができ、これによって発光スイッチ素子を配列方向に順番に発光状態または導通状態のうち少なくともいずれかにさせることができる。   According to the present invention, each switch element of the switch element array is configured so that one switch element is in a light emitting state or a conductive state by optically or electrically connecting predetermined portions of adjacent switch elements. When at least one of them, the threshold voltage or threshold current of the adjacent switch element is lowered, and the scanning signal transmitted by the scanning signal transmission line connected to the switch element having the lowered threshold voltage or threshold current is reduced. By being applied, the switch element in which the threshold voltage or the threshold current has been lowered becomes at least one of a light emitting state and a conductive state. Since the scanning signals transmitted by the plurality of scanning signal transmission paths are given at different timings for each light emitting switch element adjacent in the arrangement direction, the scanning signal is applied to the light emitting switch element whose threshold voltage or threshold current has decreased. Accordingly, the light emitting switch elements can be sequentially brought into at least one of a light emitting state and a conductive state in the arrangement direction.

スイッチ素子は、走査信号に応答して、対応する各発光素子の前記予め定める部位にトリガ信号を与え、発光素子は、その予め定める部位にトリガ信号が与えられ、このトリガ素子が与えられた発光素子に、発光信号伝送路によって伝送される発光信号が与えることによって、各発光素子を選択的に発光させることができる。   In response to the scanning signal, the switch element applies a trigger signal to the predetermined portion of each corresponding light emitting element, and the light emitting element is supplied with the trigger signal at the predetermined portion, and the light emission to which the trigger element is applied. Each light emitting element can be made to emit light selectively by giving the element a light emission signal transmitted through the light emission signal transmission path.

2つのスイッチ素子アレイ間の領域に複数の走査信号伝送路と前記発光信号伝送路と外部からの信号伝送路と、および前記走査信号伝送路と外部からの信号伝送路とを個別に接続する信号伝送接続部が設けられ、発光素子アレイおよびスイッチ素子が形成されていない領域が発光装置の前記配列方向の中央に存在する。発光装置を、コレットによって真空吸着するとき、この発光素子アレイおよびスイッチ素子が形成されていない領域を吸着することによって、コレットが発光素子およびスイッチ素子に直接衝撃を与えることがない。   Signals individually connecting a plurality of scanning signal transmission paths, the light emission signal transmission path, an external signal transmission path, and the scanning signal transmission path and an external signal transmission path in a region between two switch element arrays A region where the transmission connection portion is provided and the light emitting element array and the switch element are not formed exists in the center of the light emitting device in the arrangement direction. When the light emitting device is vacuum-adsorbed by the collet, the collet does not directly impact the light-emitting element and the switch element by adsorbing the region where the light-emitting element array and the switch element are not formed.

また、コレットが与える衝撃によって発光装置の中央部の一部が欠けたとしても、発光素子およびスイッチ素子がダメージを受けることがなく、発光素子およびスイッチ素子にダメージを与えることなく回路基板などの基板に実装することができる。   Further, even if a part of the central portion of the light emitting device is missing due to the impact given by the collet, the light emitting element and the switch element are not damaged, and the substrate such as a circuit board is not damaged without damaging the light emitting element and the switch element. Can be implemented.

また本発明によれば、各発光素子アレイは、配列方向に直線状に配列され、前記各スイッチ素子アレイは、配列方向に直線状に配列されるので、発光素子の配列方向を揃えて、発光装置を複数並べて千鳥状に配列して、線状光源を形成するときに、一方の列の発光装置と他方の列の発光装置とを近づけることができる。   Further, according to the present invention, each light emitting element array is arranged linearly in the arrangement direction, and each switch element array is arranged linearly in the arrangement direction. When forming a linear light source by arranging a plurality of devices in a staggered manner, the light emitting devices in one row can be brought closer to the light emitting devices in the other row.

また本発明によれば、信号伝送路接続部は、ボンディングパッドによって実現される。ボンディングパッドには、たとえばワイヤボンディングによって外部の信号伝送路を接続することができる。   Further, according to the present invention, the signal transmission line connecting portion is realized by the bonding pad. An external signal transmission path can be connected to the bonding pad, for example, by wire bonding.

また本発明によれば、前記各発光装置を前記発光素子の配列方向を揃えて、前記発光素子アレイの配列方向の長さと等しい間隔をあけて2列に配列し、一方の列の発光装置の間の領域に、他方の列の発光装置の前記発光素子アレイが臨むように千鳥状に配置することによって、一方の列の発光装置と、他方の列の発光装置との、前記配列方向の長さの2/3の部分が対向するので、発光チップの短辺長方向に重なる領域が多くなり、発光チップが倒れにくくなる。   Further, according to the present invention, the light emitting devices are arranged in two rows with the same arrangement direction of the light emitting elements, with an interval equal to the length in the arrangement direction of the light emitting device array. By arranging in a staggered manner so that the light emitting element arrays of the light emitting devices in the other row face each other in the region between, the length in the arrangement direction of the light emitting devices in one row and the light emitting devices in the other row Since the two thirds of the portions face each other, there are more regions that overlap in the short side length direction of the light emitting chip, and the light emitting chip is less likely to fall.

また本発明によれば、画像情報に基づいて前記発光装置を駆動手段によって駆動して、発光装置からの光を集光手段によって、帯電した感光体ドラムに集光することによって、感光体ドラムは露光され、その表面に静電潜像が形成される。静電潜像が形成された感光体ドラムに、現像剤供給手段によって現像剤を供給すると、感光体ドラムに現像剤が付着して画像が形成される。転写手段によって、感光体ドラムに現像剤によって形成された画像を記録シートに転写して、定着手段によって記録シートに転写された現像剤を定着させることによって、記録シートに画像が形成される。   According to the invention, the photosensitive drum is driven by driving the light emitting device by a driving unit based on image information and condensing the light from the light emitting device on the charged photosensitive drum by the condensing unit. It is exposed to form an electrostatic latent image on its surface. When the developer is supplied to the photosensitive drum on which the electrostatic latent image is formed by the developer supplying means, the developer adheres to the photosensitive drum and an image is formed. An image formed with the developer on the photosensitive drum is transferred to the recording sheet by the transfer unit, and the developer transferred to the recording sheet is fixed by the fixing unit, whereby an image is formed on the recording sheet.

また発光スイッチ素子は走査方向に沿って順番に発光するが、発光素子の発光によって、感光体ドラムが露光されることによって、発光スイッチ素子の発光によって感光体ドラムが露光させることがないので、優れた品質の記録画像を得ることができる。   The light emitting switch element emits light in order along the scanning direction. However, since the photosensitive drum is exposed by the light emission of the light emitting element, the photosensitive drum is not exposed by the light emission of the light emitting switch element. High quality recorded images can be obtained.

また感光体ドラムへの露光を行うための発光素子と、信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装するための回路基板を小型化することができ、この回路基板とのワイヤボンディングの数および回路基板に搭載すべき駆動ICの数を低減することができるので、小型化および低コスト化を実現することができる。   In addition, the light-emitting element for exposing the photosensitive drum and the switch element for signal transfer can be integrated so that the circuit board for mounting the light-emitting device can be downsized. In addition, since the number of wire bondings with the circuit board and the number of drive ICs to be mounted on the circuit board can be reduced, downsizing and cost reduction can be realized.

図1は、本発明の第1の実施の一形態の発光装置10の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光装置10の平面を示し、発光信号伝送路12、走査信号伝送路15、スタート信号伝送路16、発光素子のゲート19、スイッチ素子のゲート24、走査スタート用スイッチ素子のゲート26、接続手段14、発光素子遮光部23および表面電極25は図解を容易にするため、斜線を付して示されている。   FIG. 1 is a partial plan view showing a basic configuration of a light-emitting device 10 according to a first embodiment of the present invention. The figure shows the plane of the light emitting device 10 arranged with the light emitting direction of each light emitting element L as the front side perpendicular to the paper surface. The light emitting signal transmission path 12, the scanning signal transmission path 15, and the start signal transmission path 16 are shown. The gate 19 of the light emitting element, the gate 24 of the switching element, the gate 26 of the scanning start switching element, the connecting means 14, the light emitting element light-shielding portion 23, and the surface electrode 25 are shown by hatching for ease of illustration. ing.

発光装置10は、発光素子アレイ11と、発光信号伝送路12と、スイッチ素子アレイ13と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、走査スタート用スイッチ素子T0と、スタート信号伝送路16と、絶縁層17と、遮光層18と、発光素子遮光部23とを含んで構成される。スイッチ素子アレイ13と、第1〜第3走査信号伝送路15a,15b,15cと、駆動手段73とを含んで光走査型スイッチ装置が構成される。   The light emitting device 10 includes a light emitting element array 11, a light emission signal transmission path 12, a switch element array 13, a connection means 14, first to third scanning signal transmission paths 15a, 15b, and 15c, and a scan start switch element. T0, the start signal transmission line 16, the insulating layer 17, the light shielding layer 18, and the light emitting element light shielding part 23 are comprised. An optical scanning switch device is configured including the switch element array 13, the first to third scanning signal transmission paths 15 a, 15 b, 15 c, and driving means 73.

発光素子アレイ11は、複数の発光素子L1,L2,…,Li−1,Li(記号iは、2以上の正の整数)を含んで構成され、各発光素子L1,L2,…,Li−1,Liが、相互に間隔W1をあけて配列される。以後、各発光素子L1,L2,…,Li−1,Liを総称する場合、および発光素子L1,L2,…,Li−1,Liのうち不特定のものを示す場合、単に発光素子Lと記載する場合がある。発光素子Lは、露光用の発光素子である。本実施の形態では、各発光素子Lは、等間隔に配列され、かつ直線状に配列される。各発光素子Lの配列方向Xは、図1において左右方向である。以後、各発光素子Lの配列方向Xを、単に配列方向Xと記載する場合がある。各発光素子Lの光の出射方向に沿う方向を厚み方向Zとし、前記配列方向Xおよび厚み方向Zに垂直な方向を幅方向Yとする。発光素子Lは、600nm〜800nmの波長の光を発光可能に形成される。   The light emitting element array 11 includes a plurality of light emitting elements L1, L2,..., Li-1, Li (the symbol i is a positive integer of 2 or more), and each light emitting element L1, L2,. 1, Li are arranged at a distance W1 from each other. Hereinafter, when the light emitting elements L1, L2,..., Li-1, Li are collectively referred to, and when an unspecified one among the light emitting elements L1, L2,. May be described. The light emitting element L is a light emitting element for exposure. In the present embodiment, the light emitting elements L are arranged at regular intervals and in a straight line. The arrangement direction X of the light emitting elements L is the left-right direction in FIG. Hereinafter, the arrangement direction X of the light emitting elements L may be simply referred to as the arrangement direction X. A direction along the light emission direction of each light emitting element L is defined as a thickness direction Z, and a direction perpendicular to the arrangement direction X and the thickness direction Z is defined as a width direction Y. The light emitting element L is formed so as to emit light having a wavelength of 600 nm to 800 nm.

発光素子Lは、P型半導体層とN型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。発光素子Lは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。発光素子Lは、予め定める部位であるゲート19に、トリガ信号を与えることによって発光信号φEの電圧よりもしきい電圧が低下し、かつ前記発光信号φEが与えられたとき、または発光信号φEの電流よりもしきい電流が低下し、かつ前記発光信号φEが与えられたとき発光する。発光信号φEの電圧とは、発光信号φEが与えられることによって、発光素子Lのアノードおよびカソード間に印加される電圧であり、発光信号φEの電流とは、発光信号φEが与えられることによって発光素子Lに与えられる電流である。   The light emitting element L is realized by a light emitting thyristor having a PNPN structure configured by alternately stacking P-type semiconductor layers and N-type semiconductor layers. The light emitting element L has a negative resistance characteristic similar to that of the reverse blocking three-terminal thyristor. The light emitting element L has a threshold voltage lower than the voltage of the light emission signal φE by giving a trigger signal to the gate 19 which is a predetermined portion, and when the light emission signal φE is given, or the current of the light emission signal φE When the threshold current is lowered and the light emission signal φE is given, light is emitted. The voltage of the light emission signal φE is a voltage applied between the anode and the cathode of the light emitting element L when the light emission signal φE is given, and the current of the light emission signal φE is light emission when the light emission signal φE is given. This is a current applied to the element L.

配列方向Xの各発光素子Lの間隔W1と、発光素子Lの配列方向Xの長さW2とは、発光装置10が搭載される後述する画像形成装置87において形成すべき画像の解像度によって決定され、たとえば画像の解像度が600ドットパーインチ(dpi)の場合、前記間隔W1は、約24μm(マイクロメートル)に選ばれ、前記長さW2は、約18μmに選ばれる。また前記長さW2は、隣接する発光素子Lの間に、発光素子遮光部23を形成可能に選ばれる。発光素子Lの配列方向Xの寸法は、発光素子Lの幅方向Yの寸法よりも小さく選ばれる。これによって、各発光素子Lを配列方向Xに近接させて、集積密度を高めたときに、発光素子Lの光量が不足してしまうことが防止される。   The interval W1 between the light emitting elements L in the arrangement direction X and the length W2 of the light emitting elements L in the arrangement direction X are determined by the resolution of an image to be formed in an image forming apparatus 87 described later on which the light emitting device 10 is mounted. For example, when the resolution of the image is 600 dots per inch (dpi), the interval W1 is selected to be about 24 μm (micrometer), and the length W2 is selected to be about 18 μm. The length W2 is selected so that the light emitting element light-shielding portion 23 can be formed between the adjacent light emitting elements L. The dimension in the arrangement direction X of the light emitting elements L is selected to be smaller than the dimension in the width direction Y of the light emitting elements L. This prevents the light amount of the light emitting elements L from being insufficient when the light emitting elements L are brought close to each other in the arrangement direction X to increase the integration density.

発光信号伝送路12は、各発光素子Lに接続され、各発光素子Lに発光信号φEを伝送する。発光信号伝送路12は、金属材料および合金材料などの導電性を有する材料によって、発光素子Lが発する波長の光を反射するように形成される。具体的には発光信号伝送路12は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The light emission signal transmission path 12 is connected to each light emitting element L, and transmits the light emission signal φE to each light emitting element L. The light emission signal transmission path 12 is formed by a conductive material such as a metal material or an alloy material so as to reflect light having a wavelength emitted from the light emitting element L. Specifically, the light emission signal transmission path 12 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like. .

発光信号伝送路12は、各発光素子Lの幅方向Yに隣接して、発光素子アレイ11に沿って延びる信号路延在部21と、前記配列方向Xに相互に間隔をあけて信号路延在部21から幅方向一方Y1に突出して、各発光素子Lの厚み方向一端部に接続される素子接続部22を有する。   The light emitting signal transmission path 12 is adjacent to the width direction Y of each light emitting element L, and the signal path extending portion 21 extending along the light emitting element array 11 and the signal path extending at an interval in the arrangement direction X. It has the element connection part 22 which protrudes in the width direction one Y1 from the existing part 21, and is connected to the thickness direction one end part of each light emitting element L. FIG.

スイッチ素子アレイ13は、複数のスイッチ素子T1,T2,…,Tj−1,Tj(記号jは、2以上の正の整数)を含んで構成され、各スイッチ素子T1,T2,…,Tj−1,Tjが、隣接するスイッチ素子T1,T2,…,Tj−1,Tjからの光を受光するように相互に間隔W3をあけて配列される。以後、各スイッチ素子T1,T2,…,Tj−1,Tjを総称する場合、およびスイッチ素子T1,T2,…,Tj−1,Tjのうち不特定のものを示す場合、単にスイッチ素子Tと記載する場合がある。スイッチ素子Tは、発光スイッチ素子であり、言い換えればスイッチ用の発光素子である。本実施の形態では、各スイッチ素子Tは、等間隔に配置される。各スイッチ素子Tは、発光素子アレイ11の幅方向Yに隣接し、この発光素子アレイ11に沿って、複数の発光素子Lに対向した状態で直線状に配列される。したがって、各スイッチ素子の配列方向は、前記各発光素子Lの配列方向Xと同じである。スイッチ素子Tの配列方向Xの寸法は、スイッチ素子Tの幅方向Yの寸法よりも小さく選ばれる。これによって、各スイッチ素子Tを配列方向Xに近接させて、集積密度を高めたときに、スイッチ素子Tの光量が不足してしまうことが防止される。   The switch element array 13 includes a plurality of switch elements T1, T2,..., Tj-1, Tj (the symbol j is a positive integer of 2 or more), and each switch element T1, T2,. 1 and Tj are arranged at an interval W3 so as to receive light from adjacent switch elements T1, T2,..., Tj−1, Tj. Hereinafter, when the switch elements T1, T2,..., Tj-1, Tj are collectively referred to and when an unspecified one of the switch elements T1, T2,. May be described. The switch element T is a light emitting switch element, in other words, a light emitting element for switching. In the present embodiment, the switch elements T are arranged at equal intervals. Each switch element T is adjacent to the light emitting element array 11 in the width direction Y, and is arranged linearly along the light emitting element array 11 so as to face the plurality of light emitting elements L. Therefore, the arrangement direction of the switch elements is the same as the arrangement direction X of the light emitting elements L. The dimension in the arrangement direction X of the switch elements T is selected to be smaller than the dimension in the width direction Y of the switch elements T. Thus, when the switch elements T are brought close to each other in the arrangement direction X and the integration density is increased, it is possible to prevent the switch elements T from being insufficient in light quantity.

スイッチ素子Tは、P型半導体層とN型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。スイッチ素子Tは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。スイッチ素子Tは、受光によって予め定める部位であるゲート24にトリガ信号を発生して、走査信号伝送路15を介して与えられる走査信号φの電圧よりもしきい電圧が低下し、かつ前記走査信号φが与えられたとき、または走査信号φの電流よりもしきい電流が低下し、かつ前記走査信号φが与えられたとき発光する。走査信号φの電圧とは、走査信号φが与えられることによって、スイッチ素子Tのアノードおよびカソード間に印加される電圧であり、走査信号φの電流とは、走査信号φが与えられることによってスイッチ素子Tに与えられる電流である。   The switch element T is realized by a light-emitting thyristor having a PNPN structure configured by alternately stacking P-type semiconductor layers and N-type semiconductor layers. The switch element T has a negative resistance characteristic similar to that of the reverse blocking three-terminal thyristor. The switch element T generates a trigger signal at the gate 24 which is a predetermined part by light reception, the threshold voltage is lower than the voltage of the scanning signal φ given through the scanning signal transmission path 15, and the scanning signal φ Is emitted, or when the threshold current is lower than the current of the scanning signal φ and the scanning signal φ is applied, light is emitted. The voltage of the scanning signal φ is a voltage applied between the anode and the cathode of the switch element T when the scanning signal φ is given, and the current of the scanning signal φ is a switch when the scanning signal φ is given. This is a current applied to the element T.

本実施の形態では、発光素子Lとスイッチ素子Tとの数は等しく、すなわち前記iと記号jとは等しい数に選ばれる。   In the present embodiment, the numbers of light emitting elements L and switch elements T are equal, i.e., i and symbol j are selected to be equal.

配列方向Xの各スイッチ素子Tの間隔W3は、製造工程における制限を受けるので、スイッチ素子Tの厚み方向Zの高さの2倍以上に形成されるが、20μm未満に選ばれ、好ましくは10μm以下に選ばれる。本実施の形態では、スイッチ素子Tの高さを約4μmとしており、この場合には間隔W3は8μm程度になる。前記間隔W3が20μm以上になると、伝送効率が大きく低下してしまう。   Since the interval W3 between the switch elements T in the arrangement direction X is limited in the manufacturing process, it is formed at least twice the height in the thickness direction Z of the switch elements T, but is selected to be less than 20 μm, preferably 10 μm. Selected below. In the present embodiment, the height of the switch element T is about 4 μm, and in this case, the interval W3 is about 8 μm. When the interval W3 is 20 μm or more, the transmission efficiency is greatly reduced.

スイッチ素子Tの配列方向Xの長さW4は、前記配列方向Xの各発光素子Lの間隔W1と、発光素子Lの配列方向Xの長さW2と、配列方向Xの各スイッチ素子Tの間隔W3とによって決定される。すなわち配列方向Xの各発光素子Lの間隔W1と、発光素子Lの配列方向Xの長さW2とを加算した長さと、配列方向Xの各スイッチ素子Tの間隔W3とスイッチ素子Tの配列方向Xの長さW4とを加算した長さとが、等しく選ばれる。   The length W4 in the arrangement direction X of the switch elements T is defined as the interval W1 between the light emitting elements L in the arrangement direction X, the length W2 in the arrangement direction X of the light emitting elements L, and the interval between the switch elements T in the arrangement direction X. And W3. That is, the length obtained by adding the interval W1 between the light emitting elements L in the arrangement direction X and the length W2 in the arrangement direction X of the light emitting elements L, the interval W3 between the switch elements T in the arrangement direction X, and the arrangement direction of the switch elements T The length obtained by adding the length W4 of X is selected equally.

接続手段14は、各発光素子Lの前記予め定める部位であるゲート19と、各発光素子Lに対応する各スイッチ素子Tの前記予め定める部位であるゲート24とを、電気的に接続する。接続手段14は、具体的には発光素子L1のゲート19と、スイッチ素子T1のゲート24とを電気的に接続し、発光素子L2のゲート19と、スイッチ素子T2のゲート24とを電気的に接続し、…、発光素子Li−1のゲート19と、スイッチ素子Tj−1のゲート24とを電気的に接続し、発光素子Liのゲート19と、スイッチ素子Tjのゲート24とを電気的に個別に接続する。   The connection means 14 electrically connects the gate 19 which is the predetermined portion of each light emitting element L and the gate 24 which is the predetermined portion of each switch element T corresponding to each light emitting element L. Specifically, the connecting means 14 electrically connects the gate 19 of the light emitting element L1 and the gate 24 of the switch element T1, and electrically connects the gate 19 of the light emitting element L2 and the gate 24 of the switch element T2. The gate 19 of the light emitting element Li-1 and the gate 24 of the switch element Tj-1 are electrically connected, and the gate 19 of the light emitting element Li and the gate 24 of the switch element Tj are electrically connected. Connect individually.

接続手段14は、金属材料および合金材料などの導電性を有する材料によって形成される導電路によって実現される。具体的には接続手段14は、金(Au)、金とゲルマニウムとの合金(AuGe)金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The connection means 14 is realized by a conductive path formed of a conductive material such as a metal material and an alloy material. Specifically, the connecting means 14 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like.

第1,第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tに接続され、配列方向Xに隣接するスイッチ素子T毎に、異なるタイミングで与えられる前記第1〜第3走査信号φ1〜φ3を伝送する。本実施の形態において、第1走査信号伝送路15aは、第1走査信号φ1を伝送し、第2走査信号伝送路15bは、第2走査信号φ2を伝送し、第3走査信号伝送路15cは、第3走査信号φ3を伝送する。第1、第2および第3走査信号伝送路15a,15b,15cを総称する場合、および第1、第2および第3走査信号伝送路15a,15b,15cのうち不特定のものを示す場合、単に走査信号伝送路15と記載し、第1〜第3走査信号φ1,φ2,φ3を総称する場合、および第1〜第3走査信号φ1,φ2,φ3のうち不特定のものを示す場合、単に走査信号φと記載する場合がある。走査信号伝送路15は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The first, second, and third scanning signal transmission paths 15a, 15b, and 15c are connected to each switch element T, and are provided at different timings for each switch element T adjacent in the arrangement direction X. Scan signals φ1 to φ3 are transmitted. In the present embodiment, the first scanning signal transmission path 15a transmits the first scanning signal φ1, the second scanning signal transmission path 15b transmits the second scanning signal φ2, and the third scanning signal transmission path 15c The third scanning signal φ3 is transmitted. When generically referring to the first, second and third scanning signal transmission lines 15a, 15b and 15c, and when indicating an unspecified one among the first, second and third scanning signal transmission lines 15a, 15b and 15c, When it is simply described as the scanning signal transmission line 15 and generically refers to the first to third scanning signals φ1, φ2, and φ3, and when it indicates an unspecified one among the first to third scanning signals φ1, φ2, and φ3, In some cases, it is simply described as a scanning signal φ. The scanning signal transmission path 15 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like.

第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの厚み方向一方Z1で絶縁層17を介して各スイッチ素子Tに重なって形成され、配列方向Xに沿って延びる。第1、第2および第3走査信号伝送路15a,15b,15cは、幅方向Yに予め定める間隔W5をあけて配置される。予め定める間隔W5は、第1、第2および第3走査信号伝送路15a,15b,15c間で短絡が発生しない距離に選ばれ、たとえば10μmに選ばれる。   The first, second, and third scanning signal transmission paths 15a, 15b, and 15c are formed so as to overlap each switch element T through the insulating layer 17 in one thickness direction Z1 of each switch element T, and along the arrangement direction X. Extend. The first, second and third scanning signal transmission paths 15a, 15b and 15c are arranged with a predetermined interval W5 in the width direction Y. The predetermined interval W5 is selected as a distance that does not cause a short circuit between the first, second, and third scanning signal transmission paths 15a, 15b, and 15c, and is selected to be 10 μm, for example.

前記各スイッチ素子Tは、厚み方向一方Z1の端部、すなわち図1の紙面に垂直な方向手前側に、表面電極25を有する。第1、第2および第3走査信号伝送路15a,15b,15cは、各スイッチ素子Tの前記表面電極25に順次1つずつ接続され、配列されるスイッチ素子Tに沿って、それぞれが3つおきにスイッチ素子Tに接続される。すなわち、第1走査信号伝送路15aは、スイッチ素子T1,T4,…,Tj−2に接続され(記号jは、整数かつ3×mであり、記号mは自然数)、第2走査信号伝送路15bは、スイッチ素子T2,T5,…,Tj−1に接続され、第3走査信号伝送路15cは、スイッチ素子T3,T6,…,Tjに接続される。したがって、スイッチ素子Tのうち、配列方向Xのn番目(記号nは、2以上j以下となる正の整数)に配置されるスイッチ素子Tnと、このスイッチ素子Tnの配列方向一方X1側に隣接するスイッチ素子Tn−1と、スイッチ素子Tnの配列方向他方X2側に隣接するスイッチ素子Tn+1とは、それぞれ異なる走査信号伝送路15に接続される。   Each switch element T has a surface electrode 25 on one end in the thickness direction Z1, that is, on the front side in the direction perpendicular to the paper surface of FIG. The first, second, and third scanning signal transmission paths 15a, 15b, and 15c are sequentially connected to the surface electrode 25 of each switch element T one by one, and three each along the arranged switch elements T. Every other switch element T is connected. That is, the first scanning signal transmission path 15a is connected to the switch elements T1, T4,..., Tj-2 (the symbol j is an integer and 3 × m, and the symbol m is a natural number), and the second scanning signal transmission path. 15b is connected to the switch elements T2, T5,..., Tj-1, and the third scanning signal transmission path 15c is connected to the switch elements T3, T6,. Therefore, among the switch elements T, the switch element Tn arranged at the nth position in the arrangement direction X (the symbol n is a positive integer that is 2 or more and j or less) and the switch element Tn in the arrangement direction one adjacent to the X1 side. The switch element Tn−1 to be connected and the switch element Tn + 1 adjacent to the other X2 side in the arrangement direction of the switch element Tn are connected to different scanning signal transmission paths 15, respectively.

走査スタート用スイッチ素子T0は、P型半導体層とN型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。走査スタート用スイッチ素子T0は、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。走査スタート用スイッチ素子T0は、予め定める部位であるゲート26にトリガ信号を与えることによって走査信号φの電圧よりもしきい電圧が低下し、かつ前記走査信号φが与えられたとき、または走査信号φの電流よりもしきい電流が低下し、かつ前記走査信号φが与えられたとき発光する。   The scanning start switch element T0 is realized by a light emitting thyristor having a PNPN structure in which P-type semiconductor layers and N-type semiconductor layers are alternately stacked. The scan start switch element T0 has a negative resistance characteristic similar to that of the reverse blocking three-terminal thyristor. The scanning start switch element T0 has a threshold voltage lower than the voltage of the scanning signal φ by applying a trigger signal to the gate 26 which is a predetermined portion, and when the scanning signal φ is applied, or the scanning signal φ Emits light when the threshold current is lower than the current and the scanning signal φ is applied.

走査スタート用スイッチ素子T0は、スイッチ素子アレイ13の前記配列方向Xの端部に配置されるスイッチ素子Tに光を照射するように配置される。本実施の形態では、走査スタート用スイッチ素子T0は、スイッチ素子T1に光を照射するように配置される。したがって、走査スタート用スイッチ素子T0が配置される配列方向一方X1が、光走査装置における光の走査方向の上流側となる。   The scanning start switch element T0 is disposed so as to irradiate the switch element T disposed at the end of the switch element array 13 in the arrangement direction X with light. In the present embodiment, the scanning start switch element T0 is arranged to irradiate the switch element T1 with light. Therefore, one of the arrangement directions X1 in which the scanning start switch element T0 is arranged is the upstream side of the light scanning direction in the optical scanning device.

スタート信号伝送路16は、走査スタート用スイッチ素子T0のゲート26に接続され、走査スタート用スイッチ素子T0にトリガ信号となるスタート信号φSを伝送する。スタート信号伝送路16は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的にはスタート信号伝送路16は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The start signal transmission path 16 is connected to the gate 26 of the scanning start switch element T0, and transmits a start signal φS serving as a trigger signal to the scanning start switch element T0. The start signal transmission line 16 is formed of a conductive material such as a metal material and an alloy material. Specifically, the start signal transmission path 16 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like. .

前述した発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0は、絶縁層17によって覆われる。   The light emitting element L, the switch element T, and the scan start switch element T0 described above are covered with the insulating layer 17.

遮光層18は、各スイッチ素子Tの厚み方向Zの一方側、すなわち各スイッチ素子Tの図1の紙面に垂直手前側から、各スイッチ素子Tを覆い、発光素子Lが発する光に、スイッチ素子Tが発する光が干渉しないように、スイッチ素子Tが発する光を遮光する。   The light shielding layer 18 covers each switch element T from one side in the thickness direction Z of each switch element T, that is, from the front side perpendicular to the paper surface of FIG. The light emitted from the switch element T is shielded so that the light emitted from T does not interfere.

発光素子遮光部23は、各発光素子Lの間と、発光素子アレイ11の配列方向Xの両端部の発光素子Lの配列方向Xの外方とに設けられ、発光素子Lから配列方向Xに向かう光を遮光する。発光素子遮光部23は、発光信号伝送路12から離間して設けられ、発光信号伝送路12とは、絶縁層17によって電気的に絶縁される。   The light-emitting element light-shielding portions 23 are provided between the light-emitting elements L and outside the light-emitting element L in the arrangement direction X at both ends of the light-emitting element array 11 in the arrangement direction X. Block the light that goes. The light emitting element light shielding portion 23 is provided apart from the light emission signal transmission path 12 and is electrically insulated from the light emission signal transmission path 12 by the insulating layer 17.

前述した発光素子L、発光信号伝送路12、スイッチ素子T、接続手段14、走査信号伝送路15、走査スタート用スイッチ素子T0、スタート信号伝送路16、絶縁層17、遮光層18および発光素子遮光部23は、1つの基板31に集積されて形成される。   The light emitting element L, the light emitting signal transmission path 12, the switch element T, the connecting means 14, the scanning signal transmission path 15, the scanning start switch element T0, the start signal transmission path 16, the insulating layer 17, the light shielding layer 18, and the light emitting element light shielding. The unit 23 is formed by being integrated on one substrate 31.

以下、発光装置10の各構成について、さらに具体的に説明する。
図2は、図1の切断面線A1−A1から見た発光装置10の基本的構成を示す一部の断面図である。発光素子Lは、基板31の厚み方向Zの一表面31a上に形成される第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34および第2の他方導電型半導体層35を含む。
Hereinafter, each configuration of the light emitting device 10 will be described more specifically.
FIG. 2 is a partial cross-sectional view showing the basic configuration of the light emitting device 10 as viewed from the section line A1-A1 of FIG. The light emitting element L includes a first one-conductivity-type semiconductor layer 32, a first other-conductivity-type semiconductor layer 33, a second one-conductivity-type semiconductor layer 34, and the first one-conductivity-type semiconductor layer 34 formed on one surface 31a in the thickness direction Z of the substrate 31. A second other conductivity type semiconductor layer 35 is included.

基板31は、本実施の形態では、一方導電型の半導体基板である。基板31の厚み方向Zの他表面31b上には、裏面電極36が形成される。裏面電極36は、基板31の厚み方向Zの他表面31bの全面にわたって形成される。裏面電極36は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極36は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。基板31の厚み方向Zの一表面31aは、平面に形成される。   The substrate 31 is a one-conductivity type semiconductor substrate in the present embodiment. On the other surface 31b in the thickness direction Z of the substrate 31, a back electrode 36 is formed. The back electrode 36 is formed over the entire surface of the other surface 31 b in the thickness direction Z of the substrate 31. The back electrode 36 is formed of a conductive material such as a metal material and an alloy material. Specifically, the back electrode 36 is made of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), or the like. One surface 31a of the thickness direction Z of the substrate 31 is formed in a plane.

発光素子Lは、基板31の厚み方向Zの一表面31aに、第1の一方導電型半導体層32が積層され、第1の一方導電型半導体層32の厚み方向Zの一表面32a上に第1の他方導電型半導体層33が積層され、第1の他方導電型半導体層33の厚み方向Zの一表面33a上に第2の一方導電型半導体層34が積層され、第2の一方導電型半導体層34の厚み方向Zの一表面34a上に第2の他方導電型半導体層35が積層され、第2の他方導電型半導体層35の厚み方向Zの一表面35a上にオーミックコンタクト層37が積層されて構成される。   In the light emitting element L, a first one-conductivity-type semiconductor layer 32 is stacked on one surface 31a in the thickness direction Z of the substrate 31, and the first one-conductivity-type semiconductor layer 32 has a first surface 32a on the one surface 32a. The first other conductivity type semiconductor layer 33 is laminated, the second one conductivity type semiconductor layer 34 is laminated on the one surface 33a of the first other conductivity type semiconductor layer 33 in the thickness direction Z, and the second one conductivity type. A second other conductivity type semiconductor layer 35 is stacked on one surface 34 a of the semiconductor layer 34 in the thickness direction Z, and an ohmic contact layer 37 is formed on the one surface 35 a of the second other conductivity type semiconductor layer 35 in the thickness direction Z. It is constructed by stacking.

さらに具体的には、基板1は、III−V族化合物半導体層およびII−VI族化合物半導体層などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)、ゲルマニウム(Ge)などの半導体材料によって形成される。   More specifically, the substrate 1 is a semiconductor substrate capable of crystal growth, such as a III-V group compound semiconductor layer and a II-VI group compound semiconductor layer, such as gallium arsenide (GaAs) or indium phosphide (InP). , Gallium phosphide (GaP), silicon (Si), germanium (Ge) and other semiconductor materials.

第1の一方導電型半導体層32は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層32のキャリア密度は、1×1018cm−3程度のものが望ましい。 The first one-conductivity-type semiconductor layer 32 is formed of a semiconductor material such as gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), or indium gallium phosphide (InGaP). The carrier density of the first one-conductivity-type semiconductor layer 32 is preferably about 1 × 10 18 cm −3 .

第1の他方導電型半導体層33は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層33を形成する半導体材料には、第1の一方導電型半導体層32を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層32を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層33のキャリア密度は1×1017cm−3程度のものが望ましい。 The first other conductivity type semiconductor layer 33 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the first other-conductivity-type semiconductor layer 33 is formed with the same energy gap as the semiconductor material forming the first one-conductivity-type semiconductor layer 32 or the first one-conductivity-type semiconductor layer 32. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the first other conductivity type semiconductor layer 33 is desirably about 1 × 10 17 cm −3 .

第2の一方導電型半導体層34は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層34を形成する半導体材料には、第1の他方導電型半導体層33を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層33を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層34のキャリア密度は、第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34および第2の他方導電型半導体層35の全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましい。第2の一方導電型半導体層34は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。 The second one-conductivity-type semiconductor layer 34 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material for forming the second one-conductivity-type semiconductor layer 34 is formed with the same energy gap as the semiconductor material for forming the first other-conductivity-type semiconductor layer 33 or the first other-conductivity-type semiconductor layer 33. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the second one-conductivity-type semiconductor layer 34 is such that the first one-conductivity-type semiconductor layer 32, the first other-conductivity-type semiconductor layer 33, the second one-conductivity-type semiconductor layer 34, and the second other-conductivity-type semiconductor layer 34. It is desirable that it is the smallest of all the layers of the semiconductor layer 35 and is about 1 × 10 16 cm −3 to 1 × 10 17 cm −3 . The second one-conductivity-type semiconductor layer 34 can be made of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs), whereby high internal quantum efficiency can be obtained.

第2の他方導電型半導体層35は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の他方導電型半導体層35を形成する半導体材料には、第1の他方導電型半導体層33および第2の一方導電型半導体層34を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層33および第2の一方導電型半導体層34を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層35のキャリア密度は、1×1018cm−3程度のものであることが望ましい。 The second other conductivity type semiconductor layer 35 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the second other conductive semiconductor layer 35 is the same as the energy gap of the semiconductor material forming the first other conductive semiconductor layer 33 and the second one conductive semiconductor layer 34, or the first Those having a larger energy gap than the energy gap of the semiconductor material forming the other one-conductivity-type semiconductor layer 33 and the second one-conductivity-type semiconductor layer 34 are selected. The carrier density of the second other conductivity type semiconductor layer 35 is desirably about 1 × 10 18 cm −3 .

オーミックコンタクト層37は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、発光信号伝送路12とのオーミック接合を行うためのものである。オーミックコンタクト層37のキャリア密度は1×1019cm−3以上のものが望ましい。 The ohmic contact layer 37 is a semiconductor layer of the other conductivity type formed of a semiconductor material such as gallium arsenide (GaAs) and indium gallium phosphide (InGaP), and is used for performing an ohmic junction with the light emitting signal transmission path 12. is there. The carrier density of the ohmic contact layer 37 is desirably 1 × 10 19 cm −3 or more.

第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第2の他方導電型半導体層35およびオーミックコンタクト層37が積層された積層体は、略直方体形状を有する。第1の一方導電型半導体層32、第1の他方導電型半導体層33、第2の一方導電型半導体層34、第2の他方導電型半導体層35およびオーミックコンタクト層37は、絶縁層17によって覆われる。絶縁層17は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層17は、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成される。   A laminate in which the first one-conductivity-type semiconductor layer 32, the first other-conductivity-type semiconductor layer 33, the second one-conductivity-type semiconductor layer 34, the second other-conductivity-type semiconductor layer 35, and the ohmic contact layer 37 are laminated. Has a substantially rectangular parallelepiped shape. The first one-conductivity-type semiconductor layer 32, the first other-conductivity-type semiconductor layer 33, the second one-conductivity-type semiconductor layer 34, the second other-conductivity-type semiconductor layer 35, and the ohmic contact layer 37 are formed by the insulating layer 17. Covered. The insulating layer 17 is formed of a resin material having electrical insulation, translucency, and flatness. The insulating layer 17 is formed of polyimide, benzocyclobutene (BCB), or the like.

絶縁層17のうち、隣接する発光素子Lの間の部分には、幅方向Yに垂直な仮想一平面において、V字形状となり、基板31の一表面31aまで達する溝部38が形成され、この溝部38に前記発光素子遮光部23が形成される。発光素子遮光部23は、溝部38の表面に沿って形成され、基板31の一表面31aからオーミックコンタクト層37の配列方向Xの側方にわたって設けられる。発光素子遮光部23は、発光素子Lの幅方向Yの一端部および他端部間にわたって形成され、発光素子Lの幅方向Yの端部よりも発光素子Lの幅方向一方Y1および幅方向他方Y2まで延びる。このような発光素子遮光部23を形成することによって、隣接する発光素子Lが発光したときにこの光を受光することが防止され、隣接する発光素子Lが発光しても、この発光に伴って発光素子Lのしきい電圧またはしきい電流が変化してしまうことがないので、発光素子Lを選択的に安定して発光させることができる。   A portion of the insulating layer 17 between the adjacent light emitting elements L is formed with a groove 38 that is V-shaped in a virtual plane perpendicular to the width direction Y and reaches the one surface 31 a of the substrate 31. The light-emitting element light-shielding portion 23 is formed at 38. The light-emitting element light-shielding part 23 is formed along the surface of the groove part 38 and is provided from one surface 31 a of the substrate 31 to the side in the arrangement direction X of the ohmic contact layer 37. The light emitting element light-shielding portion 23 is formed between one end and the other end in the width direction Y of the light emitting element L, and the width direction one Y1 and the other width direction of the light emitting element L than the end of the light emitting element L in the width direction Y. Extends to Y2. By forming such a light emitting element light-shielding portion 23, it is possible to prevent the adjacent light emitting element L from receiving this light, and even if the adjacent light emitting element L emits light, the light emission is accompanied by this light emission. Since the threshold voltage or threshold current of the light emitting element L does not change, the light emitting element L can selectively and stably emit light.

オーミックコンタクト層37の厚み方向Zの一表面37aには、発光信号伝送路12の素子接続部22が接続される。絶縁層17のうち、オーミックコンタクト層37の厚み方向Zの一表面37a上に形成される部分には、貫通孔39が形成され、この貫通孔39に前記素子接続部22の一部が形成されて、素子接続部22がオーミックコンタクト層37に接触している。前記貫通孔39は、発光素子Lの配列方向Xの中央で、かつ発光素子Lの幅方向Yの中央が絶縁層17から露出するように形成されており、発光信号伝送路12からの電流を、発光素子Lの中央部に効率的に供給して、発光させることができる。発光素子Lでは、主に第2の一方導電型半導体層34と、第2の他方導電型半導体層35との界面付近で、第2の一方導電型半導体層導電34寄りの領域において光が発生する。   The element connection portion 22 of the light emission signal transmission path 12 is connected to one surface 37 a of the ohmic contact layer 37 in the thickness direction Z. A through hole 39 is formed in a portion of the insulating layer 17 formed on the one surface 37 a of the ohmic contact layer 37 in the thickness direction Z, and a part of the element connection portion 22 is formed in the through hole 39. Thus, the element connection portion 22 is in contact with the ohmic contact layer 37. The through hole 39 is formed so that the center in the arrangement direction X of the light emitting elements L and the center in the width direction Y of the light emitting elements L are exposed from the insulating layer 17. The light can be efficiently supplied to the central portion of the light emitting element L to emit light. In the light emitting element L, light is generated mainly in the vicinity of the second one-conductivity-type semiconductor layer 34 near the interface between the second one-conductivity-type semiconductor layer 34 and the second other-conductivity-type semiconductor layer 35. To do.

発光信号伝送路12の素子接続部22の配列方向Xの長さW6は、発光素子Lの配列方向Xの長さW2の1/3以下に形成される。素子接続部22は、発光素子Lの光の出射方向の一部を覆うが、長さW6を前述したように選ぶことによって、発光素子Lから発せられ、厚み方向一方Z1に向かう光を、遮ってしまうことを可及的に防止する。また発光素子Lから発せられ、厚み方向一方Z1に向かい、発光信号伝送路12によって反射された光の一部は、発光素子遮光部23および基板31などによって反射されることによって、厚み方向Zの一方へと向かう。   The length W6 in the arrangement direction X of the element connecting portions 22 of the light emission signal transmission path 12 is formed to be 1/3 or less of the length W2 in the arrangement direction X of the light emitting elements L. The element connection portion 22 covers a part of the light emission direction of the light emitting element L, but by selecting the length W6 as described above, the light emitted from the light emitting element L and blocking the light toward the thickness direction one side Z1 is blocked. As much as possible. Further, a part of the light emitted from the light emitting element L and directed to one side Z1 in the thickness direction and reflected by the light emitting signal transmission path 12 is reflected by the light emitting element light-shielding portion 23, the substrate 31, and the like, so that Head to the other side.

図3は、図1の切断面線A2−A2から見た発光装置10の基本的構成を示す一部の断面図である。スイッチ素子Tは、基板31の一表面31a上に形成される第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44および第2の他方導電型半導体層45を含む。   FIG. 3 is a partial cross-sectional view showing the basic configuration of the light emitting device 10 as seen from the section line A2-A2 of FIG. The switch element T includes a first one-conductivity-type semiconductor layer 42, a first other-conductivity-type semiconductor layer 43, a second one-conductivity-type semiconductor layer 44, and a second other formed on one surface 31a of the substrate 31. A conductive semiconductor layer 45 is included.

スイッチ素子Tは、基板31の厚み方向Zの一表面31a上に、第1の一方導電型半導体層42が積層され、第1の一方導電型半導体層42の厚み方向Zの一表面42a上に第1の他方導電型半導体層43が積層され、第1の他方導電型半導体層43の厚み方向Zの一表面43a上に第2の一方導電型半導体層44が積層され、第2の一方導電型半導体層44の厚み方向Zの一表面44a上に第2の他方導電型半導体層45が積層され、第2の他方導電型半導体層45の厚み方向Zの一表面45a上にオーミックコンタクト層47が積層され、オーミックコンタクト層47の厚み方向Zの一表面47a上に表面電極25が積層されて構成される。第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第2の他方導電型半導体層45、オーミックコンタクト層47および表面電極25の積層体は、略直方体形状を有する。   In the switch element T, the first one-conductivity-type semiconductor layer 42 is stacked on the one surface 31a in the thickness direction Z of the substrate 31, and the first one-conductivity-type semiconductor layer 42 is disposed on the one surface 42a in the thickness direction Z. The first other conductivity type semiconductor layer 43 is laminated, the second one conductivity type semiconductor layer 44 is laminated on one surface 43a of the thickness direction Z of the first other conductivity type semiconductor layer 43, and the second one conductivity type. The second other conductivity type semiconductor layer 45 is stacked on the one surface 44 a of the thickness direction Z of the type semiconductor layer 44, and the ohmic contact layer 47 is formed on the one surface 45 a of the thickness direction Z of the second other conductivity type semiconductor layer 45. Are stacked, and the surface electrode 25 is stacked on one surface 47 a of the ohmic contact layer 47 in the thickness direction Z. Lamination of first one-conductivity-type semiconductor layer 42, first other-conductivity-type semiconductor layer 43, second one-conductivity-type semiconductor layer 44, second other-conductivity-type semiconductor layer 45, ohmic contact layer 47, and surface electrode 25 The body has a substantially rectangular parallelepiped shape.

スイッチ素子Tの、一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第2の他方導電型半導体層45およびオーミックコンタクト層47の各半導体層を構成する半導体材料のエネルギーギャップおよびキャリア密度は、スイッチ素子Tの受光感度、および外部への光の取り出し効率、ならびに発光効率を高めるように設計することが好ましい。   Each semiconductor layer of the switch element T, that is, the one conductive type semiconductor layer 42, the first other conductive type semiconductor layer 43, the second one conductive type semiconductor layer 44, the second other conductive type semiconductor layer 45, and the ohmic contact layer 47. It is preferable that the energy gap and the carrier density of the semiconductor material constituting the semiconductor material are designed so as to increase the light receiving sensitivity of the switch element T, the light extraction efficiency to the outside, and the light emission efficiency.

第1の一方導電型半導体層42は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層42のキャリア密度は、1×1018cm−3程度のものが望ましい。 The first one-conductivity-type semiconductor layer 42 is formed of a semiconductor material such as gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), or indium gallium phosphide (InGaP). The carrier density of the first one-conductivity-type semiconductor layer 42 is preferably about 1 × 10 18 cm −3 .

第1の他方導電型半導体層43は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層43を形成する半導体材料には、第1の一方導電型半導体層42を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層42を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層43のキャリア密度は1×1017cm−3程度のものが望ましい。 The first other conductivity type semiconductor layer 43 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the first other conductivity type semiconductor layer 43 is formed with the same one as the energy gap of the semiconductor material forming the first one conductivity type semiconductor layer 42 or the first one conductivity type semiconductor layer 42. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the first other conductivity type semiconductor layer 43 is desirably about 1 × 10 17 cm −3 .

第2の一方導電型半導体層44は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層44を形成する半導体材料には、第1の他方導電型半導体層43を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層43を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層44のキャリア密度は、第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44および第2の他方導電型半導体層45の全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましい。第2の一方導電型半導体層44は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。 The second one-conductivity-type semiconductor layer 44 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the second one-conductivity-type semiconductor layer 44 has the same energy gap as the semiconductor material forming the first other-conductivity-type semiconductor layer 43, or the first other-conductivity-type semiconductor layer 43 is formed. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the second one conductivity type semiconductor layer 44 is such that the first one conductivity type semiconductor layer 42, the first other conductivity type semiconductor layer 43, the second one conductivity type semiconductor layer 44, and the second other conductivity type. It is desirable that it is the smallest of all the layers of the semiconductor layer 45 and is about 1 × 10 16 cm −3 to 1 × 10 17 cm −3 . The second one-conductivity-type semiconductor layer 44 can be made of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs), whereby high internal quantum efficiency can be obtained.

第2の他方導電型半導体層45は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の他方導電型半導体層45を形成する半導体材料には、第1の他方導電型半導体層43および第2の一方導電型半導体層44を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層43および第2の一方導電型半導体層44を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層45のキャリア密度は、1×1018cm−3程度のものであることが望ましい。 The second other conductivity type semiconductor layer 45 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the second other-conductivity-type semiconductor layer 45 is the same as the energy gap of the semiconductor material forming the first other-conductivity-type semiconductor layer 43 and the second one-conductivity-type semiconductor layer 44, or the first Those having a larger energy gap than the energy gap of the semiconductor material forming the other one conductive semiconductor layer 43 and the second one conductive semiconductor layer 44 are selected. The carrier density of the second other conductivity type semiconductor layer 45 is desirably about 1 × 10 18 cm −3 .

オーミックコンタクト層47は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、表面電極25とのオーミック接合を行うためのものである。オーミックコンタクト層47のキャリア密度は1×1019cm−3以上のものが望ましい。 The ohmic contact layer 47 is a semiconductor layer of the other conductivity type formed of a semiconductor material such as gallium arsenide (GaAs) or indium gallium phosphide (InGaP), and is used for ohmic contact with the surface electrode 25. The carrier density of the ohmic contact layer 47 is desirably 1 × 10 19 cm −3 or more.

スイッチ素子Tの第1の一方導電型半導体層42と、発光素子Lの第1の一方導電型半導体層32とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第1の他方導電型半導体層43と、発光素子Lの第1の他方導電型半導体層33とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の一方導電型半導体層44と、発光素子Lの第2の一方導電型半導体層34とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の他方導電型半導体層45と、発光素子Lの第2の他方導電型半導体層35とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tのオーミックコンタクト層47と、発光素子Lのオーミックコンタクト層37とは、同じ半導体材料によって形成され、厚みが等しく形成される。   The first one-conductivity-type semiconductor layer 42 of the switch element T and the first one-conductivity-type semiconductor layer 32 of the light emitting element L are formed of the same semiconductor material and have the same thickness. The first other conductivity type semiconductor layer 43 of the switch element T and the first other conductivity type semiconductor layer 33 of the light emitting element L are formed of the same semiconductor material and have the same thickness. The second one-conductivity-type semiconductor layer 44 of the switch element T and the second one-conductivity-type semiconductor layer 34 of the light-emitting element L are formed of the same semiconductor material and have the same thickness. The second other conductivity type semiconductor layer 45 of the switch element T and the second other conductivity type semiconductor layer 35 of the light emitting element L are formed of the same semiconductor material and have the same thickness. The ohmic contact layer 47 of the switch element T and the ohmic contact layer 37 of the light emitting element L are formed of the same semiconductor material and have the same thickness.

スイッチ素子Tでは、第2の一方導電型半導体層44および第2の他方導電型半導体層45によって主として光を発生する発光部が形成され、第1の一方導電型半導体層42と第1の他方導電型半導体層43と第2の一方導電型半導体層44とによって主として受光する受光部、言い換えればフォトトランジスタ部が形成される。   In the switch element T, the second one-conductivity-type semiconductor layer 44 and the second other-conductivity-type semiconductor layer 45 form a light emitting part that mainly generates light, and the first one-conductivity-type semiconductor layer 42 and the first other-conductivity-type semiconductor layer 45 are formed. A light receiving portion mainly receiving light, that is, a phototransistor portion is formed by the conductive semiconductor layer 43 and the second one conductive semiconductor layer 44.

スイッチ素子Tの第1の他方導電型半導体層43の厚みは、50Å〜1000Åに選ばれる。このように第1の他方導電型半導体層43の厚みを選ぶことによって、第1の一方導電型半導体層42と第1の他方導電型半導体層43と第2の一方導電型半導体層34とによって形成されるフォトトランジスタ部の電流増幅率が大きくなり、効率よく外部からの光を受光することができる。   The thickness of the first other conductivity type semiconductor layer 43 of the switch element T is selected from 50 to 1000 mm. Thus, by selecting the thickness of the first other conductivity type semiconductor layer 43, the first one conductivity type semiconductor layer 42, the first other conductivity type semiconductor layer 43, and the second one conductivity type semiconductor layer 34 are used. The current amplification factor of the formed phototransistor portion is increased and light from the outside can be efficiently received.

オーミックコンタクト層47の厚み方向Zの一表面47a上には、表面電極25がオーミック接合されて設けられる。表面電極25は、オーミックコンタクト層47の厚み方向Zの一表面47aの周縁部を除き、走査方向の下流側寄り、言い換えれば配列方向他方X2寄りに、一表面47aの面積の約半分の領域に形成される。このように表面電極25を形成することによってスイッチ素子Tの各半導体層への電界を可及的に均一化することができ、スイッチ素子Tから放射される光の発光強度を増加させることができるとともに、配列方向一方X1に隣接するスイッチ素子Tから出射され、遮光層18によって反射されて厚み方向一方Z1から到来する光を、各半導体層により多く入射させることができる。したがって、スイッチ素子Tの走査方向の下流側である配列方向他方X2では、表面電極25によって光を反射することによって、配列方向他方X2のスイッチ素子Tにより強い光を与えることができ、スイッチ素子Tの走査方向の上流側である配列方向一方X1では、表面電極25が形成されていないので、走査信号伝送路15または遮光層18によって反射して、厚み方向一方Z1から到来する光を効率よく受光することができる。表面電極25は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には表面電極25は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。   On the one surface 47a of the thickness direction Z of the ohmic contact layer 47, the surface electrode 25 is provided in ohmic contact. The surface electrode 25 is located in a region approximately half the area of the one surface 47a near the downstream side in the scanning direction, in other words, near the other X2 in the arrangement direction, except for the peripheral portion of the one surface 47a in the thickness direction Z of the ohmic contact layer 47. It is formed. By forming the surface electrode 25 in this manner, the electric field applied to each semiconductor layer of the switch element T can be made as uniform as possible, and the emission intensity of light emitted from the switch element T can be increased. At the same time, more light that is emitted from the switch element T adjacent to the one side X1 in the arrangement direction, reflected by the light-shielding layer 18, and arrives from one side Z1 in the thickness direction can be incident on each semiconductor layer. Therefore, in the other arrangement direction X2 which is the downstream side of the scanning direction of the switch element T, the light is reflected by the surface electrode 25, whereby stronger light can be given to the switch element T in the other arrangement direction X2. Since the surface electrode 25 is not formed in the arrangement direction one X1, which is the upstream side in the scanning direction, light that is reflected by the scanning signal transmission path 15 or the light shielding layer 18 and that arrives from the thickness direction one Z1 is efficiently received. can do. The surface electrode 25 is formed of a conductive material such as a metal material and an alloy material. Specifically, the surface electrode 25 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), or the like.

第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第2の他方導電型半導体層45、オーミックコンタクト層47および表面電極25は、絶縁層17によって覆われ、隣接するスイッチ素子Tと電気的に絶縁される。前述したように絶縁層17は、透光性を有するので、スイッチ素子Tが発光すると、この光は絶縁層17を透過して、配列方向Xに隣接するスイッチ素子Tに入射する。絶縁層17は、スイッチ素子Tが発する波長の光の95%以上を透過する樹脂材料によって形成される。   The first one-conductivity-type semiconductor layer 42, the first other-conductivity-type semiconductor layer 43, the second one-conductivity-type semiconductor layer 44, the second other-conductivity-type semiconductor layer 45, the ohmic contact layer 47, and the surface electrode 25 are It is covered with the insulating layer 17 and is electrically insulated from the adjacent switch element T. As described above, since the insulating layer 17 has translucency, when the switch element T emits light, the light passes through the insulating layer 17 and enters the switch element T adjacent in the arrangement direction X. The insulating layer 17 is formed of a resin material that transmits 95% or more of light having a wavelength emitted from the switch element T.

図3の矢符で示すように、スイッチ素子Tは、第2の一方導電型半導体層44および第2の他方導電型半導体層45の界面付近で、第2の一方導電型半導体層44寄りの領域から主に発光する。また第1の一方導電型半導体層42および第1の他方導電型半導体層43の界面付近でもわずかに発光する。スイッチ素子Tは、光を全方向に放射する。   As indicated by the arrows in FIG. 3, the switch element T is located near the interface between the second one-conductivity-type semiconductor layer 44 and the second other-conductivity-type semiconductor layer 45 and close to the second one-conductivity-type semiconductor layer 44. Mainly emits light from the area. Further, light is emitted slightly in the vicinity of the interface between the first one-conductivity-type semiconductor layer 42 and the first other-conductivity-type semiconductor layer 43. The switch element T emits light in all directions.

絶縁層17を平坦性を有する樹脂材料によって形成することによって、絶縁層17を形成するときに、各スイッチ素子Tの間にも樹脂材料を充填して、絶縁層17を各スイッチ素子Tの間に確実に形成することができる。絶縁層17は、樹脂材料を塗付し、この樹脂材料を硬化させて形成される。樹脂材料が硬化時に収縮することによって、各スイッチ素子Tの間に形成される絶縁層17の厚み方向一方Z1の表面部には、幅方向Yに延びる凹所48が形成される。   By forming the insulating layer 17 from a resin material having flatness, when the insulating layer 17 is formed, the resin material is also filled between the switch elements T so that the insulating layer 17 is interposed between the switch elements T. Can be reliably formed. The insulating layer 17 is formed by applying a resin material and curing the resin material. When the resin material shrinks during curing, a recess 48 extending in the width direction Y is formed on the surface portion of the thickness direction one Z1 of the insulating layer 17 formed between the switch elements T.

絶縁層17を、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成することによって、各スイッチ素子Tの間隔W3を前述のように選んでも、この空隙に絶縁層17を確実に形成することができ、また第1の一方導電型半導体層42、第1の他方導電型半導体層43、第2の一方導電型半導体層44、第2の他方導電型半導体層45、オーミックコンタクト層47、表面電極25および基板31に絶縁層17を密着して形成することができる。絶縁層17が、スイッチ素子Tの表面から剥離してしまうと、この剥離した部分の界面によって、光が反射されてしまい、隣接するスイッチ素子Tからの光の受光量が低下してしまうおそれがあるが、このような問題が発生しない。   By forming the insulating layer 17 from polyimide, benzocyclobutene (BCB), etc., the insulating layer 17 can be reliably formed in this gap even if the interval W3 between the switch elements T is selected as described above. The first one-conductivity-type semiconductor layer 42, the first other-conductivity-type semiconductor layer 43, the second one-conductivity-type semiconductor layer 44, the second other-conductivity-type semiconductor layer 45, the ohmic contact layer 47, the surface electrode 25, and The insulating layer 17 can be formed in close contact with the substrate 31. If the insulating layer 17 is peeled off from the surface of the switch element T, light is reflected by the interface of the peeled portion, and the amount of light received from the adjacent switch element T may be reduced. There is no such problem.

表面電極25の厚み方向Zの一表面25aには、第1〜第3走査信号伝送路15a,15b,15cのうちの、いずれか1つが接続される。絶縁層17のうち、表面電極25の厚み方向Zの一表面25a上に形成される部分には、貫通孔49が形成され、この貫通孔49を介して第1〜第3走査信号伝送路15a,15b,15cのうちの、いずれか1つが接続され、スイッチ素子Tと第1〜第3走査信号伝送路15a,15b,15cのうちの他の2つの走査信号伝送路15とは、絶縁層17によって電気的に絶縁される。スイッチ素子Tは絶縁層17によって覆われているので、スイッチ素子Tの厚み方向一方Z1側に、第1〜第3走査信号伝送路15a,15b,15cを積層することができる。   Any one of the first to third scanning signal transmission lines 15a, 15b, 15c is connected to one surface 25a of the thickness direction Z of the surface electrode 25. A through hole 49 is formed in a portion of the insulating layer 17 formed on one surface 25 a of the thickness direction Z of the surface electrode 25, and the first to third scanning signal transmission paths 15 a are formed through the through hole 49. , 15b, 15c are connected to each other, and the switching element T and the other two scanning signal transmission paths 15 of the first to third scanning signal transmission paths 15a, 15b, 15c are insulated layers. 17 is electrically insulated. Since the switch element T is covered with the insulating layer 17, the first to third scanning signal transmission lines 15a, 15b, and 15c can be stacked on one side Z1 in the thickness direction of the switch element T.

本実施の形態では、一方導電型はN型であり、他方導電型はP型である。発光素子Lおよびスイッチ素子Tにおいて、一方導電型をN型とし、他方導電型をP型とすると、発光信号伝送路12および走査信号伝送路15が、各素子のアノードに接続される構成となり、カソード電位を0ボルト(V)にすると、発光素子Lおよびスイッチ素子Tに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Lにおいては発光信号伝送路12がアノード端子として機能し、裏面電極36がカソード端子として機能する。またスイッチ素子Tにおいては、表面電極25が走査信号伝送路15とともにアノード端子として機能し、裏面電極36がカソード端子として機能する。   In the present embodiment, one conductivity type is N-type, and the other conductivity type is P-type. In the light emitting element L and the switch element T, when one conductivity type is N type and the other conductivity type is P type, the light emission signal transmission path 12 and the scanning signal transmission path 15 are connected to the anode of each element. A cathode potential of 0 volts (V) is preferable because a positive power source can be used as a power source for applying voltage or current to the light emitting element L and the switch element T. In the present embodiment, in the light emitting element L, the light emission signal transmission path 12 functions as an anode terminal, and the back electrode 36 functions as a cathode terminal. In the switch element T, the front electrode 25 functions as an anode terminal together with the scanning signal transmission path 15, and the back electrode 36 functions as a cathode terminal.

各スイッチ素子Tの厚み方向Zの一方側において、絶縁層17および走査信号伝送路15は遮光層18によって覆われる。遮光層18の材料としては、電気絶縁性を有し、スイッチ素子Tから発せられる波長の光を、2μm〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々ものが使用可能である。本実施の形態では遮光層18は、緑色のポリイミドによって形成される。遮光層18の厚みは、5μm〜10μm程度に選ばれる。   On one side in the thickness direction Z of each switch element T, the insulating layer 17 and the scanning signal transmission line 15 are covered with a light shielding layer 18. Various materials can be used as the material of the light shielding layer 18 as long as they are electrically insulating and absorb light of a wavelength emitted from the switch element T almost completely with a thickness of about 2 μm to 3 μm. is there. In the present embodiment, the light shielding layer 18 is formed of green polyimide. The thickness of the light shielding layer 18 is selected to be about 5 μm to 10 μm.

スイッチ素子Tから発せられ、厚み方向一方Z1へ向かう光は、絶縁層17と走査信号伝送路15と界面、走査信号伝送路15、絶縁層17と遮光層18との界面などによって反射されるか、遮光層18によって吸収される。各走査信号伝送路15および絶縁層17によって反射手段が形成される。これによって、スイッチ素子Tからの光が、発光素子Lから厚み方向一方Z1に出射される光に干渉してしまうことが防止される。したがって発光装置10を、後述する画像形成装置87の露光装置として用いた場合に、スイッチ素子Tからの漏れ光によって、画像の劣化が発生せず、優れた品質の画像を形成することができる。   Is the light emitted from the switch element T and directed toward one side Z1 in the thickness direction reflected by the interface between the insulating layer 17 and the scanning signal transmission path 15, the scanning signal transmission path 15, the interface between the insulating layer 17 and the light shielding layer 18, or the like? And is absorbed by the light shielding layer 18. Each scanning signal transmission line 15 and the insulating layer 17 form a reflecting means. This prevents the light from the switch element T from interfering with the light emitted from the light emitting element L in the thickness direction one Z1. Therefore, when the light emitting device 10 is used as an exposure device of an image forming apparatus 87 described later, an image of excellent quality can be formed without causing image degradation due to leakage light from the switch element T.

図4は、図1の切断面線A3−A3から見た発光装置10の基本的構成を示す一部の断面図である。発光素子Lと、スイッチ素子Tとは、幅方向Yに隣接して配置される。発光素子Lの第1の一方導電型半導体層32と、第1の他方導電型半導体層33と、第2の一方導電型半導体層34とのスイッチ素子T寄りの端部は、第2の他方導電型半導体層35と、オーミックコンタクト層37とのスイッチ素子T寄りの端部よりも、スイッチ素子Tに向かって突出し、発光素子接続部51を構成する。発光素子接続部51の配列方向Xの長さは、前述した長さW2よりもわずかに小さい。   FIG. 4 is a partial cross-sectional view showing the basic configuration of the light emitting device 10 as seen from the section line A3-A3 in FIG. The light emitting element L and the switch element T are arranged adjacent to each other in the width direction Y. The ends of the first one-conductivity-type semiconductor layer 32, the first other-conductivity-type semiconductor layer 33, and the second one-conductivity-type semiconductor layer 34 of the light-emitting element L near the switch element T The light emitting element connection portion 51 is configured to protrude toward the switch element T from the end of the conductive semiconductor layer 35 and the ohmic contact layer 37 near the switch element T. The length of the light emitting element connection portion 51 in the arrangement direction X is slightly smaller than the length W2 described above.

またスイッチ素子Tの、第1の一方導電型半導体層42と、第1の他方導電型半導体層43と、第2の一方導電型半導体層44との発光素子L寄りの端部は、第2の他方導電型半導体層45と、オーミックコンタクト層47との発光素子L寄りの端部よりも、スイッチ素子Tに向かって突出し、スイッチ素子接続部52を構成する。スイッチ素子接続部52の配列方向Xの長さは、発光素子接続部51の配列方向の長さと等しく選ばれる。   The end of the switch element T near the light emitting element L of the first one-conductivity-type semiconductor layer 42, the first other-conductivity-type semiconductor layer 43, and the second one-conductivity-type semiconductor layer 44 is The other conductive type semiconductor layer 45 and the ohmic contact layer 47 protrude toward the switch element T from the end portion near the light emitting element L, thereby forming the switch element connection portion 52. The length of the switch element connection portion 52 in the arrangement direction X is selected to be equal to the length of the light emitting element connection portion 51 in the arrangement direction.

発光素子Lの第2の一方導電型半導体層34のうち、発光素子接続部51を構成する部分34Aは、第2の他方導電型半導体層35が積層される部分34Bよりも厚みが小さく形成される。また発光素子スイッチTの第2の一方導電型半導体層44のうち、スイッチ素子接続部52を構成する部分44Aは、第2の他方導電型半導体層45が積層される部分44Bよりも厚みが小さく形成される。   Of the second one-conductivity-type semiconductor layer 34 of the light-emitting element L, the portion 34A constituting the light-emitting element connection portion 51 is formed to be smaller in thickness than the portion 34B where the second other-conductivity-type semiconductor layer 35 is laminated. The Of the second one-conductivity-type semiconductor layer 44 of the light-emitting element switch T, the portion 44A constituting the switch-element connection portion 52 has a smaller thickness than the portion 44B where the second other-conductivity-type semiconductor layer 45 is laminated. It is formed.

絶縁層17は、発光素子Lおよびスイッチ素子Tの表面に沿って形成されており、発光素子Lとスイッチ素子Tと間にも形成され、発光素子Lとスイッチ素子Tとが絶縁層17によって電気的に絶縁される。発光素子Lとスイッチ素子Tと間に設けられる絶縁層17の厚みは、基板31から発光素子接続部51およびスイッチ素子接続部52の厚みとほぼ等しい。絶縁層17のうち、発光素子Lとスイッチ素子Tと間に設けられる部分には、基板31側が底部となり、配列方向Xに沿って延びる凹部53が形成される。絶縁層17のうち、前記発光素子接続部51の第2の一方導電型半導体層34の厚み方向Zの一表面34aに積層されている部分には貫通孔54が形成され、前記スイッチ素子接続部52の第2の一方導電型半導体層44の厚み方向Zの一表面44aに積層される部分には貫通孔55がそれぞれ形成される。   The insulating layer 17 is formed along the surfaces of the light emitting element L and the switch element T, and is also formed between the light emitting element L and the switch element T. The light emitting element L and the switch element T are electrically connected by the insulating layer 17. Insulated. The thickness of the insulating layer 17 provided between the light emitting element L and the switch element T is substantially equal to the thickness of the light emitting element connection portion 51 and the switch element connection portion 52 from the substrate 31. In the insulating layer 17, a portion provided between the light emitting element L and the switch element T is formed with a recess 53 extending along the arrangement direction X, with the substrate 31 side being the bottom. In the insulating layer 17, a through hole 54 is formed in a portion of the light emitting element connection portion 51 that is stacked on the one surface 34 a of the second one-conductivity-type semiconductor layer 34 in the thickness direction Z, and the switch element connection portion Through holes 55 are respectively formed in portions of the second one-conductivity-type semiconductor layer 52 that are stacked on the one surface 44a of the thickness direction Z.

発光素子Lのゲート19と、この発光素子Lに対応するスイッチ素子Tのゲート24とを接続する接続手段14は、発光素子接続部51とスイッチ素子接続部52とにわたって、発光素子Lとスイッチ素子Tとの間で、絶縁層17に積層して設けられる。接続手段14は、前記貫通孔44,45に接続手段14の一部が形成され、発光素子接続部51の第2の一方導電型半導体層34の厚み方向Zの一表面34aと、前記スイッチ素子接続部52の第2の一方導電型半導体層44の厚み方向Zの一表面44aとに接続される。接続手段14の抵抗値は、1kΩ(オーム)以下に選ばれる。抵抗値が高すぎると、スイッチ素子Tから発光素子Lへのトリガ信号が減衰されてしまうが、接続手段14の抵抗値を前記範囲に選ぶことによって、スイッチ素子Tから発光素子Lへのトリガ信号が減衰することなく伝達される。   The connection means 14 for connecting the gate 19 of the light emitting element L and the gate 24 of the switch element T corresponding to the light emitting element L extends over the light emitting element connecting portion 51 and the switch element connecting portion 52. The insulating layer 17 is stacked between the T and the insulating layer 17. The connection means 14 includes a part of the connection means 14 formed in the through holes 44 and 45, the one surface 34 a in the thickness direction Z of the second one-conductivity-type semiconductor layer 34 of the light emitting element connection portion 51, and the switch element The connection portion 52 is connected to the one surface 44a of the thickness direction Z of the second one-conductivity-type semiconductor layer 44. The resistance value of the connecting means 14 is selected to be 1 kΩ (ohms) or less. If the resistance value is too high, the trigger signal from the switch element T to the light emitting element L is attenuated, but the trigger signal from the switch element T to the light emitting element L is selected by selecting the resistance value of the connecting means 14 within the above range. Is transmitted without attenuation.

発光素子Lの第2の一方導電型半導体層34は、発光素子Lのゲート19であり、スイッチ素子Tの第2の一方導電型半導体層44は、スイッチ素子Tのゲート24である。したがって、接続手段14は、発光素子Lとスイッチ素子Tのゲート同士を電気的に接続している。   The second one-conductivity-type semiconductor layer 34 of the light-emitting element L is the gate 19 of the light-emitting element L, and the second one-conductivity-type semiconductor layer 44 of the switch element T is the gate 24 of the switch element T. Therefore, the connection means 14 electrically connects the gates of the light emitting element L and the switch element T.

発光素子Lの第2の他方導電型半導体層35およびオーミックコンタクト層37のスイッチ素子T寄りの端部は、絶縁層17を介して前述した発光信号伝送路12によって覆われる。これによって、発光素子Lから、スイッチ素子Tに向かう光を遮光することができる。発光信号伝送路12の信号路延在部21は、第2の他方導電型半導体層35およびオーミックコンタクト層37のスイッチ素子Tに対向する側部に臨んで設けられ、また発光素子接続部51の第2の他方導電型半導体層35寄りの端部を覆う。   The ends of the second other-conductivity-type semiconductor layer 35 and the ohmic contact layer 37 of the light-emitting element L near the switch element T are covered with the above-described light-emitting signal transmission path 12 via the insulating layer 17. As a result, light traveling from the light emitting element L toward the switch element T can be shielded. The signal path extending portion 21 of the light emitting signal transmission path 12 is provided facing the side of the second other conductive type semiconductor layer 35 and the ohmic contact layer 37 facing the switch element T, and the light emitting element connecting portion 51 The end near the second other conductivity type semiconductor layer 35 is covered.

またスイッチ素子Tの第2の他方導電型半導体層45およびオーミックコンタクト層47の発光素子L寄りの端部は、絶縁層17に積層される遮光層18によって覆われる。これによって、スイッチ素子Tから、発光素子Lに向かう光を遮光することができる。またスイッチ素子Tの、発光素子Lとは反対側の端部は、絶縁層17を介して遮光層18によって覆われる。遮光層18は、スイッチ素子接続部52の厚み方向Zの一方を覆い、前記発光素子Lとスイッチ素子Tとの間に形成される凹所53付近まで延びる。   The ends of the switch element T near the light emitting element L of the second other conductive type semiconductor layer 45 and the ohmic contact layer 47 are covered with the light shielding layer 18 laminated on the insulating layer 17. Thereby, the light traveling from the switch element T toward the light emitting element L can be shielded. Further, the end of the switch element T opposite to the light emitting element L is covered with the light shielding layer 18 via the insulating layer 17. The light shielding layer 18 covers one side in the thickness direction Z of the switch element connecting portion 52 and extends to the vicinity of the recess 53 formed between the light emitting element L and the switch element T.

図5は、図1の切断面線A4−A4から見た発光装置10の基本的構成を示す一部の断面図である。走査スタート用スイッチ素子T0と、スイッチ素子Tとは、同じ構成であるので、同様の部分には、同様の参照符号を付して、重複する説明を省略する場合がある。   FIG. 5 is a partial cross-sectional view showing a basic configuration of the light-emitting device 10 as viewed from the section line A4-A4 of FIG. Since the scanning start switch element T0 and the switch element T have the same configuration, the same parts are denoted by the same reference numerals, and redundant description may be omitted.

走査スタート用スイッチ素子T0は、基板31の厚み方向Zの一表面31a上に、第1の一方導電型半導体層62が積層され、第1の一方導電型半導体層62の厚み方向Zの一表面62a上に第1の他方導電型半導体層63が積層され、第1の他方導電型半導体層63の厚み方向Zの一表面63a上に第2の一方導電型半導体層64が積層され、第2の一方導電型半導体層64の厚み方向Zの一表面64a上に第2の他方導電型半導体層65が積層され、第2の他方導電型半導体層65の厚み方向Zの一表面65a上にオーミックコンタクト層67が積層され、オーミックコンタクト層67の厚み方向Zの一表面67a上に表面電極25が形成されて構成される。走査スタート用スイッチ素子T0の表面電極25は、オーミックコンタクト層61の一表面61aの周縁部を除く全領域に形成される。第1の一方導電型半導体層62、第1の他方導電型半導体層63、第2の一方導電型半導体層64、第2の他方導電型半導体層65、オーミックコンタクト層67および表面電極25の積層体は、略直方体形状を有する。   In the scanning start switch element T0, the first one-conductivity-type semiconductor layer 62 is laminated on the one surface 31a of the thickness direction Z of the substrate 31, and the one surface of the first one-conductivity-type semiconductor layer 62 in the thickness direction Z. A first other conductivity type semiconductor layer 63 is laminated on 62a, a second one conductivity type semiconductor layer 64 is laminated on one surface 63a of the thickness direction Z of the first other conductivity type semiconductor layer 63, and a second The second other conductivity type semiconductor layer 65 is laminated on one surface 64a of the thickness direction Z of the one conductivity type semiconductor layer 64, and ohmic on the one surface 65a of the second other conductivity type semiconductor layer 65. The contact layer 67 is laminated, and the surface electrode 25 is formed on the one surface 67 a in the thickness direction Z of the ohmic contact layer 67. The surface electrode 25 of the scanning start switch element T0 is formed in the entire region except the peripheral portion of the one surface 61a of the ohmic contact layer 61. The first one-conductivity-type semiconductor layer 62, the first other-conductivity-type semiconductor layer 63, the second one-conductivity-type semiconductor layer 64, the second other-conductivity-type semiconductor layer 65, the ohmic contact layer 67, and the surface electrode 25 are stacked. The body has a substantially rectangular parallelepiped shape.

走査スタート用スイッチ素子T0の第1の一方導電型半導体層62とスイッチ素子Tの第1の一方導電型半導体層42とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0の第1の他方導電型半導体層63とスイッチ素子Tの第1の他方導電型半導体層43とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0の第2の一方導電型半導体層64とスイッチ素子Tの第2の一方導電型半導体層44とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0の第2の他方導電型半導体層65とスイッチ素子Tの第2の他方導電型半導体層45とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0のオーミックコンタクト層67と、スイッチ素子Tのオーミックコンタクト層47とは、同じ半導体材料によって形成され、同じ厚みに形成される。   The first one-conductivity-type semiconductor layer 62 of the scanning start switch element T0 and the first one-conductivity-type semiconductor layer 42 of the switch element T are formed of the same semiconductor material and have the same thickness. The first other conductive semiconductor layer 63 of the scanning start switch element T0 and the first other conductive semiconductor layer 43 of the switch element T are formed of the same semiconductor material and have the same thickness. The second one-conductivity-type semiconductor layer 64 of the scanning start switch element T0 and the second one-conductivity-type semiconductor layer 44 of the switch element T are formed of the same semiconductor material and have the same thickness. The second other conductivity type semiconductor layer 65 of the scanning start switch element T0 and the second other conductivity type semiconductor layer 45 of the switch element T are formed of the same semiconductor material and have the same thickness. The ohmic contact layer 67 of the scanning start switch element T0 and the ohmic contact layer 47 of the switch element T are formed of the same semiconductor material and have the same thickness.

また走査スタート用スイッチ素子T0の、第1の一方導電型半導体層62と、第1の他方導電型半導体層63と、第2の一方導電型半導体層64との発光素子L寄りの端部は、第2の他方導電型半導体層65と、オーミックコンタクト層67との発光素子L寄りの端部よりも、発光素子アレイ11側に向かって突出し、走査スタート用スイッチ素子接続部68を構成する。   Further, end portions of the scanning start switch element T0 near the light emitting element L of the first one-conductivity-type semiconductor layer 62, the first other-conductivity-type semiconductor layer 63, and the second one-conductivity-type semiconductor layer 64 are The second other conductive type semiconductor layer 65 and the ohmic contact layer 67 protrude toward the light emitting element array 11 side from the end portion near the light emitting element L, and constitute a scanning start switch element connecting portion 68.

走査スタート用スイッチ素子T0は、絶縁層17および遮光層18に覆われる。走査スタート用スイッチ素子T0の厚み方向一方に積層される絶縁層17に積層して走査信号伝送路15が形成され、絶縁層17のうち走査スタート用スイッチ素子T0の厚み方向一方に積層される部分に形成される貫通孔69に第3走査信号伝送路15cの一部が形成されて、貫通孔69を介して第3走査信号伝送路15cが走査スタート用スイッチ素子T0の表面電極25に接続される。また絶縁層17のうち、走査スタート用スイッチ素子接続部68の積層される部分には、貫通孔71が形成され、この貫通孔71にスタート信号伝送路16の一部が形成され、貫通孔71を介して、絶縁層17に積層して形成されるスタート信号伝送路16が接続される。走査スタート用スイッチ素子T0、走査信号伝送路15およびスタート信号伝送路16とは、遮光層18によって覆われる。   The scanning start switch element T0 is covered with the insulating layer 17 and the light shielding layer 18. The scanning signal transmission path 15 is formed by laminating on the insulating layer 17 laminated on one side in the thickness direction of the scanning start switch element T0, and the portion of the insulating layer 17 laminated on one side in the thickness direction of the scanning start switch element T0. A part of the third scanning signal transmission path 15c is formed in the through-hole 69 formed in the first through-hole 69, and the third scanning signal transmission path 15c is connected to the surface electrode 25 of the scanning start switch element T0 through the through-hole 69. The Further, in the insulating layer 17, a through hole 71 is formed in a portion where the scanning start switch element connection portion 68 is laminated, and a part of the start signal transmission path 16 is formed in the through hole 71. The start signal transmission line 16 formed by being laminated on the insulating layer 17 is connected via the. The scanning start switch element T 0, the scanning signal transmission path 15, and the start signal transmission path 16 are covered with a light shielding layer 18.

走査スタート用スイッチ素子T0の第2の一方導電型半導体層64は、走査スタート用スイッチ素子T0のゲート26である。   The second one-conductivity-type semiconductor layer 64 of the scan start switch element T0 is the gate 26 of the scan start switch element T0.

各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0は、基板31の一表面31aに、第1の一方導電型半導体層32,42,62、第1の他方導電型半導体層33,43,63、第2の一方導電型半導体層34,44,64、第2の他方導電型半導体層35,45,65、オーミックコンタクト層37,47,67を、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長(CVD)法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0を同時に形成することができるので、製造コストを低減することができる。各半導体層を形成した後、導電体層を蒸着法などによって形成し、フォトリソグラフィによってパターニングおよびエッチングして、表面電極25を形成する。   Each light emitting element L, each switch element T, and scanning start switch element T0 are formed on one surface 31a of the substrate 31 with a first one-conductivity-type semiconductor layer 32, 42, 62, a first other-conductivity-type semiconductor layer 33, 43, 63, second one-conductivity-type semiconductor layers 34, 44, 64, second other-conductivity-type semiconductor layers 35, 45, 65, and ohmic contact layers 37, 47, 67, respectively. The layers are sequentially stacked by epitaxial growth and chemical vapor deposition (CVD), and then patterned and etched by photolithography. Therefore, since the light emitting element L, the switch element T, and the scan start switch element T0 can be formed simultaneously in a series of manufacturing processes, the manufacturing cost can be reduced. After forming each semiconductor layer, a conductor layer is formed by a vapor deposition method or the like, and patterned and etched by photolithography to form the surface electrode 25.

絶縁層17は、表面電極25を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子L、スイッチ素子Tまたは走査スタート用スイッチ素子T0との接続に必要な各貫通孔39,49,54,55,69,71をフォトリソグラフィによってパターニングおよびエッチングして形成される。   After the surface electrode 25 is formed, the insulating layer 17 is spin-coated with the above-described resin material such as polyimide, and then the applied resin material is cured, so that the light emission signal transmission path 12, the connection means 14, Each through-hole 39, 49, 54, 55 required for connection of the third scanning signal transmission path 15a, 15b, 15c, the start signal transmission path 16, and the light emitting element L, the switching element T or the scanning start switching element T0. 69, 71 are formed by patterning and etching by photolithography.

発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子遮光部23とは、絶縁層17を形成した後、発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、蒸着法などによって導電性材料を絶縁層17の表面に積層した後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、発光信号伝送路12と、接続手段14と、第1〜第3走査信号伝送路15a,15b,15cと、スタート信号伝送路16と、発光素子遮光部23との厚みは、ほぼ等しく形成される。   The light emitting signal transmission path 12, the connecting means 14, the first to third scanning signal transmission paths 15a, 15b, 15c, the start signal transmission path 16, and the light emitting element light shielding portion 23 are formed after the insulating layer 17 is formed. The light emitting signal transmission path 12, the connection means 14, the first to third scanning signal transmission paths 15a, 15b, 15c, the start signal transmission path 16, and the conductive material on the surface of the insulating layer 17 by vapor deposition or the like. After the stacking, they are simultaneously formed by patterning and etching by photolithography. Therefore, the light emitting signal transmission path 12, the connecting means 14, the first to third scanning signal transmission paths 15a, 15b, and 15c, the start signal transmission path 16, and the light emitting element light shielding portion 23 are formed to have substantially the same thickness. Is done.

図6は、発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0の、アノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。なお、図6では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。また図6には、負荷線72も示されている。発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0は、電圧電流特性を表す特性曲線と、負荷線72とが交わるオフ状態のb点と、特性曲線と負荷線72とが交わるオン状態のa点とを遷移する。アノード電圧は、カソードの電位を0(零)ボルト(V)としたときのアノードの電位を表し、アノード電流は、アノードに流れる電流を表す。   FIG. 6 is a graph showing forward voltage-current characteristics, which are relationships between the anode voltage and the anode current, of the light emitting element L, the switch element T, and the scan start switch element T0. In FIG. 6, the horizontal axis indicates the anode voltage, and the vertical axis indicates the anode current. In FIG. 6, a load line 72 is also shown. The light emitting element L, the switch element T, and the scan start switch element T0 are in the off state where the characteristic curve representing the voltage-current characteristic and the load line 72 intersect, and the on state where the characteristic curve and the load line 72 intersect. Transition to point a. The anode voltage represents the anode potential when the cathode potential is 0 (zero) volts (V), and the anode current represents the current flowing through the anode.

発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0の初期のしきい電圧(ブレークオーバ電圧)をVBOとする。初期のしきい電圧とは、発光素子Lでは、ゲート19にトリガ信号が与えられていない状態のしきい電圧であり、スイッチ素子Tでは受光していない状態のしきい電圧であり、走査スタート用スイッチ素子T0では、ゲート26にトリガ信号が与えられていない状態のしきい電圧である。 The initial threshold voltage (breakover voltage) of the light emitting element L, the switch element T, and the scan start switch element T0 is defined as V BO . The initial threshold voltage is a threshold voltage when the trigger signal is not applied to the gate 19 in the light emitting element L, and is a threshold voltage when no light is received by the switch element T. In the switch element T0, the threshold voltage is in a state where no trigger signal is applied to the gate 26.

発光素子Lおよび走査スタート用スイッチ素子T0では、ゲート19,26にトリガ信号を与えることによって、しきい電圧がVBOから、図6の矢符P1で示すように、このVBOよりも小さな電圧であるVTHへとしきい電圧が低下し、スイッチ素子Tでは、受光することによって、しきい電圧が、VBOから、図6の矢符P1で示すように、このVBOよりも小さな電圧であるVTHへと低下する。 In the light-emitting element L and the scan start switch element T0, by providing a trigger signal to the gate 19 and 26, the threshold voltage V BO, as indicated by the arrow P1 in FIG. 6, voltage smaller than the V BO When the threshold voltage drops to V TH , and the switch element T receives light, the threshold voltage is reduced from V BO to a voltage smaller than this V BO as indicated by an arrow P1 in FIG. It drops to a certain VTH .

図7は、図1に示される発光装置10の基本的構成を示す一部の等価回路を示す回路図である。発光装置10は、駆動手段73をさらに含む。駆動手段73は、第1〜第3走査信号伝送路15a,15b,15cと、発光信号伝送路12と、スタート信号伝送路16とに接続され、第1〜第3走査信号伝送路15a,15b,15cに走査信号φを与え、スタート信号伝送路16にスタート信号φSを与え、発光信号伝送路12に発光信号φEをそれぞれ与える。駆動手段73は、駆動用ドライバーIC(Integrated Circuit)によって実現される。   FIG. 7 is a circuit diagram showing a part of an equivalent circuit showing the basic configuration of the light emitting device 10 shown in FIG. The light emitting device 10 further includes driving means 73. The driving means 73 is connected to the first to third scanning signal transmission paths 15a, 15b, 15c, the light emission signal transmission path 12, and the start signal transmission path 16, and the first to third scanning signal transmission paths 15a, 15b. , 15c, a start signal φS is applied to the start signal transmission path 16, and a light emission signal φE is applied to the light emission signal transmission path 12. The driving means 73 is realized by a driving driver IC (Integrated Circuit).

駆動手段73は、外部から基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、第1〜第3走査信号φ1〜φ3およびスタート信号φSを同期して出力し、走査信号伝送路15およびスタート信号伝送路16にそれぞれ与える。前記クロックパルス信号は、後述する画像形成装置87の制御手段96から与えられる。クロックパルス信号のクロック周期は、後述する画像形成装置87の制御手段96における制御周期よりも長く選ばれる。また駆動手段73は、クロックパルス信号とともに与えられる画像情報に基づいて、発光信号φEを出力して、発光信号伝送路12に与える。   The driving means 73 receives a clock pulse signal as a reference from the outside, and outputs the first to third scanning signals φ1 to φ3 and the start signal φS in synchronization with the clock pulse signal to transmit the scanning signal. Are provided to the path 15 and the start signal transmission path 16, respectively. The clock pulse signal is supplied from the control unit 96 of the image forming apparatus 87 described later. The clock cycle of the clock pulse signal is selected to be longer than the control cycle in the control means 96 of the image forming apparatus 87 described later. Further, the driving means 73 outputs the light emission signal φE based on the image information given together with the clock pulse signal and gives it to the light emission signal transmission path 12.

第1〜第3走査信号伝送路15a,15b,15cには、各スイッチ素子Tと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段73は、抵抗素子Rφを介して第1〜第3走査信号伝送路15a,15b,15cに接続される。抵抗素子Rφは、駆動手段73から走査信号伝送路15に過電流が流れてしまうことを防止するとともに、各スイッチ素子Tに印加される電圧を分圧する分圧抵抗としての機能を有する。   The first to third scanning signal transmission lines 15a, 15b, and 15c are connected to resistance elements Rφ connected in series with the switch elements T, respectively, and the driving means 73 is connected to the first to the third scanning signal transmission lines 15a, 15b, and 15c via the resistance elements Rφ. The three scanning signal transmission paths 15a, 15b, and 15c are connected. The resistance element Rφ has a function as a voltage dividing resistor that divides the voltage applied to each switch element T while preventing an overcurrent from flowing from the driving means 73 to the scanning signal transmission line 15.

また発光信号伝送路12にも、各発光素子Lと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段73は、抵抗素子Rφを介して発光信号伝送路12に接続される。抵抗素子Rφは、駆動手段73から発光信号伝送路12に過電流が流れてしまうことを防止するとともに、各発光素子Lに印加される電圧を分圧する分圧抵抗としての機能を有する。   Also, the light emitting signal transmission path 12 is connected with a resistance element Rφ connected in series with each light emitting element L, and the driving means 73 is connected to the light emission signal transmission path 12 via the resistance element Rφ. The resistance element Rφ has a function as a voltage dividing resistor that divides the voltage applied to each light emitting element L while preventing an overcurrent from flowing from the driving means 73 to the light emitting signal transmission path 12.

図8は、駆動手段73が、スタート信号伝送路16に与えるスタート信号φS、第1走査信号伝送路15aに与える第1走査信号φ1、第2走査信号伝送路15bに与える第2走査信号φ2、第3走査信号伝送路15cに与える第3走査信号φ3および発光信号伝送路12に与える発光信号φEと、発光素子L1の発光強度と、走査スタート用スイッチ素子T0およびスイッチ素子T1〜T4の発光強度とを示す波形図である。発光素子L1および走査スタート用スイッチ素子T0ならびにスイッチ素子T1〜T4の発光強度は、ハイ(H)レベルのとき発光していることを表し、ロー(L)レベルのとき発光していないことを表す。図8において、横軸は時間であって、基準時刻からの経過時間を表す。   FIG. 8 shows the start signal φS given to the start signal transmission path 16 by the driving means 73, the first scanning signal φ1 given to the first scanning signal transmission path 15a, the second scanning signal φ2 given to the second scanning signal transmission path 15b, The third scanning signal φ3 applied to the third scanning signal transmission path 15c and the light emission signal φE applied to the light emission signal transmission path 12, the light emission intensity of the light emitting element L1, and the light emission intensity of the scanning start switch element T0 and the switch elements T1 to T4. FIG. The light emission intensity of the light emitting element L1, the scanning start switch element T0, and the switch elements T1 to T4 indicates that light is emitted when the level is high (H), and indicates that no light is emitted when the level is low (L). . In FIG. 8, the horizontal axis represents time, and represents the elapsed time from the reference time.

またスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEについて、縦軸は、信号レベルを表す。信号レベルは、電圧または電流の大きさを表し、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがハイ(H)レベルのとき、高電圧または高電流が信号伝送路に供給され、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがロー(L)レベルのとき、低電圧または低電流が信号伝送路に供給される。スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEがLレベルのとき、伝送路に供給される電圧または電流は、各素子のしきい電圧またはしきい電流よりも小さい。電圧の場合では、ハイレベルは、たとえば3ボルト(V)〜10ボルト(V)である。電圧の場合では、ローレベルは、たとえば0(零)ボルト(V)である。   For the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE, the vertical axis represents the signal level. The signal level represents the magnitude of voltage or current. When the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE are at a high (H) level, a high voltage or high current is applied to the signal transmission line. When the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE are at the low (L) level, a low voltage or a low current is supplied to the signal transmission line. When the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE are at the L level, the voltage or current supplied to the transmission line is smaller than the threshold voltage or threshold current of each element. In the case of voltage, the high level is, for example, 3 volts (V) to 10 volts (V). In the case of voltage, the low level is, for example, 0 (zero) volts (V).

本実施の形態では、Hレベルのときのスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEの電圧をたとえば5ボルト(V)とし、Lレベルのスタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEの電圧をたとえば0ボルト(V)とする。第1〜第3走査信号φ1〜φ3の波形は同じであり、それぞれ位相が異なる。   In the present embodiment, the voltage of the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE at the H level is, for example, 5 volts (V), and the L level start signal φS, The voltages of the third scanning signals φ1 to φ3 and the light emission signal φE are set to 0 volts (V), for example. The waveforms of the first to third scanning signals φ1 to φ3 are the same and have different phases.

発光装置10では、発光させるべき発光素子Lのしきい電圧またはしきい電流を低下させるために、スイッチ素子Tの発光状態を、配列方向Xに沿って転送する。   In the light emitting device 10, the light emitting state of the switch element T is transferred along the arrangement direction X in order to reduce the threshold voltage or the threshold current of the light emitting element L to emit light.

以後、駆動手段73の動作について説明する。まず時刻t0で、駆動手段73は、スタート信号φS、第1〜第3走査信号φ1〜φ3および発光信号φEをローレベルとする。スタート信号φSをローレベルにしておくことによって、走査スタート用スイッチ素子T0のしきい電圧またはしきい電流は、第3走査信号φのハイレベルよりも小さくなる。駆動手段73は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持する。また駆動手段73は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。   Hereinafter, the operation of the driving unit 73 will be described. First, at time t0, the driving unit 73 sets the start signal φS, the first to third scanning signals φ1 to φ3, and the light emission signal φE to a low level. By setting the start signal φS to the low level, the threshold voltage or the threshold current of the scanning start switch element T0 becomes smaller than the high level of the third scanning signal φ. When the signal level is changed from the low level to the high level for the light emission signal φE, the start signal φS, and the scanning signal φ, the driving unit 73 changes the signal level to the high level until the signal level is changed from the high level to the low level next time. To maintain. Further, when the signal level is changed from the high level to the low level for the light emission signal φE, the start signal φS, and the scanning signal φ, the driving unit 73 sets the signal level to the low level until the signal level is changed from the low level to the high level next time. To keep.

時刻t1で、駆動手段73は、第3走査信号φ3のみをローレベルからハイレベルに変化させる。時刻t1において、スタート信号φS、第1,第2走査信号φ1,φ2および発光信号φEは、ローレベルである。これによって、走査スタート用スイッチ素子T0が、オン状態になり、すなわちターンオンし、発光する。   At time t1, the driving unit 73 changes only the third scanning signal φ3 from the low level to the high level. At time t1, the start signal φS, the first and second scanning signals φ1, φ2, and the light emission signal φE are at a low level. As a result, the scanning start switch element T0 is turned on, that is, turned on and emits light.

走査スタート用スイッチ素子T0の光は、隣接するスイッチ素子アレイ13の配列方向Xの端部に配置されるスイッチ素子T1に最も強く入射する。スイッチ素子アレイ13の他のスイッチ素子Tでは、配列方向Xに走査スタート用スイッチ素子T0から離間した位置に配置されるスイッチ素子Tほど、走査スタート用スイッチ素子T0から照射される光の強度が小さくなる。スイッチ素子Tでは、受光すると光励起によって各半導体層に、受光強度に応じたキャリアが生成される。キャリアの生成によって、第2の一方導電型半導体層44に蓄積される電子が、第2の一方導電型半導体層44のフェルミ準位を下げ、これによって第1の他方導電型半導体層43と第2の一方導電型半導体層44との接合部分において、なだれ現象が発生しやすくなる。このため、スイッチ素子Tは、光を受光することによってしきい電圧またはしきい電流が低下し、また受光する光強度が大きくなるほど、しきい電圧またはしきい電流の降下が大きくなるという特性を有する。   The light of the scanning start switch element T0 is most strongly incident on the switch element T1 arranged at the end portion in the arrangement direction X of the adjacent switch element array 13. In the other switch elements T of the switch element array 13, the intensity of light emitted from the scan start switch element T0 is smaller as the switch element T is arranged at a position away from the scan start switch element T0 in the arrangement direction X. Become. In the switch element T, when light is received, carriers corresponding to the received light intensity are generated in each semiconductor layer by photoexcitation. Electrons accumulated in the second one-conductivity-type semiconductor layer 44 due to the generation of carriers lowers the Fermi level of the second one-conductivity-type semiconductor layer 44, and thereby the first other-conductivity-type semiconductor layer 43 and the second one-conductivity-type semiconductor layer 43. The avalanche phenomenon is likely to occur at the junction with the two one-conductivity type semiconductor layer 44. For this reason, the switching element T has a characteristic that the threshold voltage or threshold current decreases by receiving light, and the threshold voltage or threshold current drops more as the received light intensity increases. .

次に走査スタート用スイッチ素子T0からスイッチ素子T1への発光状態の転送について説明する。走査スタート用スイッチ素子T0が発光すると、この光をスイッチ素子T1が受光し、スイッチ素子T1のしきい電圧が低下する。   Next, the transfer of the light emission state from the scanning start switch element T0 to the switch element T1 will be described. When the scanning start switch element T0 emits light, the switch element T1 receives this light, and the threshold voltage of the switch element T1 decreases.

時刻t2において、スイッチ素子T1のしきい電圧はVTH(T1)となっている。第1走査信号伝送路15aには、スイッチ素子T1,T4,…,Tj−2が接続されているが、スイッチ素子T4,…,Tj−2は、走査スタート用スイッチ素子T0から十分に離れているので、走査スタート用スイッチ素子T0からの光を受光しても、その光は微弱であるので、しきい電圧はほとんど変化しない。 At time t2, the threshold voltage of the switch element T1 is V TH (T1). Switch elements T1, T4,..., Tj-2 are connected to the first scanning signal transmission line 15a, but the switch elements T4,..., Tj-2 are sufficiently separated from the scanning start switch element T0. Therefore, even if light from the scanning start switch element T0 is received, the light is weak, so that the threshold voltage hardly changes.

時刻t2で、駆動手段73は、第1走査信号φ1をローレベルからハイレベルにする。時刻t2において、スタート信号φS、第2走査信号φ2、発光信号φEはローレベルであり、第3走査信号φ3は、ハイレベルである。第1走査信号φ1のハイレベルは、第1走査信号伝送路15aに接続されるスイッチ素子T1を除く他のスイッチ素子T4,…,Tj−2のしきい電圧またはしきい電流うちの最低値よりも、高い電圧または高い電流に選ばれる。   At time t2, the driving unit 73 changes the first scanning signal φ1 from the low level to the high level. At time t2, the start signal φS, the second scanning signal φ2, and the light emission signal φE are at a low level, and the third scanning signal φ3 is at a high level. The high level of the first scanning signal φ1 is lower than the threshold voltage or threshold current of the other switching elements T4,..., Tj-2 except the switching element T1 connected to the first scanning signal transmission line 15a. Is also selected for high voltage or high current.

隣接するスイッチ素子Tからの光を受光することによってしきい電圧またはしきい電流が低下したスイッチ素子Tが接続される前記走査信号伝送路15に、この走査信号伝送路15に接続される他のスイッチ素子Tのしきい電圧またはしきい電流の最低値よりも高い電圧または電流の走査信号φを与えると、走査信号φは抵抗素子Rφを介して、走査信号伝送路15に与えられ、スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が与えられる。各スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が徐々に印加されることとなり、同じ走査信号伝送路15に接続される複数のスイッチ素子Tのうち、隣接しているスイッチ素子Tからの光を受光したスイッチ素子Tに与えられる電圧または電流が、最も早くこのスイッチ素子Tのしきい電圧またはしきい電流よりも大きくなる。これによって、しきい電圧またはしきい電流が最も低いスイッチ素子Tのみが発光し、他のスイッチ素子Tは、発光しない。   The scanning signal transmission path 15 to which the switching element T whose threshold voltage or threshold current has been lowered by receiving light from the adjacent switching element T is connected to the scanning signal transmission path 15 is connected to the scanning signal transmission path 15. When a scanning signal φ having a voltage or current higher than the minimum threshold voltage or threshold current of the switch element T is applied, the scanning signal φ is applied to the scanning signal transmission line 15 via the resistance element Rφ, and the switching element A voltage divided by the resistance element Rφ is applied to T. A voltage divided by the resistance element Rφ is gradually applied to each switch element T, and among the plurality of switch elements T connected to the same scanning signal transmission path 15, the adjacent switch element T The voltage or current applied to the switch element T that has received the light from the first becomes the threshold voltage or threshold current of the switch element T earliest. Thereby, only the switch element T with the lowest threshold voltage or threshold current emits light, and the other switch elements T do not emit light.

これによって、時刻t2で、スイッチ素子T1がオン状態となり、すなわちターンオンし、発光する。   Accordingly, at time t2, the switch element T1 is turned on, that is, turned on and emits light.

スイッチ素子T1がオン状態となった後、時刻t3で、駆動手段73は、第3走査信号φ3をローレベルにする。これによって、走査スタート用スイッチ素子T0は、オフ状態、すなわちターンオフして、消灯する。   After the switch element T1 is turned on, the driving unit 73 sets the third scanning signal φ3 to the low level at time t3. Accordingly, the scanning start switch element T0 is turned off, that is, turned off and turned off.

このようにして、走査スタート用スイッチ素子T0から、スイッチ素子T1へと発光状態が遷移する。また時刻t3において、駆動手段73は、スタート信号φSをローレベルからハイレベルにし、以後、ハイレベルを維持させることによって、時刻t3以降に、第3走査信号φ3をローレベルからハイレベルにしても、走査スタート用スイッチ素子T0はオフ状態を維持する。   In this way, the light emission state transitions from the scanning start switch element T0 to the switch element T1. Further, at time t3, the driving means 73 changes the start signal φS from the low level to the high level, and thereafter maintains the high level, thereby changing the third scanning signal φ3 from the low level to the high level after time t3. The scanning start switch element T0 maintains the off state.

時刻t2と時刻t3との間の時間は、第1走査信号φ1がハイレベルとなる時間の1/10程度に選ばれる。このように、隣接するスイッチ素子Tにおいて与えられる走査信号φがハイレベルとなる時間が重なるように駆動手段73が走査信号φを与えることによって、隣接するスイッチ素子Tのしきい電圧またはしきい電流が確実に低下している間に、走査信号φをハイレベルとすることができ、光走査を確実に行うことができる。   The time between the time t2 and the time t3 is selected to be about 1/10 of the time when the first scanning signal φ1 becomes high level. In this way, the drive means 73 provides the scanning signal φ so that the time when the scanning signal φ applied to the adjacent switch element T is at the high level overlaps, whereby the threshold voltage or threshold current of the adjacent switch element T is applied. Is reliably lowered, the scanning signal φ can be set to a high level, and optical scanning can be performed reliably.

本実施の形態では、第1〜第3走査信号φ1〜φ3がハイレベルとなる時間は、1μ秒(μsecond)程度に選ばれる。したがって、時刻t2と時刻t3との間の時間は、0.1μ秒(μsecond)程度に選ばれる。   In the present embodiment, the time during which the first to third scanning signals φ1 to φ3 are at a high level is selected to be about 1 μsecond (μsecond). Accordingly, the time between time t2 and time t3 is selected to be about 0.1 μsecond (μsecond).

スイッチ素子T1は、受光によってゲート24にトリガ信号を発生し、時刻t2においてオン状態となると、ハイレベルとされた走査信号φがローレベルになるまでは、オン状態を維持する。オン状態となると、スイッチ素子T1のゲート24の電圧は、ほぼ0(零)ボルト(V)になる。ここで前記スイッチ素子T1のゲート24の電圧とは、このゲート24と接地される裏面電極36との電位差である。スイッチ素子T1のゲート24は、発光素子L1のゲート19に接続されているので、スイッチ素子T1のゲート24の電圧は、発光素子L1のゲート19の電圧と等しくなる。このようにスイッチ素子T1は、発光素子L1のゲート19と裏面電極36とに印加される電圧を変化させることができる。   The switch element T1 generates a trigger signal at the gate 24 by light reception. When the switch element T1 is turned on at time t2, the switch element T1 maintains the on state until the high-level scanning signal φ becomes the low level. In the on state, the voltage of the gate 24 of the switch element T1 becomes approximately 0 (zero) volts (V). Here, the voltage of the gate 24 of the switch element T1 is a potential difference between the gate 24 and the back electrode 36 that is grounded. Since the gate 24 of the switch element T1 is connected to the gate 19 of the light emitting element L1, the voltage of the gate 24 of the switch element T1 becomes equal to the voltage of the gate 19 of the light emitting element L1. Thus, the switch element T1 can change the voltage applied to the gate 19 and the back electrode 36 of the light emitting element L1.

発光素子L1を発光させる場合、駆動手段73は、第3走査信号φ3をハイレベルからローレベルにした時刻t3が経過した後、時刻t4で、発光信号φEをローレベルからハイレベルにする。   When the light emitting element L1 emits light, the driving unit 73 changes the light emission signal φE from the low level to the high level at time t4 after the time t3 when the third scanning signal φ3 is changed from the high level to the low level has elapsed.

発光素子L1は、スイッチ素子T1がオン状態であるので、前述したように発光素子L1のゲート19は、ほぼ0(零)ボルト(V)となる。このときスイッチ素子T2,…,Tj−1,Tjは、オフ状態であり、時刻t4における発光素子L1のしきい電圧をVTH(L1)とし、時刻t4における発光素子L2,…,Li−1,Liのしきい電圧をそれぞれVTH(L2),…,VTH(Li−1),VTH(Li)とすると、発光信号φEのハイレベルVを、発光素子Lのしきい電圧以上であって、発光素子L2,…,Li−1,Liのしきい電圧のうち、最低値のものよりも小さな値に選ぶことによって、発光素子L1のみを選択的にオン状態として、発光させることができる。 In the light emitting element L1, since the switch element T1 is in the ON state, as described above, the gate 19 of the light emitting element L1 is approximately 0 (zero) volts (V). At this time, the switch elements T2,..., Tj-1, Tj are in the off state, and the threshold voltage of the light emitting element L1 at time t4 is V TH (L1), and the light emitting elements L2,. , Li threshold voltages V TH (L2),..., V TH (Li-1), V TH (Li), respectively, the high level V H of the light emission signal φE is equal to or higher than the threshold voltage of the light emitting element L. Then, by selecting a threshold voltage of the light emitting elements L2,..., Li-1, Li that is smaller than the lowest value, only the light emitting element L1 is selectively turned on to emit light. Can do.

時刻t5において、駆動手段73が発光信号φEをローレベルにすると、発光素子L1は、オフ状態となり、消灯する。後述する感光体ドラム90への露光量は、発光素子Lの発光強度は一定として、発光素子Lの発光する時間によって調整される。すなわち、発光信号φEがハイレベルとなる時刻t4から時刻t5までの間の時間を決定することによって、露光量が決定される。発光素子Lの発光強度によって露光量を変更する場合、発光素子L1に与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号φEがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Lに与えられるので、発光素子L1を安定して発光させることができる。発光素子Lが発光する時間、言い換えれば発光信号φEがハイレベルとなる時間は、走査信号φがハイレベルとなる時間の80%以下に選ばれる。   At time t5, when the driving unit 73 sets the light emission signal φE to the low level, the light emitting element L1 is turned off and turned off. The amount of exposure to a photosensitive drum 90 to be described later is adjusted according to the light emission time of the light emitting element L while the light emission intensity of the light emitting element L is constant. That is, the exposure amount is determined by determining the time between time t4 and time t5 when the light emission signal φE becomes high level. When changing the exposure amount according to the light emission intensity of the light emitting element L, it is difficult because the voltage or current applied to the light emitting element L1 needs to be finely controlled. However, by changing the exposure amount according to the light emission time, the light emission signal φE is changed. Since it is only necessary to adjust the high level time, it is easy to control the exposure amount, and a constant voltage or constant current is applied to the light emitting element L, so that the light emitting element L1 can emit light stably. The time during which the light emitting element L emits light, in other words, the time during which the light emission signal φE is at the high level is selected to be 80% or less of the time during which the scanning signal φ is at the high level.

時刻t5が経過した後、駆動手段73は、時刻t6で第2走査信号φ2をハイレベルにすると、スイッチ素子T2が発光し、時刻t6が経過した後、時刻t7で、第1走査信号φ1をローレベルにすると、スイッチ素子T1が消灯する。これによって、スイッチ素子T1からスイッチ素子T2へと発光状態が移る。   After the time t5 has elapsed, when the driving unit 73 sets the second scanning signal φ2 to the high level at the time t6, the switch element T2 emits light. After the time t6 has elapsed, the driving unit 73 outputs the first scanning signal φ1 at the time t7. When the level is low, the switch element T1 is turned off. As a result, the light emission state shifts from the switch element T1 to the switch element T2.

時刻t7が経過した後、駆動手段73は、時刻t8で第3走査信号φ3をハイレベルにすると、スイッチ素子T3が発光し、時刻t8が経過した後、時刻t9で、第2走査信号φ2をローレベルにすると、スイッチ素子T2が消灯する。これによって、スイッチ素子T2からスイッチ素子T3へと発光状態が移る。   After the elapse of time t7, when the driving unit 73 sets the third scanning signal φ3 to the high level at time t8, the switch element T3 emits light. After the elapse of time t8, the driving unit 73 outputs the second scanning signal φ2 at time t9. When the level is low, the switch element T2 is turned off. As a result, the light emission state is shifted from the switch element T2 to the switch element T3.

時刻t9が経過した後、駆動手段73は、時刻t10で再び第1走査信号φ1をハイレベルにすると、スイッチ素子T4が発光する。   After the time t9 has elapsed, when the driving unit 73 sets the first scanning signal φ1 to the high level again at time t10, the switch element T4 emits light.

時刻t6と時刻t7との間の時間は、第2走査信号φ2がハイレベルとなる時間の1/10程度に選ばれ、時刻t8と時刻t9との間の時間は、第3走査信号φ3がハイレベルとなる時間の1/10程度に選ばれる。   The time between the time t6 and the time t7 is selected to be about 1/10 of the time when the second scanning signal φ2 becomes high level, and the time between the time t8 and the time t9 is determined by the third scanning signal φ3. It is selected to be about 1/10 of the time for high level.

このように駆動手段73が、第1〜第3走査信号φ1〜φ3を繰り返して与えることによって、スイッチ素子T4,…,Tj−1,Tjにおいても、オン状態が配列方向Xに沿って順次転送される。スイッチ素子Tが発光しているとき、発光信号伝送路12の発光信号φEをローレベルからハイレベルにすることによって、この発光しているスイッチ素子Tに対応する、すなわち発光しているスイッチ素子Tに接続されている発光素子Lのみを選択的に発光させることができる。   Thus, the driving means 73 repeatedly applies the first to third scanning signals φ1 to φ3, so that the ON state is sequentially transferred along the arrangement direction X also in the switch elements T4,..., Tj−1, Tj. Is done. When the switch element T emits light, the light emission signal φE of the light emission signal transmission path 12 is changed from low level to high level to correspond to the light emitting switch element T, that is, the light emitting switch element T. Only the light emitting element L connected to can be made to emit light selectively.

発光しているスイッチ素子Tの配列方向Xの両側に位置するスイッチ素子Tは、いずれも励起状態となってしまうが、第1〜第3走査信号伝送路15a,15b,15cによって、前述したように第1〜第3走査信号φ1〜φ3を伝送させて、各スイッチ素子Tに第1〜第3走査信号φ1〜φ3を与えることによって、配列方向Xの一方から他方へと、スイッチ素子Tの発光状態の転送を行うことができ、言い換えれば光走査することができる。   The switch elements T positioned on both sides in the arrangement direction X of the switch elements T that are emitting light are all excited, but as described above by the first to third scanning signal transmission paths 15a, 15b, and 15c. The first to third scanning signals φ1 to φ3 are transmitted to the switching elements T and the first to third scanning signals φ1 to φ3 are given to the switching elements T, so that the switching elements T are switched from one to the other in the arrangement direction X. The light emission state can be transferred, in other words, optical scanning can be performed.

図9は、第1走査信号伝送路15aに接続されるスイッチ素子T1,T4,T7のしきい電圧の変化を表す波形図である。図9において、横軸は時間であって、基準時刻からの経過時間を表す。なお同図には、スタート信号φSおよび第1〜第3走査信号φ1〜φ3も示している。同図に示す時刻t1,t2,t7,t8,t10は、前述した図8に示す時刻t1,t2,t7,t8,t10にそれぞれ対応する。各スイッチ素子T1,T4,T7の初期のしきい電圧をVBOとし、隣接するスイッチ素子Tまたは走査スタート用スイッチ素子T0からの受光することによって低下したしきい電圧をVとする。 FIG. 9 is a waveform diagram showing a change in threshold voltage of the switch elements T1, T4, T7 connected to the first scanning signal transmission line 15a. In FIG. 9, the horizontal axis represents time, and represents the elapsed time from the reference time. In the figure, a start signal φS and first to third scanning signals φ1 to φ3 are also shown. Times t1, t2, t7, t8, and t10 shown in the figure correspond to the times t1, t2, t7, t8, and t10 shown in FIG. The initial threshold voltage of the switch elements T1, T4, T7 and V BO, the threshold voltage lowered by receiving from the switch element T, or scan start switch element T0 adjacent to V 1.

時刻t1で走査スタート用スイッチ素子T0が発光するので、走査スタート用スイッチ素子T0の光を受光することによって、スイッチ素子T1のしきい電圧が徐々に低下し、時刻taでスイッチ素子T1のしきい電圧は、Vになる。走査スタート用スイッチ素子T0の発光状態が維持される時刻t3まで、スイッチ素子T1のしきい電圧はVに維持される。 Since the scan start switch element T0 emits light at time t1, the threshold voltage of the switch element T1 gradually decreases by receiving the light of the scan start switch element T0, and the threshold of the switch element T1 at time ta. voltage, it becomes V 1. Until time t3 at which the light emitting state of the scan start switch element T0 is maintained, threshold voltage of the switching element T1 is maintained at V 1.

時刻t2で、第1走査信号φ1がローレベルからハイレベルになることによって、スイッチ素子T1が発光し、スイッチ素子T1のしきい電圧は、さらに低下して時刻tbで、Vとなる。時刻tbにおいて、スイッチ素子T4,T7のしきい電圧は、VBOである。 At time t2, by the first scan signal φ1 changes from low level to high level, and the light-emitting switch element T1 is the threshold voltage of the switching element T1 is further at time tb decreases, the V 2. At time tb, the threshold voltage of the switch elements T4 and T7 is V BO .

時刻t7で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T1のしきい電圧は、時間の経過にともなって、Vから徐々に上昇する。 In time t7, the when the first scan signal φ1 changes from high level to low level, the threshold voltage of the switching element T1 is with time, gradually rises from V 2.

時刻t8でスイッチ素子T3が発光するので、スイッチ素子T3の光を受光することによって、スイッチ素子T4のしきい電圧が徐々に低下し、時刻tcでスイッチ素子T3のしきい電圧は、Vになる。 Since the switch element T3 emits light at time t8, the threshold voltage of the switch element T4 gradually decreases by receiving light from the switch element T3, and the threshold voltage of the switch element T3 becomes V 1 at time tc. Become.

時刻t10では、スイッチ素子T4のしきい電圧は、Vであり、スイッチ素子T1のしきい電圧は、Vよりも高くVBOよりも低いVであり、スイッチ素子T7のしきい電圧は、VBOである。 At time t10, the threshold voltage of the switch element T4 is V 1, the threshold voltage of the switch element T1 is a lower V 3 than higher V BO than V 1, the threshold voltage of the switch element T7 is , V BO .

時刻t10で、第1走査信号φ1をローレベルからハイレベルにするが、このハイレベルの電圧を、第1走査信号伝送路15aに接続されているスイッチ素子Tのうち、隣接するスイッチ素子Tからの光の受光していないスイッチ素子Tのうちで、最もしきい電圧の低いスイッチ素子T1のしきい電圧Vよりも高くすることによって、スイッチ素子T4のみを発光させることができる。スイッチ素子T4は、発光するとしきい電圧がさらに低下して時刻tdで、Vとなる。 At time t10, the first scanning signal φ1 is changed from the low level to the high level. This high level voltage is supplied from the adjacent switching element T among the switching elements T connected to the first scanning signal transmission path 15a. in one of the switch element T that is not receiving light, by higher than the threshold voltage V 3 of the most threshold voltage lower switching element T1, it is possible to emit only the switch element T4. When the switch element T4 emits light, the threshold voltage further decreases and becomes V 2 at time td.

時刻t11で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T4のしきい電圧は、時間の経過にともなって、Vから徐々に上昇する。 In time t11, the when the first scan signal φ1 changes from high level to low level, the threshold voltage of the switching element T4 is with the passage of time, gradually rises from V 2.

図10は、スイッチ素子Tの順方向電圧−電流特性と、各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧Vの範囲とを示すグラフである。なお、図10では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。同図の特性曲線によって示されるように、スイッチ素子Tは、一般的なサイリスタと同様のS字形負性抵抗を有している。スイッチ素子Tは、このスイッチ素子Tを構成する半導体層に光を照射することによって、しきい電圧またはしきい電流を低下させることできる。これによって前述したように、スイッチ素子Tは、特性曲線と負荷線72とが交わるオフ状態のb点から、特性曲線と負荷線72とが交わるオン状態のa点に遷移するので、スイッチとして機能する。 FIG. 10 is a graph showing the forward voltage-current characteristics of the switch element T and the range of the high-level voltage V H of the first to third scanning signals φ 1 to φ 3 supplied to each scanning signal transmission line 15. is there. In FIG. 10, the horizontal axis indicates the anode voltage, and the vertical axis indicates the anode current. As shown by the characteristic curve in the figure, the switch element T has an S-shaped negative resistance similar to a general thyristor. The switch element T can reduce the threshold voltage or the threshold current by irradiating the semiconductor layer constituting the switch element T with light. Thus, as described above, the switching element T functions as a switch because it transits from the point b in the off state where the characteristic curve and the load line 72 intersect to the point a in the on state where the characteristic curve and the load line 72 intersect. To do.

スイッチ素子Tの初期のしきい電圧をVB0とし、スイッチ素子Tに光を照射することによって最もしきい電圧が低下した状態のしきい電圧をVとし、同じ走査信号伝送路15に接続されているスイッチ素子Tのうち、2番目にしきい電圧が低いスイッチ素子Tのしきい電圧をVとする。このVは、光を受光することによって、わずかにしきい電圧が低下した状態のスイッチ素子T、またはターンオフ時、すなわちいったんオン状態となった後、初期状態に回復しつつあるスイッチ素子Tのしきい電圧である。 The initial threshold voltage of the switch element T is set to V B0, and the threshold voltage in the state where the threshold voltage is most lowered by irradiating the switch element T with light is set to V 1, and is connected to the same scanning signal transmission line 15. The threshold voltage of the switch element T having the second lowest threshold voltage among the switch elements T is V 3 . This V 3 is the level of the switch element T in which the threshold voltage is slightly lowered by receiving light, or the switch element T that is being restored to the initial state at the time of turn-off, that is, once turned on. The threshold voltage.

スイッチ素子Tに接続される各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧Vは、図10の符号P2で示す範囲、すなわち前記電圧Vよりも高く設定される。また電圧Vは、前記スイッチ素子Tの定格電圧よりも低く選ばれる。たとえば電圧Vを高くすると、スイッチ素子Tのオフ状態からオン状態へのスイッチング速度を高くすることができ、これによってスイッチ素子Tにおける発光状態の遷移を高速化することができるので、光走査を高速化することができる。たとえば5ミリアンペア(mA)で、1メガヘルツ(MHz)のクロック信号で動作させる場合、前記電圧Vは10V程度に選ばれ、抵抗素子Rφの抵抗値は、1.6kΩに選ばれる。走査信号φの電圧は、高くなるほど、スイッチ素子Tに流入する電流を制限する必要があるので、抵抗素子Rφの抵抗値を大きくする必要がある。このため抵抗素子Rφの抵抗値は、光走査の速度をより高速化する必要がある場合、抵抗素子Rφの抵抗値と光スイッチ素子Tの容量値とによって決定される時定数を考慮して決定される。 The first to the voltage V H of the high level of the third scan signal φ1~φ3 supplied to the scanning signal transmission path 15 connected to the switch element T is in the range indicated by reference numeral P2 in Fig. 10, ie the voltage V 3 Higher than. The voltage V H is selected to be lower than the rated voltage of the switch element T. For example, when the voltage V H is increased, the switching speed of the switch element T from the off state to the on state can be increased, and thereby the transition of the light emission state in the switch element T can be speeded up. The speed can be increased. For example, when operating with a clock signal of 1 megahertz (MHz) at 5 milliamperes (mA), the voltage V H is selected to be about 10 V, and the resistance value of the resistance element Rφ is selected to be 1.6 kΩ. As the voltage of the scanning signal φ increases, it is necessary to limit the current flowing into the switch element T. Therefore, it is necessary to increase the resistance value of the resistance element Rφ. Therefore, the resistance value of the resistance element Rφ is determined in consideration of the time constant determined by the resistance value of the resistance element Rφ and the capacitance value of the optical switch element T when the speed of optical scanning needs to be further increased. Is done.

本実施の形態では、前述のように走査信号φのハイレベルの電圧を設定するので、スイッチ素子Tが受光して光励起した状態のときのしきい電圧もしくはしきい電流が、初期のしきい電圧またはしきい電流の80%程度にしかならない場合であっても、スイッチ素子Tによって発光状態の転送を実現することができる。したがって、スイッチ素子Tは、高い受光感度を備えていなくても、発光状態の転送を行うことができる。スイッチ素子Tは、発光素子Lと同じ半導体材料によって形成され、同様な構造を有する。発光素子Lでは、高い発光効率を求められるので、発光効率を高めるように発光素子Lを設計すると、発光素子Lと同じ構成によって実現されるスイッチ素子Tでの受光感度が低下してしまう。逆に、スイッチ素子Tの受光感度を高めるようにスイッチ素子Tを設計すると、スイッチ素子Tと同じ構成によって実現される発光素子Lの発光効率が低下してしまう。本発明では、スイッチ素子Tは、高い受光感度を備えていなくてもよいので、発光素子Lの発光効率を高めるための設計の自由度が向上し、より小さな電力で発光素子Lを効率よく発光させて、発光装置10の消費電力を低減することができる。   In the present embodiment, since the high level voltage of the scanning signal φ is set as described above, the threshold voltage or threshold current when the switch element T receives light and is photoexcited is the initial threshold voltage. Or even if it is only about 80% of the threshold current, transfer of the light emission state can be realized by the switch element T. Therefore, even if the switch element T does not have a high light receiving sensitivity, the light emitting state can be transferred. The switch element T is formed of the same semiconductor material as that of the light emitting element L and has a similar structure. Since the light emitting element L is required to have high light emitting efficiency, if the light emitting element L is designed to increase the light emitting efficiency, the light receiving sensitivity of the switch element T realized by the same configuration as the light emitting element L is lowered. Conversely, when the switch element T is designed to increase the light receiving sensitivity of the switch element T, the light emission efficiency of the light emitting element L realized by the same configuration as the switch element T is lowered. In the present invention, since the switch element T does not have to have high light receiving sensitivity, the degree of freedom in design for increasing the light emission efficiency of the light emitting element L is improved, and the light emitting element L can efficiently emit light with less power. Thus, the power consumption of the light emitting device 10 can be reduced.

図11は、図1の発光装置10を構成する発光体チップ101の基本的構成を示す平面図である。なお、図1に示される発光装置10の基本的構成を示す一部は、同図においてb1,b2,b3,b4,b5およびb6によって外囲される部分である。また図11では、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ101の平面を示し、発光素子L、スイッチ素子T、接続手段14および信号伝送路接続部104は図解を容易にするため、斜線を付して示されている。   FIG. 11 is a plan view showing a basic configuration of the light-emitting chip 101 constituting the light-emitting device 10 of FIG. 1 is a part surrounded by b1, b2, b3, b4, b5 and b6 in the same drawing. In addition, FIG. 11 shows a plane of the light-emitting chip 101 arranged with the light emitting direction of each light-emitting element L as a front side perpendicular to the paper surface. 104 is shown with diagonal lines for ease of illustration.

発光体チップ101は、第1発光体チップ部102と、第2発光体チップ部103と、信号伝送路接続部104とを有する。第1発光体チップ部102は、前述した図1に示す部分であり、b1,b2,b3,b4,b5およびb6によって外囲される部分である。第2発光体チップ部103は、第1発光体チップ部102と同様な構成であって、走査スタート用スイッチ素子T0を発光素子アレイ13の配列方向一方X1ではなく発光素子アレイ13の配列方向他方X2側に配置した構成である。第1発光体チップ部102の発光素子アレイ11を第1発光素子アレイ11aと記載し、第1発光体チップ部102のスイッチ素子アレイ13を第1スイッチ素子アレイ13aと記載し、第2発光体チップ部103の発光素子アレイ11を第2発光素子アレイ11bと記載し、第2発光体チップ部103のスイッチ素子アレイ13を第2スイッチ素子アレイ13bと記載する。   The light emitter chip 101 includes a first light emitter chip portion 102, a second light emitter chip portion 103, and a signal transmission path connection portion 104. The first light emitting chip portion 102 is the portion shown in FIG. 1 described above, and is the portion surrounded by b1, b2, b3, b4, b5 and b6. The second light emitting chip portion 103 has the same configuration as that of the first light emitting chip portion 102, and the scanning start switch element T0 is arranged not in the arrangement direction X1 of the light emitting element array 13 but in the other arrangement direction of the light emitting element array 13. The configuration is arranged on the X2 side. The light emitting element array 11 of the first light emitter chip portion 102 is described as a first light emitting element array 11a, the switch element array 13 of the first light emitter chip portion 102 is described as a first switch element array 13a, and a second light emitter. The light emitting element array 11 of the chip part 103 is referred to as a second light emitting element array 11b, and the switch element array 13 of the second light emitter chip part 103 is referred to as a second switch element array 13b.

第1発光素子アレイ11aと、第2発光素子アレイ11bとは、配列方向Xに沿って直線状に配列される。第1スイッチ素子アレイ13aと、第2スイッチ素子アレイ13bとは、配列方向Xに沿って直線状に配列される。   The first light emitting element array 11a and the second light emitting element array 11b are arranged linearly along the arrangement direction X. The first switch element array 13a and the second switch element array 13b are arranged linearly along the arrangement direction X.

発光体チップ101は、略直方体形状を有し、この厚み方向Zの一表面部105に、信号伝送路接続部104が設けられる。   The light emitting chip 101 has a substantially rectangular parallelepiped shape, and a signal transmission path connection portion 104 is provided on one surface portion 105 of the thickness direction Z.

第1発光体チップ部102は、発光体チップ101の配列方向Xの他端部101bに設けられ、第2発光体チップ部103は、配列方向Xにおいて発光体チップ101の一端部101aに設けられる。   The first light emitter chip portion 102 is provided at the other end portion 101b of the light emitter chip 101 in the arrangement direction X, and the second light emitter chip portion 103 is provided at the one end portion 101a of the light emitter chip 101 in the arrangement direction X. .

第1発光素子アレイ11の配列方向Xの長さW14と、第2発光素子アレイ11の配列方向Xの長さW15と、第1発光素子アレイ11の配列方向Xの他端の発光素子Lと、第2発光素子アレイ11の配列方向の一端の発光素子Lとの間の距離W16とが等しくなるように各発光素子アレイ11が配置される。配列方向Xにおいて、第1および第2発光素子アレイ11a,11bの間の発光体チップ101の中央部101cに信号伝送路接続部104が設けられる。   A length W14 in the arrangement direction X of the first light emitting element array 11, a length W15 in the arrangement direction X of the second light emitting element array 11, and a light emitting element L at the other end in the arrangement direction X of the first light emitting element array 11. The light emitting element arrays 11 are arranged so that the distance W16 between the light emitting elements L at one end in the arrangement direction of the second light emitting element array 11 is equal. In the arrangement direction X, the signal transmission path connection unit 104 is provided in the central portion 101c of the light emitter chip 101 between the first and second light emitting element arrays 11a and 11b.

信号伝送路接続部104は、走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108を含んで構成される。走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108は、ワイヤボンディングによって、外部信号伝送路であるボンディングワイヤが接続されるボンディングパッドである。信号伝送路接続部104は、金属材料および合金材料などの導電性を有する材料によって形成され、具体的には、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。信号伝送路接続部104である走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108は、厚み方向Zの一方から見た形状が略矩形状に形成される。   The signal transmission path connection unit 104 includes a scanning signal transmission path connection unit 106, a light emission signal transmission path connection unit 107, and a start signal transmission path connection unit 108. The scanning signal transmission path connection unit 106, the light emission signal transmission path connection unit 107, and the start signal transmission path connection unit 108 are bonding pads to which bonding wires as external signal transmission paths are connected by wire bonding. The signal transmission path connecting portion 104 is formed of a conductive material such as a metal material and an alloy material, and specifically, gold (Au), an alloy of gold and germanium (AuGe), and an alloy of gold and zinc. (AuZn) or the like. The scanning signal transmission line connection part 106, the light emission signal transmission line connection part 107, and the start signal transmission line connection part 108, which are the signal transmission line connection parts 104, are formed in a substantially rectangular shape when viewed from one side in the thickness direction Z. .

走査信号伝送路接続部106、発光信号伝送路接続部107およびスタート信号伝送路接続部108は、配列方向Xに間隔をあけて配列され、発光素子Lが設けられる領域外に設けられている。発光体チップ101の中央部101cに走査信号伝送路接続部106が設けられる。   The scanning signal transmission path connection unit 106, the light emission signal transmission path connection unit 107, and the start signal transmission path connection unit 108 are arranged at intervals in the arrangement direction X, and are provided outside the region where the light emitting element L is provided. A scanning signal transmission path connection unit 106 is provided in the central portion 101 c of the light emitting chip 101.

走査信号伝送路接続部106は、第1〜第3走査信号伝送路接続部106a,106b,106cを有する。第1〜第3走査信号伝送路接続部106a,106b,106cは、配列方向Xに間隔をあけて配列される。発光体チップ101には、前述した抵抗素子Rφが形成され、第1走査信号伝送路接続部106aには、第1および第2発光体チップ部102,103の第1走査信号伝送路15aがそれぞれ抵抗素子Rφを介して接続される。第2走査信号伝送路接続部106bには、第1および第2発光体チップ部102,103の第2走査信号伝送路15bが抵抗素子Rφを介して接続される。第3走査信号伝送路接続部106cには、第1および第2発光体チップ部102,103の第3走査信号伝送路15cが抵抗素子Rφを介して接続される。   The scanning signal transmission line connection unit 106 includes first to third scanning signal transmission line connection units 106a, 106b, and 106c. The first to third scanning signal transmission path connecting portions 106a, 106b, and 106c are arranged at intervals in the arrangement direction X. The light emitting chip 101 is formed with the above-described resistance element Rφ, and the first scanning signal transmission path 15a of the first and second light emitting chip sections 102 and 103 is provided in the first scanning signal transmission path connecting section 106a, respectively. Connection is made via a resistance element Rφ. The second scanning signal transmission path connection portion 106b is connected to the second scanning signal transmission path 15b of the first and second light emitting chip portions 102 and 103 via a resistance element Rφ. The third scanning signal transmission path 15c of the first and second light emitter chip sections 102 and 103 is connected to the third scanning signal transmission path connection section 106c via a resistance element Rφ.

各抵抗素子Rφは、第1〜第3走査信号伝送路15a,15b,15cと第1〜第3走査信号伝送路接続部106a,106b,106cとをそれぞれ接続する信号伝送路によって形成され、その抵抗値は、電流の流路の断面積によって決定される。抵抗素子Rφを発光体チップ101に形成することによって、発光体チップ101が実装される回路基板などに抵抗素子Rφを別途形成する必要がなく、装置を小型化することができる。抵抗素子Rφは、第1〜第3走査信号伝送路15a,15b,15cと同じ材料によって形成され、第1〜第3走査信号伝送路15a,15b,15cをフォトリソグラフィによって形成するときに、同時に形成される。   Each resistance element Rφ is formed by a signal transmission path that connects the first to third scanning signal transmission paths 15a, 15b, and 15c and the first to third scanning signal transmission path connections 106a, 106b, and 106c, respectively. The resistance value is determined by the cross-sectional area of the current flow path. By forming the resistance element Rφ on the light emitting chip 101, it is not necessary to separately form the resistance element Rφ on a circuit board or the like on which the light emitting chip 101 is mounted, and the apparatus can be miniaturized. The resistance element Rφ is formed of the same material as the first to third scanning signal transmission paths 15a, 15b, and 15c, and at the same time when the first to third scanning signal transmission paths 15a, 15b, and 15c are formed by photolithography. It is formed.

第1発光体チップ部102および第2発光体チップ部103とは、配列方向Xに垂直な仮想一平面に関して面対称に設けられる。すなわち、第1スイッチ素子アレイ13aでは、配列方向Xの一端部から他端部に向かってスイッチ素子T1,T2,…,Tj−1,Tjがこの順番で配列され、第2スイッチ素子アレイ13bでは、配列方向Xの他端部から一端部に向かってスイッチ素子T1,T2,…,Tj−1,Tjが、この順番で配列される。   The first light emitter chip part 102 and the second light emitter chip part 103 are provided in plane symmetry with respect to a virtual plane that is perpendicular to the arrangement direction X. That is, in the first switch element array 13a, the switch elements T1, T2,..., Tj−1, Tj are arranged in this order from one end portion in the arrangement direction X to the other end portion, and in the second switch element array 13b, The switch elements T1, T2,..., Tj−1, Tj are arranged in this order from the other end in the arrangement direction X toward one end.

第2走査信号伝送路接続部106bは、配列方向Xにおける発光体チップ101の中央に設けられ、第2走査信号伝送路接続部106bの配列方向一方X1に第3走査信号伝送路接続部106cが設けられ、第2走査信号伝送路接続部106bの配列方向他方X2に第1走査信号伝送路接続部106aが設けられる。   The second scanning signal transmission line connection unit 106b is provided at the center of the light emitting chip 101 in the arrangement direction X, and the third scanning signal transmission line connection unit 106c is provided in one arrangement direction X1 of the second scanning signal transmission line connection unit 106b. The first scanning signal transmission line connection portion 106a is provided in the other X2 in the arrangement direction of the second scanning signal transmission line connection portions 106b.

第1〜第3走査信号伝送路接続部106a,106b,106cに、駆動手段73からの第1〜第3走査信号φ1〜φ3がそれぞれ与えられると、この第1〜第3走査信号φ1〜φ3は、第1および第2発光体チップ部102,103の第1〜第3走査信号伝送路15a,15b,15cに同時に与えられる。したがって、走査信号伝送路接続部106の数を可及的に少なく構成することができる。   When the first to third scanning signals φ1 to φ3 from the driving unit 73 are respectively supplied to the first to third scanning signal transmission path connecting portions 106a, 106b, and 106c, the first to third scanning signals φ1 to φ3. Are simultaneously applied to the first to third scanning signal transmission paths 15a, 15b, 15c of the first and second light emitting chip portions 102, 103. Therefore, the number of scanning signal transmission line connection units 106 can be reduced as much as possible.

発光信号伝送路接続部107は、第1および第2発光信号伝送路接続部107a,107bを含んで構成され、走査信号伝送路接続部106の配列方向Xの他方に第1発光信号伝送路接続部107aが設けられ、走査信号伝送路接続部106の配列方向Xの一方に第2発光信号伝送路接続部107bが設けられる。第1発光信号伝送路接続部107aは、第1発光体チップ部102の発光信号伝送路12に接続される。第2発光信号伝送路接続部107bは、第2発光体チップ部103の発光信号伝送路12に接続される。   The light emission signal transmission line connection unit 107 includes first and second light emission signal transmission line connection units 107a and 107b, and is connected to the other of the scanning signal transmission line connection unit 106 in the arrangement direction X. Part 107 a is provided, and the second light emission signal transmission line connection part 107 b is provided on one side in the arrangement direction X of the scanning signal transmission line connection part 106. The first light emission signal transmission path connection unit 107 a is connected to the light emission signal transmission path 12 of the first light emitter chip unit 102. The second light emission signal transmission path connection portion 107 b is connected to the light emission signal transmission path 12 of the second light emitter chip portion 103.

走査信号伝送路接続部106の配列方向Xの他方で、発光信号伝送路接続部107との間には、スタート信号伝送路接続部108が設けられる。第1および第2発光体チップ部102,103のスタート信号伝送路16は、スタート信号伝送路接続部108に接続される。スタート信号伝送路接続部108に、駆動手段73からスタート信号φSが与えられると、このスタート信号φSは、第1および第2発光体チップ部102,103のスタート信号伝送路16に同時に与えられる。したがって、スタート信号伝送路接続部108の数を可及的に少なく構成することができる。   A start signal transmission path connection section 108 is provided between the scanning signal transmission path connection section 106 and the light emission signal transmission path connection section 107 on the other side in the arrangement direction X. The start signal transmission path 16 of the first and second light emitting chip units 102 and 103 is connected to the start signal transmission path connection unit 108. When the start signal φS is supplied from the driving means 73 to the start signal transmission path connecting portion 108, the start signal φS is simultaneously supplied to the start signal transmission paths 16 of the first and second light emitting chip portions 102 and 103. Therefore, the number of start signal transmission line connection sections 108 can be reduced as much as possible.

信号伝送路接続部104が形成される第1発光体チップ部102および第2発光体チップ部103の間の領域において、各発光信号伝送路12と、各第1〜第3走査信号伝送路15a,15b,15cと、各スタート信号伝送路16とは、それぞれ電気絶縁性を有する絶縁膜によって相互に絶縁される。信号伝送路接続部104と各発光信号伝送路12、各第1〜第3走査信号伝送路15a,15b,15cおよび各スタート信号伝送路16の各信号伝送路とは、絶縁膜に形成される貫通孔を介して接続される。   In the region between the first light emitting chip portion 102 and the second light emitting chip portion 103 where the signal transmission path connecting portion 104 is formed, each light emitting signal transmission path 12 and each of the first to third scanning signal transmission paths 15a. , 15b, 15c and each start signal transmission line 16 are insulated from each other by an insulating film having electrical insulation. The signal transmission path connecting portion 104, each light emission signal transmission path 12, each of the first to third scanning signal transmission paths 15a, 15b, 15c, and each signal transmission path of each start signal transmission path 16 are formed in an insulating film. It is connected through a through hole.

発光装置100では、走査信号伝送路接続部106およびスタート信号伝送路接続部108は、第1発光体チップ部102および第2発光体チップ部103において共通に用いられ、発光信号伝送路接続部107は、第1発光体チップ部102および第2発光体チップ部103に、別々に設けられる。これによって、第1発光体チップ部102と第2発光体チップ部103とで、共通の走査信号φを用いてスイッチ素子Tのオン状態を転送しながら、第1発光体チップ部102と第2発光体チップ部103とにおいて、それぞれ別々に発光信号φEを与えることができるので、第1発光体チップ部102と第2発光体チップ部103との各発光素子Lを個別に発光させることができる。これによって、画像形成装置において感光体ドラムを露光する時間を短縮することができる。   In the light emitting device 100, the scanning signal transmission line connection unit 106 and the start signal transmission line connection unit 108 are commonly used in the first light emitting chip unit 102 and the second light emitting chip unit 103, and the light emission signal transmission line connection unit 107. Are separately provided on the first light emitter chip portion 102 and the second light emitter chip portion 103. As a result, the first light-emitting chip unit 102 and the second light-emitting chip unit 103 transfer the ON state of the switch element T using the common scanning signal φ between the first light-emitting chip unit 102 and the second light-emitting chip unit 103, and Since the light emitting signal φE can be separately given to the light emitting chip portion 103, each light emitting element L of the first light emitting chip portion 102 and the second light emitting chip portion 103 can emit light individually. . As a result, the time for exposing the photosensitive drum in the image forming apparatus can be shortened.

発光体チップ101の幅方向Yの寸法は、発光素子Lの幅方向Yの一端からスイッチ素子Tの幅方向Yの他端までの距離よりもわずかに大きく形成される。発光素子Lの幅方向Yの一端から発光体チップ101の幅方向Yの一端までの距離W17と、スイッチ素子Tの幅方向Yの他端から、発光体チップ101の幅方向Yの他端までの距離W18とは、略等しく選ばれ、前述した絶縁層17および遮光層18を設けるために必要な大きさに選ばれる。前記信号伝送路接続部104は、幅方向で、発光素子Lの幅方向Yの一端からスイッチ素子Tの幅方向Yの他端まで間の領域に形成される。   The dimension of the light emitting chip 101 in the width direction Y is slightly larger than the distance from one end of the light emitting element L in the width direction Y to the other end of the switch element T in the width direction Y. The distance W17 from one end of the light emitting element L in the width direction Y to one end of the light emitting chip 101 in the width direction Y, and the other end of the switching element T in the width direction Y to the other end of the light emitting chip 101 in the width direction Y. The distance W18 is selected to be approximately equal, and is selected to have a size necessary for providing the insulating layer 17 and the light shielding layer 18 described above. The signal transmission path connecting portion 104 is formed in a region in the width direction from one end of the light emitting element L in the width direction Y to the other end of the switch element T in the width direction Y.

図12は、発光体チップ101を複数有する発光体チップ組立体109の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ組立体109の平面を示し、第1および第2発光素子アレイ11a,11b、第1および第2スイッチ素子アレイ13a,13bおよび信号伝送路接続部104は図解を容易にするため、斜線を付して示されている。   FIG. 12 is a partial plan view showing a basic configuration of a light emitter chip assembly 109 having a plurality of light emitter chips 101. This figure shows a plane of the light emitting chip assembly 109 arranged with the light emitting direction of each light emitting element L as a front side perpendicular to the paper surface, and the first and second light emitting element arrays 11a, 11b, first In addition, the second switch element arrays 13a and 13b and the signal transmission line connection unit 104 are indicated by hatching for easy illustration.

発光体チップ組立体109は、前記図11に示される発光体チップ101を複数有し、各発光体チップ101が、前記発光素子Lの配列方向Xを揃えて、発光素子アレイ11の配列方向Xの長さW14,W15と略等しい間隔W19をあけて2列に配列され、一方の列の発光体チップ101の間の領域111に、他方の列の発光体チップ101の発光素子アレイ11が臨むように千鳥状に配置される。発光体チップ組立体109は、プリント配線基板などの回路基板に、発光体チップ101の裏面電極36を臨ませて実装される。前記間隔W19は、所定の発光体チップ101の配列方向Xの配列方向一端に設けられる発光素子Lの配列方向Xの一端から、前記所定の発光体チップ101の配列方向Xの一方に隣接して配置される発光体チップ101の、配列方向Xの配列方向Xの他端に設けられる発光素子Lの配列方向Xの他端までの距離である。各発光体チップ101は、幅方向一方Y1の列の発光体チップ101の幅方向Yの他端部と、幅方向他方Y2の列の発光体チップ101の幅方向Yの一端部とが、幅方向Yに予め定める間隔、たとえば前記間隔W1程度あけて配置される。   The light emitting chip assembly 109 has a plurality of light emitting chips 101 shown in FIG. 11, and each light emitting chip 101 aligns the arrangement direction X of the light emitting elements L, and the arrangement direction X of the light emitting element array 11. Are arranged in two rows with an interval W19 substantially equal to the lengths W14 and W15, and the light emitting element array 11 of the light emitting chip 101 in the other row faces the region 111 between the light emitting chips 101 in one row. Are arranged in a staggered manner. The light emitting chip assembly 109 is mounted on a circuit board such as a printed wiring board with the back surface electrode 36 of the light emitting chip 101 facing the circuit board. The interval W19 is adjacent to one end in the arrangement direction X of the predetermined light emitter chips 101 from one end in the arrangement direction X of the light emitting elements L provided at one end in the arrangement direction X of the predetermined light emitter chips 101. This is the distance to the other end in the arrangement direction X of the light emitting elements L provided at the other end of the arrangement direction X in the arrangement direction X of the arranged light emitting chips 101. Each light emitting chip 101 has a width direction Y end of the light emitting chip 101 in one row in the width direction Y1 and a width direction Y end portion of the light emitting chip 101 in the other width direction Y2 row. They are arranged in the direction Y with a predetermined interval, for example, the interval W1.

発光体チップ組立体109の発光体チップ101の幅方向一方Y1で、配列される各発光体チップ101は、幅方向他方Y2に発光素子アレイ11が設けられ、幅方向一方Y1にスイッチ素子アレイ13が設けられるように配列される。また発光体チップ組立体109の発光体チップ101の幅方向他方Y2で、配列される発光体チップ101は、幅方向一方Y1に発光素子アレイ11が設けられ、幅方向他方Y2にスイッチ素子アレイ13が設けられるように配列される。各列の半導体チップ101は、他方の列側に発光素子Lを臨ませて配置される。これによって、一方の列の発光体チップ101の発光素子アレイ11と、他方の列の発光体チップ101の発光素子アレイ11とを可及的に近接させることができる。幅方向Yに隣接する発光体チップ101の発光素子アレイ11の間隔ΔYは、発光素子Lの配列方向Xの間隔W1の1または2倍程度に選ばれる。たとえば600dpiのとき、間隔ΔYは42.3μmに選ばれる。前記間隔ΔYは、発光素子Lの光軸間の距離である。   Each light emitting chip 101 arranged in one width direction Y1 of the light emitting chip 101 of the light emitting chip assembly 109 is provided with the light emitting element array 11 in the other width direction Y2, and the switching element array 13 in one width direction Y1. Are arranged. The light emitting chips 101 arranged in the other width direction Y2 of the light emitting chip 101 of the light emitting chip assembly 109 are provided with the light emitting element array 11 in one width direction Y1, and the switching element array 13 in the other width direction Y2. Are arranged. The semiconductor chips 101 in each column are arranged with the light emitting elements L facing the other column side. Thereby, the light emitting element array 11 of the light emitting chip 101 in one column and the light emitting element array 11 of the light emitting chip 101 in the other column can be brought as close as possible. The interval ΔY between the light emitting element arrays 11 of the light emitting chips 101 adjacent to each other in the width direction Y is selected to be about 1 or twice the interval W1 in the arrangement direction X of the light emitting elements L. For example, at 600 dpi, the interval ΔY is selected to be 42.3 μm. The interval ΔY is a distance between the optical axes of the light emitting elements L.

発光体チップ組立体109は、プリント配線基板などの回路基板に、発光体チップ101を前述のように並べて形成される。発光体チップ組立体109は、電子写真方式の画像形成装置用の光プリンタヘッドなどのラインヘッドとしての露光装置に用いられる。発光体チップ組立体109の配列方向Xの幅W20は、画像形成装置87において形成する画像の幅によって決定される。   The light emitting chip assembly 109 is formed by arranging the light emitting chips 101 on a circuit board such as a printed wiring board as described above. The light emitting chip assembly 109 is used in an exposure apparatus as a line head such as an optical printer head for an electrophotographic image forming apparatus. The width W20 of the light emitting chip assembly 109 in the arrangement direction X is determined by the width of the image formed in the image forming apparatus 87.

各発光体チップ101の信号伝送路接続部104は、外部信号伝送路であるボンディングワイヤによって、回路基板の接続すべき部分に電気的に接続される。回路基板には、前述した駆動手段73が実装される。駆動手段73は、ボンディングワイヤを介して、各信号伝送路接続部104に信号を与える。駆動手段73を、発光体チップ101が実装される回路基板に設けることによって、駆動手段73から各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0までの信号伝送路の距離を短くして、駆動手段73から信号伝送路接続部104までの信号伝送路によって伝送される信号にノイズが重畳されてしまうことを抑制することができる。   The signal transmission path connection portion 104 of each light emitting chip 101 is electrically connected to a portion to be connected to the circuit board by a bonding wire that is an external signal transmission path. The driving means 73 described above is mounted on the circuit board. The drive means 73 gives a signal to each signal transmission line connection part 104 via a bonding wire. By providing the drive means 73 on the circuit board on which the light emitting chip 101 is mounted, the distance of the signal transmission path from the drive means 73 to each light emitting element L, each switch element T, and the scan start switch element T0 is shortened. Thus, it is possible to suppress noise from being superimposed on the signal transmitted through the signal transmission path from the driving unit 73 to the signal transmission path connection unit 104.

図13および図14は、コレット112に吸着させた発光体チップ101を示す断面図である。発光体チップ組立体109を作製するため、発光体チップ101を回路基板113に実装するとき、すなわちダイピックアップおよびダイボンディングするときに、発光体チップ101は、取り付け装置114によって搬送される。取り付け装置114は、コレット112、コレット112に吸引力を導く真空ポンプなどの吸引源115、およびコレット112を移動させるロボットアームなどの搬送手段116を含む。   13 and 14 are cross-sectional views showing the light emitting chip 101 adsorbed on the collet 112. When the light emitter chip 101 is mounted on the circuit board 113 in order to produce the light emitter chip assembly 109, that is, when the die pickup and die bonding are performed, the light emitter chip 101 is transported by the attachment device 114. The attachment device 114 includes a collet 112, a suction source 115 such as a vacuum pump that guides the suction force to the collet 112, and a transport unit 116 such as a robot arm that moves the collet 112.

図13は、発光体チップ101の配列方向Xに垂直な仮想一平面における断面を概略的に示す図であり、図14は発光体チップ101の幅方向Yに垂直な仮想一平面における断面を概略的に示す図である。   13 is a diagram schematically showing a cross section in a virtual plane perpendicular to the arrangement direction X of the light emitter chips 101, and FIG. 14 is a schematic cross section in a virtual plane perpendicular to the width direction Y of the light emitter chips 101. FIG.

図13に示すように発光体チップ101は、配列方向Xの中央部101cに発光素子Lおよびスイッチ素子Tが存在しない領域が設けられている。発光素子Lおよびスイッチ素子Tが設けられていない中央部101cの、厚み方向Zの表面部105にコレット112を当接させて、吸引源115からの吸引力をコレット112に導き、コレット112に吸着させることによって、発光素子Lおよびスイッチ素子Tにダメージを与えることがなくコレット112に吸着させて保持させることができる。またコレット112が当接することによって、発光体チップ101の中央部101cの側面部117が欠けたとしても、発光素子Lおよびスイッチ素子Tにダメージを与えることがない。   As shown in FIG. 13, the light emitting chip 101 is provided with a region where the light emitting element L and the switch element T do not exist in the central portion 101 c in the arrangement direction X. The collet 112 is brought into contact with the surface portion 105 in the thickness direction Z of the central portion 101c where the light emitting element L and the switch element T are not provided, and the suction force from the suction source 115 is guided to the collet 112 and is attracted to the collet 112. By doing so, the collet 112 can be adsorbed and held without damaging the light emitting element L and the switch element T. Further, even if the side surface portion 117 of the central portion 101c of the light emitting chip 101 is missing due to the contact of the collet 112, the light emitting element L and the switch element T are not damaged.

発光体チップLの厚み方向Zの寸法W21に比べて幅方向Yの寸法W22が小さくなるほど、発光体チップ101を回路基板113上に並べる時に倒れやすくなるが、本発明では複数の発光体チップ101を、2列の千鳥状に並べて回路基板31に実装された発光体チップ組立体109では、一方の列の各発光体チップ101と他方の列の各発光体チップ101とは、配列方向Xの2/3の領域が、幅方向Yに重なるので、コレット112によって回路基板31上に発光体チップ101を載置したときに、発光体チップ101が倒れにくくなる。これによって発光体チップ組立体109の組み立て時間を短縮して、生産性を向上させることができる。   As the dimension W22 in the width direction Y is smaller than the dimension W21 in the thickness direction Z of the light emitting chip L, the light emitting chip 101 is more likely to fall down when arranged on the circuit board 113. However, in the present invention, a plurality of light emitting chips 101 are used. Are arranged in two rows in a zigzag pattern and mounted on the circuit board 31, each light emitter chip 101 in one row and each light emitter chip 101 in the other row are arranged in the arrangement direction X. Since the 2/3 region overlaps in the width direction Y, when the light emitter chip 101 is placed on the circuit board 31 by the collet 112, the light emitter chip 101 is unlikely to fall down. As a result, the assembly time of the light emitter chip assembly 109 can be shortened, and the productivity can be improved.

発光体チップ101は、ウエハに形成された複数の発光体チップ101の前駆体を、ダイシングによって切り出して形成される。このため前述した間隔ΔYを可及的に小さくするためには、発光体チップ101の発光素子アレイ11の各発光素子Lの幅方向Yの端部が、発光体チップ101の幅方向Yの端面に可及的に近づくように切り出さなければならない。このため、図13および図14に示すように発光体チップ101をダイピックアップおよびダイマウントするために、発光体チップ101の中央部101cをコレット112によって真空吸着させた時、発光素子Lの表面を汚染したり、発光体チップ101の側面部117が欠けたりすることによって発光素子Lにダメージを与えることない。   The light emitting chip 101 is formed by cutting a plurality of light emitting chip 101 precursors formed on a wafer by dicing. Therefore, in order to reduce the above-described interval ΔY as much as possible, the end in the width direction Y of each light emitting element L of the light emitting element array 11 of the light emitting chip 101 is the end face of the light emitting chip 101 in the width direction Y. It must be cut out as close as possible. Therefore, as shown in FIGS. 13 and 14, when the central portion 101c of the light emitting chip 101 is vacuum-adsorbed by the collet 112 in order to die pick up and mount the light emitting chip 101, the surface of the light emitting element L is The light emitting element L is not damaged by being contaminated or having the side surface portion 117 of the light emitting chip 101 missing.

図15は、発光装置10を有する画像形成装置87の基本的構成を示す側面図である。画像形成装置87は、電子写真方式の画像形成装置であり、発光装置10を、感光体ドラム90への露光装置に使用している。発光装置10は、発光体チップ組立体109および駆動手段73を含んで構成される。発光体チップ組立体109および駆動手段73は、回路基板に実装される。   FIG. 15 is a side view showing the basic configuration of the image forming apparatus 87 having the light emitting device 10. The image forming apparatus 87 is an electrophotographic image forming apparatus, and the light emitting device 10 is used as an exposure device for the photosensitive drum 90. The light emitting device 10 includes a light emitting chip assembly 109 and driving means 73. The light emitting chip assembly 109 and the driving means 73 are mounted on a circuit board.

画像形成装置87は、Y(イエロ)、M(マゼンタ)、C(シアン)、K(ブラック)の4色のカラー画像を形成するタンデム方式を採用した装置であり、大略的に、4つの発光装置10Y,10M,10C,10K、集光手段であるレンズアレイ88C,88M,88Y,88k、前記発光体チップ組立体109および駆動手段73が実装された回路基板31およびレンズアレイ88を保持する第1ホルダ89C,89M,89Y,89K、4つの感光体ドラム90C,90M,90Y,90K、4つの現像剤供給手段91C,91M,91Y,91K、転写手段である転写ベルト92、4つのクリーナ93C,93M,93Y,93K、4つの帯電器94C,94M,94Y,94K、定着手段95および制御手段96を含んで構成される。   The image forming apparatus 87 is an apparatus that employs a tandem system that forms four color images of Y (yellow), M (magenta), C (cyan), and K (black), and is roughly divided into four light emitting elements. The devices 10Y, 10M, 10C, and 10K, the lens arrays 88C, 88M, 88Y, and 88k as the light collecting means, the circuit board 31 on which the light emitting chip assembly 109 and the driving means 73 are mounted, and the lens array 88 are held. One holder 89C, 89M, 89Y, 89K, four photosensitive drums 90C, 90M, 90Y, 90K, four developer supply means 91C, 91M, 91Y, 91K, a transfer belt 92 as transfer means, four cleaners 93C, 93M, 93Y, 93K, four chargers 94C, 94M, 94Y, 94K, fixing means 95 and control means 96. .

各発光体チップ組立体109は、駆動手段73によって各色のカラー画像情報に基づいて駆動される。たとえば、4つ発光体チップ組立体109の配列方向Xの長さW20は、たとえば200mm〜400mmに選ばれる。   Each light emitting chip assembly 109 is driven by the driving means 73 based on the color image information of each color. For example, the length W20 in the arrangement direction X of the four light emitter chip assemblies 109 is selected from 200 mm to 400 mm, for example.

各発光体チップ組立体109の発光素子Lからの光は、レンズアレイ88を介して各感光体ドラム90C,90M,90Y,90Kに集光して照射される。レンズアレイ88は、たとえば発光素子Lの光軸上にそれぞれ配置される複数のレンズを含み、これらのレンズを一体的に形成して構成される。   The light from the light emitting element L of each light emitting chip assembly 109 is condensed and irradiated onto the respective photosensitive drums 90C, 90M, 90Y, and 90K via the lens array 88. The lens array 88 includes, for example, a plurality of lenses respectively disposed on the optical axis of the light emitting element L, and is configured by integrally forming these lenses.

発光体チップ組立体109が実装される回路基板およびレンズアレイ88は、第1ホルダ89によって保持される。ホルダ89によって、発光素子Lの光照射方向と、レンズアレイ88のレンズの光軸方向とがほぼ一致するようにして位置合わせされる。   The circuit board on which the light emitting chip assembly 109 is mounted and the lens array 88 are held by the first holder 89. By the holder 89, the light irradiation direction of the light emitting element L and the optical axis direction of the lens of the lens array 88 are aligned so as to be substantially aligned.

各感光体ドラム90C,90M,90Y,90Kは、たとえば円筒状の基体表面に感光体層を被着して成り、その外周面には各発光装置10Y,10M,10C,10Kからの光を受けて静電潜像が形成される静電潜像形成位置が設定される。   Each of the photoconductor drums 90C, 90M, 90Y, and 90K is formed by, for example, attaching a photoconductor layer to the surface of a cylindrical substrate, and the outer peripheral surface receives light from each of the light emitting devices 10Y, 10M, 10C, and 10K. Then, an electrostatic latent image forming position where the electrostatic latent image is formed is set.

各感光体ドラム90C,90M,90Y,90Kの周辺部には、各静電潜像形成位置を基準として回転方向下流側に向かって順番に、露光された感光体ドラム90C,90M,90Y,90Kに現像剤を供給する現像剤供給手段91C,91M,91Y,91K、転写ベルト92、クリーナ93C,93M,93Y,93K、および帯電器94C,94M,94Y,94Kがそれぞれ配置される。感光体ドラム90に現像剤によって形成された画像を記録シートに転写する転写ベルト92は、4つの感光体ドラム90C,90M,90Y,90Kに対して共通に設けられる。   In the peripheral portions of the photosensitive drums 90C, 90M, 90Y, and 90K, the exposed photosensitive drums 90C, 90M, 90Y, and 90K are sequentially exposed toward the downstream side in the rotation direction with reference to the electrostatic latent image forming positions. Developer supply means 91C, 91M, 91Y, 91K for supplying developer to the transfer belt 92, cleaners 93C, 93M, 93Y, 93K, and chargers 94C, 94M, 94Y, 94K are arranged, respectively. A transfer belt 92 that transfers an image formed on the photosensitive drum 90 with a developer onto a recording sheet is provided in common to the four photosensitive drums 90C, 90M, 90Y, and 90K.

前記感光体ドラム90C,90M,90Y,90Kは、第2ホルダによって保持され、この第2ホルダと第1ホルダ89とは、相対的に固定される。各感光体ドラム90C,90M,90Y,90Kの回転軸方向と、各発光体チップ組立体109の前記配列方向Xとがほぼ一致するようにして位置合わせされる。   The photosensitive drums 90C, 90M, 90Y, and 90K are held by a second holder, and the second holder and the first holder 89 are relatively fixed. The photoconductor drums 90C, 90M, 90Y, and 90K are aligned so that the rotation axis directions of the photoconductor drum assemblies 90C and the array direction X of the light emitting chip assemblies 109 substantially coincide with each other.

転写ベルト92によって、記録シートを搬送し、現像剤によって画像が形成された記録シートは、定着手段95に搬送される。定着手段95は、記録シートに転写された現像剤を定着させる。感光体ドラム90C,90M,90Y,90Kは、回転駆動手段によって回転される。   The recording sheet is conveyed by the transfer belt 92, and the recording sheet on which an image is formed by the developer is conveyed to the fixing unit 95. The fixing unit 95 fixes the developer transferred to the recording sheet. The photosensitive drums 90C, 90M, 90Y, and 90K are rotated by a rotation driving unit.

制御手段96は、前述した駆動手段73にクロック信号および画像情報を与えるとともに、感光体ドラム90C,90M,90Y,90Kを回転駆動する回転駆動手段、現像剤供給手段91C,91M,91Y,91K、転写手段92、帯電手段94C,94M,94Y,94Kおよび定着手段95の各部を制御する。   The control unit 96 supplies a clock signal and image information to the driving unit 73 described above, and also rotates and drives the photosensitive drums 90C, 90M, 90Y, and 90K, developer supply units 91C, 91M, 91Y, and 91K, Each part of the transfer means 92, the charging means 94C, 94M, 94Y, 94K and the fixing means 95 is controlled.

このような構成の画像形成装置87では、露光装置として使用される発光装置10からバイアス光および漏れ光が発生しないので、高画質の画像を形成することができる。また発光サイリスタによるスイッチ素子Tおよび発光素子Lを集積化した発光装置10を露光装置に用いているので、このような露光装置は、安価に製造することができ、これによって画像形成装置87の製造コストを低減することができる。   In the image forming apparatus 87 having such a configuration, bias light and leakage light are not generated from the light emitting device 10 used as the exposure apparatus, so that a high quality image can be formed. In addition, since the light emitting device 10 in which the switch element T and the light emitting element L by the light emitting thyristor are integrated is used for the exposure apparatus, such an exposure apparatus can be manufactured at low cost, thereby manufacturing the image forming apparatus 87. Cost can be reduced.

以上のように発光装置10によれば、各スイッチ素子Tは、隣接するスイッチ素子Tから発する光を受光することによって、そのしきい電圧またはしきい電流を低下させることができ、各スイッチ素子Tのゲート24に、転送方向指定のためのダイオードおよび電源との間に接続される負荷抵抗などを接続する必要がない。したがって発光装置10の構造を複雑にすることなく、可及的に少ない信号伝送路によって、複数配列される発光素子Lのうち所定の発光素子Lのみを選択的に発光させることができる。   As described above, according to the light emitting device 10, each switch element T can reduce the threshold voltage or threshold current by receiving light emitted from the adjacent switch element T, and each switch element T can be reduced. It is not necessary to connect a load resistor or the like connected between the diode 24 for designating the transfer direction and the power supply to the gate 24 of the first gate. Therefore, only a predetermined light emitting element L among the plurality of light emitting elements L arranged can be selectively caused to emit light with as few signal transmission paths as possible without complicating the structure of the light emitting device 10.

また走査スタート用スイッチ素子T0は、走査信号伝送路15に接続され、走査信号伝送路15を介して走査信号φが与えられることによって発光するので、スイッチ素子Tの発光に必要な電力を供給する伝送路と、走査スタート用スイッチ素子T0が発光するために必要な電力を供給する伝送路を共通化することができ、走査スタート用スイッチ素子T0に必要な電力を供給する伝送路を特別に設ける必要がない。   Further, the scanning start switch element T0 is connected to the scanning signal transmission path 15 and emits light when a scanning signal φ is given through the scanning signal transmission path 15, and therefore supplies power necessary for the light emission of the switching element T. The transmission path and the transmission path for supplying power necessary for the scanning start switch element T0 to emit light can be shared, and a transmission path for supplying the power required for the scanning start switch element T0 is specially provided. There is no need.

走査スタート用スイッチ素子T0は、スイッチ素子Tに接続される走査信号伝送路15からの走査信号φに基づいて発光するので、駆動手段73は、スイッチ素子アレイ13のスイッチ素子Tと発光のタイミングを同期させやすい。また走査スタート用スイッチ素子T0は、予め定める部位にトリガ信号を与え、さらに走査信号φを与えなければ発光しないので、不所望にトリガ信号が与えられたとしても、発光してしまうことが防止される。   Since the scanning start switch element T0 emits light based on the scanning signal φ from the scanning signal transmission line 15 connected to the switch element T, the driving means 73 determines the timing of light emission with the switch elements T of the switch element array 13. Easy to synchronize. Further, since the scanning start switch element T0 does not emit light unless a trigger signal is given to a predetermined portion and further the scanning signal φ is not given, it is prevented from emitting light even if an undesired trigger signal is given. The

またP型半導体とN型半導体とが交互に積層される単純な構成で、スイッチ素子Tおよび発光素子Lならびにスタート用スイッチ素子T0を実現することによって、発光装置10の作製が容易である。スイッチ素子Tと発光素子Lとスタート用スイッチ素子T0とを基板31上に同一の製造プロセスによって形成することができ、発光装置10の製造工程を可及的に少なくすることができる。   Further, the light emitting device 10 can be easily manufactured by realizing the switch element T, the light emitting element L, and the start switch element T0 with a simple configuration in which P-type semiconductors and N-type semiconductors are alternately stacked. The switch element T, the light emitting element L, and the start switch element T0 can be formed on the substrate 31 by the same manufacturing process, and the manufacturing process of the light emitting device 10 can be reduced as much as possible.

さらに、同一の基板31上にスイッチ素子Tおよび発光素子Lならびにスタート用スイッチ素子T0が集積されて構成されるので、各素子を高密度に形成することができ、スイッチ素子アレイ13では配列方向Xに隣接するスイッチ素子T同士を密接させることができる。これによって各スイッチ素子Tは、隣接するスイッチ素子Tからの光を効率的に受光することができ、隣接するスイッチ素子Tの発光強度が小さい場合であっても、発光したスイッチ素子Tに隣接するスイッチ素子Tのしきい電圧またはしきい電流を低下させることができる。したがって、スイッチ素子Tを発光させるために必要な電力を小さくすることができ、より消費電力の小さな発光装置10を実現することができる。また発光素子Lにおいても、配列方向に隣接する発光素子L同士を密接させることができるので、画像形成装置87に用いて画像の解像度を向上させることができる。   Further, since the switch element T, the light emitting element L, and the start switch element T0 are integrated on the same substrate 31, each element can be formed with high density. In the switch element array 13, the arrangement direction X Switch elements T adjacent to each other can be brought into close contact with each other. Accordingly, each switch element T can efficiently receive light from the adjacent switch element T, and is adjacent to the emitted switch element T even when the light emission intensity of the adjacent switch element T is small. The threshold voltage or threshold current of the switch element T can be reduced. Therefore, it is possible to reduce the power required for causing the switch element T to emit light, and to realize the light emitting device 10 with lower power consumption. Also in the light emitting element L, since the light emitting elements L adjacent in the arrangement direction can be brought into close contact with each other, the resolution of an image can be improved by using the image forming apparatus 87.

また各スイッチ素子Tは、配列方向Xに沿って順番に発光するので、この光を遮光層18によって遮光し、発光素子Lが発する光に干渉しないようにすることによって、発光素子Lが発光しているときには、発光素子Lの光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。また遮光層18によって、バイアス光が漏れることが防止されるので、画像形成装置87では、画像の品位を低下させることがなく、良好な品質の画像を形成することができる。   Since each switch element T emits light in order along the arrangement direction X, the light emitting element L emits light by shielding this light by the light shielding layer 18 so as not to interfere with the light emitted by the light emitting element L. In this case, the light quantity of the light emitting element L is prevented from being reduced or increased, and a stable light quantity can be obtained. Further, since the bias light is prevented from leaking by the light shielding layer 18, the image forming apparatus 87 can form an image of good quality without degrading the image quality.

また絶縁層17は、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路15および発光信号伝送路12との間に設けられ、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路15および発光信号伝送路12が短絡してしまうことが防止される。   The insulating layer 17 is provided between each light emitting element L and each switch element T and each scanning signal transmission path 15 and light emission signal transmission path 12, and each light emitting element L and each switch element T and each scanning signal transmission path. 15 and the light emission signal transmission path 12 are prevented from being short-circuited.

各走査信号伝送路15および絶縁層17によって反射手段が形成されるので、反射手段を作製するために特別に反射層などを形成する必要がなく、既存の構成を利用して形成することができる。したがって、発光装置10の作製工程が増加することなく、反射手段を形成することができる。   Since each scanning signal transmission line 15 and the insulating layer 17 form the reflecting means, it is not necessary to form a reflecting layer or the like in order to produce the reflecting means, and it can be formed using an existing configuration. . Therefore, the reflecting means can be formed without increasing the manufacturing steps of the light emitting device 10.

また発光装置10では、隣接するスイッチ素子Tからの光を受光したときのしきい電圧またはしきい電流を、隣接するスイッチ素子Tからの光を受光していない状態におけるしきい電圧またはしきい電流の80%程度まで下げることができれば、受光によってしきい電圧またはしきい電流が低下したスイッチ素子Tを選択的に発光させることができるので、スイッチ素子が高い受光感度を有さなくても、スイッチ素子Tを配列方向に沿って、順番に発光させることができる。したがって、スイッチ素子Tの受光感度に影響されず、スイッチ素子Tの発光状態を、スイッチ素子Tの配列方向に沿って順番に遷移させることができ、光走査の信頼性が向上される。   Further, in the light emitting device 10, the threshold voltage or threshold current when light from the adjacent switch element T is received is the threshold voltage or threshold current when light from the adjacent switch element T is not received. If the switch element T can be lowered to about 80% of the switch element T, the switch element T whose threshold voltage or threshold current has been reduced by light reception can be selectively emitted, so that the switch element does not have high light receiving sensitivity. The elements T can be made to emit light in order along the arrangement direction. Therefore, the light emission state of the switch element T can be sequentially shifted along the arrangement direction of the switch elements T without being influenced by the light receiving sensitivity of the switch element T, and the reliability of optical scanning is improved.

図16は、本発明の第2の実施の形態の発光装置210の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光装置210の平面を示し、発光信号伝送路212、走査信号伝送路215、スタート信号伝送路216、発光素子のゲート219、発光スイッチ素子であるスイッチ素子Tのゲート224、接続手段214、発光素子遮光部223および表面電極225は図解を容易にするため、斜線を付して示されている。   FIG. 16 is a partial plan view showing the basic configuration of the light-emitting device 210 according to the second embodiment of the present invention. The figure shows a plane of the light emitting device 210 arranged with the light emitting direction of each light emitting element L as a front side perpendicular to the paper surface. The light emitting signal transmission path 212, the scanning signal transmission path 215, and the start signal transmission path 216 are shown. The gate 219 of the light emitting element, the gate 224 of the switch element T which is a light emitting switch element, the connection means 214, the light emitting element light shielding portion 223, and the surface electrode 225 are indicated by hatching for easy illustration.

発光装置210は、発光素子アレイ211と、発光信号伝送路212と、スイッチ素子アレイ213と、接続手段214と、第1および第2走査信号伝送路215a,215bと、走査スタート用スイッチ素子T0と、スタート信号伝送路216と、絶縁層217と、遮光層218と、発光素子遮光部223とを含んで構成される。スイッチ素子アレイ213と、第1および第2走査信号伝送路215a,215bと、後述する駆動手段273とを含んで光走査スイッチ装置が構成される。   The light emitting device 210 includes a light emitting element array 211, a light emission signal transmission path 212, a switch element array 213, connection means 214, first and second scanning signal transmission paths 215a and 215b, and a scanning start switch element T0. , A start signal transmission path 216, an insulating layer 217, a light shielding layer 218, and a light emitting element light shielding portion 223. An optical scanning switch device is configured including the switch element array 213, first and second scanning signal transmission paths 215a and 215b, and driving means 273 described later.

発光素子アレイ211は、複数の発光素子L1,L2,…,Li−1,Li(記号iは、2以上の正の整数)を含んで構成され、各発光素子L1,L2,…,Li−1,Liが、相互に間隔W21をあけて配列される。以後、各発光素子L1,L2,…,Li−1,Liを総称する場合、および発光素子L1,L2,…,Li−1,Liのうち不特定のものを示す場合、単に発光素子Lと記載する場合がある。発光素子Lは、露光用の発光素子である。本実施の形態では、各発光素子Lは、等間隔に配列され、かつ直線状に配列される。各発光素子Lの配列方向Xは、図16において左右方向である。以後、各発光素子Lの配列方向Xを、単に配列方向Xと記載する場合がある。各発光素子Lの光の出射方向に沿う方向を厚み方向Zとし、前記配列方向Xおよび厚み方向Zに垂直な方向を幅方向Yとする。発光素子Lは、600nm〜800nmの波長の光を発光可能に形成される。   The light emitting element array 211 includes a plurality of light emitting elements L1, L2,..., Li-1, Li (the symbol i is a positive integer of 2 or more), and each light emitting element L1, L2,. 1, Li are arranged with a space W21 therebetween. Hereinafter, when the light emitting elements L1, L2,..., Li-1, Li are collectively referred to, and when an unspecified one among the light emitting elements L1, L2,. May be described. The light emitting element L is a light emitting element for exposure. In the present embodiment, the light emitting elements L are arranged at regular intervals and in a straight line. The arrangement direction X of the light emitting elements L is the left-right direction in FIG. Hereinafter, the arrangement direction X of the light emitting elements L may be simply referred to as the arrangement direction X. A direction along the light emission direction of each light emitting element L is defined as a thickness direction Z, and a direction perpendicular to the arrangement direction X and the thickness direction Z is defined as a width direction Y. The light emitting element L is formed so as to emit light having a wavelength of 600 nm to 800 nm.

発光素子Lは、P型半導体層とN型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。発光素子Lは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。発光素子Lは、予め定める部位であるゲート219に、トリガ信号を与えることによって発光信号φEの電圧よりもしきい電圧が低下し、かつ前記発光信号φEが与えられたとき、または発光信号φEの電流よりもしきい電流が低下し、かつ前記発光信号φEが与えられたとき発光する。発光信号φEの電圧とは、発光信号φEが与えられることによって、発光素子Lのアノードおよびカソード間に印加される電圧であり、発光信号φEの電流とは、発光信号φEが与えられることによって発光素子Lに与えられる電流である。   The light emitting element L is realized by a light emitting thyristor having a PNPN structure configured by alternately stacking P-type semiconductor layers and N-type semiconductor layers. The light emitting element L has a negative resistance characteristic similar to that of the reverse blocking three-terminal thyristor. The light emitting element L has a threshold voltage lower than the voltage of the light emission signal φE by giving a trigger signal to the gate 219 which is a predetermined portion, and when the light emission signal φE is given, or the current of the light emission signal φE When the threshold current is lowered and the light emission signal φE is given, light is emitted. The voltage of the light emission signal φE is a voltage applied between the anode and the cathode of the light emitting element L when the light emission signal φE is given, and the current of the light emission signal φE is light emission when the light emission signal φE is given. This is a current applied to the element L.

配列方向Xの各発光素子Lの間隔W21と、発光素子Lの配列方向Xの長さW22とは、発光装置210が搭載される画像形成装置において形成すべき画像の解像度によって決定され、たとえば画像の解像度が300ドットパーインチ(dpi)の場合、前記間隔W21は、約45μm(マイクロメートル)に選ばれ、前記長さW22は、約40μmに選ばれる。また前記長さW22は、隣接する発光素子Lの間に、後述する発光素子遮光部223を形成可能に選ばれる。発光素子Lの配列方向Xの寸法は、発光素子Lの幅方向Yの寸法よりも小さく選ばれる。これによって、各発光素子Lを配列方向Xに近接させて、集積密度を高めたときに、発光素子Lの光量が不足してしまうことが防止される。   The interval W21 between the light emitting elements L in the arrangement direction X and the length W22 in the arrangement direction X of the light emitting elements L are determined by the resolution of an image to be formed in the image forming apparatus on which the light emitting device 210 is mounted. When the resolution is 300 dots per inch (dpi), the interval W21 is selected to be about 45 μm (micrometer), and the length W22 is selected to be about 40 μm. The length W22 is selected so that a light emitting element light-shielding portion 223, which will be described later, can be formed between adjacent light emitting elements L. The dimension in the arrangement direction X of the light emitting elements L is selected to be smaller than the dimension in the width direction Y of the light emitting elements L. This prevents the light amount of the light emitting elements L from being insufficient when the light emitting elements L are brought close to each other in the arrangement direction X to increase the integration density.

発光信号伝送路212は、各発光素子Lに接続され、各発光素子Lに発光信号φEを伝送する。発光信号伝送路212は、金属材料および合金材料などの導電性を有する材料によって、発光素子Lが発する波長の光を反射するように形成される。具体的には発光信号伝送路212は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The light emission signal transmission path 212 is connected to each light emitting element L and transmits the light emission signal φE to each light emitting element L. The light emission signal transmission path 212 is formed by a conductive material such as a metal material and an alloy material so as to reflect light having a wavelength emitted from the light emitting element L. Specifically, the light emission signal transmission path 212 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like. .

発光信号伝送路212は、各発光素子Lの幅方向Yに隣接して、発光素子アレイ211に沿って延びる信号路延在部221と、前記配列方向Xに相互に間隔をあけて信号路延在部221から幅方向一方Y1に突出して、各発光素子Lの厚み方向一端部に接続される素子接続部222とを有する。   The light emitting signal transmission path 212 is adjacent to the width direction Y of each light emitting element L, and the signal path extending part 221 extending along the light emitting element array 211 and the signal path extending at a distance from each other in the arrangement direction X. An element connection portion 222 that protrudes from the existing portion 221 in one width direction Y1 and is connected to one end portion in the thickness direction of each light emitting element L is provided.

スイッチ素子アレイ213は、複数のスイッチ素子T1,T2,…,Tj−1,Tj(記号jは、2以上の正の整数)を含んで構成され、各スイッチ素子T1,T2,…,Tj−1,Tjが、隣接するスイッチ素子T1,T2,…,Tj−1,Tjからの光を受光するように相互に間隔W23をあけて配列される。以後、各スイッチ素子T1,T2,…,Tj−1,Tjを総称する場合、およびスイッチ素子T1,T2,…,Tj−1,Tjのうち不特定のものを示す場合、単にスイッチ素子Tと記載する場合がある。本実施の形態では、各スイッチ素子Tは、等間隔に配置される。本実施の形態では、発光素子Lとスイッチ素子Tとの数は等しく、すなわち前記iと記号jとは等しい数に選ばれる。スイッチ素子Tの配列方向Xの中央と、発光素子Lの配列方向の中央とは、配列方向Xに垂直な同一の仮想一平面上に設けられる。   The switch element array 213 includes a plurality of switch elements T1, T2,..., Tj−1, Tj (symbol j is a positive integer of 2 or more), and each switch element T1, T2,. 1 and Tj are arranged at an interval W23 so as to receive light from adjacent switch elements T1, T2,..., Tj−1, Tj. Hereinafter, when the switch elements T1, T2,..., Tj-1, Tj are collectively referred to and when an unspecified one of the switch elements T1, T2,. May be described. In the present embodiment, the switch elements T are arranged at equal intervals. In the present embodiment, the numbers of light emitting elements L and switch elements T are equal, i.e., i and symbol j are selected to be equal. The center in the arrangement direction X of the switch elements T and the center in the arrangement direction of the light emitting elements L are provided on the same virtual plane perpendicular to the arrangement direction X.

発光スイッチ素子である各スイッチ素子Tは、発光素子アレイ211の幅方向Yに隣接し、この発光素子アレイ211に沿って、複数の発光素子Lに対向した状態で直線状に配列される。したがって、各スイッチ素子Tの配列方向は、前記各発光素子Lの配列方向Xと同じである。   Each switch element T, which is a light emitting switch element, is adjacent to the light emitting element array 211 in the width direction Y, and is linearly arranged along the light emitting element array 211 so as to face the plurality of light emitting elements L. Therefore, the arrangement direction of the switch elements T is the same as the arrangement direction X of the light emitting elements L.

各スイッチ素子Tは、発光部Tsと、受光部Trと、接続部Tcとをそれぞれ含んで構成される。各スイッチ素子Tの発光部Tsを個別に示す場合、スイッチ素子Tの参照符号に添え字「s」を付して記載し、各スイッチ素子Tの受光部Trを個別に示す場合、スイッチ素子Tの参照符号に添え字「r」を付して記載し、各スイッチ素子Tの接続部rを個別に示す場合、スイッチ素子Tの参照符号に添え字「c」を付して記載する。たとえばスイッチ素子T1は、発光部Ts1、受光部Tr1および接続部Tc1を有する。   Each switch element T includes a light emitting unit Ts, a light receiving unit Tr, and a connection unit Tc. When individually indicating the light emitting portion Ts of each switch element T, the reference symbol of the switch element T is described with a suffix “s”, and when the light receiving portion Tr of each switch element T is indicated individually, the switch element T When the connection part r of each switch element T is indicated individually, the reference numeral of the switch element T is indicated with a suffix “c”. For example, the switch element T1 includes a light emitting unit Ts1, a light receiving unit Tr1, and a connection unit Tc1.

各スイッチ素子Tにおいて、発光部Tsと受光部Trとは、配列方向Xに隣接して設けられる。複数のスイッチ素子Tは、一方側に隣接するスイッチ素子Tの発光部Ts3に受光部Trを臨ませ、他方側に隣接するスイッチ素子Tの受光部Trに発光部Tsを臨ませて配列される。つまりスイッチ素子T1の発光部Ts1は、スイッチ素子T2の受光部Tr2に臨み、スイッチ素子T2の発光部Ts2は、スイッチ素子T3の受光部Tr3に臨む。   In each switch element T, the light emitting portion Ts and the light receiving portion Tr are provided adjacent to each other in the arrangement direction X. The plurality of switch elements T are arranged with the light receiving part Tr facing the light emitting part Ts3 of the switch element T adjacent to one side and the light receiving part Ts facing the light receiving part Tr of the switch element T adjacent to the other side. . That is, the light emitting part Ts1 of the switch element T1 faces the light receiving part Tr2 of the switch element T2, and the light emitting part Ts2 of the switch element T2 faces the light receiving part Tr3 of the switch element T3.

発光部Tsの予め定める部位である発光部Tsのゲート227と、受光部Trの予め定める部位である受光部Trのゲート228とは、接続部Tcによって電気的に接続される。   The gate 227 of the light emitting part Ts, which is a predetermined part of the light emitting part Ts, and the gate 228 of the light receiving part Tr, which is a predetermined part of the light receiving part Tr, are electrically connected by the connecting part Tc.

各スイッチ素子Tの発光部Tsおよび受光部Trは、P型半導体層とN型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。スイッチ素子Tの発光部Tsおよび受光部Trは、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。スイッチ素子Tの受光部Trは、受光によって予め定める部位である受光部Trのゲート228にトリガ信号を発生する。受光部Trのゲート228に生成されたトリガ信号は、接続部Tcを介して発光部Tsのゲート227に与えられる。発光部Tsのゲート227にトリガ信号が与えられることによって、発光部Tsのしきい電圧またはしきい電流が低下する。発光部Tsは、走査信号伝送路215に接続され、走査信号伝送路215を介して与えられる走査信号φの電圧よりもしきい電圧が低下し、かつ前記走査信号φが与えられたとき、または走査信号φの電流よりもしきい電流が低下し、かつ前記走査信号φが与えられたとき発光する。走査信号φの電圧とは、走査信号φが与えられることによって、スイッチ素子Tの発光部Tsのアノードおよびカソード間に印加される電圧であり、走査信号φの電流とは、走査信号φが与えられることによってスイッチ素子Tの発光部Tsに与えられる電流である。   The light emitting portion Ts and the light receiving portion Tr of each switch element T are realized by a light emitting thyristor having a PNPN structure configured by alternately stacking P-type semiconductor layers and N-type semiconductor layers. The light emitting part Ts and the light receiving part Tr of the switch element T have the same negative resistance characteristics as the reverse blocking three-terminal thyristor. The light receiving unit Tr of the switch element T generates a trigger signal at the gate 228 of the light receiving unit Tr, which is a predetermined part by light reception. The trigger signal generated at the gate 228 of the light receiving unit Tr is given to the gate 227 of the light emitting unit Ts via the connection unit Tc. By applying a trigger signal to the gate 227 of the light emitting unit Ts, the threshold voltage or the threshold current of the light emitting unit Ts decreases. The light emitting unit Ts is connected to the scanning signal transmission line 215, and when the threshold voltage is lower than the voltage of the scanning signal φ given through the scanning signal transmission line 215 and the scanning signal φ is given, or scanning When the threshold current is lower than the current of the signal φ and the scanning signal φ is given, light is emitted. The voltage of the scanning signal φ is a voltage applied between the anode and the cathode of the light emitting portion Ts of the switch element T when the scanning signal φ is given. The current of the scanning signal φ is given by the scanning signal φ. Current applied to the light emitting portion Ts of the switch element T.

本実施の形態では、スイッチ素子Tのゲート224は、発光部のゲート227と受光部のゲート228とを含む。   In the present embodiment, the gate 224 of the switch element T includes a light emitting portion gate 227 and a light receiving portion gate 228.

配列方向Xの各スイッチ素子Tの間隔W23は、製造工程における制限を受けるので、スイッチ素子Tの厚み方向Zの高さの2倍以上に形成されるが、20μm未満に選ばれ、好ましくは10μm以下に選ばれる。本実施の形態では、スイッチ素子Tの高さを約4μmとしており、この場合には間隔W23は8μm程度になる。前記間隔W23が20μm以上になると、伝送効率が大きく低下してしまう。   Since the interval W23 between the switch elements T in the arrangement direction X is limited in the manufacturing process, it is formed at least twice the height in the thickness direction Z of the switch elements T, but is selected to be less than 20 μm, preferably 10 μm. Selected below. In the present embodiment, the height of the switch element T is about 4 μm, and in this case, the interval W23 is about 8 μm. When the interval W23 is 20 μm or more, the transmission efficiency is greatly reduced.

スイッチ素子Tの配列方向Xの寸法は、スイッチ素子Tの幅方向Yの寸法よりも小さく選ばれる。これによって、各スイッチ素子Tを配列方向Xに近接させて、集積密度を高めたときに、スイッチ素子Tの発光部Tsの光量が不足してしまうこと、および受光部Trの受光量が不足してしまうことが防止される。   The dimension in the arrangement direction X of the switch elements T is selected to be smaller than the dimension in the width direction Y of the switch elements T. As a result, when each switch element T is brought close to the arrangement direction X and the integration density is increased, the light amount of the light emitting portion Ts of the switch element T is insufficient, and the light reception amount of the light receiving portion Tr is insufficient. Is prevented.

スイッチ素子Tの配列方向Xの長さW24は、前記配列方向Xの各発光素子Lの間隔W21と、発光素子Lの配列方向Xの長さW22と、配列方向Xの各スイッチ素子Tの間隔W23とによって決定される。すなわち配列方向Xの各発光素子Lの間隔W21と、発光素子Lの配列方向Xの長さW22とを加算した長さと、配列方向Xの各スイッチ素子Tの間隔W23とスイッチ素子Tの配列方向Xの長さW24とを加算した長さとが、等しく選ばれる。   The length W24 in the array direction X of the switch elements T is the distance W21 between the light emitting elements L in the array direction X, the length W22 in the array direction X of the light emitting elements L, and the distance between the switch elements T in the array direction X. W23. That is, the length obtained by adding the interval W21 between the light emitting elements L in the arrangement direction X and the length W22 in the arrangement direction X of the light emitting elements L, and the interval W23 between the switch elements T in the arrangement direction X and the arrangement direction of the switch elements T. The length obtained by adding the length W24 of X is selected equally.

接続手段214は、各発光素子Lの前記予め定める部位であるゲート219と、各発光素子Lに対応する各スイッチ素子Tの前記予め定める部位であるゲート224とを、電気的に接続する。接続手段214は、具体的には発光素子L1のゲート219と、スイッチ素子T1のゲート224とを電気的に接続し、発光素子L2のゲート219と、スイッチ素子T2のゲート224とを電気的に接続し、発光素子Li−1のゲート219と、スイッチ素子Tj−1のゲート224とを電気的に接続し、発光素子Liのゲート219と、スイッチ素子Tjのゲート224とを電気的に個別に接続する。   The connection means 214 electrically connects the gate 219 which is the predetermined portion of each light emitting element L and the gate 224 which is the predetermined portion of each switch element T corresponding to each light emitting element L. Specifically, the connecting means 214 electrically connects the gate 219 of the light emitting element L1 and the gate 224 of the switch element T1, and electrically connects the gate 219 of the light emitting element L2 and the gate 224 of the switch element T2. The gate 219 of the light emitting element Li-1 and the gate 224 of the switch element Tj-1 are electrically connected, and the gate 219 of the light emitting element Li and the gate 224 of the switch element Tj are electrically individually connected. Connecting.

第1および第2走査信号伝送路215a,215bは、各スイッチ素子Tに接続され、配列方向Xに隣接するスイッチ素子T毎に、異なるタイミングで与えられる前記第1および第2走査信号φ1,φ2を伝送する。本実施の形態において、第1走査信号伝送路215aは、第1走査信号φ1を伝送し、第2走査信号伝送路215bは、第2走査信号φ2を伝送する。第1および第2走査信号伝送路215a,215bを総称する場合、および第1および第2走査信号伝送路215a,215bのうち不特定のものを示す場合、単に走査信号伝送路215と記載し、第1および第2走査信号φ1,φ2を総称する場合、および第1および第2走査信号φ1,φ2のうち不特定のものを示す場合、単に走査信号φと記載する場合がある。走査信号伝送路215は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The first and second scanning signal transmission paths 215a and 215b are connected to each switch element T, and the first and second scan signals φ1 and φ2 given at different timings for each switch element T adjacent in the arrangement direction X. Is transmitted. In the present embodiment, the first scanning signal transmission path 215a transmits the first scanning signal φ1, and the second scanning signal transmission path 215b transmits the second scanning signal φ2. When generically referring to the first and second scanning signal transmission paths 215a and 215b, and when indicating an unspecified one of the first and second scanning signal transmission paths 215a and 215b, they are simply described as scanning signal transmission paths 215, When the first and second scanning signals φ1 and φ2 are collectively referred to, and when an unspecified one among the first and second scanning signals φ1 and φ2 is indicated, it may be simply referred to as a scanning signal φ. The scanning signal transmission path 215 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like.

第1および第2走査信号伝送路215a,215bは、各スイッチ素子Tの厚み方向一方Z1で絶縁層217を介して各スイッチ素子Tに重なって形成され、配列方向Xに沿って延びる。第1および第2走査信号伝送路215a,215bは、幅方向Yに予め定める間隔W25をあけて配置される。予め定める間隔W25は、第1および第2走査信号伝送路215a,215b間で短絡が発生しない距離に選ばれ、たとえば10μmに選ばれる。第1および第2走査信号伝送路215a,215bは、厚み方向一方Z1側から見て、幅方向Yにおいて、スイッチ素子Tの発光部Taおよび受光部Tbの幅方向Yの両端部を除く中間部分にわたって形成される。   The first and second scanning signal transmission paths 215a and 215b are formed so as to overlap each switch element T via the insulating layer 217 in one thickness direction Z1 of each switch element T and extend along the arrangement direction X. The first and second scanning signal transmission paths 215a and 215b are arranged with a predetermined interval W25 in the width direction Y. The predetermined interval W25 is selected as a distance that does not cause a short circuit between the first and second scanning signal transmission lines 215a and 215b, for example, 10 μm. The first and second scanning signal transmission paths 215a and 215b are intermediate portions excluding both ends of the light emitting portion Ta of the switch element T and the light receiving portion Tb in the width direction Y in the width direction Y when viewed from the Z1 side in the thickness direction. Formed over.

各スイッチ素子Tの発光部Tsは、厚み方向一方Z1の端部、すなわち図16紙面に垂直な方向手前側に、表面電極225を有する。第1および第2走査信号伝送路215a,215bは、各スイッチ素子Tの前記表面電極225に順次1つずつ接続され、配列されるスイッチ素子Tに沿って、それぞれが交互にスイッチ素子Tに接続される。すなわち、第1走査信号伝送路215aは、スイッチ素子T1,T3,…,Tj−1に接続され(記号jは、整数かつ2×mであり、記号mは自然数)、第2走査信号伝送路215bは、スイッチ素子T2,T4,…,Tjに接続される。したがって、スイッチ素子Tのうち、配列方向Xのn番目(記号nは、2以上j以下となる正の整数)に配置されるスイッチ素子Tnと、このスイッチ素子Tnの配列方向Xに隣接するスイッチ素子Tn+1,Tn−1とは、それぞれ異なる走査信号伝送路215に接続される。   The light emitting portion Ts of each switch element T has a surface electrode 225 on one end in the thickness direction Z1, that is, the front side in the direction perpendicular to the paper surface of FIG. The first and second scanning signal transmission paths 215a and 215b are sequentially connected to the surface electrode 225 of each switch element T one by one, and are alternately connected to the switch elements T along the arranged switch elements T. Is done. That is, the first scanning signal transmission path 215a is connected to the switch elements T1, T3,..., Tj-1 (the symbol j is an integer and 2 × m, and the symbol m is a natural number), and the second scanning signal transmission path 215b is connected to the switch elements T2, T4,. Therefore, among the switch elements T, the switch element Tn arranged in the nth position (the symbol n is a positive integer that is 2 or more and j or less) in the arrangement direction X, and the switch adjacent to the arrangement direction X of the switch element Tn The elements Tn + 1 and Tn−1 are connected to different scanning signal transmission paths 215, respectively.

走査スタート用スイッチ素子T0は、P型半導体層とN型半導体層とが交互に積層されて構成されるPNPN構造を有する発光サイリスタによって実現される。走査スタート用スイッチ素子T0は、逆阻止3端子サイリスタと同様な負性抵抗特性を有する。走査スタート用スイッチ素子T0は、アノードカソード間に、しきい電圧以上の電圧またはしきい電流以上の電流が与えられることによって発光する。走査スタート用スイッチ素子T0は、しきい電圧以上の電圧レベルまたはしきい電流以上の電流レベルの発光信号φが与えられたとき、発光する。   The scanning start switch element T0 is realized by a light emitting thyristor having a PNPN structure in which P-type semiconductor layers and N-type semiconductor layers are alternately stacked. The scan start switch element T0 has a negative resistance characteristic similar to that of the reverse blocking three-terminal thyristor. The scanning start switch element T0 emits light when a voltage higher than a threshold voltage or a current higher than a threshold current is applied between the anode and the cathode. The scanning start switch element T0 emits light when a light emission signal φ having a voltage level equal to or higher than the threshold voltage or a current level equal to or higher than the threshold current is applied.

走査スタート用スイッチ素子T0は、スイッチ素子アレイ213の配列方向Xの端部に配置されるスイッチ素子Tの受光部Trに光を照射するように配置される。本実施の形態では、走査スタート用スイッチ素子T0は、スイッチ素子T1の受光部Tr1に光を照射するように配置される。走査スタート用スイッチ素子T0が配置される配列方向一方X1が、光走査装置における光の走査方向の上流側である。スタート用スイッチ素子T0の幅方向他方Y2の端と、スイッチ素子アレイ213の各スイッチ素子Tの幅方向他方Y2の端と、配列方向Xに揃えて配置される。   The scanning start switch element T0 is arranged to irradiate light to the light receiving part Tr of the switch element T arranged at the end of the switch element array 213 in the arrangement direction X. In the present embodiment, the scanning start switch element T0 is arranged to irradiate light to the light receiving portion Tr1 of the switch element T1. One side X1 in the arrangement direction in which the scanning start switch element T0 is arranged is the upstream side of the light scanning direction in the optical scanning device. The start switch element T0 is arranged in alignment with the other end Y2 in the width direction, the other end Y2 in the width direction of each switch element T in the switch element array 213, and the arrangement direction X.

走査スタート用スイッチ素子T0は、厚み方向一方Z1の端部、すなわち図16の紙面に垂直な方向手前側に、表面電極225を有する。スタート信号伝送路216は、走査スタート用スイッチ素子T0の表面電極225に接続され、走査スタート用スイッチ素子T0にスタート信号φSを伝送する。   The scanning start switch element T0 has a surface electrode 225 on one end in the thickness direction Z1, that is, on the front side in the direction perpendicular to the paper surface of FIG. The start signal transmission path 216 is connected to the surface electrode 225 of the scanning start switch element T0, and transmits the start signal φS to the scanning start switch element T0.

スタート信号伝送路216は、幅方向Yにおいて走査信号伝送路215のスイッチ素子アレイ211側に設けられる。スタート信号伝送路216は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的にはスタート信号伝送路16は、金(Au)、金とゲルマニウムとの合金(AuGe)、金と亜鉛との合金(AuZn)、ニッケル(Ni)およびアルミニウム(Al)などによって形成される。   The start signal transmission path 216 is provided on the switch element array 211 side of the scanning signal transmission path 215 in the width direction Y. The start signal transmission path 216 is formed of a conductive material such as a metal material and an alloy material. Specifically, the start signal transmission path 16 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), nickel (Ni), aluminum (Al), or the like. .

前述した発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0は、絶縁層217によって覆われる。   The light emitting element L, the switch element T, and the scan start switch element T0 described above are covered with an insulating layer 217.

遮光手段である遮光層218は、各スイッチ素子Tの厚み方向Zの一方側、すなわち各スイッチ素子Tの図16の紙面に垂直手前側から、各スイッチ素子Tを覆い、発光素子Lが発する光に、スイッチ素子Tが発する光が干渉しないように、スイッチ素子Tが発する光を遮光する。   The light shielding layer 218 serving as a light shielding unit covers each switch element T from one side in the thickness direction Z of each switch element T, that is, the front side perpendicular to the paper surface of FIG. In addition, the light emitted from the switch element T is shielded so that the light emitted from the switch element T does not interfere.

発光素子遮光部223は、各発光素子Lの間と、発光素子アレイ211の配列方向Xの両端部の発光素子Lの配列方向Xの外方とに設けられ、発光素子Lから配列方向Xに向かう光を遮光する。発光素子遮光部223は、発光信号伝送路212から離間して設けられ、発光信号伝送路212とは、絶縁層217によって電気的に絶縁される。   The light emitting element light-shielding portions 223 are provided between the light emitting elements L and outside the light emitting element L in the arrangement direction X at both ends of the light emitting element array 211 in the arrangement direction X. Block the light that goes. The light emitting element light shielding portion 223 is provided apart from the light emission signal transmission path 212, and is electrically insulated from the light emission signal transmission path 212 by the insulating layer 217.

前述した発光素子L、発光信号伝送路212、スイッチ素子T、接続手段214、走査信号伝送路215、走査スタート用スイッチ素子T0、スタート信号伝送路216、絶縁層217、遮光層218および発光素子遮光部223は、1つの基板231に集積されて形成される。   The light emitting element L, the light emitting signal transmission path 212, the switch element T, the connection means 214, the scanning signal transmission path 215, the scanning start switch element T0, the start signal transmission path 216, the insulating layer 217, the light shielding layer 218, and the light emitting element light shielding. The part 223 is formed by being integrated on one substrate 231.

以下、発光装置210の各構成について、さらに具体的に説明する。
図17は、図16の切断面線B1−B1から見た発光装置210の基本的構成を示す一部の断面図である。発光素子Lは、基板231の厚み方向Zの一表面231a上に形成される第1の一方導電型半導体層232、第1の他方導電型半導体層233、第2の一方導電型半導体層234および第2の他方導電型半導体層235を含む。
Hereinafter, each configuration of the light emitting device 210 will be described more specifically.
FIG. 17 is a partial cross-sectional view showing the basic configuration of the light emitting device 210 as seen from the section line B1-B1 of FIG. The light emitting element L includes a first one-conductivity-type semiconductor layer 232, a first other-conductivity-type semiconductor layer 233, a second one-conductivity-type semiconductor layer 234, and the first one-conductivity-type semiconductor layer 234 formed on the one surface 231a in the thickness direction Z of the substrate 231. A second other conductivity type semiconductor layer 235 is included.

基板231は、本実施の形態では、一方導電型の半導体基板である。基板231の厚み方向Zの他表面231b上には、裏面電極236が形成される。裏面電極236は、基板231の厚み方向Zの他表面231bの全面にわたって形成される。裏面電極236は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極236は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。基板231の厚み方向Zの一表面231aは、平面に形成される。   In the present embodiment, the substrate 231 is a one-conductivity type semiconductor substrate. On the other surface 231b of the substrate 231 in the thickness direction Z, a back electrode 236 is formed. The back electrode 236 is formed over the entire surface of the other surface 231 b in the thickness direction Z of the substrate 231. The back electrode 236 is formed of a conductive material such as a metal material or an alloy material. Specifically, the back electrode 236 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), or the like. One surface 231a of the thickness direction Z of the substrate 231 is formed in a plane.

発光素子Lは、基板231の厚み方向Zの一表面231aに、第1の一方導電型半導体層232が積層され、第1の一方導電型半導体層232の厚み方向Zの一表面232a上に第1の他方導電型半導体層233が積層され、第1の他方導電型半導体層233の厚み方向Zの一表面233a上に第2の一方導電型半導体層234が積層され、第2の一方導電型半導体層234の厚み方向Zの一表面234a上に第2の他方導電型半導体層235が積層され、第2の他方導電型半導体層235の厚み方向Zの一表面235a上にオーミックコンタクト層237が積層されて構成される。   In the light emitting element L, the first one-conductivity-type semiconductor layer 232 is stacked on the one surface 231a in the thickness direction Z of the substrate 231, and the first one-conductivity-type semiconductor layer 232 is disposed on the one surface 232a in the thickness direction Z. The first other conductivity type semiconductor layer 233 is laminated, the second one conductivity type semiconductor layer 234 is laminated on the one surface 233a of the first other conductivity type semiconductor layer 233 in the thickness direction Z, and the second one conductivity type A second other conductivity type semiconductor layer 235 is stacked on one surface 234a of the thickness direction Z of the semiconductor layer 234, and an ohmic contact layer 237 is formed on the one surface 235a of the thickness direction Z of the second other conductivity type semiconductor layer 235. It is constructed by stacking.

さらに具体的には、基板231は、III−V族化合物半導体およびII−VI族化合物半導体などの結晶成長が可能な半導体基板であり、たとえば、ガリウム砒素(GaAs)、インジウムリン(InP)、ガリウムリン(GaP)、シリコン(Si)、ゲルマニウム(Ge)などの半導体材料によって形成される。   More specifically, the substrate 231 is a semiconductor substrate capable of crystal growth such as a III-V group compound semiconductor and a II-VI group compound semiconductor, such as gallium arsenide (GaAs), indium phosphide (InP), gallium. It is formed of a semiconductor material such as phosphorus (GaP), silicon (Si), or germanium (Ge).

第1の一方導電型半導体層232は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層232のキャリア密度は、1×1018cm−3程度のものが望ましい。 The first one-conductivity-type semiconductor layer 232 is formed of a semiconductor material such as gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), or indium gallium phosphide (InGaP). The carrier density of the first one-conductivity-type semiconductor layer 232 is preferably about 1 × 10 18 cm −3 .

第1の他方導電型半導体層233は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層233を形成する半導体材料には、第1の一方導電型半導体層232を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層232を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層233のキャリア密度は1×1017cm−3程度のものが望ましい。 The first other conductivity type semiconductor layer 233 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the first other-conductivity-type semiconductor layer 233 has the same energy gap as the semiconductor material forming the first one-conductivity-type semiconductor layer 232, or the first one-conductivity-type semiconductor layer 232 is formed. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the first other conductivity type semiconductor layer 233 is preferably about 1 × 10 17 cm −3 .

第2の一方導電型半導体層234は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層234を形成する半導体材料には、第1の他方導電型半導体層233を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層233を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層234のキャリア密度は、第1の一方導電型半導体層232、第1の他方導電型半導体層233、第2の一方導電型半導体層234および第2の他方導電型半導体層235の全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましい。第2の一方導電型半導体層234は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。 The second one-conductivity-type semiconductor layer 234 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the second one-conductivity-type semiconductor layer 234 is formed with the same energy gap as the semiconductor material forming the first other-conductivity-type semiconductor layer 233 or the first other-conductivity-type semiconductor layer 233. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the second one conductivity type semiconductor layer 234 is such that the first one conductivity type semiconductor layer 232, the first other conductivity type semiconductor layer 233, the second one conductivity type semiconductor layer 234, and the second other conductivity type. It is desirable that it is the smallest of all the semiconductor layers 235 and is about 1 × 10 16 cm −3 to 1 × 10 17 cm −3 . The second one-conductivity-type semiconductor layer 234 can be made of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs), whereby high internal quantum efficiency can be obtained.

第2の他方導電型半導体層235は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の他方導電型半導体層235を形成する半導体材料には、第1の他方導電型半導体層233および第2の一方導電型半導体層234を形成する半導体材料のエネルギーギャップと同じ、第1の他方導電型半導体層233および第2の一方導電型半導体層234を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層235のキャリア密度は、1×1018cm−3程度のものであることが望ましい。 The second other conductivity type semiconductor layer 235 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material that forms the second other-conductivity-type semiconductor layer 235 includes the same first energy gap as that of the semiconductor material that forms the first other-conductivity-type semiconductor layer 233 and the second one-conductivity-type semiconductor layer 234. A material having an energy gap larger than that of the semiconductor material forming the other conductive type semiconductor layer 233 and the second one conductive type semiconductor layer 234 is selected. The carrier density of the second other conductivity type semiconductor layer 235 is desirably about 1 × 10 18 cm −3 .

オーミックコンタクト層237は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、発光信号伝送路212とのオーミック接合を行うためのものである。オーミックコンタクト層237のキャリア密度は1×1019cm−3以上のものが望ましい。 The ohmic contact layer 237 is a semiconductor layer of the other conductivity type formed of a semiconductor material such as gallium arsenide (GaAs) or indium gallium phosphide (InGaP), and is used for performing an ohmic junction with the light emitting signal transmission path 212. is there. The carrier density of the ohmic contact layer 237 is desirably 1 × 10 19 cm −3 or more.

第1の一方導電型半導体層232、第1の他方導電型半導体層233、第2の一方導電型半導体層234、第2の他方導電型半導体層235およびオーミックコンタクト層237が積層された積層体は、略直方体形状を有する。第1の一方導電型半導体層232、第1の他方導電型半導体層233、第2の一方導電型半導体層234、第2の他方導電型半導体層235およびオーミックコンタクト層237は、絶縁層217によって覆われる。   Laminated body in which first one-conductivity-type semiconductor layer 232, first other-conductivity-type semiconductor layer 233, second one-conductivity-type semiconductor layer 234, second other-conductivity-type semiconductor layer 235, and ohmic contact layer 237 are laminated. Has a substantially rectangular parallelepiped shape. The first one-conductivity-type semiconductor layer 232, the first other-conductivity-type semiconductor layer 233, the second one-conductivity-type semiconductor layer 234, the second other-conductivity-type semiconductor layer 235, and the ohmic contact layer 237 are formed by the insulating layer 217. Covered.

絶縁層217は、電気絶縁性および透光性ならびに平坦性を有する樹脂材料によって形成される。絶縁層217は、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成される。   The insulating layer 217 is formed of a resin material having electrical insulating properties, translucency, and flatness. The insulating layer 217 is formed of polyimide, benzocyclobutene (BCB), or the like.

絶縁層217のうち、隣接する発光素子Lの間の部分には、幅方向Yに垂直な仮想一平面において、V字形状となり、基板231の一表面231aまで達する溝部238が形成され、この溝部238に前記発光素子遮光部223が形成される。発光素子遮光部223は、溝部238の表面に沿って形成され、基板231の一表面231aからオーミックコンタクト層237の配列方向Xの側方にわたって設けられる。発光素子遮光部223は、発光素子Lの幅方向Yの一端部および他端部間にわたって形成され、発光素子Lの幅方向Yの端部よりも発光素子Lの幅方向一方Y1および幅方向他方Y2まで延びる。このような発光素子遮光部223を形成することによって、隣接する発光素子Lが発光したときにこの光を受光することが防止され、隣接する発光素子Lが発光しても、この発光に伴って発光素子Lのしきい電圧またはしきい電流が変化してしまうことがないので、発光素子Lを選択的に安定して発光させることができる。   A portion of the insulating layer 217 between the adjacent light emitting elements L is formed with a groove portion 238 that has a V shape in a virtual plane perpendicular to the width direction Y and reaches one surface 231a of the substrate 231. The light emitting element light shielding portion 223 is formed at 238. The light-emitting element light-shielding part 223 is formed along the surface of the groove part 238, and is provided from the one surface 231a of the substrate 231 to the side in the arrangement direction X of the ohmic contact layer 237. The light emitting element light shielding portion 223 is formed between one end and the other end in the width direction Y of the light emitting element L, and the width direction one Y1 and the other in the width direction of the light emitting element L than the end in the width direction Y of the light emitting element L. Extends to Y2. By forming such a light emitting element light-shielding portion 223, when the adjacent light emitting element L emits light, the light is prevented from being received, and even if the adjacent light emitting element L emits light, Since the threshold voltage or threshold current of the light emitting element L does not change, the light emitting element L can selectively and stably emit light.

オーミックコンタクト層237の厚み方向Zの一表面237aには、発光信号伝送路212の素子接続部222が接続される。絶縁層217のうち、オーミックコンタクト層237の厚み方向Zの一表面237a上に形成される部分には、貫通孔239が形成され、この貫通孔239に前記素子接続部222の一部が形成されて、素子接続部222がオーミックコンタクト層237に接触している。前記貫通孔239は、発光素子Lの配列方向Xの中央で、かつ発光素子Lの幅方向Yの中央が絶縁層217から露出するように形成されており、発光信号伝送路212からの電流を、発光素子Lの中央部に効率的に供給して、発光素子Lを発光させることができる。発光素子Lでは、主に第2の一方導電型半導体層234と、第2の他方導電型半導体層235との界面付近で、第2の一方導電型半導体層導電234寄りの領域において光が発生する。   The element connection portion 222 of the light emission signal transmission path 212 is connected to one surface 237a of the ohmic contact layer 237 in the thickness direction Z. A through hole 239 is formed in a portion of the insulating layer 217 formed on the one surface 237a of the ohmic contact layer 237 in the thickness direction Z, and a part of the element connection portion 222 is formed in the through hole 239. Thus, the element connecting portion 222 is in contact with the ohmic contact layer 237. The through hole 239 is formed so that the center in the arrangement direction X of the light emitting elements L and the center in the width direction Y of the light emitting elements L are exposed from the insulating layer 217, and the current from the light emitting signal transmission path 212 is supplied. The light emitting element L can be made to emit light by being efficiently supplied to the central portion of the light emitting element L. In the light-emitting element L, light is generated mainly in the vicinity of the second one-conductivity-type semiconductor layer 234 near the interface between the second one-conductivity-type semiconductor layer 234 and the second other-conductivity-type semiconductor layer 235. To do.

発光信号伝送路212の素子接続部222の配列方向Xの長さW26は、発光素子Lの配列方向Xの長さW22の1/3以下に形成される。素子接続部222は、発光素子Lの光の出射方向の一部を覆うが、長さW26を前述したように選ぶことによって、発光素子Lから発せられ、厚み方向一方Z1に向かう光を、遮ってしまうことを可及的に防止する。また発光素子Lから発せられ、厚み方向一方Z1に向かい、発光信号伝送路212によって反射された光の一部は、発光素子遮光部223および基板231などによって反射されることによって、厚み方向一方Zへと向かう。   The length W26 in the arrangement direction X of the element connection portions 222 of the light emission signal transmission path 212 is formed to be 1/3 or less of the length W22 in the arrangement direction X of the light emitting elements L. The element connecting portion 222 covers a part of the light emission direction of the light emitting element L, but by selecting the length W26 as described above, the light emitted from the light emitting element L and blocking the light toward the thickness direction one side Z1 is blocked. As much as possible. Further, part of the light emitted from the light emitting element L and directed toward the thickness direction one Z1 and reflected by the light emission signal transmission path 212 is reflected by the light emitting element light shielding portion 223, the substrate 231 and the like, whereby the thickness direction one Z Head to.

図18は、図16の切断面線B2−B2から見た発光装置210の基本的構成を示す一部の断面図である。スイッチ素子Tは、基板231の上に順次積層される第1の一方導電型半導体層242、第1の他方導電型半導体層243、第2の一方導電型半導体層244および第2の他方導電型半導体層245s,245rを有する。基板231の一表面231aに第1の一方導電型半導体層242が積層され、第1の一方導電型半導体層242の厚み方向一表面242aに第1の他方導電型半導体層243が積層され、第1の他方導電型半導体層243の厚み方向一表面に第2の一方導電型半導体層244が積層される。第1の一方導電型半導体層242、第1の他方導電型半導体層243および第2の一方導電型半導体層244の積層体は、略直方体形状に形成される。   FIG. 18 is a partial cross-sectional view showing the basic configuration of the light emitting device 210 viewed from the section line B2-B2 of FIG. The switch element T includes a first one-conductivity-type semiconductor layer 242, a first other-conductivity-type semiconductor layer 243, a second one-conductivity-type semiconductor layer 244, and a second other-conductivity-type that are sequentially stacked on the substrate 231. Semiconductor layers 245s and 245r are included. A first one-conductivity-type semiconductor layer 242 is laminated on one surface 231a of the substrate 231, and a first other-conductivity-type semiconductor layer 243 is laminated on one surface 242a in the thickness direction of the first one-conductivity-type semiconductor layer 242. A second one-conductivity-type semiconductor layer 244 is stacked on one surface in the thickness direction of one other-conductivity-type semiconductor layer 243. A stacked body of the first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, and the second one-conductivity-type semiconductor layer 244 is formed in a substantially rectangular parallelepiped shape.

第2の一方導電型半導体層244は、配列方向Xの一端部239rおよび他端部239sの厚みW27が、配列方向の中央部239cの厚みW28よりも厚く形成される。前記厚みW28は、厚みW27の50%〜90%程度に選ばれる。このような厚みとすることによって、受光部Trで発生したトリガ信号をより確実に発光部Tsに伝達することができる。   The second one-conductivity-type semiconductor layer 244 is formed such that the thickness W27 of the one end 239r and the other end 239s in the arrangement direction X is thicker than the thickness W28 of the central portion 239c in the arrangement direction. The thickness W28 is selected to be about 50% to 90% of the thickness W27. By setting it as such thickness, the trigger signal which generate | occur | produced in the light-receiving part Tr can be more reliably transmitted to the light emission part Ts.

第2の一方導電型半導体層244の配列方向Xの一端部239rで、厚みW27を有する部分の配列方向Xの長さW29と、第2の一方導電型半導体層244の他端部239sで、厚みW27を有する部分の配列方向Xの長さW30とは、等しく選ばれる。第2の他方導電型半導体層244の中央部239cで、厚みW28を有する部分の配列方向Xの長さW31は、10マイクロメートル(μm)程度に選ばれる。   At one end 239r in the arrangement direction X of the second one-conductivity-type semiconductor layer 244, at the length W29 in the arrangement direction X of the portion having the thickness W27, and at the other end 239s of the second one-conductivity-type semiconductor layer 244, The length W30 in the arrangement direction X of the portion having the thickness W27 is selected equally. The length W31 in the arrangement direction X of the portion having the thickness W28 in the central portion 239c of the second other conductive type semiconductor layer 244 is selected to be about 10 micrometers (μm).

第2の一方導電型半導体層244の配列方向Xの一端部239rで、厚みW27を有する部分には、厚み方向一表面244a上に第2の他方導電型半導体層245rが積層され、第2の他方導電型半導体層245rの厚み方向Zの一表面上には、遮光部形成層246が積層される。第2の他方導電型半導体層245rおよび遮光部形成層246の積層体は、略直方体形状を有する。   The second other-conductivity-type semiconductor layer 245r is stacked on the one surface 244a in the thickness direction at the one end portion 239r in the arrangement direction X of the second one-conductivity-type semiconductor layer 244, on the one surface 244a in the thickness direction. On the other surface of the other conductive type semiconductor layer 245r in the thickness direction Z, a light shielding portion forming layer 246 is laminated. The stacked body of the second other conductivity type semiconductor layer 245r and the light shielding portion forming layer 246 has a substantially rectangular parallelepiped shape.

第2の一方導電型半導体層244の配列方向Xの他端部239sで、厚みW27を有する部分には、厚み方向一表面244a上に第2の他方導電型半導体層245sが積層され、第2の他方導電型半導体層245sの厚み方向Zの一表面上には、オーミックコンタクト層247が積層される。第2の他方導電型半導体層245sおよびオーミックコンタクト層247の積層体は、略直方体形状を有する。スイッチ素子Tは、幅方向に垂直な仮想一平面における断面が厚み方向Zの一方に開口する略コ字状となる。   At the other end portion 239s in the arrangement direction X of the second one-conductivity-type semiconductor layer 244, the second other-conductivity-type semiconductor layer 245s is laminated on the one surface 244a in the thickness direction at the other end portion 239s. An ohmic contact layer 247 is stacked on one surface of the other conductive type semiconductor layer 245s in the thickness direction Z. The stacked body of the second other conductivity type semiconductor layer 245s and the ohmic contact layer 247 has a substantially rectangular parallelepiped shape. The switch element T has a substantially U shape in which a cross section in a virtual plane perpendicular to the width direction is open to one side in the thickness direction Z.

第1の一方導電型半導体層242、第1の他方導電型半導体層243および第2の一方導電型半導体層244は、発光部Tsおよび受光部Trにおいて共用される。発光部Tsは、第1の一方導電型半導体層242、第1の他方導電型半導体層243および第2の一方導電型半導体層244と、第2の他方導電型半導体層245sおよびオーミックコンタクト層247とを含んで形成され、受光部Trは、第1の一方導電型半導体層242、第1の他方導電型半導体層243および第2の一方導電型半導体層244と、第2の他方導電型半導体層245rおよび遮光部形成層246とを含んで形成される。発光部Tsおよび受光部TrのZ方向の厚みは、等しく選ばれ、幅方向Yにおいて受光部Trは、発光部Tsの一端部および他端部間にわたって延びる。   The first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, and the second one-conductivity-type semiconductor layer 244 are shared by the light emitting unit Ts and the light receiving unit Tr. The light emitting section Ts includes a first one-conductivity-type semiconductor layer 242, a first other-conductivity-type semiconductor layer 243, a second one-conductivity-type semiconductor layer 244, a second other-conductivity-type semiconductor layer 245s, and an ohmic contact layer 247. The light receiving portion Tr includes a first one-conductivity-type semiconductor layer 242, a first other-conductivity-type semiconductor layer 243, a second one-conductivity-type semiconductor layer 244, and a second other-conductivity-type semiconductor. The layer 245r and the light shielding portion forming layer 246 are included. The thicknesses of the light emitting part Ts and the light receiving part Tr in the Z direction are selected equally, and in the width direction Y, the light receiving part Tr extends between one end and the other end of the light emitting part Ts.

1つのスイッチ素子Tが有する発光部Tsの受光部Trとにおいて、配列方向Xで、発光部Tsの受光部Trに臨む面と、受光部Trの発光部Tsに臨む面との距離は、前述した長さW31となる。   The distance between the surface facing the light receiving portion Tr of the light emitting portion Ts and the surface facing the light emitting portion Ts of the light receiving portion Tr in the arrangement direction X with respect to the light receiving portion Tr of the light emitting portion Ts included in one switch element T is as described above. The length is W31.

発光部Tsの第2の他方導電型半導体層245sの厚みと、受光部Trの第2の他方導電型半導体層245rの厚みとは等しく選ばれ、オーミックコンタクト層247の厚みと遮光部形成層246の厚みとは等しく選ばれる。また発光部Tsの第2の他方導電型半導体層245sの幅方向Yの長さと、受光部Trの第2の他方導電型半導体層245rの幅方向Yの長さとは等しく選ばれ、オーミックコンタクト層247の幅方向Yの長さと遮光部形成層246の幅方向Yの寸法とは等しく選ばれる。また発光部Tsの幅方向Yの長さは、受光部Trの幅方向Yの寸法と等しく選ばれる。   The thickness of the second other conductivity type semiconductor layer 245s of the light emitting portion Ts and the thickness of the second other conductivity type semiconductor layer 245r of the light receiving portion Tr are selected to be equal, and the thickness of the ohmic contact layer 247 and the light shielding portion forming layer 246 are selected. Is selected to be equal in thickness. Further, the length in the width direction Y of the second other conductive semiconductor layer 245s of the light emitting portion Ts and the length in the width direction Y of the second other conductive semiconductor layer 245r of the light receiving portion Tr are selected to be equal to each other, and the ohmic contact layer The length in the width direction Y of 247 and the dimension in the width direction Y of the light shielding portion forming layer 246 are selected to be equal. The length in the width direction Y of the light emitting portion Ts is selected to be equal to the dimension in the width direction Y of the light receiving portion Tr.

本実施の形態では、スイッチ素子Tの発光部Tsおよび受光部Trは、配列方向Xに垂直な仮想一平面に関して面対称となるように形成される。   In the present embodiment, the light emitting portion Ts and the light receiving portion Tr of the switch element T are formed so as to be plane symmetric with respect to a virtual one plane perpendicular to the arrangement direction X.

スイッチ素子Tの、一方導電型半導体層242、第1の他方導電型半導体層243、第2の一方導電型半導体層244、第2の他方導電型半導体層245s,245rおよびオーミックコンタクト層247の各半導体層を構成する半導体材料のエネルギーギャップおよびキャリア密度は、スイッチ素子Tの受光部Trにおける受光感度と、発光部Tsにおける外部への光の取り出し効率および発光効率を高めるように設計することが好ましい。具体的には、第1の他方導電型半導体層243および第2の一方導電型半導体層244を形成する半導体材料のエネルギーギャップに比べ、第1の一方導電型半導体層242および第2の他方導電型半導体層245を構成する半導体材料のエネルギーギャップを大きくすればよい。このようなエネルギーギャップとすることによって、第2の他方導電型半導体層245と第2の一方導電型半導体層244との界面付近で発生した光が、第1の一方導電型半導体層242および第2の他方導電型半導体層245に吸収されることなく隣接するスイッチ素子Tの受光部Trに照射されるため、光取り出し効率を向上させることができる。   Each of the one conductive type semiconductor layer 242, the first other conductive type semiconductor layer 243, the second one conductive type semiconductor layer 244, the second other conductive type semiconductor layers 245s and 245r, and the ohmic contact layer 247 of the switch element T. The energy gap and the carrier density of the semiconductor material constituting the semiconductor layer are preferably designed so as to increase the light receiving sensitivity of the light receiving portion Tr of the switch element T and the light extraction efficiency and the light emitting efficiency of the light emitting portion Ts to the outside. . Specifically, the first one-conductivity-type semiconductor layer 242 and the second other-conductivity are compared with the energy gap of the semiconductor material forming the first other-conductivity-type semiconductor layer 243 and the second one-conductivity-type semiconductor layer 244. What is necessary is just to enlarge the energy gap of the semiconductor material which comprises the type | mold semiconductor layer 245. FIG. With such an energy gap, light generated in the vicinity of the interface between the second other-conductivity-type semiconductor layer 245 and the second one-conductivity-type semiconductor layer 244 can cause the first one-conductivity-type semiconductor layer 242 and the first Since the light is received by the light receiving portion Tr of the adjacent switch element T without being absorbed by the other second conductive semiconductor layer 245, the light extraction efficiency can be improved.

第1の一方導電型半導体層242は、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される。第1の一方導電型半導体層242のキャリア密度は、1×1018cm−3程度のものが望ましい。 The first one-conductivity-type semiconductor layer 242 is formed of a semiconductor material such as gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), or indium gallium phosphide (InGaP). The carrier density of the first one-conductivity-type semiconductor layer 242 is preferably about 1 × 10 18 cm −3 .

第1の他方導電型半導体層243は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第1の他方導電型半導体層243を形成する半導体材料には、第1の一方導電型半導体層242を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の一方導電型半導体層242を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第1の他方導電型半導体層243のキャリア密度は1×1017cm−3程度のものが望ましい。 The first other conductivity type semiconductor layer 243 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the first other-conductivity-type semiconductor layer 243 has the same energy gap as that of the semiconductor material forming the first one-conductivity-type semiconductor layer 242 or the first one-conductivity-type semiconductor layer 242 is formed. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the first other conductivity type semiconductor layer 243 is preferably about 1 × 10 17 cm −3 .

第2の一方導電型半導体層244は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。第2の一方導電型半導体層244を形成する半導体材料には、第1の他方導電型半導体層243を形成する半導体材料のエネルギーギャップと同じ、もしくは第1の他方導電型半導体層243を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが小さいものが選ばれる。第2の一方導電型半導体層244のキャリア密度は、第1の一方導電型半導体層242、第1の他方導電型半導体層243、第2の一方導電型半導体層244および第2の他方導電型半導体層245sの全層の中で最も小さく1×1016cm−3〜1×1017cm−3程度のものであることが望ましい。第2の一方導電型半導体層244は、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成することによって、高い内部量子効率を得ることができる。 The second one-conductivity-type semiconductor layer 244 is formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). The semiconductor material forming the second one-conductivity-type semiconductor layer 244 has the same energy gap as the semiconductor material forming the first other-conductivity-type semiconductor layer 243, or the first other-conductivity-type semiconductor layer 243 is formed. A material having an energy gap smaller than that of the semiconductor material is selected. The carrier density of the second one-conductivity-type semiconductor layer 244 is such that the first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, the second one-conductivity-type semiconductor layer 244, and the second other-conductivity-type semiconductor layer 244. It is desirable that it is the smallest of all layers of the semiconductor layer 245s and is about 1 × 10 16 cm −3 to 1 × 10 17 cm −3 . The second one-conductivity-type semiconductor layer 244 can be made of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs), whereby high internal quantum efficiency can be obtained.

第2の他方導電型半導体層245s,245rは、アルミニウムガリウム砒素(AlGaAs)およびガリウム砒素(GaAs)などの半導体材料によって形成される。特に第2の他方導電型半導体層245sを形成する半導体材料には、第1の他方導電型半導体層243および第2の一方導電型半導体層244を形成する半導体材料のエネルギーギャップと同じ、第1の他方導電型半導体層243および第2の一方導電型半導体層244を形成する半導体材料のエネルギーギャップよりもエネルギーギャップが大きいものが選ばれる。第2の他方導電型半導体層245sのキャリア密度は、1×1018cm−3程度のものであることが望ましい。 The second other conductivity type semiconductor layers 245s and 245r are formed of a semiconductor material such as aluminum gallium arsenide (AlGaAs) and gallium arsenide (GaAs). In particular, the semiconductor material forming the second other-conductivity-type semiconductor layer 245s has the same energy gap as that of the semiconductor material forming the first other-conductivity-type semiconductor layer 243 and the second one-conductivity-type semiconductor layer 244. Those having a larger energy gap than the energy gap of the semiconductor material forming the other one conductive type semiconductor layer 243 and the second one conductive type semiconductor layer 244 are selected. The carrier density of the second other conductivity type semiconductor layer 245s is preferably about 1 × 10 18 cm −3 .

遮光部形成層246は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、第2の一方導電型半導体層244の配列方向Xの一端部239r、第2の他方導電型半導体層245rとともに、発光部Tsから到来する光を遮る遮光部として機能する。   The light shielding portion formation layer 246 is a semiconductor layer of the other conductivity type formed of a semiconductor material such as gallium arsenide (GaAs) or indium gallium phosphide (InGaP), and the second one conductivity type semiconductor layer 244 is arranged in the arrangement direction X. Together with the one end portion 239r and the second other conductivity type semiconductor layer 245r, it functions as a light blocking portion that blocks light coming from the light emitting portion Ts.

オーミックコンタクト層247は、ガリウム砒素(GaAs)およびインジウムガリウムリン(InGaP)などの半導体材料によって形成される他方導電型の半導体層であり、表面電極225とのオーミック接合を行うためのものである。オーミックコンタクト層247のキャリア密度は1×1019cm−3以上のものが望ましい。 The ohmic contact layer 247 is a semiconductor layer of the other conductivity type formed of a semiconductor material such as gallium arsenide (GaAs) or indium gallium phosphide (InGaP), and is for performing ohmic contact with the surface electrode 225. The carrier density of the ohmic contact layer 247 is desirably 1 × 10 19 cm −3 or more.

スイッチ素子Tの第1の一方導電型半導体層242と、発光素子Lの第1の一方導電型半導体層232とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第1の他方導電型半導体層243と、発光素子Lの第1の他方導電型半導体層233とは、同じ半導体材料によって形成され、また層みが等しく形成される。またスイッチ素子Tの第2の一方導電型半導体層244と、発光素子Lの第2の一方導電型半導体層234とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの第2の他方導電型半導体層245s,245rと、発光素子Lの第2の他方導電型半導体層235とは、同じ半導体材料によって形成され、厚みが等しく形成される。またスイッチ素子Tの発光部Tsのオーミックコンタクト層247および受光部Trの遮光部形成層246と、発光素子Lのオーミックコンタクト層237とは、同じ半導体材料によって形成され、厚みが等しく形成される。   The first one-conductivity-type semiconductor layer 242 of the switch element T and the first one-conductivity-type semiconductor layer 232 of the light-emitting element L are formed of the same semiconductor material and have the same thickness. The first other conductivity type semiconductor layer 243 of the switch element T and the first other conductivity type semiconductor layer 233 of the light emitting element L are formed of the same semiconductor material, and the layers are equally formed. The second one-conductivity-type semiconductor layer 244 of the switch element T and the second one-conductivity-type semiconductor layer 234 of the light-emitting element L are formed of the same semiconductor material and have the same thickness. The second other conductive semiconductor layers 245s and 245r of the switch element T and the second other conductive semiconductor layer 235 of the light emitting element L are formed of the same semiconductor material and have the same thickness. In addition, the ohmic contact layer 247 of the light emitting portion Ts of the switch element T, the light shielding portion forming layer 246 of the light receiving portion Tr, and the ohmic contact layer 237 of the light emitting element L are formed of the same semiconductor material and have the same thickness.

スイッチ素子Tの発光部Tsでは、第2の一方導電型半導体層244および第2の他方導電型半導体層245sによって主として光を発生する発光領域が形成され、受光部Trでは、第1の一方導電型半導体層242と第1の他方導電型半導体層243と第2の一方導電型半導体層244rとによって主として受光する受光領域、言い換えればフォトトランジスタ部が形成される。   In the light emitting portion Ts of the switch element T, a light emitting region that mainly generates light is formed by the second one conductive semiconductor layer 244 and the second other conductive semiconductor layer 245s, and the first one conductive layer is formed in the light receiving portion Tr. A light-receiving region mainly receiving light, that is, a phototransistor portion, is formed by the type semiconductor layer 242, the first other conductive type semiconductor layer 243, and the second one conductive type semiconductor layer 244r.

スイッチ素子Tの第1の他方導電型半導体層243の厚みは、50Å〜1000Åに選ばれる。このように第1の他方導電型半導体層243の厚みを選ぶことによって、第1の一方導電型半導体層242と第1の他方導電型半導体層243と第2の一方導電型半導体層244とによって形成されるフォトトランジスタ部の電流増幅率が大きくなり、効率よく外部からの光を受光することができる。   The thickness of the first other conductivity type semiconductor layer 243 of the switch element T is selected from 50 to 1000 mm. Thus, by selecting the thickness of the first other conductivity type semiconductor layer 243, the first one conductivity type semiconductor layer 242, the first other conductivity type semiconductor layer 243, and the second one conductivity type semiconductor layer 244 are used. The current amplification factor of the formed phototransistor portion is increased and light from the outside can be efficiently received.

オーミックコンタクト層247の厚み方向Zの一表面247a上には、表面電極225がオーミック接合されて設けられる。表面電極225は、オーミックコンタクト層247の厚み方向Zの一表面247aの周縁部を除く全領域にわたって形成される。これによってスイッチ素子Tの各半導体層への電界を均一化することができ、スイッチ素子Tから放射される光の発光強度を増加させることができる。表面電極225は、金属材料および合金材料などの導電性を有する材料によって形成される。具体的には裏面電極235は、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。また表面電極225は、光を反射することによって、スイッチ素子Tの厚み方向一方Z1へ向かう光を遮光する。   On the one surface 247a of the ohmic contact layer 247 in the thickness direction Z, a surface electrode 225 is provided in ohmic contact. The surface electrode 225 is formed over the entire region excluding the peripheral portion of the one surface 247a of the ohmic contact layer 247 in the thickness direction Z. As a result, the electric field applied to each semiconductor layer of the switch element T can be made uniform, and the emission intensity of the light emitted from the switch element T can be increased. The surface electrode 225 is formed of a conductive material such as a metal material and an alloy material. Specifically, the back electrode 235 is formed of gold (Au), an alloy of gold and germanium (AuGe), an alloy of gold and zinc (AuZn), or the like. Further, the surface electrode 225 shields light traveling toward one side Z1 in the thickness direction of the switch element T by reflecting light.

第1の一方導電型半導体層242、第1の他方導電型半導体層243、第2の一方導電型半導体層244、第2の他方導電型半導体層245、オーミックコンタクト層247および表面電極225は、絶縁層217によって覆われ、隣接するスイッチ素子Tと電気的に絶縁される。前記発光部Tsには、隣接するスイッチ素子Tの受光部Trが臨んで配置されて、前述したように絶縁層217は、透光性を有するので、スイッチ素子Tの発光部Tsが発光すると、この光は絶縁層217を透過して、配列方向Xの他方に隣接するスイッチ素子Tの受光部Trに入射する。絶縁層217は、スイッチ素子Tが発する波長の光の95%以上を透過する樹脂材料によって形成される。所定のスイッチ素子Tの受光部Trの、隣接するスイッチ素子Tの発光部Tsに臨む面と、前記所定のスイッチ素子Tに隣接するスイッチ素子Tの受光部Trの、前記所定のスイッチ素子Tの発光部Tsに臨む面との間の距離は、前述した間隔W23である。   The first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, the second one-conductivity-type semiconductor layer 244, the second other-conductivity-type semiconductor layer 245, the ohmic contact layer 247, and the surface electrode 225 are It is covered with the insulating layer 217 and is electrically insulated from the adjacent switch element T. Since the light receiving portion Tr of the adjacent switch element T faces the light emitting portion Ts and the insulating layer 217 has translucency as described above, when the light emitting portion Ts of the switch element T emits light, This light passes through the insulating layer 217 and enters the light receiving portion Tr of the switch element T adjacent to the other in the arrangement direction X. The insulating layer 217 is formed of a resin material that transmits 95% or more of light having a wavelength emitted from the switch element T. The surface of the light receiving part Tr of the predetermined switch element T facing the light emitting part Ts of the adjacent switch element T and the light receiving part Tr of the switch element T adjacent to the predetermined switch element T of the predetermined switch element T The distance from the surface facing the light emitting portion Ts is the interval W23 described above.

図18の矢符で示すように、スイッチ素子Tの発光部Tsは、第2の一方導電型半導体層244および第2の他方導電型半導体層245sの界面付近で、第2の一方導電型半導体層244寄りの領域から主に発光する。また第1の一方導電型半導体層242および第1の他方導電型半導体層243の界面付近でもわずかに発光する。発光部Tsの第2の一方導電型半導体層244および第2の他方導電型半導体層245sの界面付近からは、光が全方向に放射される。   As indicated by the arrows in FIG. 18, the light emitting portion Ts of the switch element T has a second one-conductivity-type semiconductor near the interface between the second one-conductivity-type semiconductor layer 244 and the second other-conductivity-type semiconductor layer 245s. Light is emitted mainly from the region near the layer 244. Further, light is emitted slightly even near the interface between the first one-conductivity-type semiconductor layer 242 and the first other-conductivity-type semiconductor layer 243. Light is emitted in all directions from the vicinity of the interface between the second one-conductivity-type semiconductor layer 244 and the second other-conductivity-type semiconductor layer 245s of the light-emitting portion Ts.

発光部Tsの第2の一方導電型半導体層244および第2の他方導電型半導体層245sの界面付近から、この発光部Tsを有するスイッチ素子Tの受光部Trに向かう方向、すなわち配列方向一方X1に向かう光は、受光部Trを構成する第2の一方導電型半導体層244の配列方向Xの一端部239r、第2の他方導電型半導体層245rおよび遮光部形成層246によって遮光される。   The direction from the vicinity of the interface between the second one-conductivity-type semiconductor layer 244 and the second other-conductivity-type semiconductor layer 245s of the light-emitting portion Ts toward the light-receiving portion Tr of the switch element T having the light-emitting portion Ts, that is, the arrangement direction one X1 The light directed toward is shielded by the one end portion 239r in the arrangement direction X of the second one-conductivity-type semiconductor layer 244 constituting the light-receiving portion Tr, the second other-conductivity-type semiconductor layer 245r, and the light-shielding portion formation layer 246.

第2の一方導電型半導体層244の配列方向Xの一端部239r、第2の他方導電型半導体層245rおよび遮光部形成層246の、配列方向の長さW29は、20μm以上に選ばれ、好ましくは30μm以上に選ばれ、スイッチ素子Tの幅方向Yの長さW24の1/2未満に選ばれる。前記寸法W29が、20μm未満であると、第2の一方導電型半導体層244の配列方向Xの一端部239r、第2の他方導電型半導体層245rおよび遮光部形成層246を、光が透過してしまうおそれがあり、スイッチ素子Tの幅方向Yの長さW24の1/2以上となると、スイッチ素子Tに占める発光部Tsの体積が小さくなり、発光部Tsが発光したときに十分な光量を得がたくなるおそれがある。したがって、配列方向の長さW29を、20μm以上、好ましくは30μm以上、スイッチ素子Tの幅方向Yの長さW24の1/2未満に選ぶことによって、発光部Tsから到来する光を透過することなく、確実に遮光することができ、また発光部Tsのスイッチ素子Tに占める体積を大きくすることができる。また発光部Tsのスイッチ素子Tに占める体積を大きくすれば、発光部Tsが発光したときの光量を向上させることができる。   The length W29 in the arrangement direction of the one end 239r in the arrangement direction X of the second one-conductivity-type semiconductor layer 244, the second other-conductivity-type semiconductor layer 245r, and the light-shielding portion formation layer 246 is selected to be 20 μm or more, preferably Is selected to be 30 μm or more, and is selected to be less than ½ of the length W24 of the switching element T in the width direction Y. When the dimension W29 is less than 20 μm, light is transmitted through the one end 239r in the arrangement direction X of the second one-conductivity-type semiconductor layer 244, the second other-conductivity-type semiconductor layer 245r, and the light-shielding portion formation layer 246. When the length W24 of the switch element T in the width direction Y is greater than or equal to ½, the volume of the light emitting portion Ts in the switch element T is reduced, and a sufficient amount of light is emitted when the light emitting portion Ts emits light. It may be difficult to obtain. Therefore, by selecting the length W29 in the arrangement direction to be 20 μm or more, preferably 30 μm or more, and less than ½ of the length W24 in the width direction Y of the switch element T, the light coming from the light emitting portion Ts is transmitted. Therefore, the light can be reliably shielded, and the volume of the light emitting portion Ts in the switch element T can be increased. Further, if the volume occupied by the light emitting portion Ts in the switch element T is increased, the amount of light when the light emitting portion Ts emits light can be improved.

受光部Trの特に、第2の一方導電型半導体層244の一端部239rで、中央部239cよりも厚み方向一方Z1に突出する部分と、第2の他方導電型半導体層245rと、遮光部形成層246とが、発光部Tsから到来する光を遮光することによって、発光部Tsが発光したとき、この発光した発光部Tsを有するスイッチ素子Tの配列方向Xの一方に隣接するスイッチ素子Tの発光部Tsにおいて、受光される光量を低減し、受光によってしきい電圧またはしきい電流が低下してしまうことを抑制することができる。   In particular, in the light receiving portion Tr, at one end portion 239r of the second one-conductivity-type semiconductor layer 244, a portion projecting in the thickness direction one Z1 from the central portion 239c, a second other-conductivity-type semiconductor layer 245r, and a light-shielding portion formation When the light emitting portion Ts emits light by blocking light coming from the light emitting portion Ts with the layer 246, the switch element T adjacent to one side in the arrangement direction X of the switch elements T having the emitted light emitting portion Ts. In the light emitting unit Ts, the amount of received light can be reduced, and the threshold voltage or the threshold current can be prevented from decreasing due to the received light.

本実施の形態では、発光部Tsおよび受光部Trにおいて、第1の一方導電型半導体層242、第1の他方導電型半導体層243および第2の一方導電型半導体層244が共通に用いられており、接続部Tcは、第2の一方導電型半導体層244の中央部239cを含んで形成される。発光部Tsおよび受光部Trの第1の一方導電型半導体層242と、第1の他方導電型半導体層243と、第2の一方導電型半導体層244とは、一体形成されるので、発光部Tsおよび受光部Trの構成がさらに簡素化され、発光部Tsおよび受光部Trの作製がさらに容易となる。第2の一方導電型半導体層244の中央部239cが接続部Tcとして機能するので、接続部Tcを別途形成する必要がなく、スイッチ素子Tの構成をさらに簡素化することができ、これによって製造工程を可及的に少なくすることができ、生産性を向上させることができる。   In the present embodiment, the first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, and the second one-conductivity-type semiconductor layer 244 are commonly used in the light emitting unit Ts and the light receiving unit Tr. The connecting portion Tc is formed including the central portion 239c of the second one-conductivity-type semiconductor layer 244. Since the first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, and the second one-conductivity-type semiconductor layer 244 of the light-emitting portion Ts and the light-receiving portion Tr are integrally formed, the light-emitting portion The configuration of Ts and the light receiving portion Tr is further simplified, and the light emitting portion Ts and the light receiving portion Tr are further easily manufactured. Since the central portion 239c of the second one-conductivity-type semiconductor layer 244 functions as the connection portion Tc, it is not necessary to separately form the connection portion Tc, and the configuration of the switch element T can be further simplified, thereby producing The number of steps can be reduced as much as possible, and productivity can be improved.

スイッチ素子Tでは、配列方向一方X1に隣接するスイッチ素子Tの発光部Tsが発光すると、この光を受光部Trによって受光する。受光部Trが受光すると光励起によって受光部Trの各半導体層に、受光強度に応じたキャリアが生成される。受光部Trのゲート228、発光部Tsのゲート227および接続部Tcは、ともに第2の一方導電型半導体層244によって一体的に形成されているので、受光部Trにおいて光励起によって、受光部Trのゲート228にトリガ信号としてのキャリアが生成されると、このトリガ信号は、接続部Tcを介して発光部Tsのゲート227に与えられ、発光部Tsにおいてもキャリアが生成される。キャリアの生成によって、第2の一方導電型半導体層244に蓄積される電子が、第2の一方導電型半導体層244のフェルミ準位を下げ、これによって第1の他方導電型半導体層243と第2の一方導電型半導体層244との接合部分において、なだれ現象が発生しやすくなり、発光部Tsにおけるしきい電圧またはしきい電流を低下させることができる。   In the switch element T, when the light emitting part Ts of the switch element T adjacent in the arrangement direction one X1 emits light, the light is received by the light receiving part Tr. When the light receiving unit Tr receives light, carriers corresponding to the received light intensity are generated in each semiconductor layer of the light receiving unit Tr by light excitation. Since the gate 228 of the light receiving unit Tr, the gate 227 of the light emitting unit Ts, and the connection unit Tc are all integrally formed by the second one-conductivity-type semiconductor layer 244, the light receiving unit Tr can be coupled to the light receiving unit Tr by photoexcitation. When a carrier as a trigger signal is generated in the gate 228, the trigger signal is given to the gate 227 of the light emitting unit Ts via the connection unit Tc, and the carrier is also generated in the light emitting unit Ts. The electrons accumulated in the second one-conductivity-type semiconductor layer 244 due to the generation of carriers lowers the Fermi level of the second one-conductivity-type semiconductor layer 244, whereby the first other-conductivity-type semiconductor layer 243 and the first The avalanche phenomenon is likely to occur at the junction with the one-conductivity-type semiconductor layer 244, and the threshold voltage or threshold current in the light emitting portion Ts can be reduced.

絶縁層217を平坦性を有する樹脂材料によって形成することによって、絶縁層217を形成するときに、各スイッチ素子Tの間にも樹脂材料を充填して、絶縁層217を各スイッチ素子Tの間に確実に形成することができる。絶縁層217は、樹脂材料を塗付し、この樹脂材料を硬化させて形成される。絶縁層217を、ポリイミドおよびベンゾシクロブテン(BCB)などによって形成することによって、各スイッチ素子Tの間隔W23を前述のように選んでも、この空隙に絶縁層217を確実に形成することができ、また第1の一方導電型半導体層242、第1の他方導電型半導体層243、第2の一方導電型半導体層244、第2の他方導電型半導体層245s,245r、遮光部形成層246、オーミックコンタクト層247、表面電極225および基板231に絶縁層217を密着して形成することができる。絶縁層217が、スイッチ素子Tの表面から剥離してしまうと、この剥離した部分の界面によって、光が反射されてしまい、隣接するスイッチ素子Tからの光の受光量が低下してしまうおそれがあるが、このような問題が発生しない。   By forming the insulating layer 217 with a resin material having flatness, when the insulating layer 217 is formed, the resin material is also filled between the switch elements T, and the insulating layer 217 is interposed between the switch elements T. Can be reliably formed. The insulating layer 217 is formed by applying a resin material and curing the resin material. By forming the insulating layer 217 from polyimide and benzocyclobutene (BCB) or the like, the insulating layer 217 can be reliably formed in this gap even if the interval W23 between the switch elements T is selected as described above. The first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, the second one-conductivity-type semiconductor layer 244, the second other-conductivity-type semiconductor layers 245s and 245r, the light-shielding portion formation layer 246, the ohmic structure The insulating layer 217 can be formed in close contact with the contact layer 247, the surface electrode 225, and the substrate 231. If the insulating layer 217 is peeled off from the surface of the switch element T, light may be reflected by the interface of the peeled portion, and the amount of light received from the adjacent switch element T may be reduced. There is no such problem.

表面電極225の厚み方向Zの一表面225aには、第1および第2走査信号伝送路215a,215bのうちの1つが接続される。絶縁層217のうち、表面電極225の厚み方向Zの一表面225a上に形成される部分には、貫通孔249が形成され、この貫通孔249を介して第1,第2走査信号伝送路215a,215bのうちの1つが接続され、スイッチ素子Tと第1,第2走査信号伝送路215a,215bのうちの他の走査信号伝送路215とは、絶縁層217によって電気的に絶縁される。スイッチ素子Tは絶縁層217によって覆われているので、スイッチ素子Tの厚み方向一方Z1側に、第1および第2走査信号伝送路215a,215bを積層することができる。   One of the first and second scanning signal transmission lines 215a and 215b is connected to one surface 225a of the thickness direction Z of the surface electrode 225. A through hole 249 is formed in a portion of the insulating layer 217 formed on the one surface 225a of the thickness direction Z of the surface electrode 225, and the first and second scanning signal transmission lines 215a are formed through the through hole 249. , 215b are connected, and the switch element T and the other scanning signal transmission paths 215 of the first and second scanning signal transmission paths 215a, 215b are electrically insulated by the insulating layer 217. Since the switch element T is covered with the insulating layer 217, the first and second scanning signal transmission paths 215a and 215b can be stacked on one side Z1 in the thickness direction of the switch element T.

本実施の形態では、一方導電型はN型であり、他方導電型はP型である。発光素子Lおよびスイッチ素子Tにおいて、一方導電型をN型とし、他方導電型をP型とすると、発光信号伝送路212および走査信号伝送路15が、各発光素子Lおよび各スイッチ素子Tのアノードに接続される構成となり、カソード電位を0ボルト(V)にすると、各発光素子Lおよび各スイッチ素子Tに電圧または電流を印加する電源に、正電源を用いることができるので好ましい。本実施の形態では、発光素子Lにおいては発光信号伝送路212がアノード端子として機能し、裏面電極236がカソード端子として機能する。またスイッチ素子Tにおいては、オーミックコンタクト層247,表面電極225がアノード端子として機能し、裏面電極236がカソード端子として機能する。第2の他方導電型半導体層245sを走査信号伝送路215と直接接続しないで、オーミックコンタクト層247および表面電極225を含むアノード端子を介して接続することによって、発光部Tsと走査信号伝送路215との接続部分において接触抵抗を可及的に低減することができ、スイッチ素子Tの発光部Tsにおける発熱を抑制し、また消費電力を抑制することができる。   In the present embodiment, one conductivity type is N-type, and the other conductivity type is P-type. In the light emitting element L and the switch element T, when one conductivity type is N type and the other conductivity type is P type, the light emission signal transmission path 212 and the scanning signal transmission path 15 are connected to each light emitting element L and the anode of each switch element T. When the cathode potential is 0 volt (V), a positive power source can be used as a power source for applying voltage or current to each light emitting element L and each switch element T, which is preferable. In the present embodiment, in the light emitting element L, the light emission signal transmission path 212 functions as an anode terminal, and the back electrode 236 functions as a cathode terminal. In the switch element T, the ohmic contact layer 247 and the front electrode 225 function as an anode terminal, and the back electrode 236 functions as a cathode terminal. The second other-conductivity-type semiconductor layer 245s is not directly connected to the scanning signal transmission line 215, but is connected via an anode terminal including the ohmic contact layer 247 and the surface electrode 225, so that the light emitting unit Ts and the scanning signal transmission line 215 are connected. The contact resistance can be reduced as much as possible at the connection portion, and the heat generation in the light emitting portion Ts of the switch element T can be suppressed, and the power consumption can be suppressed.

各スイッチ素子Tの厚み方向Zの一方側において、絶縁層217および走査信号伝送路215は遮光層218によって覆われる。遮光層218の材料としては、電気絶縁性を有し、スイッチ素子Tから発せられる波長の光を、2μm〜3μm程度の厚みでほぼ完全に吸収するようなものであれば種々ものが使用可能である。本実施の形態では遮光層218は、緑色のポリイミドによって形成される。遮光層218の厚みは、5μm〜10μm程度に選ばれる。   On one side in the thickness direction Z of each switch element T, the insulating layer 217 and the scanning signal transmission path 215 are covered with a light shielding layer 218. As the material of the light shielding layer 218, various materials can be used as long as they have electrical insulating properties and absorb light of a wavelength emitted from the switch element T almost completely with a thickness of about 2 μm to 3 μm. is there. In this embodiment mode, the light shielding layer 218 is formed of green polyimide. The thickness of the light shielding layer 218 is selected to be about 5 μm to 10 μm.

スイッチ素子Tの発光部Tsから発せられ、厚み方向一方Z1へ向かう光は、絶縁層217と走査信号伝送路215と界面、走査信号伝送路215、絶縁層217と遮光層218との界面などによって反射されるか、遮光層218によって吸収される。各走査信号伝送路215および絶縁層217によって反射手段が形成される。これによって、スイッチ素子Tからの光が、発光素子Lから厚み方向一方Z1に出射される光に干渉してしまうことが防止される。したがって発光装置210を、画像形成装置の露光装置として用いた場合に、スイッチ素子Tからの漏れ光によって、画像の劣化が発生せず、優れた品質の画像を形成することができる。   The light emitted from the light emitting portion Ts of the switch element T and traveling in one direction Z1 in the thickness direction is caused by the interface between the insulating layer 217 and the scanning signal transmission path 215, the scanning signal transmission path 215, and the interface between the insulating layer 217 and the light shielding layer 218. It is reflected or absorbed by the light shielding layer 218. Each scanning signal transmission path 215 and the insulating layer 217 form a reflecting means. This prevents the light from the switch element T from interfering with the light emitted from the light emitting element L in the thickness direction one Z1. Therefore, when the light emitting device 210 is used as an exposure device of an image forming apparatus, image deterioration is not caused by leakage light from the switch element T, and an excellent quality image can be formed.

絶縁層217と走査信号伝送路215とは、前述したように反射手段として機能し、スイッチ素子Tの発光部Tsから発せられた光を、発光部Tsに臨む受光部Trに反射することができる。これによって1つのスイッチ素子Tの発光部Tsから、この発光部Tsに受光部Trを臨ませて配置される配列方向Xに隣接するスイッチ素子Tの受光部Trに伝達する光の伝達効率を向上させることができる。これによって、発光したスイッチ素子Tに隣接するスイッチ素子Tの受光部Trにトリガ信号を確実に発生させることができ、発光したスイッチ素子Tに隣接するスイッチ素子Tの発光部Tsのしきい電圧またはしきい電流を、確実に低下させることができ、スイッチ素子Tの光走査をより安定して行うことができる。また、発光した発光部Tsを有するスイッチ素子Tに隣接するスイッチ素子Tの発光部Tsのしきい電圧およびしきい電流を迅速に低下させることができるので、スイッチ素子Tの発光部Tsを配列方向に順番に発光させるスイッチ素子Tの発光部Tsの走査速度を向上させることができる。またスイッチ素子Tの発光部Tsが発する光量を小さくても、隣接するスイッチ素子Tのしきい電圧またはしきい電流を下げることができるので、スイッチ素子Tの発光に必要な電力を可及的に抑制して光走査を行うことができ、装置の消費電力を抑制することができる。このような反射手段を作製するために特別に反射層などを形成する必要がなく、既存の構成である絶縁層217および走査信号伝送路215を利用して形成することができる。したがって、発光装置210の作製工程が増加することなく、反射手段を形成することができる。   As described above, the insulating layer 217 and the scanning signal transmission path 215 function as reflecting means, and can reflect the light emitted from the light emitting part Ts of the switch element T to the light receiving part Tr facing the light emitting part Ts. . This improves the transmission efficiency of light transmitted from the light emitting part Ts of one switch element T to the light receiving part Tr of the switch element T adjacent to the arrangement direction X arranged with the light receiving part Tr facing the light emitting part Ts. Can be made. Accordingly, the trigger signal can be reliably generated in the light receiving portion Tr of the switch element T adjacent to the light emitting switch element T, and the threshold voltage of the light emitting portion Ts of the switch element T adjacent to the light emitting switch element T or The threshold current can be reliably reduced, and the optical scanning of the switch element T can be performed more stably. In addition, since the threshold voltage and threshold current of the light emitting portion Ts of the switch element T adjacent to the switch element T having the light emitting portion Ts emitted can be quickly reduced, the light emitting portion Ts of the switch element T is arranged in the arrangement direction. The scanning speed of the light emitting part Ts of the switch element T that emits light in order can be improved. Further, even if the light amount emitted from the light emitting portion Ts of the switch element T is small, the threshold voltage or threshold current of the adjacent switch element T can be lowered, so that the power necessary for the light emission of the switch element T is made as much as possible. Optical scanning can be performed while suppressing power consumption of the apparatus. In order to produce such a reflection means, it is not necessary to form a reflection layer or the like in particular, and it can be formed by using the insulating layer 217 and the scanning signal transmission line 215 which are existing structures. Therefore, the reflecting means can be formed without increasing the number of manufacturing steps of the light emitting device 210.

図19は、図16の切断面線B3−B3から見た発光装置210の基本的構成を示す一部の断面図である。発光素子Lと、スイッチ素子Tとは、幅方向Yに隣接して配置される。発光素子Lの第1の一方導電型半導体層232と、第1の他方導電型半導体層233と、第2の一方導電型半導体層234とのスイッチ素子T寄りの端部は、第2の他方導電型半導体層235と、オーミックコンタクト層237とのスイッチ素子T寄りの端部よりも、スイッチ素子Tに向かって突出し、発光素子接続部251を構成する。またスイッチ素子Tの、第1の一方導電型半導体層242と、第1の他方導電型半導体層243と、第2の一方導電型半導体層244との発光素子L寄りの端部は、第2の他方導電型半導体層245s,245rと、遮光部形成層246およびオーミックコンタクト層237との発光素子Lよりの端部よりも、スイッチ素子Tに向かって突出し、スイッチ素子接続部252を構成する。   FIG. 19 is a partial cross-sectional view showing the basic configuration of the light emitting device 210 as seen from the section line B3-B3 in FIG. The light emitting element L and the switch element T are arranged adjacent to each other in the width direction Y. The ends of the first one-conductivity-type semiconductor layer 232, the first other-conductivity-type semiconductor layer 233, and the second one-conductivity-type semiconductor layer 234 of the light-emitting element L near the switch element T The light emitting element connection portion 251 is formed by projecting toward the switch element T from the end of the conductive semiconductor layer 235 and the ohmic contact layer 237 near the switch element T. The end of the switch element T near the light emitting element L of the first one-conductivity-type semiconductor layer 242, the first other-conductivity-type semiconductor layer 243, and the second one-conductivity-type semiconductor layer 244 is The other conductive type semiconductor layers 245s and 245r, the light shielding part forming layer 246, and the ohmic contact layer 237 protrude toward the switch element T from the ends of the light emitting element L, thereby forming the switch element connecting part 252.

発光素子Lの第2の一方導電型半導体層234のうち、発光素子接続部251を構成する部分234Aは、第2の他方導電型半導体層235が積層される部分234Bよりも厚みが小さく形成される。また発光素子スイッチTの第2の一方導電型半導体層244のうち、スイッチ素子接続部252を構成する部分244Aは、第2の他方導電型半導体層245が積層される部分244Bよりも厚みが小さく形成される。   Of the second one-conductivity-type semiconductor layer 234 of the light-emitting element L, the portion 234A constituting the light-emitting element connection portion 251 is formed to be smaller in thickness than the portion 234B where the second other-conductivity-type semiconductor layer 235 is stacked. The Of the second one-conductivity-type semiconductor layer 244 of the light-emitting element switch T, the portion 244A constituting the switch-element connection portion 252 has a smaller thickness than the portion 244B where the second other-conductivity-type semiconductor layer 245 is stacked. It is formed.

発光素子Lの発光素子接続部251と、この発光素子Lに対応するスイッチ素子Tのスイッチ素子接続部252とは一体的に形成される。すなわち、発光素子Lの第1の一方導電型半導体層232と、スイッチ素子Tの第1の一方導電型半導体層242とが一体形成されており、発光素子Lの第1の他方導電型半導体層243と、スイッチ素子Tの第1の他方導電型半導体層233とが一体形成されており、発光素子Lの第2の一方導電型半導体層234と、スイッチ素子Tの第2の一方導電型半導体層244とが一体形成されている。   The light emitting element connection portion 251 of the light emitting element L and the switch element connection portion 252 of the switch element T corresponding to the light emitting element L are integrally formed. That is, the first one-conductivity-type semiconductor layer 232 of the light-emitting element L and the first one-conductivity-type semiconductor layer 242 of the switch element T are integrally formed, and the first other-conductivity-type semiconductor layer of the light-emitting element L is formed. 243 and the first other conductivity type semiconductor layer 233 of the switch element T are integrally formed, the second one conductivity type semiconductor layer 234 of the light emitting element L and the second one conductivity type semiconductor of the switch element T The layer 244 is integrally formed.

発光素子Lの第2の一方導電型半導体層234は、発光素子Lのゲート219であり、スイッチ素子Tの第2の一方導電型半導体層244は、スイッチ素子Tのゲート224である。スイッチ素子Tのゲート224は、発光部Tsのゲート227および受光部Trのゲート228でもある。接続手段214は、第2の一方導電型半導体層234の発光素子接続部251における部分および第2の一方導電型半導体層244のスイッチ素子接続部252における部分を含んで構成される。したがって接続手段214は、発光素子Lとスイッチ素子Tの発光部Tsのゲート同士を電気的に接続している。このように接続手段214を構成することによって、製造工程をより少なくすることができ、また発光素子Lとスイッチ素子Tとを幅方向Yにより近接させることができるので、発光装置210を小型化することができる。   The second one-conductivity-type semiconductor layer 234 of the light-emitting element L is the gate 219 of the light-emitting element L, and the second one-conductivity-type semiconductor layer 244 of the switch element T is the gate 224 of the switch element T. The gate 224 of the switch element T is also a gate 227 of the light emitting unit Ts and a gate 228 of the light receiving unit Tr. The connection means 214 includes a portion of the second one-conductivity-type semiconductor layer 234 in the light-emitting element connection portion 251 and a portion of the second one-conductivity-type semiconductor layer 244 in the switch element connection portion 252. Therefore, the connection means 214 electrically connects the light emitting elements L and the gates of the light emitting portions Ts of the switch elements T to each other. By configuring the connection means 214 in this manner, the number of manufacturing steps can be reduced, and the light emitting element L and the switch element T can be brought closer to each other in the width direction Y, so that the light emitting device 210 can be downsized. be able to.

接続手段214の抵抗値は、1kΩ(オーム)以下に選ばれる。抵抗値が高すぎると、スイッチ素子Tから発光素子Lへのトリガ信号が減衰されてしまうが、接続手段214の抵抗値を前記範囲に選ぶことによって、スイッチ素子Tから発光素子Lへのトリガ信号が減衰することなく伝達される。接続手段214の幅方向Yの長さ、言い換えれば発光素子接続部251とスイッチ素子接続部252とを含む部分の幅方向Yの長さWcは、10μm〜100μmに選ばれる。   The resistance value of the connecting means 214 is selected to be 1 kΩ (ohms) or less. If the resistance value is too high, the trigger signal from the switch element T to the light emitting element L is attenuated, but the trigger signal from the switch element T to the light emitting element L is selected by selecting the resistance value of the connecting means 214 within the above range. Is transmitted without attenuation. The length in the width direction Y of the connection means 214, in other words, the length Wc in the width direction Y of the portion including the light emitting element connection portion 251 and the switch element connection portion 252 is selected to be 10 μm to 100 μm.

発光素子Lとスイッチ素子Tとの間の領域には、接続手段214に積層して、絶縁層217が形成される。絶縁層217のうち、接続手段214に積層される部分の厚みは、厚み方向Zで接続手段214の一表面から、オーミックコンタクト層237,247の一表面237a,247aまでの距離よりもわずかに大きく形成される。この絶縁層217のうち、接続手段214に積層される部分の厚み方向Zの一表面は、発光素子Lおよびスイッチ素子Tの厚み方向Zに積層される部分の一表面よりも基板231側に退避し、基板231の一表面231aに平行な平面部分217aを有する。この平面部分217aは、発光素子Lとスイッチ素子Tとの間の領域で、発光素子L寄りの端部から、スイッチ素子T寄りの端部にわたって形成される。   In the region between the light emitting element L and the switch element T, an insulating layer 217 is formed so as to be stacked on the connecting means 214. Of the insulating layer 217, the thickness of the portion laminated on the connection means 214 is slightly larger than the distance from one surface of the connection means 214 to the one surfaces 237 a and 247 a of the ohmic contact layers 237 and 247 in the thickness direction Z. It is formed. Of the insulating layer 217, one surface of the portion laminated in the thickness direction Z of the light emitting element L and the switch element T is retracted closer to the substrate 231 than the surface of the portion laminated in the thickness direction Z of the light emitting element L and switch element T. And a planar portion 217 a parallel to one surface 231 a of the substrate 231. The planar portion 217a is formed in a region between the light emitting element L and the switch element T and extending from an end near the light emitting element L to an end near the switch element T.

発光信号伝送路212の信号路延在部221は、幅方向Yにおいて、前記平面部分217aのうち、幅方向Yにおいて平面部分217aの中央よりも発光素子L寄りの端部上に積層して形成される。遮光層218は、絶縁層217の表面に沿って、発光素子L側に延び、前記信号路延在部221のスイッチ素子T側の端部を覆う。   In the width direction Y, the signal path extending portion 221 of the light emission signal transmission path 212 is formed by laminating on the end portion closer to the light emitting element L than the center of the plane portion 217a in the width direction Y in the plane portion 217a. Is done. The light shielding layer 218 extends to the light emitting element L side along the surface of the insulating layer 217 and covers the end of the signal path extending portion 221 on the switch element T side.

またスイッチ素子Tの第2の他方導電型半導体層245およびオーミックコンタクト層247の発光素子L寄りの端部は、絶縁層217に積層される遮光層218によって覆われる。これによって、スイッチ素子Tの発光部Tsが発光したときに、発光素子Lの発光方向に進む光を遮光することができる。各スイッチ素子Tの発光部Tsは、配列方向に沿って順番に発光するので、この光を遮光手段である遮光層218によって遮光し、発光素子Lが発する光に干渉しないようにすることによって、発光素子Lが発光しているときには、発光素子Lの光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。またスイッチ素子Tの、発光素子Lとは反対側の端部は、絶縁層217を介して遮光層218によって覆われる。   The ends of the second other conductive type semiconductor layer 245 and the ohmic contact layer 247 of the switch element T near the light emitting element L are covered with a light shielding layer 218 stacked on the insulating layer 217. Thereby, when the light emitting part Ts of the switch element T emits light, the light traveling in the light emitting direction of the light emitting element L can be shielded. Since the light emitting portion Ts of each switch element T emits light in order along the arrangement direction, the light is blocked by the light blocking layer 218 that is a light blocking means, so as not to interfere with the light emitted by the light emitting element L. When the light emitting element L emits light, the light quantity of the light emitting element L is prevented from being reduced or increased, and a stable light quantity can be obtained. Further, the end of the switch element T opposite to the light emitting element L is covered with a light shielding layer 218 with an insulating layer 217 interposed therebetween.

図20は、図16の切断面線B4−B4から見た発光装置210の基本的構成を示す一部の断面図である。走査スタート用スイッチ素子T0と、スイッチ素子Tとは、同様な構成であるので、同様の部分には、同様の参照符号を付して、重複する説明を省略する場合がある。   FIG. 20 is a partial cross-sectional view showing the basic configuration of the light emitting device 210 as seen from the section line B4-B4 of FIG. Since the scanning start switch element T0 and the switch element T have the same configuration, the same parts are denoted by the same reference numerals, and redundant description may be omitted.

走査スタート用スイッチ素子T0は、基板231の厚み方向Zの一表面231a上に、第1の一方導電型半導体層262が積層され、第1の一方導電型半導体層262の厚み方向Zの一表面262a上に第1の他方導電型半導体層263が積層され、第1の他方導電型半導体層263の厚み方向Zの一表面263a上に第2の一方導電型半導体層264が積層され、第2の一方導電型半導体層264の厚み方向Zの一表面264a上に第2の他方導電型半導体層265が積層され、第2の他方導電型半導体層265の厚み方向Zの一表面265a上にオーミックコンタクト層267が積層され、オーミックコンタクト層267の厚み方向Zの一表面267a上に表面電極225が積層されて構成される。第1の一方導電型半導体層262、第1の他方導電型半導体層263、第2の一方導電型半導体層264、第2の他方導電型半導体層265、オーミックコンタクト層267および表面電極225の積層体は、略直方体形状を有する。また走査スタート用スイッチ素子T0の幅方向Yの寸法は、スイッチ素子Tの幅方向の寸法よりも大きく形成される。走査スタート用スイッチ素子T0の幅方向Yの他端は、スイッチ素子Tの幅方向Yの他端と揃えて配列される。   In the scanning start switch element T0, the first one-conductivity-type semiconductor layer 262 is stacked on the one surface 231a in the thickness direction Z of the substrate 231, and the one surface of the first one-conductivity-type semiconductor layer 262 in the thickness direction Z is stacked. The first other conductivity type semiconductor layer 263 is laminated on the second electrode 262a, the second one conductivity type semiconductor layer 264 is laminated on the one surface 263a in the thickness direction Z of the first other conductivity type semiconductor layer 263, and the second The second other-conductivity-type semiconductor layer 265 is stacked on one surface 264a of the one-conductivity-type semiconductor layer 264 in the thickness direction Z, and ohmic is formed on the one surface 265a of the second other-conductivity-type semiconductor layer 265 in the thickness direction Z. A contact layer 267 is stacked, and a surface electrode 225 is stacked on one surface 267 a of the ohmic contact layer 267 in the thickness direction Z. Lamination of first one-conductivity-type semiconductor layer 262, first other-conductivity-type semiconductor layer 263, second one-conductivity-type semiconductor layer 264, second other-conductivity-type semiconductor layer 265, ohmic contact layer 267, and surface electrode 225 The body has a substantially rectangular parallelepiped shape. Further, the dimension in the width direction Y of the scanning start switch element T0 is formed larger than the dimension in the width direction of the switch element T. The other end of the scanning start switch element T0 in the width direction Y is aligned with the other end of the switch element T in the width direction Y.

走査スタート用スイッチ素子T0の第1の一方導電型半導体層262とスイッチ素子Tの第1の一方導電型半導体層242とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0の第1の他方導電型半導体層263とスイッチ素子Tの第1の他方導電型半導体層243とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0の第2の一方導電型半導体層264とスイッチ素子Tの第2の一方導電型半導体層244とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0の第2の他方導電型半導体層265とスイッチ素子Tの第2の他方導電型半導体層245とは、同じ半導体材料によって形成され、同じ厚みに形成される。走査スタート用スイッチ素子T0のオーミックコンタクト層267は、スイッチ素子Tのオーミックコンタクト層247とは、同じ半導体材料によって形成され、同じ厚みに形成される。   The first one-conductivity-type semiconductor layer 262 of the scanning start switch element T0 and the first one-conductivity-type semiconductor layer 242 of the switch element T are formed of the same semiconductor material and have the same thickness. The first other conductive semiconductor layer 263 of the scanning start switch element T0 and the first other conductive semiconductor layer 243 of the switch element T are formed of the same semiconductor material and have the same thickness. The second one-conductivity-type semiconductor layer 264 of the scan start switch element T0 and the second one-conductivity-type semiconductor layer 244 of the switch element T are formed of the same semiconductor material and have the same thickness. The second other conductive semiconductor layer 265 of the scanning start switch element T0 and the second other conductive semiconductor layer 245 of the switch element T are formed of the same semiconductor material and have the same thickness. The ohmic contact layer 267 of the scanning start switch element T0 is formed of the same semiconductor material as the ohmic contact layer 247 of the switch element T and has the same thickness.

走査スタート用スイッチ素子T0は、絶縁層217および遮光層218に覆われる。走査スタート用スイッチ素子T0の厚み方向一方Z1に積層される絶縁層217に積層して走査信号伝送路215およびスタート信号伝送路216が形成される。スタート信号伝送路216は、第1走査信号伝送路215aの発光素子L寄りの領域に、間隔をあけて設けられる。絶縁層217のうち走査スタート用スイッチ素子T0の厚み方向一方に積層され、スタート信号伝送路216が積層される部分には、貫通孔269が形成され、この貫通孔269にスタート信号伝送路216の一部が形成されて、貫通孔269を介してスタート信号伝送路216が走査スタート用スイッチ素子T0の表面電極225に接続される。走査スタート用スイッチ素子T0、走査信号伝送路215およびスタート信号伝送路216とは、遮光層218によって覆われる。   The scanning start switch element T0 is covered with an insulating layer 217 and a light shielding layer 218. A scanning signal transmission path 215 and a start signal transmission path 216 are formed by laminating on an insulating layer 217 laminated on one side Z1 in the thickness direction of the scanning start switch element T0. The start signal transmission path 216 is provided at an interval in a region near the light emitting element L of the first scanning signal transmission path 215a. A through hole 269 is formed in the insulating layer 217 on one side in the thickness direction of the scanning start switch element T0, and the start signal transmission path 216 is laminated, and the start signal transmission path 216 is formed in the through hole 269. A part is formed, and the start signal transmission path 216 is connected to the surface electrode 225 of the scanning start switch element T0 through the through hole 269. The scanning start switch element T 0, the scanning signal transmission path 215, and the start signal transmission path 216 are covered with a light shielding layer 218.

各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0は、基板231の一表面231aに、第1の一方導電型半導体層232,242,262と、第1の他方導電型半導体層233,243,263と、第2の一方導電型半導体層234,244,264と、第2の他方導電型半導体層235,245s,245r,265、遮光層形成部236およびオーミックコンタクト層237,247,267とを、それぞれ形成するための半導体材料を、エピタキシャル成長および化学気相成長(CVD)法などによって順次積層した後、フォトリソグラフィによってパターニングおよびエッチングして形成される。したがって、一連の製造プロセスにおいて、発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0を同時に形成することができるので、製造コストを低減することができる。各半導体層を形成した後、導電体層を蒸着法などによって形成し、フォトリソグラフィによってパターニングおよびエッチングして、表面電極225を形成する。   Each light emitting element L, each switch element T, and scan start switch element T0 are formed on one surface 231a of the substrate 231 on the first one-conductivity-type semiconductor layers 232, 242, 262, and the first other-conductivity-type semiconductor layer 233. , 243, 263, second one-conductivity-type semiconductor layers 234, 244, 264, second other-conductivity-type semiconductor layers 235, 245s, 245r, 265, light shielding layer forming portion 236, and ohmic contact layers 237, 247, 267 are sequentially stacked by epitaxial growth, chemical vapor deposition (CVD), or the like, and then patterned and etched by photolithography. Therefore, since the light emitting element L, the switch element T, and the scan start switch element T0 can be formed simultaneously in a series of manufacturing processes, the manufacturing cost can be reduced. After forming each semiconductor layer, a conductor layer is formed by vapor deposition or the like, and patterned and etched by photolithography to form the surface electrode 225.

絶縁層217は、表面電極225を形成した後、前述したポリイミドなどの樹脂材料をスピンコーティングした後、塗付した樹脂材料を硬化させ、発光信号伝送路212と、第1および第2走査信号伝送路215a,215bと、スタート信号伝送路216と、発光素子L、スイッチ素子Tまたは走査スタート用スイッチ素子T0との接続に必要な各貫通孔239,249,269をフォトリソグラフィによってパターニングおよびエッチングして形成される。   After the surface electrode 225 is formed, the insulating layer 217 is spin-coated with the above-described resin material such as polyimide, and then the applied resin material is cured, and the light emission signal transmission path 212 and the first and second scanning signal transmissions are performed. The through holes 239, 249, and 269 necessary for connection to the paths 215a and 215b, the start signal transmission path 216, the light emitting element L, the switch element T, or the scan start switch element T0 are patterned and etched by photolithography. It is formed.

発光信号伝送路212と、第1および第2走査信号伝送路215a,215bと、スタート信号伝送路216と発光素子遮光部223とは、絶縁層217を形成した後、蒸着法などによって導電性材料を絶縁層217の表面に積層した後、フォトリソグラフィによってパターニングおよびエッチングして、同時に形成される。したがって、発光信号伝送路212と、第1および第2走査信号伝送路215a,215bと、スタート信号伝送路216と発光素子遮光部223との厚みは、ほぼ等しく形成される。   The light emitting signal transmission path 212, the first and second scanning signal transmission paths 215a and 215b, the start signal transmission path 216, and the light emitting element light-shielding portion 223 are formed of a conductive material by an evaporation method or the like after forming the insulating layer 217. Are stacked on the surface of the insulating layer 217, and then patterned and etched by photolithography to be simultaneously formed. Therefore, the light emitting signal transmission path 212, the first and second scanning signal transmission paths 215a and 215b, the start signal transmission path 216, and the light emitting element light-shielding portion 223 are formed to have substantially the same thickness.

発光素子L、スイッチ素子Tの発光部Ts、受光部Trおよび走査スタート用スイッチ素子T0の、アノード電圧とアノード電流との関係である順方向電圧−電流特性は、前述した実施の形態の図6に示すグラフと同様である。発光素子L、スイッチ素子Tの発光部Ts、受光部Trおよび走査スタート用スイッチ素子T0は、電圧電流特性を表す特性曲線と、負荷線72とが交わるオフ状態のb点と、特性曲線と負荷線72とが交わるオン状態のa点とを遷移する。   The forward voltage-current characteristics, which are the relationship between the anode voltage and the anode current, of the light emitting element L, the light emitting part Ts of the switch element T, the light receiving part Tr, and the scanning start switch element T0 are shown in FIG. This is the same as the graph shown in FIG. The light emitting element L, the light emitting part Ts of the switch element T, the light receiving part Tr, and the scanning start switch element T0 include the characteristic curve representing the voltage-current characteristic, the point b in the off state where the load line 72 intersects, Transition is made to the point a in the on state where the line 72 intersects.

発光素子Lおよびスイッチ素子Tの発光部Tsおよび受光部Trの初期のしきい電圧(ブレークオーバ電圧)、および走査スタート用スイッチ素子T0のしきい電圧をVBOとする。初期のしきい電圧とは、発光素子Lでは、ゲート219にトリガ信号が与えられていない状態のしきい電圧であり、スイッチ素子Tの発光部Tsでは発光部Tsのゲート227にトリガ信号が与えられていない状態のしきい電圧であり、スイッチ素子Tの受光部Trでは、受光していない状態のしきい電圧である。 The initial threshold voltage (breakover voltage) of the light emitting part Ts and the light receiving part Tr of the light emitting element L and the switch element T, and the threshold voltage of the scanning start switch element T0 are defined as V BO . The initial threshold voltage is a threshold voltage in a state where no trigger signal is applied to the gate 219 in the light emitting element L, and a trigger signal is applied to the gate 227 of the light emitting section Ts in the light emitting section Ts of the switch element T. This is the threshold voltage when not being received, and is the threshold voltage when the light receiving portion Tr of the switch element T is not receiving light.

発光素子Lおよび発光部Tsでは、ゲート219,227にトリガ信号を与えることによって、また受光部Trでは、受光することによって、しきい電圧がVBOから、図6の矢符P1で示すように、このVBOよりも小さな電圧であるVTHへとしきい電圧が低下する。 In the light emitting element L and the light emitting unit Ts, the threshold voltage is changed from V BO by applying a trigger signal to the gates 219 and 227 and receiving light in the light receiving unit Tr, as indicated by an arrow P1 in FIG. The threshold voltage drops to V TH which is a voltage smaller than V BO .

図21は、図16に示される発光装置210の基本的構成を示す一部の等価回路を示す回路図である。発光装置210は、駆動手段273をさらに含む。駆動手段273は、第1および第2走査信号伝送路215a,215bと、発光信号伝送路212と、スタート信号伝送路216とに接続され、第1および第2走査信号伝送路215a,215bに走査信号φを与え、スタート信号伝送路216にスタート信号φSを与え、発光信号伝送路212に発光信号φEをそれぞれ与える。駆動手段73は、駆動用ドライバーIC(
Integrated Circuit)によって実現される。
FIG. 21 is a circuit diagram showing a partial equivalent circuit showing the basic configuration of the light emitting device 210 shown in FIG. The light emitting device 210 further includes a driving unit 273. The driving unit 273 is connected to the first and second scanning signal transmission paths 215a and 215b, the light emission signal transmission path 212, and the start signal transmission path 216, and scans the first and second scanning signal transmission paths 215a and 215b. The signal φ is applied, the start signal φS is applied to the start signal transmission path 216, and the light emission signal φE is applied to the light emission signal transmission path 212. The driving means 73 includes a driving driver IC (
Integrated circuit).

駆動手段273は、外部から基準となるクロックパルス信号を入力して、このクロックパルス信号に基づいて、第1および第2走査信号φ1,φ2およびスタート信号φSを同期して出力し、走査信号伝送路215およびスタート信号伝送路216にそれぞれ与える。前記クロックパルス信号は、画像形成装置の制御手段から与えられる。クロックパルス信号のクロック周期は、画像形成装置の制御手段における制御周期よりも長く選ばれる。また駆動手段273は、クロックパルス信号とともに与えられる画像情報に基づいて、発光信号φEを出力して、発光信号伝送路212に与える。   The driving means 273 receives a reference clock pulse signal from the outside, and outputs the first and second scanning signals φ1 and φ2 and the start signal φS in synchronization with the clock pulse signal, and transmits the scanning signal. Are provided to the path 215 and the start signal transmission path 216, respectively. The clock pulse signal is given from the control means of the image forming apparatus. The clock cycle of the clock pulse signal is selected to be longer than the control cycle in the control means of the image forming apparatus. Further, the driving unit 273 outputs the light emission signal φE based on the image information given together with the clock pulse signal, and gives it to the light emission signal transmission path 212.

第1および第2走査信号伝送路215a,215bには、各スイッチ素子Tと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段273は、抵抗素子Rφを介して第1および第2走査信号伝送路215a,215bに接続される。抵抗素子Rφは、駆動手段273から走査信号伝送路215に過電流が流れてしまうことを防止するとともに、各スイッチ素子Tに印加される電圧を分圧する分圧抵抗としての機能を有する。   The first and second scanning signal transmission paths 215a and 215b are connected to a resistance element Rφ connected in series with each switch element T, and the driving means 273 performs first and second scanning via the resistance element Rφ. Connected to the signal transmission paths 215a and 215b. The resistance element Rφ has a function as a voltage dividing resistor that prevents the overcurrent from flowing from the driving unit 273 to the scanning signal transmission path 215 and divides the voltage applied to each switch element T.

また発光信号伝送路212にも、各発光素子Lと直列に接続される抵抗素子Rφがそれぞれ接続され、駆動手段273は、抵抗素子Rφを介して発光信号伝送路212に接続される。抵抗素子Rφは、駆動手段273から走査信号伝送路215に過電流が流れてしまうことを防止するとともに、各発光素子Lに印加される電圧を分圧する分圧抵抗としての機能を有する。   Also, the light emitting signal transmission path 212 is connected to a resistance element Rφ connected in series with each light emitting element L, and the driving means 273 is connected to the light emission signal transmission path 212 via the resistance element Rφ. The resistance element Rφ has a function as a voltage dividing resistor that prevents the overcurrent from flowing from the driving unit 273 to the scanning signal transmission path 215 and divides the voltage applied to each light emitting element L.

またスタート信号伝送路216にも、スタート用スイッチ素子T0と直列になるように抵抗素子Rφが接続され、駆動手段273は、抵抗素子Rφを介してスタート用伝送路216に接続される。   Also, the start signal transmission line 216 is connected to the resistance element Rφ so as to be in series with the start switch element T0, and the driving means 273 is connected to the start transmission line 216 via the resistance element Rφ.

図22は、駆動手段273が、スタート信号伝送路216に与えるスタート信号φS、第1走査信号伝送路215aに与える第1走査信号φ1、第2走査信号伝送路215bに与える第2走査信号φ2、および発光信号伝送路212に与える発光信号φEと、発光素子L1の発光強度と、走査スタート用スイッチ素子T0およびスイッチ素子T1〜T4の発光強度とを示す波形図である。発光素子L1および走査スタート用スイッチ素子T0ならびにスイッチ素子T1〜T4の発光強度は、ハイ(H)レベルのとき発光していることを表し、ロー(L)レベルのとき発光していないことを表す。図22において、横軸は時間であって、基準時刻からの経過時間を表す。   FIG. 22 shows that the drive means 273 gives a start signal φS to the start signal transmission path 216, a first scanning signal φ1 to give to the first scanning signal transmission path 215a, a second scanning signal φ2 to give to the second scanning signal transmission path 215b, 4 is a waveform diagram showing a light emission signal φE applied to the light emission signal transmission path 212, the light emission intensity of the light emitting element L1, and the light emission intensity of the scanning start switch element T0 and the switch elements T1 to T4. The light emission intensity of the light emitting element L1, the scanning start switch element T0, and the switch elements T1 to T4 indicates that light is emitted when the level is high (H), and indicates that no light is emitted when the level is low (L). . In FIG. 22, the horizontal axis represents time, and represents the elapsed time from the reference time.

またスタート信号φS、第1および第2走査信号φ1,φ2および発光信号φEについて、縦軸は、信号レベルを表す。信号レベルは、電圧または電流の大きさを表し、スタート信号φS、第1および第2走査信号φ1,φ2および発光信号φEがハイ(H)レベルのとき、高電圧または高電流が信号伝送路に供給され、スタート信号φS、第1および第2走査信号φ1,φ2および発光信号φEがロー(L)レベルのとき、低電圧または低電流が信号伝送路に供給される。スタート信号φS、第1および第2走査信号φ1,φ2および発光信号φEがLレベルのとき、伝送路に供給される電圧または電流は、各素子のしきい電圧またはしきい電流よりも小さい。電圧の場合では、ハイレベルは、たとえば3ボルト(V)〜10ボルト(V)である。電圧の場合では、ローレベルは、たとえば0(零)ボルト(V)である。   For the start signal φS, the first and second scanning signals φ1, φ2 and the light emission signal φE, the vertical axis represents the signal level. The signal level represents the magnitude of voltage or current. When the start signal φS, the first and second scanning signals φ1, φ2 and the light emission signal φE are at a high (H) level, a high voltage or high current is applied to the signal transmission line. When the start signal φS, the first and second scanning signals φ1, φ2 and the light emission signal φE are at a low (L) level, a low voltage or a low current is supplied to the signal transmission line. When the start signal φS, the first and second scanning signals φ1, φ2, and the light emission signal φE are at the L level, the voltage or current supplied to the transmission line is smaller than the threshold voltage or threshold current of each element. In the case of voltage, the high level is, for example, 3 volts (V) to 10 volts (V). In the case of voltage, the low level is, for example, 0 (zero) volts (V).

本実施の形態では、Hレベルのときのスタート信号φS、第1および第2走査信号φ1,φ2ならびに発光信号φEの電圧をたとえば5ボルト(V)とし、Lレベルのスタート信号φS、第1および第2走査信号φ1,φ2ならびに発光信号φEの電圧をたとえば0ボルト(V)とする。第1および第2走査信号φ1,φ2の波形は同じであり、位相が異なる。   In the present embodiment, the start signal φS at the H level, the first and second scanning signals φ1, φ2 and the light emission signal φE are set to 5 volts (V), for example, and the L level start signal φS, first and second The voltages of the second scanning signals φ1 and φ2 and the light emission signal φE are set to 0 volts (V), for example. The waveforms of the first and second scanning signals φ1 and φ2 are the same and have different phases.

発光装置210では、発光させるべき発光素子Lのしきい電圧またはしきい電流を低下させるために、スイッチ素子Tの発光状態を、配列方向Xに沿って転送する。   In the light emitting device 210, the light emission state of the switch element T is transferred along the arrangement direction X in order to reduce the threshold voltage or threshold current of the light emitting element L to emit light.

以後、駆動手段273の動作について説明する。まず時刻t0で、駆動手段273は、スタート信号φS、第1および第2走査信号φ1,φ2ならびに発光信号φEをローレベルとする。スタート信号φSをローレベルにしておくことによって、走査スタート用スイッチ素子T0は発光しない。駆動手段273は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをローレベルからハイレベルにすると、次に信号レベルをハイレベルからローレベルにするまで、信号レベルをハイレベルとなるように維持する。また駆動手段273は、発光信号φE、スタート信号φSおよび走査信号φについて、信号レベルをハイレベルからローレベルにすると、次に信号レベルをローレベルからハイレベルにするまで、信号レベルをローレベルとなるように維持する。   Hereinafter, the operation of the driving unit 273 will be described. First, at time t0, the driving unit 273 sets the start signal φS, the first and second scanning signals φ1 and φ2, and the light emission signal φE to a low level. By setting the start signal φS to the low level, the scanning start switch element T0 does not emit light. When the signal level is changed from the low level to the high level for the light emission signal φE, the start signal φS, and the scanning signal φ, the driving unit 273 changes the signal level to the high level until the signal level is changed from the high level to the low level next time. To maintain. Further, when the signal level of the light emission signal φE, the start signal φS, and the scanning signal φ is changed from the high level to the low level, the driving unit 273 sets the signal level to the low level until the signal level is changed from the low level to the high level. To keep.

時刻t1で、駆動手段273は、スタート信号φSのみをローレベルからハイレベルに変化させる。時刻t1において、第1,第2走査信号φ1,φ2および発光信号φEは、ローレベルである。これによって、走査スタート用スイッチ素子T0が、オン状態になり、すなわちターンオンし、発光する。スタート信号φSのハイレベルの信号は、走査スタート用スイッチ素子T0のしきい電圧またはしきい電流よりも大きい電圧または電流である。   At time t1, the driving unit 273 changes only the start signal φS from the low level to the high level. At time t1, the first and second scanning signals φ1, φ2 and the light emission signal φE are at a low level. As a result, the scanning start switch element T0 is turned on, that is, turned on and emits light. The high level signal of the start signal φS is a voltage or current larger than the threshold voltage or threshold current of the scan start switch element T0.

走査スタート用スイッチ素子T0の光は、隣接するスイッチ素子アレイ213の配列方向Xの端部に配置されるスイッチ素子T1の受光部Tr1に最も強く入射する。スイッチ素子アレイ213の他のスイッチ素子Tでは、配列方向Xに走査スタート用スイッチ素子T0から離間した位置に配置されるスイッチ素子Tほど、走査スタート用スイッチ素子T0から照射される光の強度が小さくなる。スイッチ素子Tの受光部Trでは、受光すると光励起によって各半導体層に、受光強度に応じたキャリアが生成される。受光部Trのゲート228、発光部Tsのゲート227および接続部Tcは、ともに第2の一方導電型半導体層244によって一体的に形成されているので、受光部Trにおいて光励起によって、受光部のゲート228にトリガ信号としてのキャリアが生成されると、このトリガ信号は、接続部Tcを介して発光部Tsのゲート227に与えられ、発光部Tsにおいてもキャリアが生成される。キャリアの生成によって、第2の一方導電型半導体層244に蓄積される電子が、第2の一方導電型半導体層244のフェルミ準位を下げ、これによって第1の他方導電型半導体層243と第2の一方導電型半導体層244との接合部分において、なだれ現象が発生しやすくなり、発光部Tsにおけるしきい電圧またはしきい電流を低下させることができる。   The light of the scanning start switch element T0 is most strongly incident on the light receiving part Tr1 of the switch element T1 arranged at the end of the adjacent switch element array 213 in the arrangement direction X. In the other switch elements T of the switch element array 213, the intensity of light emitted from the scan start switch element T0 is smaller as the switch element T is arranged in the arrangement direction X at a position separated from the scan start switch element T0. Become. In the light receiving portion Tr of the switch element T, when light is received, carriers corresponding to the received light intensity are generated in each semiconductor layer by photoexcitation. Since the gate 228 of the light receiving portion Tr, the gate 227 of the light emitting portion Ts, and the connection portion Tc are all integrally formed by the second one-conductivity-type semiconductor layer 244, the light receiving portion Tr gates by photoexcitation in the light receiving portion Tr. When a carrier as a trigger signal is generated in 228, this trigger signal is given to the gate 227 of the light emitting unit Ts via the connection unit Tc, and a carrier is also generated in the light emitting unit Ts. The electrons accumulated in the second one-conductivity-type semiconductor layer 244 due to the generation of carriers lowers the Fermi level of the second one-conductivity-type semiconductor layer 244, whereby the first other-conductivity-type semiconductor layer 243 and the first The avalanche phenomenon is likely to occur at the junction with the one-conductivity-type semiconductor layer 244, and the threshold voltage or threshold current in the light emitting portion Ts can be reduced.

このため、スイッチ素子Tの受光部Trが、光を受光することによってこの受光した受光部Trと接続部Tcによって接続される発光部Tsのしきい電圧またはしきい電流が低下し、また受光部Trによって受光する光強度が大きくなるほど、この受光した受光部Trと接続部Tcによって接続される発光部Tsのしきい電圧またはしきい電流の降下が大きくなるという特性を有する。   For this reason, when the light receiving portion Tr of the switch element T receives light, the threshold voltage or the threshold current of the light emitting portion Ts connected to the received light receiving portion Tr and the connecting portion Tc is reduced, and the light receiving portion. As the light intensity received by Tr increases, the threshold voltage or threshold current drop of the light emitting part Ts connected by the received light receiving part Tr and the connection part Tc increases.

次に走査スタート用スイッチ素子T0からスイッチ素子T1への発光状態の転送について説明する。走査スタート用スイッチ素子T0が発光すると、この光をスイッチ素子T1の受光部Tr1が受光し、前述したようにスイッチ素子T1の発光部Ts1のしきい電圧が低下する。   Next, the transfer of the light emission state from the scanning start switch element T0 to the switch element T1 will be described. When the scanning start switch element T0 emits light, this light is received by the light receiving portion Tr1 of the switch element T1, and the threshold voltage of the light emitting portion Ts1 of the switch element T1 is lowered as described above.

時刻t1経過した後、時刻t2においてスイッチ素子T1の発光部Ts1のしきい電圧はVTH(T1)となっている。第1走査信号伝送路215aには、スイッチ素子T1,T3,…,Tj−1が接続されているが、スイッチ素子T3,…,Tj−1は、走査スタート用スイッチ素子T0から十分に離れているので、走査スタート用スイッチ素子T0からの光を受光しても、その光は微弱であるので、その発光部Tsのしきい電圧は、ほとんど変化しない。 After the elapse of time t1, the threshold voltage of the light emitting unit Ts1 of the switch element T1 is V TH (T1) at time t2. The switch elements T1, T3,..., Tj-1 are connected to the first scanning signal transmission path 215a, but the switch elements T3,..., Tj-1 are sufficiently separated from the scanning start switch element T0. Therefore, even if light from the scanning start switch element T0 is received, the light is weak, so that the threshold voltage of the light emitting portion Ts hardly changes.

時刻t2で、駆動手段273は、第1走査信号φ1をローレベルからハイレベルにする。時刻t2において、スタート信号φSはハイレベルであり、第2走査信号φ2、発光信号φEはローレベルである。第1走査信号φ1のハイレベルは、第1走査信号伝送路215aに接続されるスイッチ素子T1の発光部Ts1を除く他のスイッチ素子T3,…,Tj−1の発光部Tsのしきい電圧またはしきい電流うちの最低値よりも、高い電圧または高い電流に選ばれる。   At time t2, the driving unit 273 changes the first scanning signal φ1 from the low level to the high level. At time t2, the start signal φS is at a high level, and the second scanning signal φ2 and the light emission signal φE are at a low level. The high level of the first scanning signal φ1 is the threshold voltage of the light emitting portion Ts of the other switch elements T3,..., Tj−1 except the light emitting portion Ts1 of the switch element T1 connected to the first scanning signal transmission path 215a. A voltage higher or higher than the lowest threshold current is selected.

隣接するスイッチ素子Tの発光部Tsからの光を受光することによってしきい電圧またはしきい電流が低下したスイッチ素子Tの発光部Tsが接続される走査信号伝送路215に、この走査信号伝送路215に接続される他のスイッチ素子Tの発光部Tsのしきい電圧またはしきい電流の最低値よりも高い電圧または電流の走査信号φを与えると、走査信号φは抵抗素子Rφを介して、走査信号伝送路215に与えられ、スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が与えられる。各スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が徐々に印加されることとなり、同じ走査信号伝送路215に接続される複数のスイッチ素子Tのうち、隣接しているスイッチ素子Tからの光を受光した受光部Trを有するスイッチ素子Tの発光部Tsに与えられる電圧または電流が、最も早くこのスイッチ素子Tの発光部Tsのしきい電圧またはしきい電流よりも大きくなる。これによって、しきい電圧またはしきい電流が最も低いスイッチ素子Tの発光部Tsのみが発光し、他のスイッチ素子Tは、発光しない。   The scanning signal transmission path 215 is connected to the scanning signal transmission path 215 to which the light emitting section Ts of the switch element T whose threshold voltage or threshold current has been lowered by receiving light from the light emitting section Ts of the adjacent switch element T is received. When a scanning signal φ having a voltage or current higher than the minimum value of the threshold voltage or threshold current of the light emitting portion Ts of the other switch element T connected to 215 is given, the scanning signal φ is passed through the resistance element Rφ. A voltage divided by the resistance element Rφ is applied to the scanning signal transmission path 215 and to the switch element T. A voltage divided by the resistance element Rφ is gradually applied to each switch element T, and among the plurality of switch elements T connected to the same scanning signal transmission path 215, the adjacent switch element T The voltage or current applied to the light emitting part Ts of the switch element T having the light receiving part Tr that has received the light from the earliest becomes the threshold voltage or threshold current of the light emitting part Ts of the switch element T earliest. Accordingly, only the light emitting portion Ts of the switch element T having the lowest threshold voltage or threshold current emits light, and the other switch elements T do not emit light.

これによって、時刻t2で、スイッチ素子T1の発光部Ts1がオン状態となり、すなわちターンオンし、発光する。   Thereby, at time t2, the light emitting portion Ts1 of the switch element T1 is turned on, that is, turned on and emits light.

スイッチ素子T1の発光部Ts1がオン状態となった後、時刻t3で、駆動手段73は、スタート信号φSをローレベルにする。これによって、走査スタート用スイッチ素子T0は、オフ状態、すなわちターンオフして、消灯する。   After the light emitting unit Ts1 of the switch element T1 is turned on, the driving unit 73 sets the start signal φS to the low level at time t3. Accordingly, the scanning start switch element T0 is turned off, that is, turned off and turned off.

このようにして、走査スタート用スイッチ素子T0から、スイッチ素子T1へと発光状態が遷移する。また時刻t3において、駆動手段273は、スタート信号φSをハイレベルからローレベルにし、以後、スイッチ素子Tjの発光が終了するまでローレベルを維持する。スタート用スイッチ素子T0を発光させないときには、スタート信号φSをローレベルにしておくことができ、ローレベルの電圧を0(零)ボルト(V)としているので、非発光状態において電力を消費しない。スタート信号φSをハイレベルとする時間は、第1走査信号φ1,φ2をハイレベルとする時間よりも短い時間とする。走査スタート用スイッチ素子T0は、スイッチ素子T1の発光部Ts1のしきい電圧またはしきい電流が低下させるためだけに用いられるので、スタート信号φSがハイレベルとする時間を短くして、電力の消費を抑制することができる。   In this way, the light emission state transitions from the scanning start switch element T0 to the switch element T1. At time t3, the driving unit 273 changes the start signal φS from the high level to the low level, and thereafter maintains the low level until the light emission of the switch element Tj is completed. When the start switch element T0 is not caused to emit light, the start signal φS can be kept at a low level and the low level voltage is set to 0 (zero) volts (V), so that power is not consumed in the non-light emitting state. The time for setting the start signal φS to the high level is shorter than the time for setting the first scanning signals φ1 and φ2 to the high level. Since the scan start switch element T0 is used only for lowering the threshold voltage or threshold current of the light emitting portion Ts1 of the switch element T1, the time for the start signal φS to be high is shortened and power consumption is reduced. Can be suppressed.

時刻t2と時刻t3との間の時間は、第1走査信号φ1がハイレベルとなる時間の1/10程度に選ばれる。このように、隣接するスイッチ素子Tにおいて与えられる走査信号φがハイレベルとなる時間が重なるように駆動手段273が走査信号φを与えることによって、隣接するスイッチ素子Tのしきい電圧またはしきい電流が確実に低下している間に、走査信号φをハイレベルとすることができ、光走査を確実に行うことができる。   The time between the time t2 and the time t3 is selected to be about 1/10 of the time when the first scanning signal φ1 becomes high level. In this way, the drive means 273 applies the scanning signal φ so that the time when the scanning signal φ applied to the adjacent switch element T is at the high level overlaps, whereby the threshold voltage or threshold current of the adjacent switch element T is applied. Is reliably lowered, the scanning signal φ can be set to a high level, and optical scanning can be performed reliably.

本実施の形態では、第1および第2走査信号φ1,φ2がハイレベルとなる時間は、1μ秒(μsecond)程度に選ばれる。したがって、時刻t2と時刻t3との間の時間は、0.1μ秒(μsecond)程度に選ばれる。   In the present embodiment, the time during which the first and second scanning signals φ1 and φ2 are at the high level is selected to be about 1 μsec. Accordingly, the time between time t2 and time t3 is selected to be about 0.1 μsecond (μsecond).

スイッチ素子T1の受光部Tr1は、受光によって受光部Trのゲート228にトリガ信号を発生し、時刻t2においてスイッチ素子T1の発光部Ts1がオン状態となると、ハイレベルとされた第1走査信号φ1がローレベルになるまでは、オン状態を維持する。オン状態となると、スイッチ素子T1のゲート224の電圧は、ほぼ0(零)ボルト(V)になる。ここで前記スイッチ素子T1のゲート224の電圧とは、このゲート224と接地される裏面電極236との電位差である。スイッチ素子T1のゲート224は、発光素子L1のゲート219に接続されているので、スイッチ素子T1のゲート224の電圧は、発光素子L1のゲート219の電圧と等しくなる。このようにスイッチ素子T1は、発光素子L1のゲート219と裏面電極236とに印加される電圧を変化させることができる。   The light receiving portion Tr1 of the switch element T1 generates a trigger signal at the gate 228 of the light receiving portion Tr by light reception, and when the light emitting portion Ts1 of the switch element T1 is turned on at time t2, the first scanning signal φ1 that is set to the high level. The on state is maintained until becomes low level. When turned on, the voltage of the gate 224 of the switch element T1 becomes approximately 0 (zero) volts (V). Here, the voltage of the gate 224 of the switch element T1 is a potential difference between the gate 224 and the back electrode 236 to be grounded. Since the gate 224 of the switch element T1 is connected to the gate 219 of the light emitting element L1, the voltage of the gate 224 of the switch element T1 becomes equal to the voltage of the gate 219 of the light emitting element L1. Thus, the switch element T1 can change the voltage applied to the gate 219 and the back electrode 236 of the light emitting element L1.

発光素子L1を発光させる場合、駆動手段273は、時刻t3が経過した後、時刻t4で、発光信号φEをローレベルからハイレベルにする。   When the light emitting element L1 emits light, the driving unit 273 changes the light emission signal φE from the low level to the high level at time t4 after the time t3 has elapsed.

発光素子L1は、スイッチ素子T1の発光部Ts1がオン状態であるので、前述したように発光素子L1のゲート219が、ほぼ0(零)ボルト(V)となる。このときスイッチ素子T2,…,Tj−1,Tjは、オフ状態であり、時刻t4における発光素子L1のしきい電圧をVTH(L1)とし、時刻t4における発光素子L2,…,Li−1,Liのしきい電圧をそれぞれVTH(L2),…,VTH(Li−1),VTH(Li)とすると、発光信号φEのハイレベルVを、発光素子L1のしきい電圧よりも大きく、発光素子L2,…,Li−1,Liのしきい電圧のうち、最低値のものよりも小さな値に選ぶことによって、発光素子L1のみを選択的にオン状態として、発光させることができる。 In the light emitting element L1, since the light emitting portion Ts1 of the switch element T1 is in the on state, the gate 219 of the light emitting element L1 is approximately 0 (zero) volts (V) as described above. At this time, the switch elements T2,..., Tj-1, Tj are in the off state, and the threshold voltage of the light emitting element L1 at time t4 is V TH (L1), and the light emitting elements L2,. , Li is set to V TH (L2),..., V TH (Li-1), V TH (Li), respectively, the high level V H of the light emission signal φE is more than the threshold voltage of the light emitting element L1. The threshold voltage of the light emitting elements L2,..., Li-1, Li is selected to be smaller than the lowest value, so that only the light emitting element L1 can be selectively turned on to emit light. it can.

時刻t5において、駆動手段273が発光信号φEをローレベルにすると、発光素子L1は、オフ状態となり、消灯する。感光体ドラムへの露光量は、発光素子Lの発光強度は一定として、発光素子Lの発光する時間によって調整される。すなわち、発光信号φEがハイレベルとなる時刻t4から時刻t5までの間の時間を決定することによって、露光量が決定される。発光素子Lの発光強度によって露光量を変更する場合、発光素子Lに与える電圧または電流を細かく制御する必要があるので困難であるが、発光時間によって露光量を変更することによって、発光信号φEがハイレベルとなる時間を調整するだけでよいので、露光量の制御がしやすく、また定電圧または定電流が発光素子Lに与えられるので、発光素子Lを安定して発光させることができる。発光素子Lが発光する時間、言い換えれば発光信号φEがハイレベルとなる時間は、走査信号φがハイレベルとなる時間の80%以下に選ばれる。   At time t5, when the driving unit 273 sets the light emission signal φE to a low level, the light emitting element L1 is turned off and turned off. The exposure amount to the photosensitive drum is adjusted by the light emission time of the light emitting element L while the light emission intensity of the light emitting element L is constant. That is, the exposure amount is determined by determining the time between time t4 and time t5 when the light emission signal φE becomes high level. When changing the exposure amount according to the light emission intensity of the light emitting element L, it is difficult to finely control the voltage or current applied to the light emitting element L. However, by changing the exposure amount according to the light emission time, the light emission signal φE is changed. Since it is only necessary to adjust the high level time, it is easy to control the exposure amount, and a constant voltage or constant current is applied to the light emitting element L, so that the light emitting element L can stably emit light. The time during which the light emitting element L emits light, in other words, the time during which the light emission signal φE is at the high level is selected to be 80% or less of the time during which the scanning signal φ is at the high level.

時刻t5が経過した後、駆動手段273は、時刻t6で第2走査信号φ2をハイレベルにすると、スイッチ素子T2の発光部Ts2が発光し、時刻t6が経過した後、時刻t7で、第1走査信号φ1をローレベルにすると、スイッチ素子T1の発光部Ts1が消灯する。これによって、スイッチ素子T1からスイッチ素子T2へと発光状態が移る。   After the time t5 has elapsed, when the driving unit 273 sets the second scanning signal φ2 to the high level at the time t6, the light emitting unit Ts2 of the switch element T2 emits light, and after the time t6 has elapsed, the first tapping occurs at the time t7. When the scanning signal φ1 is set to the low level, the light emitting portion Ts1 of the switch element T1 is turned off. As a result, the light emission state shifts from the switch element T1 to the switch element T2.

時刻t7が経過した後、駆動手段273は、時刻t8で第1走査信号φ1をハイレベルにすると、スイッチ素子T3の発光部Ts3が発光し、時刻t8が経過した後、時刻t9で、第2走査信号φ2をローレベルにすると、スイッチ素子T2の発光部Ts2が消灯する。これによって、スイッチ素子T2からスイッチ素子T3へと発光状態が移る。   After the time t7 has elapsed, when the driving unit 273 sets the first scanning signal φ1 to the high level at the time t8, the light emitting unit Ts3 of the switch element T3 emits light, and after the time t8 has elapsed, at the time t9, the second second When the scanning signal φ2 is set to the low level, the light emitting portion Ts2 of the switch element T2 is turned off. As a result, the light emission state is shifted from the switch element T2 to the switch element T3.

時刻t9が経過した後、駆動手段273は、時刻t10で再び第2走査信号φ2をハイレベルにすると、スイッチ素子T4の発光部Ts4が発光し、時刻t10が経過した後、時刻t11で、第1走査信号φ1をローレベルにすると、スイッチ素子T3の発光部Ts3が消灯する。   After the time t9 has elapsed, when the driving unit 273 sets the second scanning signal φ2 to the high level again at the time t10, the light emitting unit Ts4 of the switch element T4 emits light, and after the time t10 has elapsed, at the time t11, When the one scanning signal φ1 is set to the low level, the light emitting portion Ts3 of the switch element T3 is turned off.

時刻t6と時刻t7との間の時間は、第2走査信号φ2がハイレベルとなる時間の1/10程度に選ばれる。   The time between the time t6 and the time t7 is selected to be about 1/10 of the time when the second scanning signal φ2 becomes high level.

このように駆動手段273が、第1走査信号φ1,φ2を繰り返して与えることによって、スイッチ素子T4,…,Tj−1,Tjにおいても、オン状態が配列方向Xに沿って順次転送される。スイッチ素子Tの発光部Tsが発光しているとき、発光信号伝送路12の発光信号φEをローレベルからハイレベルにすることによって、この発光しているスイッチ素子Tに対応する、すなわち発光している発光部Tsを有するスイッチ素子Tに接続されている発光素子Lのみを選択的に発光させることができる。   As described above, the driving unit 273 repeatedly applies the first scanning signals φ1 and φ2, so that the ON state is sequentially transferred along the arrangement direction X also in the switch elements T4,..., Tj−1, Tj. When the light emitting portion Ts of the switch element T emits light, the light emission signal φE of the light emission signal transmission path 12 is changed from low level to high level, thereby corresponding to the light emitting switch element T, that is, emitting light. Only the light emitting element L connected to the switch element T having the light emitting portion Ts can be selectively caused to emit light.

図23は、第1走査信号伝送路215aに接続されるスイッチ素子T1,T3,T5のしきい電圧の変化を表す波形図である。図23において、横軸は時間であって、基準時刻からの経過時間を表す。なお同図には、スタート信号φSおよび第1および第2走査信号φ1,φ2も示している。同図に示す時刻t1,t2,t7,t8,t11は、前述した図22に示す時刻t1,t2,t7,t8,t11にそれぞれ対応する。各スイッチ素子T1,T3,T5の初期のしきい電圧をVBOとし、隣接するスイッチ素子Tからの受光によって低下したしきい電圧をVとする。 FIG. 23 is a waveform diagram showing a change in threshold voltage of the switch elements T1, T3, T5 connected to the first scanning signal transmission line 215a. In FIG. 23, the horizontal axis represents time, and represents the elapsed time from the reference time. In the figure, a start signal φS and first and second scanning signals φ1 and φ2 are also shown. Times t1, t2, t7, t8, and t11 shown in the figure correspond to the times t1, t2, t7, t8, and t11 shown in FIG. 22, respectively. The initial threshold voltage of the switch elements T1, T3, T5 and V BO, the threshold voltage lowered by the light receiving from the adjacent switch element T and V 1.

時刻t1で走査スタート用スイッチ素子T0が発光するので、走査スタート用スイッチ素子T0の光をスイッチ素子T1の受光部Tr1が受光することによって、スイッチ素子T1の発光部Ts1のしきい電圧が徐々に低下し、時刻taでスイッチ素子T1の発光部Ts1のしきい電圧は、Vになる。走査スタート用スイッチ素子T0の発光状態が維持される時刻t2まで、スイッチ素子T1のしきい電圧はVに維持される。 Since the scanning start switch element T0 emits light at time t1, the threshold voltage of the light emitting part Ts1 of the switch element T1 gradually increases when the light receiving part Tr1 of the switch element T1 receives the light of the scanning start switch element T0. reduced, the threshold voltage of the light-emitting portion Ts1 of the switching elements T1 at time ta will V 1. Until the time t2 at which the light-emitting state of the scan start switch element T0 is maintained, threshold voltage of the switching element T1 is maintained at V 1.

時刻t2で、第1走査信号φ1がローレベルからハイレベルになることによって、スイッチ素子T1が発光し、スイッチ素子T1のしきい電圧は、さらに低下して時刻tbで、Vとなる。時刻tbにおいて、スイッチ素子T3,T5のしきい電圧は、VBOである。 At time t2, by the first scan signal φ1 changes from low level to high level, and the light-emitting switch element T1 is the threshold voltage of the switching element T1 is further at time tb decreases, the V 2. At time tb, the threshold voltage of the switching element T3, T5 is a V BO.

時刻t7で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T1のしきい電圧は、時間の経過にともなって、Vから徐々に上昇し、またスイッチ素子T2の発光部Ts2が発光しているので、スイッチ素子T3の発光部Ts3のしきい電圧が時間の経過にともなってVBOから徐々に低下し、時刻tcでスイッチ素子T3の発光部Ts3のしきい電圧は、Vになる。 In time t7, the when the first scan signal φ1 changes from high level to low level, the threshold voltage of the switching element T1 is with time, gradually rises from V 2, also the light emitting portion Ts2 of the switching element T2 , The threshold voltage of the light emitting part Ts3 of the switch element T3 gradually decreases from V BO with the passage of time, and at time tc, the threshold voltage of the light emitting part Ts3 of the switch element T3 is V 1

時刻t8では、スイッチ素子T3の発光部Ts3のしきい電圧は、Vであり、スイッチ素子T1のしきい電圧は、Vよりも高くVBOよりも低いVであり、スイッチ素子T5のしきい電圧は、VBOである。 At time t8, the threshold voltage of the light-emitting portion Ts3 of the switching element T3 is V 1, the threshold voltage of the switch element T1 is a lower V 3 than higher V BO than V 1, the switching elements T5 The threshold voltage is V BO .

時刻t8で、第1走査信号φ1をローレベルからハイレベルにするが、このハイレベルの電圧を、第1走査信号伝送路215aに接続されているスイッチ素子Tのうち、隣接する発光素子Lからの光の受光していない発光素子Lのうちで、最もしきい電圧の低い発光素子L1の発光部Ts1のしきい電圧Vよりも高くすることによって、スイッチ素子T3の発光部Ts3のみを発光させることができる。スイッチ素子T3は、発光するとしきい電圧がさらに低下して時刻tdで、Vとなる。 At time t8, the first scanning signal φ1 is changed from the low level to the high level. This high level voltage is applied from the adjacent light emitting element L among the switch elements T connected to the first scanning signal transmission path 215a. among the light-emitting element L which is not receiving light, by higher than the threshold voltage V 3 of the light-emitting portion Ts1 of the most the threshold voltage low emitting element L1, emit only the light emitting portion Ts3 of the switching elements T3 Can be made. When the switch element T3 emits light, the threshold voltage further decreases and becomes V 2 at time td.

時刻t11で、第1走査信号φ1がハイレベルからローレベルになると、スイッチ素子T3のしきい電圧は、時間の経過にともなって、Vから徐々に上昇する。 In time t11, the when the first scan signal φ1 changes from high level to low level, the threshold voltage of the switching element T3 is with the passage of time, gradually rises from V 2.

図24は、スイッチ素子Tの発光部Tsの順方向電圧−電流特性と、各走査信号伝送路215に供給される第1および第2走査信号φ1,φ2のハイレベルの電圧Vの範囲とを示すグラフである。なお、図24では、横軸をアノード電圧とし、縦軸をアノード電流として示されている。同図の特性曲線によって示されるように、スイッチ素子Tの発光部Tsは、一般的なサイリスタと同様のS字形負性抵抗を有している。スイッチ素子Tは、前述したように受光部Trを構成する半導体層に光を照射することによって、発光部Tsのしきい電圧またはしきい電流を低下させることできる。これによって前述したように、スイッチ素子Tは、特性曲線と負荷線72とが交わるオフ状態のb点から、特性曲線と負荷線72とが交わるオン状態のa点に遷移するので、スイッチとして機能する。 FIG. 24 shows the forward voltage-current characteristics of the light emitting portion Ts of the switch element T and the range of the high level voltage V H of the first and second scanning signals φ 1 and φ 2 supplied to each scanning signal transmission path 215. It is a graph which shows. In FIG. 24, the horizontal axis represents the anode voltage, and the vertical axis represents the anode current. As shown by the characteristic curve in the figure, the light emitting portion Ts of the switching element T has an S-shaped negative resistance similar to that of a general thyristor. As described above, the switch element T can reduce the threshold voltage or the threshold current of the light emitting unit Ts by irradiating the semiconductor layer constituting the light receiving unit Tr with light. Thus, as described above, the switching element T functions as a switch because it transits from the point b in the off state where the characteristic curve and the load line 72 intersect to the point a in the on state where the characteristic curve and the load line 72 intersect. To do.

スイッチ素子Tの発光部Tsの初期のしきい電圧をVB0とし、スイッチ素子Tの受光部Trに光を照射することによって、最もしきい電圧が低下した状態の発光部Tsのしきい電圧をVとし、同じ走査信号伝送路215に接続されているスイッチ素子Tのうち、2番目にしきい電圧が低いスイッチ素子Tの発光部Tsのしきい電圧をVとする。このVは、光を受光することによって、わずかにしきい電圧が低下した状態のスイッチ素子Tの発光部Ts、またはターンオフ時、すなわちいったんオン状態となった後、初期状態に回復しつつあるスイッチ素子Tの発光部Tsのしきい電圧である。 The initial threshold voltage of the light emitting part Ts of the switch element T is set to V B0, and the threshold voltage of the light emitting part Ts in the state where the threshold voltage is lowered is the lowest by irradiating the light receiving part Tr of the switch element T and V 1, of the switching elements T connected to the same scanning signal transmission path 215, the threshold voltage of the light-emitting portion Ts of the second-threshold voltage is low the switch element T and V 3. This V 3 is a light emitting portion Ts of the switch element T in which the threshold voltage is slightly lowered by receiving light, or a switch that is being restored to the initial state at the time of turn-off, that is, once turned on. This is the threshold voltage of the light emitting portion Ts of the element T.

スイッチ素子Tの発光部Tsに接続される各走査信号伝送路215に供給される第1および第2走査信号φ1,φ2のハイレベルの電圧Vは、図24の符号P3で示す範囲、すなわち前記電圧Vよりも高く設定される。また電圧Vは、前記スイッチ素子Tの定格電圧よりも低く選ばれる。たとえば電圧Vを高くすると、スイッチ素子Tの発光部Tsのオフ状態からオン状態へのスイッチング速度を高くすることができ、これによってスイッチ素子Tの発光部Tsにおける発光状態の遷移を高速化することができるので、光走査を高速化することができる。たとえば5ミリアンペア(mA)で、1メガヘルツ(MHz)のクロック信号で動作させる場合、前記電圧Vは10V程度に選ばれ、抵抗素子Rφの抵抗値は、1.6kΩに選ばれる。走査信号φの電圧は、高くなるほど、スイッチ素子Tの発光部Tsに流入する電流を制限する必要があるので、抵抗素子Rφの抵抗値を大きくする必要がある。このため抵抗素子Rφの抵抗値は、光走査の速度をより高速化する必要がある場合、抵抗素子Rφの抵抗値と光スイッチ素子Tの容量値とによって決定される時定数を考慮して決定される。 The high-level voltage V H of the first and second scanning signals φ1 and φ2 supplied to each scanning signal transmission path 215 connected to the light emitting unit Ts of the switch element T is in the range indicated by the symbol P3 in FIG. wherein it is set higher than the voltage V 3. The voltage V H is selected to be lower than the rated voltage of the switch element T. For example, when the voltage V H is increased, the switching speed of the light emitting unit Ts of the switch element T from the off state to the on state can be increased, thereby speeding up the transition of the light emitting state in the light emitting unit Ts of the switch element T. Therefore, the optical scanning can be speeded up. For example, when operating with a clock signal of 1 megahertz (MHz) at 5 milliamperes (mA), the voltage V H is selected to be about 10 V, and the resistance value of the resistance element Rφ is selected to be 1.6 kΩ. As the voltage of the scanning signal φ becomes higher, it is necessary to limit the current flowing into the light emitting portion Ts of the switch element T, so the resistance value of the resistance element Rφ needs to be increased. Therefore, the resistance value of the resistance element Rφ is determined in consideration of the time constant determined by the resistance value of the resistance element Rφ and the capacitance value of the optical switch element T when the speed of optical scanning needs to be further increased. Is done.

本実施の形態では、前述のように走査信号φのハイレベルの電圧を設定するので、スイッチ素子Tの受光部Trが受光して光励起した状態のときの発光部Tsのしきい電圧もしくはしきい電流が、初期のしきい電圧またはしきい電流の80%程度にしかならない場合であっても、スイッチ素子Tによって発光状態の転送を実現することができる。したがって、スイッチ素子Tの受光部Trは、高い受光感度を備えていなくても、発光状態の転送を行うことができる。スイッチ素子Tの受光部Trは、発光素子Lと同じ半導体材料によって形成され、同様な構造を有する。発光素子Lでは、高い発光効率を求められるので、発光効率を高めるように発光素子Lを設計すると、発光素子Lと同じ構成によって実現されるスイッチ素子Tの受光部Trでの受光感度が低下してしまう。逆に、スイッチ素子Tの受光部Trの受光感度を高めるようにスイッチ素子Tを設計すると、スイッチ素子Tと同じ構成によって実現される発光素子Lの発光効率が低下してしまう。本発明では、スイッチ素子Tは、高い受光感度を備えていなくてもよいので、発光素子Lの発光効率を高めるための設計の自由度が向上し、より小さな電力で発光素子Lを効率よく発光させて、発光装置210の消費電力を低減することができる。   In the present embodiment, since the high level voltage of the scanning signal φ is set as described above, the threshold voltage or threshold of the light emitting unit Ts when the light receiving unit Tr of the switch element T receives light and is photoexcited. Even when the current is only about 80% of the initial threshold voltage or the threshold current, the light emitting state can be transferred by the switch element T. Therefore, even if the light receiving portion Tr of the switch element T does not have high light receiving sensitivity, the light emitting state can be transferred. The light receiving portion Tr of the switch element T is formed of the same semiconductor material as the light emitting element L and has a similar structure. Since the light emitting element L is required to have high light emitting efficiency, if the light emitting element L is designed to increase the light emitting efficiency, the light receiving sensitivity at the light receiving portion Tr of the switch element T realized by the same configuration as the light emitting element L is lowered. End up. Conversely, if the switch element T is designed so as to increase the light receiving sensitivity of the light receiving portion Tr of the switch element T, the light emission efficiency of the light emitting element L realized by the same configuration as the switch element T is lowered. In the present invention, since the switch element T does not have to have high light receiving sensitivity, the degree of freedom in design for increasing the light emission efficiency of the light emitting element L is improved, and the light emitting element L can efficiently emit light with less power. Thus, power consumption of the light emitting device 210 can be reduced.

図25は、発光装置210における発光体チップ301の基本的構成を示す平面図である。なお、図25に示される発光装置210の基本的構成を示す一部は、同図においてd1,d2,d3,d4,d5およびd6によって外囲される部分である。また図25では、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ301の平面を示し、発光素子L、スイッチ素子T、接続手段214および信号伝送路接続部304は図解を容易にするため、斜線を付して示されている。   FIG. 25 is a plan view showing a basic configuration of the light emitter chip 301 in the light emitting device 210. A part of the basic configuration of the light emitting device 210 shown in FIG. 25 is a part surrounded by d1, d2, d3, d4, d5 and d6 in the same figure. FIG. 25 shows a plane of the light-emitting chip 301 arranged with the light emission direction of each light-emitting element L as a front side perpendicular to the paper surface. The light-emitting element L, the switch element T, the connection means 214, and the signal transmission path connection portion 304 is shown with diagonal lines for ease of illustration.

発光体チップ301は、第1発光体チップ部302と、第2発光体チップ部303と、信号伝送路接続部304とを有する。第1発光体チップ部302は、前述した図16に示す部分であり、d1,d2,d3,d4,d5およびd6によって外囲される部分である。第2発光体チップ部303は、第1発光体チップ部302と同様な構成であって、走査スタート用スイッチ素子T0を発光素子アレイ213の配列方向一方X1ではなく、発光素子アレイ213の配列方向他方X2に配置した構成である。第1発光体チップ部302の発光素子アレイ211を第1発光素子アレイ211aと記載し、第1発光体チップ部302のスイッチ素子アレイ213を第1スイッチ素子アレイ213aと記載し、第2発光体チップ部303の発光素子アレイ211を第2発光素子アレイ211bと記載し、第2発光体チップ部303のスイッチ素子アレイ213を第2スイッチ素子アレイ213bと記載する。   The light emitter chip 301 includes a first light emitter chip part 302, a second light emitter chip part 303, and a signal transmission path connection part 304. The first light emitter chip portion 302 is the portion shown in FIG. 16 described above and is a portion surrounded by d1, d2, d3, d4, d5 and d6. The second light emitting chip portion 303 has the same configuration as that of the first light emitting chip portion 302, and the scanning start switch element T0 is arranged not in the light emitting element array 213 arrangement direction X1, but in the light emitting element array 213 arrangement direction. The other is the configuration arranged in X2. The light emitting element array 211 of the first light emitter chip part 302 is described as a first light emitting element array 211a, the switch element array 213 of the first light emitter chip part 302 is described as a first switch element array 213a, and the second light emitter. The light emitting element array 211 of the chip part 303 is referred to as a second light emitting element array 211b, and the switch element array 213 of the second light emitter chip part 303 is referred to as a second switch element array 213b.

第1発光素子アレイ211aと、第2発光素子アレイ211bとは、配列方向Xに沿って直線状に配列される。第1スイッチ素子アレイ213aと、第2スイッチ素子アレイ213bとは、配列方向Xに沿って直線状に配列される。   The first light emitting element array 211a and the second light emitting element array 211b are arranged linearly along the arrangement direction X. The first switch element array 213a and the second switch element array 213b are arranged linearly along the arrangement direction X.

発光体チップ301は、略直方体形状を有し、この厚み方向Zの一表面部305に、信号伝送路接続部304が設けられる。   The light emitting chip 301 has a substantially rectangular parallelepiped shape, and a signal transmission path connection portion 304 is provided on one surface portion 305 of the thickness direction Z.

第1発光体チップ部302は、発光体チップ301の配列方向Xの他端部301bに設けられ、第2発光体チップ部303は、配列方向Xにおいて発光体チップ301の一端部301aに設けられる。   The first light emitter chip portion 302 is provided at the other end portion 301b of the light emitter chip 301 in the arrangement direction X, and the second light emitter chip portion 303 is provided at the one end portion 301a of the light emitter chip 301 in the arrangement direction X. .

第1発光素子アレイ211の配列方向Xの長さW39と、第2発光素子アレイ11の配列方向Xの長さW40と、第1発光素子アレイ211の配列方向Xの他端の発光素子Lと、第2発光素子アレイ211の配列方向の一端の発光素子Lとの間の距離W41とが等しくなるように各発光素子アレイ211が配置される。配列方向Xにおいて、第1および第2発光素子アレイ211a,211bの間の発光体チップ301の中央部301cに信号伝送路接続部304が設けられる。   A length W39 in the arrangement direction X of the first light emitting element array 211, a length W40 in the arrangement direction X of the second light emitting element array 11, and a light emitting element L at the other end in the arrangement direction X of the first light emitting element array 211; Each light emitting element array 211 is arranged so that the distance W41 between the light emitting elements L at one end in the arrangement direction of the second light emitting element array 211 is equal. In the arrangement direction X, a signal transmission path connection unit 304 is provided in the central portion 301c of the light emitter chip 301 between the first and second light emitting element arrays 211a and 211b.

信号伝送路接続部304は、走査信号伝送路接続部306、発光信号伝送路接続部307およびスタート信号伝送路接続部308を含んで構成される。走査信号伝送路接続部306、発光信号伝送路接続部307およびスタート信号伝送路接続部308は、ワイヤボンディングによって、外部信号伝送路であるボンディングワイヤが接続されるボンディングパッドである。信号伝送路接続部304は、金属材料および合金材料などの導電性を有する材料によって形成され、具体的には、金(Au)、金とゲルマニウムとの合金(AuGe)および金と亜鉛との合金(AuZn)などによって形成される。信号伝送路接続部304である走査信号伝送路接続部306、発光信号伝送路接続部307およびスタート信号伝送路接続部308は、厚み方向Zの一方から見た形状が略矩形状に形成される。   The signal transmission path connection unit 304 includes a scanning signal transmission path connection unit 306, a light emission signal transmission path connection unit 307, and a start signal transmission path connection unit 308. The scanning signal transmission path connection unit 306, the light emission signal transmission path connection unit 307, and the start signal transmission path connection unit 308 are bonding pads to which bonding wires as external signal transmission paths are connected by wire bonding. The signal transmission path connection portion 304 is formed of a conductive material such as a metal material or an alloy material, and specifically, gold (Au), an alloy of gold and germanium (AuGe), and an alloy of gold and zinc. (AuZn) or the like. The scanning signal transmission line connection unit 306, the light emission signal transmission line connection unit 307, and the start signal transmission line connection unit 308, which are the signal transmission line connection unit 304, are formed in a substantially rectangular shape when viewed from one side in the thickness direction Z. .

走査信号伝送路接続部306、発光信号伝送路接続部307およびスタート信号伝送路接続部308は、配列方向Xに間隔をあけて配列され、発光素子Lが設けられる領域外に設けられている。発光体チップ301の中央部301cに走査信号伝送路接続部306が設けられる。   The scanning signal transmission path connection unit 306, the light emission signal transmission path connection unit 307, and the start signal transmission path connection unit 308 are arranged at intervals in the arrangement direction X, and are provided outside the region where the light emitting element L is provided. A scanning signal transmission line connection unit 306 is provided at the central portion 301 c of the light emitting chip 301.

走査信号伝送路接続部306は、第1および第2走査信号伝送路接続部306a,306bを有する。第1および第2走査信号伝送路接続部306a,306bは、配列方向Xに間隔をあけて配列される。発光体チップ301には、前述した抵抗素子Rφが形成され、第1走査信号伝送路接続部306aには、第1および2発光体チップ部302,303の第1走査信号伝送路215aがそれぞれ抵抗素子Rφを介して接続される。第2走査信号伝送路接続部306bには、第1および2発光体チップ部302,303の第2走査信号伝送路215bが抵抗素子Rφを介して接続される。   The scanning signal transmission line connection unit 306 includes first and second scanning signal transmission line connection units 306a and 306b. The first and second scanning signal transmission line connection portions 306a and 306b are arranged with an interval in the arrangement direction X. The light emitting chip 301 is formed with the above-described resistance element Rφ, and the first scanning signal transmission path 215a of the first and second light emitting chip sections 302 and 303 is connected to the first scanning signal transmission path connecting section 306a. Connection is made via element Rφ. The second scanning signal transmission path 215b of the first and second light emitter chip sections 302 and 303 is connected to the second scanning signal transmission path connection section 306b via a resistance element Rφ.

各抵抗素子Rφは、第1および第2走査信号伝送路215a,215bと第1および第2走査信号伝送路接続部306a,306bとをそれぞれ接続する信号伝送路によって形成され、その抵抗値は、電流の流路の断面積によって決定される。抵抗素子Rφを発光体チップ301に形成することによって、発光体チップ301が実装される回路基板などに抵抗素子Rφを別途形成する必要がなく、装置を小型化することができる。抵抗素子Rφは、第1および第2走査信号伝送路215a,215bと同じ材料によって形成され、第1および第2走査信号伝送路215a,215bをフォトリソグラフィによって形成するときに、同時に形成される。   Each resistance element Rφ is formed by a signal transmission path that connects the first and second scanning signal transmission paths 215a and 215b and the first and second scanning signal transmission path connections 306a and 306b, respectively, and the resistance value thereof is It is determined by the cross-sectional area of the current flow path. By forming the resistance element Rφ on the light emitting chip 301, it is not necessary to separately form the resistance element Rφ on a circuit board or the like on which the light emitting chip 301 is mounted, and the apparatus can be miniaturized. The resistance element Rφ is formed of the same material as the first and second scanning signal transmission paths 215a and 215b, and is formed simultaneously when the first and second scanning signal transmission paths 215a and 215b are formed by photolithography.

第1発光体チップ部302および第2発光体チップ部303とは、配列方向Xに垂直な仮想一平面に関して面対称に設けられる。すなわち、第1スイッチ素子アレイ213aでは、配列方向Xの一端部から他端部に向かってスイッチ素子T1,T2,…,Tj−1,Tjがこの順番で配列され、第2スイッチ素子アレイ213bでは、配列方向Xの他端部から一端部に向かってスイッチ素子T1,T2,…,Tj−1,Tjがこの順番で配列される。なお第2スイッチ素子アレイ213bの各スイッチ素子Tは、配列方向Xの一方に発光部Tsが形成され、配列方向Xの他方に受光部Trが形成される。   The first light emitting chip portion 302 and the second light emitting chip portion 303 are provided symmetrically with respect to a virtual plane that is perpendicular to the arrangement direction X. That is, in the first switch element array 213a, the switch elements T1, T2,..., Tj−1, Tj are arranged in this order from one end portion to the other end portion in the arrangement direction X, and in the second switch element array 213b, The switch elements T1, T2,..., Tj−1, Tj are arranged in this order from the other end in the arrangement direction X toward one end. Each switch element T of the second switch element array 213b has a light emitting portion Ts formed on one side in the arrangement direction X and a light receiving portion Tr formed on the other side in the arrangement direction X.

第2走査信号伝送路接続部306bは、配列方向Xにおける発光体チップ301の中央に設けられ、第2走査信号伝送路接続部306bの配列方向一方X1に第1走査信号伝送路接続部306aが設けられる。   The second scanning signal transmission line connection unit 306b is provided at the center of the light emitting chip 301 in the arrangement direction X, and the first scanning signal transmission line connection unit 306a is provided in one arrangement direction X1 of the second scanning signal transmission line connection unit 306b. Provided.

第1走査信号伝送路接続部306aに駆動手段273からの第1走査信号φ1が与えられると、この第1走査信号φ1は、第1および2発光体チップ部302,303の第1走査信号伝送路215aに同時に与えられる。第2走査信号伝送路接続部306bに、駆動手段273からの第2走査信号φ2が与えられると、この第2走査信号φ2は、第1および2発光体チップ部302,303の第2走査信号伝送路215bに同時に与えられる。したがって、走査信号伝送路接続部306の数を可及的に少なく構成することができる。   When the first scanning signal φ1 from the driving unit 273 is supplied to the first scanning signal transmission path connection unit 306a, the first scanning signal φ1 is transmitted by the first and second light emitting chip units 302 and 303. It is given to the path 215a at the same time. When the second scanning signal φ2 from the driving unit 273 is supplied to the second scanning signal transmission path connection unit 306b, the second scanning signal φ2 is used as the second scanning signal of the first and second light emitter chip units 302 and 303. It is given simultaneously to the transmission line 215b. Therefore, the number of scanning signal transmission line connection units 306 can be reduced as much as possible.

発光信号伝送路接続部307は、第1および第2発光信号伝送路接続部307a,307bを含んで構成され、走査信号伝送路接続部306の配列方向Xの他方に第1発光信号伝送路接続部307aが設けられ、走査信号伝送路接続部306の配列方向Xの一方に第2発光信号伝送路接続部307bが設けられる。第1発光信号伝送路接続部307aは、第1発光体チップ部302の発光信号伝送路212に接続される。第2発光信号伝送路接続部307bは、第2発光体チップ部303の発光信号伝送路212に接続される。   The light emission signal transmission line connection unit 307 includes first and second light emission signal transmission line connection units 307a and 307b. The light emission signal transmission line connection unit 307 is connected to the other of the scanning signal transmission line connection unit 306 in the arrangement direction X. A second light emission signal transmission line connection part 307b is provided on one side in the arrangement direction X of the scanning signal transmission line connection part 306. The first light emission signal transmission path connection unit 307 a is connected to the light emission signal transmission path 212 of the first light emitter chip unit 302. The second light emission signal transmission path connection unit 307 b is connected to the light emission signal transmission path 212 of the second light emitter chip unit 303.

走査信号伝送路接続部306の配列方向Xの他方で、発光信号伝送路接続部307との間には、スタート信号伝送路接続部308が設けられる。第1および2発光体チップ部302,303のスタート信号伝送路216は、抵抗素子Rφを介してスタート信号伝送路接続部308に接続される。スタート信号伝送路接続部308に、駆動手段273からスタート信号φSが与えられると、このスタート信号φSは、第1および2発光体チップ部302,303のスタート信号伝送路216に同時に与えられる。したがって、スタート信号伝送路接続部308の数を可及的に少なく構成することができる。   A start signal transmission line connection unit 308 is provided between the scanning signal transmission line connection unit 306 and the light emission signal transmission line connection unit 307 on the other side in the arrangement direction X. The start signal transmission path 216 of the first and second light emitter chip sections 302 and 303 is connected to the start signal transmission path connection section 308 via the resistance element Rφ. When the start signal φS is supplied from the driving unit 273 to the start signal transmission path connection unit 308, the start signal φS is simultaneously supplied to the start signal transmission path 216 of the first and second light emitter chip units 302 and 303. Therefore, the number of start signal transmission line connection units 308 can be reduced as much as possible.

信号伝送路接続部304が形成される第1発光体チップ部302および第2発光体チップ部303の間の領域において、各発光信号伝送路212と、各第1および第2走査信号伝送路215a,215bと、各スタート信号伝送路216とは、それぞれ電気絶縁性を有する絶縁膜によって相互に絶縁される。信号伝送路接続部304と各発光信号伝送路212、各第1および第2走査信号伝送路215a,215bおよび各スタート信号伝送路216の各信号伝送路とは、絶縁膜に形成される貫通孔を介して接続される。   In the region between the first light emitter chip part 302 and the second light emitter chip part 303 where the signal transmission line connection part 304 is formed, each light emission signal transmission line 212 and each first and second scanning signal transmission line 215a. , 215b and each start signal transmission line 216 are insulated from each other by an insulating film having electrical insulation. The signal transmission path connection portion 304, each light emission signal transmission path 212, each first and second scanning signal transmission path 215a, 215b, and each signal transmission path of each start signal transmission path 216 is a through hole formed in an insulating film. Connected through.

発光装置210では、走査信号伝送路接続部306およびスタート信号伝送路接続部308は、第1発光体チップ部302および第2発光体チップ部303において共通に用いられ、発光信号伝送路接続部307は、第1発光体チップ部302および第2発光体チップ部303に、別々に設けられる。これによって、第1発光体チップ部302と第2発光体チップ部303とによって、共通の走査信号φを用いてスイッチ素子Tのオン状態を転送しながら、第1発光体チップ部302と第2発光体チップ部303とにおいて、それぞれ別々に発光信号φEを与えることができるので、第1発光体チップ部302と第2発光体チップ部303との各発光素子Lを個別に発光させることができる。これによって、画像形成装置において感光体ドラムを露光する時間を短縮することができる。   In the light emitting device 210, the scanning signal transmission path connection unit 306 and the start signal transmission path connection unit 308 are used in common in the first light emitter chip unit 302 and the second light emitter chip unit 303, and the light emission signal transmission path connection unit 307. Are separately provided in the first light emitter chip portion 302 and the second light emitter chip portion 303. As a result, the first light-emitting chip unit 302 and the second light-emitting chip unit 303 and the second light-emitting chip unit 303 transfer the ON state of the switch element T using the common scanning signal φ, while Since the light emitting signal φE can be separately applied to the light emitting chip portion 303, each light emitting element L of the first light emitting chip portion 302 and the second light emitting chip portion 303 can emit light individually. . As a result, the time for exposing the photosensitive drum in the image forming apparatus can be shortened.

発光体チップ301の幅方向Yの寸法は、発光素子Lの幅方向Yの一端からスイッチ素子Tの幅方向Yの他端までの距離よりもわずかに大きく形成される。発光素子Lの幅方向Yの一端から発光体チップ301の幅方向Yの一端までの距離W41と、スイッチ素子Tの幅方向Yの他端から、発光体チップ301の幅方向Yの他端までの距離W42とは、略等しく選ばれ、前述した絶縁層217および遮光層218を設けるために必要な大きさに選ばれる。前記信号伝送路接続部304は、幅方向で、発光素子Lの幅方向Yの一端からスイッチ素子Tの幅方向Yの他端まで間の領域に形成される。   The dimension of the light emitting chip 301 in the width direction Y is slightly larger than the distance from one end of the light emitting element L in the width direction Y to the other end of the switch element T in the width direction Y. A distance W41 from one end of the light emitting element L in the width direction Y to one end of the light emitter chip 301 in the width direction Y, and the other end of the switch element T in the width direction Y to the other end of the light emitter chip 301 in the width direction Y. The distance W42 is selected to be substantially equal, and is selected to have a size necessary for providing the insulating layer 217 and the light shielding layer 218 described above. The signal transmission path connection unit 304 is formed in a region in the width direction from one end of the light emitting element L in the width direction Y to the other end of the switch element T in the width direction Y.

図26は、発光体チップ301を複数有する発光体チップ組立体309の基本的構成を示す一部の平面図である。なお、同図は、各発光素子Lの光の出射方向を紙面に垂直手前側として配置された発光体チップ組立体309の平面を示し、第1および第2発光素子アレイ211a,211b、第1および第2スイッチ素子アレイ213a,213bおよび信号伝送路接続部304は図解を容易にするため、斜線を付して示されている。   FIG. 26 is a partial plan view showing a basic configuration of a light emitter chip assembly 309 having a plurality of light emitter chips 301. This figure shows a plane of the light-emitting chip assembly 309 arranged with the light emission direction of each light-emitting element L as the front side perpendicular to the paper surface. The first and second light-emitting element arrays 211a and 211b, In addition, the second switch element arrays 213a and 213b and the signal transmission line connection unit 304 are indicated by hatching for easy illustration.

発光体チップ組立体309は、前記図25に示される発光体チップ301を複数有し、各発光体チップ301が、前記発光素子Lの配列方向Xを揃えて、発光素子アレイ211の配列方向Xの長さW39,W40と略等しい間隔W43をあけて2列に配列され、一方の列の発光体チップ301の間の領域311に、他方の列の発光体チップ301の発光素子アレイ211が臨むように千鳥状に配置される。発光体チップ組立体309は、プリント配線基板などの回路基板に、発光体チップ301の裏面電極236を臨ませて実装される。前記間隔W43は、所定の発光体チップ301の配列方向Xの配列方向一端に設けられる発光素子Lの配列方向Xの一端から、前記所定の発光体チップ301の配列方向Xの一方に隣接して配置される発光体チップ301の、配列方向Xの他端に設けられる発光素子Lの配列方向Xの他端までの距離である。各発光体チップ301は、幅方向一方Y1の列の発光体チップ301の幅方向Yの他端部と、幅方向他方Y2の列の発光体チップ301の幅方向Yの一端部とが、幅方向Yに予め定める間隔、たとえば前記間隔W21程度あけて配置される。   The light emitting chip assembly 309 includes a plurality of light emitting chips 301 shown in FIG. 25, and each light emitting chip 301 aligns the arrangement direction X of the light emitting elements L and arranges the arrangement direction X of the light emitting element array 211. The light emitting element arrays 211 of the light emitting chips 301 in the other row face the region 311 between the light emitting chips 301 in the first row. Are arranged in a staggered manner. The light emitting chip assembly 309 is mounted on a circuit board such as a printed wiring board with the back surface electrode 236 of the light emitting chip 301 facing the circuit board. The interval W43 is adjacent to one end in the arrangement direction X of the predetermined light emitter chips 301 from one end in the arrangement direction X of the light emitting elements L provided at one end in the arrangement direction X in the arrangement direction X of the predetermined light emitter chips 301. This is the distance to the other end in the arrangement direction X of the light emitting elements L provided at the other end in the arrangement direction X of the arranged light emitting chips 301. Each light emitting chip 301 has a width in the width direction Y of the other one in the width direction Y of the light emitting chips 301 in the row in the width direction Y1 and a width direction Y in the width direction Y of the light emitting chips 301 in the row in the other width direction Y2. They are arranged in the direction Y with a predetermined interval, for example, the interval W21.

発光体チップ組立体309の発光体チップ301の幅方向一方Y1で、配列される各発光体チップ301は、幅方向他方Y2に発光素子アレイ211が設けられ、幅方向一方Y1にスイッチ素子アレイ213が設けられるように配列される。また発光体チップ組立体309の発光体チップ301の幅方向他方Y2で、配列される発光体チップ301は、幅方向一方Y1に発光素子アレイ211が設けられ、幅方向他方Y2にスイッチ素子アレイ213が設けられるように配列される。各列の発光体チップ301は、他方の列側に発光素子Lを臨ませて配置される。これによって、一方の列の発光体チップ301の発光素子アレイ211と、他方の列の発光体チップ301の発光素子アレイ211とを可及的に近接させることができる。幅方向Yに隣接する発光体チップ301の発光素子アレイ211の間隔ΔYは、発光素子Lの配列方向Xの間隔W21の1または2倍程度に選ばれる。たとえば600dpiのとき、間隔ΔYは42.3μmに選ばれる。前記間隔ΔYは、発光素子Lの光軸間の距離である。   Each light emitting chip 301 arranged in the width direction one Y1 of the light emitting chip 301 of the light emitting chip assembly 309 is provided with the light emitting element array 211 in the other width direction Y2, and the switching element array 213 in the width direction one Y1. Are arranged. The light emitting chips 301 arranged in the other width direction Y2 of the light emitting chip 301 of the light emitting chip assembly 309 are provided with the light emitting element array 211 in one width direction Y1, and the switch element array 213 in the other width direction Y2. Are arranged. The light emitting chips 301 in each row are arranged with the light emitting elements L facing the other row side. Thus, the light emitting element array 211 of the light emitting chip 301 in one column and the light emitting element array 211 of the light emitting chip 301 in the other column can be brought as close as possible. The interval ΔY between the light emitting element arrays 211 of the light emitting chips 301 adjacent in the width direction Y is selected to be about 1 or twice the interval W21 in the arrangement direction X of the light emitting elements L. For example, at 600 dpi, the interval ΔY is selected to be 42.3 μm. The interval ΔY is a distance between the optical axes of the light emitting elements L.

発光体チップ組立体309は、プリント配線基板などの回路基板に、発光体チップ301を前述のように並べて形成される。発光体チップ組立体309は、電子写真方式の画像形成装置用の光プリンタヘッドなどのラインヘッドとしての露光装置に用いられる。発光体チップ組立体309の配列方向Xの寸法W44は、画像形成装置において形成する画像の幅によって決定される。   The light emitting chip assembly 309 is formed by arranging the light emitting chips 301 on a circuit board such as a printed wiring board as described above. The light emitting chip assembly 309 is used in an exposure apparatus as a line head such as an optical printer head for an electrophotographic image forming apparatus. The dimension W44 of the light emitting chip assembly 309 in the arrangement direction X is determined by the width of the image formed in the image forming apparatus.

各発光体チップ301の信号伝送路接続部304は、外部信号伝送路であるボンディングワイヤによって、回路基板の接続すべき部分に電気的に接続される。回路基板には、前述した駆動手段273が実装される。駆動手段273は、ボンディングワイヤを介して、各信号伝送路接続部304に信号を与える。駆動手段273を、発光体チップ301が実装される回路基板に設けることによって、駆動手段273から各発光素子L、各スイッチ素子Tおよび走査スタート用スイッチ素子T0までの信号伝送路の距離を短くして、駆動手段273から信号伝送路接続部304までの信号伝送路によって伝送される信号にノイズが重畳されてしまうことを抑制することができる。   The signal transmission path connection portion 304 of each light emitting chip 301 is electrically connected to a portion to be connected to the circuit board by a bonding wire that is an external signal transmission path. The driving means 273 described above is mounted on the circuit board. The driving unit 273 gives a signal to each signal transmission line connection unit 304 via a bonding wire. By providing the driving means 273 on the circuit board on which the light emitting chip 301 is mounted, the distance of the signal transmission path from the driving means 273 to each light emitting element L, each switch element T, and the scanning start switch element T0 is shortened. Thus, it is possible to suppress noise from being superimposed on the signal transmitted through the signal transmission path from the driving unit 273 to the signal transmission path connection unit 304.

本発明の発光装置210は、前述した画像形成装置87における発光装置10に代えて、露光装置として用いることができる。このような構成の画像形成装置では、露光装置として使用される発光装置210からバイアス光および漏れ光が発生しないので、高画質の画像を形成することができる。また発光サイリスタによるスイッチ素子Tおよび発光素子Lを集積化した発光装置210を露光装置に用いているので、このような露光装置は、安価に製造することができ、これによって画像形成装置の製造コストを低減することができる。   The light emitting device 210 of the present invention can be used as an exposure device instead of the light emitting device 10 in the image forming apparatus 87 described above. In the image forming apparatus having such a configuration, bias light and leakage light are not generated from the light-emitting device 210 used as the exposure apparatus, so that a high-quality image can be formed. Further, since the light emitting device 210 in which the switch element T and the light emitting element L by the light emitting thyristor are integrated is used for the exposure apparatus, such an exposure apparatus can be manufactured at low cost, and thereby the manufacturing cost of the image forming apparatus. Can be reduced.

以上のように発光装置210では、スイッチ素子Tの発光部Tsが発光すると、この発光部Tsの光は、発光した発光部Tsを有するスイッチ素子Tの配列方向Xに隣接するスイッチ素子Tに照射される。各スイッチ素子Tの受光部Trは、同じスイッチ素子Tが有する発光部Tsから到来する光を遮光するので、発光した発光部Tsを有するスイッチ素子Tの配列方向の一方側および他方側に隣接するスイッチ素子Tに照射される光量には、明確な差異が生じる。   As described above, in the light emitting device 210, when the light emitting part Ts of the switch element T emits light, the light of the light emitting part Ts is irradiated to the switch element T adjacent to the arrangement direction X of the switch elements T having the emitted light emitting part Ts. Is done. Since the light receiving portion Tr of each switch element T blocks light coming from the light emitting portion Ts included in the same switch element T, it is adjacent to one side and the other side in the arrangement direction of the switch element T having the emitted light emitting portion Ts. There is a clear difference in the amount of light applied to the switch element T.

発光した発光部Tsを有するスイッチ素子Tの配列方向Xの他方側に隣接するスイッチ素子Tの、発光部Tsに臨む受光部Trでは、受光によってゲート228にトリガ信号を発生し、このトリガ信号が接続部Tcを介して、このトリガ信号を発生した受光部Trを有するスイッチ素子Tの発光部Tsのゲート227に与えられる。ゲート227にトリガ信号が与えられると、発光部Tsのしきい電圧またはしきい電流が低下する。   In the light receiving portion Tr facing the light emitting portion Ts of the switch element T adjacent to the other side in the arrangement direction X of the switch elements T having the emitted light emitting portion Ts, a trigger signal is generated at the gate 228 by light reception, and this trigger signal is Via the connection portion Tc, this trigger signal is given to the gate 227 of the light emitting portion Ts of the switch element T having the light receiving portion Tr that has generated the trigger signal. When a trigger signal is given to the gate 227, the threshold voltage or threshold current of the light emitting unit Ts decreases.

発光した発光部Tsを有するスイッチ素子Tの配列方向Xの一方側に隣接するスイッチ素子Tでは、発光した発光部Tsの光が、この発光した発光部Tsを有するスイッチ素子Tの受光部Trによって遮光されるので、照射される光量は小さくなり、発光部Tsのしきい電圧またはしきい電流は、発光した発光部Tsを有するスイッチ素子Tに隣接していても、ほとんど低下しない。   In the switch element T adjacent to one side in the arrangement direction X of the switch element T having the emitted light emitting part Ts, the light emitted from the light emitting part Ts is transmitted by the light receiving part Tr of the switch element T having the emitted light emitting part Ts. Since the light is shielded, the amount of light to be irradiated becomes small, and the threshold voltage or threshold current of the light emitting portion Ts hardly decreases even if it is adjacent to the switch element T having the light emitting portion Ts that has emitted light.

しきい電圧またはしきい電流が低下した発光部Tsに、この発光部Tsが接続された走査信号伝送路215によって伝送される走査信号φが与えられることによって、発光部Tsは発光する。第1および第2走査信号伝送路215a,215bによって伝送される第1および第2走査信号φ1,φ2は、配列方向Xに隣接するスイッチ素子T毎に、異なるタイミングで与えられるので、隣接するスイッチ素子Tの受光部Trが受光することによって、しきい電圧またはしきい電流が低下した発光部Tsを有するスイッチ素子Tに、走査信号を与えることができ、これによってスイッチ素子Tの発光部Tsを配列方向Xの一方から他方に順番に発光させて、配列方向Xの一方から他方へと光走査して、配列されたスイッチ素子Tに順番にスイッチ動作を行わせることができる。   When the scanning signal φ transmitted through the scanning signal transmission path 215 to which the light emitting unit Ts is connected is given to the light emitting unit Ts whose threshold voltage or threshold current has decreased, the light emitting unit Ts emits light. Since the first and second scanning signals φ1 and φ2 transmitted by the first and second scanning signal transmission paths 215a and 215b are given at different timings for each switch element T adjacent in the arrangement direction X, adjacent switches When the light receiving portion Tr of the element T receives light, a scanning signal can be given to the switch element T having the light emitting portion Ts in which the threshold voltage or the threshold current has been lowered, and thereby the light emitting portion Ts of the switch element T is changed. Light can be emitted sequentially from one side to the other side in the arrangement direction X, optical scanning can be performed from one side to the other side in the arrangement direction X, and the switch elements T arranged in sequence can be switched in order.

発光している発光部Tsを有するスイッチ素子Tの配列方向Xの一方側および他方側に隣接するスイッチ素子Tの発光部Tsが、同じ走査信号伝送路215に接続されていても、前述したように、発光している発光部Tsを有するスイッチ素子Tの配列方向Xの他方側に隣接するスイッチ素子Tの発光部Tsのしきい電圧またはしきい電流を、配列方向の一方側に隣接するスイッチ素子Tの発光部Tsのしきい電圧またはしきい電流よりも大きく低下させることができるので、これによって発光している発光部Tsを有するスイッチ素子Tの配列方向Xの一方側および他方側に隣接するスイッチ素子Tの発光部Tsに、同じ走査信号を与えたとしても、配列方向Xの他方側に隣接しているスイッチ素子Tの発光部Tsだけを選択的に発光させることができる。これによって走査信号伝送路215を可及的に少なく構成することができ、本実施の形態のように走査信号伝送路215を2本だけ設ける構成としても、配列方向Xの一方から他方へと、光走査することができる。各スイッチ素子Tの発光部Tsが発光すると、配列方向Xに隣接するスイッチ素子Tの受光部Trのゲート228にはトリガ信号が発生し、光走査によって、配列方向Xに沿って各スイッチ素子Tがトリガ信号を順番に生成することができる。   Even if the light emitting portions Ts of the switch elements T adjacent to the one side and the other side in the arrangement direction X of the switch elements T having the light emitting portions Ts emitting light are connected to the same scanning signal transmission path 215, as described above. In addition, the threshold voltage or threshold current of the light emitting part Ts of the switch element T adjacent to the other side in the arrangement direction X of the switch element T having the light emitting part Ts that emits light is switched to the switch adjacent to one side in the arrangement direction. Since the threshold voltage or the threshold current of the light emitting portion Ts of the element T can be greatly reduced, the switch element T having the light emitting portion Ts emitting light thereby is adjacent to one side and the other side in the arrangement direction X. Even if the same scanning signal is given to the light emitting part Ts of the switch element T to be activated, only the light emitting part Ts of the switch element T adjacent to the other side in the arrangement direction X is caused to selectively emit light. It is possible. As a result, the number of scanning signal transmission paths 215 can be reduced as much as possible. Even when only two scanning signal transmission paths 215 are provided as in the present embodiment, from one to the other in the arrangement direction X, Optical scanning is possible. When the light emitting portion Ts of each switch element T emits light, a trigger signal is generated at the gate 228 of the light receiving portion Tr of the switch element T adjacent in the arrangement direction X, and each switch element T along the arrangement direction X by optical scanning. Can generate trigger signals in sequence.

各スイッチ素子Tは、隣接するスイッチ素子Tの発光部Tsから発せられる光を受光部Trによって受光することによって、接続部Tcによって接続される発光部Tsしきい電圧またはしきい電流を低下させることができ、各スイッチ素子Tのゲート224に、転送方向指定のためのダイオードおよび電源との間に接続される負荷抵抗などを接続する必要がない。したがって装置の構造を複雑にすることなく、可及的に少ない信号伝送路によって、発光装置210を構成することができる。また従来の技術として前述した図26に示される発光装置210におけるスイッチ素子アレイの構成と比較して、装置の構造が簡素化されるので、製造工程を少なくすることができ、装置の生産性を向上させることができる。   Each switch element T receives light emitted from the light emitting part Ts of the adjacent switch element T by the light receiving part Tr, thereby reducing the light emitting part Ts threshold voltage or threshold current connected by the connecting part Tc. It is not necessary to connect a load resistor or the like connected between the diode for specifying the transfer direction and the power supply to the gate 224 of each switch element T. Therefore, the light emitting device 210 can be configured with as few signal transmission paths as possible without complicating the structure of the device. Compared with the configuration of the switch element array in the light emitting device 210 shown in FIG. 26 described above as the prior art, the structure of the device is simplified, so that the manufacturing process can be reduced and the productivity of the device can be reduced. Can be improved.

これによって発光装置210の構造を複雑にすることなく、可及的に少ない信号伝送路によって、複数配列される発光素子Lのうち所定の発光素子Lのみを選択的に発光させることができる。   Accordingly, only a predetermined light-emitting element L among a plurality of light-emitting elements L arranged can be selectively caused to emit light with as few signal transmission paths as possible without complicating the structure of the light-emitting device 210.

またP型半導体とN型半導体とが交互に積層される単純な構成で、前記スイッチ素子Tおよび前記発光素子Lならびにスタート用スイッチ素子T0を実現することによって、発光装置210の作製が容易である。スイッチ素子Tと発光素子Lとスタート用スイッチ素子T0とを基板231上に同一の製造プロセスによって形成することができ、発光装置210の製造工程を可及的に少なくすることができる。   Further, the light emitting device 210 can be easily manufactured by realizing the switch element T, the light emitting element L, and the start switch element T0 with a simple configuration in which P-type semiconductors and N-type semiconductors are alternately stacked. . The switch element T, the light emitting element L, and the start switch element T0 can be formed on the substrate 231 by the same manufacturing process, and the manufacturing process of the light emitting device 210 can be reduced as much as possible.

さらに、同一の基板231上にスイッチ素子Tおよび発光素子Lならびにスタート用スイッチ素子T0が集積されて構成されるので、各素子を高密度に形成することができ、スイッチ素子アレイ13では配列方向Xに隣接するスイッチ素子T同士を密接させることができる。これによって各スイッチ素子Tは、隣接するスイッチ素子Tからの光を効率的に受光することができ、隣接するスイッチ素子Tの発光強度が小さい場合であっても、発光したスイッチ素子Tに隣接するスイッチ素子Tのしきい電圧またはしきい電流を低下させることができる。したがって、スイッチ素子Tを発光させるために必要な電力を小さくすることができ、より消費電力の小さな発光装置210を実現することができる。また発光素子Lにおいても、配列方向に隣接する発光素子L同士を密接させることができるので、画像形成装置に用いて画像の解像度を向上させることができる。   Furthermore, since the switch element T, the light emitting element L, and the start switch element T0 are integrated on the same substrate 231, each element can be formed with high density. In the switch element array 13, the arrangement direction X Switch elements T adjacent to each other can be brought into close contact with each other. Accordingly, each switch element T can efficiently receive light from the adjacent switch element T, and is adjacent to the emitted switch element T even when the light emission intensity of the adjacent switch element T is small. The threshold voltage or threshold current of the switch element T can be reduced. Therefore, it is possible to reduce the power required for causing the switch element T to emit light, and to realize the light emitting device 210 with lower power consumption. Also in the light emitting element L, since the light emitting elements L adjacent in the arrangement direction can be brought into close contact with each other, the resolution of an image can be improved by using the image forming apparatus.

また各スイッチ素子Tは、配列方向Xに沿って順番に発光するので、この光を遮光層218によって遮光し、発光素子Lが発する光に干渉しないようにすることによって、発光素子Lが発光しているときには、発光素子Lの光量が小さくなったり大きくなったりしてしまうことが防止され、安定した光量を得ることができる。また遮光層218によって、バイアス光が漏れることが防止されるので、発光装置210を用いた画像形成装置では、画像の品位を低下させることがなく、良好な品質の画像を形成することができる。   Since each switch element T emits light in order along the arrangement direction X, the light emitting element L emits light by shielding this light by the light shielding layer 218 so as not to interfere with the light emitted by the light emitting element L. In this case, the light quantity of the light emitting element L is prevented from being reduced or increased, and a stable light quantity can be obtained. In addition, since the light shielding layer 218 prevents the bias light from leaking, the image forming apparatus using the light emitting device 210 can form an image with good quality without degrading the image quality.

また絶縁層217は、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路215および発光信号伝送路212との間に設けられ、各発光素子Lおよび各スイッチ素子Tと各走査信号伝送路215および発光信号伝送路212が短絡してしまうことが防止される。   The insulating layer 217 is provided between each light emitting element L and each switch element T and each scanning signal transmission path 215 and light emission signal transmission path 212, and each light emitting element L and each switching element T and each scanning signal transmission path 212. 215 and the light emission signal transmission path 212 are prevented from being short-circuited.

また発光装置210では、隣接するスイッチ素子Tからの光を受光したときのしきい電圧またはしきい電流を、隣接するスイッチ素子Tからの光を受光していない状態におけるしきい電圧またはしきい電流の80%程度まで下げることができれば、受光によってしきい電圧またはしきい電流が低下したスイッチ素子Tを選択的に発光させることができるので、スイッチ素子Tが高い受光感度を有さなくても、スイッチ素子Tを配列方向に沿って、順番に発光させることができる。したがって、スイッチ素子Tの受光感度に影響されず、スイッチ素子Tの発光状態を、スイッチ素子Tの配列方向に沿って順番に遷移させることができ、光走査の信頼性が向上される。   Further, in the light emitting device 210, the threshold voltage or threshold current when light from the adjacent switch element T is received is the threshold voltage or threshold current when light from the adjacent switch element T is not received. Therefore, the switch element T whose threshold voltage or threshold current is reduced by light reception can be selectively emitted, so that even if the switch element T does not have high light receiving sensitivity, The switch elements T can be made to emit light in order along the arrangement direction. Therefore, the light emission state of the switch element T can be sequentially shifted along the arrangement direction of the switch elements T without being influenced by the light receiving sensitivity of the switch element T, and the reliability of optical scanning is improved.

また発光装置210においても、配列方向Xの中央部301cに発光素子Lおよびスイッチ素子Tが存在しない領域が設けられているので、発光体チップ301をダイピックアップおよびダイマウントするために、発光体チップ301の中央部301cをコレットによって真空吸着させた時、発光素子Lの表面を汚染したり、発光体チップ301の側面部3が欠けたりすることによって発光素子Lにダメージを与えることない。したがって、前述の実施の形態の発光装置10と同様な効果を達成することができる。   Also in the light emitting device 210, since the region where the light emitting element L and the switch element T do not exist is provided in the central portion 301c in the arrangement direction X, the light emitting chip is used for die picking up and die mounting the light emitting chip 301. When the central portion 301c of 301 is vacuum-sucked by a collet, the surface of the light emitting element L is contaminated, and the side surface portion 3 of the light emitting chip 301 is not damaged, so that the light emitting element L is not damaged. Therefore, the same effect as the light emitting device 10 of the above-described embodiment can be achieved.

図27は、本発明の第3の実施の形態の発光装置410の基本的構成を示す一部の等価回路を示す回路図である。本発明の他の実施の形態の発光装置410では、前述した第1の実施の形態の発光装置10において、発光素子Lとスイッチ素子Tとを、接続手段14によって電気的に接続するのではなく、光学的に接続した構成を有する。その他の構成は、発光装置10と同様であるので、同様の構成には同様の参照符号を付して、その説明を省略する。発光装置410では、幅方向Yにおいて発光素子Lに、この発光素子Lに対応するスイッチ素子Tを臨ませて配置し、スイッチ素子Tが発光したときに対応する発光素子Lにスイッチ素子Tからの光が照射されるように、発光素子Lおよびスイッチ素子Tが配列される。発光素子Lは、スイッチ素子Tと同じ構造であり、同じ半導体材料によって構成されるので、受光によってしきい電圧、またはしきい電流が低下させることができる。このためスイッチ素子Tを配列方向に順番に発光させて、スイッチ素子Tに対応する発光素子Lに光を照射することによって、前述の実施の形態と同様に、各発光素子Lのしきい電圧またはしきい電流を配列方向に沿って順番に低下させることができ、前述した発光信号φEを与えることによって、発光素子Lを選択的に発光させることができる。したがって、このような構成であっても、発光装置10と同様の効果を達成することができる。   FIG. 27 is a circuit diagram showing a partial equivalent circuit showing the basic configuration of the light emitting device 410 according to the third embodiment of the present invention. In the light emitting device 410 according to another embodiment of the present invention, the light emitting element L and the switch element T are not electrically connected by the connecting means 14 in the light emitting device 10 according to the first embodiment described above. And having an optically connected configuration. Since the other configuration is the same as that of the light emitting device 10, the same reference numeral is given to the same configuration, and the description thereof is omitted. In the light emitting device 410, the switching element T corresponding to the light emitting element L is arranged facing the light emitting element L in the width direction Y, and the light emitting element L corresponding to the light emitting element L when the switch element T emits light is disposed from the switch element T. The light emitting element L and the switch element T are arranged so that light is irradiated. Since the light emitting element L has the same structure as the switch element T and is composed of the same semiconductor material, the threshold voltage or the threshold current can be reduced by receiving light. Therefore, by causing the switch elements T to emit light in order in the arrangement direction and irradiating light to the light-emitting elements L corresponding to the switch elements T, the threshold voltage of each light-emitting element L or The threshold current can be decreased sequentially along the arrangement direction, and the light emitting element L can be selectively caused to emit light by applying the light emission signal φE described above. Therefore, even with such a configuration, the same effect as the light emitting device 10 can be achieved.

さらに本発明の他の実施の形態では、前述の各実施の形態の発光装置において、発光素子Lと、スイッチ素子Tとは、前述した図28に示される発光装置1において発光サイリスタLと、スイッチサイリスタTとが接続されるように接続されてもよい。すなわち、走査スタート用スイッチ素子T0のゲート26,226は、スタート信号伝送路16,216に接続され、各スイッチ素子Tのゲート24,224および走査スタート用スイッチ素子T0のゲート26,226は、負荷抵抗Rを介して制御用電源VGKに接続され、スイッチ素子Tおよび走査スタート用スイッチ素子T0の表面電極25,225には、2本の走査信号伝送路φが、配列されるスイッチ素子Tおよび走査スタート用スイッチ素子T0に1つおきに接続される。またスイッチ素子Tのゲート24,224と走査スタート用スイッチ素子T0のゲート26,226とが、転送方向指定ダイオードDを介して接続され、スイッチ素子Tnのゲート24,224と、スイッチ素子Tn−1のゲート24,224とが、転送方向指定ダイオードDを介して接続され、隣接するスイッチ素子Tのゲート24,224および走査スタート用スイッチ素子T0のゲート26,226は、転送方向指定ダイオードDを介して接続される。転送方向指定ダイオードDは、アノードが走査方向下流側のスイッチ素子Tのゲート24,224と接続される。発光素子Lのアノードは、発光信号伝送路12,212に接続され、カソードは、接地される。このような構成であっても、同様の効果を達成することができる。 Furthermore, in another embodiment of the present invention, in the light emitting device of each of the embodiments described above, the light emitting element L and the switch element T are the same as the light emitting thyristor L and the switch in the light emitting device 1 shown in FIG. You may connect so that thyristor T may be connected. That is, the gates 26 and 226 of the scanning start switch element T0 are connected to the start signal transmission paths 16 and 216, and the gates 24 and 224 of each switching element T and the gates 26 and 226 of the scanning start switch element T0 are connected to the load. through a resistor R L is connected to the control power supply V GK, the surface electrodes 25,225 of the switch element T and the scanning start switch element T0, 2 scanning signal transmission path φ is, the switch elements T arranged And every other scanning start switch element T0. The gates 24 and 224 of the switch element T and the gates 26 and 226 of the scan start switch element T0 are connected via a transfer direction designating diode D, and the gates 24 and 224 of the switch element Tn and the switch element Tn−1 are connected. The gates 24 and 224 are connected via a transfer direction designating diode D, and the gates 24 and 224 of the adjacent switch element T and the gates 26 and 226 of the scan start switch element T0 are connected via the transfer direction designating diode D. Connected. The transfer direction designation diode D has an anode connected to the gates 24 and 224 of the switch element T on the downstream side in the scanning direction. The anode of the light emitting element L is connected to the light emission signal transmission paths 12 and 212, and the cathode is grounded. Even if it is such a structure, the same effect can be achieved.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、基板31,231と発光素子Lの第1の一方導電型半導体層32,232との間、基板31,231とスイッチ素子Tの第1の一方導電型半導体層42,242との間、基板31,231と走査スタート用スイッチ素子T0の第1の一方導電型半導体層62,262との間に、第1の一方導電型半導体から成るバッファ層を設ける構成としてもよい。このような構成とすることによって、基板31,231上により結晶性の向上された半導体層を形成することができ、発光素子Lおよびスイッチ素子Tならびに走査スタート用スイッチ素子T0の特性をより均一にすることができる。   In still another embodiment of the present invention, in the light emitting device of each embodiment described above, between the substrates 31 and 231 and the first one-conductivity type semiconductor layers 32 and 232 of the light emitting element L, the substrates 31 and 231 are provided. Between the substrates 31 and 231 and the first one-conductivity-type semiconductor layers 62 and 262 of the scan start switch element T0. Alternatively, a buffer layer made of one conductivity type semiconductor may be provided. With such a configuration, a semiconductor layer with improved crystallinity can be formed on the substrates 31 and 231 and the characteristics of the light emitting element L, the switch element T, and the scan start switch element T0 can be made more uniform. can do.

このバッファ層、もしくは第1の一方導電型半導体層42,242のシート抵抗を、第2の一方導電型半導体層44,242よりも小さくすることによって、スイッチ素子Tの基板31,231と垂直方向に流れる電流を走査信号伝送路15,215の接続された表面電極25,225が存在する領域に集中することができるため、発光効率を高められる。   By making the sheet resistance of the buffer layer or the first one-conductivity-type semiconductor layers 42 and 242 smaller than that of the second one-conductivity-type semiconductor layers 44 and 242, the direction perpendicular to the substrates 31 and 231 of the switch element T Can be concentrated in the region where the surface electrodes 25 and 225 connected to the scanning signal transmission lines 15 and 215 exist, so that the light emission efficiency can be improved.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、基板31,231として、絶縁性を有する基板または半絶縁性を有する基板を用いてもよい。前記基板は、たとえば半絶縁性のガリウム砒素(GaAs)、窒化ガリウム(GaN)、サファイアなどによって形成される。このような基板を用いる場合には、前述した裏面電極36,236を基板31,231の厚み方向Zの他表面に形成しないで、発光素子Lの第1の一方導電型半導体層32,232、スイッチ素子Tの第1の一方導電型半導体層42,242、走査スタート用スイッチ素子T0の第1の一方導電型半導体層62,262に、カソード電極を形成する。このような構成であっても、同様な効果を達成することができる。   In still another embodiment of the present invention, an insulating substrate or a semi-insulating substrate may be used as the substrates 31 and 231 in the light emitting device of each embodiment described above. The substrate is made of, for example, semi-insulating gallium arsenide (GaAs), gallium nitride (GaN), sapphire, or the like. In the case of using such a substrate, the back electrodes 36 and 236 described above are not formed on the other surface in the thickness direction Z of the substrates 31 and 231, and the first one-conductivity-type semiconductor layers 32 and 232 of the light emitting element L, Cathode electrodes are formed on the first one-conductivity-type semiconductor layers 42 and 242 of the switch element T and the first one-conductivity-type semiconductor layers 62 and 262 of the scan start switch element T0. Even if it is such a structure, the same effect can be achieved.

本発明のさらに他の実施の形態の発光装置では、前述した各実施の形態の発光装置において、発光信号伝送路12,212と発光素子遮光部23,223とを一体に形成してもよい。この場合、発光素子遮光部23,223と、基板31,231とが接触しないように、発光素子遮光部23,223が形成される溝部23,223の底部を絶縁層17,17の一部によって形成することによって、発光信号伝送路12,212と基板31,231との短絡を防止する。発光素子遮光部23,223は、厚み方向Zにおいて、オーミックコンタクト層37,237から第2の一方導電型半導体層34,234と、第2の他方導電型半導体層35,235とによって形成される発光部よりも基板31,231側まで延びるように形成されれば、同様の効果を達成することができる。   In the light emitting device according to still another embodiment of the present invention, the light emitting signal transmission paths 12 and 212 and the light emitting element light shielding portions 23 and 223 may be integrally formed in the light emitting device according to each embodiment described above. In this case, the bottoms of the groove portions 23 and 223 in which the light emitting element light shielding portions 23 and 223 are formed are covered by a part of the insulating layers 17 and 17 so that the light emitting element light shielding portions 23 and 223 and the substrates 31 and 231 do not contact each other. By forming, the short circuit between the light emission signal transmission paths 12 and 212 and the substrates 31 and 231 is prevented. In the thickness direction Z, the light-emitting element light-shielding portions 23 and 223 are formed from the ohmic contact layers 37 and 237 to the second one-conductivity-type semiconductor layers 34 and 234 and the second other-conductivity-type semiconductor layers 35 and 235. If it is formed so as to extend to the substrates 31 and 231 side from the light emitting part, the same effect can be achieved.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、発光素子Lのオーミックコンタクト層37,237に積層して、発光信号伝送路12,212とともにアノード端子として機能する金属層を形成してもよい。このような構成とすると、発光素子Lの各半導体層への電界を均一化することができ、発光素子Lから放射される光の発光強度を増加させることができる。   In still another embodiment of the present invention, in the light emitting device of each embodiment described above, the light emitting device is stacked on the ohmic contact layers 37 and 237 of the light emitting element L and functions as an anode terminal together with the light emitting signal transmission lines 12 and 212. A metal layer may be formed. With such a configuration, the electric field to each semiconductor layer of the light emitting element L can be made uniform, and the emission intensity of light emitted from the light emitting element L can be increased.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、遮光層18,218を、スイッチ素子Tが発する波長の光の反射率が高く、絶縁層17,217よりも屈折率の低い材料によって形成してもよい。たとえば絶縁層17,217は、ポリイミドによって形成される。遮光層18,218によって、光が吸収されるのではなく、光が反射されるので、スイッチ素子Tからの光が、スイッチ素子Tから厚み方向一方Z1に出射される光に干渉してしまうことを防止するだけでなく、隣接するスイッチ素子Tに入射される光量がより多くなるので、スイッチ素子Tの受光効率を高めることができる。   In still another embodiment of the present invention, in the light emitting device of each of the embodiments described above, the light shielding layers 18 and 218 have a higher reflectance of light having a wavelength emitted by the switch element T and are higher than the insulating layers 17 and 217. You may form with a material with a low refractive index. For example, the insulating layers 17 and 217 are made of polyimide. Since the light is not absorbed but is reflected by the light shielding layers 18 and 218, the light from the switch element T interferes with the light emitted from the switch element T in the thickness direction one Z1. In addition to preventing the light, the amount of light incident on the adjacent switch element T is increased, so that the light receiving efficiency of the switch element T can be increased.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、一方導電型をP型とし、他方導電型をN型としてもよい。一方導電型をP型とし他方導電型をN型としても、バイアス電圧の極性を、一方導電型をN型とし他方導電型とP型としたときとは反対とすることによって、前述の各実施の形態の発光装置と同様の効果を得ることができる。   In still another embodiment of the present invention, in the light emitting device of each of the embodiments described above, one conductivity type may be a P type and the other conductivity type may be an N type. On the other hand, even if the conductivity type is P type and the other conductivity type is N type, the polarity of the bias voltage is opposite to that when the one conductivity type is N type and the other conductivity type is P type. The same effect as that of the light emitting device of the form can be obtained.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、前記駆動手段73,273が出力する発光信号φEのハイレベルの電圧または電流は、発光信号伝送路12,212に接続されるスイッチ素子Tによってトリガ信号が与えられた発光素子Lを除く他の発光素子Lのしきい電圧またはしきい電流うちの最低値よりも、高い電圧または高い電流に選ばれてもよい。発光信号伝送路12,212は、抵抗素子Rφを介して接続手段14,214に接続されており、トリガ信号が与えられることによってしきい電圧またはしきい電流が低下した発光素子Lが接続される発光信号伝送路12,212に、この発光信号伝送路12,212に接続される他の発光素子Lのしきい電圧またはしきい電流の最低値よりも高い電圧または電流の発光信号φEを与えると、発光信号φEは、抵抗素子Rφを介して、発光信号伝送路12,212に与えられ、発光素子Lには、抵抗素子Rφによって分圧された電圧が与えられる。各発光素子Lには、抵抗素子Rφによって分圧された電圧が徐々に印加されることとなり、発光信号伝送路12,212に接続される複数の発光素子Lのうち、トリガ信号が与えられた発光素子Lに与えられる電圧または電流が、最も早くこの発光素子Lのしきい電圧またはしきい電流よりも大きくなる。これによって、しきい電圧またはしきい電流が最も低い発光素子Lのみが発光し、他の発光素子Lは、発光しない。このため駆動手段73,273による発光信号φEの制御が容易となる。   In still another embodiment of the present invention, in the light emitting device of each of the embodiments described above, the high level voltage or current of the light emission signal φE output from the driving means 73 and 273 is the light emission signal transmission path 12, 212. The threshold voltage or threshold current of the other light emitting elements L excluding the light emitting element L to which the trigger signal is given by the switch element T connected to the switch element T may be selected to be a voltage higher or higher than the lowest value. . The light emission signal transmission lines 12 and 212 are connected to the connection means 14 and 214 via the resistance element Rφ, and the light emission element L whose threshold voltage or threshold current has been lowered by the trigger signal is connected. When the light emission signal φE having a voltage or current higher than the minimum threshold voltage or threshold current of the other light emitting elements L connected to the light emission signal transmission lines 12 and 212 is applied to the light emission signal transmission lines 12 and 212. The light emission signal φE is given to the light emission signal transmission lines 12 and 212 via the resistance element Rφ, and the voltage divided by the resistance element Rφ is given to the light emission element L. A voltage divided by the resistance element Rφ is gradually applied to each light emitting element L, and a trigger signal is given among the plurality of light emitting elements L connected to the light emitting signal transmission paths 12 and 212. The voltage or current applied to the light emitting element L is the earliest greater than the threshold voltage or threshold current of the light emitting element L. Accordingly, only the light emitting element L with the lowest threshold voltage or threshold current emits light, and the other light emitting elements L do not emit light. For this reason, the light emission signal φE can be easily controlled by the driving means 73 and 273.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、前記駆動手段73,273が出力する走査信号φのハイレベルは、隣接するスイッチ素子Tからの光を受光することによってしきい電圧またはしきい電流が低下したスイッチ素子Tが接続される走査信号伝送路15,215に、この走査信号伝送路15,215に接続される他のスイッチ素子Tのしきい電圧またはしきい電流の平均値よりも高い電圧または電流に選ばれる。隣接するスイッチ素子Tからの光を受光することによってしきい電圧またはしきい電流が低下したスイッチ素子Tが接続される前記走査信号伝送路15,215に、この走査信号伝送路15,215に接続される他のスイッチ素子Tのしきい電圧またはしきい電流の平均値よりも高い電圧または電流の走査信号φを与えると、走査信号φは抵抗素子Rφを介して、走査信号伝送路15,215に与えられ、スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が与えられる。各スイッチ素子Tには、抵抗素子Rφによって分圧された電圧が徐々に印加されることとなり、同じ走査信号伝送路15,215に接続される複数のスイッチ素子Tのうち、隣接しているスイッチ素子Tからの光を受光したスイッチ素子Tに与えられる電圧または電流が、最も早くこのスイッチ素子Tのしきい電圧またはしきい電流よりも大きくなる。これによって、しきい電圧またはしきい電流が最も低いスイッチ素子Tのみが発光し、他のスイッチ素子Tは、発光しない。   In still another embodiment of the present invention, in the light emitting device of each embodiment described above, the high level of the scanning signal φ output from the driving means 73 and 273 receives light from the adjacent switch element T. Therefore, the threshold voltage of the other switch elements T connected to the scan signal transmission paths 15 and 215 is connected to the scan signal transmission paths 15 and 215 to which the switch elements T whose threshold voltage or threshold current is reduced are connected. A voltage or current higher than the average threshold current is selected. Connected to the scanning signal transmission lines 15 and 215 to which the switching element T whose threshold voltage or threshold current has been lowered by receiving light from the adjacent switching element T is connected. When a scanning signal φ having a voltage or current higher than the average value of the threshold voltage or threshold current of the other switching element T is applied, the scanning signal φ is sent to the scanning signal transmission lines 15 and 215 via the resistance element Rφ. And a voltage divided by the resistance element Rφ is applied to the switch element T. The voltage divided by the resistance element Rφ is gradually applied to each switch element T, and the adjacent switch among the plurality of switch elements T connected to the same scanning signal transmission path 15, 215. The voltage or current applied to the switch element T that has received the light from the element T is earliest greater than the threshold voltage or threshold current of the switch element T. Thereby, only the switch element T with the lowest threshold voltage or threshold current emits light, and the other switch elements T do not emit light.

駆動手段73,273が出力する走査信号φのハイレベルを前述のように前記平均値よりも高い電圧または電流にするので、しきい電圧またはしきい電流が低下したスイッチ素子Tに、より高電圧または高電流を与えて、オン状態に移行させることができ、光走査の速度を向上させることができる。   Since the high level of the scanning signal φ output from the driving means 73 and 273 is set to a voltage or current higher than the average value as described above, a higher voltage is applied to the switch element T whose threshold voltage or threshold current has decreased. Alternatively, a high current can be applied to shift to the on state, and the optical scanning speed can be improved.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、前記駆動手段73,273が出力する走査信号φのハイレベルは、走査信号伝送路15,215に接続される全てのスイッチ素子Tのしきい電圧またはしきい電流よりも高く選ばれてもよい。このような構成であっても、同様の効果を達成することができ、さらに駆動手段73,273によって走査信号φのハイレベルの電圧または電流を、スイッチ素子Tの変動するしきい電圧またはしきい電流に関係なく決定することができるので、駆動手段73,273の設計が容易となる。   In still another embodiment of the present invention, in the light emitting device of each embodiment described above, the high level of the scanning signal φ output by the driving means 73 and 273 is connected to the scanning signal transmission lines 15 and 215. It may be selected higher than the threshold voltage or threshold current of all the switch elements T. Even with such a configuration, the same effect can be achieved, and the driving means 73 and 273 can change the high-level voltage or current of the scanning signal φ to the threshold voltage or threshold that the switching element T varies. Since it can be determined irrespective of the current, the driving means 73 and 273 can be easily designed.

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、駆動手段73,273を発光体チップ75,275が実装される回路基板に設けるのではなく、画像形成装置本体の制御手段96が設けられる回路基板などに設ける構成としてもよい。駆動手段73,273を発光体チップ75,275が設けられる回路基板とは異なる場所に設けることによって、発光体チップ75,275が設けられる回路基板をより小型化することができ、感光体ドラム90の周囲において配置しやすくなる。   In still another embodiment of the present invention, in the light emitting device of each of the embodiments described above, the driving means 73 and 273 are not provided on the circuit board on which the light emitting chips 75 and 275 are mounted, but the image forming apparatus main body. It may be configured to be provided on a circuit board provided with the control means 96. By providing the driving means 73 and 273 at a place different from the circuit board on which the light emitting chips 75 and 275 are provided, the circuit board on which the light emitting chips 75 and 275 are provided can be further reduced in size, and the photosensitive drum 90 is provided. It becomes easy to arrange around

本発明のさらに他の実施の形態では、前述した各実施の形態の発光装置において、スイッチ素子Tに複数の発光素子Lを対応させてもよい。すなわち、1つのスイッチ素子Tのゲート24,224または1つのスイッチ素子Tの発光部Tsのゲート28,228と、複数の発光素子Lのゲート19とを接続してもよい。このような構成とすることによって、複数の発光素子Lを同時に発光させることができる。   In still another embodiment of the present invention, a plurality of light emitting elements L may correspond to the switch element T in the light emitting device of each embodiment described above. That is, the gates 24 and 224 of one switch element T or the gates 28 and 228 of the light emitting portion Ts of one switch element T may be connected to the gates 19 of the plurality of light emitting elements L. With such a configuration, a plurality of light emitting elements L can emit light simultaneously.

本発明のさらに他の実施の形態では、前述の各実施の形態の発光装置において、各半導体層は、それぞれが多層に形成されてもよい。たとえば、第1の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第1の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよく、第2の一方導電型半導体層は、一方導電型の半導体層が、複数積層されて構成されてもよく、第2の他方導電型半導体層は、他方導電型の半導体層が、複数積層されて構成されてもよい。   In still another embodiment of the present invention, each semiconductor layer may be formed in multiple layers in the light emitting device of each of the above embodiments. For example, the first one-conductivity-type semiconductor layer may be formed by laminating a plurality of one-conductivity-type semiconductor layers, and the first other-conductivity-type semiconductor layer is composed of a plurality of other-conductivity-type semiconductor layers. The second one-conductivity-type semiconductor layer may be formed by stacking a plurality of one-conductivity-type semiconductor layers, and the second other-conductivity-type semiconductor layer may be composed of the other-conductivity-type semiconductor layer. A plurality of semiconductor layers may be stacked.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。   In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.

本発明の第1の実施の一形態の発光装置10の基本的構成を示す一部の平面図である。It is a partial top view which shows the basic composition of the light-emitting device 10 of the 1st Embodiment of this invention. 図1の切断面線A1−A1から見た発光装置10の基本的構成を示す一部の断面図である。FIG. 2 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 10 as viewed from a section line A1-A1 in FIG. 図1の切断面線A2−A2から見た発光装置10の基本的構成を示す一部の断面図である。FIG. 2 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 10 as viewed from a section line A2-A2 in FIG. 1. 図1の切断面線A3−A3から見た発光装置10の基本的構成を示す一部の断面図である。FIG. 2 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 10 as viewed from a section line A3-A3 in FIG. 図1の切断面線A4−A4から見た発光装置10の基本的構成を示す一部の断面図である。FIG. 2 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 10 as viewed from a section line A4-A4 in FIG. 1. 発光素子L、スイッチ素子Tおよび走査スタート用スイッチ素子T0の、アノード電圧とアノード電流との関係である順方向電圧−電流特性を示すグラフである。It is a graph which shows the forward voltage-current characteristic which is the relationship of the anode voltage and anode current of the light emitting element L, the switch element T, and the scanning start switch element T0. 図1に示される発光装置10の基本的構成を示す一部の等価回路を示す回路図である。It is a circuit diagram which shows a part of equivalent circuit which shows the basic composition of the light-emitting device 10 shown by FIG. 駆動手段73が、スタート信号伝送路16に与えるスタート信号φS、第1走査信号伝送路15aに与える第1走査信号φ1、第2走査信号伝送路15bに与える第2走査信号φ2、第3走査信号伝送路15に与える第3走査信号φ3および発光信号伝送路12に与える発光信号φEと、発光素子L1の発光強度と、走査スタート用スイッチ素子T0およびスイッチ素子T1〜T4の発光強度とを示す波形図である。The drive means 73 supplies the start signal φS to the start signal transmission path 16, the first scanning signal φ1 to be applied to the first scanning signal transmission path 15a, the second scanning signal φ2 to be applied to the second scanning signal transmission path 15b, and the third scanning signal. Waveforms indicating the third scanning signal φ3 applied to the transmission line 15 and the light emission signal φE applied to the light emission signal transmission path 12, the light emission intensity of the light emitting element L1, and the light emission intensity of the scanning start switch element T0 and the switch elements T1 to T4. FIG. 第1走査信号伝送路15aに接続されるスイッチ素子T1,T4,T7のしきい電圧の変化を表す波形図である。It is a wave form diagram showing the change of the threshold voltage of switch element T1, T4, T7 connected to the 1st scanning signal transmission line 15a. スイッチ素子Tの順方向電圧−電流特性と、各走査信号伝送路15に供給される第1〜第3走査信号φ1〜φ3のハイレベルの電圧Vの範囲とを示すグラフである。3 is a graph showing forward voltage-current characteristics of a switch element T and a range of a high-level voltage V H of first to third scanning signals φ1 to φ3 supplied to each scanning signal transmission line 15. 図1の発光装置10を構成する発光体チップ101の構成を示す平面図である。It is a top view which shows the structure of the light-emitting-chip 101 which comprises the light-emitting device 10 of FIG. 発光体チップ101を複数有する発光体チップ組立体109の基本的構成を示す一部の平面図である。4 is a partial plan view showing a basic configuration of a light emitter chip assembly 109 having a plurality of light emitter chips 101. FIG. コレット112に吸着させた発光体チップ101を示す断面図である。It is sectional drawing which shows the light-emitting body chip | tip 101 made to adsorb | suck to the collet 112. FIG. コレット112に吸着させた発光体チップ101を示す断面図である。It is sectional drawing which shows the light-emitting body chip | tip 101 made to adsorb | suck to the collet 112. FIG. 発光装置10を有する画像形成装置87の基本的構成を示す側面図である。2 is a side view showing a basic configuration of an image forming apparatus 87 having a light emitting device 10. FIG. 本発明の第2の実施の形態の発光装置210の基本的構成を示す一部の平面図である。It is a partial top view which shows the basic composition of the light-emitting device 210 of the 2nd Embodiment of this invention. 図16の切断面線B1−B1から見た発光装置210の基本的構成を示す一部の断面図である。FIG. 17 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 210 as viewed from a section line B1-B1 in FIG. 図16の切断面線B2−B2から見た発光装置210の基本的構成を示す一部の断面図である。FIG. 17 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 210 as viewed from a section line B2-B2 in FIG. 図16の切断面線B3−B3から見た発光装置210の基本的構成を示す一部の断面図である。FIG. 17 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 210 as viewed from a section line B3-B3 in FIG. 図16の切断面線B4−B4から見た発光装置210の基本的構成を示す一部の断面図である。FIG. 17 is a partial cross-sectional view illustrating a basic configuration of the light-emitting device 210 as seen from a section line B4-B4 in FIG.

図16に示される発光装置210の基本的構成を示す一部の等価回路を示す回路図である。FIG. 17 is a circuit diagram showing a partial equivalent circuit showing a basic configuration of the light emitting device 210 shown in FIG. 16. 駆動手段273が、スタート信号伝送路216に与えるスタート信号φS、第1走査信号伝送路215aに与える第1走査信号φ1、第2走査信号伝送路15bに与える第2走査信号φ2、および発光信号伝送路212に与える発光信号φEと、発光素子L1の発光強度と、走査スタート用スイッチ素子T0およびスイッチ素子T1〜T4の発光強度とを示す波形図である。The drive means 273 supplies a start signal φS to the start signal transmission path 216, a first scanning signal φ1 to be applied to the first scanning signal transmission path 215a, a second scanning signal φ2 to be applied to the second scanning signal transmission path 15b, and a light emission signal transmission. It is a wave form diagram which shows the light emission signal (phi) E given to the path | route 212, the light emission intensity of the light emitting element L1, and the light emission intensity of the scanning start switch element T0 and switch elements T1-T4. 第1走査信号伝送路215aに接続されるスイッチ素子T1,T3,T5のしきい電圧の変化を表す波形図である。It is a wave form diagram showing the change of the threshold voltage of switch element T1, T3, T5 connected to the 1st scanning signal transmission line 215a. スイッチ素子Tの発光部Tsの順方向電圧−電流特性と、各走査信号伝送路15に供給される第1および第2走査信号φ1,φ2のハイレベルの電圧Vの範囲とを示すグラフである。6 is a graph showing the forward voltage-current characteristics of the light emitting section Ts of the switch element T and the range of the high level voltage V H of the first and second scanning signals φ 1 and φ 2 supplied to each scanning signal transmission line 15. is there. 発光装置210を構成する発光体チップ301の構成を示す概略的に示す平面図である。FIG. 3 is a plan view schematically showing a configuration of a light emitter chip 301 constituting the light emitting device 210. 発光体チップ301を複数有する発光体チップ組立体309の基本的構成を示す一部の平面図である。FIG. 6 is a partial plan view showing a basic configuration of a light emitter chip assembly 309 having a plurality of light emitter chips 301. 本発明の第3の実施の形態の発光装置410の基本的構成を示す一部の等価回路を示す回路図である。It is a circuit diagram which shows a part of equivalent circuit which shows the basic composition of the light-emitting device 410 of the 3rd Embodiment of this invention. 自己走査機能を有する従来の技術の発光装置1の基本構造の概略的な回路構成を示す回路図である。It is a circuit diagram which shows the schematic circuit structure of the basic structure of the prior art light-emitting device 1 which has a self-scanning function. 発光装置1の動作を説明するための波形図である。FIG. 6 is a waveform diagram for explaining the operation of the light emitting device 1. 発光装置1を構成する発光チップ2の平面図である。2 is a plan view of a light emitting chip 2 constituting the light emitting device 1. FIG. 複数の発光装置1を線状光源として用いるときの配列状態を示す平面図である。It is a top view which shows the arrangement | sequence state when using the several light-emitting device 1 as a linear light source. 発光チップ2をコレット6に吸着させた状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state where the light emitting chip 2 is adsorbed to the collet 6. 発光チップ2をコレット6に吸着させた状態を示す断面図である。FIG. 6 is a cross-sectional view showing a state where the light emitting chip 2 is adsorbed to the collet 6.

符号の説明Explanation of symbols

10,210,410 発光装置
11,211 発光素子アレイ
12,212 発光信号伝送路
13,213 スイッチ素子アレイ
14,214 接続手段
15,215 走査信号伝送路
16,216 スタート信号伝送路
17,217 絶縁層
18,218 遮光層
101,301 発光体チップ
L 発光素子
T スイッチ素子
T0 走査スタート用スイッチ素子
Ts 発光部
Tr 受光部
Tc 接続部
10, 210, 410 Light emitting device 11, 211 Light emitting element array 12, 212 Light emitting signal transmission path 13, 213 Switch element array 14, 214 Connection means 15, 215 Scan signal transmission path 16, 216 Start signal transmission path 17, 217 Insulating layer 18, 218 Light-shielding layer 101, 301 Light emitter chip L Light emitting element T Switch element T0 Scan start switch element Ts Light emitting part Tr Light receiving part Tc Connection part

Claims (5)

予め定める部位に光学的または電気的にトリガ信号が与えられ、かつ発光信号が与えられたとき発光する発光素子を複数有し、各発光素子は、相互に間隔をあけて配列される2つの発光素子アレイと、
前記各発光素子にそれぞれ接続され、前記発光信号を伝送する発光信号伝送路と、
走査信号に応答して、対応する各発光素子の前記予め定める部位にトリガ信号を与えるスイッチ素子を複数有し、各スイッチ素子は、前記複数の発光素子に対向した状態で対応する発光素子に光学的または電気的に接続可能であるとともに、相互に隣接するスイッチ素子が光学的または電気的に接続される2つのスイッチ素子アレイと、
前記スイッチ素子アレイの各スイッチ素子に接続され、前記配列方向に隣接するスイッチ素子毎に、異なるタイミングで与えられる走査信号を伝送する複数の走査信号伝送路と、
前記発光信号伝送路と外部からの信号伝送路と、および前記走査信号伝送路と外部からの信号伝送路とを個別に接続する信号伝送路接続部とを含み、
配列方向を揃え、各発光素子アレイの各発光素子の配列方向の長さと、各発光素子アレイの前記配列方向の間隔とが等しくなるように各発光素子アレイが配置され、各発光素子アレイの前記配列方向の間の領域に前記信号伝送路接続部が設けられることを特徴とする発光装置。
There are a plurality of light emitting elements that emit light when a trigger signal is optically or electrically applied to a predetermined site and a light emission signal is applied, and each light emitting element is arranged to be spaced apart from each other. An element array;
A light emission signal transmission path that is connected to each of the light emitting elements and transmits the light emission signal;
In response to the scanning signal, each of the corresponding light emitting elements has a plurality of switch elements that give a trigger signal to the predetermined portion, and each switch element is optically connected to the corresponding light emitting element in a state of facing the plurality of light emitting elements. Two switch element arrays that can be connected to each other and to which adjacent switch elements are optically or electrically connected;
A plurality of scanning signal transmission paths that are connected to each switch element of the switch element array and transmit scanning signals given at different timings for each switch element adjacent in the arrangement direction;
The light emission signal transmission path and the signal transmission path from the outside, and the signal transmission path connection unit for individually connecting the scanning signal transmission path and the signal transmission path from the outside,
The light emitting element arrays are arranged so that the length in the light emitting element array direction of each light emitting element array is equal to the distance between the light emitting element arrays in the arrangement direction. The light-emitting device, wherein the signal transmission path connection portion is provided in a region between the arrangement directions.
前記各発光素子アレイは、配列方向に直線状に配列され、前記各スイッチ素子アレイは、配列方向に直線状に配列されることを特徴とする請求項1記載の発光装置。   2. The light emitting device according to claim 1, wherein the light emitting element arrays are arranged linearly in the arrangement direction, and the switch element arrays are arranged linearly in the arrangement direction. 前記信号伝送路接続部は、ボンディングパッドであることを特徴とする請求項1または2記載の発光装置。   The light-emitting device according to claim 1, wherein the signal transmission path connection portion is a bonding pad. 請求項1〜3のいずれか1つに記載の発光装置を複数有し、
前記各発光装置が、前記発光素子の配列方向を揃えて、前記発光素子アレイの配列方向の長さと等しい間隔をあけて2列に配列され、一方の列の発光装置の間の領域に、他方の列の発光装置の前記発光素子アレイが臨むように千鳥状に配置されることを特徴とする発光装置。
It has two or more light-emitting devices as described in any one of Claims 1-3,
The light emitting devices are arranged in two rows with the same arrangement direction of the light emitting elements, with an interval equal to the length in the arrangement direction of the light emitting element array, and in the region between the light emitting devices in one row, the other A light-emitting device, characterized in that the light-emitting devices are arranged in a staggered manner so that the light-emitting element arrays of the light-emitting devices in a row face each other.
請求項1〜4のいずれか1つに記載の発光装置と、
画像情報に基づいて前記発光装置を駆動する駆動手段と、
帯電した感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含むことを特徴とする画像形成装置。
The light emitting device according to any one of claims 1 to 4,
Driving means for driving the light emitting device based on image information;
Condensing means for condensing the light from the light emitting element of the light emitting device on the charged photosensitive drum;
Developer supplying means for supplying the developer to the exposed photosensitive drum by which light from the light emitting device is condensed on the photosensitive drum by the condensing means;
Transfer means for transferring an image formed by a developer on the photosensitive drum to a recording sheet;
An image forming apparatus comprising: fixing means for fixing the developer transferred to the recording sheet.
JP2005105354A 2005-03-31 2005-03-31 Light-emitting apparatus and image forming apparatus Pending JP2006286980A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005105354A JP2006286980A (en) 2005-03-31 2005-03-31 Light-emitting apparatus and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105354A JP2006286980A (en) 2005-03-31 2005-03-31 Light-emitting apparatus and image forming apparatus

Publications (1)

Publication Number Publication Date
JP2006286980A true JP2006286980A (en) 2006-10-19

Family

ID=37408537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105354A Pending JP2006286980A (en) 2005-03-31 2005-03-31 Light-emitting apparatus and image forming apparatus

Country Status (1)

Country Link
JP (1) JP2006286980A (en)

Similar Documents

Publication Publication Date Title
JP4825005B2 (en) Light emitting thyristor, light emitting device using light emitting thyristor, and image forming apparatus
US8415680B2 (en) Semiconductor composite apparatus, print head, and image forming apparatus
US8022387B2 (en) Composite semiconductor device having a thyristor structure
WO2007097347A1 (en) Light emitting element array, light emitting device, and image forming device
JP4763404B2 (en) Light emitting device and image forming apparatus
JP5543124B2 (en) Light emitting thyristor, light emitting element array, light emitting device, and image forming apparatus
CN102969421A (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP2011194810A (en) Driving device, print head, and image forming device
JP2008071836A (en) Semiconductor device, led head, and apparatus for forming image
JP5086345B2 (en) Light emitting element array, light emitting device, and image forming apparatus
JP4673655B2 (en) Light emitting device and image forming apparatus
JP2006339248A (en) Light emitting device and image formation apparatus
JP2006286982A (en) Light-emitting apparatus and image forming apparatus
JP4607696B2 (en) Light emitting device and image recording device
JP2006297721A (en) Optical scanning type switching apparatus, light emitting apparatus and image forming apparatus
JP4732786B2 (en) Light emitting device and image forming apparatus
JP4763437B2 (en) Optical scanning device, light emitting device, and image forming apparatus
JP4885760B2 (en) Light emitting element array, light emitting device, and image forming apparatus
JP2006286980A (en) Light-emitting apparatus and image forming apparatus
JP4704110B2 (en) Optical scanning device driving method and optical scanning device
JP2005167062A (en) Semiconductor device, led head, and printer
JP2006286981A (en) Light-emitting apparatus and image forming apparatus
JP2006286983A (en) Optically scanning switching device, light emitting device, and image forming apparatus
JP2008177513A (en) Light emitting element array, light emitting device and image forming apparatus
JP2007299955A (en) Electronic device, light emitting device, and image forming device