JP2006286746A

JP2006286746A - Field effect transistor

Info

Publication number: JP2006286746A
Application number: JP2005101881A
Authority: JP
Inventors: Mitsuru Masuda; 満増田; Masayuki Sasaki; 正行佐々木; Sonomi Ishii; 園美石井
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-19

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor composed of a GaN-based compound semiconductor in which output power is improved by preventing occurrence of a hysteresis phenomenon in current-voltage characteristics between a source and a drain. <P>SOLUTION: The field effect transistor is composed by successively laminating a buffer layer 2 formed of the GaN-based compound semiconductor, an electron transit layer 3, and an electron supply layer 4 on a substrate 1. An electroluminescent layer 11 is provided on the rear face side of the substrate 1. The buffer layer 2, the electron transit layer 3, and the electron supply layer 4 are irradiated with light from the electroluminescent layer 11 through the substrate 1. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＧａＮ系化合物半導体からなる電界効果トランジスタに関するものである。 The present invention relates to a field effect transistor made of a GaN-based compound semiconductor.

ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮなどのＧａＮ系化合物半導体は、ＧａＡｓ系等の３−５族化合物半導体に比べてバンドギャップエネルギーが大きいので、ＧａＮ系化合物半導体を用いた電子デバイスは耐熱温度が高く高温動作特性に優れている。そして近年は、特にＧａＮを用いた電界効果トランジスタなどの電子デバイスを電源デバイスとして応用することが期待されている。 Since GaN-based compound semiconductors such as GaN, InGaN, AlGaN, and AlInGaN have a larger band gap energy than GaAs-based Group 3-5 compound semiconductors, electronic devices using GaN-based compound semiconductors have high heat resistance and high temperatures. Excellent operating characteristics. In recent years, electronic devices such as field effect transistors using GaN in particular are expected to be applied as power supply devices.

図４は、従来技術に係るＧａＮ系化合物半導体を用いた電界効果トランジスタの一例である高電子移動度トランジスタを示す。この高電子移動度トランジスタは、例えばサファイア基板のような基板１の上に、ＧａＮからなるバッファ層２、アンドープＧａＮからなる電子走行層３、および前記電子走行層３に比べて薄いアンドープＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）からなる電子供給層４を順次積層してなる層構造（ヘテロ接合構造）を成長、形成したものである。そして、電子供給層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。なお、前記各電極と電子供給層４の間には、コンタクト抵抗を低くするために、ｎ型不純物が高濃度にドーピングされたｎ−ＧａＮコンタクト層５が設けられている。
ここで、電子走行層３と電子供給層４のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果によりピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス６が形成される。
この状態で、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス６中を高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下に形成される空乏層の厚さが変化し、ソース電極Ｓとドレイン電極Ｄ間の電子走行層３を走行する電子の制御を行なうことができる。
特開２００３−１７９０８２号公報 FIG. 4 shows a high electron mobility transistor which is an example of a field effect transistor using a GaN-based compound semiconductor according to the prior art. The high electron mobility transistor includes a buffer layer 2 made of GaN, an electron transit layer 3 made of undoped GaN, and an undoped Al _X Ga that is thinner than the electron transit layer 3 on a substrate 1 such as a sapphire substrate. _A layer structure (heterojunction structure) formed by sequentially laminating electron supply layers 4 made of _1- XN (0 <X <1) is grown and formed. On the electron supply layer 4, a source electrode S, a gate electrode G, and a drain electrode D are arranged in a plane. An n-GaN contact layer 5 doped with an n-type impurity at a high concentration is provided between the electrodes and the electron supply layer 4 in order to reduce contact resistance.
Here, at the heterojunction interface between the electron transit layer 3 and the electron supply layer 4, a piezo electric field is generated by the piezoelectric effect based on crystal distortion, and a two-dimensional electron gas 6 is formed immediately below the junction interface between the two.
When the source electrode S and the drain electrode D are operated in this state, the electrons supplied to the electron transit layer 3 travel at high speed in the two-dimensional electron gas 6 and move to the drain electrode D. At this time, when the voltage applied to the gate electrode G is changed, the thickness of the depletion layer formed immediately below the gate electrode G is changed, and electrons traveling in the electron transit layer 3 between the source electrode S and the drain electrode D are changed. Can be controlled.
JP 2003-179082 A

上述の高電子移動度トランジスタでは、サファイア基板１上に成長形成されたバッファ層２、電子走行層３、電子供給層４はＧａＮ系化合物半導体層から構成されている。ここで、サファイア基板１とＧａＮからなるバッファ層２とでは格子定数の差が大きく、そのため、サファイア基板１とバッファ層２の成長界面に多くの欠陥が生じる。また、サファイア基板１とバッファ層２の格子不整の影響は、バッファ層２上の電子走行層３、電子供給層４にも及ぶ。そのため、バッファ層２と電子走行層３の成長界面、および電子走行層３と電子供給層４の成長界面にも欠陥が生じる。
これらの欠陥は、電子をトラップする作用があり、ソース−ドレイン間の電流−電圧特性に影響を及ぼす。すなわち、その電流−電圧特性にヒステリシス現象が現れ、ドレイン電流が減少する（いわゆる電流コラプス）という問題が生じる。 In the above-described high electron mobility transistor, the buffer layer 2, the electron transit layer 3, and the electron supply layer 4 grown on the sapphire substrate 1 are composed of GaN-based compound semiconductor layers. Here, there is a large difference in lattice constant between the sapphire substrate 1 and the buffer layer 2 made of GaN, so that many defects are generated at the growth interface between the sapphire substrate 1 and the buffer layer 2. Further, the influence of the lattice irregularity between the sapphire substrate 1 and the buffer layer 2 extends to the electron transit layer 3 and the electron supply layer 4 on the buffer layer 2. Therefore, defects also occur at the growth interface between the buffer layer 2 and the electron transit layer 3 and at the growth interface between the electron transit layer 3 and the electron supply layer 4.
These defects have an action of trapping electrons and affect the current-voltage characteristics between the source and the drain. In other words, a hysteresis phenomenon appears in the current-voltage characteristics, and a problem arises in that the drain current decreases (so-called current collapse).

そこで、本発明は、ソース−ドレイン間の電流−電圧特性におけるヒステリシス現象を防ぎ、出力電力を向上させた、ＧａＮ系化合物半導体からなる電界効果トランジスタを提供することを目的とする。 Therefore, an object of the present invention is to provide a field effect transistor made of a GaN-based compound semiconductor that prevents a hysteresis phenomenon in a current-voltage characteristic between a source and a drain and improves output power.

本発明は、請求項１に記載のように、基板上に複数のＧａＮ系化合物半導体層が順次積層されてなる電界効果トランジスタにおいて、前記基板裏面側あるいは積層されたＧａＮ系化合物半導体層の表面上に電界発光層を設け、前記電界発光層からの光は前記ＧａＮ系化合物半導体層の積層界面を照射するようにしたことを特徴とする電界効果トランジスタである。
ここで、基板の裏面とは、基板のＧａＮ系化合物半導体層が積層された面とは反対側の面を意味する。 According to a first aspect of the present invention, in a field effect transistor in which a plurality of GaN-based compound semiconductor layers are sequentially stacked on a substrate, the back surface of the substrate or the surface of the stacked GaN-based compound semiconductor layers is provided. An electroluminescent layer is provided, and light from the electroluminescent layer irradiates a laminated interface of the GaN-based compound semiconductor layer.
Here, the back surface of the substrate means a surface opposite to the surface on which the GaN-based compound semiconductor layer is stacked.

本発明では、電界効果トランジスタを作動させる際に、電界発光層を発光させてＧａＮ系化合物半導体層の積層界面を照射することにより、積層界面の欠陥によるトラップからチャネル電子を開放することができるので、ソース−ドレイン間の電流−電圧特性におけるヒステリシス現象を防ぎ、出力電力を向上させることができる。 In the present invention, when the field effect transistor is operated, by emitting light from the electroluminescent layer and irradiating the stacked interface of the GaN-based compound semiconductor layer, channel electrons can be released from traps due to defects at the stacked interface. The hysteresis phenomenon in the current-voltage characteristics between the source and drain can be prevented, and the output power can be improved.

なお、本発明の電界効果トランジスタにおいて、基板上に積層された複数のＧａＮ系化合物半導体層は、基板側からバッファ層およびチャネル層から構成されものでもよく（請求項２）、また、基板側からバッファ層、電子供給層および電子走行層から構成された高電子移動度トランジスタであってもよい（請求項３）。 In the field effect transistor of the present invention, the plurality of GaN-based compound semiconductor layers stacked on the substrate may be configured from the substrate side by a buffer layer and a channel layer (Claim 2), and from the substrate side. It may be a high electron mobility transistor composed of a buffer layer, an electron supply layer, and an electron transit layer.

以上説明したように本発明によれば、複数のＧａＮ系化合物半導体層の成長界面に発生した欠陥にトラップされた電子は照射された光によりトラップから開放されるため、ソース−ドレイン間の電流−電圧特性におけるヒステリシス現象を防ぎ、出力電力を向上させることができるという優れた効果が得られる。 As described above, according to the present invention, the electrons trapped in the defects generated at the growth interfaces of the plurality of GaN-based compound semiconductor layers are released from the trap by the irradiated light. An excellent effect of preventing the hysteresis phenomenon in the voltage characteristics and improving the output power can be obtained.

以下、図面に基づいて本発明の実施の形態を詳細に説明する。
図１は、本発明にかかる電界効果トランジスタの一実施形態である高電子移動度トランジスタの断面説明図である。
図１において、符号１はサファイア基板、符号２はサファイア基板１上に積層されたＧａＮからなるバッファ層、符号３は前記バッファ層２上に積層されたアンドープＧａＮからなる電子走行層３、符号４は前記電子走行層３上に積層された前記電子走行層３に比べて薄いアンドープＡｌ_ＸＧａ_１−ＸＮ（０＜Ｘ＜１）からなる電子供給層である。また、符号５はソース電極Ｓと電子供給層４の間、およびドレイン電極Ｄと電子供給層４の間に設けられた、ｎ型不純物が高濃度にドーピングされたｎ−ＧａＮからなるコンタクト層である。
さらに、符号１１はＺｎＳからなり、サファイア基板１の裏面（積層面と反対側の面）に積層された電界発光（エレクトロルミネッセンス）層である。また、符号１２および１３は、前記電界発光層１１に電界を印加する電極層であり、サファイア基板１と電界発光層１１の間の電極層１２はＩＴＯ（酸化インジウム錫）からなる透明電極層であり、背面の電極層１３はＡｌなどからなる金属電極である。さらに、符号１４は電界発光層１１に電界を印加するための交流電源である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a cross-sectional explanatory view of a high electron mobility transistor which is an embodiment of a field effect transistor according to the present invention.
In FIG. 1, reference numeral 1 is a sapphire substrate, reference numeral 2 is a buffer layer made of GaN laminated on the sapphire substrate 1, reference numeral 3 is an electron transit layer 3 made of undoped GaN laminated on the buffer layer 2, and reference numeral 4 Is an electron supply layer made of undoped Al _X Ga _1-X N (0 <X <1) which is thinner than the electron transit layer 3 stacked on the electron transit layer 3. Reference numeral 5 denotes a contact layer made of n-GaN, which is provided between the source electrode S and the electron supply layer 4 and between the drain electrode D and the electron supply layer 4 and is doped with n-type impurities at a high concentration. is there.
Further, reference numeral 11 denotes an electroluminescence layer made of ZnS and stacked on the back surface (surface opposite to the stacked surface) of the sapphire substrate 1. Reference numerals 12 and 13 are electrode layers for applying an electric field to the electroluminescent layer 11, and the electrode layer 12 between the sapphire substrate 1 and the electroluminescent layer 11 is a transparent electrode layer made of ITO (indium tin oxide). The back electrode layer 13 is a metal electrode made of Al or the like. Reference numeral 14 denotes an AC power supply for applying an electric field to the electroluminescent layer 11.

本実施形態において、電界発光層１１は、交流電源１２により交流電界を印加すると、可視光を発光し、該可視光は電極層１２およびサファイア基板１を透過して、バッファ層２、電子走行層３、電子供給層４を照射する。 In this embodiment, the electroluminescent layer 11 emits visible light when an AC electric field is applied by an AC power source 12, and the visible light passes through the electrode layer 12 and the sapphire substrate 1, and the buffer layer 2, the electron transit layer. 3. Irradiate the electron supply layer 4.

本実施形態が従来例と異なる特徴的なことは、サファイア基板１の裏面に可視光を発光し、バッファ層２、電子走行層３および電子供給層４を照射する電界発光層１１を積層したことである。
本実施形態では、動作時に電界発光層１１を発光させると、電子走行層３と電子供給層４の界面の欠陥にトラップされたチャネル電子が遅滞なく開放されるので、ソース−ドレイン間の電流−電圧特性におけるヒステリシス現象を防ぎ、出力電力を向上させることができる。 This embodiment is different from the conventional example in that the back surface of the sapphire substrate 1 emits visible light, and the electroluminescent layer 11 that irradiates the buffer layer 2, the electron transit layer 3, and the electron supply layer 4 is laminated. It is.
In the present embodiment, when the electroluminescent layer 11 emits light during operation, channel electrons trapped in the defect at the interface between the electron transit layer 3 and the electron supply layer 4 are released without delay. It is possible to prevent the hysteresis phenomenon in the voltage characteristics and improve the output power.

図２は、上記実施形態のソース−ドレイン間の電流−電圧特性を示す。図２からわかるように、電界発光層１１を発光させて、バッファ層２、電子走行層３および電子供給層４を照射すると、ドレイン電流は、照射しない場合に比して約３０％程度増加した。 FIG. 2 shows current-voltage characteristics between the source and drain of the above embodiment. As can be seen from FIG. 2, when the electroluminescent layer 11 is caused to emit light and the buffer layer 2, the electron transit layer 3 and the electron supply layer 4 are irradiated, the drain current is increased by about 30% as compared with the case where no irradiation is performed. .

なお、本発明は上記実施形態に限定されることはない。
例えば、図３に示すように、電子供給層４上、ソース電極Ｓ，ゲート電極Ｇ、ドレイン電極Ｄの各電極間にＳｉＯ2 からなる透明な絶縁層１５を積層し、絶縁層１５上に透明な電極層１２、電界発光層１１および金属からなる電極層１３を順次積層してもよい。この場合、電界発光層１１からの光は、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄの各電極間の絶縁層１５を透過して、電子供給層４、電子走行層３およびバッファ層２を照射する。この場合には、基板１として不透明なＳｉ、ＧａＮを用いてもよい。
また、電界発光層１１としては、ＺｎＳの他にＺｎＳｅ、ＣｄＳなどの可視光を発光させる蛍光体で構成してもよい。なお、電界発光層１１の発光は可視光としたが、発光波長は必ずしも可視光域に限定されず、電子走行層３と電子供給層４の界面の欠陥にトラップされたチャネル電子を開放するに要する波長よりも短い波長であればよい。
さらに、基板上には、バッファ層およびチャネル層が順次積層された電界効果トランジスタであってもよい。 In addition, this invention is not limited to the said embodiment.
For example, as shown in FIG. 3, a transparent insulating layer 15 made of SiO 2 is laminated on the electron supply layer 4 and between the source electrode S, the gate electrode G, and the drain electrode D, and the transparent layer 15 is transparent on the insulating layer 15. The electrode layer 12, the electroluminescent layer 11, and the electrode layer 13 made of metal may be sequentially laminated. In this case, light from the electroluminescent layer 11 passes through the insulating layer 15 between the source electrode S, the gate electrode G, and the drain electrode D, and passes through the electron supply layer 4, the electron transit layer 3, and the buffer layer 2. Irradiate. In this case, opaque Si or GaN may be used as the substrate 1.
Further, the electroluminescent layer 11 may be made of a phosphor that emits visible light such as ZnSe or CdS in addition to ZnS. Note that although the electroluminescence layer 11 emits visible light, the emission wavelength is not necessarily limited to the visible light region, and channel electrons trapped by defects at the interface between the electron transit layer 3 and the electron supply layer 4 are released. Any wavelength that is shorter than the required wavelength may be used.
Furthermore, a field effect transistor in which a buffer layer and a channel layer are sequentially stacked on the substrate may be used.

本発明にかかる電界効果トランジスタの一実施形態の断面図である。It is sectional drawing of one Embodiment of the field effect transistor concerning this invention. 上記実施形態のソース−ドレイン間の電流−電圧特性を示す図である。It is a figure which shows the current-voltage characteristic between the source-drain of the said embodiment. 本発明の他の実施形態の断面図である。It is sectional drawing of other embodiment of this invention. 従来の電界効果トランジスタの断面図である。It is sectional drawing of the conventional field effect transistor.

Explanation of symbols

１基板
２バッファ層
３電子走行層
４電子供給層
５コンタクト層
１１電界発光層
１２、１３電極層
１４交流電源
１５絶縁層 DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 Electron travel layer 4 Electron supply layer 5 Contact layer 11 Electroluminescent layer 12, 13 Electrode layer 14 AC power supply 15 Insulating layer

Claims

In a field effect transistor in which a plurality of GaN-based compound semiconductor layers are sequentially stacked on a substrate,
An electroluminescent layer is provided on the back side of the substrate or on the surface of the stacked GaN-based compound semiconductor layer, and light from the electroluminescent layer irradiates a stacked interface of the GaN-based compound semiconductor layer. Field effect transistor.

The field effect transistor according to claim 1, wherein the plurality of GaN-based compound semiconductor layers constitute a buffer layer and a channel layer from the substrate side.

2. The field effect transistor according to claim 1, wherein the field effect transistor is a high electron mobility transistor, and the plurality of GaN-based compound semiconductor layers constitute a buffer layer, an electron transit layer, and an electron supply layer from the substrate side. Field effect transistor.