JP2006279132A - Testing device for d/a converter and its testing method - Google Patents
Testing device for d/a converter and its testing method Download PDFInfo
- Publication number
- JP2006279132A JP2006279132A JP2005090580A JP2005090580A JP2006279132A JP 2006279132 A JP2006279132 A JP 2006279132A JP 2005090580 A JP2005090580 A JP 2005090580A JP 2005090580 A JP2005090580 A JP 2005090580A JP 2006279132 A JP2006279132 A JP 2006279132A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- converter
- output voltage
- output
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、Ｄ／Ａ（Digital／Analog）コンバータの試験装置およびその試験方法に関する。 The present invention relates to a D / A (Digital / Analog) converter test apparatus and a test method thereof.
従来、Ｄ／Ａコンバータを試験するには、Ｄ／Ａコンバータの出力に高精度の直流電圧計を接続して出力電圧を測定し、各出力電圧が規定通り出ていることをアナログ的に確認していた。この測定は、出力電圧をアナログ的に測定するため、通常のディジタルＩＣの試験（例えば、ファンクションテスト）に比して長時間（一回の測定につき、数μｓｅｃ）を要する。例えば、８ビットのＤ／Ａコンバータについて上述した試験を行うためには、数百μｓｅｃ（＝２８（＝２５６）諧調 × 数μｓｅｃ）という時間を要する。 Conventionally, to test a D / A converter, connect a high-accuracy DC voltmeter to the output of the D / A converter, measure the output voltage, and confirm that each output voltage is output as specified. It was. In this measurement, since the output voltage is measured in an analog manner, a long time (several μsec per measurement) is required as compared with a normal digital IC test (for example, a function test). For example, in order to perform the above-described test on an 8-bit D / A converter, it takes a time of several hundred μsec (= 2 8 (= 256) gradation × several μsec).
ところで、Ｄ／Ａコンバータは、近年、８ビットから高ビット化（例、１６ビット、２４ビット）しており、例えば２４ビットのＤ／Ａコンバータについて、上述した試験を行うには、２２４（＝１６７７７２１６）諧調に対して出力電圧を測定しなくてはならず、測定時間として、約１７ｓｅｃ（＝１６７７７２１６諧調 × 数μｓｅｃ）という時間を要し、現実的には、上述した試験を行うことはできないという問題があった。 Incidentally, in recent years, D / A converters have been increased from 8 bits to high bits (for example, 16 bits and 24 bits). For example, a 24-bit D / A converter can be tested with the 2 24 ( = 16777216) The output voltage must be measured for gradation, and it takes about 17 seconds (= 16777216 gradation × several μsec) as the measurement time. There was a problem that I could not.
尚、特許文献１には、上述した試験時間の短縮を行えるものとして、試験用回路用に、小容量のコンデンサ（例えば、５〜１０ｐＦ）と複数の切換回路を備えて、各ステップにおける出力電圧を保持させるようにコンデンサを接続変更し、次のステップで、そのときの出力電圧とコンデンサの電圧とを比較するように接続し、その大小関係からアナログスイッチの動作の良否を確認するＤ／Ａ変換器及びその試験方法が記載されている。
しかしながら、該公報に係る発明は、上述したＤ／Ａコンバータにおいては、各ステップでの出力電圧をコンデンサで保持し、その次のステップでの出力電圧と比較するので、コンデンサを適宜接続変更する必要があり、内臓された試験用回路中において、切換回路を使用しなくてはならず、試験用回路が複雑化し、且つ、試験の際に切換回路の制御ロジックが必要になり、そこに試験時間を要するという問題があった。また、試験用回路素子として半導体基板上に作成するコンデンサを用いるので、出力電圧の確実な保持動作のために、寄生容量を加味しての充電時間の確保を必要とし、さらに試験時間を要するという問題もあり、前述した問題を解決することができない。
Note that
However, in the above-described D / A converter, since the output voltage at each step is held by the capacitor and compared with the output voltage at the next step in the D / A converter described above, it is necessary to appropriately change the connection of the capacitor. In the built-in test circuit, the switching circuit must be used, the test circuit becomes complicated, and the control logic of the switching circuit is required for the test, and there is a test time. There was a problem of requiring. In addition, since a capacitor formed on a semiconductor substrate is used as a circuit element for testing, it is necessary to secure a charging time in consideration of parasitic capacitance for a reliable holding operation of the output voltage, and further test time is required. There are also problems, and the above-mentioned problems cannot be solved.
また、特許文献２には、入力される二つのディジタル値の間隔を許容誤差以上離れた値とすることにより、良品判定を確実に行うことができるディジタル／アナログ変換器の試験方法が記載されている。 Patent Document 2 describes a test method for a digital / analog converter that can reliably perform non-defective product determination by setting the interval between two input digital values to a value that is more than an allowable error. Yes.
また、特許文献３には、内部回路の試験を行う場合、複数のアナログ信号源（電流源）を個々に活性化することにより、高分解能を持つ測定器を用いることなく、出力電圧を測定することができるＤ／ＡコンバータおよびＤ／Ａコンバータの試験方法が記載されている。 Further, in Patent Document 3, when testing an internal circuit, a plurality of analog signal sources (current sources) are individually activated to measure an output voltage without using a measuring instrument having high resolution. A D / A converter and a D / A converter test method are described.
また、特許文献４には、内部回路の試験を行う場合、試験用のアナログ信号源（電流源）を特定のビットに連動させ、隣接する二つのアナログ出力値の測定結果から各アナログ出力値間の誤差を判定し、各ビット間のデータの比が適正に取れているかを確認することにより良品判定を行うＤ／Ａコンバータが記載されている。
しかしながら、特許文献２〜４に係る発明は、いずれも、試験の所要時間の短縮を意図したものではないため、前述した問題を解決することができない。
However, none of the inventions according to Patent Documents 2 to 4 are intended to shorten the time required for testing, and thus cannot solve the above-described problems.
本発明は、上記事情を考慮してなされたもので、その目的は、Ｄ／Ａコンバータが高ビット化しても、試験の所要時間を短縮することができるＤ／Ａコンバータの試験装置およびその試験方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a D / A converter test apparatus capable of reducing the time required for a test even when the D / A converter has a higher bit and a test thereof. It is to provide a method.
上記目的を達成するために、この発明では、以下の手段を提案している。
請求項１に係る発明は、複数の直列接続抵抗からなるストリングと、第１Ａ〜ｎＡスイッチと第１Ｂ〜ｎＢスイッチ（ｎ：整数、ｎ≧３）との二系統から構成され、前記ストリングの各抵抗の接続点の電圧をディジタル入力値に応じてオン／オフ制御して選択し出力するスイッチ群とから構成されるＤ／Ａコンバータの試験装置であって、前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行う第Ｂスイッチ群検査手段と、前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行う第Ａスイッチ群検査手段とを備えることを特徴とする。
この発明によれば、２≦ｉ≦（ｎ−１）（ｉ：整数）において、第ｉＢスイッチと、第（ｉ−１）Ａスイッチ、第（ｉ＋１）Ａスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ディジタル的な試験（ファンクションテスト）によって、第ｉＢスイッチの良否判定を行うことが可能となる。また、第ｉＡスイッチと、第（ｉ−１）Ｂスイッチ、第（ｉ＋１）Ｂスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ファンクションテストによって、第ｉＡスイッチの良否判定を行うことが可能となる。
In order to achieve the above object, the present invention proposes the following means.
The invention according to
According to the present invention, when 2 ≦ i ≦ (n−1) (i: integer), the iB switch, the (i−1) A switch, and the (i + 1) A switch are turned on. As a result of comparing the output voltages of the two switch groups, it is possible to determine whether the iB switch is good or bad by a digital test (function test) without accurately measuring the absolute value of the output voltage. . In addition, the absolute value of the output voltage is calculated based on the result of comparison of the output voltages of the two switch groups when the i-th switch, the (i−1) -B switch, and the (i + 1) -B switch are turned on. It is possible to determine whether or not the iA switch is good or bad by the function test without measuring accurately.
請求項２に係る発明は、請求項１に記載のＤ／Ａコンバータの試験装置であって、前記スイッチ群の内の第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについては、その内の１つのスイッチのみをオンして出力電圧を測定し、前記出力電圧が規定範囲内であるかを判定することを特徴とする。
この発明によれば、第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについて、良否判定を行うことが可能となる。
The invention according to claim 2 is the D / A converter test apparatus according to
According to the present invention, it is possible to perform pass / fail determination for the first A switch, the first B switch, the nA switch, and the nB switch.
請求項３に係る発明は、複数の直列接続抵抗からなるストリングと、第１Ａ〜ｎＡスイッチと第１Ｂ〜ｎＢスイッチ（ｎ：整数、ｎ≧３）との二系統から構成され、前記ストリングの各抵抗の接続点の電圧をディジタル入力値に応じてオン／オフ制御して選択し出力するスイッチ群とから構成されるＤ／Ａコンバータの試験方法であって、前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行うステップと、前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行うステップとを実行することを特徴とする。
この発明によれば、２≦ｉ≦（ｎ−１）（ｉ：整数）において、第ｉＢスイッチと、第（ｉ−１）Ａスイッチ、第（ｉ＋１）Ａスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ファンクションテストによって、第ｉＢスイッチの良否判定を行うことが可能となる。また、第ｉＡスイッチと、第（ｉ−１）Ｂスイッチ、第（ｉ＋１）Ｂスイッチとをオンにした時の、二系統のスイッチ群の出力電圧の比較の結果により、出力電圧の絶対値を精度よく測定することなく、ファンクションテストによって、第ｉＡスイッチの良否判定を行うことが可能となる。
The invention according to claim 3 is composed of a string composed of a plurality of series-connected resistors, and two systems of first A to nA switches and first B to nB switches (n: integer, n ≧ 3), and each of the strings A test method for a D / A converter including a switch group that selects and outputs a voltage at a connection point of a resistor according to on / off control according to a digital input value. ) The B switch and the (n-2) A switch are turned on to compare the output voltages of the two systems, and then the (n-1) B switch and the nA switch are turned on to output the two systems of output voltages. Comparing the results, and determining whether the (n-1) B switch is acceptable or not, and turning on the (n-1) A switch and the (n-2) B switch of the switch group. Compare the output voltages of the two systems, and then and (n-1) comparing the output voltages of the two systems with the A switch and the nB switch turned on, and executing a step of determining whether the (n-1) A switch is good or bad from the results. To do.
According to the present invention, when 2 ≦ i ≦ (n−1) (i: integer), the iB switch, the (i−1) A switch, and the (i + 1) A switch are turned on. As a result of the comparison of the output voltages of the two switch groups, it is possible to determine whether the iB switch is good or bad by the function test without accurately measuring the absolute value of the output voltage. In addition, the absolute value of the output voltage is calculated based on the result of comparison of the output voltages of the two switch groups when the i-th switch, the (i−1) -B switch, and the (i + 1) -B switch are turned on. It is possible to determine whether or not the iA switch is good or bad by the function test without measuring accurately.
請求項４に係る発明は、請求項３に記載のＤ／Ａコンバータの試験方法であって、前記スイッチ群の内の第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについては、その内の１つのスイッチのみをオンして出力電圧を測定し、前記出力電圧が規定範囲内であるかを判定することを特徴とする。
この発明によれば、第１Ａスイッチ、第１Ｂスイッチ、第ｎＡスイッチ、第ｎＢスイッチについて、良否判定を行うことが可能となる。
The invention according to claim 4 is the D / A converter test method according to claim 3, wherein the first A switch, the first B switch, the nA switch, and the nB switch in the switch group Only one of the switches is turned on, the output voltage is measured, and it is determined whether the output voltage is within a specified range.
According to the present invention, it is possible to perform pass / fail determination for the first A switch, the first B switch, the nA switch, and the nB switch.
本発明によれば、二系統のＤ／Ａコンバータから、異なるディジタル入力値に対応するアナログ出力電圧を出力し、両者をディジタル的に比較し、スイッチ群の良否を確認することにより、従来のＤ／Ａコンバータの試験装置および試験方法のように、各ディジタル入力値に対して、各出力電圧が規定通り出ていることをアナログ的に確認するのに比して、短時間に、Ｄ／Ａコンバータの良否を確認することができる効果がある。 According to the present invention, analog output voltages corresponding to different digital input values are output from two D / A converters, the two are compared digitally, and the quality of the switch group is confirmed. Compared to the analog confirmation that each output voltage is output as specified for each digital input value, as in the case of the A / A converter test apparatus and test method, the D / A There is an effect that the quality of the converter can be confirmed.
以下、図面を参照し、この発明の実施の形態について説明する。図１に示すように、本発明の一実施形態に係るＤ／Ａコンバータ試験装置１は、Ｄ／Ａコンバータ１０に接続され、Ｄ／Ａコンバータ１０の試験を行う。
Embodiments of the present invention will be described below with reference to the drawings. As shown in FIG. 1, a D / A
Ｄ／Ａコンバータ試験装置１の出力端は、Ｄ／Ａコンバータ１０の入力端であるディジタル入力Ａｃｈおよびディジタル入力Ｂｃｈに接続され、試験のためのディジタル入力値をＤ／Ａコンバータ１０に出力する。Ｄ／Ａコンバータ試験装置１の入力端は、Ｄ／Ａコンバータ１０の出力端であるアナログ出力Ａ、アナログ出力ＢおよびＶｔｅｓｔに接続され、上述したようにＤ／Ａコンバータ１０において入力されたディジタル入力値にそれぞれ応じたアナログ出力電圧および、両者の差の電圧がＤ／Ａコンバータ試験装置１へ出力される。
An output terminal of the D / A
Ｄ／Ａコンバータ１０は、基準電圧源１１と、直列抵抗ストリング１２と、Ａｃｈ用のスイッチ群Ａ１３と、Ｂｃｈ用のスイッチ群Ｂ１４と、Ａｃｈ用のデコーダＡ１５と、Ｂｃｈ用のデコーダＢ１６と、Ａｃｈ用のバッファＡ１７と、Ｂｃｈ用のバッファＢ１８と、試験用のコンパレータ１９（第Ａスイッチ群検査手段）（第Ｂスイッチ群検査手段）と、アッテネータ（ＡＴＴ）２０と、と、加算器２１と、切換器２２、２３とから構成される。
The D /
抵抗ストリング１２は、基準電圧を分圧するための抵抗Ｒ０〜Ｒｎが直列接続され、その一端および他端にそれぞれ、基準電圧源１１で生成された基準電位Ｖ１およびＶ２が供給される。ここで、ｎ＝２ｍ（ｍ：Ｄ／Ａコンバータのビット数）である。このとき、Ｖ１＞Ｖ２であるとする。
The
尚、上述したＤ／Ａコンバータ１０は、後述するように、一つの直列抵抗ストリング１２の各抵抗の接続点に、二つのスイッチ群Ａ１３およびスイッチ群Ｂ１４が、それぞれ対応して接続されている。通常のＤ／Ａコンバータは、図２に示すように、直列抵抗ストリング１２の各抵抗の接続点にスイッチ群Ａ１３がそれぞれ接続される構成となる。そのため、図１に示すＤ／Ａコンバータ１０においては、直列抵抗ストリング１２にスイッチ群Ａ１３およびスイッチ群Ｂ１４がそれぞれ接続されることにより、二系統のＤ／Ａコンバータが構成されることとなり、各々のＤ／ＡコンバータをＡ，Ｂｃｈとする。尚、スイッチ群Ａ１３の第ｉＡスイッチ（ｉ：整数）をスイッチＳｉＡ、スイッチ群Ｂ１４の第ｉＢスイッチをスイッチＳｉＢとする。
In the D /
先ず、Ａｃｈについて説明する。スイッチ群Ａ１３はスイッチＳ１Ａ〜ＳｎＡの一端がそれぞれ抵抗Ｒ０と抵抗Ｒ１との接続点、・・・、Ｒｎ−１とＲｎとの接続点に接続され、スイッチＳ１Ａ〜ＳｎＡの他端が共通に接続されて、Ａｃｈの出力端となる。デコーダＡ１５に供給されるＡｃｈのディジタル入力値に応じて、スイッチＳ１Ａ〜ＳｎＡのうちの１つであるスイッチＳｉＡが選択的にオンになり、それにより、上述したスイッチ群Ａ１３の出力端にデコーダＡ１５のディジタル入力値に対するアナログ出力電圧が発生し、以下、これをアナログ出力電圧ＶｏｕｔＡとする。 First, Ach will be described. In the switch group A13, one end of each of the switches S1A to SnA is connected to a connection point between the resistors R0 and R1,..., Rn−1 and Rn, and the other ends of the switches S1A to SnA are connected in common. Thus, it becomes the output end of Ach. In accordance with the digital input value of Ach supplied to the decoder A15, the switch SiA that is one of the switches S1A to SnA is selectively turned on, whereby the decoder A15 is connected to the output terminal of the switch group A13. An analog output voltage with respect to the digital input value is generated, which is hereinafter referred to as an analog output voltage VoutA.
また、Ｂｃｈについても、スイッチ群Ｂ１４はスイッチＳ１Ｂ〜ＳｎＢの一端が同様にそれぞれ抵抗Ｒ０と抵抗Ｒ１との接続点、・・・、Ｒｎ−１とＲｎとの接続点に接続され、他端は共通に接続されて、Ｂｃｈの出力端となり、同様に、デコーダＢ１６に供給されるＢｃｈのディジタル入力値に応じて、スイッチＳ１Ｂ〜ＳｎＢのうちの１つであるスイッチＳｉＢが選択的にオンになり、上述したスイッチ群Ｂ１４の出力端にデコーダＢ１６のディジタル入力値に対するアナログ出力電圧が発生し、以下、これをアナログ出力電圧ＶｏｕｔＢとする。以上のように、Ａ，Ｂｃｈ毎に異なるディジタル入力値に対してＤ／Ａ変換が同時に行われることになる。 Also for Bch, the switch group B14 is similarly connected at one end of the switches S1B to SnB to the connection point between the resistors R0 and R1,..., Rn-1 and Rn, and the other end. Connected in common and serves as the output terminal of Bch. Similarly, the switch SiB, which is one of the switches S1B to SnB, is selectively turned on according to the digital input value of Bch supplied to the decoder B16. Then, an analog output voltage corresponding to the digital input value of the decoder B16 is generated at the output terminal of the switch group B14, and this is hereinafter referred to as an analog output voltage VoutB. As described above, D / A conversion is simultaneously performed on different digital input values for A and Bch.
スイッチ群Ａ１３とスイッチ群Ｂ１４の出力端に、演算増幅器で構成されるコンパレータ１９が接続される。コンパレータ１９は、試験動作時のみ動作し、アナログ出力電圧ＶｏｕｔＡとＶｏｕｔＢとを比較して、その結果に応じた電圧をＤ／Ａコンバータ試験装置１に出力する。以下、これを出力電圧Ｖｔｅｓｔとする。
A
また、スイッチ群Ａ１３とスイッチ群Ｂ１４の出力端には、それぞれ、演算増幅器によって構成されるバッファＡ１７、同様のバッファＢ１８の入力端も接続される。バッファＡ１７の出力端は加算器２１の一方の入力端に接続される。バッファＢ１８の出力端はアッテネータ２０の入力端および切換器２３の一方の端に接続される。アッテネータ２０の出力端および切換器２３の他方の端は切換器２２の一方の端およびＤ／Ａコンバータ１０のアナログ出力端Ｂに接続される。切換器２２の他方の端は、加算器２１の他方の入力端に接続される。加算器２１の出力端はＤ／Ａコンバータ１０のアナログ出力端Ａに接続される。
The output terminals of the switch group A13 and the switch group B14 are also connected to a buffer A17 constituted by an operational amplifier and an input terminal of a similar buffer B18, respectively. The output terminal of the buffer A17 is connected to one input terminal of the adder 21. The output end of the buffer B18 is connected to the input end of the
アッテネータ２０は、入力した電圧を予め定められた減衰量だけ減衰させて出力する。加算器２１は二つの入力端において入力した電圧の和の電圧を出力端から出力する。切換器２２、２３は、後述するように、Ｄ／Ａコンバータ１０のビット数、動作モードの切換を行うために使用される。
The
次に、本実施形態における、Ｄ／Ａコンバータ１０の動作の概略を説明する。
ここで、ｎ＝８とし、切換器２２が閉路し、切換器２３が開路しているものとする。
Next, an outline of the operation of the D /
Here, it is assumed that n = 8, the
先ず、前述したＡｃｈについて説明する。デコーダＡ１５に供給されたＡｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＡがバッファＡ１７を介して、加算器２１に出力される。 First, the above-described Ach will be described. In accordance with the digital input value of Ach supplied to the decoder A15, the analog output voltage VoutA is output to the adder 21 via the buffer A17.
一方、Ｂｃｈについては、デコーダＢ１６に供給されたＢｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＢがバッファＢ１８を介して、アッテネータ２０に出力される。アッテネータ２０はアナログ出力電圧ＶｏｕｔＢを予め定められた減衰量だけ減衰させて、閉路された切換器２２を介して、加算器２１に出力する。加算器２１は上述した二つの信号を入力し、加算して、Ｄ／Ａコンバータ１０のアナログ出力端Ａに出力する。
On the other hand, for Bch, the analog output voltage VoutB is output to the
このとき、アッテネータ２０の減衰量を１／２８（＝１／２５６）と設定することにより、例えば、Ａｃｈのディジタル入力値と、Ｂｃｈのディジタル入力値とが等しい場合、アナログ出力電圧ＶｏｕｔＢがアナログ出力電圧ＶｏｕｔＡの１／２５６の電圧値を示すことになる。換言すると、Ｂｃｈのディジタル入力値の重み付けが、Ａｃｈのディジタル入力値の重み付けに比して、１／２５６（＝１／２８）されることになる。これにより、Ｄ／Ａコンバータ１０からは、Ａｃｈのディジタル入力値を上位８ビット、Ｂｃｈのディジタル入力値を下位８ビットとする、１６ビットのディジタル入力値に対するアナログ出力電圧がアナログ出力電圧ＶｏｕｔＡから出力されることになる。つまり、Ｄ／Ａコンバータ１０は、１６ビットのＤ／Ａコンバータとして機能することになる。以上のように、Ｄ／Ａコンバータ１０は、通常の動作時においては、切換器２２を閉路し、切換器２３を開路することにより、１６ビットのＤ／Ａコンバータとして機能する。以下、このような動作モードを「１６ビットモード」という。
At this time, by setting the attenuation amount of the
また、切換器２２を開路し、切換器２３を閉路することにより、以下に示すように、二系統の８ビットのＤ／Ａコンバータとして機能する。
Further, by opening the
すなわち、デコーダＡ１５に供給されたＡｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＡがバッファＡ１７、加算器２１を介してＤ／Ａコンバータ１０のアナログ出力端Ａに出力される。このとき、切換器２２が開路されているため、加算器２１には、バッファＡ１７からのみ電圧が供給され、加算器２１の入出力間において、電圧の変化は生じない。よって、バッファＡ１７に入力されたアナログ出力電圧ＶｏｕｔＡは、そのまま、Ｄ／Ａコンバータ１０のアナログ出力端Ａに出力される。
That is, the analog output voltage VoutA is output to the analog output terminal A of the D /
また、デコーダＢ１６に供給されたＢｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＢがバッファＢ１７、切換器２３を介してＤ／Ａコンバータ１０のアナログ出力端Ｂに出力される。このとき、切換器２３が閉路されているため、アッテネータ２０の入出力間が短絡され、アッテネータ２０による電圧の減衰は受けず、切換器２３の二つの端子間において、電圧の変化は生じない。よって、バッファＢ１８に入力されたアナログ出力電圧ＶｏｕｔＢは、そのまま、Ｄ／Ａコンバータ１０のアナログ出力端Ｂに出力される。
Further, the analog output voltage VoutB is output to the analog output terminal B of the D /
以上のように、切換器２２を開路し、切換器２３を閉路することにより、Ａｃｈ、Ｂｃｈのディジタル入力値に応じて、アナログ出力電圧ＶｏｕｔＡ、ＶｏｕｔＢがそれぞれ、アナログ出力端Ａ、Ｂに出力される。つまり、Ｄ／Ａコンバータ１０は、二系統の８ビットのＤ／Ａコンバータとして機能する。以下、このような動作モードを「８ビット二系統モード」という。
As described above, by opening the
上述したように、Ｄ／Ａコンバータ１０は、切換器２２、２３の切換により、二つの動作モード（１６ビットモード、８ビット二系統モード）の内のいずれかにて動作する。
As described above, the D /
次に、図１、３を参照し、Ｄ／Ａコンバータ試験装置１におけるＤ／Ａコンバータ１０の試験動作を説明する。
先ず、Ｄ／Ａコンバータ試験装置１およびＤ／Ａコンバータ１０に電源が投入されると、Ｄ／Ａコンバータ１０の動作モードを１６ビットモードとし、スイッチＳ１ＡとスイッチＳｎＡ、並びに、スイッチＳ１ＢとスイッチＳｎＢについて上述の従来法によって試験が行われる。すなわち、スイッチＳ１Ａのみオンにされ、そのときのアナログ出力電圧ＶｏｕｔＡが規定範囲内にあれば、スイッチＳ１Ａのパスは正常であると判定される。次に、スイッチＳｎＡのみオンにされ、そのときのアナログ出力電圧ＶｏｕｔＡが規定範囲内にあれば、スイッチＳｎＡのパスは正常であると判定される。次に、スイッチＳ１Ｂ、スイッチＳｎＢのみをそれぞれオンにした時のアナログ出力電圧ＶｏｕｔＢを測定し、それらが規定範囲内にあれば、上述したスイッチのパスは正常であると判定される。（ステップＳｐ１）
Next, the test operation of the D /
First, when the D / A
次に、Ｄ／Ａコンバータ試験装置１は、Ｄ／Ａコンバータ１０の動作を、上述した通常動作（１６ビットモード）から、８ビット二系統モードに移行させ、以下はステップＳｐ２〜Ｓｐ１１からなる試験動作をする。すなわち、Ｄ／Ａコンバータ試験装置１がＤ／Ａコンバータ１０の動作モードが８ビット二系統モードへ移行させ、ｉ＝２にされる(ステップＳｐ２)。ここで、良否判定されるスイッチの系統をＸｃｈとし、Ｘ系統のスイッチを良否判定するために操作されるもう一方のスイッチの系統をＹｃｈとする。先ず、上述したＢｃｈのスイッチを良否判定する。すなわち、ＢｃｈがＸｃｈに、ＡｃｈがＹｃｈに相当するようになる（ステップＳｐ３）。次に、スイッチＳｉＢとスイッチＳ（ｉ−１）Ａをオンにし（ステップＳｐ４）、そのときのアナログ出力電圧ＶｏｕｔＢとＶｏｕｔＡとの大小関係をコンパレータ１９の出力によって判定する（ステップＳｐ５）。スイッチＳｉＢおよびスイッチＳ（ｉ−１）Ａのパスが正常であれば、出力電圧ＶｏｕｔＡ＞出力電圧ＶｏｕｔＢであるので、コンパレータ１９の出力電圧Ｖｔｅｓｔは高レベルになる。もし、コンパレータ１９の出力電圧Ｖｔｅｓｔが低レベルの時は、スイッチＳｉＢまたはスイッチＳ（ｉ−１）Ａのパスに異常があると判定され、試験動作が中止される。
Next, the D / A
一方、出力電圧Ｖｔｅｓｔが高レベルの時は、スイッチＳｉＢとスイッチＳ(ｉ＋１)Ａをオンにして（ステップＳｐ６）、同様に、そのときのアナログ出力電圧ＶｏｕｔＢとＶｏｕｔＡの大小関係を、コンパレータ１９で判定する（ステップＳｐ７）。スイッチＳｉＢおよびスイッチＳ（ｉ＋１）Ａのパスが正常であれば、出力電圧ＶｏｕｔＡ＜出力電圧ＶｏｕｔＢであるので、コンパレータ１９の出力電圧Ｖｔｅｓｔは低レベルになる。もし、コンパレータ１９の出力電圧Ｖｔｅｓｔが高レベルの時は、スイッチＳｉＢまたはスイッチＳ（ｉ＋１）Ａのパスに異常があると判定され、試験動作を中止する。一方、出力電圧Ｖｔｅｓｔが低レベルの時は、上述の結果と併せて、スイッチＳｉＢのパスは正常と判定される（ステップＳｐ７）。このように、スイッチＳｉＢの良否は、スイッチＳｉＢとスイッチＳ（ｉ−１）Ａ、スイッチＳ（ｉ＋１）Ａのそれぞれを共にオンしたときの各ｃｈの出力電圧の大小関係から判定される。
On the other hand, when the output voltage Vtest is at a high level, the switch SiB and the switch S (i + 1) A are turned on (step Sp6). Similarly, the magnitude relationship between the analog output voltages VoutB and VoutA at that time is determined by the
次に、Ａｃｈのスイッチの良否判定を行う。すなわち、ステップＳｐ３より、Ｂｃｈのスイッチの良否判定を行う設定になっているので（ＢｃｈがＸｃｈに、ＡｃｈがＹｃｈに相当する）、ステップＳｐ８での判定は「Ｎｏ」となり、次にＡｃｈのスイッチの良否判定を行う設定に変更され（ステップＳｐ９）、ステップＳｐ４へ戻る。以降は、ＡｃｈがＸｃｈに、ＢｃｈがＹｃｈに相当するような設定となり、ステップＳｐ４〜Ｓｐ７の処理を行い、Ａｃｈのスイッチの良否判定を行う。例えば、スイッチＳｉＡの良否は、スイッチＳｉＡとＳ（ｉ−１）Ｂ、Ｓ（ｉ＋１）Ｂのそれぞれを共にオンしたときの各ｃｈの出力電圧の大小関係から判定される。ステップＳｐ９で、Ａｃｈのスイッチの良否判定を行う設定に変更されており、ＡｃｈがＸｃｈに、ＢｃｈがＹｃｈに相当するので、ステップＳｐ８で、「ＹＥＳ」と判定され、ステップＳｐ１０へ進む。 Next, whether the Ach switch is good or bad is determined. That is, since it is set to perform the pass / fail judgment of the Bch switch from Step Sp3 (Bch is equivalent to Xch and Ach is equivalent to Ych), the judgment in Step Sp8 is “No”, and then the Ach switch Is changed to the setting for determining whether the quality is good or bad (step Sp9), and the process returns to step Sp4. Thereafter, the setting is such that Ach corresponds to Xch and Bch corresponds to Ych, and the processing of steps Sp4 to Sp7 is performed to determine whether the Ach switch is good or bad. For example, the quality of the switch SiA is determined from the magnitude relationship of the output voltage of each channel when both the switch SiA and S (i−1) B and S (i + 1) B are turned on. In step Sp9, the setting is changed to determine whether the Ach switch is good or bad. Since Ach corresponds to Xch and Bch corresponds to Ych, “YES” is determined in step Sp8, and the process proceeds to step Sp10.
そして、ステップＳｐ１０でｉがインクリメントされ、ｉ≠ｎであれば、ステップＳｐ３へ戻り、ｉ＝ｎであれば処理が終了する（ステップＳｐ１１）。 In step Sp10, i is incremented. If i ≠ n, the process returns to step Sp3, and if i = n, the process ends (step Sp11).
以上のように、本実施形態によれば、Ｄ／Ａコンバータ試験装置１によって、二系統のＤ／Ａコンバータから構成されるＤ／Ａコンバータ１０において、それぞれのＤ／Ａコンバータから、異なるディジタル入力値に対応するアナログ出力電圧を出力し、両者を比較することにより、スイッチ群Ａ１３およびスイッチ群Ｂ１４の良否を確認することが可能になる。そのため、従来のＤ／Ａコンバータのように、各ディジタル入力値に対して、各出力電圧が規定通り出ていることをアナログ的に確認するのに比して、電圧の比較結果によって、短時間に、Ｄ／Ａコンバータ１０の良否を確認することができる。
As described above, according to the present embodiment, the D / A
具体的に、電圧をアナログ的に測定する際には、浮遊容量等による測定電圧の安定化時間を見込まなくてはならず、一回の測定につき、数μｓｅｃを要する。これに対して、二つの電圧の差を比較する場合、上述した電圧の安定時間を見込む必要がなくなる。これにより、一回の測定の所要時間が数百ｎｓｅｃとなり、測定時間が約１／１０になるので、本発明は有効である。 Specifically, when measuring the voltage in an analog manner, it is necessary to allow for the stabilization time of the measurement voltage due to stray capacitance or the like, and several μsec are required for one measurement. On the other hand, when the difference between the two voltages is compared, there is no need to allow for the voltage stabilization time described above. As a result, the time required for one measurement is several hundreds nsec, and the measurement time is about 1/10. Therefore, the present invention is effective.
また、上述したように、電圧のアナログ的な測定を行わないので、テスタ等の配線抵抗の影響を受け難くなり、アナログテスタより安価なディジタルテスタを使用して測定を行うことができる。また、高価なアナログスイッチを使用することなく、測定回路を構成することができる。 Further, as described above, since the analog measurement of the voltage is not performed, it is difficult to be affected by the wiring resistance of the tester or the like, and the measurement can be performed using a digital tester that is cheaper than the analog tester. Further, the measurement circuit can be configured without using an expensive analog switch.
また、経験上、Ｄ／Ａコンバータ１０のアナログ出力電圧が規定範囲外となるのは抵抗値の精度不良よりも抵抗ストリング１２とスイッチ群Ａ１３、スイッチ群Ｂ１４とによって構成されるパスが故障である場合が殆どであるので、該パスの良否を判定することにより、Ｄ／Ａコンバータ１０の良否判定を行う本発明は有効である。
Further, from experience, the analog output voltage of the D /
また、本実施形態におけるＤ／Ａコンバータ１０は、従来におけるＤ／Ａコンバータに比して、試験回路用の素子として、コンパレータ１９が追加されているのみであり、構成を複雑化させることなく、試験を行うことができる。
Further, in the D /
尚、例えば、ディジタル値を入力してそれに対応するアナログ値を得るようになっているオーディオ用アンプのＤ／Ａコンバータがある。これは、二系統のＤ／Ａコンバータと同一の構成となる。これは、二系統のＤ／Ａコンバータから構成されるため、本発明に係る技術を適用することができる。このとき、Ｌ（左）ｃｈ出力とＲ（右）ｃｈ出力とにコンパレータの入力端をそれぞれ、接続する。 For example, there is a D / A converter for an audio amplifier that inputs a digital value and obtains an analog value corresponding to the digital value. This has the same configuration as a two-system D / A converter. Since this is composed of two D / A converters, the technique according to the present invention can be applied. At this time, the input terminals of the comparators are connected to the L (left) ch output and the R (right) ch output, respectively.
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲での設計変更も含まれる。 As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change in the range which does not deviate from the summary of this invention is also included.
１・・・Ｄ／Ａ（Digital／Analog）コンバータ試験装置、１０・・・Ｄ／Ａコンバータ、１１・・・基準電圧源、１２・・・直列抵抗ストリング、１３・・・スイッチ群Ａ、１４・・・スイッチ群Ｂ、１５・・・デコーダＡ、１６・・・デコーダＢ、１７・・・バッファＡ、１８・・・バッファＢ、１９・・・コンパレータ（第Ａスイッチ群検査手段）（第Ｂスイッチ群検査手段）、２０・・・アッテネータ（ＡＴＴ）、２１・・・加算器、２２、２３・・・切換器
DESCRIPTION OF
Claims (4)
前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行う第Ｂスイッチ群検査手段と、
前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行う第Ａスイッチ群検査手段と、
を備えることを特徴とするＤ／Ａコンバータの試験装置。 It consists of a string consisting of a plurality of series-connected resistors, and a first A to nA switch and a first B to nB switch (n: integer, n ≧ 3), and the voltage at the connection point of each resistor of the string is digital. A D / A converter testing device comprising a switch group that selects and outputs an on / off control according to an input value,
The (n-1) B switch and the (n-2) A switch of the switch group are turned on to compare the output voltages of the two systems, and then the (n-1) B switch and the nA switch The B switch group inspection means for comparing the output voltages of the two systems by turning on and judging the quality of the (n-1) B switch from the results;
The (n-1) A switch and the (n-2) B switch of the switch group are turned on to compare the output voltages of the two systems, and then the (n-1) A switch and the nB switch A switch group inspection means for comparing the output voltages of the two systems by turning on and judging the quality of the (n-1) A switch from those results;
A test apparatus for a D / A converter, comprising:
前記スイッチ群の第（ｎ−１）Ｂスイッチと第（ｎ−２）Ａスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ｂスイッチと第ｎＡスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ｂスイッチの良否判定を行うステップと、
前記スイッチ群の第（ｎ−１）Ａスイッチと第（ｎ−２）Ｂスイッチをオンにして二系統の出力電圧の比較をし、次に、第（ｎ−１）Ａスイッチと第ｎＢスイッチをオンにして二系統の出力電圧の比較をし、それらの結果から第（ｎ−１）Ａスイッチの良否判定を行うステップと、
を実行することを特徴とするＤ／Ａコンバータの試験方法。 It consists of a string consisting of a plurality of series-connected resistors, and a first A to nA switch and a first B to nB switch (n: integer, n ≧ 3), and the voltage at the connection point of each resistor of the string is digital. A test method for a D / A converter including a switch group that selects and outputs by controlling on / off according to an input value,
The (n-1) B switch and the (n-2) A switch of the switch group are turned on to compare the output voltages of the two systems, and then the (n-1) B switch and the nA switch Turning on and comparing the output voltages of the two systems, and determining whether the (n-1) th B switch is good or bad from the results;
The (n-1) A switch and the (n-2) B switch of the switch group are turned on to compare the output voltages of the two systems, and then the (n-1) A switch and the nB switch Turning on and comparing the output voltages of the two systems, and determining whether the (n-1) th A switch is good or bad from the results;
A test method for a D / A converter, wherein:
Regarding the first A switch, 1B switch, nA switch, and nB switch in the switch group, only one of the switches is turned on to measure the output voltage, and the output voltage is within the specified range. The D / A converter test method according to claim 3, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005090580A JP2006279132A (en) | 2005-03-28 | 2005-03-28 | Testing device for d/a converter and its testing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005090580A JP2006279132A (en) | 2005-03-28 | 2005-03-28 | Testing device for d/a converter and its testing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006279132A true JP2006279132A (en) | 2006-10-12 |
Family
ID=37213474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005090580A Withdrawn JP2006279132A (en) | 2005-03-28 | 2005-03-28 | Testing device for d/a converter and its testing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006279132A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277940A (en) * | 2007-04-26 | 2008-11-13 | Ricoh Co Ltd | D/a converter and operation testing method thereof |
| US20100182299A1 (en) * | 2009-01-21 | 2010-07-22 | Sony Corporation | Semiconductor integrated circuit, liquid crystal driver circuit, and liquid crystal display apparatus |
| CN103245904A (en) * | 2012-02-10 | 2013-08-14 | 阿尔卡特朗讯 | Method and device for testing functional circuit |
-
2005
- 2005-03-28 JP JP2005090580A patent/JP2006279132A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277940A (en) * | 2007-04-26 | 2008-11-13 | Ricoh Co Ltd | D/a converter and operation testing method thereof |
| US20100182299A1 (en) * | 2009-01-21 | 2010-07-22 | Sony Corporation | Semiconductor integrated circuit, liquid crystal driver circuit, and liquid crystal display apparatus |
| EP2211331A1 (en) * | 2009-01-21 | 2010-07-28 | Sony Corporation | Semiconductor integrated circuit, liquid crystal driver circuit, and liquid crystal display apparatus |
| CN103245904A (en) * | 2012-02-10 | 2013-08-14 | 阿尔卡特朗讯 | Method and device for testing functional circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007285764A (en) | Semiconductor device and its self-test failure detection method | |
| US20130169456A1 (en) | Testing of analog-to-digital converters | |
| US6229465B1 (en) | Built in self test method and structure for analog to digital converter | |
| JP2006279132A (en) | Testing device for d/a converter and its testing method | |
| JPH07326970A (en) | A/d converter and testing method for the converter | |
| JP2006525513A (en) | Measuring circuit with improved accuracy | |
| JP4314096B2 (en) | Semiconductor integrated circuit inspection apparatus and semiconductor integrated circuit inspection method | |
| JP3845603B2 (en) | Test circuit for semiconductor integrated circuit | |
| JP2008076358A (en) | Semiconductor integrated circuit and semiconductor inspection device | |
| US20110001509A1 (en) | Semiconductor integrated circuit device and method for testing the same | |
| JP2000162281A (en) | Semiconductor integrated circuit device | |
| JP3382907B2 (en) | Semiconductor test circuit and test equipment | |
| WO2002037504A1 (en) | Memory defect remedy analyzing method and memory test instrument | |
| JP2000165244A (en) | Semiconductor integrated circuit device | |
| US20110068963A1 (en) | Digital-analog converter circuit and method for fault detection | |
| JP2658912B2 (en) | Semiconductor integrated circuit and test method therefor | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| JP2010256175A (en) | Inspection apparatus and inspection method of semiconductor integrated circuit device | |
| JPS63299411A (en) | Method for testing d/a converter | |
| JP3167537B2 (en) | DA converter | |
| JP2002236147A (en) | Semiconductor integrated circuit and its inspection method | |
| JPH102935A (en) | Ic tester | |
| JP2001160754A (en) | D/a converter | |
| JP2010015656A (en) | Address decoder check circuit and its check method | |
| JP2002280849A (en) | Electronic volume circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090128 |