JP2000162281A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JP2000162281A
JP2000162281A JP10337450A JP33745098A JP2000162281A JP 2000162281 A JP2000162281 A JP 2000162281A JP 10337450 A JP10337450 A JP 10337450A JP 33745098 A JP33745098 A JP 33745098A JP 2000162281 A JP2000162281 A JP 2000162281A
Authority
JP
Japan
Prior art keywords
output
digital signal
converter
semiconductor integrated
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10337450A
Other languages
Japanese (ja)
Inventor
Hideaki Sakaguchi
英明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10337450A priority Critical patent/JP2000162281A/en
Publication of JP2000162281A publication Critical patent/JP2000162281A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To shorten inspection time and to reduce the cost of an inspecting device in a semiconductor integrated circuit device, which incorporates a D/A converter to receive a plurality of bits of an input digital signal as its input and to select and output an analogue voltage of a corresponding level according to the input digital signal, and which is constituted in such a way as to output the output analogue voltage of the D/A converter from its output terminal. SOLUTION: A semiconductor integrated circuit device is provided with a register circuit (parallel/serial converter) 8 for storing multi-gradation digital data after being decoded, a test clock terminal 9 for inputting a test clock to output contents stored in the register 8 serially from the outside, a test mode change-over switch 10 for outputting the output analogue voltage of a D/A converter and an output digital signal from the register circuit 8 alternatively from an output terminal 6, and a test terminal 7 for inputting a switching control signal of the change-over switch 10 from the outside.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数ビットの入力
ディジタル信号を、その入力として受け、該入力ディジ
タル信号に応じて、対応するレベルを有するアナログ電
圧を出力するD/A変換器(DAC)を内蔵し、該D/
A変換器の出力アナログ電圧を、その出力端子より出力
させる構成とした半導体集積回路装置(例えば、多階調
液晶ドライバIC等)に関するものであり、特に、その
検査手法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a D / A converter (DAC) which receives an input digital signal of a plurality of bits as its input, and outputs an analog voltage having a corresponding level according to the input digital signal. And the D /
The present invention relates to a semiconductor integrated circuit device (for example, a multi-gradation liquid crystal driver IC or the like) configured to output an analog voltage output from an A-converter from an output terminal thereof, and particularly to an inspection method thereof.

【0002】[0002]

【従来の技術】DACを内蔵する多階調液晶ドライバI
Cは、全液晶駆動出力端子毎にDACを有しており、入
力された多階調データである複数ビットのディジタル信
号に応じて、それぞれの液晶駆動出力端子からアナログ
電圧を出力する。このため、DACを内蔵する多階調液
晶ドライバICの検査は、すべてのDACから出力され
るアナログ電圧を測定し判定する。
2. Description of the Related Art Multi-tone liquid crystal driver I with a built-in DAC
C has a DAC for each liquid crystal drive output terminal, and outputs an analog voltage from each liquid crystal drive output terminal in accordance with a multi-bit digital signal which is input multi-tone data. For this reason, the inspection of the multi-tone liquid crystal driver IC having a built-in DAC is performed by measuring and determining the analog voltages output from all the DACs.

【0003】図2に従来技術の構成を示す。FIG. 2 shows the configuration of the prior art.

【0004】入力された階調データは内部回路1に蓄え
られた後、デコーダ2を介してDACのバスライン3に
与えられる。各階調データに応じて、基準電源4からの
出力電圧を決定する階調電圧選択スイッチ5の一つを選
択し、出力アンプ6’を介して各出力端子(1〜N)6
より、それぞれの階調電圧を出力する。従来の検査手法
では、この出力されたアナログ階調電圧を、高精度な電
圧測定器をもつ検査装置で電圧測定し、判定している。
[0004] The input gradation data is stored in an internal circuit 1 and then applied to a DAC bus line 3 via a decoder 2. According to each gradation data, one of the gradation voltage selection switches 5 for determining the output voltage from the reference power supply 4 is selected, and each of the output terminals (1-N) 6 is output via the output amplifier 6 '.
Thus, each gradation voltage is output. In the conventional inspection method, the output analog gray scale voltage is measured by an inspection device having a high-precision voltage measuring device to determine the voltage.

【0005】しかしながら、アナログ電圧測定による検
査方法は、一つの電圧測定器を用いて、全液晶駆動出力
端子から出力される電圧を測定し判定するため、従来の
ディジタルテストのような、出力端子数分用意されたコ
ンパレータを使用して、全出力を同時にディジタル判定
する検査方法に比べて、検査時間は大幅に増加する。し
たがって、検査時間との兼ね合いにより、検査項目も制
限されている。また、液晶駆動出力端子から出力される
各階調電圧の電位差は非常に小さいため、それを測定し
判定するための測定器は、高精度な測定器が要求され、
非常に高価なものとなる。
However, the inspection method based on analog voltage measurement uses a single voltage measuring device to measure and determine the voltage output from all the liquid crystal drive output terminals. The test time is greatly increased as compared with a test method in which all outputs are digitally determined at the same time using a separately prepared comparator. Therefore, the inspection items are also limited due to the inspection time. In addition, since the potential difference between the gradation voltages output from the liquid crystal drive output terminal is very small, a highly accurate measuring device is required for measuring and determining the difference.
It will be very expensive.

【0006】[0006]

【発明が解決しようとする課題】以上のように、従来の
検査手法では、アナログ電圧を測定し判定するため、検
査時間が大幅に増大するという問題点があった。また、
各階調電圧を高精度に測定するため、非常に高価な検査
装置が必要となるという問題点があった。
As described above, the conventional inspection method has a problem that the inspection time is greatly increased because the analog voltage is measured and determined. Also,
In order to measure each gradation voltage with high accuracy, there is a problem that an extremely expensive inspection device is required.

【0007】本発明は、上記従来の事情に鑑みなされた
ものであり、検査時間の増大を招くことなく、且つ安価
な検査装置で高精度な測定を可能とする、検査容易化回
路を内蔵した半導体集積回路装置の提供を目的とするも
のである。
The present invention has been made in view of the above-mentioned conventional circumstances, and has a built-in inspection facilitating circuit which enables high-precision measurement with an inexpensive inspection apparatus without increasing the inspection time. It is an object of the present invention to provide a semiconductor integrated circuit device.

【0008】[0008]

【課題を解決するための手段】請求項1に係る本発明の
半導体集積回路装置は、複数ビットの入力ディジタル信
号を、その入力として受け、該入力ディジタル信号に応
じて、対応するレベルを有するアナログ電圧を出力する
D/A変換器を内蔵し、該D/A変換器の出力アナログ
電圧を、その出力端子より出力させる構成とした半導体
集積回路装置に於いて、上記複数ビットの入力ディジタ
ル信号をパラレル−シリアル変換して、上記出力端子よ
り出力させる手段を設けたことを特徴とするものであ
る。
According to a first aspect of the present invention, there is provided a semiconductor integrated circuit device which receives an input digital signal of a plurality of bits as its input, and has an analog level having a corresponding level in accordance with the input digital signal. In a semiconductor integrated circuit device having a built-in D / A converter for outputting a voltage and configured to output an output analog voltage of the D / A converter from an output terminal of the D / A converter, the input digital signal of a plurality of bits is output. A means for performing parallel-serial conversion and outputting the result from the output terminal is provided.

【0009】また、請求項2に係る本発明の半導体集積
回路装置は、上記請求項1に係る半導体集積回路装置に
於いて、上記入力ディジタル信号を記憶するためのレジ
スタ回路と、該レジスタ回路の記憶内容をシリアル出力
させるクロック信号を外部より入力するための第1の外
部端子と、上記D/A変換器の出力アナログ電圧と、上
記レジスタ回路よりの出力ディジタル信号との何れか一
方を択一的に上記出力端子より出力させるための出力切
替回路と、該出力切替回路の切替制御信号を外部より入
力させるための第2の外部端子とを設けたことを特徴と
するものである。
According to a second aspect of the present invention, there is provided the semiconductor integrated circuit device according to the first aspect of the present invention, wherein the register circuit for storing the input digital signal is provided. Select one of a first external terminal for externally inputting a clock signal for serially outputting stored contents, an output analog voltage of the D / A converter, and an output digital signal from the register circuit. Preferably, an output switching circuit for outputting from the output terminal and a second external terminal for inputting a switching control signal of the output switching circuit from the outside are provided.

【0010】すなわち、本発明の半導体集積回路装置
は、D/A変換器の出力であるアナログ電圧に代えて、
その入力信号である複数ビットのディジタル信号を、出
力端子より出力させるための回路を、検査容易化回路と
して内蔵させたことを特徴とするものであり、かかる構
成により、内部回路の動作試験を、従来のアナログ電圧
判定から、ディジタル信号判定に切り替えることが可能
となり、大幅な検査時間の短縮化と、安価な検査装置に
よる検査を可能としたものである。
That is, according to the semiconductor integrated circuit device of the present invention, instead of the analog voltage output from the D / A converter,
A circuit for outputting a digital signal of a plurality of bits, which is an input signal, from an output terminal is incorporated as an inspection facilitation circuit. With this configuration, an operation test of an internal circuit can be performed. It is possible to switch from the conventional analog voltage determination to the digital signal determination, thereby greatly shortening the inspection time and enabling inspection using an inexpensive inspection device.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0012】図1は、本発明の一実施形態である、検査
容易化回路内蔵多階調液晶ドライバICの要部構成図で
ある。
FIG. 1 is a configuration diagram of a main part of a multi-gradation liquid crystal driver IC with a built-in inspection facilitation circuit according to an embodiment of the present invention.

【0013】入力された階調データは内部回路1に蓄え
られた後、デコーダ2を介してDACのバスライン3に
与えられる。各階調データに応じて、基準電源4からの
出力電圧を決定する基準電源選択(階調電圧選択)スイ
ッチ5の一つを選択し、出力アンプ6’を介して各出力
端子(1〜N)6より、それぞれの階調電圧を出力す
る。
The input gradation data is stored in an internal circuit 1 and then supplied to a DAC bus line 3 via a decoder 2. According to each gradation data, one of the reference power supply selection (gradation voltage selection) switches 5 for determining the output voltage from the reference power supply 4 is selected, and each output terminal (1 to N) is output via the output amplifier 6 '. 6 outputs the respective gradation voltages.

【0014】入力される階調データは、内部回路を検査
するため、様々な組み合わせで階調データが入力され
る。これらすべてのデータ組み合わせについて、アナロ
グ電圧を測定し、判定していると、検査時間が大幅に増
大する。このため、デコーダ2を介してDACバスライ
ン3に与えられる各階調データをパラレル/シリアル変
換器(パラレル入力・シリアル出力のレジスタ回路)8
に取り込み、テストクロック端子(TCLK)9より外
部入力されるテストクロックに同期させて、出力アンプ
6’を介して出力端子6より、デコード後のディジタル
階調データをシリアル出力させ、コンパレータによりデ
ィジタル判定する。このとき、各階調データに応じて、
基準電源4からの出力電圧を選択する基準電源(階調電
圧)選択スイッチ5が同時に選択されるが、テスト端子
(TEST)7からLレベルのテスト信号を入力して、
パラレル/シリアル変換器8側のテストモード切替スイ
ッチ10を導通させ、DAC側のスイッチ10を非導通
とすることにより、パラレル/シリアル変換器8よりの
シリアル出力信号を出力アンプ6’に接続し、一方、選
択された階調電圧の出力を遮断する。
The input gradation data is inputted in various combinations in order to inspect the internal circuit. If the analog voltage is measured and determined for all of these data combinations, the inspection time greatly increases. For this reason, each gradation data supplied to the DAC bus line 3 via the decoder 2 is converted into a parallel / serial converter (parallel input / serial output register circuit) 8.
In synchronization with a test clock externally input from a test clock terminal (TCLK) 9, the decoded digital gradation data is serially output from an output terminal 6 via an output amplifier 6 ′, and digitally determined by a comparator. I do. At this time, according to each gradation data,
The reference power supply (gray scale voltage) selection switch 5 for selecting the output voltage from the reference power supply 4 is selected at the same time.
By turning on the test mode changeover switch 10 on the parallel / serial converter 8 side and turning off the switch 10 on the DAC side, the serial output signal from the parallel / serial converter 8 is connected to the output amplifier 6 ′, On the other hand, the output of the selected gradation voltage is cut off.

【0015】なお、通常動作時に於いては、テストクロ
ック端子9は不使用(例えば、GND固定)とし、テス
ト端子7には、Hレベルの電圧(電源電圧)を印加し
て、DAC側のスイッチ10を導通させ、パラレル/シ
リアル変換器8側のスイッチ10を非導通とさせる。
During normal operation, the test clock terminal 9 is not used (for example, fixed to GND), an H level voltage (power supply voltage) is applied to the test terminal 7, and a switch on the DAC side is applied. 10 is turned on, and the switch 10 on the side of the parallel / serial converter 8 is turned off.

【0016】また、図1に示される各スイッチ(テスト
モード切替スイッチ、及び基準電源選択スイッチ)の構
成例を図3に示す。
FIG. 3 shows a configuration example of each switch (test mode changeover switch and reference power supply selection switch) shown in FIG.

【0017】なお、上記パラレル/シリアル変換器8と
して、デコーダ2の出力をラッチするために、デコーダ
部に通常搭載されているラッチ回路をシリアル接続する
ことにより、兼用する構成とすることも可能である。
Incidentally, as the parallel / serial converter 8, a latch circuit normally mounted in the decoder unit may be serially connected in order to latch the output of the decoder 2 so as to be used in common. is there.

【0018】また、上記実施形態は、本発明を多階調液
晶ドライバICに於いて実施したものであるが、本発明
は、これに限定されるものではなく、D/A変換器内蔵
の他の半導体集積回路装置に於いても、同様に、有効に
実施できるものであることは言うまでもない。
In the above embodiment, the present invention is embodied in a multi-gradation liquid crystal driver IC. However, the present invention is not limited to this. It goes without saying that the semiconductor integrated circuit device described above can also be effectively implemented.

【0019】[0019]

【発明の効果】以上、詳細に説明したように、本発明の
半導体集積回路装置は、複数ビットの入力ディジタル信
号を、その入力として受け、該入力ディジタル信号に応
じて、対応するレベルを有するアナログ電圧を選択出力
するD/A変換器を内蔵し、該D/A変換器の出力アナ
ログ電圧を、その出力端子より出力させる構成とした半
導体集積回路装置に於いて、上記複数ビットの入力ディ
ジタル信号をパラレル−シリアル変換して、上記出力端
子より出力させる手段を設けたことを特徴とするもので
あり、また、本発明の半導体集積回路装置は、上述の半
導体集積回路装置に於いて、上記入力ディジタル信号を
記憶するためのレジスタ回路と、該レジスタ回路の記憶
内容をシリアル出力させるクロック信号を外部より入力
するための第1の外部端子と、上記D/A変換器の出力
アナログ電圧と、上記レジスタ回路よりの出力ディジタ
ル信号との何れか一方を択一的に上記出力端子より出力
させるための出力切替回路と、該出力切替回路の切替制
御信号を外部より入力させるための第2の外部端子とを
設けたことを特徴とするものであり、かかる本発明の半
導体集積回路装置によれば、従来のアナログ電圧判定か
ら、ディジタル信号判定に切り替えることができるの
で、検査時間の大幅な短縮化を図ることができるととも
に、安価な検査装置による検査が可能となるという効果
を奏するものである。
As described in detail above, the semiconductor integrated circuit device of the present invention receives an input digital signal of a plurality of bits as its input, and receives an analog signal having a corresponding level according to the input digital signal. In a semiconductor integrated circuit device having a built-in D / A converter for selectively outputting a voltage and outputting an output analog voltage of the D / A converter from an output terminal thereof, the input digital signal of a plurality of bits is provided. And a means for performing parallel-to-serial conversion on the output from the output terminal. The semiconductor integrated circuit device according to the present invention is the same as the semiconductor integrated circuit device described above, A register circuit for storing a digital signal; and a first circuit for externally inputting a clock signal for serially outputting the stored contents of the register circuit. An output terminal, an output switching circuit for selectively outputting one of an output analog voltage of the D / A converter and an output digital signal from the register circuit from the output terminal, and the output switching circuit. And a second external terminal for inputting a circuit switching control signal from the outside. According to the semiconductor integrated circuit device of the present invention, a conventional analog voltage determination is changed to a digital output. Since it is possible to switch to the signal determination, it is possible to greatly reduce the inspection time, and it is possible to perform an inspection using an inexpensive inspection device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である多階調液晶ドライバ
ICの要部構成図である。
FIG. 1 is a main part configuration diagram of a multi-tone liquid crystal driver IC according to an embodiment of the present invention.

【図2】従来技術の構成図である。FIG. 2 is a configuration diagram of a conventional technique.

【図3】図1に示される各スイッチの構成例を示す図で
ある。
FIG. 3 is a diagram showing a configuration example of each switch shown in FIG. 1;

【符号の説明】[Explanation of symbols]

1 内部回路 2 デコーダ 3 DACバスライン 4 基準電源 5 基準電源選択スイッチ 6 出力端子 6’ 出力アンプ 7 テスト端子 8 シリアル/パラレル変換器 9 テストクロック端子 10 テストモード切替スイッチ DESCRIPTION OF SYMBOLS 1 Internal circuit 2 Decoder 3 DAC bus line 4 Reference power supply 5 Reference power supply selection switch 6 Output terminal 6 'Output amplifier 7 Test terminal 8 Serial / parallel converter 9 Test clock terminal 10 Test mode switch

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数ビットの入力ディジタル信号を、そ
の入力として受け、該入力ディジタル信号に応じて、対
応するレベルを有するアナログ電圧を選択出力するD/
A変換器を内蔵し、該D/A変換器の出力アナログ電圧
を、その出力端子より出力させる構成とした半導体集積
回路装置に於いて、 上記複数ビットの入力ディジタル信号をパラレル−シリ
アル変換して、上記出力端子より出力させる手段を設け
たことを特徴とする半導体集積回路装置。
A digital signal receiving an input digital signal of a plurality of bits as an input and selectively outputting an analog voltage having a corresponding level according to the input digital signal.
In a semiconductor integrated circuit device having a built-in A converter and configured to output an output analog voltage of the D / A converter from an output terminal thereof, the input digital signal of plural bits is subjected to parallel-serial conversion. And a means for outputting from the output terminal.
【請求項2】 請求項1に記載の半導体集積回路装置に
於いて、 上記入力ディジタル信号を記憶するためのレジスタ回路
と、該レジスタ回路の記憶内容をシリアル出力させるク
ロック信号を外部より入力するための第1の外部端子
と、上記D/A変換器の出力アナログ電圧と、上記レジ
スタ回路よりの出力ディジタル信号との何れか一方を択
一的に上記出力端子より出力させるための出力切替回路
と、該出力切替回路の切替制御信号を外部より入力させ
るための第2の外部端子とを設けたことを特徴とする半
導体集積回路装置。
2. The semiconductor integrated circuit device according to claim 1, wherein a register circuit for storing the input digital signal and a clock signal for serially outputting the stored contents of the register circuit are externally input. A first external terminal, an output switching circuit for selectively outputting one of an output analog voltage of the D / A converter and a digital signal output from the register circuit from the output terminal. A second external terminal for externally inputting a switching control signal of the output switching circuit.
JP10337450A 1998-11-27 1998-11-27 Semiconductor integrated circuit device Pending JP2000162281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10337450A JP2000162281A (en) 1998-11-27 1998-11-27 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10337450A JP2000162281A (en) 1998-11-27 1998-11-27 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2000162281A true JP2000162281A (en) 2000-06-16

Family

ID=18308757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10337450A Pending JP2000162281A (en) 1998-11-27 1998-11-27 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2000162281A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879174B2 (en) 2000-09-29 2005-04-12 Sharp Kabushiki Kaisha Testing method and testing device for semiconductor integrated circuits
JP2005265636A (en) * 2004-03-18 2005-09-29 Sharp Corp Method of inspecting semiconductor integrated circuit
JP2008102344A (en) * 2006-10-19 2008-05-01 Nec Electronics Corp Driving circuit of display device and test method thereof
CN114401014A (en) * 2022-01-04 2022-04-26 电子科技大学 Low-power-consumption parallel-serial conversion circuit
US11329041B2 (en) 2018-10-31 2022-05-10 Seiko Epson Corporation Semiconductor integrated circuit, electronic device and vehicle

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879174B2 (en) 2000-09-29 2005-04-12 Sharp Kabushiki Kaisha Testing method and testing device for semiconductor integrated circuits
JP2005265636A (en) * 2004-03-18 2005-09-29 Sharp Corp Method of inspecting semiconductor integrated circuit
JP2008102344A (en) * 2006-10-19 2008-05-01 Nec Electronics Corp Driving circuit of display device and test method thereof
US11329041B2 (en) 2018-10-31 2022-05-10 Seiko Epson Corporation Semiconductor integrated circuit, electronic device and vehicle
CN114401014A (en) * 2022-01-04 2022-04-26 电子科技大学 Low-power-consumption parallel-serial conversion circuit

Similar Documents

Publication Publication Date Title
US7336212B2 (en) Apparatus and methods for measurement of analog voltages in an integrated circuit
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
JP3617621B2 (en) Semiconductor integrated circuit inspection apparatus and inspection method thereof
KR100389559B1 (en) Testing device and testing method for semiconductor integrated circuits
JP2001099900A (en) Method and equipment for inspecting semiconductor integrated circuit and medium recording inspection program thereof
JP2000162281A (en) Semiconductor integrated circuit device
JP4972402B2 (en) Organic EL panel drive circuit, organic EL display device, and organic EL panel drive circuit inspection device
WO2012137708A1 (en) Semiconductor device and method for inspecting same
JP2000165244A (en) Semiconductor integrated circuit device
JPWO2005064583A1 (en) Display device drive device, display device, drive device or display device inspection method
JP3806333B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit test apparatus, and semiconductor integrated circuit test method
JP3553509B2 (en) Semiconductor integrated circuit and inspection method thereof
JP2006279132A (en) Testing device for d/a converter and its testing method
US20110001509A1 (en) Semiconductor integrated circuit device and method for testing the same
US7091891B2 (en) Calibration of analog to digital converter by means of multiplexed stages
JP4232637B2 (en) IC tester
JP2010256175A (en) Inspection apparatus and inspection method of semiconductor integrated circuit device
JP2001077691A (en) Method for testing semiconductor integrated circuit and information storage medium
JP2007147469A (en) Ic tester
JP2007132905A (en) Ic tester
KR20090023941A (en) Driving ic for display device capable of reducing test cost and test method for the same
JPH0746128A (en) D/a converter incorporating test circuit
JP2006053480A (en) Liquid crystal drive unit
JP2002098738A (en) Ic tester
JP2008017390A (en) Output inspection method of analog-digital converter and integrated circuit device